CN114067759B - 一种显示面板的栅极驱动电路及其驱动方法和显示装置 - Google Patents

一种显示面板的栅极驱动电路及其驱动方法和显示装置 Download PDF

Info

Publication number
CN114067759B
CN114067759B CN202010755366.5A CN202010755366A CN114067759B CN 114067759 B CN114067759 B CN 114067759B CN 202010755366 A CN202010755366 A CN 202010755366A CN 114067759 B CN114067759 B CN 114067759B
Authority
CN
China
Prior art keywords
switch
signal
output
low level
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010755366.5A
Other languages
English (en)
Other versions
CN114067759A (zh
Inventor
胡云钦
叶利丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chuzhou HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202010755366.5A priority Critical patent/CN114067759B/zh
Priority to US17/343,775 priority patent/US11423824B2/en
Publication of CN114067759A publication Critical patent/CN114067759A/zh
Application granted granted Critical
Publication of CN114067759B publication Critical patent/CN114067759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种显示面板的栅极驱动电路及其驱动方法和显示电路，栅极驱动电路包括多级级联的移位暂存器，其中任一级移位暂存器包括：接收时钟信号并在扫描时间内输出初始栅极扫描信号的充电模块；控制在非扫描时间将所述充电模块的输出端的电位下拉至低电平的下拉模块；以及输出控制模块，与所述充电模块的输出端电性耦接以接收所述初始栅极扫描信号，所述输出控制模块接入一使能信号，根据所述使能信号控制输出栅极扫描信号。本申请在每级初始栅极扫描信号从高电平切换至低电平时，输出控制模块接入一上升沿的使能信号，使栅极扫描信号快速关闭，防止错充，改善拖尾现象。

Description

一种显示面板的栅极驱动电路及其驱动方法和显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板的栅极驱动电路及其驱动方法和显示装置。
背景技术
显示面板具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，如移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等。在各种架构的显示面板中，由于移位暂存器GOA(gate on array，阵列基板栅极驱动)电路因为窄边框的优势，已经成为主流。
在每级移位暂存器输出到显示面板的栅极扫描信号由于RC延迟会产生拖尾现象。拖尾现象即栅极扫描信号的下降沿有延迟，导致显示面板的扫描线在应当关闭时，但由于拖尾现象仍处于开启状态，就会导致当前扫描线对应的像素错充至下一行扫描线对应的像素的电压，形成错充，间接造成充电不足，最终会影响显示面板的显示品质。
发明内容
本申请的目的是提供一种显示面板的栅极驱动电路及其驱动方法和显示装置，改善拖尾现像，提升显示品质。
本申请公开了一种显示面板的栅极驱动电路，包括多级级联的移位暂存器，其中任一级移位暂存器包括充电模块、下拉模块以及输出控制模块；所述充电模块接收时钟信号，在扫描时间内输出初始栅极扫描信号；所述下拉模块控制在非扫描时间将所述充电模块的输出端的电位下拉至低电平；所述输出控制模块与所述充电模块的输出端电性耦接以接收所述初始栅极扫描信号，所述输出控制模块接入一使能信号，根据所述使能信号控制输出栅极扫描信号；其中，所述使能信号在当前级的所述初始栅极扫描信号从高电平切换至低电平时，所述使能信号为上升沿信号，控制所述输出控制模块输出一预设低电平。
可选的，所述输出控制模块包括第一开关、第二开关以及对所述充电模块的输出端进行滤波的第一滤波单元；所述第一滤波单元的控制端与所述充电模块的输出端连接，所述第一滤波单元的输入端连接于所述驱动电路的高电平；所述第一开关的输入端与所述第一滤波单元的输出端连接；所述第一开关的控制端接入所述使能信号，所述第一开关的输出端连接于一低电平；所述第二开关的控制端与所述第一滤波单元的输入端连接；所述第二开关的输入端与所述充电模块的输出端连接，所述第二开关的输出端输出所述栅极扫描信号；其中，所述第一开关和所述第二开关为高电平导通开关，当所述初始栅极扫描信号从高电平切换至低电平时，所述第一开关的控制端接入上升沿的使能信号，所述第一开关和所述第一滤波单元导通并接入一低电平，所述第二开关的输出端输出一预设低电平。
可选的，所述第一滤波单元为第三开关，所述第三开关为高电平导通开关，所述第三开关的控制端与所述充电模块的输出端连接，所述第三开关输入端连接于所述驱动电路的高电平和所述第二开关的控制端，所述第三开关的输出端与所述第一开关的输出端连接。
可选的，所述输出控制模块还包括防止电流回流的防回流单元，所述防回流单元输入端连接于所述驱动电路的高电平，所述防回流单元的输出端与所述第二开关的控制端连接。
可选的，所述防回流单元包括第四开关，所述第四开关为高电平导通开关，所述第四开关的控制端和输入端分别连接于所述驱动电路的高电平，所述第四开关的输出端与所述第二开关的控制端连接。
可选的，所述使能信号为一周期信号，所述使能信号的高电平持续时间为所述初始栅极扫描信号的高电平持续时间的1/N倍，所述使能信号的上升沿的开启时刻与所述初始栅极扫描信号的从高电平切换至低电平的时刻对应；其中，所述N为大于4的整数。
可选的，所述当前级移位暂存器接入的使能信号与下一级移位暂存器接入的使能信号为两个不同的使能信号，所述当前级移位暂存器连接的使能信号为第一使能信号；所述下一级移位暂存器连接的使能信号为第二使能信号，所述第一使能信号和第二使能信号分别为周期相同的周期信号，波形相差半个周期；所述第一使能信号和第二使能信号的高电平持续时间均为所述初始栅极扫描信号的高电平持续时间的1/N倍；所述第一使能信号的上升沿的开启时刻与所述初始栅极扫描信号的从高电平切换至低电平的时刻对应；所述第二使能信号的上升沿的开启时刻与下一级所述初始栅极扫描信号的从高电平切换至低电平的时刻对应；其中，所述N为大于2的整数。
本申请还公开了一种显示面板的栅极驱动电路的驱动方法，包括步骤：
通过充电模块接收时钟信号，在扫描时间内输出初始栅极扫描信号；
控制下拉模块在非扫描时间将所述充电模块的输出端的电位下拉至低电平；以及
输出控制模块接入一使能信号，并根据所述使能信号控制输出栅极扫描信号；
其中，所述使能信号在当前级的所述初始栅极扫描信号从高电平切换至低电平时，所述使能信号为上升沿信号，控制所述输出控制模块输出一预设低电平。
本申请还公开了一种显示装置，包括显示面板以及如上所述的显示面板的栅极驱动电路。
可选的，所述显示装置还包括驱动电路板，所述驱动电路板上设置有使能信号输出端，所述驱动电路板生成所述使能信号，通过所述使能信号输出端输出至所述输出控制模块。
本申请通过在每级移位暂存器的充电模块的输出端设置输出控制模块，在初始栅极扫描信号从高电平切换至低电平时，输出控制模块接入上升沿的使能信号，控制输出控制模块输出一预设低电平，即使初始栅极扫描信号因RC延迟效应产生拖尾现象，也会因输出控制模块将真正输出的栅极扫描信号强制拉低，加速栅极扫描信号的关闭，改善拖尾现象，防止错充，进一步避免了充电不足现象，提升了显示品质。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是示例性的显示面板的示意图；
图2是示例性的GOA架构的显示面板的示意图；
图3是栅极扫描信号充电周期波形示意图；
图4是示例性的显示面板的栅极驱动电路示意图；
图5是与图4对应的波形示意图；
图6是本申请一实施例一种显示装置的示意图；
图7是本申请另一实施例一种显示面板的栅极驱动电路的示意图；
图8是本申请另一实施例一种显示面板的栅极驱动电路的示意图；
图9是本申请另一实施例一种使能信号的波形示意图；
图10是本申请另一实施例另一种使能信号的波形示意图；
图11是本申请实施例改善后的栅极扫描信号的波形示意图；
图12是本申请另一实施例一种显示面板的栅极驱动电路的驱动方法流程示意图。
其中，100、显示面板；200、栅极驱动电路；210、驱动电路板；220、驱动芯片；230、移位暂存器；240、充电模块；241、输入模块；242、输出模块；250、下拉模块；251、第一下拉模块；252、第二下拉模块；253、第二下拉控制模块；260、输出控制模块；261、第一滤波单元；262、防回流单元；263、第二滤波单元；300、显示装置。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一级或者更多级该特征。在本申请的描述中，除非另有说明，“多级”的含义是两级或两级以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两级元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一级”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一级或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
下面参考附图和可选的实施例对本申请作进一步说明。
参考图1至图6，本申请公开了一种显示装置300，显示装置300包括显示面板100以及显示面板的栅极驱动电路200。本申请的驱动电路适用于所有类型的移位暂存器(GOA)电路，以下以8clock驱动电路为例说明。
参考图1至图3，图1、图2为两种示例性的显示面板，图3为图1和图2中的显示面板的栅极扫描信号充电周期波形示意图，因RC延迟效应的影响，Data Tr为第一充电阶段的波形，呈曲线上升，之后进入正常充电时间即Charging time。充电结束后栅极扫描信号波形恢复低电平，但由于RC延迟的影响，输出波形也是弯曲下降，呈现拖尾效应。在这段时间内，如图中Gate Tf区间，栅极扫描信号的下降沿有延迟，导致显示面板的扫描线在应当关闭时，由于拖尾现象仍处于开启状态，就会导致当前扫描线对应的像素错充至下一行扫描线对应的像素的电压，形成错充，间接造成充电不足，进而影响显示面板的显示。
参考图4和图5，图4为示例性的显示面板8CK GOA驱动电路，图5为图4对应的波形图。主动开关T1接收前两级GOA驱动电路的级传信号F(n-2)对Q点进行预充电，此时Q点电位上升至第一电平V1(与图5中Q4波形对应)。在前两级级传信号结束后，本级的时钟信号CK(n)通过主动开关T5和主动开关T2接入GOA电路，Q点电位由于电容耦合作用继续提高至第二电平V2，此时电位满足显示面板工作要求，输出栅极扫描信号G(n)即图5中的G4。本级时钟信号CK4关闭后，Q点电位下降至第一电平V1，主动开关T4在接入后四级栅极扫描信号后导通，接入预设低电平VSS，此时Q点电位继续下降至低电平。对应的主动开关T3在接入后四级栅极扫描信号后导通，接入预设低电平，将栅极扫描信号G4拉低至预设低电平。图4中的G4的波形和图3相同，都是对一个像素单元的充电时间，在栅极扫描信号G(n)充电结束时在信号结束时会由高电平降低至低电平。总的来说，栅极扫描信号下降至低电平的时间越短，拖尾现象就越不明显，像素单元的充电效果就更好，会带来更好的显示效果。
参考图6至图7，本申请公开的显示面板的栅极驱动电路200包括多级级联的移位暂存器，其中任一级移位暂存器包括充电模块240、下拉模块250以及输出控制模块260；所述充电模块240接收时钟信号，在扫描时间内输出初始栅极扫描信号out(n)；所述下拉模块250控制在非扫描时间将所述充电模块240的输出端的电位下拉至低电平；所述输出控制模块260与所述充电模块240的输出端电性耦接以接收所述初始栅极扫描信号out(n)，所述输出控制模块260接入一使能信号OE(n)，根据所述使能信号OE(n)控制输出栅极扫描信号G(n)；其中，所述使能信号OE(n)在当前级的所述初始栅极扫描信号out(n)从高电平切换至低电平时，所述使能信号OE(n)为上升沿信号，控制所述输出控制模块260输出一预设低电平VSS。
本申请通过在每级移位暂存器的充电模块240的输出端设置输出控制模块260，在out(n)从高电平切换至低电平时，输出控制模块260接入上升沿的使能信号OE(n)，控制输出控制模块260输出一预设低电平，即使初始栅极扫描信号out(n)因RC延迟效应产生拖尾现象，也会因输出控制模块260将真正输出的栅极扫描信号G(n)强制拉低，加速栅极扫描信号G(n)的关闭，改善拖尾现象，防止错充，进一步避免了充电不足现象，提升了显示品质。
进一步的，所述输出控制模块260包括第一开关M1、第二开关M2以及对所述充电模块240的输出端进行滤波的第一滤波单元261；所述第一滤波单元261的控制端与所述充电模块240的输出端连接，所述第一滤波单元261的输入端连接于所述驱动电路的高电平Vdd；所述第一开关M1的输入端与所述第一滤波单元261的输出端连接；所述第一开关M1的控制端接入所述使能信号OE(n)，所述第一开关M1的输出端连接于一低电平VSS；所述第二开关M2的控制端与所述第一滤波单元261的输入端连接；所述第二开关M2的输入端与所述充电模块240的输出端连接，所述第二开关M2的输出端输出所述栅极扫描信号G(n)；其中，所述第一开关M1和所述第二开关M2为高电平导通开关，当所述初始栅极扫描信号out(n)从高电平切换至低电平时，所述第一开关M1的控制端接入上升沿的使能信号OE(n)，所述第一开关M1和所述第一滤波单元261导通并接入一低电平VSS，所述第二开关M2的输出端输出一预设低电平。
输出控制模块260的第一开关M1和第二开关M2都是高电平导通开关，即N型MOS管(metal oxide semiconductor,金属氧化物半导体场效应晶体管)。第一滤波单元261对充电模块260的输出端输出的初始栅极扫描信号out(n)进行过滤，只允许高电平的信号输输出，当充电模块260的输出端的输出信号为低电平时，整个驱动电路没有栅极扫描信号输出。当前级的栅极扫描信号扫描时间结束时，也就是初始栅极扫描信号out(n)从高电平切换至低电平时，输出控制模块260中的第一开关M1的控制端接入上升沿的使能信号，此时对应的使能信号为高电平，此时第一开关M1导通。而初始栅极驱动信号扫描时间结束的开始时刻也是处于高电平状态，第一滤波单元261也是导通状态。对应的第二开关M2的控制端的电压拉低至低电平VSS，此时第二开关M2关闭，第二开关M2的输出端输出一预设低电平，从而使栅极扫描信号G(n)迅速关闭，改善拖尾的现象。而当其他情况，或第一滤波单元261关闭或第一开关M1关闭，第二开关M2的控制端接入高电平Vdd而处于导通状态，栅极扫描信号G(n)可以正常通过第二开关输入到显示面板。
参考图7至图8，所述第一滤波单元261为第三开关M3，所述第三开关M3为高电平导通开关，即N型MOS管，所述第三开关M3的控制端与所述充电模块240的输出端连接，所述第三开关M3输入端连接于所述驱动电路的高电平Vdd和所述第二开关M2的控制端，所述第三开关M3的输出端与所述第一开关M1的输出端连接。第一滤波单元261本身的作用就是对所述充电模块240输出端的输出的信号进行滤波，只允许高电平的信号连接导通，因此可以使用高电平导通开关进行控制。当充电模块240的输出端输出为高电平时，第三开关M3控制端打开，第三开关M3处于导通状态，当充电模块的输出端为低电平时，第三开关M3处于关闭状态。当然，也可以使用其他元器件进行滤波，例如滤波器等。
所述输出控制模块260还包括防止电流回流的防回流单元262，所述防回流单元262输入端连接于所述驱动电路的高电平Vdd，输出端分别与所述第三开关M3的输入端以及所述第二开关M2的控制端连接。设置防回流单元262可以强制性使驱动电路的高电平的产生的电流输出到第三开关和第二开关，防止电流回流，驱动电路的高电平处产生电流为单向电流，防止电流回流影响电路正常工作，甚至对元器件产生破坏。
关于防回流单元262的元器件选择可以有很多，可以是主动开关也可以是二极管，不同的面板可以根据自身的实际需求进行设计，这里以主动开关为例进行介绍。
所述防回流单元262为第四开关M4，所述第四开关M4同样为高电平导通开关，所述第四开关M4的控制端和输入端连接于所述驱动电路的高电平，所述第四开关M4的输出端分别与所述第三开关M3的输入端以及所述第二开关M2的控制端连接。由于第四开关M4是高电平导通开关，在接入高电平时，第四开关M4处于导通状态，由第四开关M4的输出端输出高电平至第三开关M3和第二开关M2。
所述输出控制模块260还包括第二滤波单元263，所述第二滤波单元263设置于所述充电模块240的输出端和所述第二开关M2的输入端之间。第二滤波单元263和第一滤波单元261的作用相同，都是对充电模块240的输出端的输出信号进行过滤，只允许高电平信号导通。具体的，第二滤波单元263包括第五开关M5，第五开关M5为高电平导通开关，第五开关M5的控制端和输入端都与充电模块240的输出端连接，第五开关M5的输出端和第二开关M2的输入端连接。当充电模块240的输出端输出初始栅极扫描信号out(n)为高电平时，第五开关M5处于导通状态，第五开关M5的输出端初始输出栅极扫描信号out(n)至第二开关M2。
参考图8和图9，图8所示的8clock驱动电路，当图8中输出的栅极扫描信号G(n)为第四级的栅极扫描信号G4，输出的初始栅极扫描信号out(n)为第四级的初始栅极扫描信号out4时，图8中各点的信号波形与图9信号波形图对应。
结合图8和图9中可以看出，在栅极扫描信号G(n)充电结束后，即初始栅极扫描信号out(n)从高电平开始下降成低电平时，下拉模块将初始栅极扫描信号out(n)电位拉低至预设低电平，但由于RC延迟的影响，栅极扫描信号G(n)电位成曲线下降。在初始栅极扫描信号out(n)由高电平切换至低电平的瞬间，对应的充电模块的输出端的还是高电平，第三开关M3和第五开关M5还是处于导通状态。此时在第一开关M1的控制端接入使能信号OE(n)，使能信号OE(n)此时为上升沿的高电平，第一开关M1也处于导通状态。第四开关M4的输出端到第一开关M1的输出端都会被拉低至低电平VSS，而对应的第二开关M2的控制端此时也为低电平，第二开关M2处于关闭状态，输出控制模块260输出一预设低电平或无信号输出，可以加速栅极扫描信号的关闭，改善拖尾现象，避免了因为拖尾造成的充电不足和画面显示不良的现象。
而当栅极扫描信号正常输出充电时，使能信号OE(n)接入低电平VSS或断开使能信号和第一开关M1的连接，第一开关M1处于关闭状态，初始栅极扫描信号通过第五开关M5和第二开关M2正常输出栅极扫描信号至显示面板进行充电。
当然，所述显示装置还包括驱动电路板，所述驱动电路板上设置有使能信号输出端，所述驱动电路板生成所述使能信号，通过所述使能信号输出端输出至所述输出控制模块。
使能信号输出端设置在驱动电路板上，通过控制使能信号输出端调节使能信号的处于不同的电位，进而控制输出模块的输出信号，加速栅极扫描信号的关闭，改善拖尾现象。当然，使能信号输出端还可以位于其他位置，不同的显示面板可以根据自身需求进行设计。
除此之外，从图9中，还可以看出，所述使能信号为一周期信号，所述使能信号的高电平持续时间为初始栅极扫描信号的高电平持续时间的1/N倍，所述使能信号的上升沿的开启时刻，与初始栅极扫描信号从高电平切换至低电平的时刻对应；其中，所述N为大于4的整数。
所述使能信号为可调节周期信号，所述时钟信号上升沿的开启时刻与初始栅极扫描信号的从高电平切换至低电平时刻对应。栅极扫描信号由高电平切换至低电平的时刻也可以称为栅极扫描信号关闭时刻。使能信号可以只有一个信号(如图中OE1信号波形)，即所述当前级移位暂存器连接的使能信号与下一级移位暂存器连接的使能信号为同一使能信号。此时使能信号OE1的每一个上升沿都和初始栅极扫描信号关闭时下降沿对应，初始栅极扫描信号关闭时对应OE1信号的第一个上升沿，下一级初始栅极扫描信号关闭时对应第二个OE1信号的第二个上升沿，加速栅极扫描信号G(n)关闭，改善拖尾现象。
当然，使能信号也可以是两个循环切换的周期信号。参考图10，使能信号是两个波形相差半个周期的时钟信号(OE2和OE3)，所述当前级移位暂存器接入的使能信号与下一级移位暂存器接入的使能信号为两个不同的使能信号，所述当前级移位暂存器连接的使能信号为第一使能信号OE2；所述下一级移位暂存器连接的使能信号为第二使能信号OE3，所述第一使能信号OE2和第二使能信号OE3分别为周期相同的周期信号，波形相差半个周期；所述第一使能信号OE2和第二使能信号OE3的高电平持续时间均为所述初始栅极扫描信号的高电平持续时间的1/N倍；所述第一使能信号OE2的上升沿的开启时刻与所述初始栅极扫描信号的从高电平切换至低电平的时刻对应；所述第二使能信号OE2的上升沿的开启时刻与下一级所述初始栅极扫描信号的从高电平切换至低电平的时刻对应；其中，所述N为大于2的整数。初始栅极扫描信号关闭时，OE2信号打开，OE2信号的上升沿对应初始栅极扫描信号从高电平切换至低电平的下降沿，当下一级的初始栅极扫描信号关闭关闭时，OE3信号打开，OE3信号的上升沿对应当下一级初始栅极扫描信号关闭时的下降沿，并且依次循环，针对不同的初始栅极扫描信号切换不同的使能信号，从而加速关闭栅极扫描信号，改善拖尾现象。
进一步的，所述充电模块240包括输入模块241和输出模块242，其中输入模块241接收前级所述移位暂存器的级传信号，为当前级的所述移位暂存器提供一预充电压；所述输出模块242的控制端连接于所述输入模块241的输出端，所述输出模块242的输入端接收时钟信号，根据所述输入模块241的预充电压控制输出栅极扫描信号；
所述下拉模块250包括第一下拉模块251、第二下拉模块252以及第二下拉控制模块253，其中第一下拉模块251接收后级所述移位暂存器的反馈信号，并将所述输出模块242的电位拉至所述预设低电平；第二下拉模块252，设置为维持所述预充电压为低电平，并与所述输入模块241和所述输出模块242电性耦接一预充点；下拉控制模块253，设置为控制所述第二下拉模块252。移位寄存器的第二下拉模块252、第二下拉控制模块253都电性耦接低电平VSS，第二下拉模块252用于消除移位暂存器中工作电压的杂讯，第二下拉控制模块253用于产生正确的时序控制第二下拉模块252。
具体的，所述输入模块241为第六开关M6，所述第六开关M6的控制端和输出端连接于前级所述移位暂存器的级传信号，所述第六开关M6的输出端提供所述预充电压至所述移位寄存器。第六开关M6接收前级移位暂存器的级传信号，并提供预充电压进行预充电。具体的，第六开关M6接收的级传信号为前两级移位暂存器的级传信号F(n-2)，当前两级移位暂存器的级传信号打开时，此时输入模块241开始进行预充电。
所述输出模块242包括第七开关M7和第八开关M8；所述第七开关M7的控制端连接于所述预充点Q，输入端接入所述时钟信号CK(n)，输出端与后级所述移位暂存器连接；所述第八开关M8的控制端连接于所述预充点Q，输入端接入所述时钟信号CK(n)，输出端与所述输出控制模块260、第一下拉模块251电性耦接一输出端(即out(n)处)。
输出模块242用于接收时钟信号CK(n)以及所述预充电平，并使时钟信号CK(n)与预充电平耦合，成为工作电压信号。第七开关M7和第八开关M8的控制端都接入当前级移位暂存器的时钟信号。第七开关M7的输出端与后级或下一级的移位暂存器连接，传输本级的级传信号F(n)。第八开关根据工作电压信号和时钟信号CK(n)输出初始栅极扫描信号out(n)至输出端。
所述第一下拉模块251包括第九开关M9和所述第十开关M10；所述第九开关M9的控制端连接于后级所述移位寄存器的栅级扫描信号G(n+4)，输入端与所述输出模块242连接，输出端连接于低电平VSS；所述第十开关M10的控制端连接于后级所述移位寄存器的栅级扫描信号G(n+4)，输入端与所述输出模块242、输出控制模块260电性耦接，输出端连接于低电平VSS。第一下拉模块251主要的作用就是拉低预充点和充电模块240输出端的电压，当第九开关M9和第十开关M10接收后四级栅极扫描信号时，主动开关导通，分别将预充点的工作电压和初始栅极扫描信号out(n)的电压拉低至预设低电平。
参考图11，图11为移位暂存器各点输出波形的示意图，其中Q(n)为预充点电压波形，out(n)为信号充电模块输出端输出的初始栅极扫描信号波形，使能信号OE(n)在初始栅极扫描信号有高电平切换至低电平时打开，加速栅极扫描信号G(n)关闭。改善后的栅极扫描信号波形如图11中的G(n)波形所示，改善后栅极扫描信号拖尾现象明显改善，进而避免了充电不足和显示不良的现象。
参考图12所示，本申请还公开了一种显示面板驱动电路的驱动方法，包括步骤：
S1:通过充电模块接收时钟信号，在扫描时间内输出初始栅极扫描信号；
S2:控制下拉模块在非扫描时间将所述充电模块的输出端的电位下拉至低电平；以及
S3:输出控制模块接入一使能信号，并根据所述使能信号控制输出栅极扫描信号；
其中，所述使能信号在当前级的所述初始栅极扫描信号从高电平切换至低电平时，所述使能信号为上升沿信号，控制所述输出控制模块输出一预设低电平。
本申请通过在每级移位暂存器的充电模块的输出端设置输出控制模块，当初始栅极扫描信号由高电平切换至低电平时，输出控制模块接入上升沿的使能信号，控制输出控制输出一预设低电平或无信号输出，加速栅极扫描信号的关闭，改善拖尾现象，防止错充，进一步避免了充电不足现象，提升了显示品质。
本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，均可适用上述方案。
以上内容是结合具体的可选的实施方式对本申请所作的可选说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (9)

1.一种显示面板的栅极驱动电路，其特征在于，包括多级级联的移位暂存器，其中任一级移位暂存器包括：
充电模块，接收时钟信号，在扫描时间内输出初始栅极扫描信号；
下拉模块，控制在非扫描时间将所述充电模块的输出端的电位下拉至低电平；以及
输出控制模块，与所述充电模块的输出端电性耦接以接收所述初始栅极扫描信号，所述输出控制模块接入一使能信号，根据所述使能信号控制输出栅极扫描信号；
其中，所述使能信号在当前级的所述初始栅极扫描信号从高电平切换至低电平时，所述使能信号为上升沿信号，控制所述输出控制模块输出一预设低电平；
所述输出控制模块包括第一开关、第二开关以及对所述充电模块的输出端进行滤波的第一滤波单元；
所述第一滤波单元的控制端与所述充电模块的输出端连接，所述第一滤波单元的输入端连接于所述驱动电路的高电平；
所述第一开关的输入端与所述第一滤波单元的输出端连接；所述第一开关的控制端接入所述使能信号，所述第一开关的输出端连接于一低电平；
所述第二开关的控制端与所述第一滤波单元的输入端连接；所述第二开关的输入端与所述充电模块的输出端连接，所述第二开关的输出端输出所述栅极扫描信号；
所述第一开关和所述第二开关为高电平导通开关，当所述初始栅极扫描信号从高电平切换至低电平时，所述第一开关的控制端接入上升沿的使能信号，所述第一开关和所述第一滤波单元导通并接入一低电平，所述第二开关的输出端输出一预设低电平。
2.如权利要求1所述的一种显示面板的栅极驱动电路，其特征在于，所述第一滤波单元为第三开关，所述第三开关为高电平导通开关，所述第三开关的控制端与所述充电模块的输出端连接，所述第三开关输入端连接于所述驱动电路的高电平和所述第二开关的控制端，所述第三开关的输出端与所述第一开关的输出端连接。
3.如权利要求1所述的一种显示面板的栅极驱动电路，其特征在于，所述输出控制模块还包括防止电流回流的防回流单元，所述防回流单元的输入端连接于所述驱动电路的高电平，所述防回流单元的输出端与所述第二开关的控制端连接。
4.如权利要求3所述的一种显示面板的栅极驱动电路，其特征在于，所述防回流单元为第四开关，所述第四开关为高电平导通开关，所述第四开关的控制端和输入端分别连接于所述驱动电路的高电平，所述第四开关的输出端与所述第二开关的控制端连接。
5.如权利要求1所述的一种显示面板的栅极驱动电路，其特征在于，所述使能信号为一周期信号，所述使能信号的高电平持续时间为所述初始栅极扫描信号的高电平持续时间的1/N倍，所述使能信号的上升沿的开启时刻与所述初始栅极扫描信号的从高电平切换至低电平的时刻对应；
其中，所述N为大于4的整数。
6.如权利要求1所述的一种显示面板的栅极驱动电路，其特征在于，所述当前级移位暂存器接入的使能信号与下一级移位暂存器接入的使能信号为两个不同的使能信号，所述当前级移位暂存器连接的使能信号为第一使能信号；所述下一级移位暂存器连接的使能信号为第二使能信号，所述第一使能信号和第二使能信号分别为周期相同的周期信号，波形相差半个周期；
所述第一使能信号和第二使能信号的高电平持续时间均为所述初始栅极扫描信号的高电平持续时间的1/N倍；
所述第一使能信号的上升沿的开启时刻与所述初始栅极扫描信号的从高电平切换至低电平的时刻对应；所述第二使能信号的上升沿的开启时刻与下一级所述初始栅极扫描信号的从高电平切换至低电平的时刻对应；
其中，所述N为大于2的整数。
7.一种显示面板的栅极驱动电路的驱动方法，其特征在于，包括步骤：
通过充电模块接收时钟信号，在扫描时间内输出初始栅极扫描信号；
控制下拉模块在非扫描时间将所述充电模块的输出端的电位下拉至低电平；以及
输出控制模块接入一使能信号，并根据所述使能信号控制输出栅极扫描信号；
其中，所述使能信号在当前级的所述初始栅极扫描信号从高电平切换至低电平时，所述使能信号为上升沿信号，控制所述输出控制模块输出一预设低电平；
所述输出控制模块包括第一开关、第二开关以及对所述充电模块的输出端进行滤波的第一滤波单元；
所述第一滤波单元的控制端与所述充电模块的输出端连接，所述第一滤波单元的输入端连接于所述驱动电路的高电平；
所述第一开关的输入端与所述第一滤波单元的输出端连接；所述第一开关的控制端接入所述使能信号，所述第一开关的输出端连接于一低电平；
所述第二开关的控制端与所述第一滤波单元的输入端连接；所述第二开关的输入端与所述充电模块的输出端连接，所述第二开关的输出端输出所述栅极扫描信号；
所述第一开关和所述第二开关为高电平导通开关，当所述初始栅极扫描信号从高电平切换至低电平时，所述第一开关的控制端接入上升沿的使能信号，所述第一开关和所述第一滤波单元导通并接入一低电平，所述第二开关的输出端输出一预设低电平。
8.一种显示装置，其特征在于，包括显示面板以及如权利要求1至6任意一项所述显示面板的栅极驱动电路。
9.如权利要求8所述的一种显示装置，其特征在于，所述显示装置还包括驱动电路板，所述驱动电路板上设置有使能信号输出端，所述驱动电路板生成所述使能信号，通过所述使能信号输出端输出至所述输出控制模块。
CN202010755366.5A 2020-07-31 2020-07-31 一种显示面板的栅极驱动电路及其驱动方法和显示装置 Active CN114067759B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010755366.5A CN114067759B (zh) 2020-07-31 2020-07-31 一种显示面板的栅极驱动电路及其驱动方法和显示装置
US17/343,775 US11423824B2 (en) 2020-07-31 2021-06-10 Gate driver circuit of display panel, driving method therefor and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010755366.5A CN114067759B (zh) 2020-07-31 2020-07-31 一种显示面板的栅极驱动电路及其驱动方法和显示装置

Publications (2)

Publication Number Publication Date
CN114067759A CN114067759A (zh) 2022-02-18
CN114067759B true CN114067759B (zh) 2022-12-23

Family

ID=80004507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010755366.5A Active CN114067759B (zh) 2020-07-31 2020-07-31 一种显示面板的栅极驱动电路及其驱动方法和显示装置

Country Status (2)

Country Link
US (1) US11423824B2 (zh)
CN (1) CN114067759B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114067759B (zh) * 2020-07-31 2022-12-23 滁州惠科光电科技有限公司 一种显示面板的栅极驱动电路及其驱动方法和显示装置
CN117456929B (zh) * 2023-12-22 2024-03-19 惠科股份有限公司 显示面板的驱动方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104700803A (zh) * 2015-03-26 2015-06-10 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105355180A (zh) * 2015-12-01 2016-02-24 深圳市华星光电技术有限公司 显示面板与控制电路
CN108648715A (zh) * 2018-07-17 2018-10-12 惠科股份有限公司 移位暂存器、显示面板、以及移位暂存器的驱动方法
CN108922485A (zh) * 2018-07-17 2018-11-30 惠科股份有限公司 栅极驱动电路结构、显示面板、以及栅极驱动电路结构的驱动方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432652B1 (ko) * 2002-08-01 2004-05-22 삼성에스디아이 주식회사 레벨 시프터 및 평판 표시 장치
JP5100993B2 (ja) * 2005-09-09 2012-12-19 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶駆動回路およびこれを有する液晶表示装置
TWI366194B (en) * 2008-06-06 2012-06-11 Au Optronics Corp Shift register
TWI390499B (zh) * 2008-12-01 2013-03-21 Au Optronics Corp 移位暫存裝置
JP5528084B2 (ja) * 2009-12-11 2014-06-25 三菱電機株式会社 シフトレジスタ回路
KR101324410B1 (ko) * 2009-12-30 2013-11-01 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
JP5419762B2 (ja) * 2010-03-18 2014-02-19 三菱電機株式会社 シフトレジスタ回路
JP5553012B2 (ja) * 2010-11-24 2014-07-16 セイコーエプソン株式会社 電気光学装置用駆動回路、電気光学装置及び電子機器
JP5616762B2 (ja) * 2010-11-24 2014-10-29 ルネサスエレクトロニクス株式会社 出力回路及びデータドライバ及び表示装置
CN102915714B (zh) * 2012-10-11 2015-05-27 京东方科技集团股份有限公司 一种移位寄存器、液晶显示栅极驱动装置和液晶显示装置
US9444450B2 (en) * 2014-12-08 2016-09-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Scan driving circuit
CN106782282A (zh) * 2017-02-23 2017-05-31 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN107123405A (zh) * 2017-06-01 2017-09-01 深圳市华星光电技术有限公司 双向移位寄存器单元、双向移位寄存器及显示面板
TWI627616B (zh) * 2017-08-02 2018-06-21 友達光電股份有限公司 影像顯示面板及其閘極驅動電路
CN114067759B (zh) * 2020-07-31 2022-12-23 滁州惠科光电科技有限公司 一种显示面板的栅极驱动电路及其驱动方法和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104700803A (zh) * 2015-03-26 2015-06-10 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105355180A (zh) * 2015-12-01 2016-02-24 深圳市华星光电技术有限公司 显示面板与控制电路
CN108648715A (zh) * 2018-07-17 2018-10-12 惠科股份有限公司 移位暂存器、显示面板、以及移位暂存器的驱动方法
CN108922485A (zh) * 2018-07-17 2018-11-30 惠科股份有限公司 栅极驱动电路结构、显示面板、以及栅极驱动电路结构的驱动方法

Also Published As

Publication number Publication date
US20220036800A1 (en) 2022-02-03
US11423824B2 (en) 2022-08-23
CN114067759A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
CN106898287B (zh) 移位寄存器及其驱动方法、栅极驱动电路
EP3709287B1 (en) Gate drive circuit and drive method therefor, and display device
EP3133583B1 (en) Shift register unit, driving method therefor, shift register circuit, and display device
US10775925B2 (en) Shift register unit and method for driving the same, gate driving circuit and display apparatus
US11289039B2 (en) Gate-driving unit circuit having pre-pull down sub-circuit, gate driver on array circuit, driving method, and display apparatus thereof
JP6227530B2 (ja) ゲートドライバ集積回路、シフトレジスタ及びディスプレイスクリーン
EP2189987B1 (en) Shift register
US9679512B2 (en) Shift register and driving method thereof, gate driving circuit, display apparatus
CN107068106B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
EP2562761B1 (en) Shift register, gate driving device and data line driving device for liquid crystal display
CN102804280B (zh) 移位寄存器和显示装置
EP3633664A1 (en) Shift register, gate driving circuit, display device
CN107331418B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN102654984B (zh) 移位寄存器单元以及栅极驱动电路
CN114067759B (zh) 一种显示面板的栅极驱动电路及其驱动方法和显示装置
KR102135942B1 (ko) 액정 디스플레이 장치 및 goa 회로
CN110648621B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN110335572B (zh) 阵列基板行驱动电路单元与其驱动电路及液晶显示面板
US10685615B2 (en) Shift register and driving method thereof, gate driving circuit, and display device
EP3686894A1 (en) Shift register unit, gate drive circuit, display device and drive method
CN105761758A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN112102768A (zh) Goa电路及显示面板
CN108962121B (zh) 移位暂存电路和显示装置
Nakamizo et al. 4.2: A Low Power Consumption and High Reliability Architecture for aSi TFT Gate Driver on Glass
CN109801582B (zh) 一种自驱动像素电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant