CN109801582B - 一种自驱动像素电路及显示装置 - Google Patents

Abstract

本发明公开了一种自驱动像素电路及显示装置，涉及显示技术领域；自驱动像素电路包括多个电路单元，每个电路单元包括：预充开启模块，用于在预充开启阶段控制自驱动控制节点的电压由第一低电压升高至第一高电压；像素打开模块，接收第一时钟信号，根据第一时钟信号在像素打开阶段控制栅极扫描线的电压由第二低电压升高至栅极开启电压，又根据第一时钟信号在像素关闭阶段控制栅极扫描线的电压由栅极开启电压降低至第二低电压；本发明的自驱动像素电路通过电路的结构设计，减少栅极扫描线与时钟信号走线的交叠的寄生电容，并通过多个辅助电路稳定模块稳定自驱动控制节点和栅极扫描线的电压。

Description

一种自驱动像素电路及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种自驱动像素电路及显示装置。

背景技术

自驱动智能像素技术(Self-Driving Intelligent Pixel technology，SDIP)是显示面板中的像素可以独自完成扫描驱动，而代替外置IC或显示面板的内嵌式栅极驱动电路(GOA电路)的设计。该技术可以节省GOA电路或IC的空间，从而实现显示面板的窄边框化甚至是无边框化。

由于自驱动像素电路中像素要完成自驱动动作，因此有效显示区(AA区)内电路走线复杂，电路稳定性较差。而且电路的时钟信号走线与扫描线交错分布，栅极扫描线与时钟信号走线会产生寄生电容。当像素完成自驱动动作时，时钟信号会进行高低电平跳变，这会造成像素区内的一些关键电路节点因耦合产生电压波动，从而造成电路输出信号不稳定。

发明内容

为了解决上述问题，本发明提供了一种自驱动像素电路及显示装置及显示装置，减弱自驱动像素电路中寄生电容的耦合现象，维持电路稳定性。

本发明提供的技术方案如下：

根据本发明的第一方面，本发明提供了一种自驱动像素电路：包括多个电路单元，每个电路单元包括：相连接于栅极扫描线的第一辅助电路稳定模块、预充开启模块、第二辅助电路稳定模块、像素打开模块以及第三辅助电路稳定模块；第一辅助电路稳定模块、预充开启模块、第二辅助电路稳定模块以及像素打开模块相连接于自驱动控制节点；第一辅助电路稳定模块、预充开启模块、第二辅助电路稳定模块、像素打开模块以及第三辅助电路稳定模块分别包括至少一个像素单元；

预充开启模块用于在预充开启阶段控制自驱动控制节点的电压由第一低电压升高至第一高电压；

像素打开模块包括第八驱动晶体管，第八驱动晶体管在自驱动控制节点的电压不低于第一高电压时打开；像素打开模块接收第一时钟信号，像素打开模块根据第一时钟信号在像素打开阶段控制栅极扫描线的电压由第二低电压升高至栅极开启电压，又根据第一时钟信号在像素关闭阶段控制栅极扫描线的电压由栅极开启电压降低至第二低电压；

第一辅助电路稳定模块用于在低电压维持阶段释放栅极扫描线上波动的电荷，使栅极扫描线的电压稳定于第二低电压；

第二辅助电路稳定模块用于在一帧开始时，控制自驱动控制节点的电压降低至第一低电压，第二辅助电路稳定模块又用于在一帧结束时，控制自驱动控制节点的电压降低至第一低电压。

优选地，第一辅助电路稳定模块包括第一驱动晶体管、第二驱动晶体管、第三驱动晶体管以及第四驱动晶体管；

第一驱动晶体管的控制端和第一通路端均输入恒压高电平，第一驱动晶体管的第二通路端连接第二驱动晶体管的控制端及第三驱动晶体管的第一通路端；

第二驱动晶体管的第一通路端连接栅极扫描线，第二驱动晶体管的第二通路端输入恒压低电平；

第三驱动晶体管的控制端连接自驱动控制节点，第三驱动晶体管的第二通路端输入恒压低电平；

第四驱动晶体管的控制端输入清空信号，第四驱动晶体管的第一通路端输入恒压低电平，第四驱动晶体管的第二通路端连接栅极扫描线的第二节点。

根据本发明的第二方面，本发明提供了一种自驱动像素电路，包括多行级联的自驱动像素电路行单元；自驱动像素电路行单元包括非像素区辅助电路稳定模块和多个电路单元，非像素区辅助电路稳定模块和电路单元相连接于栅极扫描线和自驱动控制节点；每个电路单元包括：预充开启模块、第二辅助电路稳定模块、像素打开模块以及第三辅助电路稳定模块；预充开启模块、第二辅助电路稳定模块以及像素打开模块相连接于自驱动控制节点；预充开启模块、第二辅助电路稳定模块、像素打开模块以及第三辅助电路稳定模块分别包括至少一个像素单元；

预充开启模块用于在预充开启阶段控制自驱动控制节点的电压由第一低电压升高至第一高电压；

像素打开模块包括第八驱动晶体管，第八驱动晶体管在自驱动控制节点的电压不低于第一高电压时打开；像素打开模块接收第一时钟信号，像素打开模块根据第一时钟信号在像素打开阶段控制栅极扫描线的电压由第二低电压升高至栅极开启电压，又根据第一时钟信号在像素关闭阶段控制栅极扫描线的电压由栅极开启电压降低至第二低电压；

非像素区辅助电路稳定模块用于在低电压维持阶段释放栅极扫描线上波动的电荷，使栅极扫描线的电压稳定于第二低电压；

第二辅助电路稳定模块用于在一帧开始时，控制自驱动控制节点的电压降低至第一低电压，第二辅助电路稳定模块又用于在一帧结束时，控制自驱动控制节点的电压降低至第一低电压。

优选地，非像素区辅助电路稳定模块包括第十驱动晶体管、第十一驱动晶体管、第十二驱动晶体管和第十三驱动晶体管；

第十驱动晶体管的控制端和第一通路端均输入恒压高电平，第十驱动晶体管的第二通路端连接第十一驱动晶体管的第一通路端和第十二驱动晶体管的控制端；

第十一驱动晶体管的控制端连接自驱动控制节点，第十一驱动晶体管的第二通路端输入恒压低电平；

第十二驱动晶体管的第一通路端连接栅极扫描线，第十二驱动晶体管的第二通路端输入恒压低电平；

第十三驱动晶体管的控制端输入清空信号，第十三驱动晶体管的第一通路端连接栅极扫描线，第十三驱动晶体管的第二通路端输入恒压低电平。

优选地，所述第八驱动晶体管的控制端连接自驱动控制节点，第八驱动晶体管的第一通路端输入第一时钟信号，第八驱动晶体管的第二通路端连接栅极扫描线；

第一时钟信号在像素打开阶段为时钟高电平，在像素关闭阶段为时钟低电平。

优选地，预充开启模块包括第五驱动晶体管，第五驱动晶体管的控制端输入第二时钟信号，第五驱动晶体管的第一通路端输入级传驱动信号，第五驱动晶体管的第二通路端连接自驱动控制节点；

当该电路单元位于自驱动像素电路的第一行时，级传驱动信号为第一启动信号，当该电路单元不位于自驱动像素电路的第一行时，级传驱动信号为前一行电路单元的扫描信号。

优选地，第二辅助电路稳定模块包括第六驱动晶体管和第七驱动晶体管；

第六驱动晶体管的控制端输入帧清空信号，第六驱动晶体管的第一通路端输入恒压低电平，第六驱动晶体管的第二通路端连接自驱动控制节点；

第七驱动晶体管的控制端输入清空信号，第七驱动晶体管的第一通路端输入恒压低电平，第七晶体管的第二通路端连接自驱动控制节点。

优选地，第三辅助电路稳定模块包括第九驱动晶体管；第九驱动晶体管的控制端输入后后一行电路单元的扫描信号，第九驱动晶体管的第一通路端输入恒压低电平，第九驱动晶体管的第二通路端连接栅极扫描线。

根据本发明的第三方面，本发明提供了一种显示装置，包括上述任一种自驱动像素电路。

与现有技术相比，本发明能够带来以下至少一项有益效果：

1、通过电路的结构设计，减少栅极扫描线与时钟信号走线交叠的寄生电容，并通过多个辅助电路稳定模块稳定自驱动控制节点和栅极扫描线的电压；

2、将3CLK时钟驱动模式改进为4CLK时钟驱动模式，减弱电路内部时钟信号走线与电路中一些关键节点的电容耦合效应；

3、根据本发明的部分实施例，任一电路模块内均包含像素单元，Full-SDIP电路有利于实现显示面板的窄边框化甚至无边框化。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为根据本发明实施例一的自驱动像素电路的框架示意图；

图2为图1所示自驱动像素电路中电路单元的框架示意图；

图3为图1所示自驱动像素电路中电路单元的电路结构示意图；

图4为图3所示电路单元中多种信号的波形示意图；

图5为为根据本发明实施例二的自驱动像素电路的框架示意图；

图6为图5所示自驱动像素电路中非像素区辅助电路稳定模块配合电路单元的框架示意图；

图7为图5所示自驱动像素电路中非像素区辅助电路稳定模块配合电路单元的电路结构示意图；

图8为图7所示自驱动像素电路中多种信号的波形示意图；

图9为根据本发明实施例三的自驱动像素电路中多种信号的波形示意图；

图10为采用3CLK时钟驱动模式的自驱动像素电路中扫描信号的波形示意图；

图11为采用3CLK时钟驱动模式的自驱动像素电路中自驱动控制节点电压的波形示意图；

图12为采用4CLK时钟驱动模式的自驱动像素电路中扫描信号的波形示意图；

图13为采用4CLK时钟驱动模式的自驱动像素电路中自驱动控制节点电压的波形示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

实施例一：

图1所示为根据本发明实施例一的自驱动像素电路的框架示意图，自驱动像素电路包括矩阵式排布在显示面板的AA区的多个电路单元100，每个电路单元100可以独自完成扫描驱动，而无需外置IC或显示面板的内嵌式栅极驱动电路(GOA电路)对栅极扫描线(GateLine)进行驱动。自驱动像素电路中沿行方向排列的多个电路单元100控制显示面板内一行像素单元的显示，自驱动像素电路中沿列方向排列的多个电路单元100以级传关系相连。

图2所示为电路单元100的框架示意图，图3所示为电路单元100的电路结构示意图。每个电路单元100包括：相连接于栅极扫描线(Gate Line)的第一辅助电路稳定模块110、预充开启模块20、第二辅助电路稳定模块30、像素打开模块40以及第三辅助电路稳定模块50。第一辅助电路稳定模块110、预充开启模块20、第二辅助电路稳定模块30以及像素打开模块40相连接于自驱动控制节点netA。第一辅助电路稳定模块110、预充开启模块20、第二辅助电路稳定模块30、像素打开模块40以及第三辅助电路稳定模块50分别包括至少一个像素单元。栅极扫描线(Gate Line)输出相应的扫描信号至各个像素单元，每个像素单元分别包括一控制端连接栅极扫描线的像素晶体管，各像素晶体管的第一通路端分别连接一数据线，各像素晶体管的第二通路端分别连接一像素电极。

预充开启模块20用于在预充开启阶段H1控制自驱动控制节点netA的电压由第一低电压升高至第一高电压。

像素打开模块40包括第八驱动晶体管M18，第八驱动晶体管M18在自驱动控制节点netA的电压不低于第一高电压时打开。像素打开模块40接收第一时钟信号CKm，像素打开模块40根据第一时钟信号CKm在像素打开阶段H2控制栅极扫描线的电压由第二低电压升高至栅极开启电压又根据第一时钟信号在像素关闭阶段H3控制栅极扫描线的电压由栅极开启电压降低至第二低电压。

第一辅助电路稳定模块110用于在低电压维持阶段H4释放栅极扫描线上波动的电荷，使栅极扫描线的电压稳定于第二低电压。

第二辅助电路稳定模块30用于在一帧开始时，控制自驱动控制节点netA的电压降低至第一低电压，第二辅助电路稳定模块30又用于在一帧结束时，控制自驱动控制节点netA的电压降低至第一低电压。

第三辅助电路稳定模块50用于维持栅极扫描线上电压的稳定。

具体地，如图3所示，第一辅助电路稳定模块110包括第一驱动晶体管M11、第二驱动晶体管M12、第三驱动晶体管M13、第四驱动晶体管M14及至少一个像素单元。第一驱动晶体管M11的控制端和第一通路端均输入恒压高电平VGH，第一驱动晶体管M11的第二通路端连接第二驱动晶体管M12的控制端及第三驱动晶体管M13的第一通路端；第二驱动晶体管M12的第一通路端连接栅极扫描线的第一节点，第二驱动晶体管M12的第二通路端输入恒压低电平VSS；第三驱动晶体管M13的控制端连接自驱动控制节点netA，第三驱动晶体管M13的第二通路端输入恒压低电平VSS；第四驱动晶体管M14的控制端输入清空信号CLR，第四驱动晶体管M14的第一通路端输入恒压低电平VSS，第四驱动晶体管M14的第二通路端连接栅极扫描线的第二节点。各像素单元分别包括一像素晶体管，像素晶体管的控制端依次连接在栅极扫描线的第一节点和第二节点之间，每个像素晶体管的第一通路端分别连接一数据线，每个像素晶体管的第二通路端别连接一像素电极。优选地，如图3所示，第一辅助电路稳定模块110还包括像素晶体管T1、T2、T3、T4，像素晶体管T1、T2、T3、T4的第一通路端分别连接数据线Daten、Daten+1、Daten+2、Daten+3(n为正整数)，像素晶体管T1、T2、T3、T4的第二通路端分别均连接所在像素单元的像素电极，像素晶体管T1、T2、T3、T4的控制端分别连接栅极扫描线(Gate Line)。

具体地，如图3所示，预充开启模块20包括第五驱动晶体管M15。第五驱动晶体管M15的控制端输入第二时钟信号CKm-1，第五驱动晶体管M15的第一通路端输入级传驱动信号，第五驱动晶体管M15的第二通路端连接自驱动控制节点netA。当该电路单元100位于自驱动像素电路的第一行时，级传驱动信号为第一启动信号GSP，当该自驱动像素电路不位于显示装置的第一行时，级传驱动信号为前一行电路单元100的扫描信号Gm-1(m为大于1的正整数)。

具体地，如图3所示，第二辅助电路稳定模块30包括第六驱动晶体管M16和第七驱动晶体管M17。第六驱动晶体管M16的控制端输入帧清空信号，第六驱动晶体管M16的第一通路端输入恒压低电平VSS，第六驱动晶体管M16的第二通路端连接自驱动控制节点netA；第七驱动晶体管M17的控制端输入清空信号CLR，第七驱动晶体管M17的第一通路端输入恒压低电平VSS，第七晶体管的第二通路端连接自驱动控制节点netA。

具体地，如图3所示，像素打开模块40包括第八驱动晶体管M18。第八驱动晶体管M18的控制端连接自驱动控制节点netA，第八驱动晶体管M18的第一通路端输入第一时钟信号CKm，第八驱动晶体管M18的第二通路端连接栅极扫描线的第三节点。

预充开启模块20、第二辅助电路稳定模块30和像素打开模块40还分别包括至少一个像素单元，各像素单元分别包括一像素晶体管，像素晶体管的控制端依次连接在栅极扫描线的第二节点和第三节点之间，每个像素晶体管的第一通路端分别连接一数据线，每个像素晶体管的第二通路端分别连接一像素电极。优选地，如图3所示，预充开启模块20还包括像素晶体管T5、T6、T7，像素晶体管T5、T6、T7的第一通路端分别连接数据线Daten+4、Daten+5、Daten+6，像素晶体管T5、T6、T7的第二通路端分别均连接所在像素单元的像素电极，像素晶体管T5、T6、T7的控制端分别连接栅极扫描线(Gate Line)。第二辅助电路稳定模块30包括像素晶体管T8、T9、T10，像素晶体管T8、T9、T10的第一通路端分别连接数据线Daten+7、Daten+8、Daten+9，像素晶体管T8、T9、T10的第二通路端分别均连接所在像素单元的像素电极，像素晶体管T8、T9、T10的控制端分别连接栅极扫描线(Gate Line)。像素打开模块40包括像素晶体管T11，像素晶体管T11的第一通路端连接数据线Daten+10，像素晶体管T11的第二通路端分别均连接所在像素单元的像素电极，像素晶体管T11的控制端分别连接栅极扫描线(Gate Line)。

第三辅助电路稳定模块50包括第九驱动晶体管M19和至少一个像素单元。第九驱动晶体管M19的控制端输入后后一行电路单元100的扫描信号Gm+2，第九驱动晶体管M19的第一通路端输入恒压低电平VSS，第九驱动晶体管M19的第二通路端连接栅极扫描线的第四节点。各像素单元分别包括一像素晶体管，像素晶体管的控制端依次连接在栅极扫描线的第三节点和第四节点之间，每个像素晶体管的第一通路端分别连接一数据线，每个像素晶体管的第二通路端分别连接一像素电极。优选地，如图3所示，第三辅助电路稳定模块50包括像素晶体管T12、T13、T14，像素晶体管T12、T13、T14的第一通路端分别连接数据线Daten+11、Daten+12、Daten+13，像素晶体管T12、T13、T14的第二通路端分别均连接所在像素单元的像素电极，像素晶体管T12、T13、T14的控制端分别连接栅极扫描线(Gate Line)。

如图4所示是电路单元100中多种信号的波形示意图，包括第一启动信号GSP、时钟信号CK1、时钟信号CK2、时钟信号CK3、清空信号CLR、恒压低电平VSS以及恒压高电平VGH。本实施例的自驱动像素电路采用3CLK时钟驱动模式，即列方向上相邻多个电路单元100中的第一时钟信号CKm分别为……、CK1、CK2、CK3、CK1、CK2、CK3、……并依序循环。同一电路单元100中第一时钟信号CKm对应的第二时钟信号为CKm-1(m＝1或2或3)；特别地，CK0等同于CK3。

本实施例中时钟信号CK1、时钟信号CK2、时钟信号CK3的周期为3H(单位时间H＝25us)，一帧时间为670H＝670*25us＝16750us，第一启动信号GSP在一帧起始时存在2H时间的高电位。

相对于一个电路单元100，一帧时间包括预充开启阶段H1、像素打开阶段H2、像素关闭阶段H3和低电压维持阶段H4。需要说明的是，在一帧的同一时间，显示面板不同位置的电路单元100可能处于不同阶段。

以下以某一电路单元100为例阐述本实施例中自驱动控制电路的工作原理，该电路单元100的栅极扫描线如图4所示的像素打开阶段H2输出位于栅极开启电压的扫描信号：

在预充开启阶段H1，预充开启模块20的第五驱动晶体管M15在接收到位于时钟高电平的第二时钟信号CKm-1后打开，第一启动信号GSP的高电位信号通过第五驱动晶体管M15输入自驱动控制节点netA，自驱动控制节点netA的电压由第一低电压上升至第一高电压。像素打开模块40的第八驱动晶体管M18在接收到自驱动控制节点netA的第一高电压时打开。

在像素打开阶段H2，第一时钟信号CKm由时钟低电平升高至时钟高电平，第一时钟信号CKm通过第八驱动晶体管M18输入栅极扫描线，栅极扫描线上的电压由第二低电平升高至栅极开启电压，控制电路单元100内各像素晶体管打开。且此时由于第八驱动晶体管M18的电容耦和效应，自驱动控制节点netA的电压继续升高至第二高电压。

在像素关闭阶段H3，第一时钟信号CKm由时钟高电平降低至时钟低电平，第一时钟信号CKm通过第八驱动晶体管M18输入栅极扫描线，栅极扫描线上的电压由栅极开启电压降低至第二低电压，控制电路单元100内各像素晶体管关闭。

在低电压维持阶段H4，若栅极扫描线上的电压发生异常波动，异常波动的电荷通过第一辅助电路稳定模块110内开启的第二驱动晶体管M12释放。且由于上下两行电路单元100存在级传关系(输入预充开启的级传驱动信号为前一行电路单元100的扫描信号Gm-1)，下一行电路单元100中自驱动控制节点netA的电压会影响上一行电路单元100中栅极扫描线的电压，此时第三辅助电路稳定模块50中第九驱动晶体管M19打开，维持上一行电路单元100的扫描信号的稳定。

在一帧开始时，第二辅助电路稳定模块30中第六驱动晶体管M16打开，自驱动控制节点netA的电压降低至第一低电压。在一帧结束时，第二辅助电路稳定模块30中第七驱动晶体管M17打开，自驱动控制节点netA的电压降低至第一低电压。

需要说明的是，上述输入第六驱动晶体管M16的控制端的帧清空信号有选择地为恒压低电平VSS或第一启动信号GSP。在本实施中，第一启动信号GSP在一帧起始时存在2H时间的高电位，该高电位时段与位于显示面板第一行的电路单元所对应的预充开启阶段H1存在重叠，且与位于显示面板第二行的电路单元所对应的预充开启阶段H1存在重叠，因此位于显示面板第一行或第二行的电路单元中帧清空信号为恒压低电平VSS，位于显示面板其他行的电路单元中帧清空信号为第一启动信号GSP。

本实施例的自驱动像素电路通过电路的结构设计，本发明的自驱动像素电路通过电路的结构设计，减少栅极扫描线与时钟信号走线的交叠的寄生电容，并通过多个辅助电路稳定模块稳定自驱动控制节点netA和栅极扫描线的电压。且由于任一电路模块内均包含像素单元，本实施例的自驱动像素电路为Full-SDIP电路，更容易实现显示面板的窄边框化甚至无边框化。

实施例二：

图5所示为根据本发明实施例二的自驱动像素电路的框架示意图，自驱动像素电路包括多行级联的自驱动像素电路行单元；每个自驱动像素电路行单元包括非像素区辅助电路稳定模块210和多个电路单元200。每个自驱动像素电路行单元可以独自完成扫描驱动，一个非像素区辅助电路稳定模块210配合多个电路单元200控制显示面板内一行像素单元的显示。

图6所示为非像素区辅助电路稳定模块210配合一个电路单元200的框架示意图，图7所示为非像素区辅助电路稳定模块210配合一个电路单元200的电路结构示意图。在实际应用中，非像素区辅助电路稳定模块210和多个电路单元200相连接于栅极扫描线和自驱动控制节点netA。每个电路单元200包括：预充开启模块20、第二辅助电路稳定模块30、像素打开模块40以及第三辅助电路稳定模块50；预充开启模块20、第二辅助电路稳定模块30以及像素打开模块40相连接于自驱动控制节点netA；预充开启模块20、第二辅助电路稳定模块30、像素打开模块40以及第三辅助电路稳定模块50分别包括至少一个像素单元。栅极扫描线输出相应的扫描信号至各个像素单元，每个像素单元分别包括一控制端连接栅极扫描线的像素晶体管，各像素晶体管的第一通路端分别连接一数据线，各像素晶体管的第二通路端分别连接一像素电极。

预充开启模块20用于在预充开启阶段H1控制自驱动控制节点netA的电压由第一低电压升高至第一高电压。

像素打开模块40包括第八驱动晶体管M18，第八驱动晶体管M18在自驱动控制节点netA的电压不低于第一高电压时打开；像素打开模块40接收第一时钟信号CKm，像素打开模块40根据第一时钟信号CKm在像素打开阶段H2控制栅极扫描线的电压由第二低电压升高至栅极开启电压，又根据第一时钟信号在像素关闭阶段H3控制栅极扫描线的电压由栅极开启电压降低至第二低电压。

非像素区辅助电路稳定模块210用于在低电压维持阶段H4释放栅极扫描线上波动的电荷，使栅极扫描线的电压稳定于第二低电压。

第二辅助电路稳定模块30用于在一帧开始时，控制自驱动控制节点netA的电压降低至第一低电压，第二辅助电路稳定模块30又用于在一帧结束时，控制自驱动控制节点netA的电压降低至第一低电压。

第三辅助电路稳定模块50用于维持栅极扫描线上电压的稳定。

具体地，如图7所示，非像素区辅助电路稳定模块210包括第十驱动晶体管M21、第十一驱动晶体管M22、第十二驱动晶体管M23、第十三驱动晶体管M24。第十驱动晶体管M21的控制端和第一通路端均输入恒压高电平VGH，第十驱动晶体管M21的第二通路端连接第十一驱动晶体管M22的第一通路端和第十二驱动晶体管M23的控制端；第十一驱动晶体管M22的控制端连接自驱动控制节点netA，第十一驱动晶体管M22的第二通路端输入恒压低电平VSS；第十二驱动晶体管M23的第一通路端连接栅极扫描线，第十二驱动晶体管M23的第二通路端输入恒压低电平VSS；第十三驱动晶体管M24的控制端输入清空信号CLR，第十三驱动晶体管M24的第一通路端连接栅极扫描线，第十三驱动晶体管M24的第二通路端输入恒压低电平VSS。由于非像素区辅助电路稳定模块210内不包含像素单元，本实施例的自驱动像素电路为Partial-SDIP电路。

具体地，如图7所示，预充开启模块20包括第五驱动晶体管M15。第五驱动晶体管M15的控制端输入第二时钟信号CKm-1，第五驱动晶体管M15的第一通路端输入级传驱动信号，第五驱动晶体管M15的第二通路端连接自驱动控制节点netA。当该自驱动像素电路位于显示装置的第一行时，级传驱动信号为第一启动信号GSP，当该自驱动像素电路不位于显示装置的第一行时，级传驱动信号为前一行自驱动像素电路的扫描信号Gm-1。

第二辅助电路稳定模块30包括第六驱动晶体管M16和第七驱动晶体管M17。第六驱动晶体管M16的控制端输入帧清空信号，第六驱动晶体管M16的第一通路端输入恒压低电平VSS，第六驱动晶体管M16的第二通路端连接自驱动控制节点netA；第七驱动晶体管M17的控制端输入清空信号CLR，第七驱动晶体管M17的第一通路端输入恒压低电平VSS，第七晶体管的第二通路端连接自驱动控制节点netA。

像素打开模块40包括第八驱动晶体管M18。第八驱动晶体管M18的控制端连接自驱动控制节点netA，第八驱动晶体管M18的第一通路端输入第一时钟信号CKm，第八驱动晶体管M18的第二通路端连接栅极扫描线。

第三辅助电路稳定模块50包括第九驱动晶体管M19。第九驱动晶体管M19的控制端输入后后一行自驱动像素电路的扫描信号Gm+2，第九驱动晶体管M19的第一通路端输入恒压低电平VSS，第九驱动晶体管M19的第二通路端连接栅极扫描线的第四节点。多个像素单元分别包括一像素晶体管，多个像素晶体管的控制端依次连接在栅极扫描线的第一节点和第二节点之间，每个像素晶体管的第一通路端分别连接一数据线，每个像素晶体管的第二通路端别连接一像素电极。

预充开启模块20、第二辅助电路稳定模块30、像素打开模块40和第三辅助电路稳定模块50还分别包括至少一个像素单元，每个像素单元分别包括一像素晶体管，像素晶体管的控制端依次连接与栅极扫描线相连，每个像素晶体管的第一通路端分别连接一数据线，每个像素晶体管的第二通路端分别连接一像素电极。

优选地，如图7所示，预充开启模块20包括像素晶体管T1、T2、T3，像素晶体管T1、T2、T3的第一通路端分别连接数据线Daten、Daten+1、Daten+2，像素晶体管T1、T2、T3的第二通路端分别均连接所在像素单元的像素电极，像素晶体管T1、T2、T3的控制端分别连接栅极扫描线(Gate Line)。第二辅助电路稳定模块30包括像素晶体管T4、T5、T6，像素晶体管T4、T5、T6的第一通路端分别连接数据线Daten+3、Daten+4、Daten+5，像素晶体管T4、T5、T6的第二通路端分别均连接所在像素单元的像素电极，像素晶体管T4、T5、T6的控制端分别连接栅极扫描线(Gate Line)。像素打开模块40包括像素晶体管T7，像素晶体管T7的第一通路端分别连接数据线Daten+6，像素晶体管T7的第二通路端分别均连接所在像素单元的像素电极，像素晶体管T7的控制端分别连接栅极扫描线(Gate Line)。第三辅助电路稳定模块50包括像素晶体管T8、T9、T10，像素晶体管T8、T9、T10的第一通路端分别连接数据线Daten+7、Daten+8、Daten+9，像素晶体管T8、T9、T10的第二通路端分别均连接所在像素单元的像素电极，像素晶体管T8、T9、T10的控制端分别连接栅极扫描线(Gate Line)。

如图8所示是自驱动像素电路中多种信号的波形示意图，包括第一启动信号GSP、时钟信号CK1、时钟信号CK2、时钟信号CK3、清空信号CLR、恒压低电平VSS以及恒压高电平VGH。本实施例的自驱动像素电路采用3CLK时钟驱动模式，即列方向上相邻多个电路单元200中的第一时钟信号CKm分别为……、CK1、CK2、CK3、CK1、CK2、CK3、……并依序循环。同一电路单元200中第一时钟信号CKm对应的第二时钟信号为CKm-1(m＝1或2或3)；特别地，CK0等同于CK3。

本实施例中时钟信号CK1、时钟信号CK2、时钟信号CK3的周期为3H(单位时间H＝25us)，一帧时间为670H＝670*25us＝16750us，第一启动信号GSP在一帧起始时存在2H时间的高电位。

相对于一个电路单元200，一帧时间包括预充开启阶段H1、像素打开阶段H2、像素关闭阶段H3和低电压维持阶段H4。需要说明的是，在一帧的同一时间，显示面板不同位置的电路单元200可能处于不同阶段。

以下以某一电路单元200为例阐述本实施例中自驱动控制电路的工作原理，该电路单元200的栅极扫描线如图8所示的像素打开阶段H2输出位于栅极开启电压的扫描信号：

在预充开启阶段H1，预充开启模块20的第五驱动晶体管M15在接收到位于时钟高电平的第一时钟信号CKm后打开，第一启动信号GSP的高电位信号通过第五驱动晶体管M15输入自驱动控制节点netA，自驱动控制节点netA的电压由第一低电压上升至第一高电压。像素打开模块40的第八驱动晶体管M18在接收到自驱动控制节点netA的第一高电压时打开。

在像素打开阶段H2，第一时钟信号CKm由时钟低电平升高至时钟高电平，第一时钟信号CKm通过第八驱动晶体管M18输入栅极扫描线，栅极扫描线上的电压由第二低电平升高至栅极开启电压，控制电路单元200内各像素晶体管打开。且此时由于第八驱动晶体管M18的电容耦和效应，自驱动控制节点netA的电压继续升高至第二高电压。

在像素关闭阶段H3，第一时钟信号CKm由时钟高电平降低至时钟低电平，第一时钟信号通过第八驱动晶体管M18输入栅极扫描线，栅极扫描线上的电压由栅极开启电压降低至第二低电压，控制电路单元200内各像素晶体管关闭。

在低电压维持阶段H4，若栅极扫描线上的电压发生异常波动，异常波动的电荷通过非像素区辅助电路稳定模块210内的第十二驱动晶体管M21释放。且由于上下两行电路单元200存在级传关系(输入预充开启的级传驱动信号为前一行电路单元200的扫描信号Gm+2)，下一行电路单元200中自驱动控制节点netA的电压会影响上一行电路单元200中栅极扫描线的电压，此时第三辅助电路稳定模块50中第九驱动晶体管M19打开，维持上一行电路单元200的扫描信号的稳定。

在一帧开始时，第二辅助电路稳定模块30中第六驱动晶体管M16打开，自驱动控制节点netA的电压降低至第一低电压。在一帧结束时，第二辅助电路稳定模块30中第七驱动晶体管M17打开，自驱动控制节点netA的电压降低至第一低电压。

需要说明的是，上述输入第六驱动晶体管M16的控制端的帧清空信号有选择地为恒压低电平VSS或第一启动信号GSP。在本实施中，第一启动信号GSP在一帧起始时存在2H时间的高电位，该高电位时段与位于显示面板第一行的电路单元所对应的预充开启阶段H1存在重叠，且与位于显示面板第二行的电路单元所对应的预充开启阶段H1存在重叠，因此位于显示面板第一行或第二行的电路单元中帧清空信号为恒压低电平VSS，位于显示面板其他行的电路单元中帧清空信号为第一启动信号GSP。

本实施例的自驱动像素电路通过电路的结构设计，减少栅极扫描线与时钟信号走线的交叠，并通过多个辅助电路稳定模块稳定自驱动控制节点netA和栅极扫描线的电压。

实施例三：

实施三的自驱动像素电路在实施例二的基础上进行改进，其同样采用如图7所示的电路结构，其区别点在于：实施例二的自驱动像素电路采用4CLK时钟驱动模式。

如图9所示是本实施例自驱动像素电路中多种信号的波形示意图，包括第一启动信号GSP、时钟信号CK1、时钟信号CK2、时钟信号CK3、时钟信号CK4、清空信号CLR、恒压低电平VSS以及恒压高电平VGH。

本实施例的自驱动像素电路采用4CLK时钟驱动模式，即列方向上相邻多个电路单元中的第一时钟信号CKm分别为……、CK1、CK2、CK3、CK4、CK1、CK2、CK3、CK4、……并依序循环。同一电路单元中第一时钟信号CKm对应的第二时钟信号为CKm-1(m＝1或2或3或4)；特别地，CK0等同于CK4。

本实施例中时钟信号CK1、时钟信号CK2、时钟信号CK3、时钟信号CK4的周期为4H(单位时间H＝25us)，一帧时间为666H＝666*25us＝16650us，第一启动信号GSP在一帧起始时存在3H时间的高电位。

图10和图11分别为采用3CLK时钟驱动模式的电路单元中扫描信号G1和自驱动控制节点netA电压的波形示意图。如图10和图11所示，由于时钟信号进行高低电平跳变时电路内的耦合效应，导致扫描信号和自驱动控制节点netA电压的波形产生异常波动，从而造成电路输出信号不稳定，影响正常显示。

图12和图13分别为采用4CLK时钟驱动模式的电路单元中扫描信号G1和自驱动控制节点netA电压的波形示意图。由于任一时钟信号由时钟高电平变为时钟低电平对电路走线造成耦合的同时，就有另一时钟信号从时钟低电平变为时钟高电平对电路走线造成耦合，这样可以减弱电路内部时钟信号走线与电路中一些关键节点(如自驱动控制节点netA)的电容耦合效应。

同样地，在实施例一的自驱动像素电路结构基础上，将3CLK时钟驱动模式改进为4CLK时钟驱动模式同样可以起到减弱电路内部时钟信号走线与电路中一些关键节点的电容耦合的效果。

本发明还公开了一种显示装置，包括上述任一种自驱动像素电路。

以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护范围。

Claims (9)

1.一种自驱动像素电路，其特征在于：包括矩阵式排布在显示面板有效显示区的多个电路单元，每个电路单元包括：相连接于栅极扫描线的第一辅助电路稳定模块、预充开启模块、第二辅助电路稳定模块、像素打开模块以及第三辅助电路稳定模块；第一辅助电路稳定模块、预充开启模块、第二辅助电路稳定模块以及像素打开模块相连接于自驱动控制节点；第一辅助电路稳定模块、预充开启模块、第二辅助电路稳定模块、像素打开模块以及第三辅助电路稳定模块分别包括至少一个像素单元；

预充开启模块用于在预充开启阶段控制自驱动控制节点的电压由第一低电压升高至第一高电压；

像素打开模块包括第八驱动晶体管，第八驱动晶体管在自驱动控制节点的电压不低于第一高电压时打开；像素打开模块接收第一时钟信号，像素打开模块根据第一时钟信号在像素打开阶段控制栅极扫描线的电压由第二低电压升高至栅极开启电压，又根据第一时钟信号在像素关闭阶段控制栅极扫描线的电压由栅极开启电压降低至第二低电压；

第一辅助电路稳定模块用于在低电压维持阶段释放栅极扫描线上波动的电荷，使栅极扫描线的电压稳定于第二低电压；

第二辅助电路稳定模块用于在一帧开始时，控制自驱动控制节点的电压降低至第一低电压，第二辅助电路稳定模块又用于在一帧结束时，控制自驱动控制节点的电压降低至第一低电压；

第三辅助电路稳定模块用于维持栅极扫描线上电压的稳定。

2.根据权利要求1所述的自驱动像素电路，其特征在于：

第一辅助电路稳定模块包括第一驱动晶体管、第二驱动晶体管、第三驱动晶体管以及第四驱动晶体管；

第一驱动晶体管的控制端和第一通路端均输入恒压高电平，第一驱动晶体管的第二通路端连接第二驱动晶体管的控制端及第三驱动晶体管的第一通路端；

第二驱动晶体管的第一通路端连接栅极扫描线，第二驱动晶体管的第二通路端输入恒压低电平；

第三驱动晶体管的控制端连接自驱动控制节点，第三驱动晶体管的第二通路端输入恒压低电平；

第四驱动晶体管的控制端输入清空信号，第四驱动晶体管的第一通路端输入恒压低电平，第四驱动晶体管的第二通路端连接栅极扫描线的第二节点。

3.一种自驱动像素电路，其特征在于：包括多行级联的自驱动像素电路行单元；自驱动像素电路行单元包括非像素区辅助电路稳定模块和矩阵式排布在显示面板有效显示区的多个电路单元，非像素区辅助电路稳定模块和电路单元相连接于栅极扫描线和自驱动控制节点；每个电路单元包括：预充开启模块、第二辅助电路稳定模块、像素打开模块以及第三辅助电路稳定模块；预充开启模块、第二辅助电路稳定模块以及像素打开模块相连接于自驱动控制节点；预充开启模块、第二辅助电路稳定模块、像素打开模块以及第三辅助电路稳定模块分别包括至少一个像素单元；

预充开启模块用于在预充开启阶段控制自驱动控制节点的电压由第一低电压升高至第一高电压；

像素打开模块包括第八驱动晶体管，第八驱动晶体管在自驱动控制节点的电压不低于第一高电压时打开；像素打开模块接收第一时钟信号，像素打开模块根据第一时钟信号在像素打开阶段控制栅极扫描线的电压由第二低电压升高至栅极开启电压，又根据第一时钟信号在像素关闭阶段控制栅极扫描线的电压由栅极开启电压降低至第二低电压；

非像素区辅助电路稳定模块用于在低电压维持阶段释放栅极扫描线上波动的电荷，使栅极扫描线的电压稳定于第二低电压；

第二辅助电路稳定模块用于在一帧开始时，控制自驱动控制节点的电压降低至第一低电压，第二辅助电路稳定模块又用于在一帧结束时，控制自驱动控制节点的电压降低至第一低电压；

第三辅助电路稳定模块用于维持栅极扫描线上电压的稳定。

4.根据权利要求3所述的自驱动像素电路，其特征在于：

非像素区辅助电路稳定模块包括第十驱动晶体管、第十一驱动晶体管、第十二驱动晶体管和第十三驱动晶体管；

第十驱动晶体管的控制端和第一通路端均输入恒压高电平，第十驱动晶体管的第二通路端连接第十一驱动晶体管的第一通路端和第十二驱动晶体管的控制端；

第十一驱动晶体管的控制端连接自驱动控制节点，第十一驱动晶体管的第二通路端输入恒压低电平；

第十二驱动晶体管的第一通路端连接栅极扫描线，第十二驱动晶体管的第二通路端输入恒压低电平；

第十三驱动晶体管的控制端输入清空信号，第十三驱动晶体管的第一通路端连接栅极扫描线，第十三驱动晶体管的第二通路端输入恒压低电平。

5.根据权利要求1或3所述的自驱动像素电路，其特征在于：

所述第八驱动晶体管的控制端连接自驱动控制节点，第八驱动晶体管的第一通路端输入第一时钟信号，第八驱动晶体管的第二通路端连接栅极扫描线；

第一时钟信号在像素打开阶段为时钟高电平，在像素关闭阶段为时钟低电平。

6.根据权利要求1或3所述的自驱动像素电路，其特征在于：

预充开启模块包括第五驱动晶体管，第五驱动晶体管的控制端输入第二时钟信号，第五驱动晶体管的第一通路端输入级传驱动信号，第五驱动晶体管的第二通路端连接自驱动控制节点；

当该电路单元位于自驱动像素电路的第一行时，级传驱动信号为第一启动信号，当该电路单元不位于自驱动像素电路的第一行时，级传驱动信号为前一行电路单元的扫描信号。

7.根据权利要求1或3所述的自驱动像素电路，其特征在于：

第二辅助电路稳定模块包括第六驱动晶体管和第七驱动晶体管；

第六驱动晶体管的控制端输入帧清空信号，第六驱动晶体管的第一通路端输入恒压低电平，第六驱动晶体管的第二通路端连接自驱动控制节点；

第七驱动晶体管的控制端输入清空信号，第七驱动晶体管的第一通路端输入恒压低电平，第七晶体管的第二通路端连接自驱动控制节点。

8.根据权利要求1或3所述的自驱动像素电路，其特征在于：

第三辅助电路稳定模块包括第九驱动晶体管；第九驱动晶体管的控制端输入后后一行电路单元的扫描信号，第九驱动晶体管的第一通路端输入恒压低电平，第九驱动晶体管的第二通路端连接栅极扫描线。

9.一种显示装置，其特征在于，包括如权利要求1～8任一项所述的自驱动像素电路。

Images