CN101645243A - 移位寄存器 - Google Patents

Abstract

一种移位寄存器，包括多级移位寄存器单元，各级移位寄存器单元于输出端产生扫描信号。各级移位寄存器单元包括：电平提升电路、电平拉低电路、驱动电路及电平控制电路。电平提升电路响应于第一控制信号的致能电平控制扫描信号等于第一时序信号。电平拉低电路响应于第二控制信号的致能电平控制扫描信号等于第一电压。驱动电路响应于输入信号的致能电平及第二控制信号的致能电平分别控制第一控制信号为致能电平及为非致能电平。电平控制电路响应于输入信号的致能电平及输入信号的非致能电平分别控制第二控制信号为非致能电平及为致能电平。

Description

移位寄存器

技术领域

本发明是有关于一种移位寄存器(Shift Register)，且特别是有关于一种具有经由电容的电荷储存能力来进行电平控制操作的电平控制电路的移位寄存器。

背景技术

在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视、计算机屏幕、笔记本型计算机、移动电话或个人数字助理等。液晶显示器包括数据驱动器(Data Driver)、扫描驱动器(Scan Driver)及液晶显示面板，其中液晶显示面板中具有像素阵列，而扫描驱动器用以依序开启像素阵列中对应的像素列，以将数据驱动器输出的像素数据传送至像素，进而显示出欲显示的图像。

现今的技术多以移位寄存器(Shift Register)来实现出可依序开启像素阵列中对应的像素列的扫描驱动器。请参照图1，其绘示传统移位寄存器单元的电路图。移位寄存器单元SR(n)通过推升效应(Bootstrapping)产生电平控制号VC(n)。控制信号VC(n)的电平实质上大于或于电平VDD-Vth，其中电平VDD例如为移位寄存器单元SR(n)的高电压电平，Vth为晶体管TA的临界电压。晶体管TA响应于控制信号VC(n)来将高电平的时序信号CKZ做为扫描信号SC(n)输出，其中时序信号CKZ的高电平等于电压电平VDD。

然而，传统移位寄存器单元SR(n)使用控制信号VC(n)来控制晶体管TA及TB的操作，如此，将使得控制信号VC(n)欲驱动的电路负载较高，导致控制信号VC(n)的电平较低。举例来说，控制信号VC(n)的电平低于电平VDD-Vth。这样一来，将会使得扫描信号SC(n)的电平实质上低于高电压电平VDD，导致扫描信号SC(n)的电平过低，而降低液晶显示器的显示画面质量。

另外，晶体管TB的长宽比约为晶体管TC的长宽比的十倍，而晶体管TC被偏压为二极管(Diode)。如此，由晶体管TC及TB形成的反向器INV可响应于控制信号VC(n)来产生与其互为反相的输出信号Vg。然而，由于晶体管TC的长宽比较小，如此当其导通时需承受晶体管TA产生的较大电流。这样一来，将会使晶体管TC产生坏损，导致移位寄存器单元产生误操作并使液晶显示器的寿命较短。因此如何设计出使用寿命长的电平控制器及移位寄存器，以提升液晶显示器的使用寿命及其画面质量乃业界所致力的方向之一。

发明内容

本发明是提出一种移位寄存器(Shift Register)，相较于传统移位寄存器，本发明提出的移位寄存器可降低控制信号VC(n)需驱动的电路负载、缩短控制信号VC(n)电平转换所需的时间、避免扫描信号SC(n)的电平因控制信号VC(n)的电平转换时间过长而发生错误、延长移位寄存器的使用寿命并使得应用本发明提出的移位寄存器的液晶显示器具有较佳的显示画面质量。

根据本发明提出一种移位寄存器，包括多级移位寄存器单元，各级移位寄存器单元用以经由输出端产生多个扫描信号。各级移位寄存器单元包括：电平提升电路、电平拉低电路、驱动电路及电平控制电路。电平提升电路响应于第一控制信号的致能电平控制扫描信号等于第一时序信号。电平拉低电路响应于第二控制信号的致能电平控制扫描信号等于第一电压。驱动电路响应于输入信号的致能电平及第二控制信号的致能电平分别控制第一控制信号为致能电平及为非致能电平。电平控制电路响应于输入信号的致能电平及输入信号的非致能电平分别控制第二控制信号为非致能电平及为致能电平。

本发明还提出一种移位寄存器，应用于显示面板的双边扫描驱动器中，该移位寄存器包括多个奇数级移位寄存器单元与多个偶数级移位寄存器单元，且该些奇数级与偶数级移位寄存器单元分别位于该显示面板的两对侧，该些移位寄存器单元中一第n级移位寄存器单元用以经由输出端产生一个扫描信号，n为自然数，该第n级移位寄存器单元包括：电平提升电路，响应于第一控制信号的致能电平控制该扫描信号等于第一时序信号；电平拉低电路，响应于第二控制信号的致能电平控制该扫描信号等于第一电压；驱动电路，响应于输入信号的致能电平控制该第一控制信号为致能电平，响应于该第二控制信号的致能电平控制该第一控制信号为非致能电平；以及电平控制电路，响应于该输入信号的致能电平控制该第二控制信号为非致能电平，响应于该输入信号的非致能电平控制该第二控制信号为致能电平。

为让本发明的上述内客能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示传统移位寄存器单元的电路图。

图2绘示依照本发明实施例的液晶显示器的方块图。

图3绘示依照本发明实施例的移位寄存器的方块图。

图4绘示乃图3中移位寄存器单元S(j)的详细电路图。

图5A-5C绘示乃图4的移位寄存器单元S(j)的相关信号时序图。

图6绘示本实施例的移位寄存器的另一方块图。

图7绘示本实施例的移位寄存器单元的另一电路图。

图8绘示本实施例的移位寄存器单元的再一电路图。

图9绘示依照本发明第二实施例的液晶显示器的方块图。

图10绘示依照本发明实施例的移位寄存器的方块图。

图11绘示乃图9中第i级移位寄存器单元SH(i)的详细电路图。

图12绘示乃图10的相关信号时序图。

[主要元件标号说明]

SR(n)、S(1)～S(n)、S’(1)～S’(n)、S”(j)、S’”(j)、SH(1)～SH(k)：移位寄存器单元

TA、TB、TC、T1～T9、T1’～T9’：晶体管

10、10’：液晶显示器

11：数据线

12：数据驱动器

13、33a、33b：扫描线

14、34：扫描驱动器

24、24’、44a、44b：移位寄存器

16：显示面板

a1～an：像素

IN：输入端

OUT：输出端

RT：控制端

C1、C2：时序端

C：电容

Cgs：寄生电容

34a：奇数序移位寄存器

34b：偶数序移位寄存器

具体实施方式

以下多个实施例的移位寄存器(Shift Register)中，各级移位寄存器单元分别以输入信号来驱动各级移位寄存器单元中的晶体管。其中，各级移位寄存器单元中的晶体管可以是非晶硅薄膜晶体管(Amorphous TFT)、多晶硅薄膜晶体管(Poly-silicon TFT)或是N型金属氧化物半导体(Metal OxideSemiconductor，MOS)晶体管。

第一实施例

本实施例中的移位寄存器是应用在单边扫描驱动器中。请参照图2，其绘示依照本发明实施例的液晶显示器的方块图。液晶显示器10包括数据驱动器12、扫描驱动器14及显示面板16。数据驱动器12用以经由m条数据线11来提供数据信号SD(1)～SD(m)至显示面板16，而扫描驱动器14用以经由n条扫描线13来提供扫描信号SC(1)～SC(n)至显示面板16。而显示面板16包括n*m的像素阵列，其中各n列像素a1～an是分别受到扫描信号SC(1)～SC(n)的驱动，来分别根据与其对应的数据信号SD(1)～SD(m)显示画面。其中，n及m为自然数。

在本实施例中，扫描驱动器14例如具有移位寄存器24，其中的n级移位寄存器单元分别用以提供扫描信号SC(1)～SC(n)。接下来是对移位寄存器24作进一步说明。

请参照图3，其绘示依照本发明实施例的移位寄存器的方块图。移位寄存器24包括n级移位寄存器单元S(1)～S(n)，以分别输出扫描信号SC(1)～SC(n)。各级移位寄存器单元S(1)～S(n)包括输入端IN、输出端OUT、控制端RT、节点NT1、时序端C1与时序端C2。移位寄存器单元S(1)的输入端IN接收起始信号STV，输出端OUT输出扫描信号SC(1)。移位寄存器单元S(2)～S(n)的输入端IN分别接收前一级移位寄存器的输出端OUT所输出的扫描信号SC(1)～SC(n-1)，输出端OUT分别输出扫描信号SC(2)～SC(n)。

移位寄存器单元S(1)～S(n)中的奇数序移位寄存器单元S(1)、S(3)、...、S(n-1)的时序端C1接收时序信号CLK，其中的偶数序移位寄存器单元S(2)、S(4)、...、S(n)的时序端C1接收时序信号CLKB。时序信号CLKB实质上为时序信号CLK的反相信号。移位寄存器单元S(2)～S(n)输出的扫描信号SC(2)～SC(n)更被输出至移位寄存器单元S(1)～S(n-1)的控制端RT。移位寄存器单元S(1)～S(n)例如具有相近的结构与操作，接下来以移位寄存器单元S(1)～S(n)中的第j级移位寄存器单元S(j)为例来对移位寄存器单元S(1)～S(n)的操作做说明。其中，j为小于或等于n的自然数。

请参照图4，其绘示乃图3中移位寄存器单元S(j)的详细电路图。移位寄存器单元S(j)包括驱动电路202、电平控制电路204、电平提升电路206及电平拉低电路208。电平控制电路204包括晶体管T1～T3、节点P2、P3及电容C。节点P2及P3上的电压例如分别被定义为控制信号Vc2(j)及Vc3(j)。晶体管T2及T3的漏极(Drain)分别耦接至节点P2及P3，源极(Source)接收低电压VSS，栅极(Gate)接收输入信号。其中输入信号例如前一级移位寄存器单元输出的扫描信号SC(j-1)，晶体管T2及T 3用以响应于高电平的扫描信号SC(j-1)导通，以分别使控制信号Vc2(j)及Vc3(j)等于低电压VSS。

电容C的一端接收时序信号CLKB，另一端耦接至节点P3。电容C用以储存时序信号CLKB相对于节点P3的电压。晶体管T1的漏极接收高电压VDD，源极耦接至节点P2，栅极耦接至节点P3。晶体管T1用以响应于高电平的控制信号Vc3(j)导通，以使控制信号Vc2(j)等于高电压VDD。

驱动电路202包括晶体管T4～T6，其中晶体管T4的漏极与栅极相互耦接以接收输入信号，源极耦接至节点P1，节点P1上的电压被定义为控制信号Vc1(j)。晶体管T4用以响应于高电平的扫描信号SC(j-1)导通，以使控制信号Vc1(j)等于高电平。其中，当j不等于1时，输入信号为扫描信号SC(j-1)；当j等于1时，输入信号为起始信号STV。在接下来的叙述中，以j大于1的情形为例作说明。

晶体管T5及T6的漏极耦接至节点P1，栅极分别接收控制信号Vc2(j)及下一级移位寄存器单元提供的扫描信号SC(j+1)，源极接收低电压VSS。晶体管T5及T6分别用以响应于高电平的控制信号Vc2(j)及SC(j+1)导通，以使控制信号Vc1(j)等于低电压VSS。

电平提升电路206包括晶体管T7，此晶体管T7的漏极接收时序信号CLK，栅极耦接至节点P1，源极耦接至输出端OUT。输出端OUT用以输出扫描信号SC(j)。晶体管T7用以响应于高电平的控制信号Vc1(j)导通，以使扫描信号SC(j)实质上等于时序信号CLK。

电平拉低电路208包括晶体管T8及T9，其中晶体管T8及T9的漏极耦接至节点OUT，栅极分别接收控制信号Vc2(j)及下一级移位寄存器单元提供的扫描信号SC(j+1)，源极接收低电压VSS。晶体管T8及T9分别用以响应于高电平的控制信号Vc2(j)及SC(j+1)导通，以使扫描信号SC(j)等于低电压VSS。

图5A～5C绘示乃图4的移位寄存器单元S(j)的相关信号时序图。于时间周期TP1中，扫描信号SC(j-1)与时序信号CLKB等于高电压VDD，时序信号CLK及扫描信号SC(j+1)等于低电压VSS。此时晶体管T5、T6及T9为关闭，晶体管T4导通并使晶体管T7导通，使扫描信号SC(j)等于时序信号CLK，即是等于低电压VSS。晶体管T4并使控制信号Vc1(j)的电平满足：Vc1(j)＝VDD-Vth。晶体管T2及T3为导通，以分别使控制信号Vc2(j)及Vc3(j)等于低电压VSS，以关闭晶体管T8。其中Vth为晶体管T4的临界电压。此时电容C两端的跨压实质上等于高电压VDD。

于时间周期TP2中，时序信号CLK由低电压VSS提升等于高电压VDD，此巨幅的电压变化将使电压信号Vc1(j)因推升效应(Boot-Strapping)而进一步提升一个差值电压ΔV，使电压信号Vc1(j)满足：Vc1(j)＝VDD-Vth+ΔV。

在本实施结构中，差值电压ΔV满足： $\mathrm{\ΔV}=\frac{C_{\mathrm{gs}}}{C_{p1}+C_{\mathrm{gs}}}(\mathrm{VDD}-\mathrm{VSS})$

其中Cgs为晶体管T7的内部寄生电容，而C_P1为节点P1看到的等效电容。此时控制信号Vc2(j)、Vc3(j)及扫描信号SC(j+1)均等于低电压VSS，以关闭晶体管T5、T6、T8及T9。此时扫描信号SC(j)快速充电至高电压VDD，电容C两端的跨压实质上等于零。

于时间周期TP 3中，扫描信号SC(j+1)与时序信号CLKB接近高电压VDD，扫描信号SC(j-1)及时序信号CLK等于低电压VSS，此时晶体管T2～T4及T7为关闭。而时序信号CLKB的上升缘将使电容C充电，并使控制信号Vc3(j)的电平实质上接近时序信号CLKB的电平，亦即是高电压VDD，使晶体管T5及T8导通。而晶体管T6及T9亦为导通，此时，晶体管T5及T6快速地将控制信号Vc1(j)放电至低电压VSS，晶体管T8及T9快速地将扫描信号SC(j)放电至低电压VSS。

请参照图5B，其绘示乃图4中控制信号Vc2(j)与Vc3(j)的信号仿真图。在图4中，晶体管T1～T3的长宽比(W/L Ratio)例如等于50/5，而电容C例如等于0.5微微法拉(Pico Farad)。由以上的叙述可知，本实施方式的移位寄存器单元S(j)可经由电平控制电路204来于时序周期TP3中产生高电平的控制信号Vc2(j)导通晶体管T8使扫描信号SC(j)等于低电压VSS，达到移位寄存器单元S(j)的操作。亦即，于时序周期TP3时，本实施方式的电平控制电路204经由电容C的充放电操作与时序信号CLKB的互动以提供与控制信号Vc1(j)实质上反向的控制信号Vc2(j)。

由前述操作可知，本实施例的移位寄存器单元S(j)可以扫描信号SC(j-1)(或是起始信号STV)来控制电平控制电路204的操作。如此，相较于传统移位寄存器单元，本实施例的移位寄存器单元S(j)可有效地降低控制信号Vc1(j)驱动的电路负载，以避免控制信号Vc1(j)的电平因电路负载较高而过低(例如低于电压电平：VDD-Vth)，并避免扫描信号SC(j)的电平过低(例如低于电压电平VDD)。

另外，移位寄存器单元S(j)中的电平控制电路204经由电容C的充放电操作与时序信号CLKB的互动来响应于扫描信号SC(j-1)提供与其互为实质上反向的控制信号Vc2(j)。在电平控制电路204中，晶体管T1～T3具有实质上相同的长宽比。如此，相较于传统移位寄存器单元，本实施例的电平控制电路204可避免在传统移位寄存器单元SR(n)中因晶体管TB与TC尺寸不匹配，导致晶体管TC承受过高的电流而坏损的问题。

在本实施例中虽仅以移位寄存器单元S(1)～S(n)中的第j级移位寄存器单元S(j)的操作为例作说明，然，移位寄存器24中其它级移位寄存器单元的结构与操作可根据移位寄存器单元S(j)的相关叙述类推得到。

在本实施例中，虽仅以移位寄存器单元S(j)的晶体管T6及T9回应于下一级移位寄存器单元S(j+1)提供的扫描信号SC(j+1)来拉低控制信号Vc1(j)及扫描信号SC(j)的情形为例作说明，然，晶体管T6及T9并不局限于回应于下一级移位寄存器单元S(j+1)提供的扫描信号来进行操作。举例来说，移位寄存器单元S(j)更可回应于第j+2级移位寄存器单元S(j+2)中的控制信号Vc1(j+2)来进行拉低控制信号Vc1(j)及扫描信号SC(j)的操作。换言之，请参照图6，移位寄存器24’中各级移位寄存器单元S’(1)～S’(n-2)的控制端RT亦可分别响应于移位寄存器单元S’(3)～S’(n)的控制信号Vc1(3)～Vc1(n)来进行操作。

请参照图7，其绘示乃图6中移位寄存器单元S’(j)的详细电路图。更详细地说，晶体管T6及T9的栅极接收的信号为移位寄存器单元S’(j+2)的控制信号Vc1(j+2)，亦即为下二级移位寄存器单元中节点P1点的信号。

在本实施例中，虽仅以移位寄存器单元S(j)具有如图4所绘示的结构的情形为例作说明，然，移位寄存器单元S(j)并不局限于具有图4所绘示的结构，而移位寄存器单元S(j)的电路更可进行其它更动。举例来说，移位寄存器单元S”’(j)亦可省略图4中晶体管T1及T2的设计，而直接以控制信号Vc3(j)来对晶体管T5及晶体管T8进行控制，如图8所示。根据图5B可知，控制信号Vc2(j)及Vc3(j)在时间周期TP3中均由低电压VSS提升至高电压VDD。因此，晶体管T6及T8可在时间周期TP3中响应于高电平的控制信号Vc3(j)来分别拉低控制信号Vc1(j)及扫描信号VC(j)至低电压VSS。

本实施方式中的控制信号Vc2(j)于时序周期TP1～TP3以外的时间周期中，持续维持在一个稍微小于高电压VDD的另一电压(如图5B所示)，例如当VDD＝15v时，Vc2(j)＝13v，此时控制信号Vc2(j)会持续导通晶体管T5及T8来控制扫描信号SC(j)等于低电压VSS，以避免扫描信号SC(j)受到噪声干扰，导致应用本实施方式的移位寄存器24的扫描驱动器的扫描操作发生错误。然而长时间导通将使晶体管T5及T8的临界电压易因应力效应(Stress Effect)而提升而产生误操作(Malfunction)。本实施方式中的晶体管T6及T9可分别于晶体管T5及T8产生误操作时拉低扫描信号SC(j)至低电压VSS，以避免扫描信号SC(j)的电平发生错误。如此，本实施例移位寄存器单元S(j)更具有使用寿命较长的优点。

本实施例的移位寄存器中各级移位寄存器单元分别以各级移位寄存器的输入信号来驱动各级移位寄存器单元中的晶体管。如此，相较于传统移位寄存器单元，本实施例的移位寄存器可有效地降低各级移位寄存器单元中特定控制信号驱动的电路负载、缩短控制信号电平转换所需的时间、避免各对应的扫描信号的电平因此控制信号的电平转换时间过长而发生错误并使得应用本发明提出的移位寄存器的液晶显示器具有较佳的显示画面质量。

另外，本实施例的移位寄存器的电平控制器经由电容的充放电操作与时序信号的互动来响应于控制信号提供与其互为实质上反向的控制信号。相较于传统移位寄存器单元，本实施例的移位寄存器具有电平控制电路中的晶体管尺寸大小为匹配、晶体管不易坏损、移位寄存器单元不易发生误操作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点。

第二实施例

本实施例中的移位寄存器是应用在双边扫描驱动器中。请参照图9，其绘示依照本发明第二实施例的液晶显示器的方块图。本实施例的液晶显示器10′与第一实施例的液晶显示器10不同之处在于第一实施例中的扫描驱动器14被扫描驱动器34取代。扫描驱动器34为双边扫描驱动器，其包括奇数序及偶数序扫描驱动器34a及34b。

奇数序扫描驱动器34a用以经由扫描线33a提供奇数序扫描信号SC(1)、SC(3)、...、SC(n-1)至显示面板16；偶数序扫描驱动器34b用以经由扫描线33b提供偶数序扫描信号SC(2)、SC(4)、...、SC(n)至显示面板16，n例如为偶数。奇数序及偶数序扫描驱动器34a及34b分别包括移位寄存器44a及44b。其中，移位寄存器44a及44b具有实质上相近的结构与操作，接下来，是仅对移位寄存器44a的结构与操作做进一步说明，而移位寄存器44b的结构与操作可根据移位寄存器44a的相关叙述类推得到。

请参照图10，其绘示依照本发明实施例的移位寄存器的方块图。移位寄存器44a包括扫描驱动器34中的奇数序移位寄存器单元SH(1)、SH(3)、SH(5)、...、SH(n-1)，各移位寄存器单元SH(1)～SH(n-1)例如其分别用以输出奇数序扫描信号SC(1)～SC(n-1)。

移位寄存器单元SH(1)～SH(n-1)中的移位寄存器单元SH(1)、SH(5)、SH(9)、...、SH(n-3)的时序端C1接收时序信号CLK1，其中的移位寄存器单元SH(3)、SH(7)、SH(11)、...、SH(n-1)的时序端C1接收时序信号CLK3。移位寄存器单元SH(1)～SH(n-3)的控制端RT分别接收移位寄存器单元SH(3)～SH(n-1)的节点NT1的电压信号以做为控制信号Vc1(1)～Vc1(n-1)。移位寄存器单元SH(1)～SH(n-1)例如具有相近的结构与操作，接下来以移位寄存器单元SH(1)～SH(n-1)中的第i级移位寄存器单元SH(i)为例来对移位寄存器单元SH(1)～SH(n-1)的操作作说明。其中，i为小于或等于n-1的奇数。

请参照图11及图12，图11绘示乃图9中第i级移位寄存器单元SH(i)的详细电路图，图12绘示乃图10的相关信号时序图。本实施例的移位寄存器单元SH(i)与第一实施例的移位寄存器单元S(j)不同之处在于其的输入端IN接收的输入信号为扫描信号SC(i-2)，控制端RT用以接收控制信号Vc1(i+2)。

移位寄存器单元SH(i)与第一实施例的移位寄存器单元S(j)不同之处在于时序信号CLK1及CLK3处于高电平的时间实质上等于移位寄存器单元S(j)所接收的时序信号CLK及CLKB处于高电平的时间的两倍。如此，移位寄存器单元SH(i)对应地在时间长度实质上提升为两倍的时间周期TP1’及TP2’中，分别执行移位寄存器单元S(j)在时间周期TP1及TP2中执行的操作。在时间周期TP3’中，移位寄存器单元SH(i)响应于控制信号Vc1(i+2)的高电平来执行与移位寄存器单元S(j)在时间周期TP3中执行的操作。

根据图11、图12及第二实施例中移位寄存器单元SH(i)的操作叙述可知，本实施例的扫描信号SC(i)处于高电平的时间实质上提升为第一实施例中对应的扫描信号SC(j)处于高电平的时间的两倍，且扫描信号SC(i)处于高电平的时间分别与扫描信号SC(i+1)及SC(i-1)处于高电平的时间是彼此部分重迭。举例来说，扫描信号SC(i)与扫描信号SC(i+1)在时间周期TP2’的后半段期间Tx2均为导通，扫描信号SC(i)与扫描信号SC(i-1)在时间周期TP2’的前半段期间Tx1均为导通。如此，可知本实施例的液晶显示器10’实质上为一个具有液晶电容预先充电(Pre-charge)功能的液晶显示器。

举例来说，在时间周期TP2’中，显示面板16中第i列像素a(i)及第i-1列像素a(i-1)分别响应于扫描信号SC(i)及SC(i-1)而导通，此时数据驱动器12输出的m笔第一数据为欲写入第i-1列像素a(i-1)的m个像素的数据。对于第i列像素a(i)而言，此m笔第一数据为预先充电数据，用以对第i列像素a(i)的m个像素的像素电容进行预先充电。

在期间Tx2中，显示面板16中第i+1像素a(i+1)及第i列像素a(i)分别响应于扫描信号SC(i+1)及SC(i)而导通，此时数据驱动器12输出的m笔第二数据为欲写入第i列像素a(i)的m个像素的数据。此时，第i列像素a(i)中的m个像素是分别储存m笔第二数据，并显示对应的图像画面。对于第i+1列像素a(i+1)而言，此m笔第二数据为预先充电数据，用以对第i+1列像素a(i+1)的m个像素的像素电容进行预先充电。

如上述的操作，本实施例的各列像素中的m个像素可分别根据欲写入前一列像素的m个像素的m笔数据进行像素电容的预先充电操作。

在本实施例中虽仅以移位寄存器单元SH(1)～SH(n-1)中的第i级移位寄存器单元SH(i)的操作为例作说明，然，移位寄存器44a中其它级移位寄存器单元的结构与操作可根据移位寄存器单元SH(i)的相关叙述类推得到。而移位寄存器44b中各级移位寄存器单元的操作可根据移位寄存器44a中移位寄存器SH(i)的操作类推得到。

在本实施例中，虽仅以移位寄存器单元SH(i)的晶体管T6’及T9’响应于控制信号Vc1(i+2)来拉低控制信号Vc1(i)及扫描信号SC(I)的情形为例作说明，然，晶体管T6’及T9’并不局限于响应于控制信号Vc1(i+2)来进行操作。

在本实施例中，虽仅以移位寄存器单元SH(i)中包括晶体管T1’及T2′的情形为例作说明，然，移位寄存器单元SH(i)的电路并不局限于此。举例来说，移位寄存器单元SH(i)亦可进行如图8的变动来省略晶体管T1’及T2’的设置，而直接以控制信号Vc3(i)来控制晶体管T5’及T6’的操作。

与第一实施例中的移位寄存器相近地，本实施例的移位寄存器可有效地降低各级移位寄存器单元中特定控制信号驱动的电路负载、缩短控制信号电平转换所需的时间、避免各对应的扫描信号的电平因此控制信号的电平转换时间过长而发生错误并使得应用本发明提出的移位寄存器的液晶显示器具有较佳的显示画面质量。另外，本实施例的移位寄存器亦具有电平控制电路中的晶体管尺寸大小为匹配、晶体管不易坏损、移位寄存器单元不易发生误操作及使应用其的液晶显示器使用寿命较长及显示画面质量较佳的优点。

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (21)

1.一种移位寄存器，应用于单边扫描驱动器中，该移位寄存器包括多级移位寄存器单元，该些移位寄存器单元的第n级移位寄存器单元用以经由输出端产生一个扫描信号，n为自然数，该第n级移位寄存器单元包括：

电平提升电路，响应于第一控制信号的致能电平控制该扫描信号等于第一时序信号；

电平拉低电路，响应于第二控制信号的致能电平控制该扫描信号等于第一电压；

驱动电路，响应于输入信号的致能电平控制该第一控制信号为致能电平，响应于该第二控制信号的致能电平控制该第一控制信号为非致能电平；以及

电平控制电路，响应于该输入信号的致能电平控制该第二控制信号为非致能电平，响应于该输入信号的非致能电平控制该第二控制信号为致能电平。

2.根据权利要求1所述的移位寄存器，其中该电平控制电路包括：

节点，该节点上的电压为该第二控制信号；

电荷储存电路，一端接收第二时序信号，另一端耦接至该节点，该电荷储存电路用以储存该第二时序信号相对于节点的电压；及

第一晶体管，栅极接收该输入信号，第一源极/漏极耦接至该节点，第二源极/漏极接收该第一电压，该第一晶体管响应于该输入信号的致能电平提供该第一电压至该节点以非致能该第二控制信号。

3.根据权利要求1所述的移位寄存器，其中该电平控制电路包括：

第一节点及第二节点，该第一及该第二节点上的电压分别为第三控制信号及该第二控制信号；

电荷储存电路，一端接收第二时序信号，另一端耦接至该第一节点，该电荷储存电路用以储存该第二时序信号相对于第一节点的电压；

第一晶体管，栅极接收该输入信号，第一源极/漏极耦接至该第一节点，第二源极/漏极接收该第一电压，该第一晶体管响应于该输入信号的致能电平提供该第一电压至该第一节点以非致能该第三控制信号；

第二晶体管，栅极接收该输入信号，第一源极/漏极耦接至该第二节点，第二源极/漏极接收该第一电压，该第二晶体管响应于该输入信号的致能电平提供该第一电压至该第二节点以非致能该第二控制信号；以及

第三晶体管，栅极耦接至该第一节点，第一源极/漏极接收第二电压，第二源极/漏极耦接至该第二节点，该第三晶体管用以响应于该第三控制信号以提供该第二电压至该第二节点，进而致能该第二控制信号。

4.根据权利要求1所述的移位寄存器，其中该电平拉低电路还包括：

第四晶体管，栅极接收第n+1级移位寄存器单元所输出的扫描信号，第一源极/漏极耦接至该输出端，第二源极/漏极接收该第一电压，该第四晶体管用以回应于第n+1级移位寄存器单元所输出的扫描信号的致能电平，控制该扫描信号等于该第一电压。

5.根据权利要求1所述的移位寄存器，其中该电平拉低电路还包括：

第四晶体管，栅极接收第n+2级移位寄存器单元中的第一控制信号，第一源极/漏极耦接至该输出端，第二源极/漏极接收该第一电压，该第四晶体管用以回应于第n+2级移位寄存器单元中的第一控制信号的致能电平，控制该扫描信号等于该第一电压。

6.根据权利要求1所述的移位寄存器，其中该驱动电路还包括：

第三节点，该第三节点上的电压等于该第一控制信号；及

第五晶体管，栅极接收第n+1级移位寄存器单元所输出的扫描信号，第一源极/漏极耦接至该第三节点，第二源极/漏极接收该第一电压，该第五晶体管用以回应于第n+1级移位寄存器单元所输出的扫描信号的致能电平，控制该第一控制信号等于该第一电压。

7.根据权利要求1所述的移位寄存器，其中该驱动电路还包括：

第三节点，该第三节点上的电压等于该第一控制信号；及

第五晶体管，栅极接收第n+2级移位寄存器单元中的第一控制信号，第一源极/漏极耦接至该第三节点，第二源极/漏极接收该第一电压，该第五晶体管用以回应于第n+2级移位寄存器单元中的第一控制信号的致能电平，控制该第一控制信号等于该第一电压。

8.根据权利要求1所述的移位寄存器，其中该驱动电路包括：

第三节点，该第三节点上的电压等于该第一控制信号；

第六晶体管，栅极与第一源极/漏极接收该输入信号，第二源极/漏极耦接至该第三节点；及

第七晶体管，栅极接收该第二控制信号，第一源极/漏极接收耦接至该第三节点，第二源极/漏极接收该第一电压。

9.根据权利要求1所述的移位寄存器，其中该电平提升电路包括：

第八晶体管，栅极接收该第一控制信号，第一源极/漏极接收该第一时序信号，第二源极/漏极耦接至该输出端。

10.根据权利要求1所述的移位寄存器，其中该电平拉低电路包括：

第九晶体管，栅极接收该第二控制信号，第一源极/漏极耦接至该输出端，第二源极/漏极接收该第一电压。

11.根据权利要求1所述的移位寄存器，其中该输入信号为该第n-1级移位寄存器单元输出的扫描信号。

12.一种移位寄存器，应用于显示面板的双边扫描驱动器中，该移位寄存器包括多个奇数级移位寄存器单元与多个偶数级移位寄存器单元，且该些奇数级与偶数级移位寄存器单元分别位于该显示面板的两对侧，该些移位寄存器单元中一第n级移位寄存器单元用以经由输出端产生一个扫描信号，n为自然数，该第n级移位寄存器单元包括：

电平提升电路，响应于第一控制信号的致能电平控制该扫描信号等于第一时序信号；

电平拉低电路，响应于第二控制信号的致能电平控制该扫描信号等于第一电压；

驱动电路，响应于输入信号的致能电平控制该第一控制信号为致能电平，响应于该第二控制信号的致能电平控制该第一控制信号为非致能电平；以及

电平控制电路，响应于该输入信号的致能电平控制该第二控制信号为非致能电平，响应于该输入信号的非致能电平控制该第二控制信号为致能电平。

13.根据权利要求12所述的移位寄存器，其中该电平控制电路包括：

节点，该节点上的电压为该第二控制信号；

电荷储存电路，一端接收第二时序信号，另一端耦接至该节点，该电荷储存电路用以储存该第二时序信号相对于节点的电压；及

第一晶体管，栅极接收该输入信号，第一源极/漏极耦接至该节点，第二源极/漏极接收该第一电压，该第一晶体管响应于该输入信号的致能电平提供该第一电压至该节点以非致能该第二控制信号。

14.根据权利要求12所述的移位寄存器，其中该电平控制电路包括：

第一节点及第二节点，该第一及该第二节点上的电压分别为第三控制信号及该第二控制信号；

电荷储存电路，一端接收第二时序信号，另一端耦接至该第一节点，该电荷储存电路用以储存该第二时序信号相对于第一节点的电压；

第一晶体管，栅极接收该输入信号，第一源极/漏极耦接至该第一节点，第二源极/漏极接收该第一电压，该第一晶体管响应于该输入信号的致能电平提供该第一电压至该第一节点以非致能该第三控制信号；

第二晶体管，栅极接收该输入信号，第一源极/漏极耦接至该第二节点，第二源极/漏极接收该第一电压，该第二晶体管响应于该输入信号的致能电平提供该第一电压至该第二节点以非致能第二控制信号；以及

第三晶体管，栅极耦接至该第一节点，第一源极/漏极接收第二电压，第二源极/漏极耦接至该第二节点，该第三晶体管用以响应于该第三控制信号以提供该第二电压至该第二节点，进而致能该第二控制信号。

15.根据权利要求12所述的移位寄存器，其中该电平拉低电路还包括：

第四晶体管，栅极接收第n+2级移位寄存器单元的第一控制信号，第一源极/漏极耦接至该输出端，第二源极/漏极接收该第一电压，该第四晶体管用以回应于第n+2级移位寄存器单元中第一控制信号的致能电平，控制该扫描信号等于该第一电压。

16.根据权利要求12所述的移位寄存器，其中该驱动电路还包括：

第三节点，该第三节点上的电压等于该第一控制信号；及

第五晶体管，栅极接收第n+2级移位寄存器单元中的第一控制信号，第一源极/漏极耦接至该第三节点，第二源极/漏极接收该第一电压，该第五晶体管用以回应于各第n+2级移位寄存器单元中第一控制信号的致能电平，控制该第一控制信号等于该第一电压。

17.根据权利要求12所述的移位寄存器，其中该双边扫描驱动器提供的扫描信号为预充电扫描信号。

18.根据权利要求12所述的移位寄存器，其中该驱动电路包括：

第三节点，该第三节点上的电压等于该第一控制信号；

第六晶体管，栅极与第一源极/漏极接收该输入信号，第二源极/漏极耦接至该第三节点；及

第七晶体管，栅极接收该第二控制信号，第一源极/漏极接收耦接至该第三节点，第二源极/漏极接收该第一电压。

19.根据权利要求12所述的移位寄存器，其中该电平提升电路包括：

第八晶体管，栅极接收该第一控制信号，第一源极/漏极接收该第一时序信号，第二源极/漏极耦接至该输出端。

20.根据权利要求12所述的移位寄存器，其中该电平拉低电路包括：

第九晶体管，栅极接收该第二控制信号，第一源极/漏极耦接至该输出端，第二源极/漏极接收该第一电压。

21.根据权利要求12所述的移位寄存器，其中该输入信号为该第n-2级移位寄存器单元输出的扫描信号。

Images