CN111681700B - 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法 - Google Patents

Abstract

本发明公开了一种移位寄存器、栅极驱动电路、显示面板以及驱动方法。该移位寄存器包括第一输出模块、第二输出模块、第一节点、第二节点、第一电源信号端、第一时钟信号端以及扫描输出端。第一输出模块以及第二输出模块均与扫描输出端电连接；第一输出模块还与第一电源信号端以及第一节点电连接；第一节点控制第一输出模块的导通状态；第一输出模块导通期间，第一电源信号端输入的信号输出至扫描输出端；第二输出模块还与第一时钟信号端以及第二节点电连接；第二节点控制第二输出模块的导通状态；第二输出模块导通期间，第一时钟信号端输入的信号输出至扫描输出端；其中，第一输出模块和/或第二输出模块无电容，本发明可降低显示面板的功耗。

Description

一种移位寄存器、栅极驱动电路、显示面板以及驱动方法

技术领域

本发明实施例涉及显示技术，尤其涉及一种移位寄存器、栅极驱动电路、显示面板以及驱动方法。

背景技术

随着显示技术的不断发展，显示面板的应用也越来越广泛，例如，显示面板应用于手机、电脑、平板电脑、电子书和信息查询机等产品，此外还可以应用于仪表类显示器(例如车载显示器)和智能家居的控制面板等。

现有的显示面板通过扫描电路依次扫描各行像素导通，从而显示画面。扫描电路包括多个级联的移位寄存器，移位寄存器通过多个薄膜晶体管以及电容的电路结构实现逐行扫描的功能，在扫描驱动过程中，电容用于稳定电路中的节点电位，但是在节点的电位发生高低电平转换时，电容中会进行充放电，进而引起显示面板中功耗的增加。

发明内容

本发明提供一种移位寄存器、栅极驱动电路、显示面板以及驱动方法，以降低显示面板的功耗。

第一方面，本发明实施例提供了一种移位寄存器，包括：

第一输出模块、第二输出模块、第一节点、第二节点、第一电源信号端、第一时钟信号端以及扫描输出端；

所述第一输出模块以及所述第二输出模块均与所述扫描输出端电连接；所述第一输出模块还与所述第一电源信号端以及所述第一节点电连接；所述第一节点控制所述第一输出模块的导通状态；所述第一输出模块导通期间，所述第一电源信号端输入的信号输出至所述扫描输出端；

所述第二输出模块还与所述第一时钟信号端以及所述第二节点电连接；所述第二节点控制所述第二输出模块的导通状态；所述第二输出模块导通期间，所述第一时钟信号端输入的信号输出至所述扫描输出端；

其中，所述第一输出模块和/或所述第二输出模块无电容。

第二方面，本发明实施例还提供了一种栅极驱动电路，包括级联的如第一方面所述的移位寄存器；每个所述移位寄存器还包括第一移位输入端；

第一级的所述移位寄存器的所述第一移位输入端与所述栅极驱动电路的起始信号输入端电连接，第i级的所述移位寄存器的所述扫描输出端与第i+1级的所述移位寄存器的第一移位输入端电连接；i为正整数。

第三方面，本发明实施例还提供了一种显示面板，包括显示区和至少部分围绕所述显示区的非显示区，所述非显示区中设置有栅极驱动电路，所述栅极驱动电路为第二方面所述的栅极驱动电路。

第四方面，本发明实施例还提供了一种显示面板的驱动方法，该显示面板的驱动方法适用于本发明任意实施例所提供的显示面板，所述方法包括：

控制所述第二节点的电位，以使所述第二输出模块导通，通过所述第一时钟信号端输入信号，并输出至所述扫描输出端；

控制所述第一节点的电位，以使所述第一输出模块导通，通过所述第一电源信号端输入信号，并输出至所述扫描输出端。

本发明实施例通过提供一种移位寄存器，该移位寄存器包括第一输出模块、第二输出模块、第一节点、第二节点、第一电源信号端、第一时钟信号端以及扫描输出端；第一输出模块导通期间，第一电源信号端输入的信号输出至扫描输出端；第二输出模块导通期间，第一时钟信号端输入的信号输出至扫描输出端。相比与现有技术，本发明实施例中的第一输出模块和/或第二输出模块无电容，通过第一输出模块和/或第二输出模块中自身的器件电容替代现有技术中额外设置的电容元件，可以降低由于电容元件的充放电引起的显示面板功耗，优化了移位寄存器的电路布局架构。

附图说明

图1为现有的一种移位寄存器中的电容引起的电流消耗示意图；

图2为本发明实施例提供的一种移位寄存器的结构示意图；

图3为本发明实施例提供的又一种移位寄存器的结构示意图；

图4为本发明实施例提供的又一种移位寄存器的结构示意图；

图5为本发明实施例提供的一种移位寄存器的时序示意图；

图6为本发明实施例提供的又一种移位寄存器的结构示意图；

图7为本发明实施例提供的又一种移位寄存器的结构示意图；

图8为本发明实施例提供的又一种移位寄存器的结构示意图；

图9为本发明实施例提供的一种移位寄存器的时序示意图；

图10为本发明实施例提供的一种栅极驱动电路的结构示意图；

图11为本发明实施例提供的一种显示面板的结构示意图；

图12为显示面板的局部版图示意图；

图13为本发明实施例提供的移位寄存器与现有移位寄存器的输出性能比较示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有的一种移位寄存器中的电容引起的电流消耗示意图。参见图1，在移位寄存器中的电路节点电位发生变化时，会对电容中的电荷产生冲刷，电容中会产生充电或者放电，进而会增大显示面板的功耗。

有鉴于此，本发明实施例提供了一种扫描电路。图2为本发明实施例提供的一种移位寄存器的结构示意图。参见图2，该移位寄存器包括第一输出模块11、第二输出模块12、第一节点N1、第二节点N2、第一电源信号端V1、第一时钟信号端RSTA以及扫描输出端Gout。

其中，第一输出模块11以及第二输出模块12均与扫描输出端Gout电连接；第一输出模块11还与第一电源信号端V1以及所述第一节点N1电连接。第一节点N1控制第一输出模块11的导通状态，第一输出模块11导通期间，第一电源信号端V1输入的信号输出至扫描输出端Gout。第二输出模块12还与第一时钟信号端RSTA以及第二节点N2电连接；第二节点N2控制第二输出模块12的导通状态；第二输出模块12导通期间，第一时钟信号端RSTA输入的信号输出至扫描输出端Gout。其中，第一输出模块11和/或第二输出模块12无电容。

本发明实施例提供的移位寄存器，通过第一输出模块和第二输出模块交替导通，从而实现对扫描输出端Gout的不同电位的输出。相比于现有的移位寄存器，本发明实施例提供的移位寄存器的第一输出模块和/或第二输出模块中没有电容，因此当第一节点N1和/或第二节点N2处的电位变化时，不再引起第一输出模块和/或第二输出模块中电容的充放电，所以可以解决现有技术中第一节点N1和/或第二节点N2处的电位变化导致显示面板的功耗增加的问题。本发明实施例通过第一输出模块和/或第二输出模块中自身元件的器件电容实现对第一节点和/或第二节点的电位保持，因此不会影响移位寄存器的输出性能。此外，由于移位寄存器的第一输出模块和/或第二输出模块中省略设置电容，因此可以简化移位寄存器的电路架构，减小移位寄存器的体积。

图3为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，可选的，第一输出模块11包括第一晶体管T1；第二输出模块12包括第二晶体管T2。第一晶体管T1的栅极与第一节点N1电连接，第一晶体管T1的第一极与第一电源信号端V1电连接,第一晶体管T1的第二极与扫描输出端Gout电连接；第二晶体管T2的栅极与第二节点N2电连接；第二晶体管T2的第一极与第一时钟信号端RSTA电连接；第二晶体管T2的第二极与扫描输出端Gout电连接。

示例性的，若第一晶体管T1以及第二晶体管T2均为N型晶体管。当第一节点N1为低电平，第二节点N2为高电平时，第一晶体管T1关闭，第二晶体管T2导通，第一时钟信号端RSTA输入的信号输出至扫描输出端Gout。当第一节点N1为高电平，第二节点N2为低电平时，第一晶体管T1导通，第二晶体管T2关闭，第一电源信号端V1输入的信号输出至扫描输出端Gout。由于第一输出模块以及第二输出模块中均没有电容，采用第一晶体管T1以及第二晶体管T2的器件电容替代现有技术中的电容的电位保持作用，一方面相对于现有技术降低了功耗，另一方面减少了移位寄存器中的元器件数量，降低了电路占用空间，为后续显示面板中非显示区的窄边框布局提供了便利。

晶体管的沟道宽长比越大，该晶体管的器件电容越大。对于刷新频率越高的显示面板，节点电位保持时间需求越小，因此需求的第一输出模块和/或第二输出模块中的晶体管的器件电容越小，相应的晶体管的沟道宽长比较小。因此可以根据实际产品需求设置第一晶体管和/或第二晶体管的器件尺寸。

为适应面板的驱动能力，目前移位寄存器中的晶体管尺寸一般都较大，因此晶体管的器件电容也较大，因此可替代移位寄存器中原有电容。可选的，第一晶体管和/或第二晶体管的沟道宽长比大于45。现有的移位寄存器的电容设计一般200fF，沟道宽长比大于45的晶体管的器件电容就可以满足现有移位寄存器的电容大小的要求。

在上述各实施例的基础上，可选地，第一晶体管T1和/或第二晶体管T2可以为双栅晶体管。双栅晶体管具有较强的漏电抑制能力。本发明实施例将第一晶体管T1和/或第二晶体管T2设置为双栅晶体管可以降低第一晶体管T1和/或第二晶体管T2的漏电流，维持第一节点N1和/或第二节点N2的电位稳定。

需要说明的是，本发明实施例仅示例性展示几种移位寄存器的详细电路结构，而并非对本发明实施例汇总移位寄存器中内部电路结构的限定。本发明的核心思想是，移位寄存器的第一输出模块和/或第二输出模块中无电容，通过第一输出模块和/或第二输出模块中的器件电容替代现有移位寄存器中的电容，因此满足上述结构要求的移位寄存器均在本发明的保护范围内。

图4为本发明实施例提供的又一种移位寄存器的结构示意图，如图4所示，该移位寄存器还包括：第一节点控制模块13、第二节点控制模块14、节点互控模块15、第一移位输入端INF、第一电平信号端U2D、第二时钟信号端RSTF和第二电源信号端V2。

第一节点控制模块13以及第二节点控制模块14均与第一电平信号端U2D电连接；第一节点控制模块13还与第二时钟信号端RSTF、第二电源信号端V2以及第一节点N1电连接；第一节点控制模块13用于根据第一电平信号端U2D、第二时钟信号端RSTF以及第二电源信号端V2输入的信号控制第一节点N1的电位。第二节点控制模块14还与第一移位输入端INF以及第二节点N2电连接；第二节点控制模块14用于根据第一电平信号端U2D以及第一移位输入端INF输入的信号控制第二节点N2的电位。节点互控模块15与第一节点N1、第二节点N2以及第一电源信号端V1电连接；节点互控模块15用于根据第一节点N1的电位控制第二节点N2的电位，或者根据第二节点N2的电位控制第一节点N1的电位。第一节点N1控制第一输出模块11的导通状态；第一输出模块11导通期间，第一电源信号端V1输入的信号输出至扫描输出端Gout。第二节点N2控制第二输出模块12的导通状态；第二输出模块12导通期间，第一时钟信号端RSTA输入的信号输出至扫描输出端Gout；第二电源信号端V2

图5为本发明实施例提供的一种移位寄存器的时序示意图。第一时钟信号端RSTA输入第一时钟信号，第二时钟信号端RSTF输入第二时钟信号，第一电平信号端U2D输入第一电平信号，第一移位输入端INF输入第一移位信号，扫描输出端Gout输出扫描信号。

为了清楚表示出各信号端以及输入或输出的信号，本发明实施例中，将信号端和该信号端输入或输出的信号使用同一附图标记。例如第一时钟信号端和第一时钟信号均采用RSTA标记。

示例性地，以第一电平信号为高电平；第一电源信号端V1为低电平；第二电源信号V2为高电平为例。该移位寄存器的驱动过程包括以下几个阶段，包括第一阶段T1、第二阶段T2、第三阶段T3和第四阶段T4。

第一阶段T1，第一移位输入端INF输入高电平，第二节点控制模块14将第二节点N2上拉为高电平，节点互控模块15将第一节点N1下拉为低电平，第一输出模块11关闭，第二输出模块12导通，第一时钟信号端RSTA输入的低电平信号输出至扫描输出端Gout，扫描输出端Gout输出的为低电平。

第二阶段T2，第一移位输入端INF输入低电平，由于第一输出模块11以及第二输出模块中电路元件的器件电容的存储作用，第一节点N1以及第二节点N2的电位保持不变，扫描输出端Gout维持上一阶段的低电平。

第三阶段T3，第一移位输入端INF输入低电平，第一时钟信号端RSTA输入高电平；第二时钟信号端RSTF输入低电平，第一节点N1以及第二节点N2的电位保持不变，第二输出模块12导通，第一时钟信号端RSTA输入的高电平信号输出至扫描输出端Gout，扫描输出端Gout输出的为高电平。

第四阶段T4，第一移位输入端INF输入低电平，第一时钟信号端RSTA输入低电平；第二时钟信号端RSTF输入高电平，第一节点控制模块13将第一节点N1上拉为高电平，节点互控模块15将第二节点N2下拉为低电平，第一输出模块11导通，第二输出模块12关闭，第一电源信号端V1输入的低电平输出至扫描输出端Gout，扫描输出端Gout输出的为低电平。

需要说明的是，在上述实施例中，示例性地示出了第一电平信号为高电平；第一电源信号为低电平；第二电源信号为高电平，第一时钟信号、第二时钟信号为高电平有效，并非对本发明的限定。在其他实施例中，还可以设置第一电平信号为低电位，第一电源信号为高电位，第二电源信号为低电平，第一时钟信号、第二时钟信号为低电平有效。在实际应用中可以根据需要进行设定。

图6为本发明实施例提供的又一种移位寄存器的结构示意图，如图6所示，可选的，第一节点控制模块13包括第三晶体管T3以及第四晶体管T4；第三晶体管T3的栅极与第四晶体管T4的第二级电连接；第三晶体管T3的第一极与第二电源信号端V2电连接；第三晶体管T3的第二极与第一节点N1电连接；第四晶体管T4的第一极与第二时钟信号端RSTF电连接；第四晶体管T4的栅极与第一电平信号端U2D电连接。

第二节点控制模块14包括第五晶体管T5；第五晶体管T5的栅极与第一移位输入端INF电连接；第五晶体管T5的第一极与第一电平信号端U2D电连接；第五晶体管T5的第二极与第二节点N2电连接。

节点互控模块15包括第六晶体管T6和第七晶体管T7；第六晶体管T6的栅极与第一节点N1电连接；第六晶体管T6的第一极与第一电源信号端V1电连接；第六晶体管T6的第二极与第二节点N2电连接；第七晶体管T7的栅极与第二节点N2电连接；第七晶体管T7的第一极与第一电源信号端V1电连接；第七晶体管T7的第二极与第一节点N1电连接。

需要说明的是，将该移位寄存器应用于显示面板时，可以将移位寄存器中的晶体管，与显示面板上的晶体管在同一工艺流程中制作而成，从而节约工艺流程，降低成本。

图7为本发明实施例提供的又一种移位寄存器的结构示意图，如图7所示，可选的，在图4基础上，移位寄存器还包括第二移位输入端INB、第二电平信号端D2U以及第三时钟信号端RSTB。第二节点控制模块14以及第一节点控制模块13均与第二电平信号端D2U电连接；第二节点控制模块14还与第二移位输入端INB电连接；第三时钟信号端RSTB与第一节点控制模块13电连接；第一节点控制模块13用于根据第一电平信号端U2D、第二电平信号端D2U、第二时钟信号端RSTF、第三时钟信号端RSTB以及第二电源信号端V2输入的信号控制第一节点N1的电位；第二节点控制模块14用于根据第一电平信号端U2D、第二电平信号端D2U、第一移位输入端INF以及第二移位输入端INB输入的信号控制第二节点N2的电位。

本发明实施例提供的移位寄存器还包括第二移位输入端INB、第二电平信号端D2U以及第三时钟信号端RSTB，不仅可以实现如图4所示的正向扫描，还可以通过第二移位输入端INB、第二电平信号端D2U以及第三时钟信号端RSTB输入信号的控制，实现反向扫描。即，本发明实施例可以实现对第一移位输入端INF输入的脉冲信号的移位功能，即正向扫描，还可以将第二移位输入端INB输入的脉冲信号进行移位输出，即反向扫描，本领域技术人员可以理解，反向扫描的驱动过程与正向扫描类似，不再赘述。

图8为本发明实施例提供的又一种移位寄存器的结构示意图，如图8所示，在上述实施例的基础上，可选的，第一节点控制模块13包括：第三晶体管T3、第四晶体管T4以及第八晶体管T8；第四晶体管T4的第二级以及第八晶体管T8的第二级均与第三晶体管T3的栅极电连接；第三晶体管T3的第一极与第二电源信号端V2电连接；第三晶体管T3的第二极与第一节点N1电连接；第四晶体管T4的第一极与第二时钟信号端RSTF电连接；第四晶体管T4的栅极与第一电平信号端U2D电连接；第八晶体管T8的栅极与第二电平信号端D2U电连接；第八晶体管T8的第一极与第三时钟信号端RSTB电连接；

第二节点控制模块14包括第五晶体管T5以及第九晶体管T9；第五晶体管T5的栅极与第一移位输入端INF电连接；第五晶体管T5的第一极与第一电平信号端U2D电连接；第五晶体管T5的第二极与第二节点N2电连接；第九晶体管T9的栅极与第二移位输入端INB电连接；第九晶体管T9的第一极与第二电平信号端D2U电连接；第九晶体管T9的第二极与第二节点N2电连接。

节点互控模块15包括第六晶体管T6和第七晶体管T7；第六晶体管T6的栅极与第一节点N1电连接；第六晶体管T6的第一极与第一电源信号端V1电连接；第六晶体管T6的第二极与第二节点N2电连接；第七晶体管T7的栅极与第二节点N2电连接；第七晶体管T7的第一极与第一电源信号端V1电连接；第七晶体管T7的第二极与第一节点N1电连接。

图9为本发明实施例提供的一种移位寄存器的时序示意图。示例性地，以图8中的移位寄存器的各晶体管为N型晶体管，第一电平信号端U2D输入高电平；第二电平信号端D2U输入低电平；第一电源信号端V1输入低电平；第二电源信号端V2输入高电平，并以正向扫描为例，该移位寄存器的驱动过程包括第一阶段T1、第二阶段T2、第三阶段T3和第四阶段T4。

第一阶段T1，第一移位输入端INF输入高电平，第一时钟信号端RSTA输入低电平；第二时钟信号端RSTF输入低电平，第三时钟信号端RSTB输入低电平，第二移位输入端INB输入低电平，第二节点控制模块14中的第五晶体管T5导通，第一电平信号端U2D将第一电平信号写入第二节点N2，第二节点N2的电位被拉高，节点互控模块15中的第七晶体管T7导通，第一电源信号端V1通过第七晶体管T7将第一电源信号写入第一节点N1，第一节点N1的电位被拉低。第一输出模块11中的第一晶体管T1关闭，第二输出模块12中的第二晶体管T2导通，第一时钟信号端RSTA此时输入为低电平，因此第一时钟信号端RSTA输入的低电平通过第二晶体管T2输出至扫描输出端Gout，扫描输出端Gout输出的为低电平。

第二阶段T2，第一移位输入端INF输入低电平，第一时钟信号端RSTA输入低电平；第二时钟信号端RSTF输入低电平，第三时钟信号端RSTB输入高电平，第二移位输入端INB输入低电平，由于第一输出模块11中的第一晶体管T1以及第二输出模块12中的第二晶体管T2的器件电容的存储作用，第一节点N1以及第二节点N2的电位保持不变，第一节点N1仍保持低电平，第二节点N2仍保持高电平，扫描输出端Gout维持上一阶段的低电平。

第三阶段T3，第一移位输入端INF输入低电平，第一时钟信号端RSTA输入高电平；第二时钟信号端RSTF输入低电平，第三时钟信号端RSTB输入低电平，第二移位输入端INB输入低电平，第一节点N1以及第二节点N2的电位仍然保持不变，第一输出模块11的第一晶体管T1关闭，第二输出模块12的第二晶体管T2导通，第一时钟信号端RSTA输入的高电平信号输出至扫描输出端Gout，扫描输出端Gout输出的为高电平。

第四阶段T4，第一移位输入端INF输入低电平，第一时钟信号端RSTA输入低电平；第二时钟信号端RSTF输入高电平，第三时钟信号端RSTB输入低电平，第二移位输入端INB输入低电平，第一节点控制模块13中的第四晶体管T4、第三晶体管T3导通，第二电源信号端V2将第二电源信号输入将第一节点N1，将第一节点N1上拉为高电平，节点互控模块15中的第七晶体管T7导通，将第二节点N2下拉为低电平，第一输出模块11中的第一晶体管T1导通，第二输出模块12中的第二晶体管T2关闭，第一电源信号端V1输入的第一电源信号输出至扫描输出端Gout，扫描输出端Gout输出的为低电平。

可选的，本发明实施例提供的移位寄存器还包括第十晶体管，以图8所示电路结构为例，第十晶体管T10的栅极与第二电源信号端V2电连接；第十晶体管T10的第一极与第二节点N2电连接；第十晶体管T10的第二极与第二输出模块12电连接。

本发明实施例设置第十晶体管T10可以减小第二节点N2向第二输出模块12漏流。另外，第十晶体管T10还可以阻隔由第二输出模块12中的电流倒灌至第一节点控制模块13、第二节点控制模块14以及节点互控模块15中，防止第一节点控制模块13、第二节点控制模块14以及节点互控模块15中的元器件损伤。

可选的，第五晶体管T5的沟道宽长比与节点互控模块15中任一晶体管的沟通宽长比的比值大于等于2。

由于第五晶体管T5导通后，再通过控制第七晶体管T7、第六晶体管T6的开关状态进而控制第一节点N1以及第二节点N2的电位，因此需要第五晶体管T5具有较大的驱动能力，以使第一节点N1以及第二节点N2的电位得到快速的控制响应，本发明实施例据此设置第五晶体管T5的沟道宽长比与节点互控模块15中任一晶体管的沟通宽长比的比值大于等于2，从而提高第五晶体管T5的驱动能力。

可选的，类似于上述第五晶体管T5的驱动原理，本发明实施例还可以设置第九晶体管T9的沟道宽长比与节点互控模块15中任一晶体管的沟通宽长比的比值大于等于2，以在反向扫描过程中，提高第一节点N1以及第二节点N2的电位控制响应速度。

需要说明的是，在上述各实施例中以各晶体管均为N型晶体管进行说明，并非对本发明的限定。在其他实施例中，还可以将各晶体管设置为P型晶体管，或部分晶体管采用N型晶体管，部分晶体管采用P型晶体管，在实际应用中可以根据需要进行设定。

本发明实施例还提供一种栅极驱动电路，该栅极驱动电路包括级联的如上述任一实施例所述的移位寄存器；每个移位寄存器还包括第一移位输入端；

第一级的所述移位寄存器的第一移位输入端与栅极驱动电路的起始信号输入端电连接，第i级的移位寄存器的扫描输出端与第i+1级的移位寄存器的第一移位输入端电连接；i为正整数。

本发明实施例提供的栅极驱动电路也具有上述实施方式中的移位寄存器所具有的有益效果，相同之处可参照上文中对移位寄存器的解释说明进行理解，下文中不再赘述。

图10为本发明实施例提供的一种栅极驱动电路的结构示意图。参照图10，栅极驱动电路包括级联设置的移位寄存器，图10中示例性的示出了三级移位寄存器，分别以第一级的移位寄存器ASG1、第二级的移位寄存器ASG2和第三级的移位寄存器ASG3；其中，第一级的移位寄存器ASG1的第一移位输入端INF与栅极驱动电路的起始信号输入端STV电连接，第i级的移位寄存器的扫描输出端Gout i与第i+1级的移位寄存器的第一移位输入端INF电连接；i为正整数。

其中，各级移位寄存器的内部工作过程可参照上文理解，此处不赘述。在此基础上，第一级的移位寄存器ASG1由起始信号输入端STV输入的信号触发，开始工作；当第i级的移位寄存器的扫描输出端Gout i输出扫描信号(例如有效脉冲为高电平)时，第i+1级移位寄存器的第一移位输入端INF输入高电平被触发，开始工作。

在上述实施例的基础上，可选的，移位寄存器还包括第二移位输入端INB；第i+1级的移位寄存器的扫描输出端Gout i+1与第i级的移位寄存器的第二移位输入端INB电连接，以使移位寄存器既可以正向扫描，还可以反向扫描。其中i为正整数。

可选的，参见图10，在应用于显示面板时，显示面板上设置有4个时钟信号线，分别为CK1、CK2、CK3、CK4，还设置有第一电源信号线V1、第二电源信号线V1、第一电平信号线U2D以及第二电平信号线D2U。以栅极驱动电路的三个级联的移位寄存器为例，各级的移位寄存器的第一电平信号端U2D均与第一电平信号线U2D电连接(第一电平信号线与第一电平信号端采用同一标记)；第一电平信号线U2D用于向第一电平信号端U2D提供第一电平信号。各级的移位寄存器的第二电平信号端D2U均与第二电平信号线D2U电连接(第二电平信号线与第二电平信号端采用同一标记)；第二电平信号线D2U用于向第二电平信号端D2U提供第二电平信号。各级的移位寄存器的第一电源信号端V1均与第一电源信号线V1电连接(第一电源信号线与第一电源信号端采用同一标记)；各级的移位寄存器的第二电源信号端V2均与第二电源信号线V2电连接(第二电源信号线与第二电源信号端采用同一标记)。第一级移位寄存器的第一时钟信号端RSTA与CK2电连接，第二时钟信号端RSTF与CK3电连接，第三时钟信号端RSTB与CK1电连接。第二级移位寄存器的第一时钟信号端RSTA与CK3电连接，第二时钟信号端RSTF与CK4电连接，第三时钟信号端RSTB与CK2电连接。第三级移位寄存器的第一时钟信号端RSTA与CK4电连接，第二时钟信号端RSTF与CK1电连接，第三时钟信号端RSTB与CK3电连接。相邻级联的两个移位寄存器相同的时钟信号端输入的信号相差一个时钟脉冲。

本发明实施例还提供一种显示面板，图11为本发明实施例提供的一种显示面板的结构示意图，如图11所示，该显示面板包括显示区AA和至少部分围绕显示区AA的非显示区UAA。非显示区UAA中设置有栅极驱动电路20，该栅极驱动电路20为上述任一实施例所述的栅极驱动电路。

栅极驱动电路20例如可以设置在显示区AA相对两侧的非显示区UAA中，也可以仅设置在显示区AA一侧的非显示区UAA中。

在上述实施例的基础上，可选的，非显示区还设置有第一电源信号线、第二电源信号线和多个扫描输出线；各移位寄存器的第一电源信号端与第一电源信号线电连接；各移位寄存器还包括第二电源信号端；各移位寄存器的第二电源信号端与第二电源信号线电连接；各移位寄存器的扫描输出端与多个扫描输出线一一对应电连接。

由于各个移位寄存器中的第一输出模块和/或第二输出模块中不可以不再设置电容，原有移位寄存器中的设置电容的金属膜层可以去除，因此各移位寄存器的扫描输出端与多个扫描输出线可以不必为躲让电容的金属膜层而作绕线处理，本发明实施例中中的多个扫描输出线可以直接延伸与显示区的各个扫描线电连接。第一电源信号线以及第二电源信号线一般与各晶体管源漏极同层制作，多个扫描输出线一般与各晶体管的栅极同层制作。图12为显示面板的局部版图示意图，如图12所示，若第一电源信号线V1和/或第二电源信号线V2在扫描输出线所在平面上的垂直投影与扫描输出线Gout交叠(图11中示例性的设置第二电源信号线V2与扫描输出线Gout交叠)，为避免信号之间的串扰，可以将交叠处的第一电源信号线和/或第二电源信号线在交叠处设置镂空结构100。

本发明实施例还提供一种显示面板的驱动方法，该驱动方法可以有上述任一实施例所述的显示面板执行，该驱动方法包括：

控制第二节点的电位，以使第二输出模块导通，通过第一时钟信号端输入信号，并输出至扫描输出端；

控制第一节点的电位，以使第一输出模块导通，通过第一电源信号端输入信号，并输出至扫描输出端。

本发明实施例由于采用上述任一实施例中的移位寄存器进行驱动，该移位寄存器的第一输出模块和/或第二输出模块中没有电容，因此本发明实施例提供的显示面板的驱动方法可以降低由于电容元件的充放电引起的显示面板功耗。

图13为本发明实施例提供的移位寄存器与现有移位寄存器的输出性能比较示意图。如图13所示，分别测试了第一输出模块以及第二输出模块中无电容、第二输出模块无电容、第一输出模块无电容、现有移位寄存器(第一输出模块以及第二输出模块中均有电容)的移位寄存器的输出性能，可发现，将第一输出模块和/或第二输出模块中的电容去除后，对移位寄存器的输出性能无影响。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (14)

1.一种移位寄存器，其特征在于，包括：

第一输出模块、第二输出模块、第一节点、第二节点、第一电源信号端、第一时钟信号端以及扫描输出端；

所述第一输出模块以及所述第二输出模块均与所述扫描输出端电连接；所述第一输出模块还与所述第一电源信号端以及所述第一节点电连接；所述第一节点控制所述第一输出模块的导通状态；所述第一输出模块导通期间，所述第一电源信号端输入的信号输出至所述扫描输出端；

所述第二输出模块还与所述第一时钟信号端以及所述第二节点电连接；所述第二节点控制所述第二输出模块的导通状态；所述第二输出模块导通期间，所述第一时钟信号端输入的信号输出至所述扫描输出端；

其中，所述第一输出模块和/或所述第二输出模块无电容；

所述移位寄存器还包括：

第一节点控制模块、第二节点控制模块、节点互控模块、第一移位输入端、第一电平信号端、第二时钟信号端和第二电源信号端；

所述第一节点控制模块以及所述第二节点控制模块均与所述第一电平信号端电连接；所述第一节点控制模块还与所述第二时钟信号端、所述第二电源信号端以及所述第一节点电连接；所述第一节点控制模块用于根据所述第一电平信号端、所述第二时钟信号端以及所述第二电源信号端输入的信号控制所述第一节点的电位；

所述第二节点控制模块还与所述第一移位输入端以及所述第二节点电连接；所述第二节点控制模块用于根据所述第一电平信号端以及所述第一移位输入端输入的信号控制所述第二节点的电位；

所述节点互控模块与所述第一节点、所述第二节点以及所述第一电源信号端电连接；所述节点互控模块用于根据所述第一节点的电位控制所述第二节点的电位，或者根据所述第二节点的电位控制所述第一节点的电位。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括第一晶体管；所述第二输出模块包括第二晶体管；

所述第一晶体管的栅极与所述第一节点电连接；所述第一晶体管的第一极与所述第一电源信号端电连接；所述第一晶体管的第二极与所述扫描输出端电连接；所述第二晶体管的栅极与所述第二节点电连接；所述第二晶体管的第一极与所述第一时钟信号端电连接；所述第二晶体管的第二极与所述扫描输出端电连接。

3.根据权利要求2所述的移位寄存器，其特征在于，所述第一晶体管和/或所述第二晶体管的沟道宽长比大于45。

4.根据权利要求1所述的移位寄存器，其特征在于，所述第一节点控制模块包括第三晶体管以及第四晶体管；所述第三晶体管的栅极与所述第四晶体管的第二级电连接；所述第三晶体管的第一极与所述第二电源信号端电连接；所述第三晶体管的第二极与所述第一节点电连接；所述第四晶体管的第一极与所述第二时钟信号端电连接；所述第四晶体管的栅极与所述第一电平信号端电连接；

所述第二节点控制模块包括第五晶体管；所述第五晶体管的栅极与所述第一移位输入端电连接；所述第五晶体管的第一极与所述第一电平信号端电连接；所述第五晶体管的第二极与所述第二节点电连接；

所述节点互控模块包括第六晶体管和第七晶体管；所述第六晶体管的栅极与所述第一节点电连接；所述第六晶体管的第一极与所述第一电源信号端电连接；所述第六晶体管的第二极与所述第二节点电连接；所述第七晶体管的栅极与所述第二节点电连接；所述第七晶体管的第一极与所述第一电源信号端电连接；所述第七晶体管的第二极与所述第一节点电连接。

5.根据权利要求1所述的移位寄存器，其特征在于，还包括第二移位输入端、第二电平信号端以及第三时钟信号端；

所述第二节点控制模块以及所述第一节点控制模块均与所述第二电平信号端(D2U)电连接；所述第二节点控制模块还与所述第二移位输入端电连接；所述第三时钟信号端与所述第一节点控制模块电连接；

所述第一节点控制模块用于根据所述第一电平信号端、所述第二电平信号端、所述第二时钟信号端、所述第三时钟信号端以及所述第二电源信号端输入的信号控制所述第一节点的电位；

所述第二节点控制模块用于根据所述第一电平信号端、所述第二电平信号端、所述第一移位输入端以及所述第二移位输入端输入的信号控制所述第二节点的电位。

6.根据权利要求5所述的移位寄存器，其特征在于，所述第一节点控制模块包括：第三晶体管、第四晶体管以及第八晶体管；所述第四晶体管的第二级以及所述第八晶体管的第二级均与所述第三晶体管的栅极电连接；所述第三晶体管的第一极与所述第二电源信号端电连接；所述第三晶体管的第二极与所述第一节点电连接；所述第四晶体管的第一极与所述第二时钟信号端电连接；所述第四晶体管的栅极与所述第一电平信号端电连接；所述第八晶体管的栅极与所述第二电平信号端电连接；所述第八晶体管的第一极与所述第三时钟信号端电连接；

所述第二节点控制模块包括第五晶体管以及第九晶体管；所述第五晶体管的栅极与所述第一移位输入端电连接；所述第五晶体管的第一极与所述第一电平信号端电连接；所述第五晶体管的第二极与所述第二节点电连接；所述第九晶体管的栅极与所述第二移位输入端电连接；所述第九晶体管的第一极与所述第二电平信号端电连接；所述第九晶体管的第二极与所述第二节点电连接；

所述节点互控模块包括第六晶体管和第七晶体管；所述第六晶体管的栅极与所述第一节点电连接；所述第六晶体管的第一极与所述第一电源信号端电连接；所述第六晶体管的第二极与所述第二节点电连接；所述第七晶体管的栅极与所述第二节点电连接；所述第七晶体管的第一极与所述第一电源信号端电连接；所述第七晶体管的第二极与所述第一节点电连接。

7.根据权利要求4或6所述的移位寄存器，其特征在于，所述第五晶体管的沟道宽长比与所述节点互控模块中任一晶体管的沟通宽长比的比值大于等于2。

8.根据权利要求6所述的移位寄存器，其特征在于，所述第九晶体管的沟道宽长比与所述节点互控模块中任一晶体管的沟通宽长比的比值大于等于2。

9.根据权利要求1、4-6中任一项所述的移位寄存器，其特征在于，还包括第十晶体管，所述第十晶体管的栅极与所述第二电源信号端电连接；所述第十晶体管的第一极与所述第二节点电连接；所述第十晶体管的第二极与所述第二输出模块电连接。

10.一种栅极驱动电路，其特征在于，包括级联的如权利要求1-9任一项所述的移位寄存器；每个所述移位寄存器还包括第一移位输入端；

第一级的所述移位寄存器的所述第一移位输入端与所述栅极驱动电路的起始信号输入端电连接，第i级的所述移位寄存器的所述扫描输出端与第i+1级的所述移位寄存器的第一移位输入端电连接；i为正整数。

11.根据权利要求10所述的栅极驱动电路，其特征在于，所述移位寄存器还包括第二移位输入端；

第i+1级的所述移位寄存器的所述扫描输出端与第i级的所述移位寄存器的所述第二移位输入端电连接；i为正整数。

12.一种显示面板，其特征在于，包括显示区和至少部分围绕所述显示区的非显示区，所述非显示区中设置有栅极驱动电路，所述栅极驱动电路为权利要求10或11所述的栅极驱动电路。

13.根据权利要求12所述的显示面板，其特征在于，所述非显示区还设置有第一电源信号线、第二电源信号线和多个扫描输出线；各移位寄存器的所述第一电源信号端与所述第一电源信号线电连接；各移位寄存器还包括第二电源信号端；各移位寄存器的所述第二电源信号端与所述第二电源信号线电连接；各移位寄存器的所述扫描输出端与多个扫描输出线一一对应电连接；

所述第一电源信号线和/或所述第二电源信号线在所述扫描输出线所在平面上的垂直投影，与所述扫描输出线交叠；且所述第一电源信号线和/或第二电源信号线在交叠处设置有镂空结构。

14.一种如权利要求12或13所述的显示面板的驱动方法，其特征在于，包括：

控制所述第二节点的电位，以使所述第二输出模块导通，通过所述第一时钟信号端输入信号，并输出至所述扫描输出端；

控制所述第一节点的电位，以使所述第一输出模块导通，通过所述第一电源信号端输入信号，并输出至所述扫描输出端。

Images