CN107731150B - 扫描电路、及其驱动方法和显示面板 - Google Patents

Abstract

本发明公开了一种扫描电路、及其驱动方法和显示面板。该扫描电路包括：第五时钟信号上的脉冲与第一时钟信号上的脉冲以及第二时钟信号上的脉冲在时序上存在交叠；第六时钟信号上的脉冲与第二时钟信号上的脉冲以及第三时钟信号上的脉冲在时序上存在交叠；第七时钟信号上的脉冲与第三时钟信号上的脉冲以及第四时钟信号上的脉冲在时序上存在交叠；第八时钟信号上的脉冲与第四时钟信号上的脉冲以及第一时钟信号上的脉冲在时序上存在交叠。该技术方案解决了显示面板出现暗线等不良显示的问题，消除了相邻两行像素电极之间存在的暗线，提升了显示面板的显示品质和用户体验。

Description

扫描电路、及其驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种扫描电路、及其驱动方法和显示面板。

背景技术

目前，显示面板被广泛应用于手机、平板电脑、公共场所大厅的信息查询机等电子设备中。现有技术中，显示面板包括像素电极、与像素电极耦接的薄膜晶体管、数据线和扫描线，该数据线和扫描线分别向薄膜晶体管传输数据信号和扫描信号。与扫描线耦接的扫描电路控制扫描线开启或关闭薄膜晶体管以将数据线的数据信号接入像素电极。

显示面板能够高品质显示与多方面因素有关，其中，扫描电路能够为薄膜晶体管和像素电极提供合适的扫描信号是显示面板能够正常显示的关键原因。然而现有的扫描电路输出的相邻两行扫描信号之间存在一定的扫描间隙，即下一行扫描信号开始与当前行扫描信号结束之后存在一定的时间间隔，如果扫描信号异常将造成显示异常，例如将导致显示面板出现暗线等不良显示现象，影响了显示品质和用户体验。

发明内容

本发明提供一种扫描电路、及其驱动方法和显示面板，以实现消除显示面板的显示暗线等显示异常，提升显示品质和用户体验的效果。

第一方面，本发明实施例提供了一种扫描电路，包括：

多个级联的移位寄存器；每个所述移位寄存器包括第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，用于根据各时钟信号输入端输入的时钟信号在输出端逐级输出扫描信号；

第8k+1级所述移位寄存器的第一至第三时钟信号输入端分别用于输入第一时钟信号、第二时钟信号和第三时钟信号；第8k+3级所述移位寄存器的第一时钟至第三时钟信号输入端分别用于输入所述第二时钟信号、所述第三时钟信号和第四时钟信号；第8k+5级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第三时钟信号、所述第四时钟信号和所述第一时钟信号；第8k+7级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第四时钟信号、所述第一时钟信号和第二时钟信号；

第8k+2级所述移位寄存器的第一至第三时钟信号输入端分别用于输入第五时钟信号、第六时钟信号和第七时钟信号；第8k+4级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第六时钟信号、所述第七时钟信号和第八时钟信号；第8k+6级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第七时钟信号、所述第八时钟信号和第五时钟信号；第8k+8级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第八时钟信号、所述第五时钟信号和第六时钟信号；

其中，k为大于等于零的整数；第i+1时钟信号滞后于第i时钟信号，第i+5时钟信号滞后于第i+4时钟信号，i为小于4的正整数，所述第一至第八时钟信号的波形和周期相同，均包括多个脉冲；所述第五时钟信号上的脉冲与所述第一时钟信号上的脉冲以及所述第二时钟信号上的脉冲在时序上存在交叠；所述第六时钟信号上的脉冲与所述第二时钟信号上的脉冲以及所述第三时钟信号上的脉冲在时序上存在交叠；所述第七时钟信号上的脉冲与所述第三时钟信号上的脉冲以及所述第四时钟信号上的脉冲在时序上存在交叠；所述第八时钟信号上的脉冲与所述第四时钟信号上的脉冲以及所述第一时钟信号上的脉冲在时序上存在交叠。

第二方面，本发明实施例还提供了一种显示面板，包括多条沿第一方向排列的扫描线和多条沿第二方向排列的多条数据线，多条所述扫描线和多条所述数据线限定出多个像素区域，所述显示面板还包括本发明任意实施例提供的扫描电路；

每个所述移位寄存的输出端对应电连接一条所述扫描线。

第三方面，本发明实施例还提供了一种用于本发明任意实施例提供的扫描电路的驱动方法，奇数级所述移位寄存器的第一至第四时钟信号输入端分别与第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线电连接；

偶数级所述移位寄存器的第一至第四时钟信号输入端分别与第五时钟信号线、第六时钟信号线、第七时钟信号线和第八时钟信号线电连接；

所述驱动方法包括：

向所述第一至第八时钟信号线分别提供所述第一至第八时钟信号；

其中，第i+4时钟信号相对于第i时钟信号具有延时时间T，T小于所述第一至第八时钟信号上的脉冲的时长。

本发明提供的技术方案，设置了第五时钟信号上的脉冲与第一时钟信号上的脉冲以及第二时钟信号上的脉冲在时序上存在交叠；第六时钟信号上的脉冲与第二时钟信号上的脉冲以及第三时钟信号上的脉冲在时序上存在交叠；第七时钟信号上的脉冲与第三时钟信号上的脉冲以及第四时钟信号上的脉冲在时序上存在交叠；第八时钟信号上的脉冲与第四时钟信号上的脉冲以及第一时钟信号上的脉冲在时序上存在交叠。该技术方案输出的扫描信号与现有技术相比，不同点在于，现有技术中扫描电路逐行向扫描线输出扫描信号，下一行扫描信号开始与当前行扫描信号结束之后存在一定的时间间隔，即相邻两行扫描信号之间存在扫描间隙。该扫描间隙的存在导致了像素电极在扫描信号到来时充电不足，从而使得显示面板出现暗线等不良显示现象。然而，该技术方案使得扫描电路输出的相邻两行扫描信号在时序上存在交叠，因此，在当前行像素电极显示期间，与该行像素电极相邻的下一行像素电极可以进行预充电，从而解决了显示面板出现暗线等不良显示的问题，实现了提升显示面板显示品质和用户体验的效果。

附图说明

图1为本发明实施例提供的一种扫描电路的结构示意图；

图2为图1中扫描电路的时序示意图；

图3为本发明实施例提供的扫描电路与现有技术的仿真结果对比示意图；

图4为本发明实施例提供的另一种扫描电路的结构示意图；

图5为本发明实施例提供的一种移位寄存器的结构示意图；

图6为本发明实施例提供的另一种移位寄存器的结构示意图；

图7为图7中扫描电路的时序示意图；

图8为本发明实施例提供的又一种移位寄存器的结构示意图；

图9为本发明实施例提供的一种显示面板的结构示意图；

图10为本发明实施例提供的另一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为本发明实施例提供的一种扫描电路的结构示意图，图2为图1中扫描电路的时序示意图。参见图1，该扫描电路10包括：多个级联的移位寄存器100；每个移位寄存器100包括第一时钟信号输入端RSTB、第二时钟信号输入端OUT和第三时钟信号输入端RSTF，多个级联的移位寄存器100用于根据各时钟信号输入端输入的时钟信号在输出端逐级输出扫描信号。

其中，第8k+1级移位寄存器100的第一至第三时钟信号输入端分别用于输入第一时钟信号CKV1、第二时钟信号CKV2和第三时钟信号CKV3；第8k+3级移位寄存器100的第一时钟至第三时钟信号输入端分别用于输入第二时钟信号CKV2、第三时钟信号CKV3和第四时钟信号CKV4；第8k+5级移位寄存器100的第一至第三时钟信号输入端分别用于输入第三时钟信号CKV3、第四时钟信号CKV4和第一时钟信号CKV1；第8k+7级移位寄存器100的第一至第三时钟信号输入端分别用于输入第四时钟信号CKV4、第一时钟信号CKV1和第二时钟信号CKV2。第8k+2级移位寄存器100的第一至第三时钟信号输入端分别用于输入第五时钟信号CKV5、第六时钟信号CKV6和第七时钟信号CKV7；第8k+4级移位寄存器100的第一至第三时钟信号输入端分别用于输入第六时钟信号CKV6、第七时钟信号CKV7和第八时钟信号CKV8；第8k+6级移位寄存器100的第一至第三时钟信号输入端分别用于输入第七时钟信号CKV7、第八时钟信号CKV8和第五时钟信号CKV5；第8k+8级移位寄存器100的第一至第三时钟信号输入端分别用于输入第八时钟信号CKV8、第五时钟信号CKV5和第六时钟信号CKV6。其中，k为大于等于零的整数。图1中所示的移位寄存器1、移位寄存器2、移位寄存器3、移位寄存器4、移位寄存器5、移位寄存器6、移位寄存器7和移位寄存器8分别表示第1至第8级移位寄存器。

继续参见图1，CK1、CK2、CK3、CK4、CK5、CK6、CK7和CK8分别表示提供第一时钟信号CKV1、第二时钟信号CKV2、第三时钟信号CKV3、第四时钟信号CKV4、第五时钟信号CKV5、第六时钟信号CKV6、第七时钟信号CKV7、第八时钟信号CKV8的时钟信号线。

下面参见图2，第i+1时钟信号滞后于第i时钟信号，第i+5时钟信号滞后于第i+4时钟信号，i为小于4的正整数。例如第二时钟信号CKV2滞后第一时钟信号CKV1，第三时钟信号CKV3滞后第二时钟信号CKV2，第六时钟信号CKV6滞后第五时钟信号CKV5。第一至第八时钟信号的波形和周期相同，均包括多个脉冲；第五时钟信号CKV5上的脉冲与第一时钟信号CKV1上的脉冲以及第二时钟信号CKV2上的脉冲在时序上存在交叠。以图2为例，第五时钟信号CKV5上的脉冲与第一时钟信号CKV1上的脉冲在时序上存在交叠时间t1；第五时钟信号CKV5上的脉冲与第二时钟信号CKV2上的脉冲在时序上存在交叠时间t2。

同样的，第六时钟信号CKV6上的脉冲与第二时钟信号CKV2上的脉冲以及第三时钟信号CKV3上的脉冲在时序上存在交叠，分别存在交叠时间t3和t4。第七时钟信号CKV7上的脉冲与第三时钟信号CKV3上的脉冲以及第四时钟信号CKV4上的脉冲在时序上存在交叠，分别存在交叠时间t5和t6。第八时钟信号CKV8上的脉冲与第四时钟信号CKV4上的脉冲以及第一时钟信号CKV1上的脉冲在时序上存在交叠，分别存在交叠时间t7和t8。

如此，多个移位寄存器100输出端输出的扫描信号可以实现的是，相邻两级移位寄存器输出端输出的扫描信号存在交叠，继续参见图2，其中，GOUT(1)、GOUT(2)、GOUT(3)、GOUT(4)、GOUT(5)、GOUT(6)、GOUT(7)、GOUT(8)分别为第1级移位寄存器至第8级移位寄存器输出端输出的扫描信号波形图。下面描述的第k级扫描信号表示第k级移位寄存器输出端输出的扫描信号。例如第2级扫描信号相对于第1级扫描信号具有延时时间T，T小于第一至第八扫描信号上的脉冲的时长T+t1。具体地，第2级扫描信号与第1级扫描信号存在时序上的交叠t3，在时序t3期间，第2级扫描信号可以使其对应的像素进行预充电。依次类推，第3级扫描信号与第2级扫描信号存在时序上的交叠t4，在时序t4期间，第3级扫描信号可以使其对应的像素进行预充电。第4级扫描信号与第3级扫描信号存在时序上的交叠时间t5，在时序t5期间，第4级扫描信号可以使其对应的像素进行预充电。因此，显示面板在显示期间，对于相邻的两级移位寄存器，上一级移位寄存器输出扫描信号的末尾阶段，下一级移位寄存器已开始输出扫描信号，一般每级移位寄存器输出端连接一条扫描线，扫描线对应连接一行像素，移位寄存器输出扫描信号至扫描线上，扫描线上的扫描信号控制该条扫描线电连接的一行像素进行充电。可实现在上一行像素进行充电期间，下一行像素进行预充电。

参考图3，图3为本发明实施例提供的扫描电路与现有技术的仿真结果对比示意图。其中，坐标系(a)示出了现有技术中移位寄存器输出端输出的扫描信号的电压随时间t变化的情况。与坐标系(a)相对应，坐标系(b)示出了在坐标系(a)中扫描电路控制下像素的充电电压随时间t变化的情况。坐标系(c)示出了本发明实施例提供的扫描电路中移位寄存器输出端输出的扫描信号的电压随时间t变化的情况。与坐标系(c)相对应，坐标系(d)示出了在坐标系(c)中扫描电路控制下像素的充电电压随时间t变化的情况。坐标系(a)和坐标系(c)中，虚线表示第1级移位寄存器输出的扫描信号GOUT(1)，粗实线表示第2级移位寄存器输出的扫描信号GOUT(2)，双点划线表示第3级移位寄存器输出的扫描信号GOUT(3)。坐标系(b)和坐标系(d)中，虚线表示与第1级移位寄存器对应的像素的充电电压ROW1，粗实线表示与第2级移位寄存器对应的像素的充电电压ROW2，双点划线表示第3级移位寄存器对应的像素的充电电压ROW3，细实线表示输入到像素的数据信号DATA。坐标系(a)中GOUT(1)和GOUT(3)为正确的扫描信号，GOUT(2)为异常扫描信号。由此，坐标系(b)中与GOUT(1)和GOUT(3)对应的像素电压能够较好地跟踪数据信号，而与GOUT(2)对应的像素电压与数据信号存在电压差。由坐标系(a)和坐标系(b)可以看出，现有技术中，第2级移位寄存器输出的扫描信号GOUT(2)异常，向对应的第二行像素充电，第二行像素充电后的电压为4.2792V，与其他行像素的充电后的电压4.9464相比，第二行像素的充电后的电压(ROW2)偏低，充电异常，会产生第二行像素发光偏暗，形成暗线，造成显示效果不佳。然而，参见坐标系(c)和坐标系(d)，坐标系(c)中GOUT(1)和GOUT(3)为正确的扫描信号，GOUT(2)为异常扫描信号。由于每个像素均进行了预充电，虽然第2级移位寄存器输出的扫描信号GOUT(2)异常，第2级移位寄存器输出的扫描信号GOUT(2)控制对应的第二行像素充电，第二行像素充电后的电压为4.9398V，与其他行像素的充电后的电压4.9500相差不大，第二行像素的充电电压(ROW2)不会出现明显偏低的情况，可解决扫描信号出现异常造成的暗线等显示不良问题。由坐标系(c)和坐标系(d)可以看出，本发明实施例提供的扫描电路具有较高的容错性能，在扫描信号出现异常时，仍然能够较好地跟踪数据信号，消除现有技术中的会出现暗线等显示不良的问题。

另一方面，本发明提供的技术方案输出的扫描信号与现有技术相比，不同点在于：现有技术中扫描电路逐行向扫描线输出扫描信号，由于时钟信号的输入和扫描信号的输出不合理，致使下一行扫描信号开始与当前行扫描信号结束之后存在一定的时间间隔，即相邻两行扫描信号之间存在扫描间隙。该扫描间隙的存在导致了像素电极在扫描信号到来时充电不足，从而使得显示面板出现暗线等不良显示现象。本发明提供的技术方案对时钟信号和扫描信号进行了重新设计，可以在扫描信号到来时对像素电极进行预充电，消除了相邻两行像素电极之间存在的暗线。

综上，本发明提供的技术方案，设置了第五时钟信号CKV5上的脉冲与第一时钟信号CKV1上的脉冲以及第二时钟信号CKV2上的脉冲在时序上存在交叠；第六时钟信号CKV6上的脉冲与第二时钟信号CKV2上的脉冲以及第三时钟信号CKV3上的脉冲在时序上存在交叠；第七时钟信号CKV7上的脉冲与第三时钟信号CKV3上的脉冲以及第四时钟信号CKV4上的脉冲在时序上存在交叠；第八时钟信号CKV8上的脉冲与第四时钟信号CKV4上的脉冲以及第一时钟信号CKV1上的脉冲在时序上存在交叠。该技术方案解决了显示面板出现暗线等不良显示的问题，消除了相邻两行像素电极之间存在的暗线，提升了显示面板的显示品质和用户体验。

下面继续参见图2，具体地，在一个循环周期内，第一时钟信号CKV1上的脉冲在第二时钟信号CKV2上的脉冲之前，第二时钟信号CKV2上的脉冲在第三时钟信号CKV3上的脉冲之前，第三时钟信号CKV3上的脉冲在第四时钟信号CKV4上的脉冲之前。

第五时钟信号CKV5上的脉冲在第六时钟信号CKV6上的脉冲之前，第六时钟信号CKV6上的脉冲在第七时钟信号CKV7上的脉冲之前，第七时钟信号CKV7上的脉冲在第八时钟信号CKV8上的脉冲之前。

图4为本发明实施例提供的另一种扫描电路的结构示意图，参见图4，移位寄存器100还包括第一触发信号输入端INF和第二触发信号输入端INB。

第n+2级移位寄存器100的第一触发信号输入端INF与第n级移位寄存器100的输出端电连接；第n级移位寄存器100的第二触发信号输入端INB与第n+2级移位寄存器100的输出端电连接。图4中的扫描电路10示例性地示出了8个移位寄存器100，以此为例，第3级移位寄存器100的第一触发信号输入端INF与第1级移位寄存器100的输出端GOUT1电连接；第1级移位寄存器100的第二触发信号输入端INB与第3级移位寄存器100的输出端GOUT3电连接。同样的，第4级移位寄存器100的第一触发信号输入端INF与第2级移位寄存器100的输出端GOUT2电连接；第2级移位寄存器100的第二触发信号输入端INB与第4级移位寄存器100的输出端GOUT4电连接。以此类推，第7级移位寄存器100的第一触发信号输入端INF与第5级移位寄存器100的输出端GOUT5电连接；第5级移位寄存器100的第二触发信号输入端INB与第7级移位寄存器100的输出端GOUT7电连接。第8级移位寄存器100的第一触发信号输入端INF与第6级移位寄存器100的输出端GOUT6电连接；第6级移位寄存器100的第二触发信号输入端INB与第8级移位寄存器100的输出端GOUT8电连接。第1级移位寄存器100的第一触发信号输入端INF和第7级移位寄存器100的第二触发信号输入端INB分别与第一起始信号STV1电连接。第2级移位寄存器100的第一触发信号输入端INF和第8级移位寄存器100的第二触发信号输入端INB分别与第二起始信号STV2电连接。

移位寄存器100还包括第一控制信号输入端U2D和第二控制信号输入端D2U；第一控制信号输入端U2D和第二控制信号输入端D2U输入的信号用于控制扫描电路实现正向扫描或者反向扫描。

继续参见图4，第一起始信号STV1向第1级移位寄存器100的第一触发信号输入端INF输入起始信号STV1，第一控制信号输入端U2D和第二控制信号输入端D2U用于控制扫描电路实现正向扫描。即，第1级移位寄存器100输出端输出信号GOUT1至第3级移位寄存器100的第一触发信号输入端INF，使第3级移位寄存器100的输出端输出信号GOUT3，以此类推，第5级移位寄存器100的输出信号GOUT5和第7级移位寄存器100的输出信号GOUT7顺序输出。同理，第2级移位寄存器100的输出信号GOUT2、第4级移位寄存器100的输出信号GOUT4、第6级移位寄存器100的输出信号GOUT6和第8级移位寄存器100的输出信号GOUT8顺序输出。由前述分析可知，第2级移位寄存器100的输出信号GOUT2与第1级移位寄存器100的输出信号GOUT1存在交叠，第3级移位寄存器100的输出信号GOUT3与第2级移位寄存器100的输出信号GOUT2存在交叠，以此类推，第1级移位寄存器100的输出信号GOUT1、第2级移位寄存器100的输出信号GOUT2、……、第8级移位寄存器100的输出信号GOUT8依次顺序输出，从而实现扫描电路的正向扫描。

另一方面，第一起始信号STV1向第7级移位寄存器100的第二触发信号输入端INB输入起始信号STV1，第一控制信号输入端U2D和第二控制信号输入端D2U用于控制第7级移位寄存器100输出端输出信号GOUT7至第5级移位寄存器100的第二触发信号输入端INB，使第5级移位寄存器100的输出端输出信号GOUT5。与前述分析类似，第8级移位寄存器100的输出信号GOUT8、第7级移位寄存器100的输出信号GOUT7、……、第1级移位寄存器100的输出信号GOUT1依次顺序输出，从而实现扫描电路的反向扫描。

图5为本发明实施例提供的一种移位寄存器的结构示意图，参见图5，移位寄存器100包括扫描单元110和第一控制单元120。扫描单元110包括第一晶体管Tr1、第二晶体管Tr2、第三晶体管Tr3、第四晶体管Tr4、第五晶体管Tr5、第六晶体管Tr6、第七晶体管Tr7、第八晶体管Tr8；扫描单元110还包括第一电平信号输入端VGL和第二电平信号输入端VGH。第一控制单元120包括第一输入端121、第二输入端122、第三输入端123、第四输入端124、第一控制端128、第二控制端129、第一输出端N3和第二输出端RST。

第一晶体管Tr1的第一极与第一电平信号输入端VGL电连接、第二极与第一节点N1电连接、栅极与第二节点N2电连接；第二晶体管Tr2的第一极和栅极与第一控制单元120的第一输出端N3电连接、第二极与第一节点N1电连接，该第二晶体管Tr2的作用相当于二极管；第三晶体管Tr3的第一极与第一电平信号输入端VGL电连接、第二极与第二节点N2电连接、栅极与第二晶体管Tr2的第一极电连接；第四晶体管Tr4的第一极与第二电平信号输入端VGH电连接、第二极与第二节点N2电连接、栅极与第一控制单元120的第二输出端RST电连接；第五晶体管Tr5的第一极与第一电平信号输入端VGL电连接、第二极与移位寄存器100的输出端GOUT电连接、栅极与第二节点N2电连接；第一电容C1的第一极与第一电平信号输入端VGL电连接，第一电容C1的第二极与第二节点N2电连接；第二电容C2的第一极与第一节点N1电连接，第二电容C2的第二极与移位寄存器100的输出端GOUT电连接；第六晶体管Tr6的第一极与移位寄存器100的第二时钟信号输入端OUT电连接、第二极与移位寄存器100的输出端GOUT电连接、栅极与第二电容C2的第一极电连接；第七晶体管Tr7的第一极与第一电平信号输入端VGL电连接、第二极与第二节点N2电连接、栅极与第一节点N1电连接；第八晶体管Tr8的第一极与第二晶体管Tr2的第一极电连接、第二极与第一节点N1电连接、栅极与第四Tr4晶体管的栅极电连接。

第一控制单元120的第一控制端128与第一控制信号输入端U2D电连接、第一控制单元120的第二控制端129与第二控制信号输入端D2U电连接、第一输入端121与第一触发信号输入端INF电连接、第二输入端122与第二触发信号输入端INB电连接、第三输入端123与第一时钟信号输入端RSTB电连接、第四输入端124与第三时钟信号输入端RSTF电连接。

进一步的，参见图6，图6是本发明实施例提供的另一种移位寄存器的结构示意图。其中，第一控制单元120的具体结构可以是，包括第十一晶体管Tr11、第十二晶体管Tr12、第十三晶体管Tr13和第十四晶体管Tr14。第十一晶体管Tr11的第一极与第一触发信号输入端INF电连接、第二极与第二晶体管Tr2的第一极电连接、栅极与第一控制信号输入端U2D电连接。第十二晶体管Tr12的第一极与第二触发信号输入端INB电连接、第二极与第二晶体管Tr2的第一极电连接、栅极与第二控制信号输入端D2U电连接。

第十三晶体管Tr13的第一极与第一时钟信号输入端RSTB电连接、第二极与第四晶体管Tr4的栅极电连接、栅极与第二控制信号输入端U2D电连接；第十四晶体管Tr14的第一极与第三时钟信号输入端RSTF电连接、第二极与第四晶体管Tr4的栅极电连接、栅极与第一控制信号输入端D2U电连接。

当第一控制单元120的第一控制信号输入端U2D输入高电平，且第二控制信号输入端D2U输入低电平，第一输出端N3输出第一触发信号输入端INF接入的信号，第二输出端RST输出第一时钟信号输入端RSTB接入的信号。由前述分析可知，此时，扫描电路10可以实现正向扫描。同理，当第一控制信号输入端U2D输入低电平，且第二控制信号输入端D2U输入高电平，扫描电路10可以实现反向扫描。

在上述各技术方案中，第一至第十四晶体管均为N型或者P型晶体管。

下面结合图4、图6和图7对本技术方案提供的扫描电路的工作过程，即输出扫描信号的过程进行描述，图7为图6中扫描电路的时序示意图。参见图4、图6和图7，示例性地，第一至第八晶体管和第十一至第十四晶体管均为N型晶体管，且移位寄存器100的第一电平信号输入端VGL输入低电平信号，第二电平信号输入端VGH输入高电平信号，第一控制信号输入端U2D输入高电平信号和第二控制信号输入端D2U输入低电平信号，各移位寄存器中的第十一晶体管Tr11和第十四晶体管Tr14导通，第十二晶体管Tr12和第十三晶体管Tr13截止。

在t11阶段，因第十一晶体管Tr11导通，第1级移位寄存器100的第一控制单元120的第一输出端N3输出第一触发信号输入端INF接入的第一触发信号STV1。由于第十四晶体管Tr14导通，第二输出端RST输出第三时钟信号输入端RSTF接入的第三时钟信号CKV3。第一触发STV1信号为高电平，第三晶体管Tr3导通，第二晶体管Tr2也导通，STV1信号的高电平写入第一节点N1，第一节点为高电平，第七晶体管Tr7导通；第三时钟信号CKV3为低电平，第四晶体管Tr4和第八晶体管Tr8截止。因第三晶体管Tr3和第七晶体管Tr7导通，第一电平信号输入端VGL输入的低电平信号写入第二节点N2，第二节点N2为低电平，第一晶体管Tr1和第五晶体管Tr5截止；第一节点N1为高电平，第六晶体管Tr6导通，第二时钟信号输入端OUT输入的第二时钟信号CKV2写入第1级移位寄存器的输出端GOUT，第二时钟信号CKV2为低电平，第1级移位寄存器输出低电平。在此阶段，第3级移位寄存器的第一触发信号输入端INF输入低电平，第3级移位寄存器的第二晶体管Tr2截止，第3级移位寄存器的第一节点N1保持上一阶段的低电平状态，第二节点N2保持上一阶段的高电平状态，其第六晶体管Tr6截止，第五晶体管Tr5导通，第3级移位寄存器的输出端GOUT输出低电平。对于第5级移位寄存器，虽然其第三时钟信号输入端RSTF输入的第一时钟信号CKV1为高电平，其第一控制单元120的第二输出端RST输出高电平，第四晶体管Tr4和第八晶体管Tr8导通，第5级移位寄存器的第一节点N1为低电平，第二节点N2为高电平，第5级移位寄存器输出低电平。

在t12阶段，第1级移位寄存器的第一触发信号输入端INF输入的第一触发信号STV1为低电平，第二晶体管Tr2和第三晶体管Tr3截止，由于第一电容C1和第二电容C2的保持作用，第一节点N1和第二节点N2的电位与t11阶段相同，其他晶体管的状态与上一阶段的相同。第1级移位寄存器输出低电平。

在t13阶段，第1级移位寄存器的第一触发信号输入端INF输入的第一触发信号STV1为低电平，第二晶体管Tr2和第三晶体管Tr3截止，由于第一电容C1和第二电容C2的保持作用，第一节点N1的电位与t12阶段相同为高电平，第六晶体管Tr6和第七晶体管Tr7导通；第二节点N2的电位与t12阶段相同为低电平，第五晶体管Tr5截止。因第六晶体管Tr6导通，第二时钟信号输入端OUT输入的第二时钟信号CKV2写入第1级移位寄存器的输出端GOUT，第二时钟信号CKV2为高电平，第1级移位寄存器输出高电平。在此阶段，第3级移位寄存器重复第1级移位寄存器的t11阶段。

t14阶段，各晶体管的状态与t13阶段相同，第1级移位寄存器的第二时钟信号输入端OUT的第二时钟信号CKV2为低电平，第1级移位寄存器输出低电平。

t15阶段，第三时钟信号输入端RSTF输入的第三时钟信号CKV3为高电平，第四晶体管Tr4和第八晶体管Tr8导通。因第四晶体管Tr4导通，第二电平信号输入端VGH输入的高电平信号写入第二节点N2，第二节点N2为高电平，第五晶体管Tr5导通，第一电平信号输入端VGL输入的低电平信号写入第1级移位寄存器的输出端GOUT,第1级移位寄存器输出低电平信号。第二节点N2为高电平，第一晶体管Tr1导通，第一电平信号输入端VGL输入的低电平信号写入第一节点N1，第六晶体管Tr6截止。第3级移位寄寄存器重复第1级移位寄存器的t12阶段，输出高电信号。

如此，奇数级移位寄存器依次输出扫描信号。偶数级移位寄存器的工作过程与奇数级移位寄存器的工作过程类似，不在赘述。可以实现移位寄存器从第1级至最后一级移位寄存器逐级输出扫描信号。

可以看到，移位寄存器输出扫描信号的时序和其第二时钟信号输入端OUT输入的时钟信号的时序一致。因第8k+2级移位寄存器的第二时钟信号输入端OUT输入的第六时钟信号CKV6与第8k+1级移位寄存器的第二时钟信号输入端OUT输入的第二时钟信号CKV2，以及与第8k+3级移位寄存器的第二时钟信号输入端OUT输入的第三时钟信号CKV3存在交叠，第8k+2级移位寄存器输出的扫描信号与第8k+1级移位寄存器输出的扫描信号以及第8k+3级所述移位寄存器输出的扫描信号存在交叠。对应其他相邻的移位寄存器输出的扫描信号也存在这样交叠的情况。如此，本发明实施例提供的扫描电路可以实现对像素的预充电，解决在扫描信号出现异常时的充电不足，造成暗线的问题，提高显示效果。

继续参见图6，在上述各技术方案的基础上，该移位寄存器100还包括第九晶体管Tr9；第二电容C2的第一极通过第九晶体管Tr9与第一节点N1电连接；其中，第九晶体管Tr9的第一极与第一节点电连接N1、第二极与第二电容C2的第一极电连接、栅极与第二电平信号输入端VGH电连接。

第九开关管Tr9在第二电平信号输入端VGH下可一直导通，提高第一晶体管Tr1第二极的电压，起到保护第一晶体管Tr1的作用。第九晶体管Tr9持续开启，将第一节点N1的高电平信号传输至第六晶体过Tr6的栅极以开启第六晶体管Tr6，移位寄存器100的输出端输出第二时钟信号CKV2的高电平信号，第二电容C2充电。

图8为本发明实施例提供的又一种移位寄存器的结构示意图，参见图8，移位寄存器还包括第二控制单元130和第三控制信号输入端GAS，第二控制单元130用于控制各移位寄存器100同时输出扫描信号；第二控制单元130包括第十五晶体管Tr15、第十六晶体管Tr16和第十七晶体管Tr17；第十五晶体管Tr15的第一极与第一电平信号输入端VGL电连接、第二极与第二节点N2电连接、栅极与移位寄存器100的第三控制信号输入端GAS电连接；第十六晶体管Tr16的第一极与第一电平信号输入端VGL电连接、第二极与第一节点N1电连接、栅极与移位寄存器100的第三控制信号输入端GAS电连接；第十七晶体管Tr17的第一极与第二电平信号输入端VGH电连接、第二极与移位寄存器100的输出端电连接、栅极与移位寄存器100的第三控制信号输入端GAS电连接。在放电阶段，第二控制单元130可以控制移位寄存器100同时输出多个驱动信号，实现全亮。

图9为本发明实施例提供的一种显示面板的结构示意图，参见图9，该显示面板包括多条沿第一方向1排列的扫描线21和多条沿第二方向2排列的多条数据线22，多条扫描线21和多条数据线22限定出多个像素区域。该显示面板还包括本发明实施例提供的扫描电路10；每个移位寄器的输出端对应电连接一条扫描线21。

本发明提供的显示面板，设置了第五时钟信号CKV5上的脉冲与第一时钟信号CKV1上的脉冲以及第二时钟信号CKV2上的脉冲在时序上存在交叠；第六时钟信号CKV6上的脉冲与第二时钟信号CKV2上的脉冲以及第三时钟信号CKV3上的脉冲在时序上存在交叠；第七时钟信号CKV7上的脉冲与第三时钟信号CKV3上的脉冲以及第四时钟信号CKV4上的脉冲在时序上存在交叠；第八时钟信号CKV8上的脉冲与第四时钟信号CKV4上的脉冲以及第一时钟信号CKV1上的脉冲在时序上存在交叠。该技术方案解决了显示面板出现暗线等不良显示的问题，消除了相邻两行像素电极之间存在的暗线，提升了显示面板的显示品质和用户体验。

图10为本发明实施例提供的另一种显示面板的结构示意图，参见图10，该显示面板上的扫描电路10包括：奇数级移位寄存器11位于显示面板的一侧，偶数级移位寄存器12位于显示面板相对的另一侧。奇数级移位寄存器11与偶数级移位寄存器12进行交错驱动，实现对扫描线的逐行扫描。

本发明实施例还提供了一种扫描电路的驱动方法，奇数级移位寄存器的第一至第三时钟信号输入端分别与第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线电连接；偶数级移位寄存器的第一至第三时钟信号输入端分别与第五时钟信号线、第六时钟信号线、第七时钟信号线和第八时钟信号线电连接。

该驱动方法包括：向第一至第八时钟信号线分别提供第一至第八时钟信号；其中，第i+4时钟信号相对于第i时钟信号具有延时时间T，T小于第一至第八时钟信号上的脉冲的时长。

本发明提供的扫描电路的驱动方法，设置了第五时钟信号CKV5上的脉冲与第一时钟信号CKV1上的脉冲以及第二时钟信号CKV2上的脉冲在时序上存在交叠；第六时钟信号CKV6上的脉冲与第二时钟信号CKV2上的脉冲以及第三时钟信号CKV3上的脉冲在时序上存在交叠；第七时钟信号CKV7上的脉冲与第三时钟信号CKV3上的脉冲以及第四时钟信号CKV4上的脉冲在时序上存在交叠；第八时钟信号CKV8上的脉冲与第四时钟信号CKV4上的脉冲以及第一时钟信号CKV1上的脉冲在时序上存在交叠。该技术方案解决了显示面板出现暗线等不良显示的问题，消除了相邻两行像素电极之间存在的暗线，提升了显示面板的显示品质和用户体验。

可选地，第i+1时钟信号的脉冲和第i时钟信号的脉冲不交叠，第i+5时钟信号的脉冲与第i+4时钟信号的脉冲不交叠，确保扫描电路输出时序的准确性。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种扫描电路，其特征在于，包括：

多个级联的移位寄存器；每个所述移位寄存器包括第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，用于根据各时钟信号输入端输入的时钟信号在输出端逐级输出扫描信号；

第8k+1级所述移位寄存器的第一至第三时钟信号输入端分别用于输入第一时钟信号、第二时钟信号和第三时钟信号；

第8k+3级所述移位寄存器的第一时钟至第三时钟信号输入端分别用于输入所述第二时钟信号、所述第三时钟信号和第四时钟信号；

第8k+5级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第三时钟信号、所述第四时钟信号和所述第一时钟信号；

第8k+7级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第四时钟信号、所述第一时钟信号和第二时钟信号；

第8k+2级所述移位寄存器的第一至第三时钟信号输入端分别用于输入第五时钟信号、第六时钟信号和第七时钟信号；

第8k+4级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第六时钟信号、所述第七时钟信号和第八时钟信号；

第8k+6级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第七时钟信号、所述第八时钟信号和第五时钟信号；

第8k+8级所述移位寄存器的第一至第三时钟信号输入端分别用于输入所述第八时钟信号、所述第五时钟信号和第六时钟信号；

其中，k为大于等于零的整数；第i+1时钟信号滞后于第i个时钟信号，第i+5时钟信号滞后于第i+4时钟信号，i为小于4的正整数，所述第一至第八时钟信号的波形和周期相同，均包括多个脉冲；

所述第五时钟信号上的脉冲与所述第一时钟信号上的脉冲以及所述第二时钟信号上的脉冲在时序上存在交叠；

所述第六时钟信号上的脉冲与所述第二时钟信号上的脉冲以及所述第三时钟信号上的脉冲在时序上存在交叠；

所述第七时钟信号上的脉冲与所述第三时钟信号上的脉冲以及所述第四时钟信号上的脉冲在时序上存在交叠；

所述第八时钟信号上的脉冲与所述第四时钟信号上的脉冲以及所述第一时钟信号上的脉冲在时序上存在交叠。

2.根据权利要求1所述的扫描电路，其特征在于，在一个扫描周期内，所述第一时钟信号上的脉冲在所述第二时钟信号上的脉冲之前，所述第二时钟信号上的脉冲在所述第三时钟信号上的脉冲之前，所述第三时钟信号上的脉冲在所述第四时钟信号上的脉冲之前；

所述第五时钟信号上的脉冲在所述第六时钟信号上的脉冲之前，所述第六时钟信号上的脉冲在所述第七时钟信号上的脉冲之前，所述第七时钟信号上的脉冲在所述第八时钟信号上的脉冲之前。

3.根据权利要求1所述的扫描电路，其特征在于，所述移位寄存器还包括第一触发信号输入端和第二触发信号输入端；

第n+2级移位寄存器的第一触发信号输入端与第n级所述移位寄存器的输出端电连接；第n级所述移位寄存器的第二触发信号输入端与第n+2级所述移位寄存器的输出端电连接；

所述移位寄存器还包括第一控制信号输入端和第二控制信号输入端；所述第一控制信号输入端和所述第二控制信号输入端输入的信号用于控制所述扫描电路实现正向扫描或者反向扫描。

4.根据权利要求3所述的扫描电路，其特征在于，所述移位寄存器包括扫描单元和第一控制单元；

所述扫描单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容和第二电容；所述扫描单元还包括第一电平信号输入端和第二电平信号输入端；

所述第一控制单元包括第一输入端、第二输入端、第三输入端、第四输入端、第一控制端、第二控制端、第一输出端和第二输出端；

所述第一晶体管的第一极与所述第一电平信号输入端电连接、第二极与第一节点电连接、栅极与第二节点电连接；

所述第二晶体管的第一极和栅极与所述第一控制单元的第一输出端电连接、第二极与所述第一节点电连接；

所述第三晶体管的第一极与所述第一电平信号输入端电连接、第二极与所述第二节点电连接、栅极与所述第二晶体管的第一极电连接；

所述第四晶体管的第一极与所述第二电平信号输入端电连接、第二极与所述第二节点电连接、栅极与所述第一控制单元的第二输出端电连接；

所述第五晶体管的第一极与所述第一电平信号输入端电连接、第二极与所述移位寄存器的输出端电连接、栅极与所述第二节点电连接；

所述第一电容的第一极与所述第一电平信号输入端电连接，所述第一电容的第二极与所述第二节点电连接；

所述第二电容的第一极与所述第一节点电连接，所述第二电容的第二极与所述移位寄存器的输出端电连接；

所述第六晶体管的第一极与所述移位寄存器的第二时钟信号输入端电连接、第二极与所述移位寄存器的输出端电连接、栅极与所述第二电容的第一极电连接；

所述第七晶体管的第一极与所述第一电平信号输入端电连接、第二极与所述第二节点电连接、栅极与所述第一节点电连接；

所述第八晶体管的第一极与所述第二晶体管的第一极电连接、第二极与所述第一节点电连接、栅极与所述第四晶体管的栅极电连接；

所述第一控制单元的第一控制端与所述第一控制信号输入端电连接、第二控制端与所述第二控制信号输入端电连接、第一输入端与所述第一触发信号输入端电连接、第二输入端与所述第二触发信号输入端电连接、第三输入端与所述第一时钟信号输入端电连接、第四输入端与所述第三时钟信号输入端电连接。

5.根据权利要求4所述的扫描电路，其特征在于，还包括第九晶体管；所述第二电容的第一极通过所述第九晶体管与所述第一节点电连接；其中，所述第九晶体管的第一极与所述第一节点电连接、第二极与所述第二电容的第一极电连接、栅极与所述第二电平信号输入端电连接。

6.根据权利要求4所述的扫描电路，其特征在于，所述第一控制单元包括第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；

所述第十一晶体管的第一极与所述第一触发信号输入端电连接、第二极与所述第二晶体管的第一极电连接、栅极与所述第一控制信号输入端电连接；

所述第十二晶体管的第一极与所述第二触发信号输入端电连接、第二极与所述第二晶体管的第一极电连接、栅极与所述第二控制信号输入端电连接；

所述第十三晶体管的第一极与所述第一时钟信号输入端电连接、第二极与所述第四晶体管的栅极电连接、栅极与所述第二控制信号输入端电连接；

所述第十四晶体管的第一极与所述第三时钟信号输入端电连接、第二极与所述第四晶体管的栅极电连接、栅极与所述第一控制信号输入端电连接。

7.根据权利要求6所述的扫描电路，其特征在于，所述第一至第十四晶体管均为N型或者P型晶体管。

8.根据权利要求4所述的扫描电路，其特征在于，所述移位寄存器还包括第二控制单元和第三控制信号输入端，所述第二控制单元用于控制各所述移位寄存器同时输出扫描信号；

所述第二控制单元包括第十五晶体管、第十六晶体管和第十七晶体管；

所述第十五晶体管的第一极与所述第一电平信号输入端电连接、第二极与所述第二节点电连接、栅极与所述移位寄存器的第三控制信号输入端电连接；

所述第十六晶体管的第一极与所述第一电平信号输入端电连接、第二极与所述第一节点电连接、栅极与所述移位寄存器的第三控制信号输入端电连接；

所述第十七晶体管的第一极与所述第二电平信号输入端电连接、第二极与所述移位寄存器的输出端电连接、栅极与所述移位寄存器的第三控制信号输入端电连接。

9.一种显示面板，其特征在于，包括多条沿第一方向排列的扫描线和多条沿第二方向排列的多条数据线，多条所述扫描线和多条所述数据线限定出多个像素区域，所述显示面板还包括权利要求1-8任一项所述的扫描电路；

每个所述移位寄存器的输出端对应电连接一条所述扫描线。

10.根据权利要求9所述的显示面板，其特征在于，奇数级所述移位寄存器位于所述显示面板的一侧，偶数级所述移位寄存器位于所述显示面板相对的另一侧。

11.一种用于权利要求1所述的扫描电路的驱动方法，其特征在于，奇数级所述移位寄存器的第一至第三时钟信号输入端分别与第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线电连接；

偶数级所述移位寄存器的第一至第三时钟信号输入端分别与第五时钟信号线、第六时钟信号线、第七时钟信号线和第八时钟信号线电连接；

所述驱动方法包括：

向所述第一至第八时钟信号线分别提供所述第一至第八时钟信号；

其中，第i+4时钟信号相对于第i时钟信号具有延时时间T，T小于所述第一至第八时钟信号上的脉冲的时长。

12.根据权利要求11所述的扫描电路的驱动方法，其特征在于，所述第i+1时钟信号的脉冲和第i时钟信号的脉冲不交叠，第i+5时钟信号的脉冲与第i+4时钟信号的脉冲不交叠。

Images