KR100400383B1 - 기준 전압원 회로 및 전압 피드백 회로 - Google Patents
기준 전압원 회로 및 전압 피드백 회로 Download PDFInfo
- Publication number
- KR100400383B1 KR100400383B1 KR1019970006563A KR19970006563A KR100400383B1 KR 100400383 B1 KR100400383 B1 KR 100400383B1 KR 1019970006563 A KR1019970006563 A KR 1019970006563A KR 19970006563 A KR19970006563 A KR 19970006563A KR 100400383 B1 KR100400383 B1 KR 100400383B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- reference voltage
- circuit
- current
- differential
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 소정값의 기준 전압이 발생하는 정상 동작점과, 소정값 미만의 기준 전압으로 동작이 안정되는 오동작점이 존재하는 경우에, 스타트 업 시에 오동작점을 소멸시켜서 정상 동작점에서 확실하게 안정되는 기준 전압원 회로를 제공하기 위한 것이다.
제 1 및 제 2 기준 전압 발생 회로(102a, 102b)의 기준 전압 출력 단자(102out)와, 연산 증폭기(103)의 전류 미러 회로(105)의 제 1 전류 입력 단자(4a)를 다이오드 소자(13)에 접속한다. 스타트 업 시에는 기준 전압 출력 단자(102out)에 발생하는 기준 전압(Vout)은 0v이며, 다이오드 소자(13)에 전류가 흐르고 연산 증폭기(103)에 오프셋 전압(Voff)이 발생하고, 오동작점이 소멸한다. 따라서 발생하는 기준 전압(Vout)은 상승하고, 오동작점을 통과하여 정상 동작점에서의 소정의 전압값이 된다. 이 상태에서는 다이오드 소자(13)는 컷 오프하고 오프셋 전압은 소멸한다.
Description
본 발명은 기준 전압원 회로 및 반도체 회로에 관한 것으로, 특히 그 동작 개시(스타트 업)를 오동작점에서 안정시키지 않고 정상 동작점에서 안정시키는 것의 개량에 관한 것이다.
기준 전압원 회로는 온도 변화나 회로의 전원 전압 변화에 의하지 않고 일정한 기준 전압을 발생하는 회로이며, 종래 다양한 회로가 고안되어 있다. 그 중에서 가장 일반적으로 널리 사용되고 있는 기준 전압원 회로에 대하여 도 13을 이용하여 설명하기로 한다.
도 13에서 7은 전류원, 102a는 제 1 기준 전압 발생 회로로서, 저항 소자(8)와 다이오드 소자(11)로 구성된다. 102b는 제 2 기준 전압 발생 회로로서, 2개의 저항 소자(9, 10)와 다이오드 소자(12)로 구성된다. 이 양 기준 전압 발생 회로(102a, 102b)는 기준 전압 출력 단자(102out)를 공유하고, 이 단자(102out)에 기준 전압을 발생한다. 103은 연산 증폭기로서 차동 증폭 회로(101) 및 반전 증폭기(6)를 갖는다. 상기 차동 증폭 회로(101)는 전류원(1)과, 2개의 PMOS 트랜지스터(2, 3)와, 2개의 NMOS 트랜지스터(4, 5)를 구비한다. 110은 인버터로서, PMOS 트랜지스터 (53)와, NMOS 트랜지스터 (54)를 갖는다. 23은 전압 제어 스위치로서, 상기 인버터(110)로부터의 출력을 받아서 전원 전압을 상기 기준 전압 출력 단자(102out)로 공급한다.
여기에서 PMOS 트랜지스터 (2)의 게이트 단자에 입력되는 전압을 V1로 하고,PMOS 트랜지스터(3)의 게이트 단자에 입력되는 전압을 V2로 하고, 기준 전압 출력 단자(102out)에 발생하는 기준 전압을 Vout라 한다. 다이오드 소자(11, 12)의 역 방향 포화 전류를 각각 Is1, Is2, 흐르는 전류값을 각각 I1, I2, 저항 소자(8∼10)의 저항을 각각 R1, R2, R3로 하면, 전압 Vout, V1, V2의 관계는 다음과 같이 표현된다.
(Vd는 다이오드(12)의 전압임)
또, 연산 증폭기(103)는 입력 전압(V1, V2)이 서로 같아지도록 전류원(7)에 피드백 전압을 발생시켜서 기준 전압(Vout)을 결정하기 때문에,
V1 = V2 또는 I1 * R1 = I2 * R2에서 I1 = I2가 된다. 따라서 이들 식에서 기준 전압 출력 단자(102out)에서 발생하는 기준 전압(Vout)은 다음의 수학식 1과 같이 계산된다.
[수학식 1]
즉, 기준 전압(Vout)을 나타내는 항에는 전원 전압을 나타내는 항이 나타나지 않으므로 기준 전압(Vout)은 전원 전압과는 관계없이 결정된다. 또, 상기 수학식 1 우변의 제 1 항 nVt * log (nVt * log(Is2 / Is1) / R2 / Is1+1)과, 제 2 항 R1 / R2 * nVt * log (Is2 / Is1)의 온도 계수의 극성이 반대로 되기 때문에 R1 / R2를 적절히 선택함으로써 온도 변화에 대해서도 변동하지 않는 기준 전압(Vout)을 발생할 수 있다.
그러나 이러한 종래의 기준 전압원 회로에는 2개의 직류 안정점이 존재한다는 문제점이 있다. 이하, 이 문제점을 설명하기로 한다.
도 8의 (a)에 기준 전압(Vout)과 입력 전압(V1, V2)의 관계를 도시한다. 도 8의 (a)에서 알 수 있는 바와 같이 전압 V1 = V2로 되는 점은 상기 수학식 1로 나타낸 기준 전압(Vout)의 값 이외에 기준 전압 Vout = 0으로도 성립한다. 또, 연산 증폭기 (103)의 특성상, 오프셋 전압(Voff)이 발생한 경우에는 이하의 조건에서 회로가 안정된다.
이 경우의 입력 전압(V1, V2)과 기준 전압(Vout)의 관계를 도 8의 (b)에 도시한다. 이 경우에는 전압(V1, V2)이 0v의 전위로부터 상승했다고 하면, 정상 동작점에 도달하기 전에 오동작점(Vx)에서 안정되어 버려서 정상 동작하지 않는다는 문제가 있다.
그래서 종래에는 도 13의 전압 제어 스위치(23) 및 인버터(110)를 이용하여 스타트 업 회로를 구성하고 있다. 즉, 전원이 온되면 당초 기준 전압(Vout)은 0v이므로 인버터(110)의 출력은 하이(high)로 된다. 그 때, 전압 제어 스위치(23)가 하이에서 온 하도록 구성하면 기준 전압(Vout)은 전원 전압 부근까지 순식간에 상승한다. 일단 상승된 인버터(110)의 출력이 로우(low)로 되어 전압 제어 스위치(23)가 오프하고, 이 상태에서 연산 증폭기(103)의 출력에 의해 전류원(7)의 출력 전류가 감소측으로 제어되어 입력 전압(V1, V2)이 저하하고, V1 = V2의 정상 동작점에 이르면 발생하는 기준 전압(Vout)은 소정의 값에서 안정된다.
그러나 상기 종래의 기준 전압원 회로에서는 다음과 같은 결점이 있다. 즉, 종래의 기준 전압원 회로에서는 기준 전압(Vout)이 소정의 값을 출력하고 있는 정상 동작 중에 인버터(110)가 기준 전압(Vout)에 의해 하이 신호를 출력하면 전압 제어 스위치(23)가 온하여, 출력 전압(Vout)이 전원 전압 부근까지 끌어올려지는 오동작이 생기기 때문에 이 오동작을 확실하게 방지하도록 인버터(110)의 임계치를 정밀하게 설정할 필요가 있다. 그러나 휴대형과 거치형이 존재하는 기기에서는, 그 내부에서 사용되는 아날로그 회로는 휴대형과 거치형의 모두 동일한 구성인 것이 사용되기 때문에, 예를들면 휴대용으로서는 2V의 전원 전압이, 거치용으로서는 5V의 전원 전압이 사용되는 경우에도 그 양방의 전원 하에서 안정되게 동작하는 것이 요구된다. 이 상황에서는 전자기기에 내장되는 기준 전압원 회로는 이것에 사용되는 전원 전압이 2V나 5V 등의 다양한 전압이라도 항상 정상으로 동작하는 것이 요구된다. 한편, 상기 인버터(110)의 임계치는 전원 전압에 따라 변동하므로 상기 종래의 기준 전압 발생 회로에서는 소정값(예를들면 2V)의 전원 전압에서 정상 동작하도록 정밀하게 설정된 경우라도 다른 소정값(예를들면 5V)의 전원 전압에서는 오동작하여 안정되게 스타트 업시키기가 어렵고, 따라서 다른 소정값의 전원 전압에서 사용하는 경우에는 다시 인버터(110)의 임계치를 정밀하게 다시 설정할 필요가 생겨서 기준 전압원 회로에 범용성이 없는 결점이 있다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 다양한 값의 전원 전압을 사용하는 경우라도 오동작하지 않고 항상 안정되게 스타트 업할 수 있는 기준 전압원 회로를 제공하고, 그 범용성을 갖게 하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시예에 따른 전압 피드백 회로의 전체 구성도
도 2는 본 발명의 제 2 실시예에 따른 기준 전압원 회로의 전체 구성도
도 3은 전류원의 구체적 구성예를 도시한 도면
도 4는 차동 증폭 회로의 구체적 구성예를 도시한 도면
도 5는 반전 증폭 회로의 구체적 구성예를 도시한 도면
도 6은 제어 회로를 구성하는 다이오드 소자의 구체적 구성예를 도시한 도면
도 7의 (a)는 본 발명의 제 2 실시예에 따른 기준 전압원 회로의 스타트 업 시의 다이오드 소자의 작용을 도시한 모식도, (b)는 본 발명의 제 2 실시예에 따른 기준 전압원 회로 동작의 안정시의 다이오드 소자의 작용을 도시한 모식도
도 8의 (a)는 오동작점의 설명도, (b)는 연산 증폭기에 오프셋 전압이 존재하는 경우의 오동작점의 설명도, (c)는 본 발명에서 오동작점을 소멸시킨 경우의 동작설명도
도 9는 본 발명의 제 3 실시예에 따른 기준 전압원 회로의 전체구성도
도 10은 본 발명의 제 4 실시예에 따른 기준 전압원 회로의 전체 구성도
도 11은 차동 비교기의 구체적 구성예를 도시한 도면
도 12는 본 발명의 제 5 실시예에 따른 기준 전압원 회로의 전체 구성도
도 13은 종래예의 기준 전압원 회로의 전체 구성을 도시한 도면
* 도면의 주요 부분에 대한 부호의 설명 *
1, 32 : 정전류원
4a : 제 1 전류 입력 단자(오프셋 전압 입력 단자)
4b : 제 2 전류 입력 단자 6 : 반전 증폭기
6a : 출력 단자 7 : 전류원
7a : 제어 단자 8, 9 : 저항 소자
10 : 다른 저항 소자 11, 12 : 다이오드 소자
13 : 다이오드 소자(제어 회로) 14 : 내부 제 1 부위
15 : 내부 제 2 부위 Vo : 고전압원
23 : 전압 제어 스위치 24 : 차동 비교기
101 : 차동 증폭 회로 102a : 제 1 기준 전압 발생 회로
102b : 제 2 기준 전압 발생 회로 102out : 기준 전압 출력 단자
103, 135 : 연산 증폭기 104 : 차동 전류 증폭기
105 : 전류 미러 회로 105a : 제 1 전류 출력 단자
105b : 제 2 전류 출력 단자 131 : 전류원
131a : 피드백 단자 132 : 제 1 전압 발생 회로
133 : 제 2 전압 발생 회로 134 : 제어 회로
136 : 전압 출력 단자
상기 문제점을 해결하기 위해 본 발명에서는 첫째로, 오동작을 소멸시킴으로써 회로를 정상 동작점에서 확실하게 안정시킨다. 둘째로, 인버터를 채용하지 않고, 차동 비교기를 이용하여 스타트 업 회로를 구성함으로써 임계치를 고려할 필요를 없앤다.
이상의 목적을 달성하기 위해 청구항 1에 기재한 본 발명의 기준 전압원 회로는, 내부 제 1 부위의 전압값과 내부 제 2 부위의 전압값이 일치하는 정상 동작점 및 이 정상 동작점 이외의 다른 안정점에서 동작이 안정되는 기준 전압원 회로에 있어서, 제어 단자를 갖고, 이 제어 단자에 입력되는 제어 신호에 따른 값의 전류를 흐르게 하는 전류원과, 기준 전압 출력 단자를 공유하는 동시에, 상기 전류원으로부터 전류를 받아서 상기 기준 전압 출력 단자에 기준 전압을 발생시키는 동시에 상기 내부 제 1 부위 및 내부 제 2 부위를 각각 갖고, 이 각 부위에 각각 전압을 발생시키는 제 1 및 제 2 기준 전압 발생 회로와, 상기 제 1 부위 및 제 2 부위의 양전압을 차동 신호로서 입력하고, 이 차동 신호를 증폭하고, 이 증폭 차동 신호를 구성하는 2개의 신호 중 한쪽을 출력 단자로부터 출력하고, 이 출력 신호를 제어 신호로서 상기 전류원의 제어 단자에 인가하는 연산 증폭기와, 기준 전압원 회로의 동작 개시시에 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 발생하는 기준 전압을 감시하고, 이 기준 전압이 설정값 미만인 경우에는 상기 연산 증폭기로 입력되는 2개의 입력 전압 사이에 오프셋 전압을 발생시켜서 상기 다른 안정점을 소멸시키는 제어 회로를 포함하는 것을 특징으로 한다.
청구항 2에 기재한 발명은 상기 청구항 1에 기재한 기준 전압원 회로에 있어서, 상기 제어 회로에서 사용하는 설정값은, 상기 정상 동작점에서의 기준 전압의 값과, 상기 다른 안정점에서의 기준 전압의 값 사이의 전압값인 것을 특징으로 한다.
청구항 3에 기재한 발명은, 상기 청구항 1에 기재한 기준 전압원 회로에 있어서, 제어 회로는 제 1 및 제 2 기준 전압 발생 회로의 기준 전압이 설정값 이상인 경우에는 연산 증폭기로 입력되는 2개의 입력 전압 사이에 오프셋 전압을 발생시키지 않도록 연산 증폭기를 제어하는 것을 특징으로 한다.
청구항 4에 기재한 발명은, 상기 청구항 1에 기재한 기준 전압원 회로에 있어서, 연산 증폭기는 차동 증폭 회로를 갖고, 상기 차동 증폭 회로는, 정전류원과, 상기 정전류원으로부터 전류가 공급되는 동시에, 상기 제 1 및 제 2 기준 전압 발생 회로의 내부 제 1 부위 및 내부 제 2 부위의 양전압이 차동 신호로서 입력되고, 이 차동 신호를 증폭하는 차동 전류 증폭부와, 상기 차동 전류 증폭부의 증폭 차동 신호가 입력되는 제 1 및 제 2 전류 입력 단자를 갖고, 상기 제 1 전류 입력 단자에 입력되는 신호의 값에 비례한 값이며, 또 이 신호와 같은 극성의 전류를 상기 제 2 전류 입력 단자로부터 빼내는 전류 미러 회로를 포함하며, 상기 제 2 전류 입력 단자가 차동 증폭 회로의 출력 단자로 되는 것을 특징으로 한다.
청구항 5에 기재한 발명은, 상기 청구항 4에 기재한 기준 전압원 회로에 있어서, 연산 증폭기는 추가로 반전 증폭기를 구비하며, 상기 반전 증폭기는, 정전류원을 내장하는 동시에, 차동 증폭 회로의 출력 단자의 전압을 반전증폭하는 것을 특징으로 한다.
청구항 6에 기재한 발명은, 상기 청구항 1에 기재한 기준 전압원 회로에 있어서, 상기 전류원은 1개의 트랜지스터를 갖고, 상기 트랜지스터는 그 전류 제어 단자가 상기 제어 단자로서 할당되는 것을 특징으로 한다.
청구항 7에 기재한 발명은, 상기 청구항 5에 기재한 기준 전압원 회로에 있어서, 상기 전류원은, 상기 반전 증폭기에 의해 겸용되는 것을 특징으로 한다.
청구항 8에 기재한 발명은, 상기 청구항 1에 기재한 기준 전압원 회로에 있어서, 상기 제 1 기준 전압원 발생 회로는 상기 전류원에 일단이 접속된 저항 소자와, 상기 저항 소자의 타단에 양극이 접속되고, 음극이 저전압원에 접속된 다이오드 소자를 포함하며, 상기 저항 소자와 상기 다이오드 소자의 접속점이 상기 내부 제 1 부위이며, 상기 전류원과 상기 저항 소자의 접속점이 상기 기준 전압 출력 단자인 것을 특징으로 한다.
청구항 9에 기재한 발명은, 상기 청구항 1에 기재한 기준 전압원 회로에 있어서, 상기 제 2 기준 전압원 발생 회로는, 상기 전류원에 일단이 접속된 저항 소자와, 상기 저항 소자의 타단에 일단이 접속된 다른 저항 소자와, 상기 다른 저항 소자의 타단에 양극이 접속되고, 음극이 저전압원에 접속된 다이오드 소자를 포함하며, 상기 저항 소자와 상기 다른 저항 소자의 접속점이 상기 내부 제 2 부위이며, 상기 저항 소자와 상기 전류원의 접속점이 상기 기준 전압 출력 단자인 것을 특징으로 한다.
청구항 10에 기재한 발명은, 상기 청구항 3에 기재한 기준 전압원 회로에 있어서, 제어 회로는, 다이오드 소자로 구성되며, 이 다이오드 소자는 그 양극이 상기 연산 증폭기의 전류 미러 회로의 제 1 전류 입력 단자에 접속되며, 그 음극이 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 접속되는 것을 특징으로 한다.
청구항 11에 기재한 발명은, 상기 청구항 10에 기재한 기준 전압원 회로에 있어서, 상기 다이오드 소자는, 다이오드 접속한 트랜지스터 또는 접합 다이오드로 구성되는 것을 특징으로 한다.
청구항 12에 기재한 본 발명의 기준 전압원 회로는, 내부 제 1 부위의 전압 값과 내부 제 2 부위의 전압값이 일치하는 정상 동작점 및 이 정상 동작점 이외의 다른 안정점에서 동작이 안정되는 기준 전압원 회로에 있어서, 제어 단자를 갖고, 이 제어 단자에 입력되는 제어 신호에 따른 값의 전류를 흐르게 하는 전류원과, 기준 전압 출력 단자를 갖는 동시에, 상기 전류원으로부터 전류를 받아서 상기 기준 전압 출력 단자에 기준 전압을 발생시키는 동시에, 상기 내부 제 1 부위 및 내부 제 2 부위를 각각 갖고, 이 각 부위에 각각 전압을 발생시키는 제 1 및 제 2 기준전압 발생 회로와, 상기 제 1 부위 및 제 1 부위의 양전압을 차동 신호로서 입력하고, 이 차동 신호를 증폭하고, 이 증폭 차동 신호를 구성하는 2개의 신호중 한쪽을 출력 단자로부터 출력하고, 이 출력 신호를 제어신호로서 상기 전류원의 제어 단자에 인가하는 연산 증폭기와, 2개의 입력 단자를 갖고 이 양 입력 단자가 상기 연산 증폭기에서 거의 일정 전압이 되는 점과, 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 각각 접속되고, 상기 기준 전압 출력 단자의 기준 전압과 상기 일정 전압을 비교하는 차동 비교기와, 상기 차동 비교기의 비교 결과 신호를 받아서 이 비교 결과 신호에 따라 고전압원을 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 접속하는 전압 제어 스위치를 포함한 것을 특징으로 한다.
청구항 13에 기재한 발명은, 상기 청구항 12에 기재한 기준 전압원 회로에 있어서, 연산 증폭기는 차동 증폭 회로를 갖고, 상기 차동 증폭 회로는, 정전류원과, 상기 정전류원으로부터 전류가 공급되는 동시에, 상기 제 1 및 제 2 기준 전압 발생 회로의 내부 제 1 부위 및 내부 제 2 부위의 양전압이 차동 신호로서 입력되고, 이 차동 신호를 증폭하는 차동 전류 증폭부와, 상기 차동 전류 증폭부의 증폭 차동 신호가 입력되는 제 1 및 제 2 전류 입력 단자를 갖고, 상기 제 1 전류 입력 단자에 입력되는 신호의 값에 비례한 값이며, 또 이 신호와 같은 극성의 전류를 상기 제 2 전류 입력 단자로부터 빼내는 전류 미러 회로를 포함하며, 상기 제 2 전류 입력 단자가 차동 증폭 회로의 출력 단자로 되는 것을 특징으로 한다.
청구항 14에 기재한 발명은, 상기 청구항 13에 기재한 기준 전압원 회로에있어서, 상기 연산 증폭기에서 거의 일정 전압이 되는 점은, 상기 전류 미러 회로의 제 1 전류 입력 단자인 것을 특징으로 한다.
청구항 15에 기재한 발명은, 상기 청구항 13에 기재한 기준 전압원 회로에 있어서, 연산 증폭기는 다시 반전 증폭기를 포함하며, 상기 반전 증폭기는, 정전류원을 내장하는 동시에, 차동 증폭 회로의 출력 단자의 전압을 반전 증폭하는 것을 특징으로 한다.
청구항16에 기재한 발명은, 상기 청구항 12에 기재한 기준 전압원 회로에 있어서, 상기 전류원은 1개의 트랜지스터를 갖고, 상기 트랜지스터는 그 전류 제어 단자가 상기 제어 단자로서 할당되는 것을 특징으로 한다.
청구항 17에 기재한 발명은, 상기 청구항 15에 기재한 기준 전압원 회로에 있어서, 상기 전류원은, 상기 반전 증폭기에 의해 겸용되는 것을 특징으로 한다.
청구항 18에 기재한 발명은, 상기 청구항 12에 기재한 기준 전압원 회로에 있어서, 상기 제 1 기준 전압원 발생 회로는, 상기 전류원에 일단이 접속된 저항 소자와, 상기 저항 소자의 타단에 양극이 접속되고, 음극이 저전압원에 접속된 다이오드 소자를 포함하며, 상기 저항 소자와 상기 다이오드 소자의 접속점이 상기 내부 제 1 부위이며, 상기 전류원과 상기 저항 소자의 접속점이 상기 기준 전압 출력 단자인 것을 특징으로 한다.
청구항 19에 기재한 발명은, 상기 청구항 12에 기재한 기준 전압원 회로에 있어서, 상기 제 2 기준 전압 발생 회로는, 상기 전류원에 일단이 접속된 저항 소자와, 상기 저항 소자의 타단에 일단이 접속된 다른 저항 소자와, 상기 다른 저항소자의 타단에 양극이 접속되고, 음극이 저전압원에 접속된 다이오드 소자를 포함하며, 상기 저항 소자와 상기 다른 저항 소자의 접속점이 상기 내부 제 2 부위이며, 상기 저항 소자와 상기 전류원의 접속점이 상기 기준 전압 출력 단자인 것을 특징으로 한다.
청구항 20에 기재한 발명은, 상기 청구항 12에 기재한 기준 전압원 회로에 있어서, 상기 전압 제어 스위치는, 상기 연산 증폭기의 상기 점에서의 일정 전압이 제 1 및 제 2 기준 전압 발생 회로의 기준 전압보다 높을 때의 차동 비교기의 비교 결과 신호를 받아서, 고전압원을 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 접속하는 것을 특징으로 한다.
청구항 21에 기재한 본 발명의 피드백 회로는, 출력 전압을 설정 전압으로 피드백 제어하는 전압 피드백 회로에 있어서, 전류원과, 피드백 단자를 갖고, 이 피드백 단자에 입력되는 제어 신호에 따른 값의 전류를 흐르게 하는 전류원과, 전압 출력 단자를 공유하는 동시에, 상기 전류원으로부터 전류를 받아서 전압을 발생하고, 이 전압을 상기 전압 출력 단자로부터 출력하는 동시에, 각각 내부 소정 부위에 참조 전압을 발생시키는 제 1 및 제 2 전압 발생 회로와, 상기 제 1 및 제 2 전압 발생 회로의 상기 각 참조 전압을 차동 신호로서 입력하고, 이 차동 신호를 증폭하고, 이 증폭 차동 신호를 구성하는 2개의 신호중 한쪽을 출력하고, 이 출력 신호를 상기 제어 신호로서 상기 전류원의 피드백 단자에 인가하는 연산 증폭기와, 전압 피드백 회로의 동작 개시시에 상기 제 1 및 제 2 전압 발생 회로의 전압 출력 단자로부터의 출력 전압을 감시하고, 이 출력 전압이 원하는 전압값 미만인 경우에는 상기 연산 증폭기로 입력되는 2개의 입력 전압 사이에 오프셋 전압을 발생시키는 제어 회로를 포함하는 것을 특징으로 한다.
청구항 22에 기재한 발명은, 상기 청구항 21에 기재한 전압 피드백 회로에 있어서, 상기 제어 회로의 원하는 전압값은, 미리 설정한 복수의 전압값중 임의의 전압값으로 절환 가능한 것을 특징으로 한다.
청구항 23에 기재한 발명은, 상기 청구항 21에 기재한 전압 피드백 회로에 있어서, 상기 제어 회로는, 전압 출력 단자로부터의 출력 전압이 원하는 출력값 이상인 경우에는 상기 연산 증폭기로 입력되는 2개의 입력 전압 사이에 오프셋 전압을 발생시키지 않도록 상기 연산 증폭기를 제어하는 것을 특징으로 한다.
청구항 24에 기재한 발명은, 상기 청구항 21에 기재한 전압 피드백 회로에 있어서, 전압 피드백 회로는, 기준 전압을 발생하는 기준 전압원 회로를 구성하는 것을 특징으로 한다.
이상의 구성에 의해 청구항 1 내지 청구항 11 및 청구항 21 내지 청구항 24에 기재한 발명의 기준 전압원 회로 및 전압 피드백 회로에서는 동작 개시시(스타트 업 시)에는 연산 증폭기의 오프셋 전압으로 정상 동작점 이외의 다른 안정 동작점(오동작점)이 소멸하므로 정상 동작점에서 확실하고 안정되게 동작한다.
특히 청구항 3 및 청구항 23에 기재한 발명의 기준 전압원 회로 및 전압 피드백 회로에서는 정상 동작점에서의 안정 동작 후에는 연산 증폭기의 오프셋 전압은 없어지므로 기준 전압 발생 회로 및 전압 피드백 회로는 소정의 기준 전압을 정밀하게 출력한다.
또, 청구항 12 내지 청구항 20에 기재한 발명의 기준 전압원 회로에서는 동작 개시시에는 그 기동을 차동 비교기의 출력에 기초하여 전압 제어 스위치의 동작으로 행하므로 종래의 인버터를 이용한 경우와 같이 임계치를 고려할 필요가 없고, 따라서 다양한 값의 전원 전압을 이용해도 기준 전압원 회로는 오동작점에서 안정시키지 않고 확실하게 정상 동작점에서 안정되게 동작하게 된다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 본 발명의 실시예를 도면을 참조하여 설명하기로 한다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 의한 전압 피드백 회로의 구성도이다. 도 1에서 131은 전류원, 132는 제 1 전압 발생 회로, 133은 제 2 전압 발생 회로, 134는 제어 회로, 135는 연산 증폭기이다.
상기 전류원(131)은 피드백 단자(131a)를 갖고, 이 단자(131a)에 입력되는 제어 신호에 따른 값의 전류를 출력한다.
상기 제 1 및 제 2 전압 발생 회로(132, 133)는 전압 출력 단자(136)를 공유하는 동시에, 상기 전류원(131)으로부터 전류를 받아서 상기 전압 출력 단자(136)에 전압을 발생시킨다. 이 양 전압 발생 회로(132, 133)는 각 내부 소정점에 생기는 참조 전압이 차동 신호(139)로서 상기 연산 증폭기(135)에 입력된다.
상기 연산 증폭기(135)는 입력된 차동 신호(139)를 구성하는 2개의 신호(137, 138) 사이의 차전압을 차동 증폭하고, 그 차동 증폭 신호를 구성하는 2개의 신호중 어느 한쪽을 제어 신호(135a)로서 상기 전류원(131)의 피드백 단자(131a)에 출력한다.
상기 제어 회로(134)는 미리 상기 전압 출력 단자(136)에 발생할 원하는 전압값을 복수개 기억하고 있고, 그 복수개 중에서 어느 하나의 원하는 전압값을 선택할 수 있다. 또, 이 제어 회로(134)는 전압 피드백 회로의 동작 개시시에 상기 전압 출력 단자(136)에 발생한 전압을 입력하고, 이 입력 전압값을 상기 선택한 원하는 전압값과 비교하여 이 입력 전압값이 상기 원하는 전압값 미만인 경우에는 오프셋 제어 신호(139)를 상기 연산 증폭기(135)에 출력하고, 한편 그 입력 전압값이 상기 원하는 전압값 이상인 경우에는 그 오프셋 제어 신호(139)의 출력을 정지한다. 연산 증폭기(135)는 상기 오프셋 제어 신호(139)를 받은 경우에는 상기 제 1 및 제 2 전압 발생 회로(132, 133)로부터의 참조 전압(137, 138) 사이에 오프셋 전압(Voff)을 인가하고, 이 참조 전압 사이의 차전압이 상기 오프셋 전압(Voff)과 일치했을 때, 제어 신호(135a)를 출력하지 않는다.
따라서 전압 출력 단자(136)에 발생한 전압을 V로 나타내고, 제 1 및 제 2 전압 발생 회로(132, 133)의 참조 전압을 각각 F1(V), F2(V)로 나타내면 이 전압 피드백 회로 전체는 연산 증폭기(135)의 2개의 입력 전압 F1(V), F2(V)가 같아지도록 피드백 되고, 2개의 참조 전압이 F1(V) = F2(V)의 점에서 안정되고, 이 때의 전압값(V)이 전압 출력 단자(136)에 출력된다.
그러나 F1(V) = F2(V)가 되는 점이 2점 이상 존재하는 경우는 전압 피드백 회로는 그 어느 하나의 점에서 안정되므로, 그 안정점의 전압값이 의도한 원하는전압값이 아닌 경우에는 전압 피드백 회로는 오동작되고 만다.
본 전압 피드백 회로에서는 상기 안정된 전압값을 제어 회로(134)가 감시하고, 이 안정된 전압값이 원하는 전압값이 아닌 경우에는 제어 회로(134)는 연산 증폭기(135)에 오프셋 전압을 발생시켜서 전압 피드백 회로가 다른 안정점에서 동작하도록 전류원(131)을 제어한다. 그 후, 전압 출력 단자(136)에 발생한 전압이 상기 원하는 전압값에 가까워지면, 제어 회로(134)는 연산 증폭기(135)에 오프셋 전압을 해소시키고, 상기 원하는 전압값에서 안정되도록 전류원(131)을 제어한다.
따라서 본 전압 피드백 회로에 의하면 원하는 동작점에서 확실히 안정되게 동작시키는 것이 가능하다.
(제 2 실시예)
도 2는 본 발명의 제 2 실시예를 나타낸 것으로서, 상기 전압 피드백 회로를 기준 전압원 회로에 적용한 예를 나타낸다.
도 2에서 7은 제어 단자(7a)를 갖는 전류원, 102a 및 102b는 각각 제 1 및 제 2 기준 전압 발생 회로, 103은 연산 증폭기, 13은 제어 회로이다.
상기 전류원(7)은 상기 제어 단자(7a)에 입력되는 제어 신호에 따른 값의 전류를 흐르게 한다. 이 전류원(7)은 통상 도 3의 (a)에 도시하는 PMOS형 트랜지스터(25), 도 3의 (b)에 도시하는 PNP 트랜지스터(26), 또는 도 3의 (c)에 도시하는 저항 소자(27) 및 PNP 트랜지스터(28)에 의해 구성되고, 그 각 트랜지스터의 전류 제어 단자가 상기 제어 단자(7a)가 된다.
또, 상기 제 1 및 제 2 기준 전압 발생 회로(102a, 102b)는 기준 전압 출력단자(102out)를 공용하고, 상기 전류원(7)으로부터 이 기준 전압 출력 단자(102out)에 전류가 공급된다. 제 1 기준 전압 발생 회로(102a)는 저항 소자(8)와 다이오드 소자(11)로 이루어진다. 상기 저항 소자(8)는 그 일단이 기준 전압 출력 단자(102out) 에 접속되고, 그 타단은 상기 다이오드 소자(11)의 양극이 접속되고, 다이오드 소자(11)의 음극은 저전압원에 접속(접지)된다. 상기 저항 소자(8)와 다이오드 소자(11)의 접속점은 내부 제 1 부위 (14)로 된다. 상기 제 2 기준 전압 발생 회로(102b)는 저항 소자(9)와 다른 저항 소자(10) 및 다이오드 소자(12)로 이루어진다. 상기 저항 소자(9)는 그 일단이 기준 전압 출력 단자(102out)에 접속되고, 그 타단은 상기 다른 저항 소자(10)의 일단에 접속되고, 다른 저항 소자(10)의 타단은 상기 다이오드 소자(11)의 양극이 접속되고, 다이오드 소자(11)의 음극은 저전압원에 접속(접지)된다. 상기 2개의 저항 소자(9, 10)의 접속점은 내부 제 2 부위(15)로 된다.
또, 상기 연산 증폭기(135)는 차동 증폭 회로(101)와 반전 증폭기(6)를 구비한다. 상기 차동 증폭 회로(101)는 정전류원(1)과 2개의 트랜지스터(2, 3)를 갖는 차동 전류 증폭부(104)와, 다른 2개의 트랜지스터(4, 5)를 갖는 전류 미러 회로(105)를 구비한다.
상기 차동 증폭 회로(101)의 구체적인 내부 구성을 도 4에 도시한다. 도 4에서 정전류원(1)은 일단이 고전압원(Vo)에 접속된 2개의 PMOS 트랜지스터(33, 35)와 저항 소자(34)로 구성된다. PMOS 트랜지스터(33) 및 저항 소자(34)는 함께 작용하여 바이어스 전압을 발생하여 PMOS 트랜지스터(5)의 게이트에 공급하고, PMOS 트랜지스터(35)가 정전류를 공급 출력한다. 정전류원(1)의 타단(즉, PMOS 트랜지스터(35)의 타단)에는 차동 전류 증폭부(104)가 접속된다. 차동 전류 증폭부(104)에서는 2개의 트랜지스터(2, 3)가 각각 P형(제 1 도전형)의 제 1 및 제 2 MOS 트랜지스터로 구성되며, 그 각 일단(소스)은 상기 정전류원(1)에 접속되고, 그 각 타단(드레인)은 상기 전류 미러 회로(105)에 접속되고, 그 각 게이트는 차동 증폭 회로(101)의 정상 입력 단자(2a) 및 역상 입력 단자(3a)를 취하고, 그 각 단자에는 상기 제 1 및 제 2 기준 전압 발생 회로(102a, 102b)의 내부 제 1 부위(14), 내부 제 2 부위(15)의 전압(V1, V2)이 차동 신호로서 입력되어 있고, 이 차동 신호를 증폭한다. 또, 상기 전류 미러 회로(105)에서는 2개의 트랜지스터(4, 5)는 모두 N형(제 2 도전형)의 MOS 트랜지스터로 이루어지며, 그 각 일단(드레인)은 제 1 및 제 2 전류 입력 단자(105a, 105b)로 되며, 이 양 단자가 상기 차동 전류 증폭부(104)의 2개의 MOS 트랜지스터(2, 3)의 타단(드레인)에 각각 접속된다. 상기 양 트랜지스터(4, 5)의 타단(소스)은 모두 저전압원에 접속(접지)되고, 그 각 게이트는 공통 접속되고, 이 접속점은 상기 제 1 전류 입력 단자(105a)에 접속된다. 따라서 전류 미러 회로(105)는 상기 제 1 전류 입력 단자(105a)에 입력되는 전류의 값에 비례한 값이고, 또 이 전류와 같은 극성의 전류를 상기 제 2 전류 입력 단자(105b)로부터 빼낸다. 상기 제 1 전류 입력 단자(105a)는 오프셋 전압 제어 단자(4a)에 접속되고, 상기 제 2 전류 입력 단자(105b)는 차동 증폭 회로(101)의 출력 단자(5a)로 된다. 상기 오프셋 전압 제어 단자(4a)로부터 소정값의 전류를 빼내면 차동 증폭 회로(101)의 차동 전류 증폭회로(104)로부터 흘러나오는 2개의 전류상호의 균형이 무너지고, 차동 전류 증폭부(104)로 입력되는 2개의 입력 전압(V1, V2)에 오프셋 전압(Voff) 이 부여된다.
도 5는 상기 반전 증폭기(6)의 내부 구성을 도시한 회로도이다. 이 내부 구성은 차동 증폭 회로(101)를 MOS 트랜지스터로 구성하는 경우에 반전 증폭기로서 일반적으로 이용되는 구성이다. 도 5에서 32는 정전류원으로서, 2개의 PMOS 트랜지스터(33, 40)와 저항 소자(34)로 이루어지며, PMOS 트랜지스터(33) 및 저항 소자(34)는 공동으로 작용하여 바이어스 전압을 발생하여 PMOS 트랜지스터(40)에 공급하고, PMOS 트랜지스터(40)가 정전류를 공급한다. 41은 용량 소자, 42는 저항 소자, 43은 PMOS 트랜지스터이다. 상기 PMOS 트랜지스터(43)의 게이트(6a)는 입력단자로서, 상기 차동 증폭 회로(101)의 출력 단자(5a)로부터의 출력 신호를 입력하고, 이 신호가 반전 증폭되어 출력 단자(6b)로부터 출력된다. 이 출력 단자(6b)로부터 출력되는 증폭 신호는 제어 신호로서 상기 전류원(7)의 제어 단자(7a)에 입력된다. 연산 증폭기(103)의 2개의 입력 전압(V1, V2)이 V1>V2의 관계일 때, 반전 증폭기(6)는 로우 신호를 출력하고, 전류원(7)은 출력 전류를 크게 한다. 한편, V1<V2 일 때 반전 증폭기(6)는 하이 신호를 출력하고, 전류원(7)은 출력 전류를 작게 한다. 상기 용량(41) 및 저항(42)은 회로의 위상 보상의 역할을 담당한다. 반전 증폭기(6)의 구성은 도 5에 도시한 것 외에 반전 증폭 작용을 나타내는 임의의 회로를 채용하는 것이 가능하다.
상기 제어 회로(13)는 다이오드 소자로 구성된다. 이 다이오드 소자는 정류 작용을 실현할 수 있는 구성, 예를들면 도 6의 (a)∼(e)에 도시한 바와 같이, PMOS트랜지스터(28), NMOS 트랜지스터(29), PNP 트랜지스터(30), NPN 트랜지스터(31)를 다이오드 접속한 구성, 또는 PN 접합 다이오드(32)를 이용한 것 등으로 구성된다. 이 다이오드 소자는 그 양극이 상기 기준 전압 출력 단자(102out)에 접속되고, 그 음극이 연산 증폭기(103)의 오프셋 전압 제어 단자(4a)에 접속된다. 이 다이오드 소자는 기준 전압 출력 단자(102out)에 발생한 기준 전압(Vout)이 연산 증폭기(103)의 오프셋 전압 제어 단자(4a)(즉, 전류 미러 회로(105)의 제 1 전류 입력 단자(105a)의 전압(설정값)(Vs) 미만(Vout<Vs)인 경우에는 이 다이오드 소자에 전류가 흘러서 오프셋 전압 제어 단자(4a)로부터 전류를 빼내고, 연산 증폭기(103)로 입력되는 2개의 입력 단자(V1, V2) 사이에 오프셋 전압(Voff)을 발생시키고, 한편 Vout≥Vs인 경우에는 다이오드 소자가 전류를 저지하여 상기 오프셋 전압(Voff)을 없앤다. 상기 설정값(Vs)은 도 8의 (b)에 도시한 바와 같이, 정상 동작점에서의 기준 전압(예를 들면 1.1v)과, 오동작점에서의 기준 전압(Vx(Vx<1.1v)) 사이의 전압값(예를들면 0.9v)으로 설정된다.
다음에, 동작을 설명하기로 한다. 본 기준 전압원 회로는 피드백 시스템으로서, 차동 증폭 회로(101)의 입력 전압(V1, V2)이 일치하도록 전류원(7)의 출력 전류가 차동 증폭 회로(101)에 의해 제어되고, 최종적으로는 전압 V1 = V2가 되어 기준 전압원 회로의 직류 동작점은 안정된다. 이때 출력되는 기준 전압(Vout)과 전압(V1, V2)의 관계는 도 8의 (a)에서 나타낸다. 이 경우, 종래에 문제가 되는 것은 이미 설명한 바와 같이, 직류 안정점이 2개 존재하는 것이다. 즉, V1 = V2 = 0v의 상태를 생각하면 연산 증폭기(103)의 출력은 하이 신호로 된다. 그 결과, 전류원(7)이 컷 오프한다. 전류원(7)이 컷 오프하면 V1 = V2 = 0v이므로 이 회로는 안정되고 만다. 또 도 8의 (b)에 도시한 바와 같이 연산 증폭기(103)의 특성상 2개의 입력 전압 사이에 오프셋 전압(Voff)이 발생하여 V2 - Voff = V1의 조건에서 기준 전압원 회로가 안정되는 경우에는 전압(V1, V2)은 V1 = V2 = Vx의 오동작점에서 안정하게 되고, 기준 전압 출력 단자(102out)의 기준 전압(Vout)은 정상 출력 전압(약 1.1v)으로까지 상승하지 않게 된다.
본 실시예에서는 상기 오동작점을 소거하기 위해 도 8의 (c)에 도시하는 바와 같이, 연산 증폭기(103)에 고의로 반대의 오프셋 전압(Voff(V1-Voff=V2))을 인가한다. 따라서 오동작점이 소거되고, 기준 전압(Vout)은 반드시 정상 동작점에서 안정된다.
그 경우, 연산 증폭기(103)에 정상적으로 오프셋 전압(Voff)이 인가되면 기준 전압원 회로의 출력 전압(Vout)에 오차가 생기고 더구나 전원 전압의 변동이나 온도 변동에 대하여 기준 전압원 회로의 출력 전압이 변동하여 출력 전압의 정밀도가 열화하는 결점이 새로 생긴다.
그래서 본 실시예에서는 이 결점을 해소하기 위해 기준 전압원 회로의 상승시에는 연산 증폭기(103)에 오프셋 전압을 갖게 하고, 기준 전압원 회로가 일단 상승된 후는 상기 오프셋 전압을 생기지 않도록 연산 증폭기(103)를 제어한다.
본 실시예에서는 이미 설명한 바와 같이, 기준 전압 출력 단자(102out)와 연산 증폭기(103)의 오프셋 전압 제어 단자(4a)를 제어 회로(다이오드 소자) (13)로 접속함으로써 오프셋 전압이 가변한 연산 증폭기(103)가 실현된다.
이하, 그 원리를 도 7을 이용하여 설명하기로 한다. 우선, 기준 전압원 회로가 기동할 때에는 연산 증폭기(103)의 오프셋 전압 제어 단자(4a)의 전압, 즉 전류 미러 회로(105)의 제 1 전류 입력 단자(105a)의 전압, 다시 말하면, NMOS 트랜지스터(4)의 드레인 전압은 약 0.9v 정도가 된다. 즉, NMOS 트랜지스터(4)의 드레인 전압을 그 게이트-소스간 전압과 같으며, 이 게이트-소스간 전압은 NMOS 트랜지스터 4)의 임계치 전압(통상, 0.7v 정도)보다도 약 0.2v 정도 높게 설정된다. 기준 전압 출력 단자(102out)의 기준 전압(Vout)은 스타트 업 시에는 0v이므로 도 7의 (a)에 도시하는 바와 같이, 다이오드 소자(13)에 전류가 흐른다. 차동 전류 증폭부(104)에서는 PMOS 트랜지스터(2)는 상기 다이오드 소자(13)에 전류가 흐르는 만큼 PMOS 트랜지스터(3)에 비하여 전류를 흐르게 할 필요가 있고, 따라서, PMOS 트랜지스터(2)의 게이트 전압은 PMOS 트랜지스터(3)에 비하여 낮아진다. 즉, 오프셋 전압(Voff)이 발생하여 전압(V2-Voff)이 전압(V1)이 된다. 따라서 기준 전압(Vout)이 상승하면 전압(V1)은 도 7의 (c)의 커브(V1)에 따라 전압(V2)은 커브(V2-Voff)에 따라 상승한다.
그 후, 기준 전압(Vout)이 오프셋 전압 제어 단자(4a)의 전압(즉, 0.9v)에 도달하면 다이오드 소자(13)가 컷 오프하여 비접속 상태가 되어 전류가 흐르지 않게 되어 상기 오프셋 전압(Voff)은 소멸한다. 따라서 전압(V2)은 도 7의 (c)에 도시하는 바와 같이 커브(V2)로 천이하고, 이 커브(V2)에 따라 상승한다.
그리고 기준 전압(Vout)이 약 1.1v가 되면(출력 전압(Vout)은 상기 수학식 1로부터 계산되고, R1 / R2 = 10 및 Is2 / Is1 = 10으로 하면, 약 1.1v에서 1.2v의범위에서 설정됨), 양 전압(V1, V2)은 도 11의 (c)의 커브(V1)과 커브(V2)의 교점에서 일치하고, 기준 전압원 회로는 이 점에서 안정된다. 이 점은 기준 전압원 회로의 정상 동작점이다. 따라서 기준 전압원 회로는 스타트 업하여 정상 동작점에서 안정되게 동작한다.
본 실시예에서는 다이오드 소자(13)의 작용에 의해 기준 전압원 회로의 스타트 업 시에는 연산 증폭기(103)에 오프셋 전압을 발생시켜서 오동작점을 소멸시키고, 그 후의 동작 안정시에는 상기 오프셋 전압을 소멸시켜서 소정값의 기준 전압을 발생시킬 수 있고, 정밀도가 높은 기준 전압원 회로를 제공할 수 있다.
( 제 3 실시예 )
다음에 본 발명의 제 3 실시예의 기준 전압원 회로를 도 3에 도시한다. 본 실시예에서는 상기 제 2 실시예에 비하여 도 2의 전류원(7)을 제거하고, 반전 증폭기(6)의 출력을 직접 기준 전압 출력 단자(102out)에 공급하여 이 출력 단자(102out)에 기준 전압(Vout)을 발생시키고 있다. 그 밖의 구성은 상기 제 2 실시예와 같다.
본 실시예의 회로 구성에 있어서도 다이오드 소자(13)는 제 2 실시예에서 서술한 것과 마찬가지로 작용하고, 연산 증폭기(103)의 오프셋 전압(Voff)은 스타트 업 시에는 존재하고, 기준 전압원 회로가 안정된 후는 소멸하므로 본 기준 전압원 회로는 오동작점에서 안정시키지 않고 상승하여 정상 동작점에서 안정되는 동시에, 소정의 값의 기준 전압을 발생하여 정밀도가 높게 동작하는 기준 전압원 회로가 제공된다.
( 제 4 실시예 )
다음에 도 10을 이용하여 본 발명의 제 4 실시예의 기준 전압원 회로를 설명하기로 한다.
도 10에서는 상기 제 2 실시예의 제어 회로(다이오드 소자) (13) 대신에 차동 비교기 (24)를 설치하는 동시에 종래와 같은 전압 제어 스위치 (23)를 배치한 것이다. 상기 전압 제어 스위치(23)는 온일 때 고전압원(Vo)을 기준 전압 출력 단자(102out)에 접속하여 출력되는 기준 전압(Vout)을 전원 전압으로 한다. 그 밖의 구성은 상기 제 2 실시예의 도 2∼도 4와 동일하므로 그 설명을 생략하기로 한다.
상기 차동 비교기(24)의 2개의 입력 단자는 기준 전압 출력 단자(102out)와, 연산 증폭기(103)의 오프셋 전압 제어 단자(4a)에 각각 접속된다. 상기 연산 증폭기(103)의 오프셋 전압 제어 단자(4a)의 전압(즉, 전류 미러 회로) (105)의 제 1 전류 입력 단자(105a)의 전압으로서, NMOS 트랜지스터(4)의 드레인 전압임)을 Vs라하면 이 전압(Vs)은 거의 일정 전압(약 0.9v 정도)으로 고정된다. 기준 전압 출력 단자(102out)의 기준 전압(Vout)은 최초 0v이며, 기준 전압원 회로가 상승하면 약 1.1V 정도로 상승한다. 따라서 차동 비교기(34)의 출력은 기준 전압원 회로의 스타트 업 시와 안정된 후에는 극성이 반대가 된다. 기준 전압원 회로의 스타트 업 시에 차동 비교기(24)의 출력(비교 결과 신호)에 의해 전압 제어 스위치(23)가 온 하도록 구성된다.
도 11은 상기 차동 비교기(24)의 1 구성예를 도시한다. 도 11에서 44, 46, 51은 PMOS 트랜지스터, 45는 저항 소자, 47, 48은 PMOS 트랜지스터, 49, 50은 NMOS트랜지스터, 52는 NMOS 트랜지스터이다. PMOS 트랜지스터(47, 48)의 게이트가 2개의 입력 단자이며, NMOS 트랜지스터(52)의 드레인이 출력 단자이다. 도 11의 구성은 하나의 회로예로서, 차동 비교기(24)는 입력 차동 전압을 증폭할 수 있는 것이면 어떤 구성이라도 된다.
따라서 기준 전압원 회로의 스타트 업 시에는 기준 전압 출력 단자(102out)의 기준 전압(Vout)은 일시적으로 전원 전압까지 순식간에 끌어올려지고, 그 후, 저하하여 정상 동작점에서 안정된다. 따라서 회로의 오동작점에서 안정시키지 않고, 먼저 정상 동작점에서 안정하여 확실하게 정상 동작한다.
또, 기준 전압원 회로가 상승한 후는 차동 비교기(24)의 출력 극성은 스타트 업 시와는 반대가 되므로 전압 제어 스위치(23)는 오프하고, 회로 동작에 영향을 주지는 않는다. 즉, 본 실시예에서는 종래와 같이 도 13의 인버터(104)를 이용하여 전압 제어 스위치(23)를 동작시키지 않고, 차동 비교기(24)를 이용하여 동작시키므로 임계치를 고려할 필요가 없고, 따라서 다양한 값의 전원 전압을 이용한 경우라도 기준 전압원 회로를 오동작점에서 안정시키지 않고 항상 정상 동작점에서 안정시킬 수 있다.
( 제 5 실시예 )
다음에 도 12를 이용하여 본 발명의 제 5 실시예의 기준 전압원 회로를 설명하기로 한다.
본 실시예에서는 상기 제 4 실시예에 비하여 도 10의 전류원(7)을 제외하고, 반전 증폭기(6)의 출력을 직접 기준 전압 출력 단자(102out)에 공급하고 있다. 그밖의 구성은 상기 제 4 실시예와 같다.
따라서 본 실시예의 회로 구성에 있어서도 반전 증폭기(6)의 출력을 이용하여 기준 전압 출력 단자(102out)에 기준 전압(Vout)을 발생시키므로 이미 서술한 차동 비교기(24)를 이용하여 전압 제어 스위치(23)를 동작시키면 안정되게 기준 전압원 회로를 상승할 수 있다.
또, 이상의 설명에서는 전압 피드백 회로를 기준 전압원 회로에 적용하였으나, 본 발명의 전압 피드백 회로는 그 밖의 반도체 회로에 적용해도 되는 것은 물론이다.
이상 설명한 바와 같이 청구항 1 내지 청구항 11 및 청구항 21 내지 청구항 24에 기재한 본 발명의 기준 전압원 회로 및 전압 피드백 회로에 의하면, 동작 개시시에는 연산 증폭기의 오프셋 전압으로 오동작점을 소멸시켰으므로 정상 동작점에서의 안정 동작을 확보하여 양호하게 스타트 업 할 수 있는 효과를 얻는다.
특히 청구항 3 및 청구항 23에 기재한 발명의 기준 전압원 회로 및 전압 피드백 회로에 의하면, 정상 동작점에서의 안정 동작 후는 연산 증폭기의 오프셋 전압을 없앴으므로 발생하는 전압을 원하는 전압값으로 정밀하게 확보할 수 있다.
또, 청구항 12 내지 청구항 20에 기재한 발명의 기준 전압원 회로에 의하면, 기준 전압원 회로의 동작 개시를 차동 비교기의 출력에 기초하여 전압 제어 스위치의 동작으로 행하므로 종래의 인버터를 이용한 경우와 같이 임계치를 고려할 필요가 없어지고, 따라서 다양한 값의 전원 전압을 이용해도 기준 전압원 회로를 오동작점에서 안정시키지 않고, 확실하게 정상 동작점에서 안정시킬 수 있다.
Claims (24)
- 내부 제 1 부위의 전압값과 내부 제 2 부위의 전압값이 일치하는 정상 동작점 및 이 정상 동작점 이외의 다른 안정점에서 동작이 안정되는 기준 전압원 회로에 있어서,제어 단자를 갖고, 이 제어 단자에 입력되는 제어 신호에 따른 값의 전류를 흐르게 하는 전류원과,기준 전압 출력 단자를 공유하는 동시에, 상기 전류원으로부터 전류를 받아서 상기 기준 전압 출력 단자에 기준 전압을 발생시키는 동시에 상기 내부 제 1 부위 및 내부 제 2 부위를 각각 갖고, 이 각 부위에 각각 전압을 발생시키는 제 1 및 제 2 기준 전압 발생 회로와,상기 제 1 부위 및 제 2 부위의 양전압을 차동 신호로서 입력하고, 이 차동 신호를 증폭하고, 이 증폭 차동 신호를 구성하는 2개의 신호 중 한쪽을 출력 단자로부터 출력하고, 이 출력 신호를 제어 신호로서 상기 전류원의 제어 단자에 인가하는 연산 증폭기와,기준 전압원 회로의 동작 개시시에 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 발생하는 기준 전압을 감시하고, 이 기준 전압이 설정값 미만인 경우에는 상기 연산 증폭기로 입력되는 2개의 입력 전압 사이에 오프셋 전압을 발생시켜서 상기 다른 안정점을 소멸시키는 제어 회로를 포함하는 것을 특징으로 하는 기준 전압원 회로.
- 제 1 항에 있어서,상기 제어 회로에서 사용하는 설정값은,상기 정상 동작점에서의 기준 전압의 값과, 상기 다른 안정점에서의 기준 전압의 값 사이의 전압값인 것을 특징으로 하는 기준 전압원 회로.
- 제 1 항에 있어서,상기 제어 회로는,제 1 및 제 2 기준 전압 발생 회로의 기준 전압이 설정값 이상인 경우에는 연산 증폭기로 입력되는 2개의 입력 전압 사이에 오프셋 전압을 발생시키지 않도록 연산 증폭기를 제어하는 것을 특징으로 하는 기준 전압원 회로.
- 제 1 항에 있어서,상기 연산 증폭기는 차동 증폭 회로를 갖고,상기 차동 증폭 회로는,정전류원과,상기 정전류원으로부터 전류가 공급되는 동시에, 상기 제 1 및 제 2 기준 전압 발생 회로의 내부 제 1 부위 및 내부 제 2 부위의 양전압이 차동 신호로서 입력되고, 이 차동 신호를 증폭하는 차동 전류 증폭부와,상기 차동 전류 증폭부의 증폭 차동 신호가 입력되는 제 1 및 제 2 전류 입력 단자를 갖고, 상기 제 1 전류 입력 단자에 입력되는 신호의 값에 비례한 값이며, 또 이 신호와 같은 극성의 전류를 상기 제 2 전류 입력 단자로부터 빼내는 전류 미러 회로를 포함하며,상기 제 2 전류 입력 단자가 차동 증폭 회로의 출력 단자로 되는 것을 특징으로 하는 기준 전압원 회로.
- 제 4 항에 있어서,상기 연산 증폭기는 추가로 반전 증폭기를 구비하며,상기 반전 증폭기는,정전류원을 내장하는 동시에, 차동 증폭 회로의 출력 단자의 전압을 반전 증폭하는 것을 특징으로 하는 기준 전압원 회로.
- 제 1 항에 있어서,상기 전류원은 1개의 트랜지스터를 갖고,상기 트랜지스터는 그 전류 제어 단자가 상기 제어 단자로서 할당되는 것을 특징으로 하는 기준 전압원 회로.
- 제 5 항에 있어서,상기 전류원은,상기 반전 증폭기에 의해 겸용되는 것을 특징으로 하는 기준 전압원 회로.
- 제 1 항에 있어서,상기 제 1 기준 전압 발생 회로는,상기 전류원에 일단이 접속된 저항 소자와,상기 저항 소자의 타단에 양극이 접속되고, 음극이 저전압원에 접속된 다이오드 소자를 포함하며,상기 저항 소자와 상기 다이오드 소자의 접속점이 상기 내부 제 1 부위이며,상기 전류원과 상기 저항 소자의 접속점이 상기 기준 전압 출력 단자인 것을 특징으로 하는 기준 전압원 회로.
- 제 1 항에 있어서,상기 제 2 기준 전압원 발생 회로는,상기 전류원에 일단이 접속된 저항 소자와,상기 저항 소자의 타단에 일단이 접속된 다른 저항 소자와,상기 다른 저항 소자의 타단에 양극이 접속되고, 음극이 저전압원에 접속된 다이오드 소자를 포함하며,상기 저항 소자와 상기 다른 저항 소자의 접속점이 상기 내부 제 2 부위이며,상기 저항 소자와 상기 전류원의 접속점이 상기 기준 전압 출력 단자인 것을 특징으로 하는 기준 전압원 회로.
- 제 3 항에 있어서,상기 제어 회로는,다이오드 소자로 구성되며, 이 다이오드 소자는 그 양극이 상기 연산 증폭기의 전류 미러 회로의 제 1 전류 입력 단자에 접속되며, 그 음극이 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 접속되는 것을 특징으로 하는 기준 전압원 회로.
- 제 10 항에 있어서,상기 다이오드 소자는,다이오드 접속한 트랜지스터 또는 접합 다이오드로 구성되는 것을 특징으로 하는 기준 전압원 회로.
- 내부 제 1 부위의 전압값과 내부 제 2 부위의 전압값이 일치하는 정상 동작점 및 이 정상 동작점 이외의 다른 안정점에서 동작이 안정되는 기준 전압원 회로에 있어서,제어 단자를 갖고, 이 제어 단자에 입력되는 제어 신호에 따른 값의 전류를 흐르게 하는 전류원과,기준 전압 출력 단자를 갖는 동시에, 상기 전류원으로부터 전류를 받아서 상기 기준 전압 출력 단자에 기준 전압을 발생시키는 동시에, 상기 내부 제 1 부위및 내부 제 2 부위를 각각 갖고, 이 각 부위에 각각 전압을 발생시키는 제 1 및 제 2 기준 전압 발생 회로와,상기 제 1 부위 및 제 2 부위의 양전압을 차동 신호로서 입력하고, 이 차동 신호를 증폭하고, 이 증폭 차동 신호를 구성하는 2개의 신호중 한쪽을 출력 단자로부터 출력하고, 이 출력 신호를 제어 신호로서 상기 전류원의 제어 단자에 인가하는 연산 증폭기와,2개의 입력 단자를 갖고 이 양 입력 단자가 상기 연산 증폭기에서 거의 일정 전압이 되는 점과, 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 각각 접속되고, 상기 기준 전압 출력 단자의 기준 전압과 상기 일정 전압을 비교하는 차동 비교기와,상기 차동 비교기의 비교 결과 신호를 받아서 이 비교 결과 신호에 따라 고 전압원을 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 접속하는 전압 제어 스위치를 포함한 것을 특징으로 하는 기준 전압원 회로.
- 제 12 항에 있어서,상기 연산 증폭기는 차동 증폭 회로를 갖고,상기 차동 증폭 회로는,정전류원과,상기 정전류원으로부터 전류가 공급되는 동시에, 상기 제 1 및 제 2 기준 전압 발생 회로의 내부 제 1 부위 및 내부 제 2 부위의 양전압이 차동 신호로서 입력되고, 이 차동 신호를 증폭하는 차동 전류 증폭부와,상기 차동 전류 증폭부의 증폭 차동 신호가 입력되는 제 1 및 제 2 전류 입력 단자를 갖고, 상기 제 1 전류 입력 단자에 입력되는 신호의 값에 비례한 값이며, 또 이 신호와 같은 극성의 전류를 상기 제 2 전류 입력 단자로부터 빼내는 전류 미러 회로를 포함하며,상기 제 2 전류 입력 단자가 차동 증폭 회로의 출력 단자로 되는 것을 특징으로 하는 기준 전압원 회로.
- 제 13 항에 있어서,상기 연산 증폭기에서 거의 일정 전압이 되는 점은,상기 전류 미러 회로의 제 1 전류 입력 단자인 것을 특징으로 하는 기준 전압원 회로.
- 제 13 항에 있어서,상기 연산 증폭기는 반전 증폭기를 포함하며,상기 반전 증폭기는,정전류원을 내장하는 동시에, 차동 증폭 회로의 출력 단자의 전압을 반전 증폭하는 것을 특징으로 하는 기준 전압원 회로.
- 제 12 항에 있어서,상기 전류원은 1개의 트랜지스터를 갖고,상기 트랜지스터는 그 전류 제어 단자가 상기 제어 단자로서 할당되는 것을 특징으로 하는 기준 전압원 회로.
- 제 15 항에 있어서,상기 전류원은,상기 반전 증폭기에 의해 겸용되는 것을 특징으로 하는 기준 전압원 회로.
- 제 12 항에 있어서,상기 제 1 기준 전압원 발생 회로는,상기 전류원에 일단이 접속된 저항 소자와,상기 저항 소자의 타단에 양극이 접속되고, 음극이 저전압원에 접속된 다이오드 소자를 포함하며,상기 저항 소자와 상기 다이오드 소자의 접속점이 상기 내부 제 1 부위이며,상기 전류원과 상기 저항 소자의 접속점이 상기 기준 전압 출력 단자인 것을 특징으로 하는 기준 전압원 회로.
- 제 12 항에 있어서,상기 제 2 기준 전압원 발생 회로는,상기 전류원에 일단이 접속된 저항 소자와,상기 저항 소자의 타단에 일단이 접속된 다른 저항 소자와,상기 다른 저항 소자의 타단에 양극이 접속되고, 음극이 저전압원에 접속된 다이오드 소자를 포함하며,상기 저항 소자와 상기 다른 저항 소자의 접속점이 상기 내부 제 2 부위이며,상기 저항 소자와 상기 전류원의 접속점이 상기 기준 전압 출력 단자인 것을 특징으로 하는 기준 전압원 회로.
- 제 12 항에 있어서,상기 전압 제어 스위치는,상기 연산 증폭기의 상기 점에서의 일정 전압이 제 1 및 제 2 기준 전압 발생 회로의 기준 전압보다 높을 때의 차동 비교기의 비교 결과 신호를 받아서, 고전압원을 상기 제 1 및 제 2 기준 전압 발생 회로의 기준 전압 출력 단자에 접속하는 것을 특징으로 하는 기준 전압원 회로.
- 출력 전압을 설정 전압으로 피드백 제어하는 전압 피드백 회로에 있어서,전류원과,피드백 단자를 갖고, 이 피드백 단자에 입력되는 제어 신호에 따른 값의 전류를 흐르게 하는 전류원과,전압 출력 단자를 공유하는 동시에, 상기 전류원으로부터 전류를 받아서 전압을 발생하고, 이 전압을 상기 전압 출력 단자로부터 출력하는 동시에, 각각 내부 소정 부위에 참조 전압을 발생시키는 제 1 및 제 2 전압 발생 회로와,상기 제 1 및 제 2 전압 발생 회로의 상기 각 참조 전압을 차동 신호로서 입력하고, 이 차동 신호를 증폭하고, 이 증폭 차동 신호를 구성하는 2개의 신호중 한쪽을 출력하고, 이 출력 신호를 상기 제어 신호로서 상기 전류원의 피드백 단자에 인가하는 연산 증폭기와,전압 피드백 회로의 동작 개시시에 상기 제 1 및 제 2 전압 발생 회로의 전압 출력 단자로부터의 출력 전압을 감시하고, 이 출력 전압이 원하는 전압값 미만인 경우에는 상기 연산 증폭기로 입력되는 2개의 입력 전압 사이에 오프셋 전압을 발생시키는 제어 회로를 포함하는 것을 특징으로 하는 전압 피드백 회로.
- 제 21 항에 있어서,상기 제어 회로의 원하는 전압값은,미리 설정한 복수의 전압값중 임의의 전압값으로 절환 가능한 것을 특징으로 하는 전압 피드백 회로.
- 제 21 항에 있어서,상기 제어 회로는,전압 출력 단자로부터의 출력 전압이 원하는 출력값 이상인 경우에는 상기 연산 증폭기로 입력되는 2개의 입력 전압 사이에 오프셋 전압을 발생시키지 않도록상기 연산 증폭기를 제어하는 것을 특징으로 하는 전압 피드백 회로.
- 제 21 항에 있어서,전압 피드백 회로는,기준 전압을 발생하는 기준 전압원 회로를 구성하는 것을 특징으로 하는 전압 피드백 회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-050091 | 1996-03-07 | ||
| JP5009196 | 1996-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970066781A KR970066781A (ko) | 1997-10-13 |
| KR100400383B1 true KR100400383B1 (ko) | 2003-12-31 |
Family
ID=12849387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970006563A KR100400383B1 (ko) | 1996-03-07 | 1997-02-28 | 기준 전압원 회로 및 전압 피드백 회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5751142A (ko) |
| KR (1) | KR100400383B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8085019B2 (en) | 2006-10-20 | 2011-12-27 | Samsung Electronics Co., Ltd. | Device for generating internal power supply voltage and method thereof |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
| US6075407A (en) * | 1997-02-28 | 2000-06-13 | Intel Corporation | Low power digital CMOS compatible bandgap reference |
| JP4116133B2 (ja) * | 1997-07-31 | 2008-07-09 | 株式会社東芝 | 温度依存型定電流発生回路およびこれを用いた光半導体素子の駆動回路 |
| US6052020A (en) * | 1997-09-10 | 2000-04-18 | Intel Corporation | Low supply voltage sub-bandgap reference |
| US6057721A (en) * | 1998-04-23 | 2000-05-02 | Microchip Technology Incorporated | Reference circuit using current feedback for fast biasing upon power-up |
| US6150805A (en) * | 1998-11-06 | 2000-11-21 | Fairchild Semiconductor Corporation | Self-canceling start-up pulse generator |
| EP1063578B1 (en) * | 1999-06-22 | 2002-09-11 | Alcatel | Reference voltage generator with monitoring and start up means |
| US6259240B1 (en) * | 2000-05-19 | 2001-07-10 | Agere Systems Guardian Corp. | Power-up circuit for analog circuit |
| JP3519361B2 (ja) * | 2000-11-07 | 2004-04-12 | Ｎｅｃエレクトロニクス株式会社 | バンドギャップレファレンス回路 |
| DE10057844A1 (de) * | 2000-11-22 | 2002-06-06 | Infineon Technologies Ag | Verfahren zum Abgleichen eines BGR-Schaltkreises und BGR-Schaltkreis |
| JP3759069B2 (ja) * | 2002-05-14 | 2006-03-22 | Ｎｅｃマイクロシステム株式会社 | 内部電圧制御回路 |
| US6864725B2 (en) * | 2002-06-05 | 2005-03-08 | Micron Technology, Inc. | Low current wide VREF range input buffer |
| JP3539947B2 (ja) * | 2002-06-20 | 2004-07-07 | 沖電気工業株式会社 | パワー検出回路付リミティングアンプ |
| KR100432652B1 (ko) * | 2002-08-01 | 2004-05-22 | 삼성에스디아이 주식회사 | 레벨 시프터 및 평판 표시 장치 |
| US6765431B1 (en) * | 2002-10-15 | 2004-07-20 | Maxim Integrated Products, Inc. | Low noise bandgap references |
| KR100502972B1 (ko) * | 2002-12-04 | 2005-07-26 | 주식회사 코아매직 | 리프레쉬 동작용 클럭발생기 |
| KR100594227B1 (ko) * | 2003-06-19 | 2006-07-03 | 삼성전자주식회사 | 피크 전류가 감소된 인버터를 가지는 저전력 저잡음 비교기 |
| KR100536603B1 (ko) * | 2003-07-10 | 2005-12-14 | 삼성전자주식회사 | 선택 모드를 갖는 전하 펌프 회로 |
| US7012416B2 (en) * | 2003-12-09 | 2006-03-14 | Analog Devices, Inc. | Bandgap voltage reference |
| KR100586545B1 (ko) * | 2004-02-04 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 |
| US20060028260A1 (en) * | 2004-08-04 | 2006-02-09 | Baumgartner Richard A | Logarithmic amplifier with base and emitter in feedback path |
| US20060145749A1 (en) * | 2004-12-30 | 2006-07-06 | Dipankar Bhattacharya | Bias circuit having reduced power-up delay |
| JP4603378B2 (ja) * | 2005-02-08 | 2010-12-22 | 株式会社豊田中央研究所 | 基準電圧回路 |
| EP1727203A1 (en) * | 2005-05-24 | 2006-11-29 | STMicroelectronics S.r.l. | Monolithically integrated power IGBT device (Insulated Gate Bipolar Transistor) |
| KR100752649B1 (ko) * | 2005-07-07 | 2007-08-29 | 삼성전자주식회사 | 출력신호를 안정화하는 수단을 구비하는 라인구동회로 |
| JP4783223B2 (ja) * | 2006-06-30 | 2011-09-28 | Ｏｋｉセミコンダクタ株式会社 | 電圧レギュレータ |
| US7486129B2 (en) * | 2007-03-01 | 2009-02-03 | Freescale Semiconductor, Inc. | Low power voltage reference |
| US20080284489A1 (en) * | 2007-05-14 | 2008-11-20 | Mediatek Singapore Pte Ltd | Transconductor and mixer with high linearity |
| KR100870433B1 (ko) * | 2007-06-08 | 2008-11-26 | 주식회사 하이닉스반도체 | 반도체 소자 |
| US7605642B2 (en) * | 2007-12-06 | 2009-10-20 | Lsi Corporation | Generic voltage tolerant low power startup circuit and applications thereof |
| JP2009164415A (ja) * | 2008-01-08 | 2009-07-23 | Mitsumi Electric Co Ltd | 半導体装置 |
| US20100033164A1 (en) * | 2008-08-07 | 2010-02-11 | Transient Noise Detection Circuit | Transient noise detection circuit |
| JPWO2010026674A1 (ja) * | 2008-09-05 | 2012-01-26 | パナソニック株式会社 | 基準電圧発生回路 |
| US20100194465A1 (en) * | 2009-02-02 | 2010-08-05 | Ali Salih | Temperature compensated current source and method therefor |
| US7808308B2 (en) * | 2009-02-17 | 2010-10-05 | United Microelectronics Corp. | Voltage generating apparatus |
| US20110018616A1 (en) * | 2009-07-22 | 2011-01-27 | Kontel Data System Limited | Charge pump circuit |
| JP2011138214A (ja) * | 2009-12-25 | 2011-07-14 | Toshiba Corp | 半導体集積回路装置 |
| US8710908B2 (en) | 2011-01-28 | 2014-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Charge pump and method of biasing deep N-well in charge pump |
| US20130127515A1 (en) * | 2011-11-22 | 2013-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage dividing circuit |
| US8891681B2 (en) | 2012-03-20 | 2014-11-18 | Intel Mobile Communications GmbH | Transmitters and methods |
| US8829981B2 (en) * | 2012-09-28 | 2014-09-09 | Rf Micro Devices, Inc. | Local voltage control for isolated transistor arrays |
| US20150042386A1 (en) * | 2013-08-06 | 2015-02-12 | Cirel Systems Private Limited | Highly accurate power-on reset circuit with least delay |
| US20150042401A1 (en) * | 2013-08-08 | 2015-02-12 | Qualcomm Incorporated | Passing high voltage inputs using a controlled floating pass gate |
| CN104660248B (zh) * | 2013-11-19 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 上拉电阻电路 |
| US11764673B2 (en) * | 2021-03-03 | 2023-09-19 | Stmicroelectronics International N.V. | NMOS-based negative charge pump circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03185506A (ja) * | 1989-12-14 | 1991-08-13 | Toyota Motor Corp | 安定化定電圧回路 |
| DE4131170A1 (de) * | 1991-09-19 | 1993-03-25 | Telefunken Electronic Gmbh | Vorrichtung zur erzeugung von zwischenspannungen |
-
1997
- 1997-02-28 KR KR1019970006563A patent/KR100400383B1/ko not_active IP Right Cessation
- 1997-03-04 US US08/795,906 patent/US5751142A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8085019B2 (en) | 2006-10-20 | 2011-12-27 | Samsung Electronics Co., Ltd. | Device for generating internal power supply voltage and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970066781A (ko) | 1997-10-13 |
| US5751142A (en) | 1998-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100400383B1 (ko) | 기준 전압원 회로 및 전압 피드백 회로 | |
| US7285942B2 (en) | Single-transistor-control low-dropout regulator | |
| US6700361B2 (en) | Voltage regulator with a stabilization circuit for guaranteeing stabile operation | |
| US6703813B1 (en) | Low drop-out voltage regulator | |
| CN113359931B (zh) | 线性稳压器及软启动方法 | |
| KR20080053208A (ko) | 전압 조정기 | |
| US9710002B2 (en) | Dynamic biasing circuits for low drop out (LDO) regulators | |
| KR20080112966A (ko) | 전압 조정기 | |
| EP3499335B1 (en) | Regulator circuit and semiconductor device, and power supply | |
| US6522114B1 (en) | Noise reduction architecture for low dropout voltage regulators | |
| KR101274280B1 (ko) | 전압 조정기 | |
| KR20180048326A (ko) | 볼티지 레귤레이터 | |
| KR20060046045A (ko) | 정전압 출력 회로 | |
| CN111488028A (zh) | 形成半导体器件的方法 | |
| US9059699B2 (en) | Power supply switching circuit | |
| EP2804067B1 (en) | Low output noise density low power ldo voltage regulator | |
| CN113359930A (zh) | 线性稳压器、软启动方法以及电子设备 | |
| JP3181528B2 (ja) | 基準電圧源回路及び電圧フィードバック回路 | |
| US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
| JP3356223B2 (ja) | 降圧回路及びこれを内蔵した半導体集積回路 | |
| EP3308240B1 (en) | Start-up circuit | |
| CN110888487B (zh) | 一种低压差线性稳压器及电子设备 | |
| JP3907640B2 (ja) | 過電流防止回路 | |
| US10915132B1 (en) | Sub-threshold region based low dropout regulator | |
| US6535055B2 (en) | Pass device leakage current correction circuit for use in linear regulators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090910 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |