KR100752649B1 - 출력신호를 안정화하는 수단을 구비하는 라인구동회로 - Google Patents

출력신호를 안정화하는 수단을 구비하는 라인구동회로 Download PDF

Info

Publication number
KR100752649B1
KR100752649B1 KR1020060002381A KR20060002381A KR100752649B1 KR 100752649 B1 KR100752649 B1 KR 100752649B1 KR 1020060002381 A KR1020060002381 A KR 1020060002381A KR 20060002381 A KR20060002381 A KR 20060002381A KR 100752649 B1 KR100752649 B1 KR 100752649B1
Authority
KR
South Korea
Prior art keywords
voltage
switch unit
pull
unit
signal
Prior art date
Application number
KR1020060002381A
Other languages
English (en)
Other versions
KR20070006547A (ko
Inventor
장성진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060002381A priority Critical patent/KR100752649B1/ko
Priority to US11/483,422 priority patent/US7663413B2/en
Publication of KR20070006547A publication Critical patent/KR20070006547A/ko
Application granted granted Critical
Publication of KR100752649B1 publication Critical patent/KR100752649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

전송라인을 통해 출력되는 신호를 안정화할 수 있는 라인구동회로가 개시된다. 제1 전압과 제2 전압 사이의 제1 스윙폭을 갖는 제1 신호를 입력받아, 상기 제1 스윙폭보다 더 작은 제2 스윙폭을 갖는 제2 신호를 생성하고, 상기 제2 신호를 전송라인을 통해 출력하는 상기 라인구동회로는, 상기 제2 신호를 하이 레벨로 풀업 시키는 풀업부와, 상기 풀업부와 연결되며, 상기 제2 신호를 로우 레벨로 풀다운 시키는 풀다운부 및 상기 전송라인의 일 노드에 연결되며, 상기 전송라인의 일 노드로 상기 로우 레벨 또는 상기 하이 레벨의 전압을 갖는 신호를 출력하여, 상기 전송라인의 일 노드의 전압을 상기 로우 레벨 또는 상기 하이 레벨로 초기화시키는 초기화 회로를 구비하는 것을 특징으로 한다.

Description

출력신호를 안정화하는 수단을 구비하는 라인구동회로{Line driving circuit including means for stabilizing output signal}
도 1은 종래의 라인구동회로를 나타내는 회로도이다.
도 2는 본 발명에 따른 라인구동회로의 일실시예를 나타내는 회로도이다.
도 3은 도 2의 초기화 회로의 일예를 상세히 나타내는 회로도이다.
도 4는 도 2의 라인구동회로의 동작 파형도이다.
도 5는 도 3의 초기화 회로의 동작 파형도이다.
도 6a,b는 도 2의 전압보상부의 일예를 나타내는 회로도이다.
도 7a,b는 전압보상부를 구비하는 라인구동회로의 출력신호를 나타내는 파형도이다.
* 도면의 주요부분에 대한 부호의 설명 *
11: 풀업부 12: 풀다운부
21: 제1 전압보상부 22: 제2 전압보상부
30: 전송라인 40: 초기화 회로
INPUT: 제1 신호 OUT: 제2 신호
본 발명은 라인구동회로에 관한 것으로서, 더 상세하게는 전송라인을 통해 출력되는 신호를 안정화할 수 있는 수단을 구비하는 라인구동회로에 관한 것이다.
일반적으로 반도체 장치에 구비되는 복수 개의 회로에 있어서, 회로간 전송라인을 통해 신호를 입출력하는 경우, 상기 전송라인의 커패시턴스 성분에 따른 전력 소모가 증가하게 된다. 이에 따라 상기 전송라인을 통해 입출력되는 신호의 스윙폭을 감소시킴으로써 상기 전송라인에서의 전력 소모를 감소시킬 수 있는 라인구동회로가 미국특허 5,023,472에 개시되어 있다. 스윙폭을 감소시켜 신호를 입출력하는 라인구동회로를 도 1을 참조하여 설명한다.
도 1은 종래의 라인구동회로를 나타내는 회로도이다. 특히 상기 라인구동회로는 차지 쉐어링(charge sharing) 방식에 의해 전송라인을 통해 입출력되는 신호의 스윙폭을 감소시킨다.
도시된 바와 같이 종래의 라인구동회로는, 제1 전압(VDD) 및 제2 전압(VSS) 사이에 직렬 연결된 풀업부와 풀다운부를 구비한다. 상기 풀업부는 상기 제1 전압(VDD)에 직렬로 연결되는 제1 스위치부(SW1)와 제2 스위치부(SW2)를 구비한다. 또한, 제1 스위치부(SW1)와 제2 스위치부(SW2)의 공통노드에 연결되는 제1 커패시터(C1)를 더 구비한다.
한편, 상기 풀다운부는 상기 제2 전압(VSS)에 직렬로 연결되는 제3 스위치부(SW3) 및 제4 스위치부(SW4)를 구비한다. 또한, 제3 스위치부(SW3) 및 제4 스위치부(SW4)의 공통노드에 제2 커패시터(C2)가 연결된다. 상기 전송라인의 저항성분 및 커패시터 성분은 각각 RL 및 CL이라 한다.
먼저, 상기 제1 스위치부(SW1)가 턴오프되고 상기 제2 스위치부(SW2)가 턴온됨에 따라, 상기 제1 전압(VDD)으로 프리차지(pre-charge)되어 있던 상기 제1 커패시터(C1)와 로우 레벨로 프리차지 되어 있던 상기 전송라인의 커패시터(CL)간에 차지 쉐어링이 일어난다. 이에 따라 상기 전송라인을 통해 출력되는 신호(OUT)는 하이 레벨이 된다.
이후, 제3 스위치부(SW3)가 턴온되고 상기 제4 스위치부(SW4)가 턴오프됨에 따라, 제2 전압(VSS)으로 프리차지되어 있던 상기 제2 커패시터(C2)와, 하이 레벨로 프리차지되어 있던 상기 전송라인의 커패시터간에 차지 쉐어링(CL)이 일어난다. 이에 따라 상기 전송라인을 통해 출력되는 신호(OUT)는 로우 레벨이 된다.
상술한 바와 같은 동작을 수학식으로 표현하면 다음과 같다.
VH = VDD * C1 * (CL+C2) / [(CL * (C1+C2) + C1 * C2]
VL = VDD * C1 * CL / [CL * (C1+C2) + C1 * C2]
(VH: 하이 레벨 전압, VL: 로우 레벨 전압)
상술한 바와 같은 수학식에서 상기 전송라인을 통해 출력되는 신호(OUT)의 스윙폭 VH - VL은, C1 = C2 = CL 이라 가정할 경우에는 1/3 * VDD 가 된다.
즉, 상기 전송라인을 통해 출력되는 신호를 토글링(toggling) 시킬 때, 필요한 차지(charge) 량을 1/3으로 줄일 수 있으므로 전체 전력 소모량을 1/3로 감소시킬 수 있게 된다.
한편, 상기 라인구동회로를 동작하기 위하여 파워 전압을 인가하거나, 오래동안 회로가 동작하지 않을 때, 상기 전송라인의 일 노드를 초기화하여 상기 전송라인을 통해 출력되는 신호를 하이 레벨 또는 로우 레벨이 되도록 할 필요가 있다. 그렇지 않은 경우 상기 라인구동회로의 정상동작시 이상전압의 발생으로 인한 오동작이 유발될 수 있다.
또한, 상기 풀업부 및 풀다운부의 커패시터와 상기 전송라인의 커패시터간 차지 쉐어링함에 있어서, 누설전류 발생으로 인하여 상기 출력되는 신호가 하이 레벨 또는 로우 레벨로 정확히 도달할 수 없는 문제가 발생한다. 즉, 상기 누설전류가 증가하게 되면, 상기 전송라인을 통해 전달되는 신호가 반대 레벨로 천이된 상태로 전달되어질 수 있다.
그러나, 종래의 라인구동회로의 경우에는, 상술한 바와 같은 전압 초기화 수단이나, 누설전류로 인한 신호의 전압레벨 변동을 보상할 수 있는 수단이 구비되어 있지 않았다. 상기와 같은 수단을 구비하지 않으므로 인하여, 상기 전송라인을 통해 출력되는 신호의 레벨이 불안정하게 되는 문제점이 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 초기화 회로 및 전압보상부 등의 출력신호 안정화 수단을 구비함으로써, 전송라인을 통해 출력되는 신호를 안정화할 수 있는 라인구동회로를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 라인구동 회로는, 제1 전압과 제2 전압 사이의 제1 스윙폭을 갖는 제1 신호를 입력받아, 상기 제1 스윙폭보다 더 작은 제2 스윙폭을 갖는 제2 신호를 생성하고, 상기 제2 신호를 전송라인을 통해 출력하며, 상기 제2 신호를 하이 레벨로 풀업 시키는 풀업부와, 상기 풀업부와 연결되며, 상기 제2 신호를 로우 레벨로 풀다운 시키는 풀다운부 및 상기 전송라인의 일 노드에 연결되며, 상기 전송라인의 일 노드로 상기 로우 레벨 또는 상기 하이 레벨의 전압을 갖는 신호를 출력하여, 상기 전송라인의 일 노드의 전압을 상기 로우 레벨 또는 상기 하이 레벨로 초기화시키는 초기화 회로를 구비하는 것을 특징으로 한다.
상기 전송라인은 상기 풀업부와 풀다운부의 공통노드에 연결되며, 상기 제2 신호에서 상기 하이 레벨의 전압은 상기 제1 전압보다 낮은 전압이고, 상기 로우 레벨의 전압은 상기 제2 전압보다 높은 전압인 것을 특징으로 한다.
또한, 상기 초기화 회로는, 일 전극이 상기 제3 전압에 연결되며, 제어신호에 의해 제어되는 제1 스위치부와, 일 전극이 상기 제4 전압에 연결되며, 상기 제어신호에 의해 제어되는 제2 스위치부 및 상기 제1 스위치부와 상기 제2 스위치부 사이에 연결되며, 상기 제1 스위치부 및 상기 제2 스위치부가 턴온 되는 경우, 상기 제3 전압과 상기 제4 전압간 전압을 분배하여 상기 하이 레벨을 갖는 전압 및 상기 로우 레벨을 갖는 전압을 생성하는 전압 분배기를 구비할 수 있다.
바람직하게는, 상기 초기화 회로는, 상기 제3 전압은 상기 제1 전압과 동일한 전압이며, 상기 제4 전압은 상기 제2 전압과 동일한 전압인 것을 특징으로 한다.
또한 바람직하게는, 상기 초기화 회로는, 상기 전압 분배기로부터 생성된 상기 하이 레벨을 갖는 전압의 출력을 제어하는 제3 스위치부 및 상기 로우 레벨을 갖는 전압의 출력을 제어하는 제4 스위치부를 더 구비할 수 있다.
또한 바람직하게는, 상기 초기화 회로는, 상기 제3 스위치부 및 제4 스위치부가 상기 제어신호에 의해 제어될 수 있으며, 상기 제1 스위치부 내지 제4 스위치부가 동시에 턴온 되거나, 동시에 턴오프 되도록 제어될 수 있다.
한편, 본 발명의 다른 실시예에 따른 라인구동회로는, 제1 전압과 제2 전압 사이의 제1 스윙폭을 갖는 제1 신호를 입력받아, 상기 제1 스윙폭보다 더 작은 제2 스윙폭을 갖는 제2 신호를 생성하고, 상기 제2 신호를 전송라인을 통해 출력하며, 상기 제2 신호를 하이 레벨로 풀업 시키는 풀업부와, 상기 풀업부와 연결되며, 상기 제2 신호를 로우 레벨로 풀다운 시키는 풀다운부와, 상기 전송라인을 통해 하이 레벨을 갖는 상기 제2 신호 출력시, 상기 제2 신호의 레벨이 변동하는 것을 방지하도록 상기 풀업부에 연결되는 제1 전압보상부 및 상기 전송라인을 통해 로우 레벨을 갖는 상기 제2 신호 출력시, 상기 제2 신호의 레벨이 변동하는 것을 방지하도록 상기 풀다운부에 연결되는 제2 전압보상부를 구비하는 것을 특징으로 한다.
또한, 상기 전송라인을 통해 로우 레벨을 갖는 상기 제2 신호 출력시, 상기 제2 신호의 레벨이 변동하는 것을 방지하도록 상기 풀다운부에 연결되는 제2 전압보상부를 구비할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명에 따른 라인구동회로의 일실시예를 나타내는 회로도이다. 상기 라인구동회로는, 제1 전압(VDD)과 제2 전압(Vss) 사이의 제1 스윙폭을 갖는 제1신호(INPUT)를 입력받아, 상기 제1 스윙폭보다 더 작은 제2 스윙폭을 갖는 제2 신호(OUT)를 생성한다. 상기 제2 신호(OUT)는 하이 레벨(VH)과 로우 레벨(VL) 사이의 스윙폭을 가지며 전송라인(30)을 통해 외부로 출력된다. 상기 제1 전압(VDD)는 소정의 전원전압이며, 상기 제2 전압(Vss)는 접지전압일 수 있다.
도 2에 도시된 바와 같이 상기 라인구동회로는, 풀업부(11), 풀다운부(12), 초기화 회로(40)를 구비하며, 상기 전송라인(30)은 상기 풀업부(11)와 풀다운부(12)부의 공통노드에 연결된다. 도시된 저항(RL) 및 커패시터(CL)는 상기 전송라인(30)의 등가 저항성분 및 커패시터 성분을 나타낸다.
상기 풀업부(11)는 상기 제2 신호(OUT)를 하이 레벨로 풀업 시키는 동작을 한다. 또한, 상기 풀다운부(12)는 상기 풀업부(11)와 직렬 연결되며, 상기 제2 신호(OUT)를 로우 레벨로 풀다운 시키는 동작을 한다.
상기 풀업부(11)는, 하나 이상의 스위치부와 커패시터를 구비할 수 있다. 특히 도시된 바와 같이 상기 풀업부(11)는 직렬로 연결된 제1 스위치부(SW11)와 제2 스위치부(SW12) 및 상기 제1 스위치부(SW11)와 제2 스위치부(SW12)의 공통노드(N3)에 연결되는 제1 커패시터(C11)를 구비할 수 있다.
상기 제1 스위치부(SW11)와 제2 스위치부(SW12)는 PMOS 트랜지스터로 이루어 질 수 있다. 상기 제1 스위치부(SW11)는 제1 전극이 제1 전압(VDD)에 연결되고, 상기 제2 스위치부(SW12)는 제1 전극이 상기 제1 스위치부(SW11)의 제2 전극에 연결되며, 제2 전극이 상기 풀다운부(12)에 연결된다.
상기 풀다운부(12) 또한, 하나 이상의 스위치부와 커패시터를 구비할 수 있다. 상기 풀다운부(12)의 스위치부는, 제1 전극이 상기 풀업부(11)에 연결되는 제3 스위치부(SW13)와, 제1 전극이 상기 제3 스위치부(SW13)의 제2 전극에 연결되며, 제2 전극이 제2 전압(Vss)에 연결되는 제4 스위치부(SW14)를 구비할 수 있다. 또한, 상기 제3 스위치부(SW13) 및 제4 스위치부(SW14)의 공통노드(N4)에 연결되는 제2 커패시터(C12)를 더 구비할 수 있다. 상기 제3 스위치부(SW13) 및 제4 스위치부(SW14)는 NMOS 트랜지스터로 이루어지는 것이 바람직하다.
한편, 상기 초기화 회로(40)는 상기 전송라인(30)의 일 노드(N5)에 연결되며, 상기 라인구동회로의 파워 업(power up) 또는 오랫동안 회로가 동작하지 않아도 될 때, 상기 전송라인(30)의 일 노드(N5)로 상기 하이 레벨(VH) 또는 상기 로우 레벨(VL)의 전압을 갖는 신호를 출력한다. 이에 따라 상기 초기화 회로(40)와 연결된 상기 전송라인(30)의 일 노드(N5)를, 하이 레벨(VH) 또는 로우 레벨(VL)로 초기화시킨다.
도 3은 도 2의 초기화 회로의 일예를 상세히 나타내는 회로도이다. 상기 도 3에 도시된 바와 같이 본 발명의 라인구동회로에 적용되는 초기화 회로(40)는 두 전압 사이에 연결되는 전압 분배기(41)를 구비한다. 상기 두 전압은 상기 제1 전압(VDD)과 상기 제2 전압(Vss)인 것이 바람직하다. 또한, 상기 제1 전압(VDD)과 상기 전압 분배기(41)의 연결을 제어하는 제1 스위치부(P31)와, 상기 제2 전압(Vss)과 상기 전압 분배기(41)의 연결을 제어하는 제2 스위치부(N31)를 구비한다.
도시된 바와 같이 상기 전압 분배기(41)는 하나 이상의 저항(R1,R2,R3)을 포함한다. 또한, 상기 제1 스위치부(P31)로서 PMOS 트랜지스터가 적용될 수 있으며, 상기 제2 스위치부(N31)로서 NMOS 트랜지스터가 적용될 수 있다. 또한, 상기 제1 스위치부(P31) 및 제2 스위치부(N31)로 서로 다른 레벨의 제어신호를 인가하기 위해 인버터(I11)를 구비한다.
한편, 상기 전압 분배기(41)로부터 생성된 상기 하이 레벨(VH)을 갖는 전압의 출력을 제어하는 제3 스위치부(SW31) 및 상기 로우 레벨(VL)을 갖는 전압의 출력을 제어하는 제4 스위치부(SW32)를 더 구비할 수 있다.
상기 제1 스위치부 내지 제4 스위치부는 소정의 제어신호(CON)에 의해 제어되며, 특히 상기 제1 스위치부 내지 제4 스위치부는 동시에 턴온 되거나, 동시에 턴오프 되는 것이 바람직하다. 상기 제어신호(CON)는 상기 라인구동회로의 파워 업 또는 오랫동안 회로가 동작하지 않아도 될 때 활성화되어 상기 제1 스위치부 내지 제4 스위치부를 턴온 시킨다.
또한, 상기 초기화 회로(40)는, 상기 전송라인의 일 노드(N5)를 상기 하이 레벨(VH) 또는 상기 로우 레벨(VL)로 초기화하기 위하여, 상기 하이 레벨(VH)을 갖는 전압 및 상기 로우 레벨(VL)을 갖는 전압을 입력받아 그 중 어느 하나를 선택적으로 출력하는 멀티플렉서(43)를 구비할 수 있다. 상기 멀티플렉서(43)의 출력단은 상기 전송라인(30)의 일 노드(N5)에 연결된다.
상기와 같이 구성되는 본 발명의 라인구동회로의 동작과 관련하여 도 2 내지 도 4를 참조하여 설명한다.
도 4는 도 2의 라인구동회로의 동작 파형도이다. 도시된 바와 같이, 먼저 상기 라인구동회로로 인가되는 제1 신호(INPUT)가 제1 전압(VDD)인 경우, 상기 풀업부(11)의 제1 스위치부(SW11)가 턴온 되며, 제2 스위치부(SW12)가 턴오프 된다. 이 경우, 상기 제1 스위치부(SW11)의 일 전극에 연결된 제1 전압(VDD)과 상기 제1 커패시터(C11)가 서로 연결되어, 상기 제1 커패시터(C11)는 제1 전압(VDD)으로 프리차지(pre-charge)된다. 또한, 상기 전송라인(30)의 커패시터(CL)는, 상기 초기화 회로(40)의 동작 또는 상기 풀 다운부(12)와의 차지 쉐어링(charge sharing)에 의해 로우 레벨(VL)의 전압이 저장된다.
이후, 상기 제1 신호(INPUT)가 제1 전압(VDD)에서 제2 전압(Vss)로 천이된다. 이 경우 노드 1(N1)의 전압은 상기 제1 전압(VDD)에 해당하는 전압 레벨이 되므로, 상기 풀업부(11)의 제1 스위치부(SW11)가 턴오프 되며, 제2 스위치부(SW12)가 턴온 된다. 이에 따라 상기 제1 전압(VDD)으로 프리차지 되어있던 상기 제1 커패시터(C11)와, 로우 레벨(VL)의 전압이 저장되어있던 상기 전송라인(30)의 커패시터(CL)간에 차지 쉐어링이 일어난다. 상기 차지 쉐어링으로 인해 노드 3(N3) 및 노드 5(N5)의 전압은, 상기 제1 전압(VDD)과 상기 로우 레벨(VL) 사이의 전압 레벨인 하이 레벨(VH)이 된다. 또한, 전송라인(30)을 통해 출력되는 상기 제2 신호(OUT) 또한 상기 하이 레벨(VH)의 전압을 갖는다.
한편 상기 구간동안 상기 풀다운부(12)의 제3 스위치부(SW13)가 턴오프 되 고, 상기 제4 스위치부(SW14)가 턴온 됨에 따라 상기 제2 전압(Vss)과 상기 제2 커패시터(C12)가 연결되며, 이에 따라 상기 제2 커패시터(C12)가 제2 전압(Vss)으로 프리차지된다.
이후, 상기 제1 신호(INPUT)가 제2 전압(Vss)에서 제1 전압(VDD)으로 천이한다. 이에 따라 상기 노드 1(N1)의 전압은 상기 제2 전압(Vss)에 해당하는 전압 레벨이 되므로, 상기 풀다운부(12)의 제3 스위치부(SW13)가 턴온 되며, 제4 스위치부(SW14)가 턴오프 된다.
이 경우 상술한 동작과 유사한 방식으로, 상기 제2 전압(Vss)으로 프리차지 되어있는 상기 제2 커패시터(C12)와, 하이 레벨(VH)의 전압이 저장되어 있던 상기 전송라인(30)의 커패시터(CL)간에 차지 쉐어링이 일어난다. 이에 따라 상기 노드 4(N4) 및 노드 5(N5)의 전압은 로우 레벨(VL)이 되며, 상기 전송라인(30)을 통해 출력되는 제2 신호(OUT) 또한 상기 로우 레벨(VL)의 전압을 갖는다.
상술한 바와 같은 동작에 의해, 상기 제1 신호(INPUT)가 상기 제1 전압(VDD)과 제2 전압(Vss)의 차이에 해당하는 스윙폭을 갖는 반면에, 상기 전송라인(30)을 통해 출력되는 제2 신호(OUT)는 상기 하이 레벨(VH)과 로우 레벨(VL)의 차이에 해당하는 스윙폭을 갖는다. 상기 전송라인(30)을 통해 출력되는 신호의 스윙폭은 상기 하이 레벨(VH)과 로우 레벨(VL)의 전압값의 차이에 해당하며, 이는 상기 제1 신호(INPUT)의 스윙폭인 상기 제1 전압(VDD)과 제2 전압(Vss) 간의 전압차보다 작다. 따라서, 신호를 토글링(toggling)시킬 때 필요로 하는 차지(charge)량을 감소시킬 수 있으므로 전체 전력소모를 감소시킬 수 있게 된다.
상술한 바와 같은 라인구동회로의 정상동작 이전에, 상기 라인구동회로를 동작하기 위하여 파워 업(power up) 하는 경우 상기 초기화 회로(40)가 동작한다. 또한 상술하였던 바와 같이 상기 라인구동회로가 오래동안 동작하지 않아도 될 때 상기 초기화 회로(40)가 동작할 수 있다. 상기 초기화 회로(40)의 자세한 동작을 도 5를 참조하여 설명한다.
도 5는 도 3의 초기화 회로를 동작하기 위한 파형도의 일예를 나타낸다. 도시된 바와 같이 도 3의 초기화 회로로 인가되는 제어신호(CON)는 상기 라인구동회로의 파워 업 시에 소정의 구간동안 활성화되어 상기 제1 스위치부 내지 제4 스위치부를 턴온시킨다. 일예로서 상기 제어신호(CON)는, 상기 제1 전압(VDD)에 해당하는 전압 레벨로 천이할 수 있다.
이 경우 상기 초기화 회로(40)의 제1 스위치부(P31) 및 제2 스위치부(N31)는 모두 턴온 된다. 이에 따라 상기 제1 스위치부(P31)와 연결된 제1 전압(VDD)과, 상기 제2 스위치부(N31)와 연결된 제2 전압(Vss) 사이의 전압이, 상기 전압 분배기(41)에 의해 분압된다. 상기 전압 분배기(41)에 구비된 상기 제1 저항(R1) 및 제2 저항(R2)의 공통노드를 통해 하이 레벨(VH)로 분압된 전압이 출력된다. 또한, 상기 제2 저항(R2) 및 제3 저항(R3)의 공통노드를 통해 로우 레벨(VL)로 분압된 전압이 출력된다.
상기 출력되는 하이 레벨(VH)로 분압된 전압 및 로우 레벨(VL)로 분압된 전압은, 각각 제3 스위치부(SW31) 및 제4 스위치부(SW32)로 입력된다. 또한, 상기 제3 스위치부(SW31) 및 제4 스위치부(SW32)는 상기 제어신호(CON)에 의해 모두 턴온 되므로, 상기 하이 레벨(VH)로 분압된 전압 및 로우 레벨(VL)로 분압된 전압이 멀티플렉서(42)로 입력된다.
상기 멀티플렉서(42)는 소정의 제어신호(CTRL1,2)에 의해 제어된다. 제1 제어신호(CTRL1)가 활성화되는 경우, 상기 하이 레벨(VH)로 분압된 전압을 출력하며, 제2 제어신호(CTRL2)가 활성화되는 경우, 상기 로우 레벨(VL)로 분압된 전압을 출력한다. 상기 전송라인(30)의 일 노드(N5)를 하이 레벨(VH)로 초기화시키기 위하여, 도 5에 도시된 바와 같이 상기 제1 제어신호(CTRL1)가 활성화되며, 이에 따라 상기 하이 레벨(VH)로 분압된 전압이 상기 일 노드(N5)로 인가된다.
한편, 도시되지는 않았으나 상기 전송라인(30)의 일 노드(N5)를 로우 레벨(VL)로 초기화시키는 경우에는, 상기 제어신호(CON)가 활성화되는 동안, 상기 제2 제어신호(CTRL2)가 활성화된다. 이에 따라 상기 라인구동회로의 파워 업 시에 상기 전송라인(30)의 일 노드(N5)를 로우 레벨(VL) 또는 하이 레벨(VH)로 초기화시킬 수 있다.
이후, 상기 라인구동회로가 정상동작하는 경우 상기 제어신호(CON)는 비활성화된다. 또한, 상기 제3 스위치부(SW31) 및 제4 스위치부(SW32)가 상기 제어신호(CON)에 의해 턴오프되어, 상기 라인구동회로와 상기 초기화 회로(40)를 단절시킨다.
상술한 바와 같은 차지 쉐어링 방식에 따른 라인구동회로는, 누설전류 발생으로 인하여 상기 전송라인을 통해 출력되는 신호가 불안정할 수 있는데, 이를 방지하기 위한 전압 보상부에 관하여 도 6 및 도 7을 참조하여 설명한다.
도 6a,b는 도 2의 전압보상부의 일예를 나타내는 회로도이다. 상기 도 6a는 도 2의 제1 전압보상부 및 제2 전압보상부의 일예를 나타낸다. 도시된 바와 같이 상기 제1 전압보상부(21a)는 다이오드 소자(D1)를 구비한다. 상기 다이오드 소자(D1)는 일 전극이 상기 제1 스위치부(SW11)와 제2 스위치부(SW12)의 공통노드(N3) 및 상기 제1 커패시터(C11)에 연결되며, 다른 전극은 제1 전압(VDD)에 연결될 수 있다.
한편, 도시된 바와 같이 상기 제2 전압보상부(22a) 또한 다이오드 소자(D2)를 구비한다. 상기 다이오드 소자(D2)는 일 전극이 상기 제3 스위치부(SW13)와 제4 스위치부(SW14)의 공통노드(N4) 및 상기 제2 커패시터(C12)에 연결되며, 다른 전극은 제2 전압(Vss)에 연결될 수 있다.
상기 도 6b는 도 2의 제1 전압보상부 및 제2 전압보상부의 다른예를 나타낸다. 상기 제1 전압보상부(21b)는 트랜지스터 소자(P21)를 구비하며, 특히 PMOS 트랜지스터를 구비하는 경우를 도시한다. 상기 트랜지스터 소자(P21)는 다이오드 연결되며, 일 전극이 상기 제1 스위치부(SW11)와 제2 스위치부(SW12)의 공통노드(N3) 및 상기 제1 커패시터(C11)에 연결되며, 다른 전극은 제1 전압(VDD)에 연결될 수 있다.
또한, 상기 제2 전압보상부(22b)는 트랜지스터 소자(N21)를 구비하며, 특히 NMOS 트랜지스터를 구비하는 경우를 도시한다. 상기 트랜지스터 소자(N21)는 다이오드 연결되며, 일 전극이 상기 제3 스위치부(SW13)와 제4 스위치부(SW14)의 공통노드(N4) 및 상기 제2 커패시터(C12)에 연결되며, 다른 전극은 제2 전압(Vss)에 연 결될 수 있다.
상술한 바와 같이 구성되는 전압보상부에 따른 상기 라인구동회로의 자세한 동작을 설명하면 다음과 같다. 단, 상기 전압보상부는 도 6b에 도시된 바와 같이 트랜지스터 소자로 이루어지는 것으로 한다.
도 7a,b은 전압보상부를 구비하는 라인구동회로의 출력신호를 나타내는 파형도이다.
도 7a를 참조하면, 제1 신호(INPUT)가 제2 전압(Vss)으로 천이되면, 상기 제1 커패시터(C11)와 상기 전송라인의 커패시터(CL)간에 차지 쉐어링이 발생한다. 상술한 바와 같이, 이 경우 제1 전압(VDD)이 저장된 상기 제1 커패시터(C11)와 로우 레벨(VL)의 전압이 저장된 상기 전송라인의 커패시터(CL)간에 차지 쉐어링이 발생하므로, 상기 노드 N3의 전압은 제1 전압(VDD)에서 하이 레벨(VH)으로 변하게 된다. 또한, 하이 레벨(VH)의 제2 신호(OUT)가 외부로 출력된다.
이때 누설전류가 발생하게 되면, 상기 노드 N3의 전압이 낮아지게 되고 이에 따라 상기 출력되는 제2 신호(OUT)의 전압 레벨이 낮아지게 된다. 상기 노드 N3 의 전압 레벨이 점차 낮아지게 되어 VDD-
Figure 112006001472947-pat00001
(
Figure 112006001472947-pat00002
은 P21의 문턱전압)에 해당하는 값이 됨에 따라, 상기 제1 전압보상부의 트랜지스터 소자(P21)가 턴온된다. 상기 제1 전압보상부의 트랜지스터 소자(P21)가 다이오드 연결됨에 따라, 상기 노드 N3 및 제2 신호(OUT)는 VDD-
Figure 112006001472947-pat00003
의 전압 레벨을 유지하게 된다.
도 7b를 참조하면, 제1 신호(INPUT)가 제1 전압(VDD)으로 천이되면, 상기 제 2 커패시터(C12)와 상기 전송라인의 커패시터(CL)간에 차지 쉐어링이 발생한다. 이 경우 상술한 바와 같이, 제2 전압(Vss)이 저장된 상기 제2 커패시터(C12)와 하이 레벨(VH)의 전압이 저장된 상기 전송라인의 커패시터(CL)간에 차지 쉐어링이 발생한다. 이에 따라, 상기 노드 N4의 전압은 제2 전압(Vss)에서 로우 레벨(VL)로 변하게 되며, 로우 레벨(VL)의 제2 신호(OUT)가 외부로 출력된다.
이때 누설전류로 인하여 상기 노드 N4의 전압이 증가하게 되면, 상기 출력되는 제2 신호(OUT)의 전압이 점차 증가하게 된다. 상기 노드 N4의 전압이 Vth2(Vth2는 N21의 문턱전압)에 해당하는 값이 됨에 따라, 상기 제2 전압보상부의 트랜지스터 소자(N21)가 턴온된다. 이 경우 상기 제2 전압보상부의 트랜지스터 소자(N21)가 다이오드 연결됨에 따라, 상기 노드 N4 및 제2 신호(OUT)의 전압은 상기 Vth2의 전압 레벨을 유지하게 된다. 즉, 전송라인(30)을 통하여 출력되는 제2 신호(OUT)가 상기 전압보상부에 의해 일정 레벨로 유지되므로, 상기 누설전류 발생으로 인하여 상기 제2 신호(OUT)의 전압레벨이 불안정해지거나, 나아가서는 상기 제2 신호(OUT)가 반대 전압레벨로서 출력되는 문제를 개선할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상기한 바와 같은 본 발명의 라인구동회로에 따르면, 초기화 회로 및 전압 보상부 등의 출력신호 안정화 수단을 구비함으로써, 전송라인을 통해 출력되는 신호를 안정화하여 라인구동회로의 정상동작시 이상전압의 발생으로 인한 오동작이 유발될 수 있는 문제를 개선할 수 있는 효과가 있다.

Claims (21)

  1. 제1 전압과 제2 전압 사이의 제1 스윙폭을 갖는 제1 신호를 입력받아, 상기 제1 스윙폭보다 더 작은 제2 스윙폭을 갖는 제2 신호를 생성하고, 상기 제2 신호를 전송라인을 통해 출력하는 라인구동회로에 있어서,
    상기 제2 신호를 하이 레벨로 풀업 시키는 풀업부;
    상기 풀업부와 연결되며, 상기 제2 신호를 로우 레벨로 풀다운 시키는 풀다운부; 및
    상기 전송라인의 일 노드에 연결되며, 상기 전송라인의 일 노드로 상기 로우 레벨 또는 상기 하이 레벨의 전압을 갖는 신호를 출력하여, 상기 전송라인의 일 노드의 전압을 상기 로우 레벨 또는 상기 하이 레벨로 초기화시키는 초기화 회로를 구비하는 것을 특징으로 하는 라인구동회로.
  2. 제 1항에 있어서, 상기 전송라인은,
    상기 풀업부와 풀다운부의 공통노드에 연결되는 것을 특징으로 하는 라인구동회로.
  3. 제 2항에 있어서, 상기 제2 신호는,
    상기 하이 레벨의 전압은 상기 제1 전압보다 낮은 전압이고, 상기 로우 레벨의 전압은 상기 제2 전압보다 높은 전압인 것을 특징으로 하는 라인구동회로.
  4. 제 1항에 있어서, 상기 초기화 회로는,
    일 전극이 상기 제3 전압에 연결되며, 제어신호에 의해 제어되는 제1 스위치부;
    일 전극이 상기 제4 전압에 연결되며, 상기 제어신호에 의해 제어되는 제2 스위치부; 및
    상기 제1 스위치부와 상기 제2 스위치부 사이에 연결되며, 상기 제1 스위치부 및 상기 제2 스위치부가 턴온 되는 경우, 상기 제3 전압과 상기 제4 전압간 전압을 분배하여 상기 하이 레벨을 갖는 전압 및 상기 로우 레벨을 갖는 전압을 생성하는 전압 분배기를 구비하는 것을 특징으로 하는 라인구동회로.
  5. 제 4항에 있어서, 상기 초기화 회로는,
    상기 제3 전압은 상기 제1 전압과 동일한 전압이며, 상기 제4 전압은 상기 제2 전압과 동일한 전압인 것을 특징으로 하는 라인구동회로.
  6. 제 5항에 있어서, 상기 초기화 회로는,
    상기 전압 분배기로부터 생성된 상기 하이 레벨을 갖는 전압의 출력을 제어하는 제3 스위치부; 및
    상기 로우 레벨을 갖는 전압의 출력을 제어하는 제4 스위치부를 더 구비하는 것을 특징으로 하는 라인구동회로.
  7. 제 6항에 있어서, 상기 초기화 회로는,
    상기 하이 레벨을 갖는 전압 및 상기 로우 레벨을 갖는 전압 중 어느 하나의 전압을 상기 전송라인의 일 노드로 출력하기 위한 멀티플렉서를 더 구비하는 것을 특징으로 하는 라인구동회로.
  8. 제 7항에 있어서, 상기 초기화 회로는,
    상기 제3 스위치부 및 제4 스위치부가 상기 제어신호에 의해 제어되는 것을 특징으로 하는 라인구동회로.
  9. 제 8항에 있어서, 상기 초기화 회로는,
    상기 제1 스위치부 내지 제4 스위치부가 동시에 턴온 되거나, 동시에 턴오프 되도록 제어되는 것을 특징으로 하는 라인구동회로.
  10. 제 1항에 있어서, 상기 풀업부는,
    제1 전극이 상기 제1 전압에 연결되는 제1 스위치부;
    제1 전극이 상기 제1 스위치부의 제2 전극에 연결되며, 제2 전극이 상기 풀다운부에 연결되는 제2 스위치부; 및
    상기 제1 스위치부와 상기 제2 스위치부의 공통노드에 연결되는 제1 커패시터를 구비하는 것을 특징으로 하는 라인구동회로.
  11. 제 10항에 있어서, 상기 풀다운부는,
    제1 전극이 상기 풀업부에 연결되는 제3 스위치부;
    제1 전극이 상기 제3 스위치부의 제2 전극에 연결되며, 제2 전극이 상기 제2 전압에 연결되는 제4 스위치부; 및
    상기 제3 스위치부와 상기 제4 스위치부의 공통노드에 연결되는 제2 커패시터를 구비하는 것을 특징으로 하는 라인구동회로.
  12. 제 11항에 있어서,
    상기 제1 커패시터와 연결되는 제1 전압보상부를 더 구비하는 것을 특징으로 하는 라인구동회로.
  13. 제 12항에 있어서, 상기 제1 전압보상부는,
    상기 제1 전압과 상기 제1 커패시터 사이에 연결되며, 다이오드 연결되는 트랜지스터 소자를 구비하는 것을 특징으로 하는 라인구동회로.
  14. 제 11항에 있어서, 상기 풀다운부는,
    상기 제2 커패시터와 연결되는 제2 전압보상부를 더 구비하는 것을 특징으로 하는 라인구동회로.
  15. 제 14항에 있어서, 상기 제2 전압보상부는,
    상기 제2 전압과 상기 제2 커패시터 사이에 연결되며, 다이오드 연결되는 트랜지스터 소자를 구비하는 것을 특징으로 하는 라인구동회로.
  16. 제1 전압과 제2 전압 사이의 제1 스윙폭을 갖는 제1 신호를 입력받아, 상기 제1 스윙폭보다 더 작은 제2 스윙폭을 갖는 제2 신호를 생성하고, 상기 제2 신호를 전송라인을 통해 출력하는 라인구동회로에 있어서,
    상기 제2 신호를 하이 레벨로 풀업 시키는 풀업부;
    상기 풀업부와 연결되며, 상기 제2 신호를 로우 레벨로 풀다운 시키는 풀다운부;
    상기 전송라인을 통해 하이 레벨을 갖는 상기 제2 신호 출력시, 상기 제2 신호의 레벨이 변동하는 것을 방지하도록 상기 풀업부에 연결되는 제1 전압보상부; 및
    상기 전송라인을 통해 로우 레벨을 갖는 상기 제2 신호 출력시, 상기 제2 신호의 레벨이 변동하는 것을 방지하도록 상기 풀다운부에 연결되는 제2 전압보상부를 구비하는 것을 특징으로 하는 라인구동회로.
  17. 삭제
  18. 제 16항에 있어서, 상기 풀업부는,
    제1 전극이 상기 제1 전압에 연결되는 제1 스위치부;
    제1 전극이 상기 제1 스위치부의 제2 전극에 연결되며, 제2 전극이 상기 풀다운부에 연결되는 제2 스위치부; 및
    상기 제1 스위치부와 상기 제2 스위치부의 공통노드에 연결되는 제1 커패시터를 더 구비하는 것을 특징으로 하는 라인구동회로.
  19. 제 18항에 있어서, 상기 풀다운부는,
    제1 전극이 상기 풀업부에 연결되는 제3 스위치부;
    제1 전극이 상기 제3 스위치부의 제2 전극에 연결되며, 제2 전극이 제2 전압에 연결되는 제4 스위치부; 및
    상기 제3 스위치부와 상기 제4 스위치부의 공통노드에 연결되는 제2 커패시터를 더 구비하는 것을 특징으로 하는 라인구동회로.
  20. 제 19항에 있어서, 상기 제1 전압보상부는,
    상기 제1 전압과 상기 제1 커패시터 사이에 연결되며, 다이오드 연결되는 트랜지스터 소자를 구비하는 것을 특징으로 하는 라인구동회로.
  21. 제 20항에 있어서, 상기 제2 전압보상부는,
    상기 제2 전압과 상기 제2 커패시터 사이에 연결되며, 다이오드 연결되는 트랜지스터 소자를 구비하는 것을 특징으로 하는 라인구동회로.
KR1020060002381A 2005-07-07 2006-01-09 출력신호를 안정화하는 수단을 구비하는 라인구동회로 KR100752649B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060002381A KR100752649B1 (ko) 2005-07-07 2006-01-09 출력신호를 안정화하는 수단을 구비하는 라인구동회로
US11/483,422 US7663413B2 (en) 2005-07-07 2006-07-07 Line driver circuit having means for stabilizing output signal

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050061237 2005-07-07
KR20050061237 2005-07-07
KR1020060002381A KR100752649B1 (ko) 2005-07-07 2006-01-09 출력신호를 안정화하는 수단을 구비하는 라인구동회로

Publications (2)

Publication Number Publication Date
KR20070006547A KR20070006547A (ko) 2007-01-11
KR100752649B1 true KR100752649B1 (ko) 2007-08-29

Family

ID=37741939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002381A KR100752649B1 (ko) 2005-07-07 2006-01-09 출력신호를 안정화하는 수단을 구비하는 라인구동회로

Country Status (2)

Country Link
US (1) US7663413B2 (ko)
KR (1) KR100752649B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502277B2 (en) * 2006-11-15 2009-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Word-line driver design for pseudo two-port memories
JP4471226B2 (ja) * 2007-07-23 2010-06-02 統寶光電股▲ふん▼有限公司 半導体集積回路
TWI395405B (zh) * 2009-08-06 2013-05-01 Etron Technology Inc 具提高反應速度與延長工作壽命功能之緩衝驅動電路、緩衝器與相關方法
KR20140146368A (ko) 2013-06-17 2014-12-26 에스케이하이닉스 주식회사 입출력 장치 및 이를 포함하는 입출력 시스템
US9411387B2 (en) * 2013-11-18 2016-08-09 Broadcom Corporation Pre-charging mechanism for multi-input switching charger
US9998119B2 (en) * 2016-05-20 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
JP2019134622A (ja) * 2018-02-01 2019-08-08 ローム株式会社 ドライバ回路及びスイッチングレギュレータ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153603B1 (ko) * 1995-05-16 1998-12-15 김광호 반도체 장치의 파워-업 리세트신호 발생회로
KR0167672B1 (ko) * 1995-08-03 1999-02-01 김주용 리드 포트 회로
KR20000041441A (ko) * 1998-12-22 2000-07-15 김영환 데이터 출력버퍼
KR20010055932A (ko) * 1999-12-13 2001-07-04 박종섭 서브 워드라인 구동 동작을 안정화시킨 반도체 메모리 소자
KR20020001456A (ko) * 2000-06-28 2002-01-09 박종섭 저전압 데이터 출력버퍼
KR20030034460A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 반도체 메모리 장치의 출력 버퍼

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051323A (ja) * 1983-08-31 1985-03-22 Toshiba Corp Ｃｍｏｓ伝送回路
US5198699A (en) 1988-09-09 1993-03-30 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US5023472A (en) * 1988-09-09 1991-06-11 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US5248907A (en) 1992-02-18 1993-09-28 Samsung Semiconductor, Inc. Output buffer with controlled output level
KR960012789B1 (ko) * 1993-12-01 1996-09-24 현대전자산업 주식회사 부트스트랩 회로
KR100400383B1 (ko) * 1996-03-07 2003-12-31 마츠시타 덴끼 산교 가부시키가이샤 기준 전압원 회로 및 전압 피드백 회로
US6191623B1 (en) * 1998-09-29 2001-02-20 Lucent Technologies Inc. Multi-input comparator
JP3598008B2 (ja) 1998-12-25 2004-12-08 富士通株式会社 半導体装置
US6166563A (en) * 1999-04-26 2000-12-26 Intel Corporation Method and apparatus for dual mode output buffer impedance compensation
US6744294B1 (en) * 1999-05-12 2004-06-01 Telefonaktiebolaget Lm Ericsson (Publ) Cascode signal driver with low harmonic content
KR100407816B1 (ko) 2001-06-16 2003-12-01 학교법인 포항공과대학교 온-칩 캐패시터를 이용한 씨모스 풀스윙 출력구동회로
US6535020B1 (en) * 2001-12-18 2003-03-18 Sun Microsystems, Inc. Output buffer with compensated slew rate and delay control
JP3808026B2 (ja) * 2002-10-23 2006-08-09 株式会社ルネサステクノロジ 半導体装置
KR100566302B1 (ko) * 2003-10-31 2006-03-30 주식회사 하이닉스반도체 파워업 신호 발생 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153603B1 (ko) * 1995-05-16 1998-12-15 김광호 반도체 장치의 파워-업 리세트신호 발생회로
KR0167672B1 (ko) * 1995-08-03 1999-02-01 김주용 리드 포트 회로
KR20000041441A (ko) * 1998-12-22 2000-07-15 김영환 데이터 출력버퍼
KR20010055932A (ko) * 1999-12-13 2001-07-04 박종섭 서브 워드라인 구동 동작을 안정화시킨 반도체 메모리 소자
KR20020001456A (ko) * 2000-06-28 2002-01-09 박종섭 저전압 데이터 출력버퍼
KR20030034460A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 반도체 메모리 장치의 출력 버퍼

Also Published As

Publication number Publication date
US20070035180A1 (en) 2007-02-15
KR20070006547A (ko) 2007-01-11
US7663413B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
US7397297B2 (en) Level shifter circuit
KR100752649B1 (ko) 출력신호를 안정화하는 수단을 구비하는 라인구동회로
US8154323B2 (en) Output driver operable over wide range of voltages
US8044950B2 (en) Driver circuit usable for display panel
US7304530B2 (en) Utilization of device types having different threshold voltages
US7199641B2 (en) Selectably boosted control signal based on supply voltage
KR100991383B1 (ko) 반도체 장치의 출력 드라이버
KR20030026800A (ko) 반도체 집적 회로
US7812660B2 (en) Level shift circuit
KR20070002782A (ko) 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US10018680B2 (en) Semiconductor device, battery monitoring system, and method for activating semiconductor device
US20080238513A1 (en) Hysteresis Circuit Without Static Quiescent Current
EP3046239B1 (en) Current generating circuit, current generating method, charge pumping circuit and charge pumping method
US8466722B2 (en) Startup and protection circuitry for thin oxide output stage
US6236195B1 (en) Voltage variation correction circuit
US7750688B2 (en) High speed CMOS output buffer for nonvolatile memory devices
US7242222B2 (en) Output circuit with reduced gate voltage swings
US20170108883A1 (en) Voltage regulator with regulated-biased current amplifier
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
JP4397401B2 (ja) オペアンプ及びそれが用いられる液晶表示装置の駆動回路
JP4578882B2 (ja) 半導体集積回路
JP2008017566A (ja) 電源発生回路
KR20140146368A (ko) 입출력 장치 및 이를 포함하는 입출력 시스템
US20080018385A1 (en) Electric power circuit for driving display panel
KR102544166B1 (ko) 펄스 폭 보상 회로 및 이를 이용하는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 12