KR20070002782A - 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 - Google Patents

반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 Download PDF

Info

Publication number
KR20070002782A
KR20070002782A KR1020050058450A KR20050058450A KR20070002782A KR 20070002782 A KR20070002782 A KR 20070002782A KR 1020050058450 A KR1020050058450 A KR 1020050058450A KR 20050058450 A KR20050058450 A KR 20050058450A KR 20070002782 A KR20070002782 A KR 20070002782A
Authority
KR
South Korea
Prior art keywords
voltage
vbb
level
bulk bias
bias voltage
Prior art date
Application number
KR1020050058450A
Other languages
English (en)
Other versions
KR100733407B1 (ko
Inventor
변상진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058450A priority Critical patent/KR100733407B1/ko
Priority to US11/323,632 priority patent/US7366048B2/en
Publication of KR20070002782A publication Critical patent/KR20070002782A/ko
Application granted granted Critical
Publication of KR100733407B1 publication Critical patent/KR100733407B1/ko
Priority to US12/082,066 priority patent/US7733132B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 집적 회로 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 내부전압 발생회로에 관한 것이며, 더 자세히는 벌크 바이어스 전압(VBB) 발생회로에서 VBB 레벨을 검출하기 위한 회로에 관한 것이다. 본 발명은 온도 변화를 보상하여 저온에서 발생하는 tWR 페일을 개선할 수 있는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기를 제공하는데 그 목적이 있다. 벌크 바이어스 전압(VBB) 레벨 검출기 측면에서 접근하면, 저온에서의 tWR 페일 발생은 VBB 레벨 검출기에 온도 보상 능력이 없기 때문이다. 따라서, 이를 해결하기 위해서는 VBB 레벨 검출기가 온도에 따라 그 VBB 검출 레벨을 바꿀 수 있도록 설계하면 된다. 즉, 높은 온도에서는 VBB 검출 레벨의 절대값이 크고 낮은 온도에서는 VBB 검출 레벨의 절대값이 작아지도록 만들면 저온에서 셀 트랜지스터의 문턱전압을 낮출 수 있게 된다. 이를 위해 본 발명에서는 전압 디바이더의 VBB단측의 유효 저항 소자로서 NMOS 저항이나 수동 저항 소자를 적용하였다.
벌크 바이어스 전압, 레벨 검출기, 전압 디바이더, CMOS 인버터, 온도 보상

Description

반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기{BULK BIAS VOLTAGE LEVEL DETECTOR IN SEMICONDUCTOR MEMORY DEVICE}
도 1은 일반적인 벌크 바이어스 전압(VBB) 생성회로의 블럭 다이어그램.
도 2는 상기 도 1의 VBB 레벨 검출기(10)의 상세 회로도(종래기술).
도 3은 본 발명의 일 실시예에 따른 VBB 레벨 검출기의 회로도.
도 4는 종래기술과 본 발명에 따른 VBB 레벨 검출기의 온도에 따른 VBB 검출 레벨의 변화를 나타낸 특성 그래프.
* 도면의 주요부분에 대한 부호의 설명
100: 전압 디바이더
110: CMOS 인버터
120: 레벨 쉬프터
본 발명은 반도체 집적 회로 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 내부전압 발생회로에 관한 것이며, 더 자세히는 벌크 바이어스 전압(VBB) 발생회로에서 VBB 레벨을 검출하기 위한 회로에 관한 것이다.
대부분의 반도체 메모리 칩은 외부로부터 공급되는 외부 전원전압(VCC, VSS)을 사용하여 다양한 레벨의 내부전압을 발생시키기 위한 내부전압 발생회로를 칩 내에 구비하여 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하고 있다. 이러한 내부전압 발생회로를 설계함에 있어서 주된 이슈는 원하는 레벨의 내부전압을 안정적으로 공급하는 것이다.
한편, 내부전압 발생회로 중에서도 외부로부터 공급되는 전원전압의 스윙 레벨을 벗어난 범위의 내부전압을 생성하기 위해서는 차지펌핑 회로를 이용하여 승압된 전압 레벨을 생성해야 한다. 이처럼 차지펌핑 방식으로 생성된 전압으로서 승압 전압(boosted voltage, VPP)과 벌크 바이어스 전압(bulk bias voltage, VBB)이 있다. DRAM의 예를 들면, 승압 전압(VPP)은 전원전압(VCC)보다 높은 레벨을 가지며 주로 워드라인 구동전압으로 사용되고 있으며, 벌크 바이어스 전압(VBB)은 접지전압(VSS)보다 낮은 음의 전압 레벨을 가지며 셀 트랜지스터(NMOS 트랜지스터)의 문턱전압(Vth)을 높여 데이터 리텐션 타임(data retention time)을 증가시킬 목적으로 셀 트랜지스터의 채널(실질적으로는 채널이 포함된 웰)에 인가되고 있으며, 흔히 백 바이어스 전압으로 불리우고 있다.
도 1은 일반적인 벌크 바이어스 전압(VBB) 생성회로의 블럭 다이어그램이다.
일반적인 벌크 바이어스 전압(VBB) 생성회로는, 피드백된 벌크 바이어스 전 압(VBB)의 레벨 상태를 검출하기 위한 VBB 레벨 검출기(10)와, VBB 레벨 검출기(10)로부터 출력된 발진 인에이블신호(bbeb)에 응답하여 발진 동작을 수행하기 위한 링 발진기(20)와, 링 발진기(20)로부터 출력된 발진 신호(osc)를 입력 받아 펌핑 제어신호(PS1, PS2, G1, G2)를 생성하기 위한 펌프 제어로직(30)과, 펌핑 제어신호(PS1, PS2, G1, G2)에 따라 차지 펌핑 동작을 수행하여 벌크 바이어스 전압(VBB)을 출력하기 위한 더블러(doubler) 차지 펌프(40)를 구비한다.
도 2는 상기 도 1의 VBB 레벨 검출기(10)의 상세 회로도(종래기술)이다.
도 2를 참조하면, 종래기술에 따른 VBB 레벨 검출기(10)는, 피드백된 벌크 바이어스 전압(VBB)의 레벨에 따라 아날로그적으로 변화하는 감지전압(DET)을 출력하기 위한 전압 디바이더(2)와, 로직 문턱값에 따라 감지전압(DET)을 로직값으로 바꾸어 출력하기 위한 CMOS 인버터(4)와, CMOS 인버터(4)의 출력신호의 스윙폭을 키우기 위한 레벨 쉬프터(6)를 구비한다.
여기서, 전압 디바이더(2)는 소오스가 코어전압단(VCORE)에 접속되고 드레인이 감지전압단(DET)에 접속되며 접지전압(VSS)을 게이트 입력으로 하는 저항 PMOS 트랜지스터(P1)와, 소오스가 감지전압단(DET)에 접속되고 드레인이 접지전압단(VSS)에 접속되며 벌크 바이어스 전압(VBB)을 게이트 입력으로 하는 저항 PMOS 트랜지스터(P2)로 구성된다. 두 저항 PMOS 트랜지스터(P1, P2)의 채널에는 코어전압(VCORE)이 인가된다.
또한, CMOS 인버터(4)는 각각 감지전압(DET)을 게이트 입력으로 하며 코어전압단(VCORE)과 접지전압단(VSS) 사이에 접속된 풀업 PMOS 트랜지스터(P3)와 풀다운 NMOS 트랜지스터(N1)로 구성된다.
그리고, 레벨 쉬프터(6)는 CMOS 인버터(4)의 출력신호를 입력으로 하는 인버터(INV1) - VSS~VCORE 스윙 - 와, 소오스가 접지전압단(VSS)에 접속되며 CMOS 인버터(4)의 출력신호를 게이트 입력으로 하는 NMOS 트랜지스터(N2)와, 소오스가 접지전압단(VSS)에 접속되며 인버터(INV1)의 출력신호를 게이트 입력으로 하는 NMOS 트랜지스터(N3)와, 소오스가 코어전압단(VCORE)에 접속되며 드레인이 NMOS 트랜지스터(N2)의 드레인(출력 노드)에 접속되며 게이트가 NMOS 트랜지스터(N3)의 드레인에 접속된 PMOS 트랜지스터(P4)와, 소오스가 코어전압단(VCORE)에 접속되며 드레인이 NMOS 트랜지스터(N3)의 드레인에 접속되며 게이트가 NMOS 트랜지스터(N2)의 드레인(출력 노드)에 접속된 PMOS 트랜지스터(P5)와, 출력 노드에 접속되어 발진 인에이블신호(bbeb)를 출력하기 위한 인버터(INV2) - VSS~VCC 스윙 - 를 구비한다. 도시된 레벨 쉬프터(6)는 VSS~VCORE 스윙하는 신호를 VSS~VCC 스윙하는 신호로 변화시키기 위한 지극히 일반적인 구성을 가지고 있다.
한편, 링 발진기(30), 펌프 제어로직(30), 더블러 차지 펌프(40)의 구성 및 동작은 이미 널리 공지되어 있으며, 본 발명과 직접적인 관련이 없기 때문에 그에 대한 자세한 설명은 생략하기로 한다.
다시 도 2를 참조하여 종래기술에 따른 VBB 레벨 검출기(10)의 동작을 살펴본다.
앞서 살펴본 바와 같이 전압 디바이더(2)는 저항 PMOS 트랜지스터 P1과 P2의 유효 저항값 차이에 의해 감지전압(DET)의 레벨을 결정한다. 이때, 저항 PMOS 트랜 지스터 P1은 접지전압(VSS)을 게이트 입력으로 하기 때문에 그 유효 저항이 거의 일정하다고 보면, 감지전압(DET)의 레벨은 VBB를 게이트 입력으로 하는 저항 PMOS 트랜지스터 P2에 의해 결정된다고 보아도 무방할 것이다.
예를 들어, 피드백된 VBB의 레벨이 타겟 레벨에 비해 증가하는 경우, 즉, VBB의 절대치가 작은 경우에는 저항 PMOS 트랜지스터 P2의 유효 저항값이 증가하게 되고, 이에 따라 감지전압(DET)의 레벨이 CMOS 인버터(4)의 스위칭 포인트(일반적으로 VCORE/2)보다 높은 값을 가지게 되고, CMOS 인버터(4)의 출력신호는 논리레벨 로우가 될 것이다.
한편, CMOS 인버터(4)의 출력신호는 논리레벨 로우가 되면 레벨 쉬프터(6)의 출력 노드는 논리레벨 하이가 되어 최종 출력인 발진 인에이블신호(bbeb)는 논리레벨 로우로 활성화된다.
발진 인에이블신호(bbeb)가 활성화되면 링 발진기(20)가 인에이블 되어 일정 주기를 가지는 발진 신호(osc)를 출력하게 되고, 이에 따라 펌프 제어로직(30)의 제어 하에 더블러 차지 펌프(40)가 차지 펌핑 동작을 수행하여 VBB 레벨을 낮추게 된다(VBB의 절대값은 커짐).
한편, 이와 같이 VBB 레벨이 낮아져 타겟 레벨에 이르게 되면 저항 PMOS 트랜지스터 P2의 유효 저항값이 낮아져 감지전압(DET)의 레벨이 떨어지게 되고, 이에 따라 CMOS 인버터(4)의 출력신호가 논리레벨 하이가 되며, 결국 발진 인에이블신호(bbeb)가 논리레벨 하이로 비활성화되어 차지 펌핑 동작을 멈추게 된다.
그런데, 이상에서 살펴본 종래기술에 따른 VBB 레벨 검출기(10)는 온도가 증 가하는 경우, VBB 검출 레벨의 절대값이 일정하거나 약간 감소하는 경향을 보인다(도 4 참조).
위와 같은 현상은 종래의 기술에서 사용된 저항 PMOS 트랜지스터 P1과 P2의 온도 변화에 대한 문턱 전압의 변화율(유효 저항 값의 변화율) 즉, 온도 계수가 다르기 때문에 발생하는 것이다. 이는 저항 PMOS 트랜지스터 P1의 소오스와 벌크 사이의 전압 Vbs가 0V인 반면 P2의 소오스와 벌크 사이의 전압 Vbs는 VBB의 절대값에 따라서 달라지기 때문에 발생하는 현상이다. 즉, 저항 PMOS 트랜지스터 P1과 P2의 크기가 동일한 경우에도 트랜지스터 P1과 P2의 바이어스 인가 조건에 따라 문턱전압이 달라지고 동작 영역에서의 온도 변화에 대한 유효 저항값 변화율도 달라지기 때문이다. 다시 말해, 온도가 증가함에 따라 트랜지스터 P2의 유효 저항값 감소분이 트랜지스터 P1에 비해 크기 때문에 트랜지스터 P2의 게이트 전압인 VBB의 절대값이 더 작더라도 차지 펌핑 동작이 멈추게 되는 것이다. 예를 들어 VBB의 절대값이 특정 전압으로 고정된 상태의 감지전압(DET) 레벨을 보면, 온도가 증가함에 따라 낮아지는 것을 알 수 있다. 이를 역으로 생각하면 온도가 증가할수록 VBB의 절대값이 작아져야 차지 펌핑 동작을 멈추게 되는 것이다. 그러므로 종래기술에 따른 VBB 레벨 검출기(10)는 온도가 감소함에 따라 VBB 검출 레벨의 절대값이 다소 증가하는 경향을 보인다고 하겠다.
전술한 바와 같이 벌크 바이어스 전압(VBB)은 셀 트랜지스터의 문턱전압을 높여서 데이터 리텐션 타임을 증가시키기 위하여 사용되는 것이다. 그러나, 셀 트랜지스터의 문턱전압이 높아질 경우, 라이트 동작시 셀에 데이터를 기록하기 위해 서는 그만큼 높은 문턱전압을 극복해야 하기 때문에 원하는 양의 전하를 셀에 충전하기 위해서는 그 만큼 더 많은 시간이 필요하다. 이러한 현상은 온도가 낮아질수록 더욱 심각해지는데, 이는 온도가 낮아지면서 셀 트랜지스터의 문턱전압이 더 증가하기 때문이다.
그런데, 전술한 바와 같이 종래기술에 따른 VBB 레벨 검출기(10)는 온도가 감소함에 따라 VBB 검출 레벨의 절대값이 일정하게 유지되거나 다소 증가하는 경향을 보이기 때문에 셀 트랜지스터의 문턱전압이 더욱 커지는 결과를 초래하고, 결국 tWR(time to write recovery) 페일을 유발하는 원인이 되고 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 온도 변화를 보상하여 저온에서 발생하는 tWR 페일을 개선할 수 있는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 피드백된 벌크 바이어스 전압의 레벨에 따라 아날로그적으로 변화하는 감지전압을 출력하기 위한 전압 디바이더와, 로직 문턱값에 따라 상기 감지전압을 로직값으로 바꾸어 출력하기 위한 CMOS 인버터를 구비하며, 상기 전압 디바이더는, 소오스가 내부전원전압단에 접속되고 드레인이 감지전압단에 접속되며 접지전압을 게이트 입력으로 하는 PMOS 트랜지스터 - 그 채널에 내부전원전압이 인가됨 - 와, 소오스가 벌크 바이어스 전압단에 접속되고 드레인이 상기 감지전압단에 접속되고 상기 내부전원전압을 게이트 입력으로 하는 NMOS 트랜지스터 - 그 채널에 접지전압이 인가됨 - 를 구비하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 피드백된 벌크 바이어스 전압의 레벨에 따라 아날로그적으로 변화하는 감지전압을 출력하기 위한 전압 디바이더와, 로직 문턱값에 따라 상기 감지전압을 로직값으로 바꾸어 출력하기 위한 CMOS 인버터를 구비하며, 상기 전압 디바이더는, 소오스가 내부전원전압단에 접속되고 드레인이 감지전압단에 접속되며 접지전압을 게이트 입력으로 하는 PMOS 트랜지스터 - 그 채널에 내부전원전압이 인가됨 - 와, 상기 감지전압단과 상기 벌크 바이어스 전압단 사이에 접속된 수동 저항 소자를 구비하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기가 제공된다.
벌크 바이어스 전압(VBB) 레벨 검출기 측면에서 접근하면, 저온에서의 tWR 페일 발생은 VBB 레벨 검출기에 온도 보상 능력이 없기 때문이다. 따라서, 이를 해결하기 위해서는 VBB 레벨 검출기가 온도에 따라 그 VBB 검출 레벨을 바꿀 수 있도록 설계하면 된다. 즉, 높은 온도에서는 VBB 검출 레벨의 절대값이 크고 낮은 온도에서는 VBB 검출 레벨의 절대값이 작아지도록 만들면 저온에서 셀 트랜지스터의 문턱전압을 낮출 수 있게 된다. 이를 위해 본 발명에서는 전압 디바이더의 VBB단측의 유효 저항 소자로서 NMOS 저항이나 수동 저항 소자를 적용하였다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 3은 본 발명의 일 실시예에 따른 VBB 레벨 검출기의 회로도이다.
도 3을 참조하면, 본 실시예에 따른 VBB 레벨 검출기는, 피드백된 벌크 바이어스 전압(VBB)의 레벨에 따라 아날로그적으로 변화하는 감지전압(DET)을 출력하기 위한 전압 디바이더(100)와, 로직 문턱값에 따라 감지전압(DET)을 로직값으로 바꾸어 출력하기 위한 CMOS 인버터(110)와, CMOS 인버터(110)의 출력신호의 스윙폭을 키우기 위한 레벨 쉬프터(120)를 구비한다.
여기서, CMOS 인버터(110)와 레벨 쉬프터(120)의 구성은 종래기술(도 2 참조)과 동일하며, 본 실시예에서는 전압 디바이더(100)의 회로 구성을 변경하였다.
전압 디바이더(100)는, 소오스가 코어전압단(VCORE)에 접속되고 드레인이 감지전압단(DET)에 접속되며 접지전압(VSS)을 게이트 입력으로 하는 저항 PMOS 트랜지스터(P11)와, 소오스가 벌크 바이어스 전압단(VBB)에 접속되고 드레인이 감지전압단(DET)에 접속되고 코어전압(VCORE)을 게이트 입력으로 하는 저항 NMOS 트랜지스터(N11)를 구비한다. 여기서, 저항 PMOS 트랜지스터(P11)의 채널에는 코어전압(VCORE)이 인가되고, 저항 NMOS 트랜지스터(N11)의 채널에는 접지전압(VSS)이 인가된다.
이하, 상기 도 3에 도시된 VBB 레벨 검출기의 동작을 살펴본다.
우선 감지전압(DET)의 레벨은 전압 디바이더(100)의 저항 PMOS 트랜지스터 (P11)과 저항 NMOS 트랜지스터(N11)의 유효 저항값 차이에 의해 결정된다. 예를 들어, 피드백된 VBB의 레벨이 타겟 레벨에 비해 증가하는 경우, 즉, VBB의 절대치가 작은 경우에는 저항 NMOS 트랜지스터(N11)의 유효 저항값이 증가하게 되고, 이에 따라 감지전압(DET)의 레벨이 CMOS 인버터(110)의 스위칭 포인트(일반적으로 VCORE/2)보다 높은 값을 가지게 되고, CMOS 인버터(110)의 출력신호는 논리레벨 로우가 될 것이다.
한편, CMOS 인버터(110)의 출력신호는 논리레벨 로우가 되면 레벨 쉬프터(120)의 출력 노드는 논리레벨 하이가 되어 최종 출력인 발진 인에이블신호(bbeb)는 논리레벨 로우로 활성화된다.
발진 인에이블신호(bbeb)가 활성화되면 링 발진기가 인에이블 되어 일정 주기를 가지는 발진 신호를 출력하게 되고, 이에 따라 펌프 제어로직의 제어 하에 더블러 차지 펌프가 차지 펌핑 동작을 수행하여 VBB 레벨을 낮추게 된다(VBB의 절대값은 커짐).
한편, 이와 같이 VBB 레벨이 낮아져 타겟 레벨에 이르게 되면 저항 NMOS 트랜지스터(N11)의 유효 저항값이 작아지므로 감지전압(DET)의 레벨이 떨어지게 되고, 이에 따라 CMOS 인버터(110)의 출력신호가 논리레벨 하이가 되며, 결국 발진 인에이블신호(bbeb)가 논리레벨 하이로 비활성화되어 차지 펌핑 동작을 멈추게 된다.
이상에서 살펴본 일반적인 동작은 종래기술(도 2 참조)의 VBB 레벨 검출기와 유사하다. 그러나, 종래의 VBB 레벨 검출기가 온도 변화에 따라 VBB 검출 레벨의 절대값이 일정하거나 약간의 반비례 경향을 보이는 반면, 본 실시예에 따른 VBB 레벨 검출기는 온도 변화에 대해 VBB 검출 레벨의 절대값이 비례하는 경향을 보인다.
도 4는 종래기술과 본 발명에 따른 VBB 레벨 검출기의 온도에 따른 VBB 검출 레벨의 변화를 나타낸 특성 그래프이다. 도면에서 3개의 포인트의 온도는 각각 -10℃, 25℃, 90℃ 이다.
도 4를 참조하면, 앞에서 설명한 본 실시예의 VBB 레벨 검출기의 온도 의존성을 확인할 수 있다. 즉, 본 실시예에 따른 VBB 레벨 검출기는 온도가 감소함에 따라 VBB 검출 레벨의 절대값이 감소(VBB 레벨은 증가)하고, 반대로 온도가 증가하면 VBB 검출 레벨의 절대값이 증가(VBB 레벨은 감소)한다.
본 실시예에 따르면, VBB 레벨 검출기의 저항 PMOS 트랜지스터(P11)와 저항 NMOS 트랜지스터(N11)의 소오스와 벌크 사이의 전압 Vbs가 각각 0V로 동일하기 때문에 두 트랜지스터의 동작 영역에서의 유효 저항값은 두 트랜지스터의 게이트-소오스 전압(Vgs)과 그 사이즈에 따라 달라지게 된다. 감지전압(DET)이 약 VCORE/2인 영역에서 CMOS 인버터(110)의 스위칭이 이루어지므로, 온도가 감소함에 따라 그 스위칭이 빠르게 일어나도록 조건을 만들어주면 온도가 감소할 때 VBB 검출 레벨의 절대값을 감소시킬 수 있다.
이는 종래의 기술의 동작 방식과 반대의 온도 특성을 가지는 형태로 저항 디바이더를 구성하면 가능하다. 본 발명의 기술에서는 이를 구현하기 위해서 종래의 기술에서 저항 PMOS 트랜지스터 P1 부분은 그대로 유지하면서, P2 부분을 유효 저항의 온도 변화율이 P1보다 더 작은 저항 NMOS 트랜지스터(N11)을 사용하였다.
여기서 저항 PMOS 트랜지스터(P11)은 일정한 바이어스가 인가되므로 정 저항 역할을 하게 되고, 저항 NMOS 트랜지스터(N11)은 VBB의 레벨에 따라 게이트와 소스 사이의 전압 Vgs가 변하는 가변저항 역할을 한다. 즉, 온도가 변하지 않는 상황에서는 저항 NMOS 트랜지스터(N11)의 소스와 벌크 전압으로 인가된 VBB의 절대 값에 의해서만 감지전압(DET) 레벨이 결정된다. 그러나 온도가 변하게 되면 이들의 유효 저항의 변화율이 다르기 때문에 동일한 VBB 레벨에 대해 감지전압(DET) 레벨도 달라지게 된다. 즉, 온도가 증가하는 경우 저항 PMOS 트랜지스터(P11)보다 저항 NMOS 트랜지스터(N11)의 유효저항 감소율이 더 작기 때문에 저항 NMOS 트랜지스터(N11)의 소스와 벌크 전압인 VBB의 절대값이 더 커야 차지 펌핑 동작이 멈추게 되는 것이다. 예를 들어 VBB의 절대값이 특정 전압으로 고정된 상태의 감지전압(DET) 레벨을 보면, 온도가 증가함에 따라 높아지는 것을 알 수 있다. 이를 역으로 생각하면 온도가 증가할수록 VBB의 절대값이 커져야 차지 펌핑 동작을 멈추게 되는 것이다.
전술한 바와 같이 본 실시예에 따른 VBB 레벨 검출기를 적용하면, 온도가 감소함에 따라 VBB 검출 레벨의 절대값이 저하되므로 낮은 온도에서 VBB 레벨이 증가(절대값은 감소)하는 효과를 가져온다. 따라서, 저온에서의 셀 트랜지스터의 문턱전압 증가를 어느 정도 감쇄할 수 있게 되어 tWR 페일을 방지할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 VBB 레벨 검출기의 회로도이다.
도 5를 참조하면, 본 실시예에 따른 VBB 레벨 검출기는, 전술한 일 실시예의 VBB 검출기와 같이 전압 디바이더(200), CMOS 인버터(210), 레벨 쉬프터(220)를 구비하고 있는데, CMOS 인버터(210)와 레벨 쉬프터(220)의 구성은 종래기술(도 2 참 조)과 동일하며, 본 실시예에서는 전압 디바이더(200)의 회로 구성을 변경하였다.
전압 디바이더(200)는, 소오스가 코어전압단(VCORE)에 접속되고 드레인이 감지전압단(DET)에 접속되며 접지전압(VSS)을 게이트 입력으로 하는 저항 PMOS 트랜지스터(P21)와, 감지전압단(DET)과 벌크 바이어스 전압단(VBB)에 접속된 저항(R)을 구비한다. 전술한 일 실시예의 전압 디바이더(100)와 비교할 때, 저항 NMOS 트랜지스터(N11)를 저항(R)으로 대체한 것이다.
저항(R)은 온도 변화에 대하여 저항 NMOS 트랜지스터(N11)와 거의 유사한 특성을 가지며, 기판 상의 활성영역이나 폴리실리콘으로 저항(R)을 구현할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 CMOS 인버터(110, 210)의 후단에 레벨 쉬프터를 연결하여 신호를 출력하는 경우를 일례로 들어 설명하였으나, 레벨 쉬프터의 단지 신호의 스윙폭만을 조절하는 역할을 하기 때문에 반드시 필요한 구성 요로로 볼 수 없다.
또한, 전술한 실시예에서 사용된 코어전압(VCORE)은 내부 전원전압의 대표적인 예로서 사용된 것으로, 이를 다른 내부 전원전압으로 바꾸는 경우에도 본 발명은 적용된다.
전술한 본 발명은 저온에서의 tWR 페일에 대한 마진을 확보하는 효과가 있으며, 테스트성의 향상을 도모하여 테스트 비용 및 시간을 줄이는 효과를 기대할 수 있다.

Claims (8)

  1. 피드백된 벌크 바이어스 전압의 레벨에 따라 아날로그적으로 변화하는 감지전압을 출력하기 위한 전압 디바이더와,
    로직 문턱값에 따라 상기 감지전압을 로직값으로 바꾸어 출력하기 위한 CMOS 인버터를 구비하며,
    상기 전압 디바이더는,
    소오스가 내부전원전압단에 접속되고 드레인이 감지전압단에 접속되며 접지전압을 게이트 입력으로 하는 PMOS 트랜지스터 - 그 채널에 내부전원전압이 인가됨 - 와,
    소오스가 벌크 바이어스 전압단에 접속되고 드레인이 상기 감지전압단에 접속되고 상기 내부전원전압을 게이트 입력으로 하는 NMOS 트랜지스터 - 그 채널에 접지전압이 인가됨 - 를 구비하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기.
  2. 제1항에 있어서,
    상기 CMOS 인버터의 출력신호의 스윙폭을 키우기 위한 레벨 쉬프터를 더 구비하는 것을 특징으로 하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기.
  3. 제2항에 있어서,
    상기 내부전원전압은 코어전압(VCORE)인 것을 특징으로 하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기.
  4. 제3항에 있어서,
    상기 레벨 쉬프터는 접지전압(VSS)~코어전압(VCORE)으로 스윙하는 신호를 접지전압(VSS)~외부전원전압(VCC)으로 스윙하는 신호로 스윙폭을 변화시키는 것을 특징으로 하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기.
  5. 피드백된 벌크 바이어스 전압의 레벨에 따라 아날로그적으로 변화하는 감지전압을 출력하기 위한 전압 디바이더와,
    로직 문턱값에 따라 상기 감지전압을 로직값으로 바꾸어 출력하기 위한 CMOS 인버터를 구비하며,
    상기 전압 디바이더는,
    소오스가 내부전원전압단에 접속되고 드레인이 감지전압단에 접속되며 접지전압을 게이트 입력으로 하는 PMOS 트랜지스터 - 그 채널에 내부전원전압이 인가됨 - 와,
    상기 감지전압단과 상기 벌크 바이어스 전압단 사이에 접속된 수동 저항 소자를 구비하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기.
  6. 제5항에 있어서,
    상기 CMOS 인버터의 출력신호의 스윙폭을 키우기 위한 레벨 쉬프터를 더 구비하는 것을 특징으로 하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기.
  7. 제6항에 있어서,
    상기 내부전원전압은 코어전압(VCORE)인 것을 특징으로 하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기.
  8. 제7항에 있어서,
    상기 레벨 쉬프터는 접지전압(VSS)~코어전압(VCORE)으로 스윙하는 신호를 접지전압(VSS)~외부전원전압(VCC)으로 스윙하는 신호로 스윙폭을 변화시키는 것을 특징으로 하는 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기.
KR1020050058450A 2005-06-30 2005-06-30 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 KR100733407B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050058450A KR100733407B1 (ko) 2005-06-30 2005-06-30 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US11/323,632 US7366048B2 (en) 2005-06-30 2005-12-29 Bulk bias voltage level detector in semiconductor memory device
US12/082,066 US7733132B2 (en) 2005-06-30 2008-04-07 Bulk bias voltage level detector in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058450A KR100733407B1 (ko) 2005-06-30 2005-06-30 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기

Publications (2)

Publication Number Publication Date
KR20070002782A true KR20070002782A (ko) 2007-01-05
KR100733407B1 KR100733407B1 (ko) 2007-06-29

Family

ID=37589297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058450A KR100733407B1 (ko) 2005-06-30 2005-06-30 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기

Country Status (2)

Country Link
US (2) US7366048B2 (ko)
KR (1) KR100733407B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058908B2 (en) 2009-03-02 2011-11-15 Samsung Electronics Co., Ltd. Level detector, voltage generator, and semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
KR100880835B1 (ko) * 2007-01-03 2009-02-02 주식회사 하이닉스반도체 메모리장치의 음전압 공급장치.
KR100856061B1 (ko) * 2007-03-02 2008-09-02 주식회사 하이닉스반도체 온도에 의존적인 음전압을 공급하는 공급장치.
KR101215642B1 (ko) * 2007-02-15 2013-01-09 에스케이하이닉스 주식회사 내부전압 검출 회로 및 이를 이용한 내부전압 발생장치
KR100974210B1 (ko) * 2007-12-07 2010-08-06 주식회사 하이닉스반도체 벌크 전압 디텍터
KR100913958B1 (ko) * 2007-12-27 2009-08-26 주식회사 하이닉스반도체 반도체 소자
JP2009260804A (ja) * 2008-04-18 2009-11-05 Toshiba Corp パワーオン検知回路およびレベル変換回路
KR102013607B1 (ko) 2012-12-10 2019-08-23 삼성전자주식회사 반도체 장치 및 그것의 바디 바이어스 방법
US8917560B1 (en) * 2013-11-13 2014-12-23 Nanya Technology Corporation Half bit line high level voltage genertor, memory device and driving method
US9704581B2 (en) * 2014-12-27 2017-07-11 Intel Corporation Voltage ramping detection
EP3187960B1 (en) 2015-12-29 2019-04-17 GN Hearing A/S Dynamic back-biasing in fd-soi process for optimizing psu ratio
US10734958B2 (en) * 2016-08-09 2020-08-04 Mediatek Inc. Low-voltage high-speed receiver
JP7534601B2 (ja) * 2020-06-03 2024-08-15 ミツミ電機株式会社 センサ駆動回路
TWI854095B (zh) * 2021-02-02 2024-09-01 聯華電子股份有限公司 電源電路、電子熔斷電路及提供電源給電子熔斷電路的方法
CN114884489A (zh) * 2022-05-13 2022-08-09 甘肃省科学院传感技术研究所 一种宽电源电压范围输入电平检测电路

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
US5077671A (en) * 1989-07-05 1991-12-31 The Boeing Company Test cart for aircraft control surface measurements
JP2902804B2 (ja) * 1991-04-08 1999-06-07 株式会社東芝 基板バイアス電圧発生回路
US5392205A (en) * 1991-11-07 1995-02-21 Motorola, Inc. Regulated charge pump and method therefor
JPH0628853A (ja) 1992-07-08 1994-02-04 Mitsubishi Electric Corp 半導体記憶装置の基板電圧発生回路
JP3253726B2 (ja) * 1993-02-26 2002-02-04 株式会社東芝 半導体記憶装置の基板バイアス発生回路および基板バイアスレベルの制御方法
JP2982591B2 (ja) * 1993-12-17 1999-11-22 日本電気株式会社 基板電位検知回路
US6882215B1 (en) * 1994-01-21 2005-04-19 Samsung Electronics Co., Ltd. Substrate bias generator in semiconductor memory device
JP3085073B2 (ja) * 1994-01-24 2000-09-04 富士通株式会社 スタティックｒａｍ
JP3510335B2 (ja) * 1994-07-18 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
KR0158478B1 (ko) * 1994-12-21 1999-02-01 김광호 반도체 메모리장치의 기판전압 조절회로
JP2812230B2 (ja) * 1995-02-15 1998-10-22 日本電気株式会社 バイアス電圧発生回路
US6259310B1 (en) * 1995-05-23 2001-07-10 Texas Instruments Incorporated Apparatus and method for a variable negative substrate bias generator
JP3597281B2 (ja) * 1995-11-28 2004-12-02 株式会社ルネサステクノロジ 電位検出回路及び半導体集積回路
US5736869A (en) * 1996-05-16 1998-04-07 Lsi Logic Corporation Output driver with level shifting and voltage protection
US6064250A (en) * 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
US5721704A (en) * 1996-08-23 1998-02-24 Motorola, Inc. Control gate driver circuit for a non-volatile memory and memory using same
KR100228770B1 (ko) * 1996-11-06 1999-11-01 김영환 백 바이어스 전압 발생기
KR100231602B1 (ko) 1996-11-08 1999-11-15 김영환 복합 모드형 기판전압 발생회로
KR100234701B1 (ko) * 1996-12-05 1999-12-15 김영환 외부전압에 둔감한 백바이어스전압 레벨 감지기
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
US5923067A (en) * 1997-04-04 1999-07-13 International Business Machines Corporation 3-D CMOS-on-SOI ESD structure and method
KR100271633B1 (ko) * 1997-11-01 2000-11-15 김영환 지연회로
KR100259349B1 (ko) * 1997-12-27 2000-06-15 김영환 백바이어스 전압레벨 검출기
US6297671B1 (en) * 1998-09-01 2001-10-02 Texas Instruments Incorporated Level detection by voltage addition/subtraction
US6172554B1 (en) * 1998-09-24 2001-01-09 Mosel Vitelic, Inc. Power supply insensitive substrate bias voltage detector circuit
JP3457209B2 (ja) * 1999-03-23 2003-10-14 富士通株式会社 電圧検出回路
JP2001210076A (ja) * 2000-01-27 2001-08-03 Fujitsu Ltd 半導体集積回路および半導体集積回路の内部電源電圧発生方法
JP2001339283A (ja) * 2000-05-26 2001-12-07 Mitsubishi Electric Corp 遅延回路およびそのための半導体回路装置
US6661253B1 (en) * 2000-08-16 2003-12-09 Altera Corporation Passgate structures for use in low-voltage applications
KR100397617B1 (ko) * 2001-02-24 2003-09-13 (주)실리콘세븐 온도 변화에 따른 영향을 최소화하는 기판 전압 레벨 감지기
JP2002313078A (ja) 2001-04-16 2002-10-25 Mitsubishi Electric Corp 半導体記憶装置
US6870410B1 (en) * 2002-10-15 2005-03-22 National Semiconductor Corporation All digital power supply system and method that provides a substantially constant supply voltage over changes in PVT without a band gap reference voltage
KR100521370B1 (ko) * 2003-01-13 2005-10-12 삼성전자주식회사 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터
US6970024B1 (en) * 2004-02-24 2005-11-29 Altera Corporation Over-voltage protection of integrated circuit I/O pins
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058908B2 (en) 2009-03-02 2011-11-15 Samsung Electronics Co., Ltd. Level detector, voltage generator, and semiconductor device

Also Published As

Publication number Publication date
US7366048B2 (en) 2008-04-29
KR100733407B1 (ko) 2007-06-29
US20070002640A1 (en) 2007-01-04
US20080212390A1 (en) 2008-09-04
US7733132B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
KR100854419B1 (ko) 파워 업 신호 생성장치
US7733132B2 (en) Bulk bias voltage level detector in semiconductor memory device
US7560974B2 (en) Generation of back-bias voltage with high temperature sensitivity
KR100902053B1 (ko) 반도체 메모리 장치의 기준 전압 발생회로
US7474142B2 (en) Internal voltage generating circuit
EP3462274B1 (en) Semiconductor devices for sensing voltages
US10516384B2 (en) Circuit for generating voltage
US7099223B2 (en) Semiconductor memory device
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR0126254B1 (ko) 반도체 메모리 장치의 데이터 입력 버퍼
KR100406541B1 (ko) 파워-업 신호 발생 장치
KR100587087B1 (ko) 반도체 장치용 내부전압 발생기
KR20080060374A (ko) 반도체 소자의 파워업 회로
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
KR20070071042A (ko) 반도체 메모리 소자의 승압전압 레벨 감지기
KR100922885B1 (ko) 내부전압 발생회로
KR100860976B1 (ko) 파워업신호 생성장치
KR100390993B1 (ko) 파워 업 발생장치
KR20080092085A (ko) 반도체 메모리 장치의 내부 전압 발생회로
KR100256129B1 (ko) 기판 바이어스전위 발생장치
KR100670655B1 (ko) 파워-업 신호 발생 회로
KR100277866B1 (ko) 반도체 소자의 출력 드라이버
KR100746610B1 (ko) 파워-업 신호 발생 장치
KR19990006009A (ko) 반도체 메모리 소자의 파워업 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050630

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060929

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070528

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070622

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070625

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100524

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110526

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120524

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee