KR20070071042A - 반도체 메모리 소자의 승압전압 레벨 감지기 - Google Patents

반도체 메모리 소자의 승압전압 레벨 감지기 Download PDF

Info

Publication number
KR20070071042A
KR20070071042A KR1020050134184A KR20050134184A KR20070071042A KR 20070071042 A KR20070071042 A KR 20070071042A KR 1020050134184 A KR1020050134184 A KR 1020050134184A KR 20050134184 A KR20050134184 A KR 20050134184A KR 20070071042 A KR20070071042 A KR 20070071042A
Authority
KR
South Korea
Prior art keywords
voltage
boosted
vpp
divided
level
Prior art date
Application number
KR1020050134184A
Other languages
English (en)
Other versions
KR100933797B1 (ko
Inventor
박기덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050134184A priority Critical patent/KR100933797B1/ko
Priority to US11/647,127 priority patent/US7489578B2/en
Publication of KR20070071042A publication Critical patent/KR20070071042A/ko
Application granted granted Critical
Publication of KR100933797B1 publication Critical patent/KR100933797B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 승압전압(VPP) 발생기에 관한 것이며, 더 자세히는 승압전압(VPP) 발생기를 구성하는 승압전압(VPP) 레벨 감지기에 관한 것이다. 본 발명은 저온 환경에서의 승압전압(VPP) 레벨의 불안정성을 해소할 수 있는 반도체 메모리 소자의 승압전압 레벨 감지기를 제공하는데 그 목적이 있다. 본 발명에서는 승압전압(VPP)을 전압 분배하여 분배 전압을 출력하기 위한 전압 분배부를 구성함에 있어서, 네가티브 온도 계수를 가지는 전압 강하 소자를 채택하였다. 즉, 네가티브 온도 계수를 가지는 전압 강하 소자와 포지티브 온도 계수를 가지는 전압 강하 소자로 전압 분배를 수행하여 저온 환경하에서 승압전압(VPP) 레벨이 낮게 타겟팅되는 것을 방지할 수 있다.
승압전압, 감지회로, 네가티브, 온도 계수, 저온

Description

반도체 메모리 소자의 승압전압 레벨 감지기{BOOSTED VOLTAGE LEVEL DETECTOR IN SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래기술에 따른 승압전압(VPP) 레벨 감지기의 회로도.
도 2는 본 발명의 일 실시예에 따른 승압전압(VPP) 레벨 감지기의 구성을 나타낸 도면.
도 3은 도 2의 전압 분배부의 제1 구현예를 나타낸 도면.
도 4는 도 2의 전압 분배부의 제2 구현예를 나타낸 도면
도 5는 도 2의 전압 분배부의 제3 구현예를 나타낸 도면
도 6은 도 2의 전압 분배부의 제4 구현예를 나타낸 도면
도 7은 본 발명의 다른 실시예에 따른 승압전압(VPP) 레벨 감지기의 구성을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
Rn: 제1 전압 강하 소자부
Rp: 제2 전압 강하 소자부
VPP_REF: 분배 전압
VREFC: 기준전압
PPE: 레벨 검출신호
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 소자의 승압전압(VPP) 발생기에 관한 것이며, 더 자세히는 승압전압(VPP) 발생기를 구성하는 승압전압(VPP) 레벨 감지기에 관한 것이다.
대부분의 반도체 메모리 소자는 외부로부터 공급되는 전원전압(VDD)을 사용하여 내부전압을 발생시키기 위한 내부전압 발생기를 칩 내에 구비하여 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하고 있다. 이러한 내부전압 발생기를 설계함에 있어서 주된 이슈는 원하는 레벨의 내부전압을 안정적으로 공급하는 것이다.
반도체 메모리 소자를 구성하는 집적회로 선폭의 지속적인 스케일링 다운이 진행됨에 따라 전원전압의 저전압화가 가속되고 있으며, 이에 따라 저전압 환경에서 요구되는 성능을 만족시키기 위한 설계 기술이 요구되고 있다.
이러한 저전압 환경하에서 대부분의 반도체 메모리 소자는 전원전압(VDD)을 이용하여 동작하는 경우에 발생하는 전압 손실을 보상하고, 정상적인 데이터를 유지할 수 있도록 전원전압에 비해 일정 정도 높은 레벨을 가지는 승압전압(VPP)을 필요로 한다.
특히, DRAM에서는 워드라인 구동회로, 비트라인 분리회로, 데이터 출력 버퍼회로 등에서 MOS 트랜지스터의 문턱전압(threshold voltage)에 의한 손실을 보상하기 위한 목적으로 승압전압(VPP)이 널리 사용되고 있다.
일반적으로, 승압전압(VPP) 발생기는, 타겟 승압전압(VPP) 레벨에 대응하는 기준전압에 대한 승압전압(VPP)의 레벨 상태를 감지하기 위한 승압전압(VPP) 레벨 감지기와, 승압전압(VPP) 레벨 감지기로부터 출력된 레벨 감지신호에 응답하여 주기신호를 생성하기 위한 발진기와, 주기신호에 응답하여 전하펌핑 동작을 실시하여 승압전압(VPP)을 생성하기 위한 전하펌프를 구비한다.
도 1은 종래기술에 따른 승압전압(VPP) 레벨 감지기의 회로도이다.
도 1을 참조하면, 종래기술에 따른 승압전압(VPP) 레벨 감지기는, 승압전압(VPP)을 전압 분배하여 분배 전압(VPP_REF)을 출력하기 위한 전압 분배부(100)와, 타겟 승압전압(VPP) 레벨에 대응하는 기준전압(VREFC)과 분배 전압(VPP_REF)을 비교하여 레벨 검출신호(PPE)를 출력하기 위한 비교부(200)로 구성된다.
여기서, 전압 분배부(100)는 승압전압단(VPP)과 접지전압단(VSS) 사이에 직렬로 접속된 제1 및 제2 저항(Ra, Rb)을 구비한다. 전압 분배부(100)의 출력신호인 분배 전압(VPP_REF)은 승압전압(VPP)을 제1 및 제2 저항(Ra, Rb)의 저항비에 따라 분배한 전압으로서, 제1 및 제2 저항(Ra, Rb)의 공통 노드를 통해 출력된다.
또한, 비교부(200)는 내부전압 생성 인에이블 신호(Vgen_ctrl)를 게이트 입력으로 하며 접지전압단(VSS)에 접속된 바이어스 NMOS 트랜지스터(MN11)와, 외부 전원전압단(VDD)에 접속되며 서로의 게이트가 맞물려 전류 미러를 이루는 두 PMOS 트랜지스터 MP11, MP12와, PMOS 트랜지스터 MP11, MP12와 바이어스 NMOS 트랜지스터(MN11) 사이에 각각 접속되며 분배 전압(VPP_REF) 및 기준전압(VREFC)을 차동 입력으로 하는 입력 NMOS 트랜지스터 MN12 및 MN13과, 비교 출력단(MP12와 MN13의 공통 드레인단)에 접속되어 레벨 검출신호(PPE)를 출력하는 인버터(INV0)를 구비한다.
상기와 같이 구성된 종래의 승압전압(VPP) 레벨 감지기는 현재의 승압전압(VPP) 레벨에 대응하는 전압인 분배 전압(VPP_REF)과 타겟 승압전압(VPP) 레벨에 대응하는 기준전압(VREFC)을 비교하여, 분배 전압(VPP_REF)이 기준전압(VREFC)보다 높으면 레벨 검출신호(PPE)를 논리레벨 하이로 만들고, 분배 전압(VPP_REF)이 기준전압(VREFC)보다 낮으면 레벨 검출신호(PPE)를 논리레벨 로우로 만들어 승압전압(VPP) 레벨이 타겟 레벨보다 낮은 상태임을 나타낸다.
그러나, 상기와 같은 종래의 승압전압(VPP) 레벨 감지기는 분배 전압(VPP_REF)을 생성하는데 사용되는 저항 Ra, Rb가 모두 온도가 상승함에 따라 저항값이 증가하는 특성을 가진다. 즉 저항 Ra, Rb가 모두 네가티브 온도 계수를 가진다.
이처럼 저항 Ra, Rb가 모두 동일한 온도 경향성을 가지기 때문에 온도 변화에 따른 보상이 어렵다. 통상적으로, 기준전압(VREFC)은 저온 환경에서 전위가 낮아지는 경향이 있는데, 이를 기준으로 레벨 검출신호(PPE)를 생성하면 승압전압(VPP) 전위가 타겟 레벨보다 낮게 설정되기 때문에 저온 환경에서 고온 환경보다 더 높은 승압전압(VPP) 레벨이 요구되는 경우에 효과적인 대응이 불가능하였다. 즉, 실제 승압전압(VPP) 레벨이 낮아지면 테스트시 문제가 발생할 뿐만 아니라, 저온 환경에서의 라이트 리커버리 시간(tWR) 특성이 열악해지는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 저온 환경에서의 승압전압(VPP) 레벨의 불안정성을 해소할 수 있는 반도체 메모리 소자의 승압전압 레벨 감지기를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 승압전압을 분배하여 분배 전압을 출력하기 위한 전압 분배부와, 타겟 승압전압 레벨에 대응하는 기준전압과 상기 분배 전압을 비교하여 레벨 검출신호를 출력하기 위한 비교부를 구비하며, 상기 전압 분배부는, 승압전압단과 분배 전압 출력단 사이에 접속되며, 네가티브 온도 계수를 가지는 제1 전압 강하 소자부와, 상기 분배 전압 출력단과 접지전압단 사이에 접속되며, 포지티브 온도 계수를 가지는 제2 전압 강하 소자부를 구비하는 반도체 메모리 소자의 승압전압 레벨 감지기가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 승압전압을 분배하여 분배 전압을 출력하기 위한 전압 분배부와, 상기 분배 전압의 레벨이 예정된 임계전압 이상인지를 검출하기 위한 임계전압 검출부를 구비하며, 상기 전압 분배부는, 승압전압단과 분 배 전압 출력단 사이에 접속되며, 네가티브 온도 계수를 가지는 제1 전압 강하 소자부와, 상기 분배 전압 출력단과 접지전압단 사이에 접속되며, 포지티브 온도 계수를 가지는 제2 전압 강하 소자부를 구비하는 반도체 메모리 소자의 승압전압 레벨 감지기가 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 네가티브 온도 계수를 가지는 제1 전압 강하 소자부와 포지티브 온도 계수를 가지는 제2 전압 강하 소자부를 이용하여 승압전압을 분배하는 단계와, 분배된 전압에 응답하여 레벨 검출신호를 생성하는 단계를 포함하는 반도체 메모리 소자의 승압전압 레벨 감지방법이 제공된다.
한편, 상기 제1 전압 강하 소자부는 능동 소자 저항을 구비하는 것이 바람직하다.
여기서, 상기 능동 소자 저항은 다이오드 접속된 바이폴라 트랜지스터 또는 다이오드 접속된 MOS 트랜지스터이다.
바람직하게, 상기 제1 전압 강하 소자부는 수동 저항으로 구성한다.
본 발명에서는 승압전압(VPP)을 전압 분배하여 분배 전압을 출력하기 위한 전압 분배부를 구성함에 있어서, 네가티브 온도 계수(온도가 높아질수록 저항값이 낮아짐)를 가지는 전압 강하 소자를 채택하였다. 즉, 네가티브 온도 계수를 가지는 전압 강하 소자와 포지티브 온도 계수(온도가 높아질수록 저항값이 높아짐)를 가지는 전압 강하 소자로 전압 분배를 수행하여 저온 환경하에서 승압전압(VPP) 레벨이 낮게 타겟팅되는 것을 방지할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2는 본 발명의 일 실시예에 따른 승압전압(VPP) 레벨 감지기의 구성을 나타낸 도면이다.
도 2를 참조하면, 본 실시예에 따른 승압전압(VPP) 레벨 감지기는 상기 도 1에 도시된 종래기술과 마찬가지로 전압 분배부와 비교부로 구성되며, 다만 전압 분배부의 구성을 달리하였다.
즉, 본 실시예에 따른 승압전압(VPP) 레벨 감지기의 전압 분배부는 승압전압단(VPP)과 분배 전압(VPP_REF) 출력단 사이에 접속되며 네가티브 온도 계수를 가지는 제1 전압 강하 소자부(Rn)와, 분배 전압(VPP_REF) 출력단과 접지전압단(VSS) 사이에 접속되며, 포지티브 온도 계수를 가지는 제2 전압 강하 소자부(Rp)를 구비한다.
분배 전압(VPP_REF)은 하기의 수학식 1에 따라 결정된다.
VPP_REF = (Rp/(Rn+Rp))×VPP
제1 전압 강하 소자부(Rn)는 네가티브 온도 계수를 가지기 때문에 온도가 낮아지면 제1 전압 강하 소자부(Rn)의 저항값은 높아지게 된다. 또한, 제2 전압 강하 소자부(Rp)는 포지티브 온도 계수를 가지기 때문에 온도가 낮아지면 제2 전압 강하 소자부(Rp)의 저항값은 낮아진다.
수학식 1을 참조하면, 결국 저온 환경에서는 분배 전압(VPP_REF)의 레벨이 상대적으로 낮아짐을 알 수 있다. 이처럼 분배 전압(VPP_REF)의 레벨이 상대적으로 낮아지는 경우, VPP 레벨이 타겟 레벨보다 상승하는 요인이 되는데, 이러한 상승요인이 기준전압(VREFC)이 저온 환경하에서 낮아지는 경향에 따른 VPP 레벨의 저하분을 보상하기 때문에 안정된 VPP 레벨을 확보할 수 있다.
도 3은 도 2의 전압 분배부의 제1 구현예를 나타낸 도면이다.
도 3을 참조하면, 제1 전압 강하 소자부(Rn)는 다이오드 접속된 바이폴라 트랜지스터(BJT1)와 저항 R1으로 구성하고, 제2 전압 강하 소자부(Rp)는 저항 R2로 구성하였다.
도 4는 도 2의 전압 분배부의 제2 구현예를 나타낸 도면이다.
도 4를 참조하면, 제1 전압 강하 소자부(Rn)는 2개의 다이오드 접속된 바이폴라 트랜지스터(BJT1, BJT2)와 저항 R1으로 구성하고, 제2 전압 강하 소자부(Rp)는 저항 R2로 구성하였다.
도 5는 도 2의 전압 분배부의 제3 구현예를 나타낸 도면이다.
도 5를 참조하면, 제1 전압 강하 소자부(Rn)는 다이오드 접속된 NMOS 트랜지스터(MN1)와 저항 R1으로 구성하고, 제2 전압 강하 소자부(Rp)는 저항 R2로 구성하였다.
도 6은 도 2의 전압 분배부의 제4 구현예를 나타낸 도면이다.
도 6을 참조하면, 제1 전압 강하 소자부(Rn)는 2개의 다이오드 접속된 NMOS 트랜지스터(MN1, MN2)와 저항 R1으로 구성하고, 제2 전압 강하 소자부(Rp)는 저항 R2로 구성하였다.
도 7은 본 발명의 다른 실시예에 따른 승압전압(VPP) 레벨 감지기의 구성을 나타낸 도면이다.
도 7을 참조하면, 본 실시예에 따른 승압전압(VPP) 레벨 감지기는 전술한 일 실시예와 달리 비교기를 이용하여 레벨 검출신호(PPE)를 생성하는 방식이 아니라, 임계전압 검출부(700)를 이용하여 레벨 검출신호(PPE)를 생성하는 방식이다.
임계전압 검출부(700)는 분배 전압(VPP_REF)의 레벨이 인버터(INV1)의 로직 문턱값보다 높은 경우에 레벨 검출신호(PPE)를 논리레벨 하이로 활성화시킨다.
한편, 도시된 회로에서는 전압 분배부를 구현함에 있어서, 상기 도 5의 구현예와 동일하게 구현하는 경우를 채용하였으나, 전압 분배부를 다른 구현예와 같이 구현하는 경우에도 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
전술한 본 발명은 저온 환경하에서 승압전압(VPP) 레벨이 낮게 타겟팅되는 것을 방지할 수 있으며, 이로 인하여 라이트 리커버리 시간(tWR) 특성을 개선할 수 있다.

Claims (6)

  1. 승압전압을 분배하여 분배 전압을 출력하기 위한 전압 분배부와,
    타겟 승압전압 레벨에 대응하는 기준전압과 상기 분배 전압을 비교하여 레벨 검출신호를 출력하기 위한 비교부를 구비하며,
    상기 전압 분배부는,
    승압전압단과 분배 전압 출력단 사이에 접속되며, 네가티브 온도 계수를 가지는 제1 전압 강하 소자부와,
    상기 분배 전압 출력단과 접지전압단 사이에 접속되며, 포지티브 온도 계수를 가지는 제2 전압 강하 소자부를 구비하는 반도체 메모리 소자의 승압전압 레벨 감지기.
  2. 승압전압을 분배하여 분배 전압을 출력하기 위한 전압 분배부와,
    상기 분배 전압의 레벨이 예정된 임계전압 이상인지를 검출하기 위한 임계전압 검출부를 구비하며,
    상기 전압 분배부는,
    승압전압단과 분배 전압 출력단 사이에 접속되며, 네가티브 온도 계수를 가지는 제1 전압 강하 소자부와,
    상기 분배 전압 출력단과 접지전압단 사이에 접속되며, 포지티브 온도 계수 를 가지는 제2 전압 강하 소자부를 구비하는 반도체 메모리 소자의 승압전압 레벨 감지기.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 전압 강하 소자부는 능동 소자 저항을 구비하는 것을 특징으로 하는 반도체 메모리 소자의 승압전압 레벨 감지기.
  4. 제3항에 있어서,
    상기 능동 소자 저항은 다이오드 접속된 바이폴라 트랜지스터 또는 다이오드 접속된 MOS 트랜지스터인 것을 특징으로 하는 반도체 메모리 소자의 승압전압 레벨 감지기.
  5. 제3항에 있어서,
    상기 제1 전압 강하 소자부는 수동 저항으로 구성된 것을 특징으로 하는 반도체 메모리 소자의 승압전압 레벨 감지기.
  6. 네가티브 온도 계수를 가지는 제1 전압 강하 소자부와 포지티브 온도 계수를 가지는 제2 전압 강하 소자부를 이용하여 승압전압을 분배하는 단계와,
    분배된 전압에 응답하여 레벨 검출신호를 생성하는 단계
    를 포함하는 반도체 메모리 소자의 승압전압 레벨 감지방법.
KR1020050134184A 2005-12-29 2005-12-29 반도체 메모리 소자의 승압전압 레벨 감지기 KR100933797B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050134184A KR100933797B1 (ko) 2005-12-29 2005-12-29 반도체 메모리 소자의 승압전압 레벨 감지기
US11/647,127 US7489578B2 (en) 2005-12-29 2006-12-29 Boosted voltage level detector in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134184A KR100933797B1 (ko) 2005-12-29 2005-12-29 반도체 메모리 소자의 승압전압 레벨 감지기

Publications (2)

Publication Number Publication Date
KR20070071042A true KR20070071042A (ko) 2007-07-04
KR100933797B1 KR100933797B1 (ko) 2009-12-24

Family

ID=38224190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134184A KR100933797B1 (ko) 2005-12-29 2005-12-29 반도체 메모리 소자의 승압전압 레벨 감지기

Country Status (2)

Country Link
US (1) US7489578B2 (ko)
KR (1) KR100933797B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9042175B2 (en) 2012-01-31 2015-05-26 Samsung Electronics Co., Ltd. Non-volatile memory device and read method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI328331B (en) * 2006-07-21 2010-08-01 Asustek Comp Inc Level shifter
KR101358930B1 (ko) * 2007-07-23 2014-02-05 삼성전자주식회사 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로
JP6035473B2 (ja) * 2012-05-02 2016-11-30 株式会社Ｊｏｌｅｄ 表示装置、表示装置の駆動方法、及び、電子機器
KR20220117622A (ko) 2021-02-17 2022-08-24 삼성전자주식회사 Pcb 보드 및 이를 포함하는 스토리지 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303191A (en) * 1992-01-23 1994-04-12 Motorola, Inc. Memory with compensation for voltage, temperature, and processing variations
JPH0696593A (ja) 1992-09-14 1994-04-08 Toshiba Corp 半導体記憶装置
IT1316271B1 (it) * 2000-12-28 2003-04-03 Micron Technology Inc Generatore di impulsi compensato in tensione e temperatura.
US6628558B2 (en) * 2001-06-20 2003-09-30 Cypress Semiconductor Corp. Proportional to temperature voltage generator
JP2004344788A (ja) 2003-05-22 2004-12-09 Asahi Sunac Corp 塗装装置
KR100542708B1 (ko) * 2003-05-28 2006-01-11 주식회사 하이닉스반도체 고전압 발생기
KR100554846B1 (ko) * 2003-12-10 2006-03-03 주식회사 하이닉스반도체 네가티브 워드라인 전압 검출 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9042175B2 (en) 2012-01-31 2015-05-26 Samsung Electronics Co., Ltd. Non-volatile memory device and read method thereof

Also Published As

Publication number Publication date
US7489578B2 (en) 2009-02-10
US20070153603A1 (en) 2007-07-05
KR100933797B1 (ko) 2009-12-24

Similar Documents

Publication Publication Date Title
US7504876B1 (en) Substrate bias feedback scheme to reduce chip leakage power
KR100577560B1 (ko) 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
KR100733407B1 (ko) 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
KR100804627B1 (ko) 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
KR100792370B1 (ko) 내부전압 발생 장치
US7099223B2 (en) Semiconductor memory device
US20070241736A1 (en) Reference voltage generator circuit
US7834680B2 (en) Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions
KR100933797B1 (ko) 반도체 메모리 소자의 승압전압 레벨 감지기
JP4380386B2 (ja) 半導体素子の内部電圧発生回路
US8283969B2 (en) Semiconductor apparatus
US9959915B2 (en) Voltage generator to compensate for process corner and temperature variations
KR100502972B1 (ko) 리프레쉬 동작용 클럭발생기
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
KR100633598B1 (ko) 하프 전원 전압 발생 회로
KR100748459B1 (ko) 반도체 메모리의 벌크 전압 레벨 감지 장치
US8582385B2 (en) Semiconductor memory device
KR100825021B1 (ko) 내부전압 생성기
KR100650816B1 (ko) 내부 회로 보호 장치
KR20080060374A (ko) 반도체 소자의 파워업 회로
JP2007234206A (ja) 半導体記憶装置、電源検出器、半導体装置
KR20090047700A (ko) 기준전압 발생회로
KR100922885B1 (ko) 내부전압 발생회로
KR20080060322A (ko) 반도체 소자의 내부전압 발생기
KR20060127315A (ko) 반도체 메모리 장치의 고전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 11