KR100804627B1 - 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법 - Google Patents

Abstract

기판 바이어스 발생방법 및 회로를 개시한다. 본 발명의 회로는 기판 바이어스 전압을 제공하기 위하여 발진신호에 응답하여 전하를 기판에 펌핑하는 차지 펌핑부와, 레벨검출신호의 액티브 상태에서 차지 펌핑부에 제공되는 발진신호를 발생하는 발진부와, 온도 변화에 반비례적으로 레벨이 변화되는 감시레벨에 의해 기판 바이어스 전압 레벨을 검출하는 온도 보상형 검출부를 포함한다. 따라서, 고온에서는 상온에 비해 더 낮은 레벨에서 기판 바이어스 전압 레벨을 검출하여 리프레시 특성을 개선시키고, 저온에서는 상온에 비해 더 높은 레벨에서 기판 바이어스 전압 레벨을 검출하여 워드라인 구동 고전압의 마진특성을 만족시킬 수 있다.

Description

레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판 바이어스 전압 발생회로 및 방법 {Circuit and Method for Detecting Voltage Level, and Circuit and Method for Generating Substrate Bias Voltage in Semiconductor Memory Device}

도 1은 종래의 기판 바이어스 전압 발생회로의 블록도.

도 2는 종래의 검출부의 회로도.

도 3은 종래의 검출부의 온도에 대한 레벨검출신호의 출력 파형도.

도 4는 본 발명에 의한 기판 바이어스 전압 발생회로의 블록도.

도 5는 본 발명에 의한 온도 보상형 검출부의 바람직한 일 실시예의 회로도.

도 6은 도 5의 온도 검출회로의 동작 파형도.

도 7은 도 5의 제어형 CMOS 인버터의 입출력 특성 파형도.

도 8은 도 5의 온도변화에 따른 레벨검출신호의 출력파형도.

본 발명은 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판 바이어스 전압 발생회로 및 방법에 관한 것으로 특히 온도에 따른 특성 변화를 보상할 수 있는 회로 및 방법에 관한 것이다.

일반적으로 반도체 메모리 회로, 특히 디램소자에서는 셀 트랜지스터로 제공되는 NMOS 트랜지스터가 형성되는 p형 웰에 네가티브 전압인 기판 바이어스 전압(VBB)을 인가한다.

VBB를 인가하는 이유는 셀 트랜지스터의 문턱전압을 높여 누설전류를 줄임으로써 리프레시 특성을 개선하고 문턱전압의 변화를 줄여서 회로동작을 안정화시키기 위한 것이다.

도 1을 참조하면, 통상적인 VBB 발생회로는 검출부(10), 링발진부(20), 차지펌핑부(30)를 포함한다. 검출부(10)는 VBB의 레벨을 검출하여 링발진부(20)의 인에이블신호(EN)를 생성한다. 링발진부(20)는 인에이블신호(EN)에 응답하여 발진신호(OS)를 발생한다. 발생된 발진신호(OS)에 응답하여 차지 펌핑부(30)는 기판에 전하를 펌핑한다. 따라서, VBB의 절대치가 커지게 된다.

도 2를 참조하면, 종래의 검출부(10)는 전압분배기(12)와, 제1 CMOS인버터(14)와, 제2 CMOS 인버터(16)를 포함한다. 전압분배기(12)는 PMOS(PM11, PM12)의 턴온 저항 비에 의해 분배된 전압신호를 출력한다. PM11은 게이트가 접지되어 턴온 저항이 항상 일정하게 유지되지만, PM12는 게이트에 VBB 전압이 인가되므로 VBB 전압 레벨의 변동에 따라 턴온 저항의 저항값이 변동된다. 따라서, PM12의 턴온 저항 변동에 따라 전압분배기(12)의 출력전압(Vdiv)도 변동된다. Vdiv의 레벨변동은 제1 CMOS 인버터(12)에 의해 감지되어 펄스폭이 가변되는 펄스신호로 변환되고 이 펄스신호는 제2 CMOS 인버터(14)를 통하여 풀 CMOS 레벨로 변환되어 발진부(20)에 인가된다.

그러므로, 검출부(10)는 VBB의 절대값이 감시레벨 보다 낮아지면 출력이 로우상태에서 하이상태로 천이된다. 이 검출신호(EN)의 하이상태, 즉 액티브 상태에서 발진부(20)가 인에이블되어 발진동작을 시작하여 발진신호(OS)를 발생한다. 발생된 발진신호(OS)에 의해 차지 펌핑부(30)가 기판에 전하를 펌핑한다. 이 펌핑동작에 의해 VBB의 절대값이 점차 증가하게 된다. VBB 의 절대값이 증가하여 감시레벨 보다 높아지면 출력이 하이상태에서 로우상태로 천이된다. 따라서, 발진부(20) 및 차지 펌핑부(30)가 디스 에이블상태로 유지된다.

반도체 메모리 장치에서는 기판 바이어스 전압 발생회로에 의해 이와 같은 동작이 반복 수행됨으로서 VBB 레벨을 소정 범위 내에서 일정하게 유지시킨다.

도 3을 참조하면, 종래의 검출부(10)는 온도에 비례하여 감시레벨이 증가하는 것을 알 수 있다. 그리고 감시레벨의 증가정도가 매우 미미하여 그 차가 거의 없다. 그러므로, 설계시 저온에서 취약한 워드라인 구동전압의 승압폭 마진 특성과 고온에서 취약한 리플레시 특성 중 어느 하나가 희생될 수밖에 없었다.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 온도 변화에 따라 기판바이어스 전압의 감시레벨의 절대값이 비례적으로 크게 변하는 온도 보상형 레벨검출회로 및 방법을 제공하는 데 있다.

본 발명의 다른 목적은 상기 온도 보상형 레벨검출회로를 이용하여 고온 및 저온 특성을 모두 만족시킬 수 있는 반도체 메모리 장치의 기판 바이어스 전압 발생회로 및 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명의 레벨검출회로는 감시신호를 입력하는 입력부와, 온도 변화에 응답하여 입력된 감시신호의 감시레벨이 크게 달라지는 레벨 검출부를 구비한 것을 특징으로 한다. 본 발명에서 감시신호의 감시레벨의 절대값은 온도 변화에 대해 비례한다.

본 발명에서 레벨검출부는 온도 변화에 비례하여 레벨이 가변되는 온도검출신호를 발생하는 온도검출회로와, 온도검출신호의 레벨에 응답하여 로직 스위칭 포인트가 제어되는 제어형 CMOS 인버터 회로를 포함한다. 온도검출회로는 고전원전압과 제1노드 사이에 연결된 다이오드 연결 MOS 트랜지스터와, 제1 노드와 제2 노드 사이에 연결된 저항소자와, 제2노드와 저전원전압 사이에 드레인 및 소오스가 각각 연결되고, 게이트에 고전원전압이 인가되는 MOS 트랜지스터를 포함한다. 따라서, 온도변화에 따라 레벨 변화폭이 크게 변하게 된다. 제어형 CMOS 인버터 회로는 상기 온도검출신호에 응답하여 풀업 구동능력이 온도변화에 반비례하는 풀업소자와, 온도검출신호에 응답하여 풀다운 구동능력이 온도변화에 비례하는 풀다운소자와, 풀업소자와 풀다운소자의 사이에 연결되어 상기 입력된 감시신호를 반전시키는 CMOS 인버터를 포함한다.

본 발명의 온도 보상형 레벨검출방법은 온도 변화에 반비례적으로 감시레벨을 변화시키고, 현재 온도에 대응하여 변화된 상기 감시레벨에 의해 감시신호의 레벨을 검출한다. 감시레벨은 고온에서는 상온에 비해 상대적으로 낮아지고, 저온에서는 상기 상온에 비해 상대적으로 높아진다.

반도체 메모리 장치의 기판 바이어스 전압을 제공하는 회로는 기판 바이어스 전압을 제공하기 위하여 발진신호에 응답하여 전하를 기판에 펌핑하는 차지 펌핑부와, 레벨검출신호의 액티브 상태에서 상기 차지 펌핑부에 제공되는 상기 발진신호를 발생하는 발진부와, 온도 변화에 반비례적으로 레벨이 변화되는 감시레벨에 의해 상기 기판 바이어스 전압 레벨을 검출하는 온도 보상형 검출부를 구비한 것을 특징으로 한다.

반도체 메모리 장치의 기판에 제공되는 기판 바이어스 전압을 발생하는 방법은 기판 바이어스 전압을 제공하기 위하여 발진신호에 응답하여 전하를 기판에 펌핑하고, 레벨검출신호의 액티브 상태에서 차지 펌핑부에 제공되는 발진신호를 발생하고, 온도 변화에 반비례적으로 레벨이 변화되는 감시레벨에 의해 기판 바이어스 전압 레벨을 검출하여 레벨검출신호를 발생한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설명하고자 한다. 이 실시예는 이 기술에 숙련된 자들이 본 발명을 실시할 수 있게 충분히 상세하게 기술한다.

도 4는 본 발명에 의한 기판 바이어스 전압 발생회로의 블록도를 나타낸다.

도 4를 참조하면, 본 발명에 의한 기판 바이어스 발생회로(100)는 온도 보상형 검출부(110), 발진부(120), 차지 펌핑부(130)를 포함한다. 발진부(120)와 차지 펌핑부(130)는 통상적인 회로들을 사용하면 되므로 구체적인 설명은 생략한다.

도 5는 본 발명에 의한 온도 보상형 검출부의 바람직한 일 실시예의 회로도를 나타낸다.

도 5를 참조하면, 온도 보상형 검출부(110)는 입력부(112)와 레벨 검출부(114)와 출력부(116)를 포함한다.

입력부(112)는 PMOS(PM1, PM2)의 턴온 저항 비에 의해 분배된 전압신호를 출력한다. PM1은 게이트가 접지되어 턴온 저항이 항상 일정하게 유지되지만, PM12는 게이트에 VBB 전압이 인가되므로 VBB 전압 레벨의 변동에 따라 턴온 저항의 저항값이 변동된다.

레벨 검출부(114)는 온도 검출회로(TPD)와 제어형 CMOS 인버터 회로(CINV)를 포함한다.

온도 검출부(TPD)는 고전원전압(VDD)과 노드(N2) 사이에 연결된 다이오드 연결 MOS 트랜지스터(NM1)와, 노드(N2)와 노드(N3) 사이에 연결된 저항소자(R1)와, 노드(N3)와 저전원전압(VSS) 사이에 드레인 및 소오스가 각각 연결되고, 게이트에 고전원전압(VDD)이 인가되는 MOS 트랜지스터(NM2)로 구성한다.

따라서, 노드(N2)의 전압(VN2)은 다음 수식에 의해 얻어진다.

VN2 = VDD -VT1

여기서, VT1은 NM1의 문턱전압이다. 그러므로, VN2는 온도가 상승하면 VT1이 감소하므로 증가한다. 또한, 전압분배공식에 의하면 온도검출신호(VTP)는 다음 수식에 의해 얻어진다.

VTP = {1/(1+(R1/Ron2)}×VN2

= {1/(1+(R1/Ron2)}×(VDD-VT1)

여기서, Ron2는 NM2의 턴온 저항이다. 그러므로, 상온에 비해 온도가 상승하면, MOS 트랜지스터의 Ron2 값이 증가한다. (R1/Ron2)값이 작아지므로 1/(1+(R1/Ron2)이 커진다. 따라서 두개의 파라미터( VN2와 Ron2)가 온도 상승에 의해 모두 커지게 되므로 온도변화에 의해 VTP가 크게 증가한다. 또한, 상온에 비해 온도가 하강하면 두개의 파라미터가 모두 작아지게 되므로 VTP가 크게 감소한다.

제어형 CMOS 인버터 회로(CINV)는 풀업소자(PUD), 풀다운소자(PDD), CMOS 인버터(INV1)을 포함한다.

풀업소자(PUD)는 고전원전압(VDD)에 소오스가 연결되고 게이트에 온도검출신호(VTP)가 인가된 PMOS 트랜지스터(PM4)로 구성된다.

풀다운소자(PDD)는 저전원전압(VSS)에 소오스가 연결되고 게이트에 온도검출신호(VTP)가 인가된 NMOS 트랜지스터(NM3)로 구성된다.

이렇게 풀다운소자와 풀업소자의 게이트에 온도검출신호(VTP)를 연결함으로써 온도변화에 따른 기판 바이어스전압의 감시레벨의 변화를 크게 할 수 있다.

PM4의 드레인과 NM3의 드레인 사이에 CMOS 인버터(INV1)이 연결된다. CMOS 인버터(INV1)는 PMOS 트랜지스터(PM3)와 NMOS 트랜지스터(NM4)로 구성되어 입력부(112)의 출력신호(Vdiv)를 입력한다. CMOS 인버터(INV1)의 PMOS 트랜지스터(PM3)는 풀업소자(PUD)를 통하여 고전원전압(VDD)에 연결되고, CMOS 인버터(INV1)의 NMOS 트랜지스터(NM4)는 풀다운소자(PDD)를 통하여 저전원전압(VSS)에 연결된다.

CMOS 인버터(INV1)의 출력은 출력부(116)를 구성하는 CMOS 인버터(INV2)의 입력에 연결된다. CMOS 인버터(INV2)의 출력이 발진부(120)의 인에이블신호(EN)로 제공된다.

도 6은 도 5의 온도 검출회로의 동작 파형도이다.

도 6을 참조하면, NMOS 트랜지스터(NM1)의 문턱전압(Vt)은 온도 증가에 따라 감소하는 네가티브 온도계수를 가진다. 따라서, 노드(N2)의 전압은 온도 증가에 따라 레벨이 증가한다. 노드(N2)의 전압 V_N2 은 저항(R1)과 NMOS 트랜지스터의 턴온저항(Ron)의 저항비에 의해 분압된다. 분압된 온도검출신호(VTP)는 온도 증가에 따라 레벨이 증가한다.

도 7은 도 5의 제어형 CMOS 인버터의 입출력 특성 파형도를 나타낸다.

도 7을 참조하면, VTP 전압이 상승하면 제어형 CMOS 인버터회로(CINV)의 풀업소자는 풀업구동능력이 저하되고, 반대로 풀다운소자는 풀다운 구동능력이 증가된다. 따라서, 로직 스위칭 포인트가 낮아지게 되므로 입력신호(Vdiv)의 낮은 레벨에서 출력(Vx)이 하이상태에서 로우상태로 천이하게 된다. 반대로 VTP 전압이 하강하면 제어형 CMOS 인버터(CINV)의 풀업소자는 풀업구동능력이 증가되고, 반대로 풀다운소자는 풀다운 구동능력이 저하된다. 따라서, 로직 스위칭 포인트가 높아지게 되므로 입력신호(Vdiv)의 높은 레벨에서 출력(Vx)이 하이상태에서 로우상태로 천이하게 된다. 도시한 바와 같이, 125℃에서 가장 낮은 로직 스위칭 포인트를 가 지며, -40℃에서 가장 높은 로직 스위칭 포인트를 가진다.

도 8은 도 5의 온도변화에 따른 레벨검출신호의 출력파형도를 나타낸다.

도 8을 참조하면, 제어형 CMOS 인버터회로(CINV)의 출력은 CMOS 인버터(INV2)에 의해 풀 CMOS 로직 레벨로 출력된다. 그러므로, 125℃에서 가장 낮은 VBB 레벨을 검출하고, -40℃에서 가장 높은 VBB 레벨을 검출하게 된다.

이와 같이 본 발명에서는 고온에서는 VBB 절대값을 증가시켜서 리플레시 특성을 향상시키고, 저온에서는 VBB 절대값을 충분히 감소시켜서 워드라인 구동전압의 승압폭 마진 특성을 희생시키지 않을 수 있게 된다. 즉 온도 변화에 따라 적응적으로 VBB 레벨을 제어할 수 있게 된다.

실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다

따라서, 고온에서는 상온에 비해 기판 바이어스 전압 레벨의 절대치를 크게 하여 리프레시 특성을 개선시키고, 저온에서는 상온에 비해 기판 바이어스 전압 레벨의 절대치를 작게 하여 워드라인 구동 승압 폭의 마진특성을 만족시킬 수 있다.

Claims (20)

1. 감시신호를 입력하는 입력부;

   온도 변화에 응답하여 상기 입력된 감시신호의 감시레벨이 크게 달라지는 레벨 검출부를 구비하되,

   상기 레벨 검출부는

   온도 변화에 비례하여 레벨이 가변되는 온도검출신호를 발생하는 온도검출회로; 및

   상기 온도검출신호의 레벨에 응답하여 로직 스위칭 포인트가 제어되는 제어형 CMOS 인버터 회로를 포함하는 것을 특징으로 하는 온도 보상형 레벨 검출회로.
2. 삭제
3. 삭제
4. 제1항에 있어서, 상기 온도검출회로는

   고전원전압과 제1노드 사이에 연결된 다이오드 연결 MOS 트랜지스터;

   상기 제1 노드와 제2 노드 사이에 연결된 저항소자; 및

   상기 제2노드와 저전원전압 사이에 드레인 및 소오스가 각각 연결되고, 게이트에 상기 고전원전압이 인가되는 MOS 트랜지스터를 포함하는 것을 특징으로 하는 온도 보상형 레벨 검출회로.
5. 제1항에 있어서, 상기 제어형 CMOS 인버터 회로는

   상기 온도검출신호에 응답하여 풀업 구동능력이 온도변화에 반비례하는 풀업소자;

   상기 온도검출신호에 응답하여 풀다운 구동능력이 온도변화에 비례하는 풀다운소자; 및

   상기 풀업소자와 상기 풀다운소자의 사이에 연결되어 상기 입력된 감시신호를 반전시키는 CMOS 인버터를 포함하는 것을 특징으로 하는 온도 보상형 레벨 검출회로.
6. 제5항에 있어서, 상기 풀업소자는

   고전원전압과 상기 CMOS 인버터의 제1전원단자 사이에 소오스 및 드레인이 각각 연결되고, 게이트에 상기 온도검출신호가 인가되는 PMOS 트랜지스터인 것을 특징으로 하는 온도 보상형 레벨 검출회로.
7. 제6항에 있어서, 상기 풀다운소자는

   저전원전압과 상기 CMOS 인버터의 제2전원단자 사이에 소오스 및 드레인이 각각 연결되고, 게이트에 상기 온도검출신호가 인가되는 NMOS 트랜지스터인 것을 특징으로 하는 온도 보상형 레벨 검출회로.
8. 제1항에 있어서, 상기 회로는

   상기 검출된 레벨검출신호를 입력하여 CMOS 로직 레벨로 출력하는 출력부를 더 구비하는 것을 특징으로 하는 온도 보상형 레벨 검출회로.
9. 삭제
10. 삭제
11. 삭제
12. 반도체 메모리 장치의 기판 바이어스 전압을 제공하는 회로에 있어서,

    상기 기판 바이어스 전압을 제공하기 위하여 발진신호에 응답하여 전하를 기판에 펌핑하는 차지 펌핑부;

    레벨검출신호의 액티브 상태에서 상기 차지 펌핑부에 제공되는 상기 발진신호를 발생하는 발진부;

    온도 변화에 비례적으로 레벨 절대값이 변화되는 감시레벨에 의해 상기 기판 바이어스 전압 레벨을 검출하는 온도 보상형 검출부를 구비하되,

    상기 온도 보상형 검출부는

    상기 기판 바이어스 전압신호를 입력하는 입력부;

    온도 변화에 응답하여 상기 입력된 기판 바이어스 전압신호의 감시레벨이 크게 달라지는 레벨 검출부를 구비하고,

    상기 레벨 검출부는

    온도 변화에 비례하여 레벨 절대값이 가변되는 온도검출신호를 발생하는 온도검출회로; 및

    상기 온도검출신호의 레벨에 응답하여 로직 스위칭 포인트가 제어되는 제어형 CMOS 인버터 회로를 포함하는 것을 특징으로 하는 기판 바이어스 발생회로.
13. 삭제
14. 삭제
15. 제12항에 있어서, 상기 온도검출회로는

    고전원전압과 제1노드 사이에 연결된 다이오드 연결 MOS 트랜지스터;

    상기 제1 노드와 제2 노드 사이에 연결된 저항소자; 및

    상기 제2노드와 저전원전압 사이에 드레인 및 소오스가 각각 연결되고, 게이트에 상기 고전원전압이 인가되는 MOS 트랜지스터를 포함하는 것을 특징으로 하는 기판 바이어스 발생회로.
16. 제12항에 있어서, 상기 제어형 CMOS 인버터 회로는

    상기 온도검출신호에 응답하여 풀업 구동능력이 온도변화에 반비례하는 풀업소자;

    상기 온도검출신호에 응답하여 풀다운 구동능력이 온도변화에 비례하는 풀다운소자; 및

    상기 풀업소자와 상기 풀다운소자의 사이에 연결되어 상기 입력된 감시신호를 반전시키는 CMOS 인버터를 포함하는 것을 특징으로 하는 기판 바이어스 발생회로.
17. 제16항에 있어서, 상기 풀업소자는

    고전원전압과 상기 CMOS 인버터의 제1전원단자 사이에 소오스 및 드레인이 각각 연결되고, 게이트에 상기 온도검출신호가 인가되는 PMOS 트랜지스터인 것을 특징으로 하는 기판 바이어스 발생회로.
18. 제17항에 있어서, 상기 풀다운소자는

    저전원전압과 상기 CMOS 인버터의 제2전원단자 사이에 소오스 및 드레인이 각각 연결되고, 게이트에 상기 온도검출신호가 인가되는 NMOS 트랜지스터인 것을 특징으로 하는 기판 바이어스 발생회로.
19. 제12항에 있어서, 상기 온도보상형 검출부는

    상기 검출된 레벨검출신호를 입력하여 CMOS 로직 레벨로 출력하는 출력부를 더 구비하는 것을 특징으로 하는 기판 바이어스 발생회로.
20. 삭제

Images