KR100904738B1 - 온도센서 및 이를 이용한 반도체 메모리 장치 - Google Patents

온도센서 및 이를 이용한 반도체 메모리 장치 Download PDF

Info

Publication number
KR100904738B1
KR100904738B1 KR1020070141022A KR20070141022A KR100904738B1 KR 100904738 B1 KR100904738 B1 KR 100904738B1 KR 1020070141022 A KR1020070141022 A KR 1020070141022A KR 20070141022 A KR20070141022 A KR 20070141022A KR 100904738 B1 KR100904738 B1 KR 100904738B1
Authority
KR
South Korea
Prior art keywords
node
voltage
reference voltage
mos transistor
signal
Prior art date
Application number
KR1020070141022A
Other languages
English (en)
Inventor
안선모
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070141022A priority Critical patent/KR100904738B1/ko
Application granted granted Critical
Publication of KR100904738B1 publication Critical patent/KR100904738B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 기준전압을 생성하는 기준전압 생성부; MOS 트랜지스터를 통해 방출되는 전하량의 차이를 이용하여 온도특성을 갖는 가변전압을 생성하는 가변전압 생성부; 및 상기 기준전압과 상기 가변전압을 입력받아, 상기 가변전압보다 온도에 대한 레벨 변화폭이 큰 출력가변전압을 생성하는 증폭부를 포함하는 온도센서를 제공한다.
온도센서, 밴드갭 레퍼런스 회로

Description

온도센서 및 이를 이용한 반도체 메모리 장치{Thermal Sensor and Semiconductor Memory Device using the same}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 면적 및 소모전류를 감소시킨 온도센서에 관한 것이다.
일반적으로 디램에서는 온도 정보를 외부로 출력하는 온도 패드 지원(Thermal PAD Support) 기능과 SRR(Status Register Read Command)에 의해 리프레시 속도를 제어하는 기능을 지원한다. 이 두가지 기능을 위해서는 디램 내부의 온도정보를 추출하기 위한 온도센서를 장착해야 한다.
밴드갭 레퍼런스 회로(Bandgap Reference Circuit)는 온도의 변화에 고유 저항값이 상승하는 정저항값을 갖는 회로 소자와 온도의 변화에 고유 저항값이 감소하는 부저항값을 갖는 회로 소자를 이용한다.
집적 회로 주변의 온도가 상승하거나, 집적회로 자체의 전력 소모로 온도가 상승할 경우 정저항값을 갖는 회로 소자와 부저항값을 갖는 회로 소자에 전압을 인가하면 정저항값을 갖는 회로 소자의 경우 소자 양단의 전압이 상승하며, 부저항값 을 갖는 회로 소자의 경우에는 소자 양단의 전압이 감소하게 된다. 이렇게 상승하고 감소하는 전압을 합성 보상하여 온도의 변화에도 일정한 전압을 출력할 수 있는 기준 전압 발생 회로가 바로 밴드갭 레퍼런스 회로이다.
일반적으로 부저항 특성을 갖는 트랜지스터의 온도 변화에 대한 전압의 변화율은 -22mV/℃로 감소한다. 정저항 특성을 갖는 회로 소자는 이렇게 부저항 특성을 갖는 트랜지스터의 온도 변화율을 감안하여 저항값을 설계한 저항 소자를 사용한다. 상기한 바와 같은 특성을 갖는 회로 소자로 구성되는 밴드갭 레퍼런스 회로는 일반적으로 0℃ 에서 70℃온도 사이에서 10ppm/℃의 우수한 온도 특성을 갖는다.
도 1은 종래기술에 따른 밴드갭 레퍼런스 회로(Bandgap Reference Circuit)를 이용한 온도센서의 회로도이다.
도1에 도시된 종래의 온도센서는 앞서 설명한 밴드갭 레퍼런스 회로(Bandgap Reference Circuit)를 이용하여 고온기준전압(VHIGH), 저온기준전압(VLOW) 및 출력가변전압(VTEMPOUT)을 생성한다. 여기서, 가변전압(VTEMPOUT)은 도 2에 도시된 바와 같이, 온도에 반비례하는 특성을 가진다. 즉, 도 3을 참고하면 가변전압(VTEMPOUT)은 120℃에서는 약 667(mV) 정도로 생성되고, -40℃에서는 약 1.18(V) 정도로 생성된다. 이와 같이 온도에 반비례하는 특성을 갖고 생성되는 가변전압(VTEMPOUT)은 디램 내부의 온도 정보를 포함하는 데, 즉 가변전압(VTEMPOUT)이 고온기준전압(VHIGH)보다 레벨이 크면 디램 내부가 고온임을 의미하고, 가변전압(VTEMPOUT)이 저온기준전압(VLOW)보다 레벨이 낮으면 디램 내부가 저온임을 의미한다.
종래의 온도센서로 사용되는 밴드갭 레퍼런스 회로는 회로가 복잡하고 면적이 매우 크며, 소모 전류도 매우 크다.
따라서, 본 발명은 회로의 복잡도를 감소시켜 면적을 줄일 수 있고, 소모 전류 또한 줄일 수 있는 온도센서를 개시한다.
이를 위해 본 발명은 기준전압을 생성하는 기준전압 생성부; MOS 트랜지스터를 통해 방출되는 전하량의 차이를 이용하여 온도특성을 갖는 가변전압을 생성하는 가변전압 생성부; 및 상기 기준전압과 상기 가변전압을 입력받아, 상기 가변전압보다 온도에 대한 레벨 변화폭이 큰 출력가변전압을 생성하는 증폭부를 포함하는 온도센서를 제공한다.
본 발명에서, 상기 기준전압 생성부는 저항소자에 연결된 제1 MOS 트랜지스터와, 제2 MOS 트랜지스터를 통해 방출되는 전하량의 차이에 의해 제1 기준전압을 생성하는 전압생성부; 및 상기 제1 기준전압을 전압분배하여 고온기준전압, 저온기준전압 및 제2 기준전압을 생성하는 전압분배부를 포함한다.
본 발명에서, 상기 전압생성부는 제1 노드와 제2 노드 사이에 연결되어, 제3 노드의 신호에 응답하여 턴온되는 상기 제1 MOS 트랜지스터; 상기 제3 노드와 접지전압 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 상기 제2 MOS 트랜지스터; 상기 제2 노드와 접지전압 사이에 연결된 제1 저항소자; 전원전압과 상기 제1 노드 사이에 연결되어, 상기 제1 노드의 신호에 응답하여 턴온되는 제3 MOS 트랜지스터; 및 전원전압과 상기 제3 노드 사이에 연결되어, 상기 제1 노드의 신호에 응답하여 턴온되는 제4 MOS 트랜지스터를 포함한다.
본 발명에서, 상기 전압분배부는 상기 저온기준전압이 생성되는 제3 노드와 상기 고온기준전압이 생성되는 제4 노드 사이에 연결된 제2 저항소자; 상기 제4 노드와 전원전압 사이에 연결된 제3 저항소자; 상기 제3 노드와 상기 제2 기준전압이 생성되는 제5 노드 사이에 연결된 제4 저항소자; 및 상기 제5 노드와 접지전압 사이에 연결된 제5 저항소자를 포함한다.
본 발명에서, 상기 가변전압 생성부는 제1 MOS 트랜지스터와, 저항소자에 연결된 제2 MOS 트랜지스터를 통해 방출되는 전하량의 차이에 의해 풀업신호를 생성하는 풀업신호생성부; 상기 풀업신호에 응답하여 상기 가변전압을 풀업구동하는 풀업부; 및 온도에 따라 상기 가변전압 출력단의 전하를 방출하는 전하방출부를 포함한다.
본 발명에서, 상기 풀업신호생성부는 제1 노드와 제2 노드 사이에 연결되어, 풀업신호가 생성되는 제3 노드의 신호에 응답하여 턴온되는 상기 제1 MOS 트랜지스터; 상기 제4 노드와 접지전압 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 상기 제2 MOS 트랜지스터; 상기 제3 노드와 상기 제1 노드 사이에 연결된 제1 저항소자; 상기 제2 노드와 상기 접지전압 사이에 연결된 제2 저항소자; 전원전압과 상기 제4 노드 사이에 연결되어, 상기 제4 노드의 신호에 응답하여 턴온되는 제3 MOS 트랜지스터; 및 전원전압과 상기 제3 노드 사이에 연결되어, 상기 제4 노드의 신호에 응답하여 턴온되는 제4 MOS 트랜지스터를 포함한다.
본 발명에서, 상기 풀업부는 전원전압과 제5 노드 사이에 연결되어 상기 풀 업신호에 응답하여 턴온되는 제5 MOS 트랜지스터를 포함한다.
본 발명에서, 상기 전하방출부는 온도가 증가함에 따라 턴온전류가 증가하는 다이오드를 포함한다.
본 발명에서, 상기 다이오드는 상기 제5 노드와 접지전압 사이에 연결되어 상기 제5 노드의 전압에 응답하여 턴온되는 제 6 MOS 트랜지스터를 포함한다.
본 발명에서, 상기 증폭부는 상기 기준전압 입력단과 제1 노드 사이에 연결된 제1 저항소자; 상기 가변전압과 상기 제1 노드의 신호를 입력받아 상기 출력가변전압을 생성하여 제2 노드로 출력하는 증폭기; 및 상기 제1 노드와 상기 제2 노드 사이에 연결된 제2 저항소자를 포함한다.
또한, 본 발명은 MOS 트랜지스터를 통해 방출되는 전하량의 차이를 이용하여 고온기준전압, 저온기준전압 및 기준전압을 생성하는 기준전압 생성부와, MOS 트랜지스터를 통해 방출되는 전하량의 차이를 이용하여 온도특성을 갖는 가변전압을 생성하는 가변전압 생성부 및 상기 가변전압과 상기 기준전압을 입력받아, 상기 가변전압보다 온도에 대한 레벨 변화폭이 큰 출력가변전압을 생성하는 증폭부를 포함하는 온도센서; 및 상기 고온기준전압, 상기 저온기준전압 및 상기 출력가변전압을 입력받아 온도정보를 포함하는 온도코드를 생성하는 온도코드 생성부를 포함하는 반도체 메모리 장치를 제공한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시 예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 4는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성을 도시한 블럭도이고, 도 5는 도 4에 포함된 기준전압 생성부의 회로도이며, 도 6은 도 4에 포함된 가변전압 생성부의 회로도이며, 도 7은 도 4에 포함된 증폭부의 회로도이다.
도 4에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 고온기준전압(VHIGH), 저온기준전압(VLOW) 및 출력가변전압(VTEMPOUT)을 생성하는 온도센서(1)와, 고온기준전압(VHIGH), 저온기준전압(VLOW) 및 출력가변전압(VTEMPOUT)을 입력받아 온도코드(T[0:5])를 생성하는 온도코드 생성부(2)로 구성된다.
온도센서(1)는 MOS 트랜지스터를 통해 방출되는 전하량의 차이를 이용하여 고온기준전압(VHIGH), 저온기준전압(VLOW) 및 출력기준전압(VREFD)을 생성하는 기준전압 생성부(10)와, MOS 트랜지스터를 통해 방출되는 전하량의 차이를 이용하여 온도특성을 갖는 가변전압(VTEMP)을 생성하는 가변전압 생성부(12) 및 출력기준전압(VREFD)과 가변전압(VTEMP)을 입력받아, 가변전압(VTEMP)보다 온도에 대한 레벨 변화폭이 큰 출력가변전압(VTEMPOUT)을 생성하는 증폭부(14)로 구성된다.
도 5를 참고하면 기준전압 생성부(10)는 전압생성부(100)와 전압분배부(102)로 구성된다. 기준전압 생성부(10)는 위들러 레퍼런스 타입(Widlar Reference Type)의 기준전압 생성회로로 구현한다.
전압생성부(100)는 노드(nd10)와 노드(nd11) 사이에 연결되어 노드(nd12)의 신호에 응답하여 턴온되는 NMOS 트랜지스터(N10)와, 노드(nd12)와 접지전압 사이에 연결되어 노드(nd12)의 신호에 응답하여 턴온되는 NMOS 트랜지스터(N12)와, 노드(nd11)와 접지전압 사이에 연결된 제1 저항소자(R10)와, 전원전압(VDD)과 노드(nd10) 사이에 연결되어, 노드(nd10)의 신호에 응답하여 턴온되는 PMOS 트랜지스터(P10) 및 전원전압(VDD)과 노드(nd12) 사이에 연결되어, 노드(nd10)의 신호에 응답하여 턴온되는 PMOS 트랜지스터(P12)로 구성된다.
전압분배부(102)는 저온기준전압(VLOW)이 생성되는 노드(nd12)와 고온기준전압(VHIGH)이 생성되는 노드(nd14) 사이에 연결된 저항소자(R12)와, 노드(nd14)와 전원전압(VDD) 사이에 연결된 저항소자(R10)와, 노드(nd12)와 출력기준전압(VREFD)이 생성되는 노드(nd15) 사이에 연결된 저항소자(R14) 및 노드(nd15)와 접지전압(VSS) 사이에 연결된 저항소자(R16)를 포함한다.
도 6을 참고하면 가변전압 생성부(12)는 풀업신호생성부(120)와, 풀업부(122) 및 전하방출부(124)를 포함한다. 가변전압 생성부(12)는 위들러 레퍼런스 타입(Widlar Reference Type)의 기준전압 생성회로로 구현한다.
풀업신호생성부(120)는 노드(nd20)와 노드(nd21) 사이에 연결되어 노드(nd22)의 신호에 응답하여 턴온되는 NMOS 트랜지스터(N22)와, 노드(nd23)와 접지전압(VSS) 사이에 연결되어 노드(nd22)의 신호에 응답하여 턴온되는 NMOS 트랜지스터(N20)와, 노드(nd20)와 노드(nd22) 사이에 연결된 저항소자(R22)와, 노드(nd21)와 접지전압(VSS) 사이에 연결된 저항소자(R20)와, 전원전압(VDD)과 노드(nd23) 사이에 연결되어 노드(nd23)의 신호에 응답하여 턴온되는 PMOS 트랜지스터(P20) 및 전원전압(VDD)과 노드(nd22) 사이에 연결되어 노드(nd23)의 신호에 응답하여 턴온 되는 PMOS 트랜지스터(P22)를 포함한다.
풀업부(122)는 전원전압(VDD)과 노드(nd24) 사이에 연결되어 풀업신호(PU)에 응답하여 턴온되는 PMOS 트랜지스터(P24)로 구성된다.
전하방출부(124)는 노드(nd24)와 접지전압(VSS) 사이에 연결되어 노드(nd24)의 전압에 응답하여 턴온되는 NMOS 트랜지스터(N24)로 구성된다. NMOS 트랜지스터(N24)는 노드(nd24)의 전하를 방출하는 다이오드로 동작하며 온도가 증가할수록 더 많은 전하를 방출한다.
도 7을 참고하면 증폭부(14)는 출력기준전압(VREFD) 입력단과 노드(nd30) 사이에 연결된 저항소자(R30)와, 가변전압(VTEMP)과 노드(nd30)의 신호를 입력받아 출력가변전압(VTEMPOUT)을 생성하여 노드(nd32)로 출력하는 OP AMP(A30) 및 노드(nd30)와 노드(nd32) 사이에 연결된 저항소자(R32)로 구성된다.
이와 같은 구성을 갖는 본 실시예에 따른 온도센서(1)는 종래의 밴드갭 레퍼런스 회로(Bandgap Reference Circuit)를 이용한 온도센서에 비해 회로가 단순하여 적은 면적으로 구현할 수 있고, 소모전류도 감소시킬 수 있다.
온도코드 생성부(2)는 아날로그 디지털 컨버터(미도시) 등의 회로를 포함하여 구성되어 고온기준전압(VHIGH), 저온기준전압(VLOW)에 따라 온도별 기준전압을 설정하고, 설정된 기준전압을 출력가변전압(VTEMPOUT)과 비교하여 대응되는 온도정보를 포함하는 온도코드(T[0:5])를 생성한다. 온도코드 생성부(2)의 구성은 공지의 회로를 이용하므로 구체적인 설명은 생략한다.
이와 같이 구성된 반도체 메모리 장치의 동작을 구체적으로 설명하면 다음과 같다.
우선, 기준전압 생성부(10)는 고온기준전압(VHIGH), 저온기준전압(VLOW) 및 출력기준전압(VREFD)을 생성한다. 이를 구체적으로 살펴보면 다음과 같다.
도 5를 참고하면 전류미러를 형성하는 NMOS 트랜지스터(N10, N12)는 노드(nd12)의 전압에 응답하여 턴온된다. 턴온되는 NMOS 트랜지스터(N10)와 NMOS 트랜지스터(N12)를 통해 유출되는 전하의 양은 온도에 관계없이 일정한 차이가 있다. 즉, 노드(nd11)와 접지전압(VSS) 사이에 직렬 연결된 저항소자(R10)의 영향으로 NMOS 트랜지스터(N10)를 통해 유출되는 전하의 양은 NMOS 트랜지스터(N12)를 통해 유출되는 전하의 양보다 작다. 이때, 저항소자(R10)에는 온도에 관계없이 일정한 전압이 인가되므로 NMOS 트랜지스터(N10)와 NMOS 트랜지스터(N12)를 통해 유출되는 전하의 양은 일정한 차이가 발생한다. 따라서, 노드(nd12)를 통해 생성되는 기준전압(VREF)은 온도 변화에도 일정한 레벨을 유지한다.
기준전압(VREF)은 전압분배부(102)에 입력되어 전압분배된다. 전압분배 결과 노드(nd12)로는 저온기준전압(VLOW)을 출력되고, 노드(nd14)로는 고온기준전압(VHIGH)이 출력되며, 노드(nd15)로는 출력가변전압(VTEMPOUT)이 출력된다. 고온기준전압(VHIGH), 저온기준전압(VLOW) 및 출력기준전압(VREFD)은 기준전압(VREF)을 전압분배하여 생성된 신호이므로 기준전압(VREF)과 마찬가지로 온도변화에도 일정한 레벨을 유지한다.
도 8을 참고하면 기준전압 생성부(10)에서 생성되는 고온기준전압(VHIGH), 저온기준전압(VLOW) 및 출력기준전압(VREFD)의 파형을 확인할 수 있다. 즉, 온도가 120℃에서 -40℃로 변화하여도 고온기준전압(VHIGH)은 약 1.12(V), 저온기준전압(VLOW)은 약 592~594(mV), 출력기준전압(VREFD)은 약 407~409(mV)로 일정한 레벨 수준으로 생성되는 것을 확인할 수 있다.
다음으로, 가변전압 생성부(12)는 가변전압(VTEMP)을 생성한다.
도 6을 참고하면 앞서 설명한 기준전압 생성부(10)와 마찬가지로 가변전압 생성부(12)도 위들러 레퍼런스 타입(Widlar Reference Type)으로 구현되므로 전류미러를 형성하는 NMOS 트랜지스터(N20)와 NMOS 트랜지스터(N22)를 통해 유출되는 전하의 양은 온도에 관계없이 일정한 차이가 있다. 즉, 저항소자(R20, R22)에 의해 NMOS 트랜지스터(N22)를 통해 유출되는 전하의 양이 NMOS 트랜지스터(N20)에 비해 줄어들고, 저항소자(R20, R22)에는 온도 변화에도 일정한 전압이 인가되므로 NMOS 트랜지스터(N22)와 NMOS 트랜지스터(N20)를 통해 유출되는 전하양의 차이는 일정하다. 따라서, 노드(nd22)를 통해 생성되는 풀업신호(PU)도 온도 변화에도 일정한 레벨로 형성된다.
풀업신호(PU)는 풀업부(122)의 PMOS 트랜지스터(P24)를 턴온시켜 노드(nd24)를 풀업구동한다. 이때, 노드(nd24)에 연결된 NMOS 트랜지스터(N24)를 통해 노드(nd24)의 전하가 방출되는데, 방출되는 전하의 양은 온도가 증가할수록 증가한다. 따라서, 노드(nd24)에서 생성되는 가변전압(VTEMP)은 온도에 따라 레벨이 감소된다.
도 9를 참고하면 가변전압 생성부(12)에서 생성되는 가변전압(VTEMP)의 파형을 확인할 수 있다. 온도가 120℃에서 -40℃로 변화할 때, 가변전압(VTEMP)의 레벨 은 464mV(120℃), 474mV(110℃), 485mV(100℃).....641mV(-40℃)으로 생성된다. 즉, 가변전압(VTEMP)은 온도가 감소할수록 레벨이 증가한다.
다음으로, 증폭부(14)는 출력기준전압(VREFD)과 가변전압(VTEMP)을 입력받아 온도 센싱을 위해 레벨 변화폭이 증폭된 출력가변전압(VTEMPOUT)을 생성한다. 가변전압 생성부(12)에서 생성된 가변전압(VTEMP)은 온도에 반비례하는 특성을 갖지만 온도별로 형성되는 레벨 편차가 작다. 즉, 온도가 120℃에서 -40℃로 변화할 때, 가변전압(VTEMP)의 레벨 변화는 177mV에 불과하다. 따라서, 증폭부(14)는 가변전압(VTEMP)의 레벨 변화폭을 증폭하여 출력가변전압(VTEMPOUT)을 생성하는 것이다. 이와 같은 증폭부(14)의 동작을 보다 구체적으로 살펴보면 다음과 같다.
증폭부(14)에 포함된 OP AMP(A30)의 게인(gain)을 무한대로 가정하면 가변전압(VTEMP)과 노드(nd30)의 전압이 동일하고, 저항소자(R30)을 통해 흐르는 전류와 저항소자(R32)를 통해 흐르는 전류는 동일하다.
따라서,
Figure 112007094797715-pat00001
이다.
상기 식을 출력가변전압(VTEMPOUT)으로 정리하면
Figure 112007094797715-pat00002
이 된다. 여기서, R30=R32라 하면
출력가변전압(VTEMPOUT)=2VTEMP-VREFD이 된다.
이와 같이 출력가변전압(VTEMPOUT)은 가변전압(VTEMP)의 두배 정도의 레벨로 생성되므로 온도 변화에 따라 레벨 변화폭이 가변전압(VTEMP)에 비해 증가한다.
도 10을 참고하면 출력가변전압(VTEMPOUT)의 온도변화에 따른 레벨 변화폭이 가변전압(VTEMP)에 비해 증가하였음을 확인할 수 있다. 온도가 120℃에서 -40℃로 변화할 때, 가변전압(VTEMP)의 레벨은 593mV(120℃), 624mV(110℃), 655mV(100℃).....1.12V(-40℃)로 생성된다. 즉, 온도가 120℃에서 -40℃로 변화할 때, 출력가변전압(VTEMPOUT)의 레벨 변화폭은 527mV가 된다. 이와 같은 출력가변전압(VTEMPOUT)의 온도 변화에 따른 레벨 변화폭은 종래의 밴드갭 레퍼런스 회로(Bandgap Reference Circuit) 보다 크다. 따라서, 본 실시예에 따른 온도센서(1)는 종래의 밴드갭 레퍼런스 회로(Bandgap Reference Circuit) 보다 단순한 회로 구성을 통해 보다 향상된 성능을 갖는다.
다음으로, 온도코드 생성부(2)는 온도센서(1)에서 생성된 고온기준전압(VHIGH), 저온기준전압(VLOW)에 따라 온도별 기준전압을 설정하고, 설정된 기준전압을 출력가변전압(VTEMPOUT)과 비교하여 대응되는 온도정보를 포함하는 온도코드(T[0:5])를 생성한다. 앞서 살펴본 바와 같이 본 실시예에 따른 온도센서(1)에서 생성되는 출력가변전압(VTEMPOUT)은 온도 변화에 따른 레벨 변화폭이 충분히 확보되어 온도 정보를 측정하는 데 필요한 민감도(sensitivity)를 충분히 확보할 수 있다.
도 1은 종래기술에 따른 밴드갭 레퍼런스 회로(Bandgap Reference Circuit)를 이용한 온도센서의 회로도이다.
도 2 및 도 3은 도 1에서 생성되는 신호의 파형을 개략적으로 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성을 도시한 블럭도이다.
도 5는 도 4에 포함된 기준전압 생성부의 회로도이다.
도 6은 도 4에 포함된 가변전압 생성부의 회로도이다.
도 7은 도 4에 포함된 증폭부의 회로도이다.
도 8은 도 5에서 생성되는 신호의 파형을 개략적으로 도시한 도면이다.
도 9는 도 6에서 생성되는 신호의 파형을 개략적으로 도시한 도면이다.
도 10은 도 7에서 생성되는 신호의 파형을 개략적으로 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1: 온도센서 10: 기준전압 생성부
100: 전압생성부 102: 전압분배부
12: 가변전압 생성부 120: 풀업신호 생성부
122: 풀업부 124: 전하방출부
14: 증폭부 2: 온도코드 생성부

Claims (19)

  1. 기준전압을 생성하는 기준전압 생성부;
    제1 MOS 트랜지스터와, 저항소자에 연결된 제2 MOS 트랜지스터를 통해 방출되는 전하량의 차이에 의해 풀업신호를 생성하는 풀업신호생성부; 상기 풀업신호에 응답하여 가변전압을 풀업구동하는 풀업부; 및 온도에 따라 상기 가변전압 출력단의 전하를 방출하는 전하방출부를 포함하는 가변전압 생성부; 및
    상기 기준전압과 상기 가변전압을 입력받아, 상기 가변전압보다 온도에 대한 레벨 변화폭이 큰 출력가변전압을 생성하는 증폭부를 포함하되,
    상기 풀업신호생성부는 제1 노드와 제2 노드 사이에 연결되어, 풀업신호가 생성되는 제3 노드의 신호에 응답하여 턴온되는 상기 제1 MOS 트랜지스터; 제4 노드와 접지전압 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 상기 제2 MOS 트랜지스터; 상기 제3 노드와 상기 제1 노드 사이에 연결된 제1 저항소자; 상기 제2 노드와 상기 접지전압 사이에 연결된 제2 저항소자; 및 전원전압과 상기 제4 노드 사이에 연결되어, 상기 제4 노드의 신호에 응답하여 턴온되는 제3 MOS 트랜지스터; 및 전원전압과 상기 제3 노드 사이에 연결되어, 상기 제4 노드의 신호에 응답하여 턴온되는 제4 MOS 트랜지스터를 포함하는 온도센서.
  2. 제 1 항에 있어서, 상기 기준전압 생성부는
    저항소자에 연결된 제5 MOS 트랜지스터와, 제6 MOS 트랜지스터를 통해 방출되는 전하량의 차이에 의해 제1 기준전압을 생성하는 전압생성부; 및
    상기 제1 기준전압을 전압분배하여 고온기준전압, 저온기준전압 및 제2 기준전압을 생성하는 전압분배부를 포함하는 온도센서.
  3. 제 2 항에 있어서, 상기 전압생성부는
    제5 노드와 제6 노드 사이에 연결되어, 제7 노드의 신호에 응답하여 턴온되는 상기 제5 MOS 트랜지스터;
    상기 제7 노드와 접지전압 사이에 연결되어, 상기 제7 노드의 신호에 응답하여 턴온되는 상기 제6 MOS 트랜지스터;
    상기 제6 노드와 접지전압 사이에 연결된 제3 저항소자;
    전원전압과 상기 제5 노드 사이에 연결되어, 상기 제5 노드의 신호에 응답하여 턴온되는 제7 MOS 트랜지스터; 및
    전원전압과 상기 제7 노드 사이에 연결되어, 상기 제5 노드의 신호에 응답하여 턴온되는 제8 MOS 트랜지스터를 포함하는 온도센서.
  4. 제 3 항에 있어서, 상기 전압분배부는
    상기 저온기준전압이 생성되는 제7 노드와 상기 고온기준전압이 생성되는 제8 노드 사이에 연결된 제4 저항소자;
    상기 제8 노드와 전원전압 사이에 연결된 제5 저항소자;
    상기 제7 노드와 상기 제2 기준전압이 생성되는 제9 노드 사이에 연결된 제6 저항소자; 및
    상기 제9 노드와 접지전압 사이에 연결된 제7 저항소자를 포함하는 온도센서.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서, 상기 풀업부는 전원전압과 제5 노드 사이에 연결되어 상기 풀업신호에 응답하여 턴온되는 제5 MOS 트랜지스터를 포함하는 온도센서.
  8. 제 7 항에 있어서, 상기 전하방출부는 온도가 증가함에 따라 턴온전류가 증가하는 다이오드를 포함하는 온도센서.
  9. 제 8항에 있어서, 상기 다이오드는 상기 제5 노드와 접지전압 사이에 연결되어 상기 제5 노드의 전압에 응답하여 턴온되는 제 6 MOS 트랜지스터를 포함하는 온도센서.
  10. 제 1 항에 있어서, 상기 증폭부는
    상기 기준전압 입력단과 제5 노드 사이에 연결된 제3저항소자;
    상기 가변전압과 상기 제5 노드의 신호를 입력받아 상기 출력가변전압을 생성하여 제6 노드로 출력하는 증폭기; 및
    상기 제5 노드와 상기 제6 노드 사이에 연결된 제4 저항소자를 포함하는 온도센서.
  11. MOS 트랜지스터를 통해 방출되는 전하량의 차이를 이용하여 고온기준전압, 저온기준전압 및 기준전압을 생성하는 기준전압 생성부와,
    제1 MOS 트랜지스터와, 저항소자에 연결된 제2 MOS 트랜지스터를 통해 방출되는 전하량의 차이에 의해 풀업신호를 생성하는 풀업신호생성부; 상기 풀업신호에 응답하여 가변전압을 풀업구동하는 풀업부; 및 온도에 따라 상기 가변전압 출력단의 전하를 방출하는 전하방출부를 포함하는 가변전압 생성부;
    상기 가변전압과 상기 기준전압을 입력받아, 상기 가변전압보다 온도에 대한 레벨 변화폭이 큰 출력가변전압을 생성하는 증폭부를 포함하는 온도센서; 및
    상기 고온기준전압, 상기 저온기준전압 및 상기 출력가변전압을 입력받아 온도정보를 포함하는 온도코드를 생성하는 온도코드 생성부를 포함하되,
    상기 풀업신호생성부는 제1 노드와 제2 노드 사이에 연결되어, 풀업신호가 생성되는 제3 노드의 신호에 응답하여 턴온되는 상기 제1 MOS 트랜지스터; 제4 노드와 접지전압 사이에 연결되어, 상기 제3 노드의 신호에 응답하여 턴온되는 상기 제2 MOS 트랜지스터; 상기 제3 노드와 상기 제1 노드 사이에 연결된 제1 저항소자; 상기 제2 노드와 상기 접지전압 사이에 연결된 제2 저항소자; 및 전원전압과 상기 제4 노드 사이에 연결되어, 상기 제4 노드의 신호에 응답하여 턴온되는 제3 MOS 트랜지스터; 및 전원전압과 상기 제3 노드 사이에 연결되어, 상기 제4 노드의 신호에 응답하여 턴온되는 제4 MOS 트랜지스터를 포함하는 반도체 메모리 장치.
  12. 제 11 항에 있어서, 상기 기준전압 생성부는
    저항소자에 연결된 제5 MOS 트랜지스터와, 제6 MOS 트랜지스터를 통해 방출되는 전하량의 차이에 의해 제1 기준전압을 생성하는 전압생성부; 및
    상기 제1 기준전압을 전압분배하여 고온기준전압, 저온기준전압 및 제2 기준전압을 생성하는 전압분배부를 포함하는 반도체 메모리 장치.
  13. 제 12 항에 있어서, 상기 전압생성부는
    제5 노드와 제6 노드 사이에 연결되어, 제7 노드의 신호에 응답하여 턴온되는 상기 제5 MOS 트랜지스터;
    상기 제7 노드와 접지전압 사이에 연결되어, 상기 제7 노드의 신호에 응답하여 턴온되는 상기 제6 MOS 트랜지스터;
    상기 제6 노드와 접지전압 사이에 연결된 제3 저항소자;
    전원전압과 상기 제5 노드 사이에 연결되어, 상기 제5 노드의 신호에 응답하여 턴온되는 제7 MOS 트랜지스터; 및
    전원전압과 상기 제7 노드 사이에 연결되어, 상기 제5 노드의 신호에 응답하여 턴온되는 제8 MOS 트랜지스터를 포함하는 반도체 메모리 장치.
  14. 제 13 항에 있어서, 상기 전압분배부는
    상기 저온기준전압이 생성되는 제7 노드와 상기 고온기준전압이 생성되는 제8 노드 사이에 연결된 제4 저항소자;
    상기 제8 노드와 전원전압 사이에 연결된 제5 저항소자;
    상기 제7 노드와 상기 제2 기준전압이 생성되는 제9 노드 사이에 연결된 제6 저항소자; 및
    상기 제9 노드와 접지전압 사이에 연결된 제7 저항소자를 포함하는 반도체 메모리 장치.
  15. 삭제
  16. 삭제
  17. 제 11 항에 있어서, 상기 풀업부는 전원전압과 제5 노드 사이에 연결되어 상기 풀업신호에 응답하여 턴온되는 제5 MOS 트랜지스터를 포함하는 반도체 메모리 장치.
  18. 제 17항에 있어서, 상기 전하방출부는 온도가 증가함에 따라 턴온전류가 증가하는 다이오드를 포함하는 반도체 메모리 장치.
  19. 제 18항에 있어서, 상기 다이오드는 상기 제5 노드와 접지전압 사이에 연결되어 상기 제5 노드의 전압에 응답하여 턴온되는 제 6 MOS 트랜지스터를 포함하는 반도체 메모리 장치.
KR1020070141022A 2007-12-28 2007-12-28 온도센서 및 이를 이용한 반도체 메모리 장치 KR100904738B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141022A KR100904738B1 (ko) 2007-12-28 2007-12-28 온도센서 및 이를 이용한 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141022A KR100904738B1 (ko) 2007-12-28 2007-12-28 온도센서 및 이를 이용한 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR100904738B1 true KR100904738B1 (ko) 2009-06-26

Family

ID=40983191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141022A KR100904738B1 (ko) 2007-12-28 2007-12-28 온도센서 및 이를 이용한 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100904738B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140294047A1 (en) * 2010-02-25 2014-10-02 SK Hynix Inc. Temperature sensor
KR20150089446A (ko) * 2014-01-28 2015-08-05 에스케이하이닉스 주식회사 온도센서
US9134183B2 (en) 2011-04-11 2015-09-15 SK Hynix Inc. Temperature sensor
KR101878134B1 (ko) * 2011-10-13 2018-07-13 현대모비스 주식회사 솔레노이드 코일의 저항값 측정 장치
KR101919393B1 (ko) 2011-03-11 2018-11-16 페어차일드 세미컨덕터 코포레이션 Ｅｃｍ 디지털 마이크로폰 온도 보상

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123827B1 (ko) * 1994-12-12 1997-11-25 김주용 반도체 소자의 셀프 리프레쉬 주기조절장치
KR20070024068A (ko) * 2005-08-26 2007-03-02 삼성전자주식회사 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
KR20070025000A (ko) * 2005-08-31 2007-03-08 주식회사 하이닉스반도체 레퍼런스 전압 트리밍 장치
KR20070080492A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123827B1 (ko) * 1994-12-12 1997-11-25 김주용 반도체 소자의 셀프 리프레쉬 주기조절장치
KR20070024068A (ko) * 2005-08-26 2007-03-02 삼성전자주식회사 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
KR20070025000A (ko) * 2005-08-31 2007-03-08 주식회사 하이닉스반도체 레퍼런스 전압 트리밍 장치
KR20070080492A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140294047A1 (en) * 2010-02-25 2014-10-02 SK Hynix Inc. Temperature sensor
US8876374B2 (en) 2010-02-25 2014-11-04 SK Hynix Inc. Temperature sensor
US9645016B2 (en) * 2010-02-25 2017-05-09 SK Hynix Inc. Temperature sensor
KR101919393B1 (ko) 2011-03-11 2018-11-16 페어차일드 세미컨덕터 코포레이션 Ｅｃｍ 디지털 마이크로폰 온도 보상
US9134183B2 (en) 2011-04-11 2015-09-15 SK Hynix Inc. Temperature sensor
KR101878134B1 (ko) * 2011-10-13 2018-07-13 현대모비스 주식회사 솔레노이드 코일의 저항값 측정 장치
KR20150089446A (ko) * 2014-01-28 2015-08-05 에스케이하이닉스 주식회사 온도센서
US10481015B2 (en) 2014-01-28 2019-11-19 SK Hynix Inc. Temperature sensors
KR102048230B1 (ko) * 2014-01-28 2019-11-25 에스케이하이닉스 주식회사 온도센서

Similar Documents

Publication Publication Date Title
US7929366B2 (en) Temperature detector in an integrated circuit
US6882213B2 (en) Temperature detection circuit insensitive to power supply voltage and temperature variation
KR100904738B1 (ko) 온도센서 및 이를 이용한 반도체 메모리 장치
US8283609B2 (en) On die thermal sensor in semiconductor memory device
US20080284501A1 (en) Reference bias circuit for compensating for process variation
US8604821B2 (en) Power supply voltage monitoring circuit and electronic circuit including the power supply voltage monitoring circuit
US7703975B2 (en) Temperature detecting circuit
US20120106267A1 (en) Circuit for generating reference voltage of semiconductor memory apparatus
KR20120115863A (ko) 온도센서
KR101096257B1 (ko) 온도센서
US8593887B2 (en) Semiconductor device having reference voltage generating unit
US8058908B2 (en) Level detector, voltage generator, and semiconductor device
KR20080014540A (ko) 반도체 메모리 장치의 파워 업 신호 트립 포인트 측정 회로 및 이를 이용한 파워 업 신호 트립 포인트 레벨 측정 방법
KR19990048860A (ko) 반도체 메모리 소자의 온도 감지 회로
US8901992B1 (en) Temperature sensors
EP1050751A1 (en) Determination of an ambient temperature through the comparison of divided voltages
CN113424447A (zh) 温度变化时开关电平精度提高的上电复位电路的阈值检测器
KR20120103001A (ko) 파워 온 리셋 회로 및 그것을 포함하는 전자 장치
US7579846B2 (en) Offset voltage measuring apparatus
JP5482126B2 (ja) 参照電圧発生回路および受信回路
US11750182B2 (en) Integrated circuit
KR100898654B1 (ko) 온도 감지 장치
KR100940268B1 (ko) 온도 센서 회로
KR20090114986A (ko) 반도체 소자의 온도 센싱 회로
KR100384776B1 (ko) 파워업 센싱 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee