KR20070080492A - 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치 - Google Patents

온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20070080492A
KR20070080492A KR1020060011851A KR20060011851A KR20070080492A KR 20070080492 A KR20070080492 A KR 20070080492A KR 1020060011851 A KR1020060011851 A KR 1020060011851A KR 20060011851 A KR20060011851 A KR 20060011851A KR 20070080492 A KR20070080492 A KR 20070080492A
Authority
KR
South Korea
Prior art keywords
circuit
temperature
temperature detection
voltage
detection signal
Prior art date
Application number
KR1020060011851A
Other languages
English (en)
Other versions
KR101224919B1 (ko
Inventor
정휘택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011851A priority Critical patent/KR101224919B1/ko
Priority to US11/621,251 priority patent/US7606099B2/en
Priority to CN2007100062578A priority patent/CN101017708B/zh
Publication of KR20070080492A publication Critical patent/KR20070080492A/ko
Application granted granted Critical
Publication of KR101224919B1 publication Critical patent/KR101224919B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B15/00—Arrangements or apparatus for collecting fares, tolls or entrance fees at one or more control points
    • G07B15/02—Arrangements or apparatus for collecting fares, tolls or entrance fees at one or more control points taking into account a variable factor such as distance or time, e.g. for passenger transport, parking systems or car rental systems
    • G07B15/04—Arrangements or apparatus for collecting fares, tolls or entrance fees at one or more control points taking into account a variable factor such as distance or time, e.g. for passenger transport, parking systems or car rental systems comprising devices to free a barrier, turnstile, or the like
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G06Q50/40—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts

Abstract

본 발명은 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을 조절하는 반도체 메모리 장치에 관한 것이다. 본 발명에 따른 반도체 메모리 장치는 출력 단자를 통해 메모리 셀 어레이에 전원 전압보다 높은 고전압을 제공하며, 온도 변화에 따른 다이오드 전류의 변화를 감지하여 온도 검출 신호를 발생하고, 상기 온도 검출 신호에 응답하여 상기 출력 단자의 전압 레벨을 조절하는 고전압 발생 회로를 포함한다. 본 발명에 따른 반도체 메모리 장치는 온도에 따라 고전압 발생 회로의 출력 전압 또는 출력 전류를 자동으로 조절할 수 있다. 본 발명에 의하면, 온도에 따라 고전압 발생 회로의 출력 전압 레벨 또는 출력 전류 용량이 달라지는 문제점 및 이로 인해 메모리 셀의 프로그램 또는 소거 특성이 나빠지는 문제점을 해결할 수 있다.

Description

온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을 조절하는 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE CONTROLLING OUTPUT VOLTAGE LEVEL OF HIGH VOLTAGE GENERATOR ACCORDING TO TEMPERATURE VARATION}
도 1은 본 발명에 따른 반도체 메모리 장치의 제 1 실시예를 보여주는 블록도이다.
도 2는 도 1에 도시된 레귤레이터를 예시적으로 보여주는 회로도이다.
도 3은 도 1에 도시된 온도 검출 회로를 예시적으로 보여주는 회로도이다.
도 4는 본 발명에 따른 반도체 메모리 장치의 제 2 실시예를 보여주는 블록도이다.
도 5는 도 4에 도시된 펌프 회로를 예시적으로 보여주는 블록도이다.
도 6은 도 4에 도시된 온도 검출 회로를 예시적으로 보여주는 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
100, 200; 반도체 메모리 장치 110, 210; 메모리 셀 어레이
115, 215; 데이터 입출력 회로 120, 220; 고전압 발생 회로
130, 230; 펌프 회로 140, 240; 레귤레이터
150, 250; 온도 검출 회로 151, 251; 온도 감지기
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을 조절하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 램(Random Access Memory; RAM)과 롬(Read Only Memory; ROM)으로 나눌 수 있다. 램(RAM)은 전원이 끊어지면 저장된 데이터가 소멸하는 휘발성 메모리 장치(volatile memory device)이다. 롬(ROM)은 전원이 끊어지더라도 저장된 데이터가 소멸하지 않는 불휘발성 메모리(nonvolatile memory; NVM)이다. 램(RAM)은 DRAM(Dynamic RAM), SRAM(Static RAM) 등을 포함한다. 롬(ROM)은 PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리(flash memory) 등을 포함한다. 플래시 메모리는 크게 낸드 플래시 메모리와 노어 플래시 메모리로 나눌 수 있다.
반도체 메모리 장치는 그 내부에 고전압 발생 회로를 구비하여, 전원 전압(예를 들면, 1.2V)보다 높은 고전압(예를 들면, 9V)을 발생한다. 고전압 발생 회로에서 제공되는 고전압은 주로 프로그램이나 소거 동작을 수행하는 데 사용된다. 예를 들면, 낸드 플래시 메모리는 프로그램 동작 시에는 약 18V의 프로그램 전압을 필요로 하고, 소거 동작 시에 약 20V의 소거 전압을 필요로 한다. 또한, 노어 플래 시 메모리는 프로그램 동작 시에는 약 5V(스택(stack) 게이트 형 메모리 셀의 경우) 또는 약 9V(스플리트(split) 게이트 형 메모리 셀의 경우)의 프로그램 전압을 필요로 한다.
반도체 메모리 장치는 프로그램 또는 소거 동작 시에 메모리 셀에 정확한 레벨의 고전압을 인가해야 한다. 그러나 반도체 칩을 제조하는 과정에서, 공정 변화(variation)로 인해 랏(Lot) 또는 동일 웨이퍼 내에서도 그 위치에 따라 고전압의 레벨이 달라질 수 있다. 이러한 문제를 해결하기 위해, 칩 테스트 동작 시에 고전압의 레벨을 칩마다 측정하는 원하는 레벨로 조절(trim)한다. 그러나 고전압 발생 회로의 출력 전압은 공정 변화뿐만 아니라 온도 변화에 따라서도 그 레벨이 달라질 수 있다. 온도 변화에 따라 고전압 발생 회로의 출력 전압이 달라지면, 메모리 셀의 프로그램 및 소거 특성이 나빠진다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨이 자동으로 조절되는 반도체 메모리 장치를 제공하는 데 있다.
본 발명에 따른 반도체 메모리 장치는 메모리 셀 어레이; 및 출력 단자를 통해 상기 메모리 셀 어레이에 전원 전압보다 높은 고전압을 제공하는, 온도 변화에 따른 다이오드 전류의 변화를 감지하여 온도 검출 신호를 발생하는, 그리고 상기 온도 검출 신호에 응답하여 상기 출력 단자의 전압 레벨을 조절하는 고전압 발생 회로를 포함한다.
실시예로서, 상기 고전압 발생 회로는 상기 전원 전압을 승압하여 상기 고전압을 발생하는 펌프 회로; 상기 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전압을 조절하는 레귤레이터; 및 온도 변화에 따른 다이오드 전류의 변화를 감지하여 상기 온도 검출 신호를 발생하는 온도 검출 회로를 포함한다.
다른 실시예로서, 상기 고전압 발생 회로는 노말 펌프 및 온도 펌프를 갖는 펌프 회로; 상기 펌프 회로의 출력 전압을 조절하는 레귤레이터; 및 온도 변화에 따른 다이오드 전류의 변화를 감지하여 상기 온도 검출 신호를 발생하는 온도 검출 회로를 포함한다. 여기에서, 상기 온도 펌프는 상기 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전류의 용량을 조절한다.
또 다른 실시예로서, 상기 고전압은 상기 메모리 셀 어레이에 데이터를 프로그램하기 위해 제공되는 전압이다. 또는 상기 고전압은 상기 메모리 셀 어레이를 소거하기 위해 제공되는 전압이다.
본 발명에 따른 반도체 메모리 장치의 다른 일면은 메모리 셀 어레이; 펌프 인에이블 신호에 응답하여 전원 전압을 승압하고 고전압을 발생하는, 상기 메모리 셀 어레이에 상기 고전압을 제공하는 펌프 회로; 상기 펌프 회로의 출력 전압 레벨에 따라 상기 펌프 인에이블 신호를 발생하는, 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전압 레벨을 조절하는 레귤레이터; 및 온도 변화에 따른 다이오드 전류의 변화를 감지하여 상기 온도 검출 신호를 발생하는 온도 검출 회로를 포함한다.
실시예로서, 상기 레귤레이터는 트림 회로를 포함한다. 상기 트림 회로는 상기 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전압 레벨을 조절한다. 상기 트림 회로는 상기 온도 검출 신호에 응답하여 온 또는 오프 되는 트랜지스터로 구현될 수 있다. 상기 트림 회로는 고온 트림 회로 및 저온 트림 회로를 포함한다. 상기 고온 트림 회로는 고온 검출 신호에 응답하여 상기 펌프 회로의 출력 전압을 높인다. 상기 저온 트림 회로는 저온 검출 신호에 응답하여 상기 펌프 회로의 출력 전압을 낮춘다.
다른 실시예로서, 상기 온도 검출 회로는 온도 변화에 따른 다이오드 전류의 변화를 감지하고, 온도 감지 노드를 통해 온도 감지 전압을 발생하는 온도 감지기; 및 상기 온도 감지 전압과 기준 전압을 비교하고, 상기 온도 검출 신호를 발생하는 온도 검출 신호 발생기를 포함한다. 상기 온도 감지기는 고온 감지 노드를 통해 고온 감지 전압을 발생하고 저온 감지 노드를 통해 저온 감지 전압을 발생한다. 상기 온도 검출 신호 발생기는 상기 고온 감지 전압과 상기 기준 전압을 비교하고 고온 검출 신호를 발생하며, 상기 저온 감지 전압과 상기 기준 전압을 비교하고 저온 검출 신호를 발생한다.
본 발명에 따른 반도체 메모리 장치의 또 다른 일면은 메모리 셀 어레이; 펌프 인에이블 신호에 응답하여 전원 전압을 승압하고 고전압을 발생하는, 출력 단자를 통해 상기 메모리 셀 어레이에 상기 고전압을 제공하는, 온도 검출 신호에 응답하여 상기 출력 단자의 전압 레벨을 조절하는 펌프 회로; 상기 펌프 회로의 출력 단자에 연결되며, 상기 출력 단자의 전압 레벨에 따라 상기 펌프 인에이블 신호를 발생하는 레귤레이터; 및 온도 변화에 따른 다이오드 전류의 변화를 감지하여 상기 온도 검출 신호를 발생하는 온도 검출 회로를 포함한다.
실시예로서, 상기 펌프 회로는 상기 펌프 인에이블 신호를 입력받는 노말 펌프 및 온도 펌프를 포함하며, 상기 온도 펌프는 상기 펌프 인에이블 신호 및 상기 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전류의 용량을 조절한다. 상기 온도 검출 회로는 온도 변화에 따른 다이오드 전류의 변화를 감지하고, 온도 감지 노드를 통해 온도 감지 전압을 발생하는 온도 감지기; 및 상기 온도 감지 전압과 기준 전압을 비교하고, 상기 온도 검출 신호를 발생하는 온도 검출 신호 발생기를 포함한다. 상기 펌프 회로는 상기 온도 검출 신호에 응답하여 상기 출력 전류의 용량을 높인다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명에 따른 반도체 메모리 장치의 제 1 실시예를 보여주는 블록도이다. 도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 데이터 입출력 회로(115), 그리고 고전압 발생 회로(120)를 포함한다. 반도체 메모리 장치(100)는 온도 변화에 따라 고전압 발생 회로(120)의 출력 전압(VPP)을 자동으로 조절한다.
메모리 셀 어레이(110)는 복수의 메모리 셀(도시되지 않음)을 갖는다. 예를 들면, 메모리 셀 어레이(110)는 스트링(string) 구조를 갖는 낸드 플래시 메모리 셀, 스택 게이트(stack gate) 구조를 갖는 노어 플래시 메모리 셀, 스플리트 게이트(split gate) 구조를 갖는 노어 플래시 메모리 셀 등으로 구현될 수 있다. 메모리 셀은 데이터 라인(DL)을 통해 데이터 입출력 회로(115)와 연결된다.
프로그램 동작 시에, 낸드 플래시 메모리 셀은 워드 라인(WL)을 통해 약 18V의 프로그램 전압을 인가받는다. 스택 게이트 구조를 갖는 노어 플래시 메모리 셀은 워드 라인을 통해 약 10V, 비트 라인(BL)을 통해 약 5V의 프로그램 전압을 인가받는다. 스플리트 게이트 구조를 갖는 노어 플래시 메모리 셀은 소스 라인(SL)을 통해 약 9V의 프로그램 전압을 인가받는다. 이와 같은 고전압(VPP)은 고전압 발생 회로(120)로부터 제공된다. 또한, 소거 동작 시에도 메모리 셀 어레이(110)는 고전압 발생 회로(120)로부터 고전압(VPP)을 인가받는다.
데이터 입출력 회로(115)는 데이터 라인(DL)을 통해 메모리 셀 어레이(110)와 연결되어 있다. 데이터 입출력 회로(115)는 외부에서 프로그램 데이터를 입력받거나 외부로 읽기 데이터를 출력한다. 데이터 입출력 회로(115)에는 데이터를 쓰고 읽는 데 필요한 쓰기 드라이버, 감지 증폭 회로, 입력 버퍼, 출력 버퍼 등이 포함되어 있다.
도 1을 참조하면, 고전압 발생 회로(120)는 펌프 회로(130), 레귤레이터(140), 그리고 온도 검출 회로(150)를 포함한다. 고전압 발생 회로(120)는 온도 검출 회로(150)의 온도 검출 신호(HTEMP, LTEMP)에 따라 레귤레이터(140)의 트림 회로를 제어하여 펌프 회로(130)의 출력 전압(VPP)을 조절한다.
펌프 회로(130)는 메모리 셀 어레이(110)에 전원 전압(VCC)보다 높은 고전압(VPP)을 제공한다. 펌프 회로(130)로부터 제공되는 고전압(VPP)을 사용하여, 메모리 셀 어레이(110)는 프로그램 동작 또는 소거 동작 등을 수행한다. 펌프 회로(130)는 펌프 인에이블 신호(P_EN)에 응답하여 동작하며, 전원 전압(VCC)을 고전압(VPP)으로 승압한다.
레귤레이터(140)는 펌프 회로(130)의 출력 전압(VPP)이 일정 레벨을 갖도록 펌프 회로(130)를 제어한다. 레귤레이터(140)는 펌프 회로(130)의 출력 전압(VPP)이 일정 레벨에 도달하였는지를 검출한다. 레귤레이터(140)는 검출 결과에 따라 펌프 회로(130)에 펌프 인에이블 신호(P_EN)를 제공한다. 예를 들면, 레귤레이터(140)는 펌프 회로(130)의 출력 전압(VPP)이 일정 레벨(예를 들면, 9V)보다 낮을 경우에 펌프 인에이블 신호(P_EN)를 발생한다.
한편, 레귤레이터(140)는 온도 검출 회로(150)로부터 온도 검출 신호(HTEMP, LTEMP)를 입력받는다. 여기에서, HTEMP는 고온 검출 신호이고, LTEMP는 저온 검출 신호이다. 레귤레이터(140)는 온도 검출 신호(HTEMP, LTEMP)에 응답하여, 온도 변화에 따라 펌프 회로(130)의 출력 전압(VPP)을 조절한다. 레귤레이터(140)의 구성 및 동작은 도 2를 참조하여 상세히 설명된다.
도 2는 도 1에 도시된 레귤레이터(140)를 예시적으로 보여주는 회로도이다. 도 2를 참조하면, 레귤레이터(140)는 전압 분배 회로(141) 및 비교 회로(142)를 포함한다.
전압 분배 회로(141)는 펌프 회로(130)의 출력 단자와 접지 단자 사이에 연결된다. 전압 분배 회로(141)는 분배 노드(ND)를 통해 분배 전압(Vdvd)을 발생한다. 전압 분배 회로(141)는 복수의 저항기(R11~R16) 및 복수의 트림 회로(T11~T14)를 포함한다. 제 1 내지 제 6 저항기(R11~R16)는 출력 단자와 접지 단자 사이에 직렬 연결된다. 제 1 내지 제 4 트림 회로(T11~T14)는 각각 제 2 내지 제 5 저항기(R12~R15)에 병렬 연결된다.
제 1 및 제 3 트림 회로(T11, T13)는 테스트 트림 회로로서, 칩 테스트 동작 시에 펌프 회로(130)의 출력 전압(VPP)을 측정하여, 출력 전압(VPP)을 원하는 레벨로 조절(trim)하기 위한 회로이다. 제 1 트림 회로(T11)는 출력 전압(VPP)의 레벨을 낮추기 위한 회로이다. 제 3 트림 회로(T13)는 출력 전압(VPP)의 레벨을 높이기 위한 회로이다. 제 1 및 제 3 트림 회로(T11, T13)는 테스트 신호(LTEST, HTEST)에 응답하여 출력 전압(VPP)의 레벨을 조절한다. 도 2에서, 제 1 및 제 3 트림 회로(T11, T13)는 NMOS 트랜지스터로 도시되어 있으나, PMOS 트랜지스터, 패스 트랜지스터, 퓨즈 등 다른 수단을 이용하여 구현될 수도 있다.
제 2 및 제 4 트림 회로(T12, T14)는 온도 트림 회로로서, 칩 동작 시에 온도 변화에 따라 출력 전압(VPP)을 원하는 레벨로 자동으로 조절(trim)하기 위한 회로이다. 제 2 트림 회로(T12)는 출력 전압(VPP)의 레벨을 낮추기 위한 회로이다. 제 4 트림 회로(T14)는 출력 전압(VPP)의 레벨을 높이기 위한 회로이다. 제 2 트림 회로(T12)는 저온 검출 신호(LTEMP)에 응답하여 출력 전압(VPP)의 레벨을 낮춘다. 제 4 트림 회로(T14)는 고온 검출 신호(HTEMP)에 응답하여 출력 전압(VPP)의 레벨을 높인다. 도 2에서, 제 2 및 제 4 트림 회로(T12, T14)는 NMOS 트랜지스터로 도시되어 있으나, PMOS 트랜지스터, 패스 트랜지스터 등 다른 수단을 이용하여 구현 될 수도 있다.
비교 회로(142)는 기준 전압(Vref)과 분배 전압(Vdvd)을 비교한다. 여기에서, 기준 전압(Vref)은 기준 전압 발생 회로(도시되지 않음)로부터 제공된다. 비교 회로(142)는 분배 전압(Vdvd)이 기준 전압(Vref)보다 낮아질 때, 하이 레벨의 펌프 인에이블 신호(P_EN)를 고전압 발생 회로(도 1 참조, 120)에 제공한다.
도 2를 참조하면, 레귤레이터(140)는 고온 검출 신호(HTEMP)에 응답하여 분배 전압(Vdvd)을 낮춘다. 분배 전압(Vdvd)이 낮아지면, 펌프 인에이블 신호(P_EN)가 발생한다. 펌프 인에이블 신호(P_EN)가 발생되면, 고전압 발생 회로(도 1 참조, 120)의 출력 전압(VPP)은 올라간다. 도 1에 도시된 반도체 메모리 장치(100)에 의하면, 고온에서는 고전압 발생 회로(120)의 출력 전압(VPP)은 높아진다. 출력 전압(VPP)의 상승 폭은 전압 분배 회로(141)의 제 5 저항기(R15)의 저항값에 따라 달라진다. 이로써, 도 1에 도시된 반도체 메모리 장치(100)는 고온에서 고전압 발생 회로(120)의 출력 전압(VPP)이 낮아지는 문제점을 극복할 수 있다. 이와 마찬가지로, 반도체 메모리 장치(100)는 저온에서 고전압 발생 회로(120)의 출력 전압(VPP)이 높아지는 문제점을 극복할 수 있다.
다시 도 1을 참조하면, 고전압 발생 회로(120)는 온도 검출 회로(150)를 포함한다. 온도 검출 회로(150)는 다이오드의 온도 의존성을 이용한다. 온도 검출 회로(150)는 고온 검출 신호(HTEMP) 또는 저온 검출 신호(LTEMP)를 레귤레이터(140)의 전압 분배 회로(141)에 제공한다. 온도 검출 회로(150)의 구성 및 동작은 도 3 을 참조하여 설명된다.
도 3은 도 1에 도시된 온도 검출 회로(150)를 예시적으로 보여주는 회로도이다. 도 3을 참조하면, 온도 검출 회로(150)는 온도 감지기(151), 고온 검출 신호 발생기(153), 그리고 저온 검출 신호 발생기(156)를 포함한다.
온도 감지기(151)는 전류 미러(152, P11, P12), 복수의 저항기(R21, R22, R23), 그리고 다이오드(D1)를 포함한다. 전류 미러는 전류원(152)의 전류(If1)가 PMOS 트랜지스터(P12)에 흐르도록 한다. 복수의 저항기(R21, R22, R23)는 전류 미러와 다이오드(D1) 사이에 직렬 연결된다. 제 1 저항기(R21)는 전류 미러와 고온 감지 노드(NH) 사이에 연결되며, 제 2 저항기(R22)는 고온 감지 노드(NH)와 저온 감지 노드(NL) 사이에 연결되며, 제 3 저항기(R23)는 저온 감지 노드(NL)와 다이오드(D1) 사이에 연결된다. 다이오드(D1)는 저온 감지 노드(NL)와 접지 단자 사이에 연결된다.
일반적으로, 다이오드는 단자 전압이 플러스일 때, 순방향 영역에서 동작한다. 순방향 영역에서 다이오드의 i-v 관계는 다음의 근사식으로 표현된다.
Figure 112006009086272-PAT00001
여기에서, Is는 포화 전류(saturation current)라고 불리는 상수이다. Is는 일정 온도에서의 상수이며, 온도의 영향을 크게 받는다. VT는 열 전압(thermal voltage)라고 불리는 상수이다. n은 다이오드의 재료와 물리적 구조에 따라 1 또는 2의 값을 갖는다. 일반적으로, Is는 온도가 5℃ 상승함에 따라 두 배씩 증가한다. 즉, 다이오드는 온도가 증가함에 따라 전류가 증가하는 온도 의존성을 갖는다.
다시 도 3을 참조하면, 수학식 1에서 설명한 바와 같이, 온도가 증가함에 따라 다이오드(D1)의 전류(Id1)가 증가한다. 다이오드 전류(Id1)가 증가하면, 전압 강하로 인해 고온 감지 노드(NH)의 전압(VH) 또는 저온 감지 노드(NL)의 전압(VL)이 증가한다.
고온 검출 신호 발생기(153)는 비교 회로(154)와 인버터(155)를 포함한다. 비교 회로(154)는 기준 전압(Vref)과 고온 감지 전압(VH)을 비교한다. 비교 회로(154)는 고온 감지 전압(VH)이 기준 전압(Vref)보다 높아질 때 로우 레벨의 출력 신호를 인버터(155)에 제공한다. 인버터(155)는 비교 회로(154)의 출력 신호를 반전하고, 고온 검출 신호(HTEMP)를 레귤레이터(도 2 참조, 140)의 고온 트림 회로(T14)에 제공한다.
저온 검출 신호 발생기(156)는 비교 회로(157)와 인버터(158)를 포함한다. 비교 회로(157)는 기준 전압(Vref)과 저온 감지 전압(VL)을 비교한다. 비교 회로(157)는 저온 감지 전압(VL)이 기준 전압(Vref)보다 낮아질 때 로우 레벨의 출력 신호를 인버터(158)에 제공한다. 인버터(158)는 비교 회로(157)의 출력 신호를 반전하고, 저온 검출 신호(LTEMP)를 레귤레이터(도 2 참조, 140)의 저온 트림 회로(T12)에 제공한다.
이와 같이, 온도 검출 회로(150)는 일정 온도보다 높아질 때 고온 검출 신호(HTEMP)를 발생하고, 일정 온도보다 낮아질 때 저온 검출 신호(LTEMP)를 발생 한다. 도 3에서는 고온 검출 신호 발생기(153)와 저온 검출 신호 발생기(156)가 하나의 온도 감지기(151)에 연결되어 있다. 그러나 고온 검출 신호 발생기(153) 또는 저온 검출 신호 발생기(156)가 온도 감지기(151)에 단독으로 연결될 수도 있다.
다시 도 1을 참조하면, 본 발명에 따른 반도체 메모리 장치(100)는 다이오드(D1)의 온도 의존성을 이용하여 온도 검출 신호(HTEMP, LTEMP)를 발생하는 온도 검출 회로(150)를 포함한다. 반도체 메모리 장치(100)는 온도 검출 회로(150)의 온도 검출 신호(HTEMP, LTEMP)에 따라 레귤레이터(140)의 온도 트림 회로(T12, T14)를 제어하여 고전압 발생 회로(120)의 출력 전압(VPP)을 조절한다. 즉, 고온에서 고전압 발생 회로(120)의 출력 전압(VPP)이 낮아지고, 저온에서 출력 전압(VPP)이 높아지는 문제점을 극복할 수 있다. 본 발명에 따른 반도체 메모리 장치(100)에 의하면, 온도에 따라 메모리 셀 어레이(110)의 프로그램 또는 소거 특성이 달라지는 문제점을 해결할 수 있다.
도 4는 본 발명에 따른 반도체 메모리 장치의 제 2 실시예를 보여주는 블록도이다. 도 4를 참조하면, 반도체 메모리 장치(200)는 메모리 셀 어레이(210), 데이터 입출력 회로(215), 그리고 고전압 발생 회로(220)를 포함한다. 반도체 메모리 장치(200)는 온도 변화에 따라 고전압 발생 회로(220)의 출력 전류(IPP)의 용량을 조절한다. 도 4에서, 메모리 셀 어레이(210) 및 데이터 입출력 회로(215)는 도 1에서 설명한 바와 같다.
도 4를 참조하면, 고전압 발생 회로(220)는 펌프 회로(230), 레귤레이터(240), 그리고 온도 검출 회로(250)를 포함한다. 본 발명에 따른 반도체 메모리 장치(200)는 온도 검출 회로(250)의 온도 검출 신호(TEMP)에 따라 펌프 회로(230)의 출력 전류(IPP)의 용량을 조절한다.
펌프 회로(230)는 메모리 셀 어레이(210)에 전원 전압(VCC)보다 높은 고전압(VPP)을 제공한다. 펌프 회로(230)로부터 제공되는 고전압(VPP)을 사용하여, 메모리 셀 어레이(210)는 프로그램 또는 소거 동작 등을 수행한다. 펌프 회로(230)는 펌프 인에이블 신호(P_EN)에 응답하여 동작하며, 전원 전압(VCC)을 고전압(VPP)으로 승압한다. 한편, 펌프 회로(230)는 온도 검출 회로(250)로부터 제공되는 온도 검출 신호(TEMP)에 응답하여 출력 전류(IPP)의 용량을 조절한다. 펌프 회로(230)의 구성 및 동작은 도 5를 참조하여 상세히 설명된다.
도 5는 도 4에 도시된 펌프 회로(230)를 예시적으로 보여주는 블록도이다. 도 5를 참조하면, 펌프 회로(230)는 복수의 노말 펌프(231~23n) 및 온도 펌프(23T)를 포함한다. 노말 펌프(231~23n) 및 온도 펌프(23T)는 병렬로 연결되어 있다. 펌프 회로(230)는 펌프 인에이블 신호(P_EN)에 응답하여 동작하며, 오실레이션 신호(OSC)에 응답하여 펌핑 동작을 수행한다. 여기에서, 펌프 인에이블 신호(P_EN)는 레귤레이터(도 4 참조, 240)로부터 제공된다. 그리고 오실레이션 신호(OSC)는 오실레이터(도시되지 않음)로부터 제공된다.
노말 펌프(231~23n)는 잘 알려진 펌핑 동작을 통해 고전압(VPP)을 발생한다. 온도 펌프(23T)는 펌프 인에이블 신호(P_EN) 외에 온도 검출 신호(TEMP)에 응답하여 동작한다. 즉, 펌프 회로(230)는 노말 동작 시에는 n개의 노말 펌프(231~23n)를 사용하여 펌핑 동작을 수행한다. 그러나 온도 검출 신호(TEMP)가 입력될 때에는 n 개의 노말 펌프(231~23n)와 더불어 온도 펌프(23T)를 사용하여 펌핑 동작을 수행한다. 온도 펌프(23T)가 동작하면, 펌프 회로(230)의 출력 전류(IPP)의 용량은 늘어난다. 이로써, 도 4에 도시된 반도체 메모리 장치(200)는 고온에서 펌프 회로(230)의 출력 전류(IPP)의 용량을 높일 수 있다.
다시 도 4를 참조하면, 레귤레이터(240)는 펌프 회로(230)의 출력 전압(VPP)이 일정 레벨을 갖도록 펌프 회로(230)를 제어한다. 레귤레이터(240)는 펌프 회로(230)의 출력 전압(VPP)이 일정 레벨에 도달하였는지를 검출한다. 그리고 레귤레이터(240)는 검출 결과에 따라 펌프 회로(230)에 펌프 인에이블 신호(P_EN)를 제공한다. 예를 들면, 레귤레이터(240)는 펌프 회로(230)의 출력 전압(VPP)이 일정 레벨(예를 들면, 9V)보다 낮을 경우에 펌프 인에이블 신호(P_EN)를 발생한다.
온도 검출 회로(250)는 도 1에서 설명한 바와 같이 다이오드의 온도 의존성을 이용하여 온도 검출 신호(TEMP)를 발생한다. 온도 검출 회로(250)는 온도 검출 신호(TEMP)를 펌프 회로(230)의 온도 펌프(도 5 참조, 23T)에 제공한다. 온도 검출 회로(250)의 구성 및 동작은 도 6을 참조하여 설명된다.
도 6은 도 4에 도시된 온도 검출 회로(250)를 예시적으로 보여주는 회로도이다. 도 6을 참조하면, 온도 검출 회로(250)는 온도 감지기(251) 및 온도 검출 신호 발생기(253)를 포함한다.
온도 감지기(251)는 전류 미러(252, P21, P22), 복수의 저항기(R31, R32), 그리고 다이오드(D2)를 포함한다. 온도 감지기(251)는 온도 감지 노드(NT)를 통해 온도 감지 전압(VT)을 발생한다. 수학식 1에서 설명한 바와 같이, 온도가 증가함에 따라 다이오드(D2)의 전류(Id2)가 증가한다. 다이오드 전류(Id2)가 증가하면, 전압 강하로 인해 온도 감지 전압(VT)이 증가한다.
온도 검출 신호 발생기(253)는 비교 회로(254)와 인버터(255)를 포함한다. 비교 회로(254)는 기준 전압(Vref)과 온도 감지 전압(VT)을 비교한다. 비교 회로(254)는 온도 감지 전압(VT)이 기준 전압(Vref)보다 높아질 때 로우 레벨의 출력 신호를 인버터(255)에 제공한다. 인버터(255)는 비교 회로(254)의 출력 신호를 반전하고, 온도 검출 신호(TEMP)를 펌프 회로(도 4 참조, 230)에 제공한다.
다시 도 4를 참조하면, 본 발명에 따른 반도체 메모리 장치(200)는 다이오드(D2)의 온도 의존성을 이용하여 온도 검출 신호(TEMP)를 발생하는 온도 검출 회로(250)를 포함한다. 반도체 메모리 장치(200)는 온도 검출 회로(250)의 온도 검출 신호(TEMP)에 따라 펌프 회로(230)의 온도 펌프(23T)를 제어하여 펌프 회로(230)의 출력 전류(IPP)를 조절한다. 반도체 메모리 장치(200)는 고온에서 펌프 회로(230)의 출력 전압(VPP)이 낮아지거나 출력 전류(IPP)의 용량이 부족해지는 문제점을 극복할 수 있다. 본 발명에 따른 반도체 메모리 장치(200)에 의하면, 온도에 따라 메모리 셀 어레이(210)의 프로그램 또는 소거 특성이 달라지는 문제점을 해결할 수 있다.
또한, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명에 따른 반도체 메모리 장치는 온도에 따라 고전압 발생 회로의 출력 전압 및 출력 전류를 자동으로 조절할 수 있다. 따라서 본 발명에 의하면, 온도에 따라 고전압 발생 회로의 출력 전압 또는 출력 전류가 달라지는 문제점 및 이로 인해 메모리 셀의 프로그램 또는 소거 특성이 나빠지는 문제점을 해결할 수 있다.

Claims (17)

  1. 메모리 셀 어레이; 및
    출력 단자를 통해 상기 메모리 셀 어레이에 전원 전압보다 높은 고전압을 제공하는, 온도 변화에 따른 다이오드 전류의 변화를 감지하여 온도 검출 신호를 발생하는, 그리고 상기 온도 검출 신호에 응답하여 상기 출력 단자의 전압 레벨을 조절하는 고전압 발생 회로를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 고전압 발생 회로는
    상기 전원 전압을 승압하여 상기 고전압을 발생하는 펌프 회로;
    상기 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전압을 조절하는 레귤레이터; 및
    온도 변화에 따른 다이오드 전류의 변화를 감지하여 상기 온도 검출 신호를 발생하는 온도 검출 회로를 포함하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 고전압 발생 회로는
    노말 펌프 및 온도 펌프를 갖는 펌프 회로;
    상기 펌프 회로의 출력 전압을 조절하는 레귤레이터; 및
    온도 변화에 따른 다이오드 전류의 변화를 감지하여 상기 온도 검출 신호를 발생하는 온도 검출 회로를 포함하되,
    상기 온도 펌프는 상기 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전류를 조절하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 고전압은 상기 메모리 셀 어레이에 데이터를 프로그램하기 위해 제공되는 전압인 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 고전압은 상기 메모리 셀 어레이를 소거하기 위해 제공되는 전압인 것을 특징으로 하는 반도체 메모리 장치.
  6. 메모리 셀 어레이;
    펌프 인에이블 신호에 응답하여 전원 전압을 승압하고 고전압을 발생하는, 상기 메모리 셀 어레이에 상기 고전압을 제공하는 펌프 회로;
    상기 펌프 회로의 출력 전압 레벨에 따라 상기 펌프 인에이블 신호를 발생하는, 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전압 레벨을 조절하는 레귤레이터; 및
    온도 변화에 따른 다이오드 전류의 변화를 감지하여 상기 온도 검출 신호를 발생하는 온도 검출 회로를 포함하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 레귤레이터는 트림 회로를 포함하며,
    상기 트림 회로는 상기 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전압 레벨을 조절하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 트림 회로는 상기 온도 검출 신호에 응답하여 온 또는 오프 되는 트랜지스터인 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 트림 회로는 고온 트림 회로 및 저온 트림 회로를 포함하며,
    상기 고온 트림 회로는 고온 검출 신호에 응답하여 상기 펌프 회로의 출력 전압을 높이고, 상기 저온 트림 회로는 저온 검출 신호에 응답하여 상기 펌프 회로의 출력 전압을 낮추는 반도체 메모리 장치.
  10. 제 6 항에 있어서,
    상기 온도 검출 회로는
    온도 변화에 따른 다이오드 전류의 변화를 감지하고, 온도 감지 노드를 통해 온도 감지 전압을 발생하는 온도 감지기; 및
    상기 온도 감지 전압과 기준 전압을 비교하고, 상기 온도 검출 신호를 발생하는 온도 검출 신호 발생기를 포함하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 레귤레이터는 트림 회로를 포함하고, 상기 트림 회로는 상기 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전압 레벨을 조절하는 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 온도 감지기는 고온 감지 노드를 통해 고온 감지 전압을 발생하고 저온 감지 노드를 통해 저온 감지 전압을 발생하며,
    상기 온도 검출 신호 발생기는 상기 고온 감지 전압과 상기 기준 전압을 비교하고 고온 검출 신호를 발생하며, 상기 저온 감지 전압과 상기 기준 전압을 비교하고 저온 검출 신호를 발생하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 트림 회로는 고온 트림 회로 및 저온 트림 회로를 포함하며,
    상기 고온 트림 회로는 고온 검출 신호에 응답하여 상기 펌프 회로의 출력 전압을 높이고, 상기 저온 트림 회로는 저온 검출 신호에 응답하여 상기 펌프 회로 의 출력 전압을 낮추는 반도체 메모리 장치.
  14. 메모리 셀 어레이;
    펌프 인에이블 신호에 응답하여 전원 전압을 승압하고 고전압을 발생하는, 출력 단자를 통해 상기 메모리 셀 어레이에 상기 고전압을 제공하는, 온도 검출 신호에 응답하여 상기 출력 단자의 전압 레벨을 조절하는 펌프 회로;
    상기 펌프 회로의 출력 단자에 연결되며, 상기 출력 단자의 전압 레벨에 따라 상기 펌프 인에이블 신호를 발생하는 레귤레이터; 및
    온도 변화에 따른 다이오드 전류의 변화를 감지하여 상기 온도 검출 신호를 발생하는 온도 검출 회로를 포함하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 펌프 회로는 상기 펌프 인에이블 신호를 입력받는 노말 펌프 및 온도 펌프를 포함하며, 상기 온도 펌프는 상기 펌프 인에이블 신호 및 상기 온도 검출 신호에 응답하여 상기 펌프 회로의 출력 전류의 용량을 조절하는 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 온도 검출 회로는
    온도 변화에 따른 다이오드 전류의 변화를 감지하고, 온도 감지 노드를 통해 온도 감지 전압을 발생하는 온도 감지기; 및
    상기 온도 감지 전압과 기준 전압을 비교하고, 상기 온도 검출 신호를 발생하는 온도 검출 신호 발생기를 포함하는 반도체 메모리 장치.
  17. 제 16 항에 있어서,
    상기 펌프 회로는 상기 온도 검출 신호에 응답하여 상기 출력 전류의 용량을 높이는 반도체 메모리 장치.
KR1020060011851A 2006-02-07 2006-02-07 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치 KR101224919B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060011851A KR101224919B1 (ko) 2006-02-07 2006-02-07 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
US11/621,251 US7606099B2 (en) 2006-02-07 2007-01-09 Semiconductor memory device controlling output voltage level of high voltage generator according to temperature variation
CN2007100062578A CN101017708B (zh) 2006-02-07 2007-02-07 根据温度变化控制高压生成器输出电压的半导体存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011851A KR101224919B1 (ko) 2006-02-07 2006-02-07 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20070080492A true KR20070080492A (ko) 2007-08-10
KR101224919B1 KR101224919B1 (ko) 2013-01-22

Family

ID=38600856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011851A KR101224919B1 (ko) 2006-02-07 2006-02-07 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US7606099B2 (ko)
KR (1) KR101224919B1 (ko)
CN (1) CN101017708B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904738B1 (ko) * 2007-12-28 2009-06-26 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
KR20100119309A (ko) * 2009-04-30 2010-11-09 삼성전자주식회사 반도체 메모리 장치
KR101037504B1 (ko) * 2010-01-04 2011-05-26 주식회사 하이닉스반도체 반도체 메모리 장치
KR101222110B1 (ko) * 2010-04-30 2013-01-15 에스케이하이닉스 주식회사 반도체 장치
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US10325644B1 (en) 2018-04-30 2019-06-18 Nanya Technology Corporation Pump circuit in a DRAM, and method for generating a pump current
CN111899778A (zh) * 2015-09-14 2020-11-06 爱思开海力士有限公司 半导体存储器件及其操作方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816182B2 (ja) * 2006-03-23 2011-11-16 株式会社日立製作所 スイッチング素子の駆動回路
US7852690B2 (en) * 2006-05-15 2010-12-14 Apple Inc. Multi-chip package for a flash memory
US7613043B2 (en) * 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US7568135B2 (en) * 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
US7701797B2 (en) * 2006-05-15 2010-04-20 Apple Inc. Two levels of voltage regulation supplied for logic and data programming voltage of a memory device
US7511646B2 (en) * 2006-05-15 2009-03-31 Apple Inc. Use of 8-bit or higher A/D for NAND cell value
US7551486B2 (en) * 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7639531B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Dynamic cell bit resolution
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
US7911834B2 (en) * 2006-05-15 2011-03-22 Apple Inc. Analog interface for a flash memory die
KR100846387B1 (ko) * 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
KR101215642B1 (ko) * 2007-02-15 2013-01-09 에스케이하이닉스 주식회사 내부전압 검출 회로 및 이를 이용한 내부전압 발생장치
US7515488B2 (en) * 2007-03-30 2009-04-07 Sandisk 3D Llc Method for load-based voltage generation
US7580296B2 (en) * 2007-03-30 2009-08-25 Sandisk 3D Llc Load management for memory device
US7580298B2 (en) * 2007-03-30 2009-08-25 Sandisk 3D Llc Method for managing electrical load of an electronic device
US7558129B2 (en) * 2007-03-30 2009-07-07 Sandisk 3D Llc Device with load-based voltage generation
KR101434398B1 (ko) * 2007-05-03 2014-09-23 삼성전자주식회사 고전압 발생 회로를 포함하는 플래시 메모리 장치 및그것의 동작 방법
KR100930830B1 (ko) * 2007-06-29 2009-12-10 삼성전자주식회사 전력관리 회로, 이를 포함하는 전력관리 시스템, 및전력관리 방법
TW200912265A (en) * 2007-09-12 2009-03-16 Unisense Technology Co Ltd Adjustment method and adjustment system for temperature sensing component
KR100924345B1 (ko) * 2007-12-28 2009-11-02 주식회사 하이닉스반도체 내부전압 생성회로
US8125835B2 (en) * 2008-09-22 2012-02-28 Cypress Semiconductor Corporation Memory architecture having two independently controlled voltage pumps
US8526233B2 (en) 2011-05-23 2013-09-03 Sandisk Technologies Inc. Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation
CN102624229B (zh) * 2012-03-31 2016-05-11 上海华虹宏力半导体制造有限公司 升压电路以及集成电路
DE102012208460A1 (de) * 2012-05-21 2013-11-21 Robert Bosch Gmbh Umrichter für eine elektrische Maschine
US8873316B2 (en) * 2012-07-25 2014-10-28 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation
KR20140068649A (ko) * 2012-11-28 2014-06-09 에스케이하이닉스 주식회사 내부전압 생성회로
KR102013607B1 (ko) * 2012-12-10 2019-08-23 삼성전자주식회사 반도체 장치 및 그것의 바디 바이어스 방법
CN103915111B (zh) * 2013-01-09 2016-08-10 华邦电子股份有限公司 存储器装置及其电源调整方法
KR20150037035A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 내부전압 생성회로
WO2015134013A1 (en) * 2014-03-05 2015-09-11 Intel Corporation Apparatus for adaptive write assist for memory
KR20160036333A (ko) * 2014-09-25 2016-04-04 에스케이하이닉스 주식회사 반도체 장치
CN107085447B (zh) * 2016-02-16 2022-02-01 中芯国际集成电路制造(上海)有限公司 一种用于多时间程序存储器的泵体结构及电子装置
CN106297887B (zh) * 2016-07-27 2020-05-19 深圳市航顺芯片技术研发有限公司 一种提升eeprom存储器编程精度的升压电路及其方法
US9881683B1 (en) 2016-12-13 2018-01-30 Cypress Semiconductor Corporation Suppression of program disturb with bit line and select gate voltage regulation
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
US11374488B2 (en) * 2018-12-04 2022-06-28 Micron Technology, Inc. Multi-mode voltage pump and control
EP3690412B1 (en) * 2019-02-04 2022-06-15 EM Microelectronic-Marin SA Flicker noise reduction in a temperature sensor arrangement
CN110379451B (zh) * 2019-06-19 2021-04-23 合肥致存微电子有限责任公司 Ssd防数据丢失方法、系统及应用该方法的ssd
EP4095857A4 (en) 2020-07-17 2023-08-23 Changxin Memory Technologies, Inc. SEMICONDUCTOR DEVICE
CN113948118A (zh) * 2020-07-17 2022-01-18 长鑫存储技术有限公司 半导体装置
EP3965105B1 (en) 2020-07-17 2024-02-07 Changxin Memory Technologies, Inc. Calibration of temperature detection module in semiconductor memory comprising a plurality of memory chips
EP3968324B1 (en) 2020-07-17 2023-07-05 Changxin Memory Technologies, Inc. Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US5541878A (en) * 1991-05-09 1996-07-30 Synaptics, Incorporated Writable analog reference voltage storage device
US5808506A (en) 1996-10-01 1998-09-15 Information Storage Devices, Inc. MOS charge pump generation and regulation method and apparatus
US5687116A (en) * 1996-10-09 1997-11-11 Programmable Microelectronics Corp. Programming pulse ramp control circuit
KR100630542B1 (ko) 2000-11-29 2006-09-29 주식회사 하이닉스반도체 온도 변화에 따른 전압 보상이 가능한 기준 전압 발생기
KR100455848B1 (ko) * 2001-12-29 2004-11-06 주식회사 하이닉스반도체 전압 레귤레이션 회로
CN100353458C (zh) * 2003-12-10 2007-12-05 上海华虹Nec电子有限公司 用于非挥发性存储器电路的电荷泵
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904738B1 (ko) * 2007-12-28 2009-06-26 주식회사 하이닉스반도체 온도센서 및 이를 이용한 반도체 메모리 장치
KR101504340B1 (ko) * 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20100119309A (ko) * 2009-04-30 2010-11-09 삼성전자주식회사 반도체 메모리 장치
KR101037504B1 (ko) * 2010-01-04 2011-05-26 주식회사 하이닉스반도체 반도체 메모리 장치
KR101222110B1 (ko) * 2010-04-30 2013-01-15 에스케이하이닉스 주식회사 반도체 장치
CN111899778A (zh) * 2015-09-14 2020-11-06 爱思开海力士有限公司 半导体存储器件及其操作方法
US10325644B1 (en) 2018-04-30 2019-06-18 Nanya Technology Corporation Pump circuit in a DRAM, and method for generating a pump current
TWI668702B (zh) * 2018-04-30 2019-08-11 Nanya Technology Corporation Dram的泵浦電路及泵浦電流產生方法

Also Published As

Publication number Publication date
US20080018377A1 (en) 2008-01-24
US7606099B2 (en) 2009-10-20
CN101017708B (zh) 2011-08-31
KR101224919B1 (ko) 2013-01-22
CN101017708A (zh) 2007-08-15

Similar Documents

Publication Publication Date Title
KR101224919B1 (ko) 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
US6674318B2 (en) Semiconductor integrated circuit
JP3688899B2 (ja) 半導体集積回路装置
US8542541B2 (en) Memory architecture having two independently controlled voltage pumps
US7630265B2 (en) On-chip temperature sensor
US7630266B2 (en) Temperature compensation of memory signals using digital signals
US8228709B2 (en) Resistance variable memory device and system
JP2001229687A (ja) 電圧レギュレータ回路および半導体メモリ装置
US9939831B2 (en) Fast settling low dropout voltage regulator
JP5160780B2 (ja) フラッシュメモリ装置の電圧生成器
JP3450629B2 (ja) 負電圧検知回路及び不揮発性半導体記憶装置
US20080048672A1 (en) Semiconductor integrated circuit and test method thereof
KR20150050880A (ko) 전압 레귤레이터 및 바이어스 전류 조절 장치
US9953714B2 (en) Semiconductor device
US6879521B2 (en) Threshold voltage adjustment method of non-volatile semiconductor memory device and non-volatile semiconductor memory device
KR102469891B1 (ko) 파워다운 검출 회로 및 반도체 기억 장치
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
KR100909362B1 (ko) 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것을 포함한 스마트 카드
US20040125670A1 (en) Circuit for biasing an input node of a sense amplifier with a pre-charge stage
JP2007005776A (ja) 半導体装置
US20160260463A1 (en) Power supply circuit and semiconductor memory device including the same
KR102256760B1 (ko) 기준전압 발생회로, 파워 온 검출회로 및 반도체 장치
JP2007005646A (ja) 半導体集積回路
JP2001028194A (ja) 内部電源回路及び不揮発性半導体記憶装置
US10658052B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 8