KR100924345B1 - 내부전압 생성회로 - Google Patents

내부전압 생성회로 Download PDF

Info

Publication number
KR100924345B1
KR100924345B1 KR1020070141042A KR20070141042A KR100924345B1 KR 100924345 B1 KR100924345 B1 KR 100924345B1 KR 1020070141042 A KR1020070141042 A KR 1020070141042A KR 20070141042 A KR20070141042 A KR 20070141042A KR 100924345 B1 KR100924345 B1 KR 100924345B1
Authority
KR
South Korea
Prior art keywords
pull
signal
node
response
temperature
Prior art date
Application number
KR1020070141042A
Other languages
English (en)
Other versions
KR20090072817A (ko
Inventor
추교수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070141042A priority Critical patent/KR100924345B1/ko
Priority to US12/156,835 priority patent/US7839700B2/en
Publication of KR20090072817A publication Critical patent/KR20090072817A/ko
Application granted granted Critical
Publication of KR100924345B1 publication Critical patent/KR100924345B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 제1 내부전압을 전압분배하여 레벨신호를 생성하는 전압분배부; 상기 레벨신호에 응답하여 온도에 따라 레벨이 조절되는 풀다운신호를 생성하는 풀다운신호 생성부; 상기 레벨신호에 응답하여 온도에 따라 레벨이 조절되는 풀업신호를 생성하는 풀업신호 생성부; 및 상기 풀다운신호 및 상기 풀업신호에 응답하여 제2 내부전압을 구동하는 구동부를 포함하되, 상기 구동부는 온도에 따라 상기 제2 내부전압의 구동력을 달리하는 내부전압 생성회로를 제공한다.
셀플레이트전압, 비트라인의 프리차지 전압

Description

내부전압 생성회로{Internal Voltage Generating Circuit}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 온도변화에도 일정한 구동력을 갖는 내부전압 생성회로에 관한 것이다.
디램(DRAM:Dynamic Random Access Memory)은 반도체 메모리 장치의 대표적인 소자로서, 하나의 트랜지스터와 하나의 캐패시터가 메모리셀(memory cell)의 단위(unit)구조를 이루고 있다. 디램의 메모리셀은 데이터(data)의 유지(retention)동작을 위해 리프레쉬(refresh)를 필요로 하며, 디램이 고집적(high-density)화 될수록 셀사이즈(cell size)가 작아지면서 동작전류도 점차 낮게 되고 있어, 안정한 데이터유지동작이 더욱 중요하게 된다.
디램의 메모리셀을 이루는 캐패시터는, 데이터를 저장하는 스토리지캐패시터(storage capacitor)이다. 이 스토리지캐패시터의 양 전극은 데이터를 저장하는 스토리지(storage)전극과 스토리지전극의 데이터유지시간(data retention time)을 늘려주기 위한 셀플레이트(cell plate)전극으로 이루어진다. 셀플레이트전극에는 통상적으로 코어전압(VCORE)의 1/2 정도의 레벨로 생성되는 셀플레이트전압(cell plate voltage, VCP)이 공급된다. 코어전압(VCORE)의 1/2 정도의 레벨로 생성되는 전압은 비트라인의 프리차지 전압(VBLP)으로도 사용되어 신호 검출의 기준을 잡아준다.
셀플레이트전압(VCP) 및 비트라인의 프리차지 전압(VBLP)으로 사용되는 전압을 생성하는 내부전압 생성회로는 온도변화에도 안정적으로 구동되는 내부전압을 생성해야 한다. 그런데, 내부전압 생성회로에는 다수의 PMOS 트랜지스터와 다수의 NMOS 트랜지스터를 포함하고 있으므로, 온도변화에 따라 내부전압을 구동하는 구동력이 변화한다 즉, 아래 표 1을 참고하면 온도변화에 따라 NMOS 트랜지스터에 비해 PMOS 트랜지스터의 문턱전압(Threshold Voltage)의 변화가 크고, 문턱전압(Threshold Voltage) 변화에 따른 전류구동력의 변화는 PMOS 트랜지스터에 비해 NMOS 트랜지스터가 크므로 PMOS 트랜지스터와 NMOS 트랜지스터를 통해 구동되는 내부전압은 온도변화에 따라 레벨이 변한다.
< 표 1 >
Figure 112007094799728-pat00001
따라서, 본 발명은 온도변화에도 일정한 구동력을 갖는 내부전압 생성회로를 개시한다.
이를 위해 본 발명은 제1 내부전압을 전압분배하여 레벨신호를 생성하는 전압분배부; 상기 레벨신호에 응답하여 온도에 따라 레벨이 조절되는 풀다운신호를 생성하는 풀다운신호 생성부; 상기 레벨신호에 응답하여 온도에 따라 레벨이 조절되는 풀업신호를 생성하는 풀업신호 생성부; 및 상기 풀다운신호 및 상기 풀업신호에 응답하여 제2 내부전압을 구동하는 구동부를 포함하되, 상기 구동부는 온도에 따라 상기 제2 내부전압의 구동력을 달리하는 내부전압 생성회로를 제공한다.
본 발명에서, 상기 전압분배부는 상기 제1 내부전압과 상기 레벨신호가 출력되는 제1 노드 사이에 연결된 제1 저항소자; 및 상기 제1 노드와 접지전압 사이에 연결된 제2 저항소자를 포함한다.
본 발명에서, 상기 풀다운신호 생성부는 상기 레벨신호에 응답하여 제2 노드를 풀업구동하는 제1 풀업소자; 상기 제2 노드의 신호에 응답하여 제3 노드의 레벨을 설정하는 제1 레벨설정부; 상기 제2 노드의 신호를 입력받아 온도에 따라 제4 노드의 레벨을 설정하는 제2 레벨설정부; 상기 레벨신호가 입력되는 상기 제1 노드 및 상기 제2 내부전압이 입력되는 제5 노드에 연결되어, 상기 제4 노드의 신호에 응답하여 정전류원으로 동작하는 제1 전류미러부; 상기 제2 노드의 신호에 응답하여 상기 풀다운신호가 출력되는 제6 노드를 풀다운 구동하되, 온도에 따라 풀다운 구동력을 조절하는 제1 구동력 조절부를 포함한다.
본 발명에서, 상기 제2 레벨설정부는 저온에서 인에이블되는 온도신호에 응 답하여 상기 제2 노드의 신호를 제7 노드로 전달하는 전달소자; 상기 온도신호에 응답하여 상기 제7 노드를 풀다운 구동하는 제1 풀다운소자; 및 상기 제7 노드의 신호에 응답하여 상기 제4 노드를 풀다운 구동하는 제2 풀다운소자를 포함한다.
본 발명에서, 상기 제1 구동력 조절부는 상기 제2 노드의 신호에 응답하여 상기 제6 노드를 풀다운 구동하는 제1 풀다운소자; 저온에서 인에이블되는 온도신호에 응답하여 상기 제2 노드의 신호를 제7 노드로 전달하는 전달소자; 상기 온도신호에 응답하여 상기 제7 노드를 풀다운 구동하는 제2 풀다운소자; 및 상기 제7 노드의 신호에 응답하여 상기 제6 노드를 풀다운 구동하는 제3 풀다운소자를 포함한다.
본 발명에서, 상기 풀업신호 생성부는 상기 제1 내부전압에 연결되어 상기 제3 노드의 신호에 응답하여 제7 노드의 레벨을 설정하는 제3 레벨설정부; 상기 제1 노드 및 상기 제5 노드에 연결되어 상기 제7 노드의 신호에 응답하여 정전류원으로 동작하는 제2 전류미러부; 및 상기 제3 노드의 신호에 응답하여 상기 풀업신호가 출력되는 제8 노드를 풀업구동하되, 온도에 따라 풀업구동력을 조절하는 제2 구동력 조절부를 포함한다.
본 발명에서, 상기 제2 구동력 조절부는 상기 제3 노드의 신호에 응답하여 상기 제8 노드를 풀업구동하는 제2 풀업소자; 저온에서 인에이블되는 온도신호에 응답하여 상기 제3 노드의 신호를 제9 노드로 전달하는 전달소자; 상기 온도신호에 응답하여 상기 제9 노드를 풀업구동하는 제3 풀업소자; 및 상기 제9 노드의 신호에 응답하여 상기 제8 노드를 풀업구동하는 제4 풀업소자를 포함한다.
본 발명에서, 상기 구동부는 상기 풀업신호에 응답하여 상기 제2 내부전압을 풀업 구동하되, 온도에 따라 상기 풀업구동력을 조절하는 풀업구동부; 및 상기 풀다운신호에 응답하여 상기 제2 내부전압을 풀다운 구동하되, 온도에 따라 풀다운구동력을 조절하는 풀다운구동부를 포함한다.
본 발명에서, 상기 풀업구동부는 상기 풀업신호에 응답하여 상기 제2 내부전압이 출력되는 제1 노드를 풀업구동하는 제1 풀업소자; 저온에서 인에이블되는 온도신호에 응답하여 상기 풀업신호를 제2 노드로 전달하는 전달소자; 상기 온도신호에 응답하여 상기 제2 노드를 풀업구동하는 제2 풀업소자; 및 상기 제2 노드의 신호에 응답하여 상기 제1 노드를 풀업구동하는 제3 풀업소자를 포함한다.
본 발명에서, 상기 풀다운구동부는 상기 풀다운신호에 응답하여 상기 제2 내부전압이 출력되는 제1 노드를 풀다운구동하는 제1 풀다운소자; 저온에서 인에이블되는 온도신호에 응답하여 상기 풀다운신호를 제2 노드로 전달하는 전달소자; 상기 온도신호에 응답하여 상기 제2 노드를 풀다운구동하는 제2 풀다운소자; 및 상기 제2 노드의 신호에 응답하여 상기 제1 노드를 풀다운구동하는 제3 풀다운소자를 포함한다.
또한, 본 발명은 저온에서 인에이블되는 온도신호를 생성하는 온도센서; 및 상기 온도신호를 입력받아 제1 내부전압으로 제2 내부전압을 구동하는 내부전압 생성회로를 포함하되, 상기 내부전압 생성회로의 구동력은 상기 온도신호에 따라 결정되는 반도체 메모리 장치를 제공한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성을 도시한 블럭도이고, 도 2는 도 1에 도시된 반도체 메모리 장치에 포함된 내부전압 생성회로의 회로도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 저온에서 하이레벨로 인에이블되는 온도신호(TEMP)를 생성하는 온도센서(1) 및 온도신호(TEMP)를 입력받아 코어전압(VCORE)으로 비트라인의 프리차지 전압(VBLP) 또는 셀플레이트 전압(VCP)으로 사용되는 내부전압(VBLP/VCP)을 구동하는 내부전압 생성회로(2)를 포함한다. 여기서, 내부전압 생성회로(2)의 구동력은 온도신호(TEMP)에 따라 결정된다.
도 2에 도시된 바와 같이, 내부전압 생성회로(2)는 전압분배부(20), 풀다운신호 생성부(22), 풀업신호 생성부(24) 및 구동부(26)로 구성된다.
우선, 전압분배부(20)는 코어전압(VCORE)과 레벨신호(Level)가 출력되는 노드(nd20) 사이에 직렬로 연결된 저항소자(R20, R21) 및 노드(nd20)와 접지전압(VSS) 사이에 직렬로 연결된 제2 저항소자(R22, R23)로 구성된다. 여기서, 레벨신호(Level)는 코어전압(VCORE)의 1/2 정도의 레벨로 생성된다.
다음으로, 풀다운신호 생성부(22)는 레벨신호(Level)에 응답하여 노드(nd21) 을 풀업구동하는 PMOS 트랜지스터(P10), 제1 레벨설정부(220), 제2 레벨설정부(222), 제1 전류미러부(224) 및 제1 구동력조절부(226)로 구성된다.
제1 레벨설정부(220)는 노드(nd21)의 신호에 응답하여 노드(nd22)의 신호를 로우레벨로 설정하는 NMOS 트랜지스터(N20, N21)로 구성된다. 제2 레벨설정부(222)는 반도체 메모리 장치의 내부온도가 저온일 때 하이레벨로 인에이블되는 온도신호(TEMP)에 응답하여 노드(nd21)의 신호를 노드(nd23)로 전달하는 전달게이트(T20)와 온도신호(TEMP)를 반전한 반전온도신호(TEMPb)에 응답하여 노드(nd23)를 풀다운 구동하는 NMOS 트랜지스터(N22) 및 노드(nd23)의 신호에 응답하여 노드(nd24)를 풀다운 구동하는 NMOS 트랜지스터(N23)를 포함한다.
제1 전류미러부(224)는 노드(nd24)의 신호를 입력받아 노드(nd20)과 노드(nd24) 사이 및 노드(nd25)와 노드(nd26) 사이에서 각각 정전류원으로 동작하기 위해 전류미러를 형성하는 PMOS 트랜지스터(P20, P21)로 구성된다. 제1 구동력조절부(226)는 노드(nd21)의 신호에 응답하여 노드(nd26)를 풀다운 구동하는 NMOS 트랜지스터(N24)와, 온도신호(TEMP)에 응답하여 노드(nd21)의 신호를 노드(nd27)로 전달하는 전달게이트(T21)와, 온도신호(TEMP)에 응답하여 노드(nd27)를 풀다운 구동하는 NMOS 트랜지스터(N25) 및 노드(nd27)의 신호에 응답하여 풀다운신호(NDRV)가 출력되는 노드(nd26)를 풀다운 구동하는 NMOS 트랜지스터(N26)로 구성된다.
다음으로, 풀업신호 생성부(24)는 제3 레벨설정부(240), 제2 전류미러부(242), 제2 구동력조절부 (244)로 구성된다.
제3 레벨설정부(240)는 노드(nd22)의 신호에 응답하여 노드(nd28)의 신호를 하이레벨로 설정하는 PMOS 트랜지스터(P22, P23)로 구성된다. 제2 전류미러부(242)는 노드(nd28)의 신호를 입력받아 노드(nd20)과 노드(nd28) 사이 및 노드(nd25)와 노드(nd29) 사이에서 각각 정전류원으로 동작하기 위해 전류미러를 형성하는 NMOS 트랜지스터(N27, N28)로 구성된다. 제2 구동력조절부 (244)는 노드(nd22)의 신호에 응답하여 노드(nd29)를 풀업 구동하는 PMOS 트랜지스터(P24)와, 온도신호(TEMP)에 응답하여 노드(nd22)의 신호를 노드(nd30)로 전달하는 전달게이트(T22)와, 반전온도신호(TEMPb)에 응답하여 노드(nd30)를 풀업 구동하는 PMOS 트랜지스터(P25) 및 노드(nd30)의 신호에 응답하여 풀업신호(PDRV)가 출력되는 노드(nd29)를 풀업 구동하는 PMOS 트랜지스터(P25)로 구성된다.
다음으로, 구동부(26)는 풀업구동부(260) 및 풀다운구동부(262)로 구성된다.
풀업구동부(260)는 풀업신호(PDRV)에 응답하여 노드(nd25)를 풀업구동하는 PMOS 트랜지스터(P27)와 온도신호(TEMP)에 응답하여 풀업신호(PDRV)를 노드(nd31)로 전달하는 전달게이트(T23)와 온도신호(TEMP)에 응답하여 노드(nd31)를 풀업구동하는 PMOS 트랜지스터(P28) 및 노드(nd31)의 신호에 응답하여 노드(nd25)를 풀업구동하는 PMOS 트랜지스터(P29)로 구성된다.
풀다운구동부(262)는 풀다운신호(NDRV)에 응답하여 노드(nd25)를 풀다운구동하는 NMOS 트랜지스터(N29)와, 온도신호(TEMP)에 응답하여 풀다운신호(NDRV)를 노드(nd32)로 전달하는 전달게이트(T24)와, 온도신호(TEMP)에 응답하여 노드(nd32)를 풀다운구동하는 NMOS 트랜지스터(N30) 및 노드(nd32)의 신호에 응답하여 노드(nd25)를 풀다운구동하는 NMOS 트랜지스터(N31)로 구성된다.
이와 같이 구성된 내부전압 생성회로(2)는 코어전압(VCORE)을 전압분배하여 생성된 레벨신호(Level)와 내부전압(VBLP/VCP)의 레벨을 비교하여 내부전압(VBLP/VCP)을 구동한다. 즉, 내부전압(VBLP/VCP)의 레벨이 레벨신호(Level)의 레벨보다 낮은 경우 풀업신호(PDRV)를 로우레벨로 인에이블시켜 내부전압(VBLP/VCP)의 풀업 구동력을 증가시키고, 내부전압(VBLP/VCP)의 레벨이 레벨신호(Level)의 레벨보다 높은 경우에는 풀다운신호(NDRV)를 하이레벨로 인에이블시켜 내부전압(VBLP/VCP)의 풀다운 구동력을 증가시킨다.
그런데, 앞서 살펴본 바와 같이 PMOS 트랜지스터 및 NMOS 트랜지스터는 온도에 따라 문턴전압 및 전류구동력이 변화되는 특성을 가지므로, 저온에서는 내부전압(VBLP/VCP)을 구동하는 구동력이 약해지고, 고온에서는 내부전압(VBLP/VCP)을 구동하는 구동력이 너무 강해져 전류가 많이 소모되는 현상이 발생한다.
따라서, 본 실시예의 내부전압 생성회로(2)는 풀업신호(PDRV)를 풀업구동하는 구동력을 감소시키고, 풀다운신호(NDRV)를 풀다운구동하는 구동력을 감소시킴과 아울러 내부전압(VBLP/VCP)을 구동하는 드라이버의 수를 증가시켜 저온에서 약해진 내부전압(VBLP/VCP) 구동력을 보충한다. 아울러, 본 실시예의 내부전압 생성회로(2)는 풀업신호(PDRV)를 풀업구동하는 구동력을 증가시키고, 풀다운신호(NDRV)를 풀다운구동하는 구동력을 증가시킴과 아울러 내부전압(VBLP/VCP)을 구동하는 드라이버를 감소시켜 고온에서 강해진 내부전압(VBLP/VCP) 구동력을 감소시킨다.
이와 같이 동작하는 본 실시예의 내부전압 생성회로(2)를 포함한 반도체 메모리 장치의 동작을 반도체 메모리 장치의 내부온도가 저온일 때와 고온일 때로 나 누어 설명하면 다음과 같다.
반도체 메모리 장치의 내부온도가 저온일 때 온도센서(1)는 하이레벨의 온도신호(TEMP)를 생성한다. 하이레벨의 온도신호(TEMP)를 입력받은 내부전압 생성회로(2)는 코어전압(VCORE)으로 내부전압(VBLP/VCP)을 구동한다. 이때, 내부전압 생성회로(2)의 구동력은 하이레벨의 온도신호(TEMP)에 의해 증가한다. 이하, 내부전압 생성회로(2)의 동작을 보다 구체적으로 살펴본다.
전압분배부(20)는 코어전압(VCORE)을 전압분배하여 레벨신호(LEVEL)를 생성한다. 이때, 레벨신호(LEVEL)는 코어전압(VCORE)의 1/2 정도의 레벨로 생성되고, 레벨신호(LEVEL)를 인가받은 PMOS 트랜지스터(P20)는 턴온되어 노드(nd21)를 풀업구동시킨다.
풀업구동된 노드(nd21)의 신호는 NMOS 트랜지스터(N20, N21)를 턴온시켜 노드(nd22)가 풀다운 구동되도록 한다. 또한, 노드(nd21)의 신호는 하이레벨의 온도신호(TEMP)에 의해 턴온된 전달게이트(T20)을 통해 노드(nd23)에 전달되어 NMOS 트랜지스터(N23)를 턴온시켜 노드(nd24)가 풀다운 구동되도록 한다. 노드(nd24)의 신호가 풀다운 구동될수록 제1 전류미러부(224)에 포함된 PMOS 트랜지스터(P20, P21)의 턴온정도가 커지므로 PMOS 트랜지스터(P21)을 통해 노드(nd26)에 공급되는 전하의 양이 증가된다. 따라서, 풀다운신호(NDRV)를 풀업구동하는 구동력이 증가한다.
이때, 제1 구동력조절부(226)에 포함된 전달게이트(T21)는 턴오프되고 NMOS 트랜지스터(N25)는 턴온되므로 노드(nd27)은 풀다운 구동되고, 이에 따라 NMOS 트랜지스터(N26)의 턴온정도는 줄어든다. 따라서, 노드(nd26)를 풀다운 구동하는 제1 구동력조절부(226)의 구동력은 감소된다.
이상을 정리하면 저온일 때 제1 전류미러부(224)에 포함된 PMOS 트랜지스터(P21)을 통해 노드(nd26)에 공급되는 전하의 양은 증가되고, 제1 구동력 조절부(226)를 통해 노드(nd26)의 전하가 방출되는 양은 감소되므로, 노드(nd26)에서 생성되는 풀다운신호(NDRV)는 보다 높은 레벨로 생성된다.
앞서, 풀다운 구동된 노드(nd22)의 신호에 의해 PMOS 트랜지스터(P22, P23)의 턴온정도가 커져 노드(nd28)는 풀업구동된다. 노드(nd28)의 신호가 풀업구동될수록 제2 전류미러부(242)에 포함된 NMOS 트랜지스터(N27, N28)의 턴온정도가 커지므로 풀업신호(PDRV)가 생성되는 노드(nd29)에서 NMOS 트랜지스터(N28)를 통해 방출되는 전하의 양은 증가된다.
이때, 제2 구동력조절부(244)에 포함된 전달게이트(T22)는 턴오프되고 PMOS 트랜지스터(P25)는 턴온되므로 노드(nd30)은 풀업 구동되고, 이에 따라 PMOS 트랜지스터(P26)의 턴온정도는 줄어든다. 따라서, 노드(nd29)를 풀업 구동하는 제2 구동력조절부(244)의 구동력은 감소된다.
이상을 정리하면 저온일 때 제2 전류미러부(242)에 포함된 NMOS 트랜지스터(N28)을 통해 노드(nd29)의 전하가 방출되는 양은 증가하고, 제2 구동력 조절부(244)를 통해 노드(nd29)에 공급되는 전하는 감소하므로, 노드(nd29)에서 생성되는 풀업신호(PDRV)는 보다 낮은 레벨로 생성된다.
다음으로, 구동부(26)는 보다 높은 레벨로 형성된 풀다운신호(NDRV) 및 보다 낮은 레벨로 생성된 풀업신호(PDRV)를 입력받아 내부전압(VBLP/VCP)을 구동하므 로 PMOS 트랜지스터(P27) 및 NMOS 트랜지스터(N29)의 턴온정도가 커져 내부전압(VBLP/VCP)을 구동하는 구동력이 증가한다.
이때, 하이레벨의 온도신호(TEMP)에 의해 풀업구동부(260)에 포함된 전달게이트(T23)가 턴온되므로 내부전압(VBLP/VCP)은 PMOS 트랜지스터(P27) 뿐만아니라 PMOS 트랜지스터(P29)를 통해서도 풀업구동된다. 또한, 하이레벨의 온도신호(TEMP)에 의해 풀다운구동부(262)에 포함된 전달게이트(T24)가 턴온되므로 내부전압(VBLP/VCP)은 NMOS 트랜지스터(N29) 뿐만아니라 NMOS 트랜지스터(N31)를 통해서도 풀다운구동된다.
이상을 정리하면 본 실시예의 내부전압 생성회로(2)는 저온에서 보다 낮은 레벨의 풀업신호(PDRV)가 생성되도록 하고, 풀업신호(PDRV)를 구동하는 드라이버의 수를 증가시키고, 이를 통해 내부전압(VBLP/VCP)의 레벨이 레벨신호(Level)의 레벨보다 낮을 때 내부전압(VBLP/VCP)을 보다 큰 구동력으로 풀업구동시켜 온도감소에 의해 낮아진 구동력을 보충한다. 또한, 본 실시예의 내부전압 생성회로(2)는 저온에서 보다 높은 레벨의 풀다운신호(NDRV)가 생성되도록 하고, 풀다운신호(NDRV)를 구동하는 드라이버의 수를 증가시키고, 이를 통해 내부전압(VBLP/VCP)의 레벨이 레벨신호(Level)의 레벨보다 높을 때 내부전압(VBLP/VCP)을 보다 큰 구동력으로 풀다운구동시켜 온도감소에 의해 낮아진 구동력을 보충한다.
한편, 반도체 메모리 장치의 내부온도가 고온일 때 온도센서(1)는 로우레벨의 온도신호(TEMP)를 생성한다. 로우레벨의 온도신호(TEMP)를 입력받은 내부전압 생성회로(2)는 코어전압(VCORE)으로 내부전압(VBLP/VCP)을 구동한다. 이때, 내부전압 생성회로(2)의 구동력은 로우레벨의 온도신호(TEMP)에 의해 감소된다. 이하, 내부전압 생성회로(2)의 동작을 보다 구체적으로 살펴본다.
전압분배부(20)는 코어전압(VCORE)을 전압분배하여 레벨신호(LEVEL)를 생성한다. 이때, 레벨신호(LEVEL)는 코어전압(VCORE)의 1/2 정도의 레벨로 생성되고, 레벨신호(LEVEL)를 인가받은 PMOS 트랜지스터(P10)는 턴온되어 노드(nd21)를 풀업구동시킨다.
풀업구동된 노드(nd21)의 신호는 NMOS 트랜지스터(N20, N21)를 턴온시켜 노드(nd22)가 풀다운 구동되도록 한다. 이때, 로우레벨의 온도신호(TEMP)에 의해 전달게이트(T20)는 턴오프되고, NMOS 트랜지스터(N22)는 턴온되므로 NMOS 트랜지스터(23)의 턴온정도가 감소된다. 따라서, 노드(nd24)를 풀다운 구동하는 구동력은 감소되어 제1 전류미러부(224)에 포함된 PMOS 트랜지스터(P20, P21)의 턴온정도가 작아지므로 PMOS 트랜지스터(P21)을 통해 노드(nd26)에 공급되는 전하의 양이 감소된다. 따라서, 풀다운신호(NDRV)를 풀업구동하는 구동력이 감소한다.
이때, 제1 구동력조절부(226)에 포함된 전달게이트(T21)는 턴온되므로 노드(nd26)를 풀다운 구동하는 제1 구동력조절부(226)의 구동력은 증가한다.
이상을 정리하면 고온일 때 제1 전류미러부(224)에 포함된 PMOS 트랜지스터(P21)를 통해 노드(nd26)에 공급되는 전하의 양은 감소되고, 제1 구동력 조절부(226)를 통해 노드(nd26)의 전하가 방출되는 양은 증가되므로, 노드(nd26)에서 생성되는 풀다운신호(NDRV)는 보다 낮은 레벨로 생성된다.
한편, 로우레벨의 온도신호(TEMP)를 입력받은 제2 구동력조절부(244)의 전달게이트(T22)는 턴온되므로 노드(nd29)를 풀업 구동하는 제2 구동력조절부(244)의 구동력은 증가한다. 따라서, 고온일 때 제2 구동력 조절부(244)를 통해 노드(nd29)에 공급되는 전하의 양은 증가되므로, 노드(nd29)에서 생성되는 풀업신호(PDRV)는 보다 높은 레벨로 생성된다.
다음으로, 구동부(26)는 보다 낮은 레벨로 형성된 풀다운신호(NDRV) 및 보다 높은 레벨로 생성된 풀업신호(PDRV)를 입력받아 내부전압(VBLP/VCP)을 구동하므로 PMOS 트랜지스터(P27) 및 NMOS 트랜지스터(N29)의 턴온정도가 작아져 내부전압(VBLP/VCP)을 구동하는 구동력이 감소한다.
이때, 로우레벨의 온도신호(TEMP)에 의해 풀업구동부(260)에 포함된 전달게이트(T23)가 턴오프되고, PMOS 트랜지스터(P28)는 턴온되어, PMOS 트랜지스터(P29)의 턴온정도는 작아지므로 내부전압(VBLP/VCP)을 풀업구동하는 풀업구동부(260)의 구동력이 감소된다. 또한, 로우레벨의 온도신호(TEMP)에 의해 풀다운구동부(262)에 포함된 전달게이트(T24)가 턴오프되고, NMOS 트랜지스터(N30)는 턴온되어, NOS 트랜지스터(N31)의 턴온정도는 작아지므로 내부전압(VBLP/VCP)을 풀다운구동하는 풀다운구동부(262)의 구동력이 감소된다.
이상을 정리하면 본 실시예의 내부전압 생성회로(2)는 고온에서 보다 높은 레벨의 풀업신호(PDRV)가 생성되도록 하고, 풀업신호(PDRV)를 구동하는 드라이버의 수를 감소시켜, 내부전압(VBLP/VCP)의 레벨이 레벨신호(Level)의 레벨보다 낮을 때 내부전압(VBLP/VCP)을 보다 작은 구동력으로 풀업구동시켜 온도증가에 의해 높아진 구동력을 감소시킨다. 또한, 본 실시예의 내부전압 생성회로(2)는 고온에서 보다 낮은 레벨의 풀다운신호(NDRV)가 생성되도록 하고, 풀다운신호(NDRV)를 구동하는 드라이버의 수를 감소시켜, 내부전압(VBLP/VCP)의 레벨이 레벨신호(Level)의 레벨보다 높을 때 내부전압(VBLP/VCP)을 보다 작은 구동력으로 풀다운구동시켜 온도증가에 의해 높아진 구동력을 감소시킨다.
아래 표 2 및 표 3을 참고하면 고온(90℃)과 저온(-40℃)에서 MOS 트랜지스터의 스큐(SKEW) 조건 변화에 따른 구동부(26)를 통한 구동전류의 차이를 확인할 수 있다. 예를 들어, 고온(90℃)에서, MOS 트랜지스터의 스큐(SKEW) 조건이 SLOW 이고, 내부전압(VBLP/VCP)의 레벨(0.62V)이 레벨신호(Level)의 레벨(0.72V)보다 낮은 경우 구동되는 풀업구동부(260)의 구동전류는 3.11(A)이고, 내부전압(VBLP/VCP)의 레벨(0.82V)이 레벨신호(Level)의 레벨(0.72V)보다 높은 경우 구동되는 풀다운구동부(262)의 구동전류는 1.62(A)이다. 한편, 저온(-40℃)에서 MOS 트랜지스터의 스큐(SKEW) 조건이 SLOW 이고, 내부전압(VBLP/VCP)의 레벨(0.62V)이 레벨신호(Level)의 레벨(0.72V)보다 낮은 경우 구동되는 풀업구동부(260)의 구동전류는 1.84(A)이고, 내부전압(VBLP/VCP)의 레벨(0.82V)이 레벨신호(Level)의 레벨(0.72V)보다 높은 경우 구동되는 풀다운구동부(262)의 구동전류는 0.88(A)이다. 고온(90℃)과 저온(-40℃)에서의 풀업구동부(260) 및 풀다운구동부(262)의 구동전류 차이는 종래에 비해 그 차이가 상당부분 감소된다.
< 표 2 >
Figure 112007094799728-pat00002
< 표 3 >
Figure 112007094799728-pat00003
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체 메모리 장치에 포함된 내부전압 생성회로의 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
20: 전압분배부 22: 풀다운신호 생성부
220: 제1 레벨설정부 222: 제2 레벨설정부
224: 제1 전류미러부 226: 제1 구동력조절부
24: 풀업신호 생성부 240: 제3 레벨설정부
242: 제2 전류미러부 244: 제2 구동력조절부
26: 구동부 260: 풀업구동부
262: 풀다운구동부

Claims (21)

  1. 제1 내부전압을 전압분배하여 레벨신호를 생성하는 전압분배부;
    상기 레벨신호에 응답하여 온도에 따라 레벨이 조절되는 풀다운신호를 생성하는 풀다운신호 생성부;
    상기 레벨신호에 응답하여 온도에 따라 레벨이 조절되는 풀업신호를 생성하는 풀업신호 생성부; 및
    상기 풀다운신호 및 상기 풀업신호에 응답하여 제2 내부전압을 구동하는 구동부를 포함하되, 상기 구동부는 온도에 따라 상기 제2 내부전압의 구동력을 달리하는 내부전압 생성회로.
  2. 제 1 항에 있어서, 상기 전압분배부는
    상기 제1 내부전압과 상기 레벨신호가 출력되는 제1 노드 사이에 연결된 제1 저항소자; 및
    상기 제1 노드와 접지전압 사이에 연결된 제2 저항소자를 포함하는 내부전압 생성회로.
  3. 제 2 항에 있어서, 상기 풀다운신호 생성부는
    상기 레벨신호에 응답하여 제2 노드를 풀업구동하는 제1 풀업소자;
    상기 제2 노드의 신호에 응답하여 제3 노드의 레벨을 설정하는 제1 레벨설정부;
    상기 제2 노드의 신호를 입력받아 온도에 따라 제4 노드의 레벨을 설정하는 제2 레벨설정부;
    상기 레벨신호가 입력되는 상기 제1 노드 및 상기 제2 내부전압이 입력되는 제5 노드에 연결되어, 상기 제4 노드의 신호에 응답하여 정전류원으로 동작하는 제1 전류미러부;
    상기 제2 노드의 신호에 응답하여 상기 풀다운신호가 출력되는 제6 노드를 풀다운 구동하되, 온도에 따라 풀다운 구동력을 조절하는 제1 구동력 조절부를 포함하는 내부전압 생성회로.
  4. 제 3 항에 있어서, 상기 제2 레벨설정부는
    저온에서 인에이블되는 온도신호에 응답하여 상기 제2 노드의 신호를 제7 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제7 노드를 풀다운 구동하는 제1 풀다운소자; 및
    상기 제7 노드의 신호에 응답하여 상기 제4 노드를 풀다운 구동하는 제2 풀다운소자를 포함하는 내부전압 생성회로.
  5. 제 3 항에 있어서, 상기 제1 구동력 조절부는
    상기 제2 노드의 신호에 응답하여 상기 제6 노드를 풀다운 구동하는 제1 풀다운소자;
    저온에서 인에이블되는 온도신호에 응답하여 상기 제2 노드의 신호를 제7 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제7 노드를 풀다운 구동하는 제2 풀다운소자; 및
    상기 제7 노드의 신호에 응답하여 상기 제6 노드를 풀다운 구동하는 제3 풀다운소자를 포함하는 내부전압 생성회로.
  6. 제 3 항에 있어서, 상기 풀업신호 생성부는
    상기 제1 내부전압에 연결되어 상기 제3 노드의 신호에 응답하여 제7 노드의 레벨을 설정하는 제3 레벨설정부;
    상기 제1 노드 및 상기 제5 노드에 연결되어 상기 제7 노드의 신호에 응답하여 정전류원으로 동작하는 제2 전류미러부; 및
    상기 제3 노드의 신호에 응답하여 상기 풀업신호가 출력되는 제8 노드를 풀업구동하되, 온도에 따라 풀업구동력을 조절하는 제2 구동력 조절부를 포함하는 내부전압 생성회로.
  7. 제 6 항에 있어서, 상기 제2 구동력 조절부는
    상기 제3 노드의 신호에 응답하여 상기 제8 노드를 풀업구동하는 제2 풀업소자;
    저온에서 인에이블되는 온도신호에 응답하여 상기 제3 노드의 신호를 제9 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제9 노드를 풀업구동하는 제3 풀업소자; 및
    상기 제9 노드의 신호에 응답하여 상기 제8 노드를 풀업구동하는 제4 풀업소자를 포함하는 내부전압 생성회로.
  8. 제 1 항에 있어서, 상기 구동부는
    상기 풀업신호에 응답하여 상기 제2 내부전압을 풀업 구동하되, 온도에 따라 풀업구동력을 조절하는 풀업구동부; 및
    상기 풀다운신호에 응답하여 상기 제2 내부전압을 풀다운 구동하되, 온도에 따라 풀다운구동력을 조절하는 풀다운구동부를 포함하는 내부전압 생성회로.
  9. 제 8 항에 있어서, 상기 풀업구동부는
    상기 풀업신호에 응답하여 상기 제2 내부전압이 출력되는 제1 노드를 풀업구동하는 제1 풀업소자;
    저온에서 인에이블되는 온도신호에 응답하여 상기 풀업신호를 제2 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제2 노드를 풀업구동하는 제2 풀업소자; 및
    상기 제2 노드의 신호에 응답하여 상기 제1 노드를 풀업구동하는 제3 풀업소자를 포함하는 내부전압 생성회로.
  10. 제 8 항에 있어서, 상기 풀다운구동부는
    상기 풀다운신호에 응답하여 상기 제2 내부전압이 출력되는 제1 노드를 풀다운구동하는 제1 풀다운소자;
    저온에서 인에이블되는 온도신호에 응답하여 상기 풀다운신호를 제2 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제2 노드를 풀다운구동하는 제2 풀다운소자; 및
    상기 제2 노드의 신호에 응답하여 상기 제1 노드를 풀다운구동하는 제3 풀다운소자를 포함하는 내부전압 생성회로.
  11. 저온에서 인에이블되는 온도신호를 생성하는 온도센서; 및
    상기 온도신호에 응답하여 제1 내부전압으로부터 풀업신호 및 풀다운신호를 생성하고, 상기 풀업신호 및 상기 풀다운신호에 응답하여 제2 내부전압을 구동하되, 상기 제2 내부전압의 구동력은 상기 온도신호에 의해 결정되는 내부전압 생성회로를 포함하는 반도체 메모리 장치.
  12. 제 11항에 있어서, 상기 내부전압 생성회로는
    상기 제1 내부전압을 전압분배하여 레벨신호를 생성하는 전압분배부;
    상기 레벨신호에 응답하여 온도에 따라 레벨이 조절되는 상기 풀다운신호를 생성하는 풀다운신호 생성부;
    상기 레벨신호에 응답하여 온도에 따라 레벨이 조절되는 상기 풀업신호를 생성하는 풀업신호 생성부; 및
    상기 풀다운신호 및 상기 풀업신호에 응답하여 상기 제2 내부전압을 구동하는 구동부를 포함하되, 상기 구동부는 온도에 따라 상기 제2 내부전압의 구동력을 달리하는 내부전압 생성회로.
  13. 제 12 항에 있어서, 상기 전압분배부는
    상기 제1 내부전압과 상기 레벨신호가 출력되는 제1 노드 사이에 연결된 제1 저항소자; 및
    상기 제1 노드와 접지전압 사이에 연결된 제2 저항소자를 포함하는 내부전압 생성회로.
  14. 제 13 항에 있어서, 상기 풀다운신호 생성부는
    상기 레벨신호에 응답하여 제2 노드를 풀업구동하는 제1 풀업소자;
    상기 제2 노드의 신호에 응답하여 제3 노드의 레벨을 설정하는 제1 레벨설정부;
    상기 제2 노드의 신호를 입력받아 온도에 따라 제4 노드의 레벨을 설정하는 제2 레벨설정부;
    상기 레벨신호가 입력되는 상기 제1 노드 및 상기 제2 내부전압이 입력되는 제5 노드에 연결되어, 상기 제4 노드의 신호에 응답하여 정전류원으로 동작하는 제1 전류미러부;
    상기 제2 노드의 신호에 응답하여 상기 풀다운신호가 출력되는 제6 노드를 풀다운 구동하되, 온도에 따라 풀다운 구동력을 조절하는 제1 구동력 조절부를 포함하는 내부전압 생성회로.
  15. 제 14 항에 있어서, 상기 제2 레벨설정부는
    상기 온도신호에 응답하여 상기 제2 노드의 신호를 제7 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제7 노드를 풀다운 구동하는 제1 풀다운소자; 및
    상기 제7 노드의 신호에 응답하여 상기 제4 노드를 풀다운 구동하는 제2 풀다운소자를 포함하는 내부전압 생성회로.
  16. 제 14 항에 있어서, 상기 제1 구동력 조절부는
    상기 제2 노드의 신호에 응답하여 상기 제6 노드를 풀다운 구동하는 제1 풀다운소자;
    상기 온도신호에 응답하여 상기 제2 노드의 신호를 제7 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제7 노드를 풀다운 구동하는 제2 풀다운소자; 및
    상기 제7 노드의 신호에 응답하여 상기 제6 노드를 풀다운 구동하는 제3 풀다운소자를 포함하는 내부전압 생성회로.
  17. 제 14 항에 있어서, 상기 풀업신호 생성부는
    상기 제1 내부전압에 연결되어 상기 제3 노드의 신호에 응답하여 제7 노드의 레벨을 설정하는 제3 레벨설정부;
    상기 제1 노드 및 상기 제5 노드에 연결되어 상기 제7 노드의 신호에 응답하여 정전류원으로 동작하는 제2 전류미러부; 및
    상기 제3 노드의 신호에 응답하여 상기 풀업신호가 출력되는 제8 노드를 풀업구동하되, 온도에 따라 풀업구동력을 조절하는 제2 구동력 조절부를 포함하는 내부전압 생성회로.
  18. 제 17 항에 있어서, 상기 제2 구동력 조절부는
    상기 제3 노드의 신호에 응답하여 상기 제8 노드를 풀업구동하는 제2 풀업소자;
    저온에서 인에이블되는 온도신호에 응답하여 상기 제3 노드의 신호를 제9 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제9 노드를 풀업구동하는 제3 풀업소자; 및
    상기 제9 노드의 신호에 응답하여 상기 제8 노드를 풀업구동하는 제4 풀업소자를 포함하는 내부전압 생성회로.
  19. 제 12 항에 있어서, 상기 구동부는
    상기 풀업신호에 응답하여 상기 제2 내부전압을 풀업 구동하되, 온도에 따라 풀업구동력을 조절하는 풀업구동부; 및
    상기 풀다운신호에 응답하여 상기 제2 내부전압을 풀다운 구동하되, 온도에 따라 풀다운구동력을 조절하는 풀다운구동부를 포함하는 내부전압 생성회로.
  20. 제 19 항에 있어서, 상기 풀업구동부는
    상기 풀업신호에 응답하여 상기 제2 내부전압이 출력되는 제1 노드를 풀업구동하는 제1 풀업소자;
    저온에서 인에이블되는 온도신호에 응답하여 상기 풀업신호를 제2 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제2 노드를 풀업구동하는 제2 풀업소자; 및
    상기 제2 노드의 신호에 응답하여 상기 제1 노드를 풀업구동하는 제3 풀업소자를 포함하는 내부전압 생성회로.
  21. 제 19 항에 있어서, 상기 풀다운구동부는
    상기 풀다운신호에 응답하여 상기 제2 내부전압이 출력되는 제1 노드를 풀다운구동하는 제1 풀다운소자;
    저온에서 인에이블되는 온도신호에 응답하여 상기 풀다운신호를 제2 노드로 전달하는 전달소자;
    상기 온도신호에 응답하여 상기 제2 노드를 풀다운구동하는 제2 풀다운소자; 및
    상기 제2 노드의 신호에 응답하여 상기 제1 노드를 풀다운구동하는 제3 풀다운소자를 포함하는 내부전압 생성회로.
KR1020070141042A 2007-12-28 2007-12-28 내부전압 생성회로 KR100924345B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070141042A KR100924345B1 (ko) 2007-12-28 2007-12-28 내부전압 생성회로
US12/156,835 US7839700B2 (en) 2007-12-28 2008-06-05 Internal voltage generating circuit and semiconductor memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141042A KR100924345B1 (ko) 2007-12-28 2007-12-28 내부전압 생성회로

Publications (2)

Publication Number Publication Date
KR20090072817A KR20090072817A (ko) 2009-07-02
KR100924345B1 true KR100924345B1 (ko) 2009-11-02

Family

ID=40798241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141042A KR100924345B1 (ko) 2007-12-28 2007-12-28 내부전압 생성회로

Country Status (2)

Country Link
US (1) US7839700B2 (ko)
KR (1) KR100924345B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930394B1 (ko) * 2008-10-02 2009-12-08 주식회사 하이닉스반도체 내부전압 생성회로
JP2010283117A (ja) * 2009-06-04 2010-12-16 Renesas Electronics Corp 半導体装置及び半導体装置の動作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039809A (ko) * 2000-11-22 2002-05-30 박종섭 내부 전원전압 발생기
KR20070080883A (ko) * 2006-02-09 2007-08-14 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
KR20070115712A (ko) * 2006-06-01 2007-12-06 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기
KR100784909B1 (ko) * 2006-08-11 2007-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3954245B2 (ja) * 1999-07-22 2007-08-08 株式会社東芝 電圧発生回路
KR101224919B1 (ko) * 2006-02-07 2013-01-22 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
KR100825029B1 (ko) 2006-05-31 2008-04-24 주식회사 하이닉스반도체 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039809A (ko) * 2000-11-22 2002-05-30 박종섭 내부 전원전압 발생기
KR20070080883A (ko) * 2006-02-09 2007-08-14 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
KR20070115712A (ko) * 2006-06-01 2007-12-06 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기
KR100784909B1 (ko) * 2006-08-11 2007-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로

Also Published As

Publication number Publication date
US20090168582A1 (en) 2009-07-02
US7839700B2 (en) 2010-11-23
KR20090072817A (ko) 2009-07-02

Similar Documents

Publication Publication Date Title
KR100961210B1 (ko) 제어신호생성회로 및 이를 이용하는 센스앰프회로
US7813200B2 (en) Sense amplifier control circuit for semiconductor memory device and method for controlling sense amplifier control circuit
US7417494B2 (en) Internal voltage generator
US20060245284A1 (en) Semiconductor memory device
US20120188836A1 (en) Semiconductor memory apparatus
KR20170055596A (ko) 반도체 장치
KR100924345B1 (ko) 내부전압 생성회로
US8203387B2 (en) Circuit providing compensated power for sense amplifier and driving method thereof
KR20150104297A (ko) 반도체 장치 및 반도체 시스템
US8519783B2 (en) Internal voltage generating circuit
KR100930394B1 (ko) 내부전압 생성회로
US7599243B2 (en) Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device
KR100483026B1 (ko) 반도체 메모리 장치
KR101113330B1 (ko) 내부전압생성회로
US20060171216A1 (en) Apparatus for controlling activation period of word line of volatile memory device and method thereof
KR100771545B1 (ko) 센스앰프 제어신호 생성회로
KR102248931B1 (ko) 반도체시스템
KR100904733B1 (ko) 문턱전압 조절회로 및 이를 이용한 내부전압 생성회로
KR100524886B1 (ko) 내부전원전압레벨제어회로를채용한반도체메모리장치및이를위한내부전원전압레벨제어방법
KR100955682B1 (ko) 센싱 지연회로 및 이를 이용한 반도체 메모리 장치
KR100919811B1 (ko) 내부전압 생성회로
KR100945936B1 (ko) 센스앰프 제어회로
KR20110023115A (ko) 내부전압감지회로 및 이를 이용한 파워업신호 생성회로
KR101020283B1 (ko) 테스트회로 및 이를 이용한 반도체 메모리 장치
KR101008989B1 (ko) 제어신호생성회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee