KR102248931B1 - 반도체시스템 - Google Patents

반도체시스템 Download PDF

Info

Publication number
KR102248931B1
KR102248931B1 KR1020140187491A KR20140187491A KR102248931B1 KR 102248931 B1 KR102248931 B1 KR 102248931B1 KR 1020140187491 A KR1020140187491 A KR 1020140187491A KR 20140187491 A KR20140187491 A KR 20140187491A KR 102248931 B1 KR102248931 B1 KR 102248931B1
Authority
KR
South Korea
Prior art keywords
reference voltage
output node
driving
driving force
level
Prior art date
Application number
KR1020140187491A
Other languages
English (en)
Other versions
KR20160076890A (ko
Inventor
채행선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140187491A priority Critical patent/KR102248931B1/ko
Priority to US14/698,263 priority patent/US9299413B1/en
Publication of KR20160076890A publication Critical patent/KR20160076890A/ko
Application granted granted Critical
Publication of KR102248931B1 publication Critical patent/KR102248931B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 

Abstract

반도체시스템은 외부커맨드를 출력하는 컨트롤러 및 상기 외부커맨드와 기준전압을 비교하여 리프레쉬신호를 생성하고, 상기 리프레쉬신호에 응답하여 리프레쉬 동작을 수행하되, 상기 리프레쉬신호는 상기 기준전압이 생성되지 않는 경우 인에이블되는 반도체장치를 포함한다.

Description

반도체시스템{SEMICONDUCTOR SYSTEM}
본 발명은 반도체시스템에 관한 것이다.
반도체장치로 외부에서 입력되는 외부신호를 전달하기 위해서는 다른 장치로부터 수신되는 외부신호를 입력 받기 위한 입력버퍼회로(input buffe circuit)가 사용된다. 이러한 입력 버퍼 회로(input buffe circuit)는 외부의 다른 전자소자 또는 전자기기로부터 외부신호를 받아들이는 역할을 수행한다. 또한 외부에서 입력되는 외부신호를 증폭시켜 반도체장치 내부에서 처리할 수 있는 레벨(예를 들어 CMOS 레벨)로 변화시켜주는 역할을 하고 있다.
그리고, 반도체장치의 입력 버퍼 회로(input buffe circuit)로 널리 사용되고 있는 회로 중 하나의 예를 들면 커런트 미러(current mirror)를 이용한 차동 증폭 회로(difference amplifier circuit)이다. 여기서, 차동 증폭 회로(difference amplifier circuit)란 2개의 입력신호의 레벨 차이에 비례하는 출력을 얻을수 있는 증폭기를 말한다. 이러한 차동 증폭 회로(difference amplifier circuit)는 미세한 전압 차이, 즉 차동 입력 신호(differencr input signal)의 레벨차이를 감지하여 빠르게 동작할 수 있어 고주파 동작을 하는 경우 고속으로 응답하는 출력신호를 반도체장치에 제공할 수 있다. 이러한 차동 입력 신호는 보통 서로 반전된 신호 간의 차이이거나 기준전압과 입력신호와의 레벨차이이다.
본 발명은 리프레쉬 동작 중 입력버퍼에서 입력되는 신호의 로직레벨을 결정하기 위한 기준전압이 생성되지 않는 경우 입력버퍼의 출력신호를 강제로 구동함으로써 리프레쉬 동작 오류를 방지할 수 있는 반도체시스템을 제공한다.
또한, 본 발명은 입력버퍼에서 기준전압의 레벨에 따라 출력신호를 생성하기 위한 구동력을 조절함으로써 출력신호의 레벨천이 시간을 보다 빠르게 설정할 수 있는 반도체시스템을 제공한다.
이를 위해 본 발명은 외부커맨드를 출력하는 컨트롤러 및 상기 외부커맨드와 기준전압을 비교하여 리프레쉬신호를 생성하고, 상기 리프레쉬신호에 응답하여 리프레쉬 동작을 수행하되, 상기 리프레쉬신호는 상기 기준전압이 생성되지 않는 경우 인에이블되는 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 일정한 레벨을 갖는 기준전압을 생성하는 기준전압생성부, 외부로부터 입력되는 외부커맨드와 상기 기준전압을 비교하여 리프레쉬신호를 생성하되, 상기 기준전압의 레벨에 따라 조절되는 구동력으로 상기 리프레쉬신호를 구동하는 입력버퍼 및 상기 리프레쉬신호에 응답하여 상기 리프레쉬 동작을 수행하는 메모리영역을 포함하는 반도체장치를 제공한다.
또한, 본 발명은 외부커맨드와 기준전압의 레벨을 비교하고, 비교결과에 따라 출력노드를 구동하여 리프레쉬신호를 생성하는 비교부 및 상기 기준전압의 레벨에 따라 상기 출력노드를 제1 구동력 또는 제2 구동력으로 풀업구동하는 풀업구동부를 포함하는 입력버퍼를 제공한다.
본 발명에 의하면 리프레쉬 동작 중 입력버퍼에서 입력되는 신호의 로직레벨을 결정하기 위한 기준전압이 생성되지 않는 경우의 입력버퍼의 출력신호를 강제로 구동함으로써 리프레쉬 동작 오류를 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면 입력버퍼에서 기준전압의 레벨에 따라 출력신호를 생성하기 위한 구동력을 조절함으로써 출력신호의 레벨천이 시간을 보다 빠르게 설정할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치에 포함되는 입력버퍼의 회로도이다.
도 3은 도 1에 도시된 반도체장치에 포함되는 입력버퍼의 또 다른 실시예의 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체시스템은 컨트롤러(1) 및 반도체장치(2)를 포함한다.
컨트롤러(1)는 외부커맨드(CKE)를 출력한다. 여기서, 컨트롤러(1)는 반도체장치(2)의 동작을 제어하는 장치로 구현될 수 있다. 그리고, 외부커맨드(CKE)는 클럭(clock)에 동기 되는 반도체장치(2)의 동작을 위해 클럭(clock)을 입력 받기 위한 커맨드 또는 신호이다. 또한, 반도체장치(2)는 외부커맨드(CKE)가 디스에이블되는 경우 리드/라이트동작을 수행하지 않는 리프레쉬 동작과 같은 아이들상태(idle state)로 진입하게 된다.
반도체장치(2)는 기준전압생성부(10), 입력버퍼(20) 및 메모리영역(30)을 포함한다.
기준전압생성부(10)는 PVT변동에도 일정한 레벨을 갖는 기준전압(VREF)을 생성한다. 한편, 기준전압생성부(10)는 리프레쉬 동작 시 기준전압(VREF)을 생성하지 않도록 구현될 수 있다. 여기서, 기준전압생성부(10)는 실시예에 따라 위드러형 전압생성회로 또는 밴드겝 전압생성회로 등과 같이 PVT변동에도 일정한 레벨을 갖는 기준전압(VREF)을 생성하는 다양한 전압생성회로로 구현될 수 있다.
입력버퍼(20)는 외부커맨드(CKE)와 기준전압(VREF)을 비교하여 리프레쉬신호(SREF)를 생성한다. 그리고, 입력버퍼(20)는 기준전압(VREF)의 레벨에 따라 리프레쉬신호(SREF)를 생성하기 위한 구동력이 조절된다.
메모리영역(30)은 리프레쉬신호(SREF)를 입력 받아 리프레쉬 동작을 수행한다. 여기서, 메모리영역(30)은 다수의 메모리셀을 포함하여 데이터를 입 출력하는 장치로 구현되는 것이 바람직하다. 그리고, 리프레쉬 동작은 메모리영역(30)에 포함된 메모리셀의 데이터를 감지 증폭하여 데이터를 재기입하는 동작으로 오토리프레쉬 동작 및 셀프리프레쉬 동작을 포함한다.
도 2를 참고하면, 입력버퍼(20)는 비교부(21) 및 풀업구동부(22)를 포함한다.
비교부(21)는 전하공급부(211) 및 전하방출부(212)를 포함한다.
전하공급부(211)는 전원전압(VDD)과 노드(nd21) 사이에 위치하고, 게이트가 노드(nd21)에 연결되는 PMOS트랜지스터(P21) 및 전원전압(VDD)과 출력노드(nd22) 사이에 위치하고, 게이트가 노드(nd21)에 연결되는 PMOS트랜지스터(P22)로 구현된다. 즉, 전하공급부(211)는 전원전압(VDD)과 노드(nd21) 및 출력노드(nd22) 사이에 위치하고 노드(nd21)의 레벨에 따라 PMOS트랜지스터들(P21,P22)이 턴온되어 전원전압(VDD)으로부터 노드(nd21) 및 출력노드(nd22)에 전하를 공급한다.
전하방출부(212)는 노드(nd21)와 노드(nd23) 사이에 위치하고, 게이트에 기준전압(VREF)을 입력 받는 NMOS트랜지스터(N21), 출력노드(nd22)와 노드(nd23) 사이에 위치하고, 게이트에 외부커맨드(CKE)를 입력 받는 NMOS트랜지스터(N22) 및 노드(nd23)와 접지전압(VSS) 사이에 위치하고, 게이트에 인에이블신호(EN)를 입력 받는 NMOS트랜지스터(N23)로 구현된다. 즉, 전하방출부(212)는 노드(nd21) 및 출력노드(nd22)와 접지전압(VSS) 사이에 위치하고 인에이블신호(EN)를 입력 받아 기준전압(VREF)과 외부커맨드(CKE)의 레벨차이에 따라 노드(nd21) 및 출력노드(nd22)의 전하를 접지전압(VSS)으로 방출한다. 여기서, 인에이블신호(EN)는 비교부(21)가 동작하기 위해 로직하이레벨로 인에이블되는 신호이다. 또한, 비교부(21)는 일반적인 차동 증폭 회로(difference amplifier circuit)로 구현될 수 있다.
풀업구동부(22)는 전원전압(VDD)과 출력노드(nd22) 사이에 위치하고 게이트에 기준전압(VREF)를 입력 받는 PMOS트랜지스터(P23)로 구현된다. 즉, 풀업구동부(22)는 기준전압(VREF)의 레벨에 따라 출력노드(nd22)를 제1 구동력 또는 제2 구동력으로 풀업구동한다. 여기서, 제2 구동력은 제1 구동력보다 출력노드(nd22)를 큰 구동력으로 구동하는 구동력으로 설정되는 것이 바람직하다. 또한, 비교부(21)가 출력노드(nd22)에 전하를 공급하거나 방출하는 경우의 구동력은 풀업구동부(22)의 제1 구동력보다 크게 설정되는 것이 바람직하다.
좀더 구체적으로, 풀업구동부(22)가 기준전압(VREF)의 레벨에 따라 출력노드(nd22)를 제1 구동력으로 풀업구동하는 경우 및 제2 구동력으로 풀업구동하는 경우를 나누어 설명하면 다음과 같다.
우선, 풀업구동부(22)가 기준전압(VREF)의 레벨에 따라 출력노드(nd22)를 제1 구동력으로 풀업구동하는 경우를 설명하면 다음과 같다.
풀업구동부(22)의 PMOS트랜지스터(P23)는 기준전압(VREF)이 생성되는 경우 제1 구동력으로 설정되어 출력노드(nd22)를 풀업구동한다. 여기서, PMOS 트랜지스터(P23)는 기준전압(VREF)이 생성되어 일정한 레벨을 갖는 경우 드레인-소스간의 채널이 좁게 형성되어 작은 내부전류량(제1 구동력에 대응하는 내부전류량)을 갖도록 설정된다.
다음으로, 풀업구동부(22)가 기준전압(VREF)의 레벨에 따라 출력노드(nd22)를 제2 구동력으로 풀업구동하는 경우를 설명하면 다음과 같다.
풀업구동부(22)의 PMOS트랜지스터(P23)는 기준전압(VREF)이 생성되지 않는 경우 제2 구동력으로 설정되어 출력노드(nd22)를 풀업구동한다. 여기서, PMOS 트랜지스터(P23)는 기준전압(VREF)이 생성되지 않는 경우 드레인-소스간의 채널이 넓게 형성되어 큰 내부전류량(제2 구동력에 대응하는 내부전류량)을 갖도록 설정된다.
이와 같이 구성된 반도체시스템의 동작을 외부커맨드(CKE)가 로직로우레벨로 입력되어 리프레쉬 동작을 수행하는 경우를 예를 들어 설명하되, 기준전압(VREF)이 생성되지 않는 경우와 기준전압(VREF)이 생성되는 경우를 나누어 설명하면 다음과 같다.
우선, 리프레쉬 동작을 수행하기 위해 외부커맨드(CKE)가 로직로우레벨로 입력되고, 기준전압(VREF)이 생성되지 않는 경우를 설명하면 다음과 같다.
컨트롤러(1)는 로직로우레벨의 외부커맨드(CKE)를 출력한다.
기준전압생성부(10)는 기준전압(VREF)을 생성하지 않는다. 여기서, 기준전압(VREF)이 생성되지 않는 경우의 레벨은 로직로우레벨의 레벨보다 낮은 레벨로 설정되는 것이 바람직하다.
비교부(21)의 전하방출부(212)는 기준전압(VREF)과 로직로우레벨의 외부커맨드(CKE)를 입력 받아 출력노드(nd22)의 전하량이 점차 감소하므로 노드(nd21)의 전하량이 점차 증가한다. 이때, 전하공급부(211)는 노드(nd21)의 전하량이 증가하므로 출력노드(nd22)에 전하를 공급하지 않는다.
풀업구동부(22)의 PMOS트랜지스터(P23)는 기준전압(VREF)이 생성되지 않으므로 드레인-소스간의 채널이 넓게 형성되어 제2 구동력으로 출력노드(nd22)를 풀업구동한다.
여기서, 입력버퍼(20)는 기준전압(VREF)이 생성되지 않는 경우 출력노드(nd22)를 강제로 풀업구동하여 로직하이레벨의 리프레쉬신호(SREF)를 생성한다.
메모리영역(30)은 로직하이레벨의 리프레쉬신호(SREF)를 입력 받아 리프레쉬 동작을 유지한다.
다음으로, 리프레쉬 동작을 수행하기 위해 외부커맨드(CKE)가 로직로우레벨로 입력되고, 기준전압(VREF)이 일정한 레벨로 생성되는 경우를 설명하면 다음과 같다.
컨트롤러(1)는 로직하이레벨의 외부커맨드(CKE)를 출력한다.
기준전압생성부(10)는 일정한 레벨의 기준전압(VREF)을 생성한다.
비교부(21)의 전하방출부(212)는 기준전압(VREF)과 로직로우레벨의 외부커맨드(CKE)를 입력 받아 노드(nd21)의 전하량이 점차 감소하므로 출력노드(nd22)의 전하량이 점차 증가한다. 이때, 전하공급부(211)는 출력노드(nd22)의 전하량이 증가하므로 노드(nd21)에 전하를 공급하지 않는다.
풀업구동부(22)의 PMOS트랜지스터(P23)는 기준전압(VREF)이 일정한 레벨로 생성되므로 드레인-소스간의 채널이 좁게 형성되어 제1 구동력으로 출력노드(nd22)를 풀업구동한다.
여기서, 입력버퍼(20)는 비교부(21)의 구동력과 풀업구동부(22)의 제1 구동력으로 출력노드(nd22)를 풀업구동여 로직하이레벨의 리프레쉬신호(SREF)를 생성한다. 즉, 입력버퍼(20)는 로직하이레벨로 레벨천이하는 시간이 빠르게 설정된 리프레쉬신호(SREF)를 생성한다.
메모리영역(30)은 로직하이레벨의 리프레쉬신호(SREF)를 입력 받아 리프레쉬 동작을 수행한다.
이와 같이 구성된 반도체시스템은 리프레쉬 동작 중 입력버퍼에서 입력신호의 로직레벨을 결정하기 위한 기준전압이 생성되지 않는 경우 입력버퍼의 출력신호를 강제로 구동함으로써 리프레쉬 동작 오류를 방지할 수 있다. 또한, 입력버퍼에서 기준전압의 레벨에 따라 출력신호를 생성하기 위한 구동력을 조절함으로써 출력신호의 레벨천이 시간을 보다 빠르게 설정할 수 있다.
도 3은 도 1에 도시된 반도체장치에 포함되는 입력버퍼의 또 다른 실시예의 회로도이다.
도 3을 참고하면, 본 발명이 또 다른 실시예의 입력버퍼(20a)는 논리부(23), 비교부(24) 및 구동부(25)를 포함한다.
논리부(23)는 앤드게이트(AD21)로 구현되어 기준전압(VREF)이 일정한 레벨로 생성되고, 외부커맨드(CKE)가 로직하이레벨로 입력되는 경우 로직하이레벨로 인에이블되는 구동신호(DRV)를 생성한다. 여기서, 논리부(23)는 앤드게이트(AD21)로 구현되어 있지만 실시예에 따라 다양하게 구현될 수 있다.
비교부(24)는 전하공급부(241) 및 전하방출부(242)를 포함한다.
전하공급부(241)는 전원전압(VDD)과 노드(nd24) 사이에 위치하고, 게이트가 노드(nd24)에 연결되는 PMOS트랜지스터(P24) 및 전원전압(VDD)과 출력노드(nd25) 사이에 위치하고, 게이트가 노드(nd24)에 연결되는 PMOS트랜지스터(P25)로 구현된다. 즉, 전하공급부(241)는 전원전압(VDD)과 노드(nd24) 및 출력노드(nd25) 사이에 위치하고 노드(nd24)의 레벨에 따라 PMOS트랜지스터들(P24,P25)이 턴온되어 전원전압(VDD)으로부터 노드(nd24) 및 출력노드(nd25)에 전하를 공급한다.
전하방출부(242)는 노드(nd24)와 노드(nd26) 사이에 위치하고, 게이트에 기준전압(VREF)을 입력 받는 NMOS트랜지스터(N24), 출력노드(nd25)와 노드(nd26) 사이에 위치하고, 게이트에 외부커맨드(CKE)를 입력 받는 NMOS트랜지스터(N25) 및 노드(nd26)와 접지전압(VSS) 사이에 위치하고, 게이트에 인에이블신호(EN)를 입력 받는 NMOS트랜지스터(N26)로 구현된다. 즉, 전하방출부(242)는 노드(nd24) 및 출력노드(nd25)와 접지전압(VSS) 사이에 위치하고 인에이블신호(EN)를 입력 받아 기준전압(VREF)과 외부커맨드(CKE)의 레벨차이에 따라 노드(nd24) 및 출력노드(nd25)의 전하를 접지전압(VSS)으로 방출한다. 여기서, 인에이블신호(EN)는 비교부(24)가 동작하기 위해 로직하이레벨로 인에이블되는 신호이다. 또한, 비교부(24)는 일반적인 차동 증폭 회로(difference amplifier circuit)로 구현될 수 있다.
구동부(25)는 전원전압(VDD)과 출력노드(nd25) 사이에 위치하고 게이트에 기준전압(VREF)를 입력 받는 PMOS트랜지스터인 제1 구동소자(P26) 및 출력노드(nd25)와 노드(nd26) 사이에 위치하고 게이트에 구동신호(DRV)를 입력 받는 NMOS트랜지스터인 제2 구동소자(N27)로 구현된다. 즉, 구동부(25)는 기준전압(VREF)의 레벨에 따라 출력노드(nd25)를 제1 구동력 또는 제2 구동력으로 풀업구동하거나, 구동신호(DRV)가 인에이블되는 경우 출력노드(nd25)를 풀다운구동한다. 여기서, 제2 구동력은 제1 구동력보다 출력노드(nd25)를 큰 구동력으로 구동하는 구동력으로 설정되는 것이 바람직하다. 그리고, 제2 구동소자(N27)의 구동력은 작은 구동력으로 설정되는 것이 바람직하다. 또한, 비교부(24)가 출력노드(nd25)에 전하를 공급하거나 방출하는 경우의 구동력은 구동부(25)가 제1 구동력으로 출력노드(nd25)를 풀업구동하거나 풀다운구동하는 구동력보다 크게 설정되는 것이 바람직하다.
좀더 구체적으로, 구동부(25)가 기준전압(VREF)의 레벨에 따라 출력노드(nd25)를 제1 구동력으로 풀업구동하는 경우, 제2 구동력으로 풀업구동하는 경우 및 출력노드(nd25)를 풀다운구동하는 경우를 나누어 설명하면 다음과 같다.
우선, 구동부(25)가 기준전압(VREF)의 레벨에 따라 출력노드(nd25)를 제1 구동력으로 풀업구동하는 경우를 설명하면 다음과 같다.
구동부(22)의 제1 구동소자(P26)는 기준전압(VREF)이 일정한 레벨로 생성되는 경우 제1 구동력으로 설정되어 출력노드(nd25)를 풀업구동한다. 여기서, 제1 구동소자(P26)는 기준전압(VREF)이 생성되어 일정한 레벨을 갖는 경우 드레인-소스간의 채널이 좁게 형성되어 작은 내부전류량(제1 구동력에 대응하는 내부전류량)을 갖도록 설정된다.
이때, 구동신호(DRV)가 로직하이레벨인 경우 제2 구동소자(N27)는 비교부(24)에서 출력노드(nd25)에 전하를 공급하고, 제1 구동소자(P26)가 제1 구동력으로 출력노드(nd25)를 풀업구동하므로 출력노드(nd25)를 접지전압(VSS) 레벨까지 풀다운구동하지 못한다.
다음으로, 구동부(25)가 기준전압(VREF)의 레벨에 따라 출력노드(nd25)를 제2 구동력으로 풀업구동하는 경우를 설명하면 다음과 같다.
구동부(25)의 제1 구동소자(P26)는 기준전압(VREF)이 생성되지 않는 경우 제2 구동력으로 설정되어 출력노드(nd25)를 풀업구동한다. 여기서, 제1 구동소자(P26)는 기준전압(VREF)이 생성되지 않는 경우 드레인-소스간의 채널이 넓게 형성되어 큰 내부전류량(제2 구동력에 대응하는 내부전류량)을 갖도록 설정된다.
이때, 구동신호(DRV)가 로직하이레벨인 경우 제1 구동소자(P26)가 제2 구동력으로 출력노드(nd25)를 풀업구동하므로 출력노드(nd25)를 접지전압(VSS) 레벨까지 풀다운구동하지 못한다.
다음으로, 구동부(25)가 출력노드(nd25)를 풀다운구동하는 경우를 설명하면 다음과 같다.
구동부(25)의 제1 구동소자(P26)는 기준전압(VREF)이 일정한 레벨로 생성되므로 제1 구동력으로 설정되어 출력노드(nd25)를 풀업구동한다.
구동부(25)의 제2 구동소자(N27)는 로직하이레벨의 구동신호(DRV)를 입력 받아 출력노드(nd25)를 풀다운한다.
여기서, 입력버퍼(20a)는 비교부(24)의 구동력과 구동부(25)의 구동력으로 출력노드(nd25)를 풀다운 구동하여 로직로우레벨의 리프레쉬신호(SREF)를 생성한다. 즉, 입력버퍼(20a)는 로직로우레벨로 레벨천이하는 시간이 빠르게 설정된 리프레쉬신호(SREF)를 생성한다.
이와 같이 구성된 반도체시스템의 동작을 외부커맨드(CKE)가 로직로우레벨로 입력되어 리프레쉬 동작을 수행하는 경우를 예를 들어 설명하되, 기준전압(VREF)이 생성되지 않는 경우와 기준전압이 생성되는 경우를 나누어 설명하고, 외부커맨드(CKE)가 로직하이레벨로 입력되어 리프레쉬 동작을 수행하지 않는 경우를 설명하면 다음과 같다.
우선, 리프레쉬 동작을 수행하기 위해 외부커맨드(CKE)가 로직로우레벨로 입력되고, 기준전압(VREF)이 생성되지 않는 경우를 설명하면 다음과 같다.
컨트롤러(1)는 로직로우레벨의 외부커맨드(CKE)를 출력한다.
기준전압생성부(10)는 기준전압(VREF)을 생성하지 않는다. 여기서, 기준전압(VREF)이 생성되지 않는 경우의 레벨은 로직로우레벨의 레벨보다 낮은 레벨로 설정되는 것이 바람직하다.
논리부(23)는 기준전압(VREF)이 생성되지 않고 로직로우레벨의 외부커맨드(CKE)를 입력 받아 로직로우레벨의 구동신호(DRV)를 생성한다.
비교부(24)의 전하방출부(242)는 기준전압(VREF)과 로직로우레벨의 외부커맨드(CKE)를 입력 받아 출력노드(nd25)의 전하량이 점차 감소하므로 노드(nd24)의 전하량이 점차 증가한다. 이때, 전하공급부(241)는 노드(nd24)의 전하량이 증가하므로 출력노드(nd25)에 전하를 공급하지 않는다.
구동부(25)의 제1 구동소자(P26)는 기준전압(VREF)이 생성되지 않으므로 드레인-소스간의 채널이 넓게 형성되어 제2 구동력으로 출력노드(nd25)를 풀업구동한다. 구동부(25)의 제2 구동소자(N27)는 로직로우레벨의 구동신호(DRV)를 입력 받아 턴오프되어 출력노드(nd25)를 풀다운구동하지 않는다.
여기서, 입력버퍼(20a)는 기준전압(VREF)이 생성되지 않는 경우 출력노드(nd22)를 강제로 풀업구동하여 로직하이레벨의 리프레쉬신호(SREF)를 생성한다.
메모리영역(30)은 로직하이레벨의 리프레쉬신호(SREF)를 입력 받아 리프레쉬 동작을 유지한다.
다음으로, 리프레쉬 동작을 수행하기 위해 외부커맨드(CKE)가 로직로우레벨로 입력되고, 기준전압(VREF)이 생성되는 경우를 설명하면 다음과 같다.
컨트롤러(1)는 로직로우레벨의 외부커맨드(CKE)를 출력한다.
기준전압생성부(10)는 일정한 레벨의 기준전압(VREF)을 생성한다.
논리부(23)는 기준전압(VREF)이 일정한 레벨로 생성되고 로직로우레벨의 외부커맨드(CKE)를 입력 받아 로직로우레벨의 구동신호(DRV)를 생성한다.
비교부(24)의 전하방출부(242)는 일정한 레벨을 갖는 기준전압(VREF)과 로직로우레벨의 외부커맨드(CKE)를 입력 받아 노드(nd24)의 전하량이 점차 감소하므로 출력노드(nd25)의 전하량이 점차 증가한다. 이때, 전하공급부(241)는 노드(nd24)의 전하량이 감소하므로 출력노드(nd25)에 전하를 공급한다.
구동부(25)의 제1 구동소자(P26)는 기준전압(VREF)이 일정한 레벨로 생성되므로 드레인-소스간의 채널이 좁게 형성되어 제1 구동력으로 출력노드(nd25)를 풀업구동한다. 구동부(25)의 제2 구동소자(N27)는 로직로우레벨의 구동신호(DRV)를 입력 받아 턴오프되어 출력노드(nd25)를 풀다운구동하지 않는다.
여기서, 입력버퍼(20a)는 비교부(24)의 구동력과 구동부(25)의 제1 구동력으로 출력노드(nd25)를 풀업구동여 로직하이레벨의 리프레쉬신호(SREF)를 생성한다. 즉, 입력버퍼(20a)는 로직하이레벨로 레벨천이하는 시간이 빠르게 설정된 리프레쉬신호(SREF)를 생성한다.
메모리영역(30)은 로직하이레벨의 리프레쉬신호(SREF)를 입력 받아 리프레쉬 동작을 유지한다.
다음으로, 리프레쉬 동작을 수행하지 않기 위해 외부커맨드(CKE)가 로직하이레벨로 입력되는 경우를 설명하면 다음과 같다.
컨트롤러(1)는 로직하이레벨의 외부커맨드(CKE)를 출력한다.
기준전압생성부(10)는 일정한 레벨을 갖는 기준전압(VREF)을 생성한다.
논리부(23)는 일정한 레벨을 갖는 기준전압(VREF)과 로직하이레벨의 외부커맨드(CKE)를 입력 받아 로직하이레벨의 구동신호(DRV)를 생성한다.
비교부(24)의 전하방출부(242)는 일정한 레벨을 갖는 기준전압(VREF)과 로직하이레벨의 외부커맨드(CKE)를 입력 받아 출력노드(nd25)의 전하량이 점차 감소하므로 노드(nd24)의 전하량이 점차 증가한다. 이때, 전하공급부(241)는 노드(nd24)의 전하량이 증가하므로 출력노드(nd25)에 전하를 공급하지 않는다.
구동부(25)의 제1 구동소자(P26)는 기준전압(VREF)이 일정한 레벨로 생성되므로 드레인-소스간의 채널이 좁게 형성되어 제1 구동력으로 출력노드(nd25)를 풀업구동한다. 구동부(25)의 제2 구동소자(N27)는 로직하이레벨의 구동신호(DRV)를 입력 받아 턴온되어 출력노드(nd25)를 풀다운구동한다.
여기서, 입력버퍼(20a)는 비교부(24)의 구동력과 구동부(25)의 구동력으로 출력노드(nd25)를 풀다운구동하여 로직로우레벨의 리프레쉬신호(SREF)를 생성한다. 즉, 입력버퍼(20a)는 로직로우레벨로 레벨천이하는 시간이 빠르게 설정된 리프레쉬신호(SREF)를 생성한다.
메모리영역(30)은 로직하이레벨의 리프레쉬신호(SREF)를 입력 받아 리프레쉬 동작을 유지한다.
이와 같이 구성된 반도체시스템은 리프레쉬 동작 중 입력버퍼에서 입력신호의 로직레벨을 결정하기 위한 기준전압이 생성되지 않는 경우 입력버퍼의 출력신호를 강제로 구동함으로써 리프레쉬 동작 오류를 방지할 수 있다. 또한, 입력버퍼에서 기준전압의 레벨에 따라 출력신호를 생성하기 위한 구동력을 조절함으로써 출력신호의 레벨천이 시간을 보다 빠르게 설정할 수 있다.
1. 컨트롤러 2. 반도체장치
10. 기준전압생성부 20. 입력버퍼
30. 메모리영역
제1 실시예
21. 비교부 22. 풀업구동부
211. 전하공급부 212. 전하방출부
제2 실시예
23. 비교부 24. 구동부
231. 전하공급부 232. 전하방출부

Claims (20)

  1. 외부커맨드를 출력하는 컨트롤러; 및
    상기 외부커맨드와 기준전압을 비교하여 리프레쉬신호를 생성하고, 상기 리프레쉬신호에 응답하여 리프레쉬 동작을 수행하되, 상기 리프레쉬신호는 상기 기준전압이 생성되지 않는 경우 인에이블되는 반도체장치를 포함하는 반도체시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 기준전압은 상기 리프레쉬 동작을 수행하는 경우 생성되지 않는 전압인 반도체시스템.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 리프레쉬신호는 상기 외부커맨드의 레벨이 상기 기준전압의 레벨보다 낮은 경우 인에이블되는 신호인 반도체시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서, 상기 반도체장치는
    일정한 레벨을 갖는 상기 기준전압을 생성하는 기준전압생성부;
    상기 외부커맨드와 상기 기준전압을 비교하여 상기 리프레쉬신호를 생성하되, 상기 기준전압의 레벨에 따라 상기 리프레쉬신호를 생성하기 위한 구동력이 조절되는 입력버퍼; 및
    상기 리프레쉬신호에 응답하여 상기 리프레쉬 동작을 수행하는 메모리영역을 포함하는 반도체시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 입력버퍼는
    인에이블신호에 응답하여 상기 외부커맨드와 상기 기준전압의 레벨에 따라 출력노드를 구동하여 상기 리프레쉬신호를 생성하는 비교부; 및
    상기 기준전압의 레벨에 따라 상기 출력노드를 제1 구동력 또는 제2 구동력으로 풀업구동하는 풀업구동부를 포함하되, 상기 제2 구동력은 상기 제1 구동력보다 상기 출력노드를 큰 구동력으로 구동하는 구동력인 반도체시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서, 상기 제1 구동력은 상기 기준전압이 생성되는 경우 상기 출력노드를 풀업구동하는 구동력이고, 상기 제2 구동력은 상기 기준전압이 생성되지 않는 경우 상기 출력노드를 풀업구동하는 구동력인 반도체시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서, 상기 비교부는
    전원전압과 제1 노드 및 상기 출력노드 사이에 위치하고, 상기 제1 노드의 레벨에 따라 상기 전원전압으로부터 상기 제1 노드 및 상기 출력노드에 전하를 공급하는 전하공급부; 및
    상기 제1 노드 및 상기 출력노드와 접지전압 사이에 위치하고, 상기 인에이블신호에 응답하여 상기 기준전압 및 상기 외부커맨드의 레벨 차이에 따라 상기 제1 노드 및 상기 출력노드의 전하를 상기 접지전압으로 방출하는 전하방출부를 포함하는 반도체시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서, 상기 입력버퍼는
    상기 기준전압이 생성되고, 상기 외부커맨드에 응답하여 인에이블되는 구동신호를 생성하는 논리부;
    인에이블신호에 응답하여 상기 외부커맨드와 상기 기준전압의 레벨에 따라 출력노드를 구동하여 상기 리프레쉬신호를 생성하는 비교부; 및
    상기 기준전압의 레벨에 따라 상기 출력노드를 제1 구동력 또는 제2 구동력으로 풀업구동하거나, 상기 구동신호에 응답하여 상기 출력노드를 풀다운구동하는 구동부를 포함하는 반도체시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 비교부는
    전원전압과 제1 노드 및 상기 출력노드 사이에 위치하고, 전원전압으로부터 상기 제1 노드 및 상기 출력노드에 전하를 공급하는 전하공급부; 및
    상기 제1 노드 및 상기 출력노드와 접지전압 사이에 위치하고, 상기 인에이블신호에 응답하여 상기 기준전압 및 상기 외부커맨드의 레벨 차이에 따라 상기 제1 노드 및 상기 출력노드의 전하를 상기 접지전압으로 방출하는 전하방출부를 포함하는 반도체시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서, 상기 구동부는
    상기 기준전압의 레벨에 따라 상기 제1 구동력 또는 상기 제2 구동력으로 상기 출력노드를 풀업구동하는 제1 구동소자; 및
    상기 구동신호에 응답하여 상기 출력노드를 풀다운구동하는 제2 구동소자를 포함하는 반도체시스템.
  11. 일정한 레벨을 갖는 기준전압을 생성하는 기준전압생성부;
    외부로부터 입력되는 외부커맨드와 상기 기준전압을 비교하여 리프레쉬신호를 생성하되, 상기 기준전압의 레벨에 따라 조절되는 구동력으로 상기 리프레쉬신호를 구동하는 입력버퍼; 및
    상기 리프레쉬신호에 응답하여 리프레쉬 동작을 수행하는 메모리영역을 포함하는 반도체장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서, 상기 리프레쉬신호는 상기 외부커맨드의 레벨이 상기 기준전압의 레벨보다 낮은 경우 인에이블되는 신호인 반도체장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서, 상기 입력버퍼는
    인에이블신호에 응답하여 상기 외부커맨드와 상기 기준전압의 레벨에 따라 출력노드를 구동하여 상기 리프레쉬신호를 생성하는 비교부; 및
    상기 기준전압의 레벨에 따라 상기 출력노드를 제1 구동력 또는 제2 구동력으로 풀업구동하는 풀업구동부를 포함하되, 상기 제2 구동력은 상기 제1 구동력보다 상기 출력노드를 큰 구동력으로 구동하는 구동력인 반도체장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 제1 구동력은 상기 기준전압이 생성되는 경우 상기 출력노드를 풀업구동하는 구동력이고, 상기 제2 구동력은 상기 기준전압이 생성되지 않는 경우 상기 출력노드를 풀업구동하는 구동력인 반도체장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서, 상기 비교부는
    전원전압과 제1 노드 및 상기 출력노드 사이에 위치하고, 상기 제1 노드의 레벨에 따라 상기 전원전압으로부터 상기 제1 노드 및 상기 출력노드에 전하를 공급하는 전하공급부; 및
    상기 제1 노드 및 상기 출력노드와 접지전압 사이에 위치하고, 상기 인에이블신호에 응답하여 상기 기준전압 및 상기 외부커맨드의 레벨 차이에 따라 상기 제1 노드 및 상기 출력노드의 전하를 상기 접지전압으로 방출하는 전하방출부를 포함하는 반도체장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서, 상기 입력버퍼는
    상기 기준전압이 생성되고, 상기 외부커맨드에 응답하여 인에이블되는 구동신호를 생성하는 논리부;
    인에이블신호에 응답하여 상기 외부커맨드와 상기 기준전압의 레벨에 따라 출력노드를 구동하여 상기 리프레쉬신호를 생성하는 비교부; 및
    상기 기준전압의 레벨에 따라 상기 출력노드를 제1 구동력 또는 제2 구동력으로 풀업구동하거나, 상기 구동신호에 응답하여 상기 출력노드를 풀다운구동하는 구동부를 포함하는 반도체장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 비교부는
    전원전압과 제1 노드 및 상기 출력노드 사이에 위치하고, 전원전압으로부터 상기 제1 노드 및 상기 출력노드에 전하를 공급하는 전하공급부; 및
    상기 제1 노드 및 상기 출력노드와 접지전압 사이에 위치하고, 상기 인에이블신호에 응답하여 상기 기준전압 및 상기 외부커맨드의 레벨 차이에 따라 상기 제1 노드 및 상기 출력노드의 전하를 상기 접지전압으로 방출하는 전하방출부를 포함하는 반도체장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서, 상기 구동부는
    상기 기준전압의 레벨에 따라 상기 제1 구동력 또는 상기 제2 구동력으로 상기 출력노드를 풀업구동하는 제1 구동소자; 및
    상기 구동신호에 응답하여 상기 출력노드를 풀다운구동하는 제2 구동소자를 포함하는 반도체장치.
  19. 외부커맨드와 기준전압의 레벨을 비교하고, 비교결과에 따라 출력노드를 구동하여 리프레쉬신호를 생성하는 비교부; 및
    상기 기준전압의 레벨에 따라 상기 출력노드를 제1 구동력 또는 제2 구동력으로 풀업구동하는 풀업구동부를 포함하는 입력버퍼.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서, 상기 풀업구동부는
    상기 기준전압이 생성되는 경우 상기 출력노드를 상기 제1 구동력으로 풀업구동하고, 상기 기준전압이 생성되지 않는 경우 상기 출력노드를 상기 제2 구동력으로 구동하되, 상기 제2 구동력은 상기 제1 구동력보다 상기 출력노드를 큰 구동력으로 구동하는 구동력인 입력버퍼.
KR1020140187491A 2014-12-23 2014-12-23 반도체시스템 KR102248931B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140187491A KR102248931B1 (ko) 2014-12-23 2014-12-23 반도체시스템
US14/698,263 US9299413B1 (en) 2014-12-23 2015-04-28 Semiconductor systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140187491A KR102248931B1 (ko) 2014-12-23 2014-12-23 반도체시스템

Publications (2)

Publication Number Publication Date
KR20160076890A KR20160076890A (ko) 2016-07-01
KR102248931B1 true KR102248931B1 (ko) 2021-05-06

Family

ID=55537554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140187491A KR102248931B1 (ko) 2014-12-23 2014-12-23 반도체시스템

Country Status (2)

Country Link
US (1) US9299413B1 (ko)
KR (1) KR102248931B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102449194B1 (ko) 2017-11-17 2022-09-29 삼성전자주식회사 공통 모드 추출기를 포함하는 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8498167B1 (en) 2012-01-20 2013-07-30 Elite Semiconductor Memory Technology, Inc. Temperature-dependent self-refresh timing circuit for semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566466B1 (ko) * 1995-01-31 2006-03-31 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP4201490B2 (ja) * 2000-04-28 2008-12-24 富士通マイクロエレクトロニクス株式会社 自動プリチャージ機能を有するメモリ回路及び自動内部コマンド機能を有する集積回路装置
KR100611402B1 (ko) 2004-07-26 2006-08-11 주식회사 하이닉스반도체 저전류 소모형 ｃｋｅ 버퍼
KR20110074285A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템
JP6065554B2 (ja) 2012-12-03 2017-01-25 富士電機株式会社 比較器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8498167B1 (en) 2012-01-20 2013-07-30 Elite Semiconductor Memory Technology, Inc. Temperature-dependent self-refresh timing circuit for semiconductor memory device

Also Published As

Publication number Publication date
US9299413B1 (en) 2016-03-29
KR20160076890A (ko) 2016-07-01

Similar Documents

Publication Publication Date Title
KR102340550B1 (ko) 전원 제어장치
US8896354B1 (en) Driving device
KR102534821B1 (ko) 전원 제어장치 및 이를 포함하는 반도체 메모리 장치
US20120275250A1 (en) Semiconductor memory device having a data line sense amplifier
US9557788B2 (en) Semiconductor memory device including array e-fuse
KR100312976B1 (ko) 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치
KR102248931B1 (ko) 반도체시스템
KR100925368B1 (ko) 센스앰프 전압 공급 회로 및 그의 구동 방법
US8917137B2 (en) Power supply circuit
CN110010168B (zh) 半导体存储器件
KR100301252B1 (ko) 파워 온 리셋 회로
US9484071B2 (en) Voltage generation circuit, semiconductor memory apparatus having the same, and operating method thereof
US20160285372A1 (en) Power driving device and semiconductor device including the same
US7599243B2 (en) Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device
US8958261B1 (en) Low power protection circuit
KR20170068720A (ko) 인버터회로
KR20180047209A (ko) 레퍼런스 선택 회로
US8629697B2 (en) Semiconductor integrated circuit and method of operating the same
US20140219040A1 (en) Semiconductor memory device including bulk voltage generation circuit
US9501123B2 (en) Semiconductor apparatus
KR100996192B1 (ko) 파워 업 신호 생성회로
KR100904733B1 (ko) 문턱전압 조절회로 및 이를 이용한 내부전압 생성회로
KR101052925B1 (ko) 내부전압감지회로 및 이를 이용한 파워업신호 생성회로
KR100794991B1 (ko) 반도체 메모리 장치의 초기 전압 제어 회로
KR100857435B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant