KR20110074285A - 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템 - Google Patents

부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템 Download PDF

Info

Publication number
KR20110074285A
KR20110074285A KR1020090131201A KR20090131201A KR20110074285A KR 20110074285 A KR20110074285 A KR 20110074285A KR 1020090131201 A KR1020090131201 A KR 1020090131201A KR 20090131201 A KR20090131201 A KR 20090131201A KR 20110074285 A KR20110074285 A KR 20110074285A
Authority
KR
South Korea
Prior art keywords
address
refresh
signal
skip
semiconductor memory
Prior art date
Application number
KR1020090131201A
Other languages
English (en)
Inventor
김형직
손한구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090131201A priority Critical patent/KR20110074285A/ko
Priority to US12/829,448 priority patent/US8358554B2/en
Publication of KR20110074285A publication Critical patent/KR20110074285A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Abstract

부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템이 개시된다. 상기 반도체 메모리 장치는, 메모리 어레이를 구비하는 메모리 회로, 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 어드레스를 스킵 어드레스로서 저장하는 스킵 어드레스 저장부, 리프레쉬하고자 하는 상기 메모리 어레이의 어드레스를 리프레쉬 어드레스로서 출력하는 리프레쉬 어드레스 생성부, 및 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 입력받고, 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교하여, 비교 결과에 따라 리프레쉬 제어신호를 상기 메모리 회로로 출력하는 어드레스 비교부를 구비하는 것을 특징으로 한다.
부분 셀프 리프레쉬

Description

부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템{Semiconductor memory device performing partial self refresh and semiconductor memory system comprising the same}
본 발명은 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템에 관한 것으로서, 특히 어드레스로 정의되는 특정 영역에 대하여 셀프 리프레쉬를 하지 않고, 나머지 영역은 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템에 관한 것이다.
디램(DRAM; Dynaminc Random Access Memory) 등의 반도체 메모리 장치는, 시간이 지남에 따라 셀 커패시터에 저장된 전하가 누설 전류(leakage current)의 형태로 외부로 소멸되기 때문에, 저장된 데이터가 완전히 소멸되기 전에 주기적으로 저장된 데이터를 독출하여 다시 기입하는 리프레쉬(refresh) 동작이 필요하다.
본 발명은 어드레스로 정의할 수 있는 특정 영역에 대하여 셀프 리프레쉬를 하지 않고, 나머지 영역은 셀프 리프레쉬를 수행하는 부분 셀프 리프레쉬가 가능한 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템을 제공하는 것을 목적으로 한다.
본 발명의 일실시예에 따른 반도체 메모리 장치는, 메모리 어레이를 구비하는 메모리 회로, 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 어드레스를 스킵 어드레스로서 저장하는 스킵 어드레스 저장부, 리프레쉬하고자 하는 상기 메모리 어레이의 어드레스를 리프레쉬 어드레스로서 출력하는 리프레쉬 어드레스 생성부, 및 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 입력받고, 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교하여, 비교 결과에 따라 리프레쉬 제어신호를 상기 메모리 회로로 출력하는 어드레스 비교부를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 메모리 회로는, 상기 리프레쉬 제어신호 및 상기 리프레쉬 어드레스를 입력받고, 상기 리프레쉬 제어신호의 활성화에 응답하여, 상기 리프레쉬 어드레스에 해당되는 상기 메모리 어레이 영역을 리프레쉬할 수 있다.
또한 바람직하게는, 상기 메모리 회로는, 로우 디코더, 칼럼 디코더 및 감지증폭기를 더 구비하고, 외부로부터 커맨드 신호, 어드레스 신호 및 데이터 신호를 입력받을 수 있다.
또한 바람직하게는, 상기 스킵 어드레스 저장부는, 외부로부터 커맨드 신호 및 어드레스 신호를 입력받고, 상기 커맨드 신호가 모드 레지스터 기입 신호인 경우, 상기 어드레스 신호를 스킵 어드레스로서 상기 스킵 어드레스 저장부에 저장할 수 있다.
또한 바람직하게는, 상기 스킵 어드레스 저장부는, 외부로부터 커맨드 신호 및 어드레스 신호를 입력받고, 상기 커맨드 신호가 모드 레지스터 기입 신호인 경우, 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스와 마지막 어드레스를 스킵 어드레스로서 저장할 수 있다.
한편, 상기 리프레쉬 어드레스 생성부는, 외부로부터 커맨드 신호를 입력받고, 상기 커맨드 신호가 셀프 리프레쉬 진입 명령 신호인 경우 상기 리프레쉬 어드레스 신호를 순차적으로 증가시켜 출력하는 리프레쉬 어드레스 카운터를 구비하는 것이 바람직하다.
또한, 상기 어드레스 비교부는, 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교한 결과, 상기 리프레쉬 어드레스가 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역에 해당되는 경우에는, 상기 리프레쉬 제어신호를 비활성화하고, 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교한 결과, 상기 리프레쉬 어드레스가 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역에 해당되지 않는 경우에는, 상기 리프레쉬 제어신호를 활성화하는 것이 바람직하다.
또한, 상기 스킵 어드레스 저장부는, 외부로부터 커맨드 신호 및 어드레스 신호를 입력받고, 상기 커맨드 신호가 모드 레지스터 기입 신호인 경우, 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스와 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 마지막 어드레스의 다음 어드레스를 스킵 어드레스로서 저장하고, 상기 어드레스 비교부는, 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교한 결과 상기 스킵 어드레스와 상기 리프레쉬 어드레스가 일치하는 경우, 상기 리프레쉬 제어신호를 토글(toggle)시키는 것이 바람직하다.
또한 바람직하게는, 상기 반도체 메모리 장치는, 외부로부터 커맨드 신호 및 어드레스 신호를 입력받고, 상기 커맨드 신호가 모드 레지스터 기입 신호인 경우, 상기 어드레스 신호를 상기 스킵 어드레스 저장부로 출력하고, 상기 커맨드 신호가 셀프 리프레쉬 진입 명령 신호인 경우, 리프레쉬 인에이블 신호를 활성화하여 상기 리프레쉬 어드레스 생성부로 출력하는 셀프 리프레쉬 제어부를 더 구비하고, 상기 스킵 어드레스 저장부는, 상기 셀프 리프레쉬 제어부로부터 입력받은 어드레스 신호를 상기 스킵 어드레스로서 저장하고, 상기 리프레쉬 어드레스 생성부는, 상기 셀프 리프레쉬 제어부로부터 입력받은 상기 리프레쉬 인에이블 신호의 활성화에 응답하여, 리프레쉬하고자 하는 상기 메모리 어레이의 어드레스를 상기 리프레쉬 어드레스로서 출력할 수 있다.
본 발명의 일실시예에 따른 반도체 메모리 시스템은, 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 제어하기 위하여, 커맨드 신호, 어드레스 신호 및 데이터 신호를 생성하여 상기 반도체 메모리 장치로 제공하는 메모리 컨트롤러를 구비하고, 상기 반도체 메모리 장치는, 메모리 어레이를 구비하는 메모리 회로, 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 어드레스를 스킵 어드레스로서 저장하는 스킵 어드레스 저장부, 리프레쉬하고자 하는 상기 메모리 어레이의 어드레스를 리프레쉬 어드레스로서 출력하는 리프레쉬 어드레스 생성부, 및 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 입력받고, 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교하여, 비교 결과에 따라 리프레쉬 제어신호를 상기 메모리 회로로 출력하는 어드레스 비교부를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 메모리 컨트롤러는, 상기 반도체 메모리 장치에서 셀프 리프레쉬가 필요하지 않은 영역이 존재할 경우, 모드 레지스터 기입(mode register write) 명령 신호를 상기 커맨드 신호로서 출력하고, 셀프 리프레쉬가 필요하지 않은 영역의 어드레스를 상기 어드레스 신호로서 출력할 수 있다.
또한 바람직하게는, 상기 메모리 컨트롤러는, 상기 반도체 메모리 장치가 셀프 리프레쉬가 필요한 경우, 셀프 리프레쉬 진입 명령 신호를 커맨드 신호로서 상기 반도체 메모리 장치로 출력하고, 상기 리프레쉬 어드레스 생성부는, 상기 셀프 리프레쉬 진입 명령 신호에 응답하여 상기 리프레쉬 어드레스를 생성하여 출력할 수 있다.
또한 바람직하게는, 상기 반도체 메모리 시스템은, 영상 신호를 인코딩 또는 디코딩하는 동안 처리되는 임시 데이터들을 상기 메모리 컨트롤러로 출력하는 영상처리 프로세서를 더 구비하고, 상기 메모리 컨트롤러는, 상기 영상처리 프로세서로 부터 상기 임시 데이터가 입력되면, 모드 레지스터 기입(mode register write) 명령 신호를 상기 커맨드 신호로서 출력하고, 상기 메모리 어레이에서 상기 임시 데이터가 저장되는 영역의 어드레스를 상기 어드레스 신호로서 출력할 수 있다.
또한 바람직하게는, 상기 영상처리 프로세서는, H.264 프로세서 또는 디지털 신호 처리장치(digital signal processor)일 수 있다.
또한 바람직하게는, 상기 반도체 메모리 시스템은, 상기 메모리 컨트롤러로 상기 반도체 메모리 장치의 데이터 독출 또는 데이터 기입을 요청하는 마이크로 프로세서를 더 구비하고, 상기 마이크로 프로세서는, 상기 메모리 컨트롤러로 제공하는 데이터의 셀프 리프레쉬 필요 여부에 따라 스킵 신호를 생성하여 상기 메모리 컨트롤러로 출력하고, 상기 메모리 컨트롤러는, 상기 스킵 신호의 활성화에 응답하여, 모드 레지스터 기입(mode register write) 명령 신호를 상기 커맨드 신호로서 출력하고, 상기 메모리 어레이 중에서 상기 마이크로 프로세서로부터 입력받은 데이터가 저장되는 영역의 어드레스를 상기 어드레스 신호로서 출력할 수 있다.
본 발명의 일실시예에 따른 반도체 메모리 장치의 셀프 리프레쉬 방법은, 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 어드레스를 스킵 어드레스로서 저장하는 단계, 리프레쉬하고자 하는 상기 메모리 어레이의 어드레스를 리프레쉬 어드레스로서 출력하는 단계, 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교하여, 비교 결과에 따라 리프레쉬 제어신호를 출력하는 단계, 및 상기 리프레쉬 제어신호의 활성화에 응답하여, 상기 리프레쉬 어드레스에 해당되는 상기 메모리 어레이 영역을 리프레쉬하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 반도체 메모리 장치의 셀프 리프레쉬 방법은, 외부로부터 커맨드 신호 및 어드레스 신호를 입력받는 단계를 더 포함하고, 상기 스킵 어드레스를 저장하는 단계는, 상기 커맨드 신호가 모드 레지스터 기입 신호인 경우, 상기 어드레스 신호를 상기 스킵 어드레스로서 저장하는 단계를 포함하고, 상기 리프레쉬 어드레스를 출력하는 단계는, 상기 커맨드 신호가 셀프 리프레쉬 진입 명령 신호인 경우, 리프레쉬 인에이블 신호를 활성화하는 단계, 및 상기 리프레쉬 인에이블 신호의 활성화에 응답하여, 상기 리프레쉬 어드레스를 출력하는 단계를 포함할 수 있다.
상기와 같은 본 발명에 따른 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템은, 어드레스로 정의할 수 있는 특정 영역에 대하여 셀프 리프레쉬를 하지 않는 것이 가능한 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은, 본 발명의 일실시예에 따른 반도체 메모리 장치를 나타내는 도면이 다. 도 1을 참조하면, 상기 반도체 메모리 장치(100)는, 셀프 리프레쉬 회로(110) 및 메모리 회로(120)를 구비할 수 있다. 여기에서, 상기 메모리 회로(120)는 디램(DRAM; Dynaminc Random Access Memory)일 수 있다.
리프레쉬 동작의 일종인 셀프 리프레쉬(self refresh)는, 대기 상태에서 메모리 셀 캐패시터에 저장된 데이터를 유지하기 위해 내부에서 일정 주기를 갖고 리프레쉬 동작을 수행하는 것을 의미한다. 셀프 리프레쉬에서는 외부 제어 신호를 제외한 전체 입력 신호는 비활성화되고, 셀프 리프레쉬 동작을 수행하기 위한 리프레쉬 어드레스 신호 및 리프레쉬 명령도 반도체 메모리 장치(100)의 내부에서 발생될 수 있다. 셀프 리프레쉬는 저전력 모드 또는 배터리 백업(battery back-up) 모드 등에서 수행될 수 있다.
도 1에 도시된 셀프 리프레쉬 회로(110)는, 외부로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 입력받고, 상기 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 따라 리프레쉬 제어신호(REF_CON) 및 리프레쉬 어드레스(REF_ADDR)를 생성하여 메모리 회로(120)로 출력할 수 있다. 메모리 회로(120)는 셀프 리프레쉬 회로(110)로부터 입력받은 리프레쉬 제어신호(REF_CON) 및 리프레쉬 어드레스(REF_ADDR)에 따라 셀프 리프레쉬 동작을 수행할 수 있다.
도 1을 참조하면, 본 발명의 일실시예에 따른 셀프 리프레쉬 회로(110)는, 메모리 회로의 뱅크(bank)또는 어레이(array) 단위가 아닌 어드레스 단위로 부분 셀프 리프레쉬(partial self refresh) 동작을 수행할 수 있다. 상기 셀프 리프레쉬 회로(110)의 구체적인 구성 및 동작은 도 2 및 도 3을 참조하여 상술할 것이므로, 여기에서는 자세한 설명을 생략한다.
도 1에 도시된 메모리 회로(120)는, 셀프 리프레쉬 회로(110)로부터 리프레쉬 제어신호(REF_CON) 및 리프레쉬 어드레스(REF_ADDR)를 입력받고, 리프레쉬 제어신호(REF_CON)의 활성화에 응답하여 리프레쉬 어드레스(REF_ADDR)에 해당되는 메모리 영역을 리프레쉬할 수 있다.
즉, 셀프 리프레쉬 회로(110)로부터 입력되는 리프레쉬 제어신호(REF_CON)가 활성화 상태일 때는, 상기 메모리 회로(120)는 상기 커맨드 신호(CMD), 어드레스 신호(ADDR) 및 데이터 신호(DATA)를 무시하고 셀프 리프레쉬 회로(110)로부터 입력되는 리프레쉬 어드레스(REF_ADDR)로 지정되는 워드 라인(word line)을 활성화시켜 메모리 회로(110)의 리프레쉬 동작을 수행할 수 있다. 워드 라인을 활성화시켜 메모리 회로의 리프레쉬 동작을 수행하는 것은 당업자에게 널리 알려져 있으므로 여기에서는 구체적인 설명을 생략한다.
반면에, 셀프 리프레쉬 회로(110)로부터 입력되는 리프레쉬 제어신호(REF_CON)가 비활성화 상태일 때는, 메모리 회로(120)는 리프레쉬 동작을 수행하지 않고, 상기 커맨드 신호(CMD), 어드레스 신호(ADDR) 및 데이터 신호(DATA)에 따라 데이터 독출(read) 및 기입(write) 동작을 수행할 수 있다. 메모리 회로(120)의 데이터의 독출(read) 및 기입(write) 동작은 당업자에게 널리 알려져 있으므로 여기에서는 자세한 설명을 생략한다.
메모리 회로(120)는, 반도체 메모리 장치에 구비되는 일반적인 메모리 회로로서, 메모리 셀들을 구비하는 메모리 어레이(미도시), 로우 디코더(미도시), 칼럼 디코더(미도시) 및 감지증폭기(미도시) 등을 구비할 수 있다. 상기 메모리 어레이(미도시), 로우 디코더(미도시), 칼럼 디코더(미도시) 및 감지증폭기(미도시)는 메모리 회로의 일반적인 구성 요소들로서, 그 구성 및 동작이 당업자에게 널리 알려져 있으므로 여기에서는 설명을 생략한다.
도 2는, 본 발명의 일실시예에 따른 반도체 메모리 장치를 구체적으로 나타내는 도면이다. 도 2를 참조하면, 상기 반도체 메모리 장치(200)는, 셀프 리프레쉬 회로(210) 및 메모리 회로(220)를 구비할 수 있다. 상기 메모리 회로(220)는 도 1에 도시된 메모리 회로(120)와 그 구성 및 동작이 유사할 수 있다. 도 2에 도시된 셀프 리프레쉬 회로(210)는 도 1에 도시된 셀프 리프레쉬 회로(110)의 구체적인 일 실시예일 수 있다.
도 2에 도시된 바와 같이, 셀프 리프레쉬 회로(210)는, 스킵 어드레스 저장부(211), 리프레쉬 어드레스 생성부(212) 및 어드레스 비교부(213)를 구비할 수 있다.
도 2를 참조하면, 스킵 어드레스 저장부(211)는, 메모리 회로(220)에 구비되는 메모리 어레이(미도시) 중에서 셀프 리프레쉬가 필요하지 않은 영역의 어드레스를 스킵 어드레스로서 저장할 수 있다. 스킵 어드레스 저장부(211)는, 외부로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 입력받고, 상기 커맨드 신호(CMD)가 모드 레지스터 기입(mode register write) 신호인 경우에 입력받은 어드레스 신호(ADDR)를 스킵 어드레스로서 저장할 수 있다. 상기 커맨드 신호(CMD) 및 어드레스 신호(ADDR)는 반도체 메모리 장치의 외부에 구비되는 메모리 컨트롤러로부터 출 력될 수 있다. 스킵 어드레스(SKIP_ADDR)는, 메모리 어레이의 로우 어드레스(row address)일 수 있다.
스킵 어드레스 저장부(211)는, 메모리 회로(220)에 구비되는 메모리 어레이(미도시) 중에서 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스와 마지막 어드레스를 스킵 어드레스로서 저장할 수 있다. 즉, 본 발명의 일실시예에 따른 스킵 어드레스 저장부(211)는, 셀프 리프레쉬가 필요하지 않은 영역에 포함되는 모든 어드레스를 저장하지 않고, 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스와 마지막 어드레스만을 저장하여 스킵 어드레스 저장부(211)에 저장되는 스킵 어드레스의 양을 감소시킬 수 있다. 이에 따라, 본 발명의 일실시예에 따른 스킵 어드레스 저장부(211)의 용량을 줄일 수 있다.
한편, 본발명의 다른 실시예에 따르면, 스킵 어드레스 저장부(211)는, 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스를 저장하고, 셀프 리프레쉬가 필요하지 않은 영역의 마지막 어드레스의 다음 어드레스, 즉 다시 셀프 리프레쉬가 필요한 영역의 최초 어드레스를 스킵 어드레스로서 저장할 수도 있다.
상기 스킵 어드레스 저장부(211)는, 내부에 저장된 스킵 어드레스(SKIP_ADDR)를 어드레스 비교부(213)로 출력할 수 있다.
도 2를 참조하면, 리프레쉬 어드레스 생성부(212)는, 외부로부터 커맨드 신호(CMD)를 입력받고, 입력받은 커맨드 신호(CMD)가 셀프 리프레쉬 진입 명령 신호인 경우, 리프레쉬 어드레스(REF_ADDR)를 생성하여 어드레스 비교부(213)로 출력할 수 있다. 여기에서, 셀프 리프레쉬 진입 명령 신호는, 메모리 회로(220)의 셀프 리 프레쉬가 필요한 경우에 커맨드 신호(CMD)로서 입력될 수 있다.
상기 리프레쉬 어드레스(REF_ADDR)는 리프레쉬하고자 하는 메모리 어레이의 어드레스로서, 메모리 어레이의 로우 어드레스(row address)일 수 있다. 한편, 상기 리프레쉬 어드레스 생성부(212)는 리프레쉬 어드레스(REF_ADDR)를 어드레스 비교부(213) 뿐만 아니라 메모리 회로(220)로 직접 출력할 수도 있다.
리프레쉬 어드레스 생성부(212)는, 내부에 리프레쉬 어드레스 카운터(미도시)를 구비할 수 있다. 리프레쉬 어드레스 카운터(미도시)는 리프레쉬 타이밍 신호에 따라, 리프레쉬 어드레스(REF_ADDR)를 순차적으로 증가시켜 출력할 수 있다. 예를 들면, 셀프 리프레쉬 진입 명령 신호가 리프레쉬 어드레스 생성부(212)로 입력된 경우, 리프레쉬 어드레스 카운터(미도시)는 리프레쉬 타이밍 신호의 첫 사이클에 첫 번째 리프레쉬 어드레스를 출력하고, 리프레쉬 타이밍 신호의 두 번째 사이클에 상기 첫 번째 리프레쉬 어드레스의 다음 어드레스를 두 번째 리프레쉬 어드레스를 출력할 수 있다. 이와 같은 방식으로, 리프레쉬 어드레스 카운터(미도시)는 메모리 어레이의 전체 어드레스를 순차적으로 출력할 수 있다. 리프레쉬 타이밍 신호는, 소정의 사이클을 갖는 클락 신호로서, 리프레쉬 어드레스 생성부(212) 내부에서 생성되어 리프레쉬 어드레스 카운터(미도시)로 입력될 수 있다.
계속해서 도 2를 참조하면, 어드레스 비교부(213)는 스킵 어드레스 저장부(211)로부터 스킵 어드레스(SKIP_ADDR)를 입력받고, 리프레쉬 어드레스 생성부(212)로부터 리프레쉬 어드레스(REF_ADDR)를 입력받을 수 있다. 어드레스 비교부(213)는, 리프레쉬 어드레스 생성부(212)에서 생성된 리프레쉬 어드레 스(REF_ADDR)에 해당되는 메모리 어레이가 셀프 리프레쉬가 필요한 부분인지를 판단하기 위하여, 스킵 어드레스 저장부(211)로부터 수신된 스킵 어드레스(SKIP_ADDR)와 리프레쉬 어드레스 생성부(212)로부터 수신된 리프레쉬 어드레스(REF_ADDR)를 비교하고, 비교 결과에 따라 리프레쉬 제어신호(REF_CON)를 활성화 또는 비활성화시켜 메모리 회로(120)로 출력할 수 있다. 2개의 어드레스를 비교한 결과에 따라 출력 신호를 활성화 또는 비활성화시키는 것은 당업자에게 자명한 사항이므로 여기에서는 자세한 설명을 생략한다. 예를 들면, 두 개의 입력 신호가 동일할 경우에는 논리 하이 신호를 출력하고, 두 개의 입력 신호가 다를 때에는 논리 로우 신호를 출력하는 XOR 게이트의 특성을 이용하여, 복수개의 XOR 게이트로 2개의 어드레스의 일치 여부를 판단할 수 있는 것이 당업자에게 널리 알려져 있다.
어드레스 비교부(213)는, 스킵 어드레스(SKIP_ADDR)와 리프레쉬 어드레스(REF_ADDR)를 비교한 결과, 리프레쉬 어드레스(REF_ADDR)가 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역에 해당되는 경우에는, 리프레쉬 제어신호(REF_CON)를 비활성화하여 메모리 회로(220)로 출력한다.
반면에, 스킵 어드레스(SKIP_ADDR)와 리프레쉬 어드레스(REF_ADDR)를 비교한 결과, 리프레쉬 어드레스(REF_ADDR)가 메모리 어레이 중에서 셀프 리프레쉬가 필요한 영역에 해당되는 경우에는, 리프레쉬 제어신호(REF_CON)를 활성화하여 메모리 회로(220)로 출력한다. 어드레스 비교부(213)는, 활성화된 리프레쉬 제어신호(REF_CON)를 메모리 회로(220)로 출력하는 경우, 리프레쉬 어드레스 생성부(212)로부터 입력받은 리프레쉬 어드레스(REF_ADDR)를 메모리 회로(220)로 출력할 수 있 다. 한편, 상술한 바와 같이, 리프레쉬 어드레스(REF_ADDR)는 리프레쉬 어드레스 생성부(212)로부터 메모리 회로(220)로 직접 입력될 수도 있다.
한편, 상술한 바와 같이, 스킵 어드레스 저장부(211)는, 메모리 어레이(미도시)에서 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스와 셀프 리프레쉬가 필요하지 않은 영역의 마지막 어드레스의 다음 어드레스를 스킵 어드레스로서 저장할 수 있는데, 이 경우, 어드레스 비교부(213)는, 스킵 어드레스(SKIP_ADDR) 및 리프레쉬 어드레스(REF_ADDR)를 비교한 결과 스킵 어드레스(SKIP_ADDR)와 리프레쉬 어드레스(REF_ADDR)가 일치하는 경우, 리프레쉬 제어신호(REF_CON)를 토글(toggle)시켜 출력할 수 있다.
이를 좀더 구체적으로 설명하면 다음과 같다.
일예로서, 메모리 회로에 구비되는 메모리 어레이가 '000'부터 '111'까지의 로우 어드레스를 갖고, 이 중에서 로우 어드레스가 '001', '010', '011'에 해당되는 영역은 셀프 리프레쉬가 필요하지 않은 영역이라고 가정한다. 스킵 어드레스 저장부(211)는 셀프 리프레쉬가 필요하지 않은 영역의 최초 로우 어드레스와 셀프 리프레쉬가 필요하지 않은 영역의 마지막 로우 어드레스의 다음 로우 어드레스를 스킵 어드레스(SKIP_ADDR)로서 저장할 수 있으므로, 스킵 어드레스 저장부(211)는 셀프 리프레쉬가 필요하지 않은 영역의 최초 로우 어드레스인 '001'과 셀프 리프레쉬가 필요하지 않은 영역의 마지막 로우 어드레스 '011'의 다음 로우 어드레스인 '100'을 스킵 어드레스(SKIP_ADDR)로서 저장할 수 있다.
셀프 리프레쉬 진입 명령 신호가 리프레쉬 어드레스 생성부(212)로 입력되 면, 리프레쉬 어드레스 생성부(212)는 메모리 어레이의 첫 번째 로우 어드레스인 '000'을 리프레쉬 어드레스(REF_ADDR)로서 생성하여 첫 번째 리프레쉬 사이클에 어드레스 비교부(213)로 출력할 수 있다. 어드레스 비교부(213)는 상기 리프레쉬 어드레스(REF_ADDR) '000'과 일치하는 스킵 어드레스(SKIP_ADDR)가 존재하지 않으므로, 리프레쉬 제어신호(REF_CON)를 활성화하여 메모리 회로(220)로 출력할 수 있다. 여기에서, 리프레쉬 제어신호(REF_CON)의 초기 상태는 활성화 상태로 설정될 수 있다. 메모리 회로(220)는 활성화된 리프레쉬 제어신호(REF_CON)에 응답하여, 입력받은 리프레쉬 어드레스(REF_ADDR)에 따라 로우 어드레스가 '000'인 메모리 어레이 영역을 리프레쉬할 수 있다.
다음으로, 두 번째 리프레쉬 사이클이 되면, 리프레쉬 어드레스 생성부(212)는 리프레쉬 어드레스(REF_ADDR)를 순차적으로 증가시켜, '001'을 리프레쉬 어드레스(REF_ADDR)로서 어드레스 비교부(213)로 출력할 수 있다. 어드레스 비교부(213)는 상기 리프레쉬 어드레스(REF_ADDR) '001'이 스킵 어드레스(SKIP_ADDR) 중에서 '001'과 일치하므로, 리프레쉬 제어신호(REF_CON)를 토글(toggle)시켜 비활성화된 리프레쉬 제어신호(REF_CON)를 메모리 회로(220)로 출력할 수 있다. 따라서, 메모리 회로(220)는 비활성화된 리프레쉬 제어신호(REF_CON)에 응답하여, 리프레쉬 동작을 수행하지 않는다.
다음으로, 세 번째 리프레쉬 사이클이 되면, 리프레쉬 어드레스 생성부(212)는 리프레쉬 어드레스(REF_ADDR)를 다시 증가시켜, '010'을 리프레쉬 어드레스(REF_ADDR)로서 어드레스 비교부(213)로 출력할 수 있다. 어드레스 비교부(213) 는 상기 리프레쉬 어드레스(REF_ADDR) '010'과 일치하는 스킵 어드레스(SKIP_ADDR)가 존재하지 않으므로, 리프레쉬 제어신호(REF_CON)를 토글(toggle)시키지 않고, 비활성화된 리프레쉬 제어신호(REF_CON)를 메모리 회로(120)로 출력할 수 있다. 따라서, 메모리 회로(120)는 리프레쉬 동작을 수행하지 않는다.
다음으로, 네 번째 리프레쉬 사이클이 되면, 리프레쉬 어드레스 생성부(212)는 리프레쉬 어드레스(REF_ADDR)를 다시 증가시켜, '011'을 리프레쉬 어드레스(REF_ADDR)로서 어드레스 비교부(213)로 출력할 수 있다. 어드레스 비교부(213)는 상기 리프레쉬 어드레스(REF_ADDR) '011'과 일치하는 스킵 어드레스(SKIP_ADDR)가 존재하지 않으므로, 리프레쉬 제어신호(REF_CON)를 토글(toggle)시키지 않고, 비활성화된 리프레쉬 제어신호(REF_CON)를 메모리 회로(220)로 출력할 수 있다. 따라서, 메모리 회로(220)는 리프레쉬 동작을 수행하지 않는다.
다음으로, 다섯 번째 리프레쉬 사이클이 되면, 리프레쉬 어드레스 생성부(212)는 리프레쉬 어드레스(REF_ADDR)를 다시 증가시켜, '100'을 리프레쉬 어드레스(REF_ADDR)로서 어드레스 비교부(213)로 출력할 수 있다. 어드레스 비교부(113)는 상기 리프레쉬 어드레스(REF_ADDR) '100'이 스킵 어드레스(SKIP_ADDR) 중에서 '100'과 일치하므로, 리프레쉬 제어신호(REF_CON)를 다시 토글(toggle)시켜 활성화된 리프레쉬 제어신호(REF_CON)를 메모리 회로(220)로 출력할 수 있다. 따라서, 메모리 회로(220)는 입력받은 리프레쉬 어드레스(REF_ADDR)에 따라 로우 어드레스가 '100'인 메모리 어레이 영역을 리프레쉬할 수 있다.
이후로는, 순차적으로 증가되는 리프레쉬 어드레스(REF_ADDR)와 스킵 어드레 스(SKIP_ADDR)가 계속해서 일치하지 않으므로, 리프레쉬 제어신호(REF_CON)는 활성화 상태를 유지하고, 로우 어드레스가 '111'인 메모리 영역까지 리프레쉬 동작이 완료될 수 있다.
외부로부터 셀프 리프레쉬 진입 명령 신호가 리프레쉬 어드레스 생성부(212)로 입력된 후, 셀프 리프레쉬 종료 명령 신호가 입력되기 전까지는 상술한 바와 같은 셀프 리프레쉬 동작이 소정의 셀프 리프레쉬 주기 간격으로 반복될 수 있다. 리프레쉬 어드레스 생성부(212)에 입력된 커맨드 신호(CMD)가 셀프 리프레쉬 종료 명령 신호인 경우에는, 셀프 리프레쉬 어드레스 생성부(212)에 구비되는 셀프 리프레쉬 카운터(미도시)는 리프레쉬 어드레스(REF_ADDR)를 더 이상 출력하지 않을 수 있다. 이에 따라 어드레스 비교부(213)는 비활성화된 리프레쉬 제어신호(REF_CON)를 메모리 회로(220)로 출력함으로써, 셀프 리프레쉬 동작이 중단될 수 있다.
한편, 스킵 어드레스 저장부(211)는, 메모리 회로(220)에 구비되는 메모리 어레이(미도시) 중에서 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스와 마지막 어드레스를 스킵 어드레스로서 저장할 수도 있다. 이 경우에는, 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스와 리프레쉬 어드레스(REF_ADDR)가 일치하는 경우에는 해당 리프레쉬 사이클에서 리프레쉬 제어신호(REF_CON)를 토글(toggle)시키면 되지만, 셀프 리프레쉬가 필요하지 않은 영역의 마지막 어드레스와 리프레쉬 어드레스(REF_ADDR)가 일치하는 경우에는 해당 리프레쉬 사이클의 다음 사이클에서 리프레쉬 제어신호(REF_CON)를 토글시킬 수 있다. 이것은, 셀프 리프레쉬가 필요하지 않은 영역의 마지막 어드레스의 다음 어드레스부터 다시 셀프 리프레쉬 동작이 수행되기 때문이다. 스킵 어드레스 저장부(211)에 저장되는 스킵 어드레스(SKIP_ADDR)에 따라, 본 발명의 일실시예에 따른 어드레스 비교부(213)의 구성 및 동작을 변경하는 것은 당업자에게 자명하므로 여기에서는 자세한 설명을 생략한다.
도 3은, 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 구체적으로 나타내는 도면이다. 도 3을 참조하면, 상기 반도체 메모리 장치(300)는, 셀프 리프레쉬 회로(310) 및 메모리 회로(320)를 구비할 수 있다. 상기 메모리 회로(320)는 도 1에 도시된 메모리 회로(120)와 그 구성 및 동작이 유사할 수 있다. 도 3에 도시된 셀프 리프레쉬 회로(310)는 도 1에 도시된 셀프 리프레쉬 회로(110)의 구체적인 일 실시예일 수 있다.
도 3을 참조하면, 셀프 리프레쉬 회로(310)는, 스킵 어드레스 저장부(311), 리프레쉬 어드레스 생성부(312), 어드레스 비교부(313) 및 셀프 리프레쉬 제어부(314)를 구비할 수 있다.
셀프 리프레쉬 제어부(314)는, 외부로부터 커맨드 신호(CMD) 및 어드레스 신호(ADDR)를 입력받을 수 있다. 입력받은 커맨드 신호(CMD)가 모드 레지스터 기입(mode register write) 신호인 경우에는, 셀프 리프레쉬 제어부(314)는 입력받은 어드레스 신호(ADDR)를 스킵 어드레스 저장부(311)로 출력할 수 있다. 입력받은 커맨드 신호(CMD)가 셀프 리프레쉬 진입 명령 신호인 경우에는, 셀프 리프레쉬 제어부(314)는 리프레쉬 인에이블 신호(REF_EN)를 활성화하여 리프레쉬 어드레스 생성부(312)로 출력할 수 있다.
스킵 어드레스 저장부(311)는, 셀프 리프레쉬 제어부(311)로부터 어드레스 신호(ADDR)를 입력받고, 입력받은 어드레스 신호(ADDR)를 스킵 어드레스로서 저장할 수 있다. 도 3에 도시된 스킵 어드레스 저장부(311)는 도 2에 도시된 스킵 어드레스 저장부(211)와 유사할 수 있다. 즉, 도 2를 참조하여 상술한 바와 같이, 스킵 어드레스 저장부(311)는, 메모리 회로(320)에 구비되는 메모리 어레이(미도시) 중에서 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스와 마지막 어드레스를 스킵 어드레스로서 저장할 수 있다. 또한 다른 실시예로서, 스킵 어드레스 저장부(311)는 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스를 저장하고, 셀프 리프레쉬가 필요하지 않은 영역의 마지막 어드레스의 다음 어드레스, 즉 다시 셀프 리프레쉬가 필요한 영역의 최초 어드레스를 스킵 어드레스로서 저장할 수도 있다.
리프레쉬 어드레스 생성부(312)는, 셀프 리프레쉬 제어부(314)로부터 리프레쉬 인에이블 신호(REF_EN)를 입력받고, 리프레쉬 인에이블 신호(REF_EN)의 활성화에 응답하여, 리프레쉬하고자 하는 메모리 어레이의 어드레스를 리프레쉬 어드레스(REF_ADDR)로서 어드레스 비교부(313)로 출력할 수 있다. 상기 리프레쉬 어드레스(REF_ADDR)는 리프레쉬하고자 하는 메모리 어레이의 어드레스로서, 메모리 어레이의 로우 어드레스(row address)일 수 있다. 한편, 상기 리프레쉬 어드레스 생성부(312)는 리프레쉬 어드레스(REF_ADDR)를 어드레스 비교부(313) 뿐만 아니라 메모리 회로(320)로 직접 출력할 수도 있다.
리프레쉬 어드레스 생성부(312)는, 내부에 리프레쉬 어드레스 카운터(미도시)를 구비할 수 있다. 리프레쉬 어드레스 카운터(미도시)는 리프레쉬 타이밍 신호 에 따라, 리프레쉬 어드레스(REF_ADDR)를 순차적으로 증가시켜 출력할 수 있다. 예를 들면, 활성화된 리프레쉬 인에이블 신호(REF_EN)가 리프레쉬 어드레스 생성부(312)로 입력되면, 리프레쉬 어드레스 카운터(미도시)는 리프레쉬 타이밍 신호의 첫 사이클에 첫 번째 리프레쉬 어드레스를 출력하고, 리프레쉬 타이밍 신호의 두 번째 사이클에 상기 첫 번째 리프레쉬 어드레스의 다음 어드레스를 두 번째 리프레쉬 어드레스를 출력할 수 있다. 이와 같은 방식으로, 리프레쉬 어드레스 카운터(미도시)는 메모리 어레이의 전체 어드레스를 순차적으로 출력할 수 있다.
도 3을 참조하면, 어드레스 비교부(313)는, 스킵 어드레스(SKIP_ADDR) 및 리프레쉬 어드레스(REF_ADDR)를 입력받고, 스킵 어드레스(SKIP_ADDR) 및 리프레쉬 어드레스(REF_ADDR)를 비교하여, 비교 결과에 따라 리프레쉬 제어신호(REF_CON)를 메모리 회로(320)로 출력할 수 있다. 다시 말해, 어드레스 비교부(313)는, 리프레쉬 어드레스 생성부(312)에서 생성된 리프레쉬 어드레스(REF_ADDR)에 해당되는 메모리 어레이가 셀프 리프레쉬가 필요한 부분인지를 판단하기 위하여, 스킵 어드레스 저장부(311)에 저장된 스킵 어드레스(SKIP_ADDR)와 리프레쉬 어드레스(REF_ADDR)를 비교하고, 비교 결과에 따라 리프레쉬 제어신호(REF_CON)를 활성화 또는 비활성화시켜 메모리 회로(320)로 출력할 수 있다. 도 3의 어드레스 비교부(313)는 도 2의 어드레스 비교부(213)와 그 구성 및 동작이 유사하므로 여기에서는 자세한 설명을 생략한다.
메모리 회로(320)는, 리프레쉬 제어신호(REF_CON) 및 리프레쉬 어드레스(REF_ADDR)를 입력받고, 리프레쉬 제어신호(REF_CON)의 활성화에 응답하여, 리프 레쉬 어드레스(REF_ADDR)에 해당되는 메모리 영역을 리프레쉬할 수 있다. 도 3의 메모리 회로(320)는 도 1 및 도 2의 메모리 회로(120, 220)와 그 구성 및 동작이 유사하므로 여기에서는 자세한 설명을 생략한다.
도 4는, 본 발명의 일실시예에 따른 반도체 메모리 시스템을 나타내는 도면이다. 도 4를 참조하면, 상기 반도체 메모리 시스템(400)은, 반도체 메모리 장치(410) 및 메모리 컨트롤러(420)를 구비할 수 있다. 상기 반도체 메모리 장치(410)는 도 1 내지 도 3을 참조하여 상술한 반도체 메모리 장치(100)와 그 구성 및 동작이 유사하므로 여기에서는 자세한 설명을 생략한다.
도 4에 도시된 메모리 컨트롤러(420)는, 커맨드 신호(CMD), 어드레스 신호(ADDR) 및 데이터 신호(DATA)를 반도체 메모리 장치(410)로 출력할 수 있다. 메모리 컨트롤러(420)는, 메모리 회로(412)에 구비되는 메모리 어레이(미도시)에서 셀프 리프레쉬가 필요하지 않은 영역이 존재하면, 모드 레지스터 기입(mode register write) 신호를 커맨드 신호(CMD)로서 셀프 리프레쉬 회로(411)로 출력하고, 셀프 리프레쉬가 필요하지 않은 영역의 최초 어드레스와 마지막 어드레스를 어드레스 신호(ADDR)로서 셀프 리프레쉬 회로(411)로 출력할 수 있다. 셀프 리프레쉬 회로(411)는, 도 2 및 도 3을 참조하여 상술한 바와 같이, 상기 커맨드 신호(CMD) 및 어드레스 신호(ADDR)에 따라 스킵 어드레스 저장부(211, 311)에 스킵 어드레스를 저장할 수 있다.
한편, 메모리 컨트롤러(420)는, 모드 레지스터 기입(mode register write) 신호를 커맨드 신호(CMD)로서 셀프 리프레쉬 회로(411)로 출력하고, 셀프 리프레쉬 가 필요하지 않은 영역의 최초 어드레스와 셀프 리프레쉬가 필요하지 않은 영역의 마지막 어드레스의 다음 어드레스, 즉 다시 셀프 리프레쉬가 필요한 영역의 최초 어드레스를 어드레스 신호(ADDR)로서 셀프 리프레쉬 회로(411)로 출력할 수도 있다.
메모리 컨트롤러(420)는, 메모리 회로(412)가 셀프 리프레쉬가 필요한 경우, 셀프 리프레쉬 진입 명령 신호를 커맨드 신호(CMD)로서 셀프 리프레쉬 회로(411)로 출력할 수 있다. 셀프 리프레쉬 회로(411)는, 도 2 및 도 3을 참조하여 상술한 바와 같이, 셀프 리프레쉬 진입 명령 신호에 응답하여 리프레쉬 어드레스 생성부(212, 312)에서 리프레쉬 어드레스를 생성하여 출력할 수 있다.
메모리 컨트롤러(420)로부터 제공되는 커맨드 신호(CMD), 어드레스 신호(ADDR) 및 데이터 신호(DATA)에 따른 셀프 리프레쉬 회로(411) 및 메모리 회로(412)의 동작은 도 2 및 도 3을 참조하여 상술한 바 있으므로 여기에서는 설명을 생략한다.
도 5는, 본 발명의 일실시예에 따른 반도체 메모리 시스템을 나타내는 도면이다. 도 5를 참조하면, 상기 반도체 메모리 시스템(500)은, 반도체 메모리 장치(510), 메모리 컨트롤러(520) 및 영상처리 프로세서(530)를 구비할 수 있다. 상기 반도체 메모리 장치(510) 및 메모리 컨트롤러(520)는 도 4에 도시된 반도체 메모리 장치(410) 및 메모리 컨트롤러(420)와 그 구성 및 동작이 유사할 수 있다.
영상처리 프로세서(530)는, 운영 체제(operating system)의 제어에 따라 영상 신호를 인코딩(encoding) 또는 디코딩(decoding)하는 처리 장치로서, H.264 프 로세서 또는 DSP(digital signal processor)일 수 있다. 영상처리 프로세서(530)는 영상 신호를 인코딩 또는 디코딩하는 동안 처리되는 데이터들을, 반도체 메모리 장치(510)에 임시로 저장할 수 있다. 따라서, 영상처리 프로세서(530)에 의해 반도체 메모리 장치(510)에서 처리되는 데이터들은 셀프 리프레쉬가 필요하지 않은 데이터들이라고 할 수 있다.
그러므로, 메모리 컨트롤러(520)는, 영상처리 프로세서(530)로부터 데이터 처리를 요청받는 경우, 상기 데이터 처리를 위해 설정되는 메모리 영역은 셀프 리프레쉬가 필요하지 않은 영역으로 설정할 수 있다. 이에 따라, 메모리 컨트롤러(520)는 모드 레지스터 기입(mode register write) 신호를 커맨드 신호(CMD)로서 셀프 리프레쉬 회로(511)로 출력하고, 셀프 리프레쉬가 필요하지 않은 영역에 해당되는 어드레스를 셀프 리프레쉬 회로(511)로 출력할 수 있다. 셀프 리프레쉬 회로(511)는 도 2 및 도 3을 참조하여 상술한 바와 같이 상기 어드레스를 스킵 어드레스로서 저장할 수 있다.
도 6은, 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 나타내는 도면이다. 도 6을 참조하면, 상기 반도체 메모리 시스템(600)은, 반도체 메모리 장치(610), 메모리 컨트롤러(620) 및 마이크로 프로세서(630)를 구비할 수 있다. 상기 반도체 메모리 장치(610) 및 메모리 컨트롤러(620)는 도 4에 도시된 반도체 메모리 장치(410) 및 메모리 컨트롤러(420)와 그 구성 및 동작이 유사할 수 있다.
마이크로 프로세서(630)는, 범용 마이크로 프로세서일 수 있고, 운영 체제(operating system)의 제어에 따라 메모리 컨트롤러(620)로 메모리의 데이터 독 출 또는 메모리의 데이터 기입 등을 요청할 수 있다.
마이크로 프로세서(630)에 의해 반도체 메모리 장치(610)에서 처리되는 데이터들은, 반도체 메모리 장치(610)에 계속해서 저장되는 데이터로서 셀프 리프레쉬가 필요한 데이터일 수도 있고, 반도체 메모리 장치(610)에 일시적으로 저장되는 데이터로서 셀프 리프레쉬가 필요하지 않은 데이터일 수도 있다. 따라서, 마이크로 프로세서는 별도의 스킵 신호(SKIP)를 생성하여 메모리 컨트롤러(620)로 출력할 수 있다. 즉, 스킵 신호(SKIP)가 활성화되면, 메모리 컨트롤러(620)는 마이크로 프로세서(630)로부터 입력받은 데이터(DATA)가 셀프 리프레쉬가 필요하지 않은 데이터이고, 스킵 신호(SKIP)가 비활성화되면, 메모리 컨트롤러(620)는 마이크로 프로세서(630)로부터 입력받은 데이터(DATA)가 셀프 리프레쉬가 필요한 데이터로 판단할 수 있다.
메모리 컨트롤러(620)는, 활성화된 스킵 신호(SKIP)가 입력되면, 마이크로 프로세서(630)로부터 입력된 데이터(DATA)는 셀프 리프레쉬가 필요하지 않은 데이터이므로, 상기 데이터를 처리하기 위한 메모리 영역은 셀프 리프레쉬가 필요하지 않은 영역으로 설정할 수 있다. 이에 따라, 메모리 컨트롤러(620)는 모드 레지스터 기입(mode register write) 신호를 커맨드 신호(CMD)로서 셀프 리프레쉬 회로(611)로 출력하고, 셀프 리프레쉬가 필요하지 않은 영역에 해당되는 어드레스를 셀프 리프레쉬 회로(611)로 출력할 수 있다. 셀프 리프레쉬 회로(611)는 도 2 및 도 3을 참조하여 상술한 바와 같이 상기 어드레스를 스킵 어드레스로서 저장할 수 있다.
도 7a는, 일반적인 부분 셀프 리프레쉬 동작을 나타내는 도면이다. 도 7a를 참조하면, 일반적인 부분 셀프 리프레쉬(partial self refresh) 동작은 메모리의 뱅크(bank) 또는 어레이(array) 단위로 셀프 리프레쉬를 하지 않도록 하는 방식으로서, 메모리를 제어하는 운영 체제(operating system)에서는 사용이 불가능하다. 도 7a에 도시된 바와 같이, 일반적인 부분 셀프 리프레쉬 동작은 제1 뱅크(Bank1), 제3 뱅크(Bank3) 및 제4 뱅크(Bank4)에 대하여 수행될 수 있고, 각 뱅크의 제1 내지 제3 어레이(array1, array2, array3)에 대하여 셀프 리프레쉬가 수행될 수 있다. 도 7a에서 진하게 표시된 부분은 셀프 리프레쉬가 수행되는 메모리 영역이고, 옅게 표시된 부분은 셀프 리프레쉬가 수행되지 않는 영역이다.
도 7b는, 본 발명의 일실시예에 따른 부분 셀프 리프레쉬 동작을 나타내는 도면이다. 도 7b를 참조하면, 진하게 표시된 부분은 셀프 리프레쉬가 수행되는 메모리 영역이고, 옅게 표시된 부분은 셀프 리프레쉬가 수행되지 않는 메모리 영역으로서, 일반적인 부분 셀프 리프레쉬 동작이 메모리 뱅크 또는 어레이 단위로 이루어지는 것과는 달리, 본 발명의 일실시예에 따른 부분 셀프 리프레쉬 동작은 메모리의 어드레스 단위로 이루어질 수 있다.
도 8은, 본 발명의 일실시예에 따른 반도체 메모리 시스템을 구비하는 컴퓨팅 시스템을 나타내는 도면이다. 도 8을 참조하면, 상기 컴퓨팅 시스템(800)은, 반도체 메모리 시스템(810), 버스(850)에 전기적으로 연결된 마이크로 프로세서(820), 사용자 인터페이스(830) 및 파워 공급 장치(840)를 구비할 수 있다.
반도체 메모리 시스템(810)은 도 1 및 도 5를 참조하여 상술하였으므로 여기에서는 자세한 설명을 생략한다. 상기 마이크로 프로세서(820), 사용자 인터페이 스(830) 및 파워 공급 장치(840)의 구성 및 동작은 당업자에게 널리 알려져 있으므로 여기에서는 설명을 생략한다. 마이크로 프로세서(820)는 도 5에 도시된 영상처리 프로세서(530) 또는 도 6에 도시된 마이크로 프로세서(630)일 수 있다. 본 발명에 따른 컴퓨팅 시스템(800)이 모바일 장치인 경우, 컴퓨팅 시스템(800)의 동작 전압을 공급하기 위한 배터리가 추가적으로 구비될 수 있을 것이다.
도 9는, 본 발명의 일실시예에 따른 반도체 메모리 장치의 셀프 리프레쉬 방법을 나타내는 순서도(Flowchart)이다. 상기 셀프 리프레쉬 방법은, 셀프 리프레쉬가 필요하지 않은 메모리 영역의 어드레스를 스킵 어드레스로서 저장하는 단계(S91), 리프레쉬하고자 하는 메모리 영역의 어드레스를 리프레쉬 어드레스로서 출력하는 단계(S92), 스킵 어드레스 및 리프레쉬 어드레스를 비교하여, 비교 결과에 따라 리프레쉬 제어신호를 출력하는 단계(S93), 및 리프레쉬 제어신호의 활성화에 응답하여, 리프레쉬 어드레스에 해당되는 메모리 어레이 영역을 리프레쉬하는 단계(S94)를 포함할 수 있다.
또한, 상기 셀프 리프레쉬 방법은, 외부로부터 커맨드 신호 및 어드레스 신호를 입력받는 단계를 더 포함할 수 있다. 또한, 스킵 어드레스를 저장하는 단계(S91)는, 커맨드 신호가 모드 레지스터 기입 신호인 경우, 어드레스 신호를 상기 스킵 어드레스로서 저장하는 단계를 포함할 수 있다. 또한, 리프레쉬 어드레스를 출력하는 단계(S92)는, 커맨드 신호가 셀프 리프레쉬 진입 명령 신호인 경우, 리프레쉬 인에이블 신호를 활성화하는 단계, 및 리프레쉬 인에이블 신호의 활성화에 응답하여, 리프레쉬 어드레스를 출력하는 단계를 포함할 수 있다. 상기와 같은 본 발 명의 일실시예에 따른 반도체 메모리 장치의 셀프 리프레쉬 방법에 관한 설명은, 도 1 내지 도 3을 참조하여 상술한 본 발명의 일실시예에 따른 반도체 메모리 장치애 관한 설명과 유사하므로 여기에서는 자세한 설명을 생략한다.
한편, 본 발명에 따른 반도체 메모리 장치, 반도체 메모리 모듈 또 반도체 메모리 시스템은 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 반도체 메모리 장치, 반도체 메모리 모듈 또는 반도체 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.
도 1은, 본 발명의 일실시예에 따른 반도체 메모리 장치를 나타내는 도면이다.
도 2는, 본 발명의 일실시예에 따른 반도체 메모리 장치를 구체적으로 나타내는 도면이다.
도 3은, 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 구체적으로 나타내는 도면이다.
도 4는, 본 발명의 일실시예에 따른 반도체 메모리 시스템을 나타내는 도면이다.
도 5는, 본 발명의 일실시예에 따른 반도체 메모리 시스템을 나타내는 도면이다.
도 6은, 본 발명의 다른 실시예에 따른 반도체 메모리 시스템을 나타내는 도면이다.
도 7a는, 일반적인 부분 셀프 리프레쉬 동작을 나타내는 도면이다.
도 7b는, 본 발명의 일실시예에 따른 부분 셀프 리프레쉬 동작을 나타내는 도면이다.
도 8은, 본 발명의 일실시예에 따른 반도체 메모리 시스템을 구비하는 컴퓨팅 시스템을 나타내는 도면이다.
도 9는, 본 발명의 일실시예에 따른 반도체 메모리 장치의 셀프 리프레쉬 방법을 나타내는 순서도(Flowchart)이다.
*도면의 주요 부분에 대한 부호의 설명*
110: 셀프 리프레쉬 회로 120: 메모리 회로
211, 311: 스킵 어드레스 저장부 212, 312: 리프레쉬 어드레스 생성부
213, 313: 어드레스 비교부 314: 셀프 리프레쉬 제어부

Claims (10)

  1. 메모리 어레이를 구비하는 메모리 회로;
    상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 어드레스를 스킵 어드레스로서 저장하는 스킵 어드레스 저장부;
    리프레쉬하고자 하는 상기 메모리 어레이의 어드레스를 리프레쉬 어드레스로서 출력하는 리프레쉬 어드레스 생성부; 및
    상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 입력받고, 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교하여, 비교 결과에 따라 리프레쉬 제어신호를 상기 메모리 회로로 출력하는 어드레스 비교부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 회로는,
    상기 리프레쉬 제어신호 및 상기 리프레쉬 어드레스를 입력받고, 상기 리프레쉬 제어신호의 활성화에 응답하여, 상기 리프레쉬 어드레스에 해당되는 상기 메모리 어레이 영역을 리프레쉬하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 스킵 어드레스 저장부는,
    외부로부터 커맨드 신호 및 어드레스 신호를 입력받고, 상기 커맨드 신호가 모드 레지스터 기입 신호인 경우, 상기 어드레스 신호를 스킵 어드레스로서 상기 스킵 어드레스 저장부에 저장하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 어드레스 비교부는,
    상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교한 결과, 상기 리프레쉬 어드레스가 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역에 해당되는 경우에는, 상기 리프레쉬 제어신호를 비활성화하고,
    상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교한 결과, 상기 리프레쉬 어드레스가 상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역에 해당되지 않는 경우에는, 상기 리프레쉬 제어신호를 활성화하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 반도체 메모리 장치는,
    외부로부터 커맨드 신호 및 어드레스 신호를 입력받고, 상기 커맨드 신호가 모드 레지스터 기입 신호인 경우, 상기 어드레스 신호를 상기 스킵 어드레스 저장부로 출력하고, 상기 커맨드 신호가 셀프 리프레쉬 진입 명령 신호인 경우, 리프레쉬 인에이블 신호를 활성화하여 상기 리프레쉬 어드레스 생성부로 출력하는 셀프 리프레쉬 제어부를 더 구비하고,
    상기 스킵 어드레스 저장부는,
    상기 셀프 리프레쉬 제어부로부터 입력받은 어드레스 신호를 상기 스킵 어드레스로서 저장하고,
    상기 리프레쉬 어드레스 생성부는,
    상기 셀프 리프레쉬 제어부로부터 입력받은 상기 리프레쉬 인에이블 신호의 활성화에 응답하여, 리프레쉬하고자 하는 상기 메모리 어레이의 어드레스를 상기 리프레쉬 어드레스로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 반도체 메모리 장치; 및
    상기 반도체 메모리 장치를 제어하기 위하여, 커맨드 신호, 어드레스 신호 및 데이터 신호를 생성하여 상기 반도체 메모리 장치로 제공하는 메모리 컨트롤러를 구비하고,
    상기 반도체 메모리 장치는,
    메모리 어레이를 구비하는 메모리 회로;
    상기 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 어드레스를 스킵 어드레스로서 저장하는 스킵 어드레스 저장부;
    리프레쉬하고자 하는 상기 메모리 어레이의 어드레스를 리프레쉬 어드레스로서 출력하는 리프레쉬 어드레스 생성부; 및
    상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 입력받고, 상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교하여, 비교 결과에 따라 리프레쉬 제어신호를 상기 메모리 회로로 출력하는 어드레스 비교부를 구비하는 것을 특징으로 하는 반도체 메모리 시스템.
  7. 제6항에 있어서, 상기 반도체 메모리 시스템은,
    영상 신호를 인코딩 또는 디코딩하는 동안 처리되는 임시 데이터들을 상기 메모리 컨트롤러로 출력하는 영상처리 프로세서를 더 구비하고,
    상기 메모리 컨트롤러는,
    상기 영상처리 프로세서로부터 상기 임시 데이터가 입력되면, 모드 레지스터 기입(mode register write) 명령 신호를 상기 커맨드 신호로서 출력하고, 상기 메모리 어레이에서 상기 임시 데이터가 저장되는 영역의 어드레스를 상기 어드레스 신호로서 출력하는 것을 특징으로 하는 반도체 메모리 시스템.
  8. 제6항에 있어서, 상기 반도체 메모리 시스템은,
    상기 메모리 컨트롤러로 상기 반도체 메모리 장치의 데이터 독출 또는 데이터 기입을 요청하는 마이크로 프로세서를 더 구비하고,
    상기 마이크로 프로세서는,
    상기 메모리 컨트롤러로 제공하는 데이터의 셀프 리프레쉬 필요 여부에 따라 스킵 신호를 생성하여 상기 메모리 컨트롤러로 출력하고,
    상기 메모리 컨트롤러는,
    상기 스킵 신호의 활성화에 응답하여, 모드 레지스터 기입(mode register write) 명령 신호를 상기 커맨드 신호로서 출력하고, 상기 메모리 어레이 중에서 상기 마이크로 프로세서로부터 입력받은 데이터가 저장되는 영역의 어드레스를 상기 어드레스 신호로서 출력하는 것을 특징으로 하는 반도체 메모리 시스템.
  9. 메모리 어레이 중에서 셀프 리프레쉬가 필요하지 않은 영역의 어드레스를 스킵 어드레스로서 저장하는 단계;
    리프레쉬하고자 하는 상기 메모리 어레이의 어드레스를 리프레쉬 어드레스로서 출력하는 단계;
    상기 스킵 어드레스 및 상기 리프레쉬 어드레스를 비교하여, 비교 결과에 따라 리프레쉬 제어신호를 출력하는 단계; 및
    상기 리프레쉬 제어신호의 활성화에 응답하여, 상기 리프레쉬 어드레스에 해당되는 상기 메모리 어레이 영역을 리프레쉬하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 셀프 리프레쉬 방법.
  10. 제9항에 있어서, 상기 반도체 메모리 장치의 셀프 리프레쉬 방법은,
    외부로부터 커맨드 신호 및 어드레스 신호를 입력받는 단계를 더 포함하고,
    상기 스킵 어드레스를 저장하는 단계는,
    상기 커맨드 신호가 모드 레지스터 기입 신호인 경우, 상기 어드레스 신호를 상기 스킵 어드레스로서 저장하는 단계를 포함하고,
    상기 리프레쉬 어드레스를 출력하는 단계는,
    상기 커맨드 신호가 셀프 리프레쉬 진입 명령 신호인 경우, 리프레쉬 인에이블 신호를 활성화하는 단계; 및
    상기 리프레쉬 인에이블 신호의 활성화에 응답하여, 상기 리프레쉬 어드레 스를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 셀프 리프레쉬 방법.
KR1020090131201A 2009-12-24 2009-12-24 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템 KR20110074285A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090131201A KR20110074285A (ko) 2009-12-24 2009-12-24 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템
US12/829,448 US8358554B2 (en) 2009-12-24 2010-07-02 Semiconductor memory device performing partial self refresh and memory system including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131201A KR20110074285A (ko) 2009-12-24 2009-12-24 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20110074285A true KR20110074285A (ko) 2011-06-30

Family

ID=44188860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131201A KR20110074285A (ko) 2009-12-24 2009-12-24 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템

Country Status (2)

Country Link
US (1) US8358554B2 (ko)
KR (1) KR20110074285A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9286157B2 (en) 2013-09-25 2016-03-15 SK Hynix Inc. Address detection circuit and memory including the same
US9646673B2 (en) 2013-05-28 2017-05-09 SK Hynix Inc. Address detection circuit, memory system including the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5479656B1 (ja) * 2012-05-18 2014-04-23 独立行政法人科学技術振興機構 記憶回路
KR101977665B1 (ko) * 2012-07-12 2019-08-28 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR102031191B1 (ko) 2013-04-17 2019-10-11 에스케이하이닉스 주식회사 비휘발성 메모리 및 이의 부트업 동작 방법
JP2015132937A (ja) * 2014-01-10 2015-07-23 ソニー株式会社 情報処理装置、情報処理方法および記録媒体
CN105280215B (zh) 2014-06-09 2018-01-23 华为技术有限公司 动态随机存取存储器dram的刷新方法、设备以及系统
KR102248931B1 (ko) * 2014-12-23 2021-05-06 에스케이하이닉스 주식회사 반도체시스템
US20160306569A1 (en) * 2015-02-25 2016-10-20 Kabushiki Kaisha Toshiba Memory system
KR102326018B1 (ko) 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템
KR20170082199A (ko) * 2016-01-05 2017-07-14 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102469065B1 (ko) * 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
KR20180042488A (ko) * 2016-10-17 2018-04-26 에스케이하이닉스 주식회사 메모리 장치
KR102544184B1 (ko) * 2018-08-09 2023-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 리프레쉬 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170682B2 (ja) * 2002-06-18 2008-10-22 株式会社東芝 不揮発性半導体メモリ装置
JP4869011B2 (ja) 2006-09-29 2012-02-01 富士通セミコンダクター株式会社 メモリシステム
JP2007280608A (ja) 2007-07-27 2007-10-25 Fujitsu Ltd 半導体記憶装置
JP2009059412A (ja) 2007-08-31 2009-03-19 Victor Co Of Japan Ltd リフレッシュ制御装置およびその方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646673B2 (en) 2013-05-28 2017-05-09 SK Hynix Inc. Address detection circuit, memory system including the same
US9286157B2 (en) 2013-09-25 2016-03-15 SK Hynix Inc. Address detection circuit and memory including the same

Also Published As

Publication number Publication date
US8358554B2 (en) 2013-01-22
US20110161578A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
KR20110074285A (ko) 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
US8681578B2 (en) Semiconductor device that performs refresh operation
KR100621619B1 (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
KR101597513B1 (ko) 셀프 리프레쉬에 의한 데이터 복구력을 향상시킨 반도체 메모리 장치 및 그 시스템
JP2010170596A (ja) 半導体記憶装置
JP2007510254A (ja) 弱保持期間のセルを有するダイナミックメモリ用リフレッシュ方法
KR20060053426A (ko) 메모리 장치의 리프레쉬 수행 방법
KR20150132366A (ko) 반도체 기억 장치 및 이를 구비한 시스템
KR20070087477A (ko) 향상된 리프레시 메커니즘을 갖는 동적 반도체 메모리
US9129704B2 (en) Semiconductor memory devices and semiconductor systems including the same
KR100799946B1 (ko) 반도체 메모리 및 그 제어 방법
KR20110093086A (ko) 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법
US20020001894A1 (en) Semiconductor memory device for reducing power consumption during refresh
US9672894B2 (en) Device and method of controlling refresh operation for dynamic random access memory (DRAM)
US20050105357A1 (en) Method and circuit configuration for refreshing data in a semiconductor memory
KR20110124992A (ko) 반도체 메모리 장치 및 반도체 메모리 시스템
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US10438646B1 (en) Apparatuses and methods for providing power for memory refresh operations
TWI582580B (zh) 記憶體儲存裝置及其操作方法
US20230206982A1 (en) Apparatus and method for controlling refresh operation
JPH10255468A (ja) Ｄｒａｍのリフレッシュ装置
US20230221871A1 (en) Memory device and operating method thereof
KR20120064328A (ko) 반도체 메모리 장치 및 그 동작방법
JP2009176343A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid