KR20060053426A - 메모리 장치의 리프레쉬 수행 방법 - Google Patents

메모리 장치의 리프레쉬 수행 방법 Download PDF

Info

Publication number
KR20060053426A
KR20060053426A KR1020040093117A KR20040093117A KR20060053426A KR 20060053426 A KR20060053426 A KR 20060053426A KR 1020040093117 A KR1020040093117 A KR 1020040093117A KR 20040093117 A KR20040093117 A KR 20040093117A KR 20060053426 A KR20060053426 A KR 20060053426A
Authority
KR
South Korea
Prior art keywords
refresh
banks
signal
bank
refreshing
Prior art date
Application number
KR1020040093117A
Other languages
English (en)
Other versions
KR100608370B1 (ko
Inventor
허황
김태윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040093117A priority Critical patent/KR100608370B1/ko
Priority to DE102005020894A priority patent/DE102005020894A1/de
Priority to JP2005134894A priority patent/JP2006147123A/ja
Priority to TW094114972A priority patent/TWI268509B/zh
Priority to US11/125,687 priority patent/US7149140B2/en
Publication of KR20060053426A publication Critical patent/KR20060053426A/ko
Application granted granted Critical
Publication of KR100608370B1 publication Critical patent/KR100608370B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Abstract

N 개의 뱅크를 갖는 메모리 장치의 리프레쉬 수행 방법으로서, 셀프 리프레쉬 모드에서, 상기 N 개의 뱅크 모두를 리프레쉬하는 경우에는 상기 N개의 뱅크를 순차적으로 리프레쉬하는 누적적 리프레쉬 방식에 의하여 리프레쉬 동작을 수행하며, 상기 N 개의 뱅크중 i 개의 뱅크(여기서, 1<i≤N-1 )를 리프레쉬하는 경우에는 PASR 방식에 의하여 리프레쉬 동작을 수행하며, 오토 리프레쉬 모드에서는 상기 누적적 리프레쉬 방식에 의하여 리프레쉬 동작을 수행한다.

Description

메모리 장치의 리프레쉬 수행 방법{Method for refreshing a memory device}
도 1은 뱅크 기반 PASR 방식을 설명하기 위한 개략도이다.
도 2는 DDR SDRAM에 적용되는 누적적 리프레쉬 방식을 설명하는 도면이다.
도 3은 본 발명의 리프레쉬 방식을 설명하는 블록도이다.
도 4는 도 3에 도시된 내부 뱅크 어드레스 신호 발생부(305)의 일실시예이다.
도 5는 도 3에 도시된 버스트 리프레쉬 신호 발생부(306)의 일실시예이다.
도 6은 본 발명에 따른 리프레쉬 동작을 설명하는 도면이다.
도 7은 본 발명의 리프레쉬 동작을 설명하는 도면이다.
본 발명은 메모리 장치용 리프레쉬 신호 발생 장치에 관한 것으로, 특히 누적적 리프레쉬 (piled refresh) 기능을 갖는 메모리 장치에 뱅크 기반 PASR (bank-based PASR(Partial Array Self Refresh)) 방식을 적용하는 메모리 장치용 리프레쉬 신호 발생 장치에 관한 것이다.
주지된 바와같이, DRAM, DDR SDRAM 등과 같은 휘발성 메모리 장치(이하, 메 모리 장치라 칭한다)는 메모리 셀에 저장된 데이타의 손실을 방지하기 위하여 주기적으로 리프레쉬 동작을 수행한다.
이러한 메모리 장치에 적용되는 리프레쉬 모드는 크게 오토 리프레쉬 모드(auto referesh mode)와 셀프 리프레쉬 모드(self refresh mode)로 나누어진다.
오토 리프레쉬 모드는 메모리 장치의 동작중에 메모리 장치의 외부에서 리프레쉬 명령을 인가하여 리프레쉬 동작을 수행하는 방식을 말하고, 셀프 리프레쉬 모드는 메모리 장치가 동작하지 않는 상태에서 메모리 장치 내부에서 자체적으로 리프레쉬 명령을 생성하여 리프레쉬 동작을 수행하는 방식을 말한다.
일반적으로, 리프레쉬 동작시에는 상당량의 전류가 소모된다. 이 때문에 전류 소모를 줄일 수 있는 리프레쉬 방식이 요구되고 있으며, 그 중 하나가 PASR 방식이다.
PASR 방식은 셀프 리프레쉬 모드시에 소모되는 전류를 감소시키는 방안으로 제안된 리프레쉬 방식이다. 이 방식은, 셀프 리프레쉬 모드시, 리프레쉬를 해야 할 필요가 있는 데이타가 저장된 메모리 셀에 대해서만 리프레쉬가 가능하도록 메모리 장치의 외부에서 메모리 장치에 리프레쉬 명령을 인가하는 방식이다. 일반적으로, 이 방식은 외부 시스템이 메모리 장치에 저장된 데이타에 대한 정보를 갖고 있을 경우에 가능하다.
도 1은 4개의 뱅크(100~103)로 구성된 메모리 셀 어레이에 뱅크 기반 PASR (bank-based PASR) 방식을 설명하기 위한 개략도와 PASR 코드(A2, A1, A0)에 따른 리프레쉬 뱅크를 나타낸 표이다. 여기서, 뱅크 기반 PASR 방식이란 PASR 코드에 의하여 특정된 뱅크만을 리프레쉬하는 방식을 말한다.
예컨대, 도 1에서, 뱅크(100, 103)에 대해서는 리프레쉬를 수행하고, 뱅크(101, 102)에 대해서는 리프레쉬를 수행하지 않는 것을 말한다. 이는 어드레스 신호(A2, A1, A0)에 의하여 제어된다. 예컨대, 어드레스 신호(A2, A1, A0)가 (0,0,0)인 경우, 4개의 뱅크(100~103)가 모두 리프레쉬되며, 어드레스 신호(A2, A1, A0)가 (0,1,0)인 경우, 1개의 뱅크(100)만이 리프레쉬된다.
이처럼, PASR 방식을 사용하는 경우, 특정된 뱅크만을 선택적으로 리프레쉬할 수 있으므로 메모리 장치의 대기전류(또는 소모전류)를 감소시킬 수 있다.
도 2는 DDR SDRAM에 적용되는 누적적 리프레쉬 방식(piled refresh scheme)을 설명하는 도면이다.
누적적 리프레쉬 방식이란, 각 뱅크에 대한 리프레쉬 동작을 순차적으로 수행하는 방식을 의미한다.
도 2에서 알 수 있듯이, 뱅크(100)에 대하여 리프레쉬 커맨드가 인가된 후, 일정한 시차를 두고서 뱅크(101)에 대하여 리프레쉬 커맨드가 인가된다. 마찬가지로, 뱅크(102, 103)도 시차를 두고서 순차적으로 리프레쉬된다.
이렇게 순차적으로 뱅크를 리프레쉬함으로써, 모든 뱅크를 동시에 리프레쉬하는 경우보다 최대소비전류를 감소시킬 수 있다.
주지된 바와같이, 현재의 DDR SDRAM은 최대소비전류를 줄이기 위하여 도 2에서 설명한 누적적 리프레쉬 방식을 채택하고 있다. 그러나, 현재 JEDEC 표준에서 는 차세대 DDR SDRAM에 도 1에서 설명한 PASR 방식을 도입하고자 한다.
이 때문에, 누적적 리프레쉬 방식을 채택하고 있는 DDR SDRAM에 어떻게 PASR 방식을 적용할 것인가가 문제된다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, PASR 방식과 누적적 리프레쉬 방식을 접목한 리프레쉬 동작 방식을 제안한다.
즉, 본 발명은 PASR 방식을 누적적 리프레쉬 방식을 채택하고 있는 DDR SDRAM에 적용하는 방법과 장치를 제공한다.
또한, 본 발명은 모든 뱅크에 대한 리프레쉬를 요구하는 PASR 코드가 인가되는 경우에는 누적적 리프레쉬 방식에 의하여 리프레쉬 동작을 수행하고, 특정 뱅크(또는 뱅크들)에 대해서만 리프레쉬를 요구하는 PASR 코드가 인가되는 경우에는 버스트 리프레쉬(burst refresh) 동작을 수행하는 방법과 장치를 제공한다. 여기서, 버스트 리프레쉬란 PASR 코드에 의하여 특정된 뱅크(들)에 대하여 동시에 리프레쉬 동작을 수행하는 것을 말한다.
본 발명에 따른 N 개의 뱅크를 갖는 메모리 장치의 리프레쉬 수행 방법은, 상기 N 개의 뱅크를 모두 리프레쉬하는 경우에는 누적적 리프레쉬 동작을 수행하며, 상기 N 개의 뱅크중 i 개의 뱅크(여기서, 1<i≤N-1 )를 리프레쉬하는 경우에는 PASR 방식에 의하여 버스트 리프레쉬 동작을 수행한다.
본 발명에 따른 N 개의 뱅크를 갖는 메모리 장치의 리프레쉬 수행 방법은, 셀프 리프레쉬 모드에서, 상기 N 개의 뱅크 모두를 리프레쉬하는 경우에는 상기 N개의 뱅크를 순차적으로 리프레쉬하는 누적적 리프레쉬 방식에 의하여 리프레쉬 동작을 수행하며, 상기 N 개의 뱅크중 i 개의 뱅크(여기서, 1<i≤N-1 )를 리프레쉬하는 경우에는 PASR 방식에 의하여 리프레쉬 동작을 수행하며, 오토 리프레쉬 모드에서는 상기 누적적 리프레쉬 방식에 의하여 리프레쉬 동작을 수행한다.
본 발명에 따른 N 개의 뱅크를 갖는 메모리 장치의 리프레쉬 수행 방법은,
(a)리프레쉬 커맨드를 수신하는 단계;
(b)상기 리프레쉬 커맨드에 의하여 발생하며 리프레쉬될 N 개의 뱅크중 제 1 뱅크를 선택하는 신호를 발생하는 단계;
(c)상기 리프레쉬 커맨드 및 PASR 코드를 수신하여, 상기 N 개의 뱅크에 대하여 누적적 리프레쉬 동작을 수행할 것인지 PASR 방식에 의한 버스트 리프레쉬 동작을 수행할 것인지를 판별하는 신호를 발생하는 단계;
(d)상기 (b)및 (c)단계의 출력신호를 수신하여 리프레쉬될 상기 제 1 뱅크의 어드레스 신호를 생성하는 단계;
(e)상기 제 1 뱅크 어드레스 신호에 의하여 지정된 상기 제 1 뱅크를 리프레쉬하는 신호를 발생하는 단계
(f)상기 단계(e)에서 발생된 상기 리프레쉬 신호에 의하여 리프레쉬 동작을 수행하는 단계;를 구비하며
상기 단계(c)에 의하여 상기 누적적 리프레쉬 동작이 이루어지는 경우에는 상기 단계 (b),(d),(e),(f)를 반복 수행하며,
상기 단계(c)에 의하여 상기 버스트 리프레쉬 동작이 이루어지는 경우에는 리프레쉬될 뱅크가 모두 선택될까지 상기 단계 (b),(d),(e)를 반복 수행한 후, 상기 (e)단계를 수행한다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 3은 본 발명의 리프레쉬 방식을 설명하는 블록도이다.
도 3에서, 내부 뱅크 어드레스 플래그(flag) 신호 발생부(301)는 리프레쉬 모드시 최초의 내부 뱅크 어드레스 플래그 신호(INTAXp0d)를 발생시키는 회로부이다. 여기서, 신호(AREFp6)는 오토 리프레쉬 커맨드가 인가되었을 때 인에이블되는 신호이고, 신호(NEWREQUEST)는 셀프 리프레쉬 진입(entry)후 일정 시간마다 주기적으로 발생하는 내부 리프레쉬 커맨드이다.
따라서, 내부 뱅크 어드레스 플래그 신호 발생부(301)는 신호(AREFp6) 또는 신호(NEWREQUEST)가 인에이블되는 경우 최초의 내부 뱅크 어드레스 플래그 신호(INTAXp0d)를 발생시킨다. 설명의 편의상, 최초 내부 뱅크 어드레스 플래그 신호 발생부(301)의 출력신호(INTAXp0d)에 의하여 리프레쉬 되는 뱅크를 첫번째 뱅크라고 하기로 한다.
내부 뱅크 어드레스 플래그 신호 발생부(302)는 두번째 뱅크의 내부 뱅크 어드레스 플래그 신호를 발생하는 회로이다. 내부 뱅크 어드레스 플래그 신호 발생부(302)는 신호(AREFp6, NEWREQUEST, PWRUP, RASt21<1>)를 수신한다. 여기서, PWRUP은 파워업 신호이고, RASt21<1>는 뱅크 액티브 및 뱅크 프리차지 신호 발생부(307)의 출력신호중의 하나이다. 후술되겠지만, RASt21<0:3>는 뱅크가 액티브 상태인지 프리차지 상태인지 여부를 나타내는 신호이다. 예컨대, RASt21<1>는 두번째 뱅크가 액티브 상태인지 프리차지 상태인지 여부를 나타내는 신호이다. 여기서, 두번째 뱅크가 액티브 상태인 경우, RASt21<1>는 활성화된다. 반면에, 두번째 뱅크가 프리차지 상태인 경우, RASt21<1>는 디스에이블된다.
내부 뱅크 어드레스 플래그 신호 발생부(303, 304)의 구성과 그 동작은 내부 뱅크 어드레스 플래그 신호 발생부(302)의 경우와 동일하다. 단, 내부 뱅크 어드레스 플래그 신호 발생부(303)는 RASt21<2>를 수신하고, 내부 뱅크 어드레스 플래그 신호 발생부(304)는 RASt21<3>를 수신한다.
내부 뱅크 어드레스 신호 발생부(305)는 내부 뱅크 어드레스 플래그 신호 발생부(301~304)의 출력신호(INTAXp0d, INTAXp1d, INTAXp2d, INTAXp3d)를 수신하여 해당 뱅크의 내부 어드레스 신호(INTAXp<0:3>)로 변환시키는 회로이다. 여기서, 내부 뱅크 어드레스 신호 발생부(305)에 인가되는 신호(NOPILED)는 누적적 리프레쉬 방식을 적용할 지 여부를 결정하는 신호이다.
버스트 리프레쉬 신호 발생부(306)는 버스트 리프레쉬 방식을 적용할 것인지, 누적적 리프레쉬 방식을 적용할 것이지를 결정하는 회로이다. 여기서, SREF는 셀프 리프레스 모드시 인에이블되는 신호이고, 신호(PASR_CODE(A2), PASR_CODE(A1), PASR_CODE(A0))는 PASR 코드 신호이며, TREFALL은 버스트 리프레쉬 테스트 모드 신호이다. 버스트 리프레쉬 신호 발생부(306)의 출력신호(NOPILED)는 리프레쉬 방식을 결정하는 신호이다. 동작에 있어서, 신호(NOPILED)가 비활성화되는 경우에는 누적적 리프레쉬 동작을 수행하며, 신호(NOPILED)가 활성화되는 경우에는 버스트 리프레쉬 동작을 수행한다. 예컨대, 일부의 뱅크만을 리프레쉬하는 PASR 코드가 인가되면 신호(NOPILED)를 활성화시켜 버스트 리프레쉬 동작을 수행한다. 반면에, 모든 뱅크를 리프레쉬하는 PASR 코드가 인가되면 신호(NOPILED)를 비활성화시켜 누적적 리프레쉬 동작을 수행한다. 여기서 주의할 점은 PASR 코드는 셀프 리프레쉬 모드에서만 유효하다는 것이다. 이 때문에, 오토 리프레쉬 모드에서는 버스트 리프레쉬 테스트 모드 신호(TREFALL)를 이용하여 리프레쉬 모드를 결정한다. 따라서, 오토 리프레쉬 모드시에는 버스트 리프레쉬 테스트 모드 신호(TREFALL)와 신호(NOPILED)가 동일하게 된다.
뱅크 액티브 및 뱅크 프리차지 신호 발생부(307)는 뱅크 액티브 신호(RACTVpb13<0:3>)와 뱅크 프리차지 신호(RPCGpb13<0:3>)를 발생하는 회로부이다.
뱅크 액티브 및 뱅크 프리차지 신호 발생부(307)는 신호(SREF, INTAXp<0:3>), BANK DIS<0:3>)를 수신하여 신호(RACTVpb13<0:3>, RPCGpb13<0:3>, RASt12<0:3>)를 출력한다. 여기서, 신호(BANK DIS<0:3>)는 MRS 에 의하여 결정되는 신호이다. 신호(BANK DIS<0:3>)가 활성화되는 경우, 내부 어드레스 신호(INTAXp<0:3>)가 인가되는 경우에도 이를 무시하기 때문에, 뱅크 액티브 신호가 활성화되지 아니한다. 예컨대, 신호((BANK DIS<1>)가 활성화되는 경우, 뱅크<1>에 대한 리프레쉬 동작은 무시된다. 신호((BANK DIS<1>)가 활성화되는 경우, 신호(RASt12<0:3>)은 종전 상태를 유지한 상태로, 내부 뱅크 어드레스 플래그 신호 발 생부(302~304)에 인가된다.
뱅크 액티브 및 뱅크 프리차지 신호 발생부(307)의 동작은 다음과 같다.
최초의 내부 뱅크 어드레스 신호(INTAXp<0>)는 뱅크 액티브 및 뱅크 프리차지 신호 발생부(307)에 인가되어 그에 대응하는 뱅크 액티브 신호(RACTVpb13<0>)를 생성한다. 뱅크 액티브 신호(RACTVpb13<0>)가 생성되면, 그에 대응하여 신호(RASt12<0>)가 생성된다. 신호(RASt12<0>)는 뱅크 액티브 신호(RACTVpb13<0>)가 인에이블되면 활성화되고, 뱅크 프리차지 신호(RPCGpb13<0>)가 활성화되면 디스에이블되는 신호이다. 신호(RASt12<0>)가 활성화되면, 첫번째 뱅크가 리프레쉬된다. 다음, 신호(RASt12<0>)는 내부 뱅크 어드레스 플래그 신호 발생부(302)에 인가되어 두번째 뱅크 어드레스 플래그 신호(INTAXp1d)를 생성한다. 신호(INTAXp1d)는 내부 뱅크 어드레스 신호 발생부(305)에 인가되어 두번째 뱅크 어드레스 신호(INTAXp<0:3>)를 생성한다. 신호(INTAXp<0:3>)는 뱅크 액티브 및 뱅크 프리차지 신호 발생부(307)에 인가되어 두번째 뱅크를 리프레쉬시키는 신호(RASt12<1>)를 생성한다. 이와같이, 반복적인 동작에 의하여 뱅크들을 순차적으로 리프레쉬할 수 있다.
반면에, 버스트 리프레쉬 동작인 경우에는 신호(RASt12<0:2>)가 활성화되지 않은 상태로 내부 뱅크 어드레스 플래그 신호 발생부(302~304)에 인가된다. 그 다음, 내부 뱅크 어드레스 신호 발생부(305)는 신호(INTAXp<0:3>)를 동시에 뱅크 액티브 및 뱅크 프리차지 신호 발생부(307)에 인가하여 모든 뱅크들을 동시에 리프레쉬시킨다(도 4 참조).
도 4는 도 3에 도시된 내부 뱅크 어드레스 신호 발생부(305)의 일실시예로서, 버스트 리프레쉬 여부를 제어하는 신호의 구체적인 역할을 보여준다.
도시된 바와같이, 첫번째 뱅크 어드레스 플래그 신호(INTAXp0d)는 신호(NOPILED)와 관계없이 첫번째 뱅크 어드레스 신호(INTAXp<0>)를 생성한다.
그러나, 나머지 뱅크 어드레스 신호(INTAXp<1:3>)는 신호(NOPILED)의 제어를 받는다.
예컨대, 신호(NOPILED)가 로우 레벨이면, 각각의 내부 뱅크 어드레스 플래그 신호(INTAXp1d, INTAXp2d, INTAXp3d)에 의하여 내부 뱅크 어드레스 신호(INTAXp<1>, INTAXp<2>, INTAXp<3>)가 생성된다. 앞에서 설명한 바와같이, 내부 뱅크 어드레스 플래그 신호(INTAXp1d, INTAXp2d, INTAXp3d)는 순차적으로 발생하므로, 내부 뱅크 어드레스 신호(INTAXp<1>, INTAXp<2>, INTAXp<3>)는 순차적으로 생성된다. 즉, 누적적 리프레쉬 동작이 가능하다.
반면에, 신호(NOPILED)가 하이 레벨이면, 각각의 내부 뱅크 어드레스 플래그 신호(INTAXp1d, INTAXp2d, INTAXp3d)는 무시된다. 이 경우, 내부 뱅크 어드레스 신호(INTAXp<1>, INTAXp<2>, INTAXp<3>)는 첫번째 내부 뱅크 어드레스 플래그 신호(INTAXp0d)에 의하여 결정된다. 따라서, 내부 뱅크 어드레스 신호(INTAXp<1>, INTAXp<2>, INTAXp<3>)는 동시에 활성화된다. 그 결과, 신호(NOPILED)가 하이 레벨인 경우, 모든 뱅크가 동시에 리프레쉬된다. 즉, 버스트 리프레쉬 동작이 수행된다.
이상에서 알 수 있듯이, 신호(NOPILED)의 논리 레벨을 제어하여 누적적 리프 레쉬 동작을 수행할 것인지, 버스트 리프레쉬 동작을 수행할 것인지를 결정할 수 있다.
도 5는 도 3에 도시된 버스트 리프레쉬 신호 발생부(306)의 일실시예이다.
도 5의 회로는 신호(PASR_CODE(A2), PASR_CODE(A1), PASR_CODE(A0))를 수신하는 오아 게이트(601)와, 오아 게이트(601)의 출력신호와 신호(SREF)를 수신하는 낸드 게이트(602)와, 낸드 게이트(602)의 출력신호를 수신하는 인버터(603)와, 인버터(603)의 출력신호와 신호(TREFALL)를 수신하는 오아 게이트(604)와, 오아 게이트(604)의 출력신호를 수신하는 인버터(605)를 구비한다. 인버터(605)의 출력신호는 "NOPILED"이다.
도 5에서 알 수 있듯이, 신호(SREF)가 하이 레벨로 인에이블되는 셀프 리프레쉬 모드인 경우, 신호(PASR_CODE(A2), PASR_CODE(A1), PASR_CODE(A0))가 유효하게 된다. 반면에, 오토 리프레쉬 모드인 경우(즉, 신호(SREF)는 로우 레벨인 경우)에는 버스트 리프레쉬 테스트 모드 신호(TREFALL)에 의하여 리프레쉬 모드가 결정된다.
도 6은 본 발명에 따른 리프레쉬 동작을 설명하는 도면이다.
도시된 바와같이, 셀프 리프레쉬 모드(SELF)인 경우, partial array self refresh 방식에 의하여 버스트 리프레쉬가 이루어짐을 알 수 있다(도 5참조). 다만, 셀프 리프레쉬 모드(SELF)인 경우에도 모든 뱅크를 리프레쉬하는 PASR 코드가 인가되는 경우에는 누적적 리프레쉬(piled refresh)가 이루어진다. 반면에, 오토 리프레쉬 모드인 경우, 누적적 리프레쉬 동작 만이 이루어진다.
도 7은 본 발명의 리프레쉬 동작을 설명하는 도면이다.
도 7에서 알 수 있듯이, 4개의 모든 뱅크를 리프레쉬하는 경우에는 뱅크 0 → 뱅크 1 → 뱅크 2 → 뱅크 3 의 순으로 리프레쉬 동작을 수행하는 누적적 리프레쉬 동작이 이루어진다. 반면에, 뱅크1과 뱅크2만을 리프레쉬하는 경우에는 뱅크1과 뱅크 2를 동시에 리프레쉬하는 버스트 리프레쉬 동작을 수행한다.
이상에서 알 수 있는 바와같이, 본 발명은 누적적 리프레쉬 동작과 PASR 방식에 의한 버스트 리프레쉬 동작을 모두 수행할 수 있는 메모리 장치의 리프레쉬 수행 방법을 제공한다.
본 발명의 경우, 모든 뱅크를 리프레쉬하는 경우에는 누적적 리프레쉬를 수행하여 최대전류소비를 감소시키며, 그렇지 않은 경우에는 버스트 리프레쉬를 수행하여 전원전압의 fluctuation을 줄이는 효과가 있다.

Claims (4)

  1. N 개의 뱅크를 갖는 메모리 장치의 리프레쉬 수행 방법에 있어서,
    상기 N 개의 뱅크를 모두 리프레쉬하는 경우에는 누적적 리프레쉬 동작을 수행하며,
    상기 N 개의 뱅크중 i 개의 뱅크(여기서, 1<i≤N-1 )를 리프레쉬하는 경우에는 PASR 방식에 의하여 버스트 리프레쉬 동작을 수행하는 것을 특징으로 하는 메모리 장치의 리프레쉬 수행 방법.
  2. 제 1 항에 있어서,
    상기 리프레쉬 동작은 셀프 리프레쉬 모드에서 이루어지는 것을 특징으로 하는 메모리 장치의 리프레쉬 수행 방법.
  3. N 개의 뱅크를 갖는 메모리 장치의 리프레쉬 수행 방법에 있어서,
    셀프 리프레쉬 모드에서, 상기 N 개의 뱅크 모두를 리프레쉬하는 경우에는 상기 N개의 뱅크를 순차적으로 리프레쉬하는 누적적 리프레쉬 방식에 의하여 리프레쉬 동작을 수행하며, 상기 N 개의 뱅크중 i 개의 뱅크(여기서, 1<i≤N-1 )를 리프레쉬하는 경우에는 PASR 방식에 의하여 리프레쉬 동작을 수행하며,
    오토 리프레쉬 모드에서는 상기 누적적 리프레쉬 방식에 의하여 리프레쉬 동작을 수행하는 것을 특징으로 하는 N 개의 뱅크를 갖는 메모리 장치의 리프레쉬 수 행 방법.
  4. N 개의 뱅크를 갖는 메모리 장치의 리프레쉬 수행 방법에 있어서,
    (a)리프레쉬 커맨드를 수신하는 단계;
    (b)상기 리프레쉬 커맨드에 의하여 발생하며 리프레쉬될 N 개의 뱅크중 제 1 뱅크를 선택하는 신호를 발생하는 단계;
    (c)상기 리프레쉬 커맨드 및 PASR 코드를 수신하여, 상기 N 개의 뱅크에 대하여 누적적 리프레쉬 동작을 수행할 것인지 PASR 방식에 의한 버스트 리프레쉬 동작을 수행할 것인지를 판별하는 신호를 발생하는 단계;
    (d)상기 (b)및 (c)단계의 출력신호를 수신하여 리프레쉬될 상기 제 1 뱅크의 어드레스 신호를 생성하는 단계;
    (e)상기 제 1 뱅크 어드레스 신호에 의하여 지정된 상기 제 1 뱅크를 리프레쉬하는 신호를 발생하는 단계
    (f)상기 단계(e)에서 발생된 상기 리프레쉬 신호에 의하여 리프레쉬 동작을 수행하는 단계;
    를 구비하며
    상기 단계(c)에 의하여 상기 누적적 리프레쉬 동작이 이루어지는 경우에는 상기 단계 (b),(d),(e),(f)를 반복 수행하며,
    상기 단계(c)에 의하여 상기 버스트 리프레쉬 동작이 이루어지는 경우에는 리프레쉬될 뱅크가 모두 선택될까지 상기 단계 (b),(d),(e)를 반복 수행한 후, 상 기 (e)단계를 수행하는 것을 특징으로 하는 메모리 장치의 리프레쉬 수행 방법.
KR1020040093117A 2004-11-15 2004-11-15 메모리 장치의 리프레쉬 수행 방법 KR100608370B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040093117A KR100608370B1 (ko) 2004-11-15 2004-11-15 메모리 장치의 리프레쉬 수행 방법
DE102005020894A DE102005020894A1 (de) 2004-11-15 2005-05-04 Verfahren zum Auffrischen einer Speichervorrichtung, welche PASR und stapel-artige Auffrischungsschematas aufweisen
JP2005134894A JP2006147123A (ja) 2004-11-15 2005-05-06 メモリ装置のリフレッシュ方法
TW094114972A TWI268509B (en) 2004-11-15 2005-05-09 Method of refreshing a memory device utilizing PASR and piled refresh schemes
US11/125,687 US7149140B2 (en) 2004-11-15 2005-05-10 Method of refreshing a memory device utilizing PASR and piled refresh schemes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093117A KR100608370B1 (ko) 2004-11-15 2004-11-15 메모리 장치의 리프레쉬 수행 방법

Publications (2)

Publication Number Publication Date
KR20060053426A true KR20060053426A (ko) 2006-05-22
KR100608370B1 KR100608370B1 (ko) 2006-08-08

Family

ID=36313914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093117A KR100608370B1 (ko) 2004-11-15 2004-11-15 메모리 장치의 리프레쉬 수행 방법

Country Status (5)

Country Link
US (1) US7149140B2 (ko)
JP (1) JP2006147123A (ko)
KR (1) KR100608370B1 (ko)
DE (1) DE102005020894A1 (ko)
TW (1) TWI268509B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896242B1 (ko) * 2006-12-22 2009-05-08 후지쯔 마이크로일렉트로닉스 가부시키가이샤 메모리 장치, 메모리 컨트롤러 및 메모리 시스템
US8395957B2 (en) 2010-08-30 2013-03-12 Hynix Semiconductor Inc. Circuit and method for controlling self-refresh operation in semiconductor memory device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035151A (ja) * 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
JP4299849B2 (ja) 2006-08-22 2009-07-22 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
KR100947973B1 (ko) 2008-01-14 2010-03-15 삼성에스디아이 주식회사 배터리 팩
US7969807B2 (en) * 2008-03-05 2011-06-28 Qimonda Ag Memory that retains data when switching partial array self refresh settings
KR101003121B1 (ko) 2008-12-23 2010-12-22 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 회로
US8468295B2 (en) * 2009-12-02 2013-06-18 Dell Products L.P. System and method for reducing power consumption of memory
US8392650B2 (en) 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US8484410B2 (en) * 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes
US20110296098A1 (en) 2010-06-01 2011-12-01 Dell Products L.P. System and Method for Reducing Power Consumption of Memory
US8411523B2 (en) 2010-09-24 2013-04-02 Intel Corporation Reduced current requirements for DRAM self-refresh modes via staggered refresh operations of subsets of memory banks or rows
KR20130024158A (ko) 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
TWI503662B (zh) 2012-12-27 2015-10-11 Ind Tech Res Inst 記憶體控制裝置及方法
KR102289001B1 (ko) * 2014-06-09 2021-08-13 삼성전자주식회사 솔리드 스테이드 드라이브 및 그것의 동작 방법
KR20160013624A (ko) * 2014-07-28 2016-02-05 에스케이하이닉스 주식회사 리프레쉬 회로
KR102372888B1 (ko) 2015-06-15 2022-03-10 삼성전자주식회사 저장 장치의 온도별 데이터 관리 방법
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US11615831B2 (en) * 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990042331A (ko) 1997-11-26 1999-06-15 구본준 디램의 멀티 뱅크 리프레쉬 회로
JP2001035152A (ja) * 1999-07-22 2001-02-09 Hitachi Ltd 半導体記憶装置
JP2001167574A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体記憶装置
US6246619B1 (en) * 2000-02-07 2001-06-12 Vanguard International Semiconductor Corp. Self-refresh test time reduction scheme
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
US6650587B2 (en) * 2001-11-19 2003-11-18 Micron Technology, Inc. Partial array self-refresh
KR100535071B1 (ko) 2002-11-07 2005-12-07 주식회사 하이닉스반도체 셀프 리프레쉬 장치
KR100474551B1 (ko) * 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
KR100611774B1 (ko) * 2004-06-03 2006-08-10 주식회사 하이닉스반도체 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896242B1 (ko) * 2006-12-22 2009-05-08 후지쯔 마이크로일렉트로닉스 가부시키가이샤 메모리 장치, 메모리 컨트롤러 및 메모리 시스템
US8004921B2 (en) 2006-12-22 2011-08-23 Fujitsu Semiconductor Limited Memory device, memory controller and memory system
US8077537B2 (en) 2006-12-22 2011-12-13 Fujitsu Semiconductor Limited Memory device, memory controller and memory system
US8395957B2 (en) 2010-08-30 2013-03-12 Hynix Semiconductor Inc. Circuit and method for controlling self-refresh operation in semiconductor memory device

Also Published As

Publication number Publication date
KR100608370B1 (ko) 2006-08-08
TW200615954A (en) 2006-05-16
TWI268509B (en) 2006-12-11
US7149140B2 (en) 2006-12-12
US20060104139A1 (en) 2006-05-18
DE102005020894A1 (de) 2006-05-24
JP2006147123A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
KR100608370B1 (ko) 메모리 장치의 리프레쉬 수행 방법
US7145827B2 (en) Refresh control circuit and method for multi-bank structure DRAM
US20080285370A1 (en) Semiconductor memory and system
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US7379371B2 (en) Method for controlling precharge timing of memory device and apparatus thereof
KR102403340B1 (ko) 리프레쉬 제어 장치
KR100642759B1 (ko) 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US20040093461A1 (en) Self-refresh device and method
GB2255844A (en) Semiconductor memory devices
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US20050111268A1 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
JP2022144926A (ja) 半導体メモリ装置
US10878876B2 (en) Apparatuses and methods for providing power for memory refresh operations
US6445637B2 (en) Semiconductor memory device with a refresh function
US7167948B2 (en) Semiconductor memory device
KR20020052224A (ko) 테스트 회로를 갖는 반도체 집적 회로
US7545687B2 (en) Semiconductor memory device
KR100286346B1 (ko) 에스디램의 리프레쉬 회로
US7428179B2 (en) Apparatus for controlling activation of semiconductor integrated circuit and controlling method of the same
KR100636915B1 (ko) 반도체 메모리 소자의 워드라인 부스팅신호 제공방법 및 장치
KR101020289B1 (ko) 셀프리프레쉬 테스트회로
JP2006048845A (ja) セルフリフレッシュ制御回路
KR20040102275A (ko) 셀프 리프레시 동작시 전류 소모를 감소하기 위한 반도체메모리 장치
KR20060054608A (ko) 전압 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 14