KR19990042331A - 디램의 멀티 뱅크 리프레쉬 회로 - Google Patents
디램의 멀티 뱅크 리프레쉬 회로 Download PDFInfo
- Publication number
- KR19990042331A KR19990042331A KR1019970063100A KR19970063100A KR19990042331A KR 19990042331 A KR19990042331 A KR 19990042331A KR 1019970063100 A KR1019970063100 A KR 1019970063100A KR 19970063100 A KR19970063100 A KR 19970063100A KR 19990042331 A KR19990042331 A KR 19990042331A
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- refresh signal
- bank
- input
- dram
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명은 디램의 멀티 뱅크 리프레쉬 회로에 관한 것으로, 종래에는 다수 개의 뱅크(bank)가 동시에 리프레쉬 동작을 수행함으로써 소비 전류의 피크(peak)가 커지게 되고, 이에 따라 누설전류 소모가 커지게 되는 문제점이 있다. 따라서 본 발명은 리프레쉬신호 발생부(10)와 다수 개의 지연부를 이용하여 다수 개의 뱅크를 리프레쉬 시키고자 할 경우, 뱅크 액세스 시간 만큼의 타이밍을 갖고 다수 개의 뱅크를 순차적으로 리프레쉬 시켜 피크 전류를 분산시키고, 이에 따라 누설전류의 소모를 줄이도록 한 것이다.
Description
본 발명은 디램에서 여러 뱅크(bank)를 리프레쉬 하기 위한 멀티 뱅크 리프레쉬 회로에 관한 것으로, 특히 여러 개의 뱅크를 리프레쉬할 때 소정의 시간만큼 지연시간을 두고 리프레쉬함으로써 피크(peak) 전류를 분산시켜 전류 소모를 감소시키도록 한 디램의 멀티 뱅크 리프레쉬 회로에 관한 것이다.
도 1은 종래 디램의 멀티 뱅크 리프레쉬 회로도로서, 이에 도시한 바와같이, 리프레쉬 인에이블신호(RFSH-EN)가 입력되어 인에이블된 상태에서 리프레쉬신호(RFSH)가 입력되고, 그 입력된 리프레쉬신호에 동기되어 다수 개의 뱅크를 리프레쉬 시키기 위한 리프레쉬 신호(RFSH1, RFSH2,..., RFSHn)를 출력하는 리프레쉬신호 발생부(100)로 구성된다.
이와같이 구성된 종래기술에 대하여 살펴보면 다음과 같다.
디램에서 다수 개의 뱅크(bank)를 리프레쉬 하기 위한 방법으로 엔트리(entry) 모드와 에그지트(exit) 모드가 있다.
먼저, 엔트리 모드에 대하여 살펴보면, 도 2의 (a)에서와 같은 하이상태의 리프레쉬 인에이블신호(RFSH-EN)가 리프레쉬신호 발생부(100)로 입력되면, 상기 리프레쉬신호 발생부(100)가 인에이블상태가 된다.
이때 상기 리프레쉬신호 발생부(100)로 도 2의 (b)에서와 같은 리프레쉬신호(RFSH)가 입력되면, 상기 리프레쉬신호 발생부(100)는 도 2의 (c) 내지 도 2의 (e)에서와 같이 입력 리프레쉬신호(RFSH)와 동일한 타이밍을 갖는 리프레쉬신호(RFSH1,RFSH2,...,RFSHn)를 동시에 출력한다.
그러면 상기 리프레쉬신호 발생부(100)에서 동시에 출력되는 리프레쉬신호(RFSH1,RFSH2,...,RFSHn)는 다수 개의 뱅크(bank)에 동시에 입력되어 리프레쉬 동작을 수행하게 된다.
그리고, 에그지트(exit) 모드일 경우, 도 3의 (a)에서와 같은 로우상태의 리프레쉬 인에이블신호(RFSH-EN)가 리프레쉬신호 발생부(100)로 입력되면, 상기 리프레쉬신호 발생부(100)가 인에이블상태가 된다.
이때 상기 리프레쉬신호 발생부(100)로 도 3의 (b)에서와 같이 라스(RAS:Row Access Rtrobe) 시간( tRAS )의 타이밍 간격을 갖은 다음 리프레쉬신호(RFSH)가 입력된다.
그러면, 상기 리프레쉬신호 발생부(100)는 도 3의 (c) 내지 도 3의 (e)에서와 같이 입력 리프레쉬신호(RFSH)와 동일한 타이밍을 갖는 하이상태의 리프레쉬신호(RFSH1,RFSH2,...,RFSHn)를 동시에 출력한다.
그러면 상기 리프레쉬신호 발생부(100)에서 동시에 출력되는 리프레쉬신호(RFSH1,RFSH2,...,RFSHn)는 다수 개의 뱅크(bank)에 동시에 입력되어 리프레쉬 동작을 수행하게 된다.
결국, 디램에서 다수 개의 뱅크(bank)가 동시에 리프레쉬 동작을 수행하게 된다.
그러나, 상기에서와 같은 종래기술에서, 다수 개의 뱅크(bank)가 동시에 리프레쉬 동작을 수행함으로써 소비 전류의 피크(peak)가 커지게 되고, 이에 따라 누설전류 소모가 커지게 되는 문제점이 있다.
따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 다수 개의 뱅크를 리프레쉬 시킬 경우 소정의 타이밍을 갖고 순차적으로 리프레쉬 시켜 피크 전류를 분산시키도록 한 디램의 멀티 뱅크 리프레쉬 회로를 제공함에 있다.
본 발명의 다른 목적은 피크 전류를 분산시킴으로써 누설전류의 소모를 줄이도록 한 디램의 멀티 뱅크 리프레쉬 회로를 제공함에 있다.
도 1은 종래 디램의 멀티 뱅크 리프레쉬 회로도.
도 2는 도 1에서, 엔트리(entry) 모드일 경우 각 부의 입출력 신호 파형도.
도 3은 도 1에서, 에그지트(exit) 모드일 경우 각 부의 입출력 신호 파형도.
도 4는 본 발명 디램의 멀티 뱅크 리프레쉬 회로도.
*** 도면의 주요부분에 대한 부호의 설명 ***
10 : 리프레쉬 신호 발생부 201~ 20n: 신호 지연부
RFSH : 리프레쉬 신호 RFSH-EN : 리프레쉬 인에이블신호
상기 목적을 달성하기 위한 본 발명은 리프레쉬 인에이블신호가 입력되어 인에이블된 상태에서 리프레쉬신호가 입력되면, 그 입력된 리프레쉬신호에 동기된 하나의 리프레쉬신호를 출력하는 리프레쉬신호 발생부와, 상기 리프레쉬신호 발생부에서 발생되는 리프레쉬신호를 소정의 시간만큼 순차적으로 지연시키고, 그 지연된 리프레쉬신호를 출력하는 n개의 지연부로 구성된 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 상세히 살펴보면 다음과 같다.
도 4는 본 발명 디램의 멀티 뱅크 리프레쉬 회로도로서, 이에 도시한 바와같이, 리프레쉬 인에이블신호(RFSH-EN)가 입력되어 인에이블된 상태에서 리프레쉬신호(RFSH)가 입력되면, 그 입력된 리프레쉬신호에 동기된 하나의 리프레쉬 신호(RFSH1)를 출력하는 리프레쉬신호 발생부(10)와, 상기 리프레쉬신호 발생부(10)에서 출력되는 리프레쉬신호(RFSH1)를 소정시간 만큼 지연시키고, 그 지연된 리프레쉬신호(RFSH2)를 출력하는 제1지연부(201)와, 상기 제1지연부(201)에서 출력되는 리프레쉬신호(RFSH2)를 소정의 시간만큼 순차적으로 지연시키고, 그 순차적으로 지연된 리프레쉬신호(RFSH3, RFSH4,..., RFSHn)를 출력하는 다수 개의 지연부(201,202,...,20n)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.
리프레쉬 인에이블신호(RFSH-EN)가 리프레쉬신호 발생부(10)로 입력되면, 상기 리프레쉬신호 발생부(10)는 인에이블상태가 된다.
이때 상기 리프레쉬신호 발생부(10)로 리프레쉬신호(RFSH)가 입력되면, 상기 리프레쉬신호 발생부(10)는 그 입력 리프레쉬신호(RFSH)와 동일한 타이밍을 갖는 하나의 리프레쉬신호(RFSH1)를 첫 번째 뱅크로 출력함과 아울러 제1지연부(201)로 출력한다.
그러면 하나의 뱅크는 리프레쉬 동작을 실행하고, 상기 제1지연부(201)는 리프레쉬신호 발생부(10)에서 출력되는 리프레쉬신호(RFSH1)를 소정의 시간( tBSH )만큼 지연시키고, 그 지연된 리프레쉬신호(RFSH2)를 두 번째 뱅크로 출력하고, 아울러 제2지연부(202)로 출력한다.
상기에서 소정의 시간만큼 지연시키는 지연시간( tBSH )은 뱅크에서 뱅크까지의 액세스 시간이다.
그리고, 제2지연부(202)에서 제n지연부(20n)는 제1지연부(201)에서와 같은 동작을 수행하여 다수 개의 뱅크로 순차적으로 리프레쉬신호(RFSH2,RFSH3,...,RFSHn)로 출력하여 리프레쉬 동작을 수행하도록 한다.
이상에서와 같이 각 뱅크의 리프레쉬 동작을 위하여 동일한 타이밍을 갖고 다수 개의 뱅크를 리프레쉬 시킨다.
그런데, 리프레쉬 동작중에서 에그지트 모드일 경우에는 라스시간( tRAS ) + 뱅크 액세스 시간( tBSH ) 만큼 지연시켜 동작하도록 한다.
이상에서와 같이 다수 개의 뱅크를 리프레쉬 시킬 경우 뱅크 액세스 시간( tRAS ) 만큼의 타이밍 차이를 갖고 리프레쉬 시키므로 피크 전류를 분산시키게 한다.
따라서, 본 발명은 다수 개의 뱅크를 리프레쉬 시킬 경우, 뱅크 액세스 시간 만큼의 타이밍을 갖고 다수 개의 뱅크를 순차적으로 리프레쉬 시켜 피크 전류를 분산시키고, 이에 따라 누설전류의 소모를 줄이도록 한 효과가 있다.
Claims (2)
- 리프레쉬 인에이블신호가 입력되어 인에이블된 상태에서 리프레쉬신호가 입력되면, 그 입력된 리프레쉬신호에 동기된 하나의 리프레쉬신호를 출력하는 리프레쉬신호 발생부와, 상기 리프레쉬신호 발생부에서 발생되는 리프레쉬신호를 소정의 시간만큼 순차적으로 지연시키고, 그 순차적으로 지연된 리프레쉬신호를 출력하는 n개의 지연부로 구성된 것을 특징으로 하는 디램의 멀티 뱅크 리프레쉬 회로.
- 제1항에 있어서, 지연시간은 뱅크(bank)에서 뱅크 까지의 액세스 시간인 것을 특징으로 하는 디램의 멀티 뱅크 리프레쉬 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970063100A KR19990042331A (ko) | 1997-11-26 | 1997-11-26 | 디램의 멀티 뱅크 리프레쉬 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970063100A KR19990042331A (ko) | 1997-11-26 | 1997-11-26 | 디램의 멀티 뱅크 리프레쉬 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990042331A true KR19990042331A (ko) | 1999-06-15 |
Family
ID=66094793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970063100A KR19990042331A (ko) | 1997-11-26 | 1997-11-26 | 디램의 멀티 뱅크 리프레쉬 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990042331A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390985B1 (ko) * | 1999-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 리프레쉬장치 |
| US7149140B2 (en) | 2004-11-15 | 2006-12-12 | Hynix Semiconductor Inc. | Method of refreshing a memory device utilizing PASR and piled refresh schemes |
| US8908461B2 (en) | 2012-04-17 | 2014-12-09 | Samsung Electronics Co., Ltd. | Refresh circuit in semiconductor memory device |
| US9275755B2 (en) | 2013-05-28 | 2016-03-01 | SK Hynix Inc. | Semiconductor system and semiconductor package |
-
1997
- 1997-11-26 KR KR1019970063100A patent/KR19990042331A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390985B1 (ko) * | 1999-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 리프레쉬장치 |
| US7149140B2 (en) | 2004-11-15 | 2006-12-12 | Hynix Semiconductor Inc. | Method of refreshing a memory device utilizing PASR and piled refresh schemes |
| US8908461B2 (en) | 2012-04-17 | 2014-12-09 | Samsung Electronics Co., Ltd. | Refresh circuit in semiconductor memory device |
| US9275755B2 (en) | 2013-05-28 | 2016-03-01 | SK Hynix Inc. | Semiconductor system and semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0184914B1 (ko) | 동기형 반도체 기억장치 | |
| JPH025288A (ja) | Ｄｒａｍアレイ用スタガードリフレッシュ | |
| KR20070015421A (ko) | 지연 라인 동기화 장치 및 방법 | |
| KR100244466B1 (ko) | 클럭 위상 비교기 | |
| KR100386990B1 (ko) | 반도체 메모리 장치 | |
| KR100265610B1 (ko) | 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램 | |
| KR100605606B1 (ko) | 반도체 메모리 장치의 동기식 셀프 리프레쉬 제어 방법 및제어 회로 | |
| JP2000156079A (ja) | マルチバンク構造を有する半導体メモリ装置 | |
| KR100211609B1 (ko) | 이중에지 클록을 사용한 집적회로 소자 검사방법 | |
| KR100200507B1 (ko) | 클럭신호를 위한 동기멀티플렉서 | |
| US5694371A (en) | Synchronous semiconductor circuit with operation time margin increased | |
| KR19990042331A (ko) | 디램의 멀티 뱅크 리프레쉬 회로 | |
| KR19980078161A (ko) | 반도체 메모리 소자의 딜레이 루프 럭크 회로 | |
| US7474581B2 (en) | Memory synchronization method and refresh control circuit | |
| US5640362A (en) | Lead frame clock distribution for integrated circuit memory devices | |
| KR100608372B1 (ko) | 동기식 메모리 장치의 데이타 출력 시점 조절 방법 | |
| KR930004945B1 (ko) | 디램 제어기 | |
| US20230386549A1 (en) | Refresh control circuit, memory, and refresh control method | |
| KR20000067558A (ko) | 오토 리프레쉬회로 | |
| KR960001862B1 (ko) | 셀프-리프레쉬 회로 | |
| KR100272559B1 (ko) | 회로 감소형 에스엠디(smd) 회로 | |
| KR0123785B1 (ko) | 주기 조정기를 구비한 셀프 리프레시 장치 | |
| JP2729155B2 (ja) | セルフリフレッシュ移行回路 | |
| JPS6260195A (ja) | リフレツシユ制御回路 | |
| JPH04364295A (ja) | ダイナミックｒａｍコントロール回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |