KR960001862B1 - 셀프-리프레쉬 회로 - Google Patents

셀프-리프레쉬 회로 Download PDF

Info

Publication number
KR960001862B1
KR960001862B1 KR1019930001771A KR930001771A KR960001862B1 KR 960001862 B1 KR960001862 B1 KR 960001862B1 KR 1019930001771 A KR1019930001771 A KR 1019930001771A KR 930001771 A KR930001771 A KR 930001771A KR 960001862 B1 KR960001862 B1 KR 960001862B1
Authority
KR
South Korea
Prior art keywords
signal
self
refresh
period
circuit
Prior art date
Application number
KR1019930001771A
Other languages
English (en)
Other versions
KR940020419A (ko
Inventor
김정필
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930001771A priority Critical patent/KR960001862B1/ko
Publication of KR940020419A publication Critical patent/KR940020419A/ko
Application granted granted Critical
Publication of KR960001862B1 publication Critical patent/KR960001862B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

셀프-리프레쉬 회로
제1도는 셀프-리프레쉬 모드(Self-Refresh Mode)를 도시한 파형도.
제2도는 본 발명의 셀프-리프레쉬 회로의 구성을 도시한 블럭도.
제3도는 본 발명의 셀프-리프레쉬 회로에 관련된 신호들의 타이밍을 도시한 파형도.
제4도는 본 발명의 셀프-리프레쉬 회로의 실시예를 도시한 상세도.
* 도면의 주요부분에 대한 부호의 설명
1 : CBR디텍터 2 : 발진회로
3 : 주파수 분주기 4 : SR신호 발생회로
5 : BURST신호 발생회로 6 : RASint신호 발생회로
7 : 조정회로
본 발명은 반도체 메모리 소자에 저장된 데이타를 일정시간 간격으로 소자 자체 내에서 리프레쉬(Refresh)하는 회로에 관한 것으로 특히, 외부 메모리 소자 제어기에서 출력되어, 메모리 소자의 컬럼(Column) 동작을 제어하는 컬럼 어드레스 스트로브 바(Column Address Strobe Bar ; 이하 "/CAS"라 함) 신호가 로오(Row) 동작을 제어하는 로오 어드레스 스트로브 바(Row Address Strobe Bar ; 이하 "/RAS"라 함) 신호보다 먼저 인에이블(Enable)되고 /RAS 신호가 인에이블된 후, 100μs 이상의 시간이 경과되도록 /CAS 신호가 디스에이블(Disable)되지 않으며 본 발명의 회로가 동작하여 내부 /RAS신호를 출력하고, 그에 따라 CBR카운터(/CAS Before/RAS Counter)가 동작하여 메모리 소자의 전체 셀의 데이타가 리프레쉬되도록 구성한 셀프-리프레쉬(Self-Refresh) 회로에 관한 것이다.
일반적으로 1캐패시터(Capacitor), 1트랜지스터(Transistor)로 구성된 셀을 갖는 메모리 소자는 하이데이타를 저장한 후, 시간이 경과할수록 셀에 저장된 전하가 조금씩 감소하게 되어 일정시간이 지나면 하이데이타의 성질을 상실하게 되므로, 셀을 감지증폭기에 연결하여 셀에 저장된 전하량이 감소되어 하이데이타의 기능을 상실하기 전에 셀을 감지증폭기에 연결하여 셀에 다시 전하를 공급해 주게 되는데, 이것은 리프레쉬 기능이라하며, 리프레쉬하는 방법으로는 CBR 리프레쉬 모드, RAS 온리 리프레쉬 모드(RAS Only Refresh Mode), 히든 리프레쉬 모드(Hidden Refresh Mode) 등이 사용되어져 왔다.
그러나, 종래의 CBR 리프레쉬, RAS 온리 리프레쉬, 히든 리프레쉬 모드 등을 사용하게 되면 리프레쉬 사이클이 진행될 때마다 외부입력/CAS신호, /RAS신호, 로오 어드레스 신호의 상태가 계속 바뀌어야 하므로 전류소모 및 외부입력신호를 시스템이 계속적으로 컨트롤(Control)해야 한다. 이를 상세히 설명하면, 상기 CBR 리프레쉬, RAS 온리 리프레쉬 및 히든 리프레쉬 모드등은 /RAS 및 /CAS를 동시에 또는 /RAS만을 이용하여 지정되나, 한번의 모드지정시 하나의 로오(즉, 하나의 메모리 셀 어레이)만을 리프레쉬 할 수 있었다.
이로 인하여, 메모리 내의 모든 로우(즉, 모든 메모리 셀 어레이)를 리프레쉬하기 위해서는 로오의 수만큼 매번 모드지정을 하여야함과 아울러 어드레스를 지정하여야 했기 때문이다. 더 나아가, 메모리의 외부에 설치되는 메모리 제어장치는 상기 메모리의 리프레쉬를 제어하기 위하여 많은 전류를 소모하게 되고 아울러 메모리의 제어를 위한 복잡한 신호체계를 갖고 있었다.
이러한 문제점들은, 메모리 소자를 사용하는 시스템(System)들이 건전지를 사용하게 되고 메모리 소자자체도 고집적화되어 감에 따라, 종래의 방법 외에 데이타를 리프레쉬하는데 소모되는 전류양을 최소화 할 수 있고 제어를 위한 외부입력신호의 체계를 간소화할 수 있는 방안이 더욱 더 요구되었다.
따라서, 본 발명에서는 셀프-리프레쉬 모드를 실시하기 위한 회로를 구현하여 셀데이타를 리프레쉬할때, 소모되는 전류양을 줄이고자 하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 셀프-리프레쉬 회로를 설명하기로 한다.
제1도는 셀프-리프레쉬 모드시의 /RAS, /CAS 신호의 파형을 도시한 것으로서, 제1도(b)의 /CAS신호가 제1도(a)의 /RAS신호보다 먼저 로직로우 레벨로 인에이블되는 CBR모드로의 진입후, CBR모드를 제1도(a)의 /RAS신호가 인에이블된 시점에서 100μs(t1)이상 유지시켜 주면 t1의 시점에서 셀프-리프레쉬 모드로 진입하고, /RAS 신호가 로직하이로 디스인에이블되는 t2의 시점에서 셀프-리프레쉬 모드로부터 빠져 나오게 된다.
제2도는 본 발명의 셀프-리프레쉬 회로의 구성을 도시한 블록도이며, 제3도의 신호파형도를 참조하여 회로의 동작을 간단히 설명하고자 한다.
CBR 디텍터(1)는 외부핀으로 입력된 제3도(b)의 /CAS신호가 로직로우 레벨로 인에이블된 후 제3도(a)의 /RAS신호가 로직로우 레벨로 인에이블되는 시각에 로직하이로 인에이블된 제3도(c)의 CBR 검출신호(CBREXT)를 출력하여 CBR 모드의 진입을 나타낸다. 상기 CBR 검출신호(CBREXT)는 제3도(c)에 도시된 바와 같이 상기 /RAS 및 /CAS신호중 하나라도 로직하이로 디스에이블되는 신호에 의하여 로직로우로 디스에이블된다.
제3도(c)의 상기 CBR 검출신호(CBREXT)를 입력하는 발진회로(2)는 상기 CBR 검출신호(CBREXT)의 하이논리기간동안 1μs의 주기를 갖는 펄스신호(ψ1μs)를 발생시킨다. 상기 펄스신호(ψ1μs)는 여러개의 주파수 분주기(Frequency Divider : FD)(3)를 지나 점점 주기가 배로 늘어난 펄스신호들(ψ2μs, ψ4μs, …, ψ64μs, ψ128μs, …, ψ1ms)이 발생하도록 한다.
제3도(e)의 펄스신호(ψ128μs)와 제3도(c)의 CBREXT 신호를 입력으로 하는 셀프-리프레쉬(Self-Refresh ; 이하 "SR"이라함) 신호 발생회로(4)는 상기 펄스신호(ψ128μs)를 이용하여 상기 CBR 검출신호(CBREXT)가 100μs 이상 유지하는가를 검출하여 CBR모드, 즉 /CAS신호가 /RAS신호가 인에이블된 때로부터 128μs 이후에도 인에이블되어 있는 것으로 간주하여 제3도(g)의 SR신호를 로직하이 상태로 인에이블시켜 출력하므로써 셀프-리프레쉬 모드의 진입을 지정한다.
셀프-리프레쉬 모드의 진입을 지정하는 제3도(g)의 SR신호는 제3도(e)의 펄스신호(ψ128μs)와 제3도(f)의 펄스신호(ψ1ms)를 입력으로 하는 BURST신호 발생회로(5)의 입력으로 들어가서 제3도(g)의 SR신호에 의해 로직하이 레벨로 인에이블되고, 펄스신호(ψ128μs)와 펄스신호(ψ1ms)의 주기를 합친 주기를 갖는 신호에 의해 로직하이 레벨로 인에이블되는 제3도(h)의 BURST(버스트)신호를 출력한다. 상기 BURST신호의 인에이블 기간(즉, 로직하이의 기간)은 메모리 소자의 전체 메모리 셀 어레이들이 연속적으로 리프레쉬될 수 있는 기간을 나타내는 것으로, 메모리의 집적도에 따라 다르게 설정될 수 있다.
상기의 BURST신호 및 펄스신호들(ψ1μs, ψ128μs)을 입력하는 의사 RAS 신호(RASint) 발생회로(6)는 상기 BURST신호가 로직하이 레벨로 인에이블되어 있는 동안에는 펄스신호(ψ1μs)에 의해 1μs의 주기를 갖는 제3도(i)의 의사 RAS신호(RASint)가 출력되게하고, BURST신호가 로직로우 레벨로 디스에이블되면 /RAS신호가 로직하이 레벨로 디스에이블될 때까지 ψ128μs 주기를 갖는 제3도(i)의 의사 RAS 신호(RASint)가 출력되도록 한다.
즉, 셀프-리프레쉬 모드로의 진입 후, BURST신호가 인에이블된 동안에는 의사 RAS 신호(RASint)를 1μs 주기 마다 발생시켜 빠른 시간 내에 대부분의 로오(즉, 메모리 셀 어레이)들의 데이타를 리프레쉬 시키고, BURST신호가 디스에이블되면 128μs 주기로 의사 RAS신호(RASint)를 발생시켜 나머지 로오들의 데이타를 리프레쉬시키게 된다.
의사 RAS 신호(RASint) 발생회로(6)에서 출력된 의사 RAS신호(RASint), 외부핀에서 전달된 /RAS신호와 셀프-리프레쉬 감지신호(SR)를 입력하는 조정회로(7)는 SR신호의 논리상태에 따라 상기 의사 RAS신호(RASint) 또는 상기 /RAS 신호를 선택적으로 출력한다.
즉, 상기 조정회로(7)는 상기 SR신호가 로직하이를 유지하는 기간인 셀프-리프레쉬 모드일때는 상기 의사 RAS 신호(RASint)가 메모리 내부 동작을 제어하는 /RAS 신호로 출력되도록 하고, 이와는 달리 상기 의사 SR신호가 로직 로우를 유지하지 않는 셀프-리프레쉬 모드가 아닐때에는 외부핀에서 전달된 /RAS신호를 /RAS신호가 출력하도록 한다.
그러므로, 메모리 소자 내부의 회로는 상기 조정회로(7)의 출력/RAS신호에 의해 셀프-리프레쉬 동작을 실시하거나 그 외의 동작을 실시하게 된다.
상기, 제2도의 SR신호 발생 회로(4)의 입력 펄스신호(ψ128μs)와 BURST신호 발생회로(5)의 입력 펄스신호들(ψ128μs, ψ1ms)과 의사 RAS신호(RASint) 발생회로(6)의 입력 펄스신호들(ψ1μs신호, ψ128μs)은 필요에 따라 다른 주파수 체배기의 출력 신호를 사용할 수도 있다.
제4도는 제2도의 블럭도와 관련하여 셀프-리프레쉬 회로를 간단하게 실시한 예이다.
제4도에 도시된 회로의 동작은 상기 제2도와 제3도에서 설명한 바와 동일하므로 더이상의 설명은 생략하기로 한다.
이상에서 설명한 셀프-리프레쉬 회로를 메모리 소자에 사용하여 셀의 데이타를 리프레쉬하게 되면, 첫째로, 셀프-리프레쉬를 사용하지 않는 칩에 비해 전류가 적게 소모된다.
즉, 예를들어 1K번의 사이클 동안에 전체 셀이 리프레쉬된다면 CBR 리프레쉬 사이클로 메모리 소자의 전체 셀을 한번 리프레쉬하기 위해서는 1K번의 CBR 사이클이 필요하므로 /CAS신호나 /RAS신호가 1K번 로직레벨이 변화되어야 하는 반면, 셀프-리프레쉬를 사용하면 단 한번의 셀프-리프레쉬 모드로의 진압으로 /RAS신호가 다시 로직 하이 레벨로 가기 전에는 내부 타이머와 내부 /RAS신호 발생회로에 의하여 일정시간마다 한번씩 리프레쉬를 실시할 수 있으므로 전류의 소모가 적게된다.
둘째로, 셀프-리프레쉬 모드로 진입하여 전체 셀을 리프레쉬하는데 있어서 /RAS신호나 /CAS신호가 단한번만 변화해도 되므로, 외부에서 /RAS, /CAS신호를 출력하는 메모리 소자제어기의 구성이 간단해지는 효과를 얻을 수 있다.
따라서, 건전지를 사용하는 중대형 컴퓨터의 배터리 백-업(Battery Back-Up)회로에서는 메모리 소자제어기를 메모리 파우어(Memory Power)(Vcc)로부터 분리시켜서 시스템 파우어(System Power)에 연결함으로써 배터리의 수명을 연장시킬 수도 있다.

Claims (1)

  1. 반도체 메모리 소자의 모든 메모리 셀 어레이에 저장된 데이타를 리프레쉬하기 위한 셀프-리프레쉬 회로에 있어서, 외부로부터 컬럼 어드레스 스트로브 바 신호 및 로오 어드레스 스트로브 바 신호가 순차적으로 인에이블된 시점으로부터 상기 컬럼 및 로오 어드레스 스트로브 바 신호들중 어느 하나라도 디스에이블되는 시점까지를 검출하여 로직 하이를 유지하는 카스비포 라스 신호(CBREXT)를 발생하는 카스 비포 라스 디텍터와, 상기 카스비포 라스 디텍터로부터의 상기 카스 비포 라스신호(CBREXT)의 로직하이의 기간동안 주기가 매우 짧은 기본 펄스신호(1μs)를 발생하는 발진회로와, 상기 발진 회로로부터의 상기 기본펄스신호(1μs)의 주기를 증가시켜 상기 기본펄스신호(1μs) 보다 매우 큰 주기를 갖는 제1분주펄스신호(128μs)및 상기 제1분주펄스신호 보다 큰 주기를 갖는 제2분주펄스신호(1ms)를 발생하기 위하여 상기 발진회로와 접속된 주파수 분주기 체인과, 상기 카스비포 라스 디텍터로부터의 상기 카스 비포 라스신호(CBREXT)의 로직하이기간이 상기 주파수 분위기 체인으로부터의 상기 제1분주펄스신호(128μs)의 주기보다 긴가의 검사하여 상기 셀프-리프레쉬 모드를 지정하는 셀프-리프레쉬 제어신호(SR)를 발생하는 셀프-리프레쉬 신호 발생회로와, 상기 셀프-리프레쉬 신호 발생회로로부터의 상기 셀프-리프레쉬 제어신호가 발생될때, 상기 주파수 분주기 체인으로부터의 제1 및 제2분주펄스신호(128μs, 1ms)를 이용하여 상기 셀프-리프레쉬 제어신호의 인에이블 기간 보다 작은 고속 리프레쉬 기간을 설정하는 버스트신호를 발생하는 버스트신호 발생회로와, 상기 버스트신호 발생회로로부터 상기 버스트신호가 인가되는 기간에는 상기 발진회로로부터의 상기 기본펄스신호의 주기를 갖고 그리고 상기 버스트신호가 공급되지 않는 기간에는 상기 제1분주펄스신호의 주기를 갖는 의사 로오 어드레스 스트로브 신호(RASint)를 발생하는 의사 로오 어드레스 신호 발생회로와, 상기 셀프-리프레쉬 신호 발생회로로부터의 상기 셀프-리프레쉬 제어신호의 논리상태에 따라 상기 의사 로오 어드레스 스트로브 신호 발생회로로부터의 상기 의사 로오 어드레스 스트로브신호(RASint) 및 상기 외부로부터의 로오 어드레스 스트로브 바 신호를 선택적으로 출력하는 조정회로로 구성되는 것을 특징으로 하는 셀프-리프레쉬 회로.
KR1019930001771A 1993-02-10 1993-02-10 셀프-리프레쉬 회로 KR960001862B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930001771A KR960001862B1 (ko) 1993-02-10 1993-02-10 셀프-리프레쉬 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930001771A KR960001862B1 (ko) 1993-02-10 1993-02-10 셀프-리프레쉬 회로

Publications (2)

Publication Number Publication Date
KR940020419A KR940020419A (ko) 1994-09-16
KR960001862B1 true KR960001862B1 (ko) 1996-02-06

Family

ID=19350609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001771A KR960001862B1 (ko) 1993-02-10 1993-02-10 셀프-리프레쉬 회로

Country Status (1)

Country Link
KR (1) KR960001862B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480553B1 (ko) * 1997-05-20 2005-07-12 삼성전자주식회사 디램장치의리프레쉬제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480553B1 (ko) * 1997-05-20 2005-07-12 삼성전자주식회사 디램장치의리프레쉬제어방법

Also Published As

Publication number Publication date
KR940020419A (ko) 1994-09-16

Similar Documents

Publication Publication Date Title
US5446696A (en) Method and apparatus for implementing refresh in a synchronous DRAM system
US6137743A (en) Semiconductor memory device with reduced consumption of standby current in refresh mode
US4901283A (en) Dynamic random-access memory system with power-up and power-down refresh circuits
US5349562A (en) Dynamic random access memory device suitable for shortening time required for testing self-refresh function
JPH07282577A (ja) プログラム式自己リフレッシュ機能を備えたメモリ素子とそのためのテスト方法
JPS59224986A (ja) ダイナミツク・ランダム・アクセス・メモリ装置
KR100502659B1 (ko) 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
KR100363107B1 (ko) 반도체메모리 장치
JPH06103757A (ja) リフレッシュアドレステスト回路を備えた半導体メモリ装置
EP0109069B1 (en) Dynamic type semiconductor memory device
JP3409059B2 (ja) 半導体記憶装置
JPH09147554A (ja) ダイナミックメモリ装置及びその駆動方法
JP3225533B2 (ja) ダイナミック型半導体メモリ装置
KR950002724B1 (ko) 데이타 리텐션(dr)모드 컨트롤 회로
KR960001862B1 (ko) 셀프-리프레쉬 회로
EP0409274B1 (en) Dynamic memory with a refresh control circuit
US6172932B1 (en) On-chip voltage generating device for semiconductor memory with reduced stand-by current
US6349071B1 (en) Synchronous semiconductor storage device
US20040057315A1 (en) Refresh control circuit for ICs with a memory array
KR100390985B1 (ko) 리프레쉬장치
JP2001043677A (ja) 半導体記憶装置
KR0123785B1 (ko) 주기 조정기를 구비한 셀프 리프레시 장치
KR19980041239A (ko) 승압전원발생기
JPH06119780A (ja) 半導体メモリ
KR950013800B1 (ko) 클럭신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee