JP3409059B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP3409059B2 JP3409059B2 JP2000225763A JP2000225763A JP3409059B2 JP 3409059 B2 JP3409059 B2 JP 3409059B2 JP 2000225763 A JP2000225763 A JP 2000225763A JP 2000225763 A JP2000225763 A JP 2000225763A JP 3409059 B2 JP3409059 B2 JP 3409059B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- circuit
- pulse
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000001514 detection method Methods 0.000 claims description 99
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000013500 data storage Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000011664 signaling Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 description 39
- 230000002194 synthesizing effect Effects 0.000 description 19
- 102100034033 Alpha-adducin Human genes 0.000 description 8
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 description 8
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 101710150104 Sensory rhodopsin-1 Proteins 0.000 description 1
- 201000002487 asphyxiating thoracic dystrophy 1 Diseases 0.000 description 1
- 201000002486 asphyxiating thoracic dystrophy 2 Diseases 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、外部から与えられ
るアドレス信号の変化を検出するためのアドレス変化検
出回路（ＡＴＤ回路）を備えた半導体記憶装置に関し、
さらに詳しくは、ＡＴＤ回路から出力されるパルス信号
をトリガーとしてリフレッシュ動作およびリード・ライ
ト動作を行うように構成された半導体記憶装置に関す
る。
るアドレス信号の変化を検出するためのアドレス変化検
出回路（ＡＴＤ回路）を備えた半導体記憶装置に関し、
さらに詳しくは、ＡＴＤ回路から出力されるパルス信号
をトリガーとしてリフレッシュ動作およびリード・ライ
ト動作を行うように構成された半導体記憶装置に関す
る。
【０００２】
【従来の技術】従来、ＤＲＡＭ(Dynamic Random Access
Memory)を母体としながら、あたかもＳＲＡＭ(Static
Random Access Memory)のように取り扱いが可能なよう
に構成された半導体記憶装置として、いわゆる疑似ＳＲ
ＡＭがある。この疑似ＳＲＡＭは、アドレス信号の変化
を検出して動作する内部同期方式を採用し、外部から与
えられるアドレス信号の変化を検出するためのアドレス
変化検出回路（以下、「ＡＴＤ回路」と称す。ＡＴＤ：
Address Transition Detector）を備えている。この疑
似ＳＲＡＭの場合、ＤＲＡＭを母体としているために、
フリップフロップからなるメモリセルを有する正規のＳ
ＲＡＭのような高速性能を得ることは困難ではあるが、
ＤＲＡＭに匹敵する大規模な記憶容量を実現することが
できる。
Memory)を母体としながら、あたかもＳＲＡＭ(Static
Random Access Memory)のように取り扱いが可能なよう
に構成された半導体記憶装置として、いわゆる疑似ＳＲ
ＡＭがある。この疑似ＳＲＡＭは、アドレス信号の変化
を検出して動作する内部同期方式を採用し、外部から与
えられるアドレス信号の変化を検出するためのアドレス
変化検出回路（以下、「ＡＴＤ回路」と称す。ＡＴＤ：
Address Transition Detector）を備えている。この疑
似ＳＲＡＭの場合、ＤＲＡＭを母体としているために、
フリップフロップからなるメモリセルを有する正規のＳ
ＲＡＭのような高速性能を得ることは困難ではあるが、
ＤＲＡＭに匹敵する大規模な記憶容量を実現することが
できる。
【０００３】図７に、ＡＴＤ回路を備える疑似ＳＲＡＭ
のアドレス入力系の構成例を示す。アドレス信号ＡＤＤ
０〜ＡＤＤｎ（ｎ：自然数）は、外部から印加されるア
ドレス信号である。このアドレス信号ＡＤＤ０〜ＡＤＤ
ｎに対応させて、アドレス入力回路８００−０〜８００
−ｎが設けられ、これらの各アドレス入力回路は、入力
バッファ８０１およびラッチ回路８０２から構成され
る。また、各アドレス入力回路の出力部にはＡＴＤ回路
８１０−０〜８１０−ｎが設けられており、これらＡＴ
Ｄ回路の各出力信号はパルスジェネレータ８２０に入力
される。
のアドレス入力系の構成例を示す。アドレス信号ＡＤＤ
０〜ＡＤＤｎ（ｎ：自然数）は、外部から印加されるア
ドレス信号である。このアドレス信号ＡＤＤ０〜ＡＤＤ
ｎに対応させて、アドレス入力回路８００−０〜８００
−ｎが設けられ、これらの各アドレス入力回路は、入力
バッファ８０１およびラッチ回路８０２から構成され
る。また、各アドレス入力回路の出力部にはＡＴＤ回路
８１０−０〜８１０−ｎが設けられており、これらＡＴ
Ｄ回路の各出力信号はパルスジェネレータ８２０に入力
される。
【０００４】ここで、アドレス入力回路８００−０〜８
００−ｎの入力バッファ８０１は、外部から与えられる
アドレス信号（ＡＤＤ０〜ＡＤＤｎ）を受けて装置内部
のアドレス信号に変換するものである。また、ラッチ８
０２は、外部のアドレス信号が変化した場合に図示しな
い所定の制御回路系から出力される制御信号に基づき、
入力バッファ８０１から出力されるアドレス信号をラッ
チするもので、通常時には入力バッファ８０１の出力信
号を内部のアドレス信号（ＩＡ０〜ＩＡｎ）としてスル
ーさせる。
００−ｎの入力バッファ８０１は、外部から与えられる
アドレス信号（ＡＤＤ０〜ＡＤＤｎ）を受けて装置内部
のアドレス信号に変換するものである。また、ラッチ８
０２は、外部のアドレス信号が変化した場合に図示しな
い所定の制御回路系から出力される制御信号に基づき、
入力バッファ８０１から出力されるアドレス信号をラッ
チするもので、通常時には入力バッファ８０１の出力信
号を内部のアドレス信号（ＩＡ０〜ＩＡｎ）としてスル
ーさせる。
【０００５】ＡＴＤ回路８１０−０〜８１０−ｎは、ア
ドレス入力回路８００−０〜８００−ｎのラッチ回路８
０２から出力される内部のアドレス信号ＩＡ０〜ＩＡｎ
の変化（遷移）を検出して正のワンショットパルス信号
φ０〜φｎを発生するものである。クロックジェネレー
タ８２０は、ＡＴＤ回路８１０−０〜８１０−ｎから出
力されたワンショットパルスφ０〜φｎを受けて、所定
のパルス幅を有するパルスアドレス変化検出信号φａを
生成するものである。このアドレス変化検出信号φａを
もとにして、各部の動作に必要とされる各種の制御信号
が派生的に生成される。
ドレス入力回路８００−０〜８００−ｎのラッチ回路８
０２から出力される内部のアドレス信号ＩＡ０〜ＩＡｎ
の変化（遷移）を検出して正のワンショットパルス信号
φ０〜φｎを発生するものである。クロックジェネレー
タ８２０は、ＡＴＤ回路８１０−０〜８１０−ｎから出
力されたワンショットパルスφ０〜φｎを受けて、所定
のパルス幅を有するパルスアドレス変化検出信号φａを
生成するものである。このアドレス変化検出信号φａを
もとにして、各部の動作に必要とされる各種の制御信号
が派生的に生成される。
【０００６】このようなアドレス入力系を備えた従来の
半導体記憶装置によれば、外部から与えられるアドレス
信号ＡＤＤ０〜ＡＤＤｎが変化せずに定常的な状態にあ
る場合、アドレス入力回路８００−０〜８００−ｎのそ
れぞれにおいて、入力バッファ８０１を介して外部から
取り込まれたアドレス信号は、スルー状態にあるラッチ
回路８０２を通過し、内部のアドレス信号ＩＡ０〜ＩＡ
ｎとして後段側の例えばプリデコード回路などに与えら
れる。この状態では、アドレス信号に変化がないので、
ＡＴＤ回路８１０−０〜８１０−ｎは、ワンショットパ
ルスφ０〜φｎを発生せず、アドレス変化検出信号φａ
はＬレベルに保たれる。
半導体記憶装置によれば、外部から与えられるアドレス
信号ＡＤＤ０〜ＡＤＤｎが変化せずに定常的な状態にあ
る場合、アドレス入力回路８００−０〜８００−ｎのそ
れぞれにおいて、入力バッファ８０１を介して外部から
取り込まれたアドレス信号は、スルー状態にあるラッチ
回路８０２を通過し、内部のアドレス信号ＩＡ０〜ＩＡ
ｎとして後段側の例えばプリデコード回路などに与えら
れる。この状態では、アドレス信号に変化がないので、
ＡＴＤ回路８１０−０〜８１０−ｎは、ワンショットパ
ルスφ０〜φｎを発生せず、アドレス変化検出信号φａ
はＬレベルに保たれる。
【０００７】このような状態から、図７において、例え
ば外部から与えられるアドレス信号ＡＤＤ０が変化する
と、入力バッファ８０１からスルー状態のラッチ回路を
介して出力される内部のアドレス信号ＩＡ０が変化す
る。ＡＴＤ回路８１０−０は、このアドレス信号ＩＡ０
の変化を検出し、ワンショットパルスφ０を発生する。
クロックジェネレータ８２０は、ＡＴＤ回路８１０−０
で発生されたワンショットパルスφ０を受け、アドレス
変化検出信号φａとしてパルス信号を出力する。
ば外部から与えられるアドレス信号ＡＤＤ０が変化する
と、入力バッファ８０１からスルー状態のラッチ回路を
介して出力される内部のアドレス信号ＩＡ０が変化す
る。ＡＴＤ回路８１０−０は、このアドレス信号ＩＡ０
の変化を検出し、ワンショットパルスφ０を発生する。
クロックジェネレータ８２０は、ＡＴＤ回路８１０−０
で発生されたワンショットパルスφ０を受け、アドレス
変化検出信号φａとしてパルス信号を出力する。
【０００８】同様に、外部から与えられる他のアドレス
信号ＡＤＤ１〜ＡＤＤｎが変化すると、パルスジェネレ
ータ８２０は、各ＡＴＤ回路で発生されたワンショット
パルスを受けてアドレス変化検出信号φａを出力する。
このアドレス変化検出信号φａをもとにして、図示を省
略した制御信号生成回路系において、メモリセルのリフ
レッシュ動作に必要とされる制御信号や、リード・ライ
ト動作に必要とされる制御信号が生成され、装置内部の
各種の動作が適切なタイミングで制御される。
信号ＡＤＤ１〜ＡＤＤｎが変化すると、パルスジェネレ
ータ８２０は、各ＡＴＤ回路で発生されたワンショット
パルスを受けてアドレス変化検出信号φａを出力する。
このアドレス変化検出信号φａをもとにして、図示を省
略した制御信号生成回路系において、メモリセルのリフ
レッシュ動作に必要とされる制御信号や、リード・ライ
ト動作に必要とされる制御信号が生成され、装置内部の
各種の動作が適切なタイミングで制御される。
【０００９】
【発明が解決しようとする課題】ところで、上述の疑似
ＳＲＡＭの場合、その仕様上、リフレッシュ動作および
リード・ライト動作の両方の動作が、共通のアドレス変
化検出信号φａに基づき同一のサイクル内で連続して行
われる構成となっている。このため、外部から与えられ
るアドレス信号ＡＤＤにノイズが含まれると、このノイ
ズによりＡＴＤ回路８１０−０〜８１０−ｎが誤動作し
てワンショットパルスφ０〜φｎを発生する。この結
果、リフレッシュ動作とリード・ライト動作とが連続的
に誤って行われ、半導体記憶装置を構成する回路の大半
が動作するため、大きな動作電流が発生し、消費電流が
増えるという問題がある。
ＳＲＡＭの場合、その仕様上、リフレッシュ動作および
リード・ライト動作の両方の動作が、共通のアドレス変
化検出信号φａに基づき同一のサイクル内で連続して行
われる構成となっている。このため、外部から与えられ
るアドレス信号ＡＤＤにノイズが含まれると、このノイ
ズによりＡＴＤ回路８１０−０〜８１０−ｎが誤動作し
てワンショットパルスφ０〜φｎを発生する。この結
果、リフレッシュ動作とリード・ライト動作とが連続的
に誤って行われ、半導体記憶装置を構成する回路の大半
が動作するため、大きな動作電流が発生し、消費電流が
増えるという問題がある。
【００１０】この種のＡＴＤ回路の誤動作に起因する問
題の解決を図った第１の従来技術として、例えば特開平
３−１２０９５号公報に開示された半導体メモリ装置が
ある。この半導体メモリ装置は、出力バッファの直前ま
での読み出し動作を制御するためのパルス信号を生成す
る第１のアドレス遷移検出回路と、出力バッファ以降の
動作を制御するためのパルス信号を生成する第２のアド
レス遷移検出回路を備え、この第２のアドレス遷移検出
回路の前段には、アドレス信号に含まれるノイズを除去
するためのフィルタが設けられている。
題の解決を図った第１の従来技術として、例えば特開平
３−１２０９５号公報に開示された半導体メモリ装置が
ある。この半導体メモリ装置は、出力バッファの直前ま
での読み出し動作を制御するためのパルス信号を生成す
る第１のアドレス遷移検出回路と、出力バッファ以降の
動作を制御するためのパルス信号を生成する第２のアド
レス遷移検出回路を備え、この第２のアドレス遷移検出
回路の前段には、アドレス信号に含まれるノイズを除去
するためのフィルタが設けられている。
【００１１】この装置によれば、出力バッファの動作に
伴うアース電位Ｖｓｓの揺れに起因してアドレス信号に
見かけ上のノイズが含まれたとしても、このノイズは、
フィルタにより除去される。したがって、出力バッファ
の動作を制御するためのパルス信号を生成する第２のア
ドレス遷移検出回路は、このノイズにより誤動作するこ
とがなくなり、出力バッファも、自ら発したアース電位
ノイズに起因して誤動作することがなくなる。また、こ
の装置では、読み出し時間の大半を占める出力バッファ
の直前までの回路系の動作は、フィルタを介することな
くアドレス信号を入力する第１のアドレス遷移検出回路
のパルス信号により制御されるので、高速性が損なわれ
ない。しかしながら、この第１の従来技術にかかる半導
体メモリ装置は、出力バッファのスイッチングに伴うア
ース電位Ｖｓｓの揺れに起因した誤動作を防止するもの
であり、リフレッシュ動作とリード・ライト動作が同一
サイクル内で行われる場合において、アドレスに含まれ
るノイズに起因した動作電流の発生を抑制し得るもので
はない。
伴うアース電位Ｖｓｓの揺れに起因してアドレス信号に
見かけ上のノイズが含まれたとしても、このノイズは、
フィルタにより除去される。したがって、出力バッファ
の動作を制御するためのパルス信号を生成する第２のア
ドレス遷移検出回路は、このノイズにより誤動作するこ
とがなくなり、出力バッファも、自ら発したアース電位
ノイズに起因して誤動作することがなくなる。また、こ
の装置では、読み出し時間の大半を占める出力バッファ
の直前までの回路系の動作は、フィルタを介することな
くアドレス信号を入力する第１のアドレス遷移検出回路
のパルス信号により制御されるので、高速性が損なわれ
ない。しかしながら、この第１の従来技術にかかる半導
体メモリ装置は、出力バッファのスイッチングに伴うア
ース電位Ｖｓｓの揺れに起因した誤動作を防止するもの
であり、リフレッシュ動作とリード・ライト動作が同一
サイクル内で行われる場合において、アドレスに含まれ
るノイズに起因した動作電流の発生を抑制し得るもので
はない。
【００１２】また、第２の従来装置として、例えば特開
平５−８１８８８号公報に開示された半導体集積回路が
ある。この半導体集積回路には、アドレス信号の変化を
検出するためのＡＴＤ回路（以下、第１ＡＴＤ回路と称
す）と、アドレスからノイズを除去するためのノイズフ
ィルタと、このノイズフィルタによりノイズが除去され
たアドレス信号の変化を検出するためのＡＴＤ回路（以
下、第２ＡＴＤ回路と称す）とが設けられている。前者
の第１ＡＴＤ回路は、出力バッファの前段側の内部動作
の制御（データのラッチ）に使用され、後者の第２ＡＴ
Ｄ回路は、正規の出力信号が出力される前の状態での出
力信号の制御（出力のプリセット）に使用される。
平５−８１８８８号公報に開示された半導体集積回路が
ある。この半導体集積回路には、アドレス信号の変化を
検出するためのＡＴＤ回路（以下、第１ＡＴＤ回路と称
す）と、アドレスからノイズを除去するためのノイズフ
ィルタと、このノイズフィルタによりノイズが除去され
たアドレス信号の変化を検出するためのＡＴＤ回路（以
下、第２ＡＴＤ回路と称す）とが設けられている。前者
の第１ＡＴＤ回路は、出力バッファの前段側の内部動作
の制御（データのラッチ）に使用され、後者の第２ＡＴ
Ｄ回路は、正規の出力信号が出力される前の状態での出
力信号の制御（出力のプリセット）に使用される。
【００１３】この第２の従来技術によれば、データの読
み出しにあたって、第２ＡＴＤ回路から出力されるパル
ス信号の制御の下に、出力バッファの出力レベルを
「Ｈ」から「Ｌ」に緩やかに変化させる。これにより、
「Ｌ」を読み出す際のグランドノイズを低減させてい
る。また、第１ＡＴＤ回路から出力されるパルス信号の
制御の下に、それまでのデータを内部でラッチすること
により、電源ノイズに対する耐性を改善している。ま
た、ノイズフィルタで電源ノイズを除去することによ
り、電源ノイズに起因する出力の誤プリセットを防止し
ている。しかしながら、この第２の従来技術も、出力バ
ッファのスイッチングに伴うノイズに起因した誤動作を
防止するものであり、上述の第１の従来技術と同様に、
リフレッシュ動作とリード・ライト動作が同一サイクル
内で行われる場合において、アドレス信号に含まれるノ
イズに起因した動作電流の発生を抑制し得るものではな
い。
み出しにあたって、第２ＡＴＤ回路から出力されるパル
ス信号の制御の下に、出力バッファの出力レベルを
「Ｈ」から「Ｌ」に緩やかに変化させる。これにより、
「Ｌ」を読み出す際のグランドノイズを低減させてい
る。また、第１ＡＴＤ回路から出力されるパルス信号の
制御の下に、それまでのデータを内部でラッチすること
により、電源ノイズに対する耐性を改善している。ま
た、ノイズフィルタで電源ノイズを除去することによ
り、電源ノイズに起因する出力の誤プリセットを防止し
ている。しかしながら、この第２の従来技術も、出力バ
ッファのスイッチングに伴うノイズに起因した誤動作を
防止するものであり、上述の第１の従来技術と同様に、
リフレッシュ動作とリード・ライト動作が同一サイクル
内で行われる場合において、アドレス信号に含まれるノ
イズに起因した動作電流の発生を抑制し得るものではな
い。
【００１４】この発明は、上記事情に鑑みてなされたも
ので、リード・ライト時の動作速度を阻害することな
く、外部から与えられたアドレス信号のノイズに起因す
る動作電流の発生を有効に抑制することが可能な半導体
記憶装置を提供することを目的とする。
ので、リード・ライト時の動作速度を阻害することな
く、外部から与えられたアドレス信号のノイズに起因す
る動作電流の発生を有効に抑制することが可能な半導体
記憶装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記課題を解決するた
め、この発明は以下の構成を有する。すなわち、この発
明にかかる半導体記憶装置は、データ記憶用のキャパシ
タを含むメモリセルを行列状に配列して構成されたメモ
リセルアレイを有し、外部から与えられたアドレス信号
の変化を検出してパルス信号を生成し、該パルス信号を
トリガーとしてリフレッシュ動作およびリード・ライト
動作を同一サイクル内で順次行うように構成された半導
体記憶装置において、前記アドレス信号に含まれるノイ
ズを除去するためのフィルタ回路（例えば後述するノイ
ズフィルタ１０２に相当するノイズフィルタ回路１０２
に相当する構成要素）と、前記フィルタ回路を通過する
前のアドレス信号の変化を検出して、前記リフレッシュ
動作を制御するための第１のパルス信号を生成する第１
の信号変化検出回路系（例えば後述するアドレス変化検
出回路３１１およびパルス合成回路３１２から構成され
る回路系に相当する構成要素）と、前記フィルタ回路を
通過した後のアドレス信号の変化を検出して、前記リー
ド・ライト動作を制御するための第２のパルス信号を生
成する第２の信号変化検出回路系（例えば後述するアド
レス変化検出回路３２１およびパルス合成回路３２２か
ら構成される回路系に相当する構成要素）と、を備えた
ことを特徴とする。
め、この発明は以下の構成を有する。すなわち、この発
明にかかる半導体記憶装置は、データ記憶用のキャパシ
タを含むメモリセルを行列状に配列して構成されたメモ
リセルアレイを有し、外部から与えられたアドレス信号
の変化を検出してパルス信号を生成し、該パルス信号を
トリガーとしてリフレッシュ動作およびリード・ライト
動作を同一サイクル内で順次行うように構成された半導
体記憶装置において、前記アドレス信号に含まれるノイ
ズを除去するためのフィルタ回路（例えば後述するノイ
ズフィルタ１０２に相当するノイズフィルタ回路１０２
に相当する構成要素）と、前記フィルタ回路を通過する
前のアドレス信号の変化を検出して、前記リフレッシュ
動作を制御するための第１のパルス信号を生成する第１
の信号変化検出回路系（例えば後述するアドレス変化検
出回路３１１およびパルス合成回路３１２から構成され
る回路系に相当する構成要素）と、前記フィルタ回路を
通過した後のアドレス信号の変化を検出して、前記リー
ド・ライト動作を制御するための第２のパルス信号を生
成する第２の信号変化検出回路系（例えば後述するアド
レス変化検出回路３２１およびパルス合成回路３２２か
ら構成される回路系に相当する構成要素）と、を備えた
ことを特徴とする。
【００１６】この構成によれば、リフレッシュ動作は、
フィルタ回路を通過する前のアドレス信号の変化が検出
された場合に起動され、通常のリード・ライト動作は、
フィルタ回路を通過した後のアドレス信号の変化が検出
された場合に起動される。ここで、外部から与えられる
アドレス信号にノイズが含まれている場合、フィルタ回
路によりノイズが除去されて第２の信号変化検出回路系
に与えられる。従って、アドレス信号に含まれるノイズ
に起因して第２のパルス信号が出力されることがなく、
リード・ライト動作が誤起動されない。また、フィルタ
回路の通過前のアドレス信号にはノイズが含まれるた
め、このアドレス信号を入力する第１の信号変化検出回
路系は第１のパルス信号を出力し、リフレッシュ動作が
起動される。すなわち、外部から与えられるアドレス信
号にノイズが含まれている場合には、リフレッシュ動作
のみが行われ、リード・ライト動作は行われない。
フィルタ回路を通過する前のアドレス信号の変化が検出
された場合に起動され、通常のリード・ライト動作は、
フィルタ回路を通過した後のアドレス信号の変化が検出
された場合に起動される。ここで、外部から与えられる
アドレス信号にノイズが含まれている場合、フィルタ回
路によりノイズが除去されて第２の信号変化検出回路系
に与えられる。従って、アドレス信号に含まれるノイズ
に起因して第２のパルス信号が出力されることがなく、
リード・ライト動作が誤起動されない。また、フィルタ
回路の通過前のアドレス信号にはノイズが含まれるた
め、このアドレス信号を入力する第１の信号変化検出回
路系は第１のパルス信号を出力し、リフレッシュ動作が
起動される。すなわち、外部から与えられるアドレス信
号にノイズが含まれている場合には、リフレッシュ動作
のみが行われ、リード・ライト動作は行われない。
【００１７】これに対し、外部から与えられるアドレス
信号にノイズが含まれていない場合、外部のアドレス信
号の変化が第１および第２の信号変化検出回路系により
それぞれ検出され、第１および第２のパルス信号が出力
される。そして、これら第１および第２のパルス信号を
トリガーとして、リフレッシュ動作とリード・ライト動
作が同一サイクル内で順次行われる。このとき、フィル
タ回路での遅延時間分だけ、第１のパルス信号に対して
第２のパルス信号が遅れて出力される。しかし、リード
・ライト動作は、リフレッシュ動作の後に続いて行われ
るので、リード・ライト動作のトリガーとなる第２のパ
ルス信号が、リフレッシュ動作のトリガーとなる第１の
パルス信号よりも遅れたとしても不都合はなく、動作速
度が損なわれることはない。従って、この構成によれ
ば、アドレス信号にノイズが含まれていて、このノイズ
によりアドレス信号に見かけ上の変化が生じたとして
も、リード・ライト動作による動作電流の発生を抑える
ことが可能となり、しかも通常時のリード・ライトの動
作速度を損なうことがない。
信号にノイズが含まれていない場合、外部のアドレス信
号の変化が第１および第２の信号変化検出回路系により
それぞれ検出され、第１および第２のパルス信号が出力
される。そして、これら第１および第２のパルス信号を
トリガーとして、リフレッシュ動作とリード・ライト動
作が同一サイクル内で順次行われる。このとき、フィル
タ回路での遅延時間分だけ、第１のパルス信号に対して
第２のパルス信号が遅れて出力される。しかし、リード
・ライト動作は、リフレッシュ動作の後に続いて行われ
るので、リード・ライト動作のトリガーとなる第２のパ
ルス信号が、リフレッシュ動作のトリガーとなる第１の
パルス信号よりも遅れたとしても不都合はなく、動作速
度が損なわれることはない。従って、この構成によれ
ば、アドレス信号にノイズが含まれていて、このノイズ
によりアドレス信号に見かけ上の変化が生じたとして
も、リード・ライト動作による動作電流の発生を抑える
ことが可能となり、しかも通常時のリード・ライトの動
作速度を損なうことがない。
【００１８】また、前記半導体記憶装置において、前記
第２の信号変化検出回路系は、例えば、前記フィルタ回
路を通過したアドレス信号の変化を検出して、前記第１
の信号変化検出回路系を非活性状態に制御することを特
徴とする。この構成によれば、リフレッシュ動作に続く
リード・ライト動作中にアドレス信号にノイズが発生し
たとしても、第１の信号変化検出回路系から第１のパル
ス信号が出力されない。従ってリード・ライト動作中に
リフレッシュ動作が誤って起動されることがなく、デー
タの破壊を防止することが可能となる。
第２の信号変化検出回路系は、例えば、前記フィルタ回
路を通過したアドレス信号の変化を検出して、前記第１
の信号変化検出回路系を非活性状態に制御することを特
徴とする。この構成によれば、リフレッシュ動作に続く
リード・ライト動作中にアドレス信号にノイズが発生し
たとしても、第１の信号変化検出回路系から第１のパル
ス信号が出力されない。従ってリード・ライト動作中に
リフレッシュ動作が誤って起動されることがなく、デー
タの破壊を防止することが可能となる。
【００１９】さらに、前記半導体記憶装置において、例
えば、前記第１のパルス信号に基づき前記フレッシュ動
作を制御すると共に、前記第２のパルス信号に基づき前
記リード・ライト動作を制御する制御系（例えば後述す
るアドレスマルチプレクサ５を含む回路系に相当する構
成要素）を備えたことを特徴とする。この構成によれ
ば、第１のパルス信号をトリガーとしてリフレッシュ動
作を起動し、第２のパルス信号をトリガーとしてリード
・ライト動作を起動することが可能となる。
えば、前記第１のパルス信号に基づき前記フレッシュ動
作を制御すると共に、前記第２のパルス信号に基づき前
記リード・ライト動作を制御する制御系（例えば後述す
るアドレスマルチプレクサ５を含む回路系に相当する構
成要素）を備えたことを特徴とする。この構成によれ
ば、第１のパルス信号をトリガーとしてリフレッシュ動
作を起動し、第２のパルス信号をトリガーとしてリード
・ライト動作を起動することが可能となる。
【００２０】さらにまた、前記半導体記憶装置におい
て、前記制御系は、例えば、前記第１および第２のパル
ス信号に基づき、前記フィルタ回路を通過したアドレス
信号から生成されるリード・ライト用のアドレス信号、
または装置内部で予め生成されたリフレッシュ用のアド
レス信号の何れかを選択して、前記メモリセルアレイの
行を選択するためのロウデコーダ回路に供給するアドレ
スマルチプレクサ（例えば後述するアドレスマルチプレ
クサ５に相当する構成要素）を含んで構成されたことを
特徴とする。
て、前記制御系は、例えば、前記第１および第２のパル
ス信号に基づき、前記フィルタ回路を通過したアドレス
信号から生成されるリード・ライト用のアドレス信号、
または装置内部で予め生成されたリフレッシュ用のアド
レス信号の何れかを選択して、前記メモリセルアレイの
行を選択するためのロウデコーダ回路に供給するアドレ
スマルチプレクサ（例えば後述するアドレスマルチプレ
クサ５に相当する構成要素）を含んで構成されたことを
特徴とする。
【００２１】この構成によれば、外部から与えられるア
ドレス信号の変化が検出された場合、第１のパルス信号
に基づき、リフレッシュ用のアドレス信号をロウデコー
ダに供給し、第２のパルス信号に基づき、リード・ライ
ト用のアドレス信号をロウデコーダに供給することが可
能となる。従って、リフレッシュ動作およびリード・ラ
イト動作の各動作において、必要とされるアドレス信号
を得ることが可能となる。
ドレス信号の変化が検出された場合、第１のパルス信号
に基づき、リフレッシュ用のアドレス信号をロウデコー
ダに供給し、第２のパルス信号に基づき、リード・ライ
ト用のアドレス信号をロウデコーダに供給することが可
能となる。従って、リフレッシュ動作およびリード・ラ
イト動作の各動作において、必要とされるアドレス信号
を得ることが可能となる。
【００２２】さらにまた、前記半導体記憶装置におい
て、前記フィルタ回路は、例えば、除去の対象として想
定されたノイズのパルス幅に応じた遅延量を有する遅延
回路を含んで構成されたことを特徴とする。この構成に
よれば、フィルタでの遅延時間を、アドレス信号に含ま
れるノイズの除去に必要な必要最小限の量に抑えること
が可能となる。従って、フィルタ回路を含めた第２の信
号変化検出回路系の見かけ上の感度の低下を最小限に抑
えることが可能となる。
て、前記フィルタ回路は、例えば、除去の対象として想
定されたノイズのパルス幅に応じた遅延量を有する遅延
回路を含んで構成されたことを特徴とする。この構成に
よれば、フィルタでの遅延時間を、アドレス信号に含ま
れるノイズの除去に必要な必要最小限の量に抑えること
が可能となる。従って、フィルタ回路を含めた第２の信
号変化検出回路系の見かけ上の感度の低下を最小限に抑
えることが可能となる。
【００２３】さらにまた、前記半導体記憶装置におい
て、前記フィルタ回路は、外部から前記アドレス信号を
直接的に入力するフリップフロップからなることを特徴
とする。この構成によれば、フリップフロップの安定状
態が反転しない限り、ノイズは実質的に内部に侵入しな
い。従って、フィルタ回路を通過した信号の変化を検出
する第２の信号変化検出回路系の動作をより安定化する
ことが可能となる。さらにまた、前記半導体記憶装置に
おいて、前記フィルタ回路は、例えば、前記外部から与
えられたアドレス信号がＬレベルの場合、このアドレス
信号をＨレベルに変化させるノイズを除去する特性を有
することを特徴とする。この構成によれば、例えば、半
導体記憶装置内部のグランドレベルが変動した場合にア
ドレス信号に発生する見かけ上のノイズを除去すること
が可能となる。
て、前記フィルタ回路は、外部から前記アドレス信号を
直接的に入力するフリップフロップからなることを特徴
とする。この構成によれば、フリップフロップの安定状
態が反転しない限り、ノイズは実質的に内部に侵入しな
い。従って、フィルタ回路を通過した信号の変化を検出
する第２の信号変化検出回路系の動作をより安定化する
ことが可能となる。さらにまた、前記半導体記憶装置に
おいて、前記フィルタ回路は、例えば、前記外部から与
えられたアドレス信号がＬレベルの場合、このアドレス
信号をＨレベルに変化させるノイズを除去する特性を有
することを特徴とする。この構成によれば、例えば、半
導体記憶装置内部のグランドレベルが変動した場合にア
ドレス信号に発生する見かけ上のノイズを除去すること
が可能となる。
【００２４】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。 ＜実施の形態１＞この発明の実施の形態１に係る半導体
記憶装置は、ＤＲＡＭ（ダイナミック・ランダムアクセ
スメモリ）と同じメモリセルを用いながら、ＳＲＡＭ
（スタティク・ランダムアクセスメモリ）と同様の仕様
で動作するいわゆる疑似ＳＲＡＭであって、外部から入
力されたアドレス信号やチップセレクト信号の変化を検
出してパルス信号を生成し、このパルス信号をトリガー
としてリフレッシュ動作およびリード・ライト動作を同
一サイクル内で行い得るように構成されたものである。
なお、この発明において、「リード・ライト動作」は、
「リード動作」または「ライト動作」の何れかを意味す
るものとする。
の実施の形態を説明する。 ＜実施の形態１＞この発明の実施の形態１に係る半導体
記憶装置は、ＤＲＡＭ（ダイナミック・ランダムアクセ
スメモリ）と同じメモリセルを用いながら、ＳＲＡＭ
（スタティク・ランダムアクセスメモリ）と同様の仕様
で動作するいわゆる疑似ＳＲＡＭであって、外部から入
力されたアドレス信号やチップセレクト信号の変化を検
出してパルス信号を生成し、このパルス信号をトリガー
としてリフレッシュ動作およびリード・ライト動作を同
一サイクル内で行い得るように構成されたものである。
なお、この発明において、「リード・ライト動作」は、
「リード動作」または「ライト動作」の何れかを意味す
るものとする。
【００２５】図１に、この実施の形態１に係る半導体記
憶装置の全体構成を示す。同図において、アドレスＡＤ
Ｄは、外部からこの半導体記憶装置に与えられる信号で
あって、アドレス信号ＡＤＤ０〜ＡＤＤｎ（ｎ：自然
数）の各ビット信号からなり、後述するメモリセルアレ
イの行を指定するための行アドレスと、列を指定するた
めの列アドレスを含んでいる。アドレス入力系１は、ア
ドレスＡＤＤを当該半導体記憶装置の内部に取り込んで
ラッチし、内部のアドレス（以下、「ラッチアドレス」
と称す）ＬＡＤＤを生成するものである。このアドレス
入力系１と、後述するパルスジェネレータ３およびアド
レスマルチプレックサ５は、この発明の特徴部を構成す
る。
憶装置の全体構成を示す。同図において、アドレスＡＤ
Ｄは、外部からこの半導体記憶装置に与えられる信号で
あって、アドレス信号ＡＤＤ０〜ＡＤＤｎ（ｎ：自然
数）の各ビット信号からなり、後述するメモリセルアレ
イの行を指定するための行アドレスと、列を指定するた
めの列アドレスを含んでいる。アドレス入力系１は、ア
ドレスＡＤＤを当該半導体記憶装置の内部に取り込んで
ラッチし、内部のアドレス（以下、「ラッチアドレス」
と称す）ＬＡＤＤを生成するものである。このアドレス
入力系１と、後述するパルスジェネレータ３およびアド
レスマルチプレックサ５は、この発明の特徴部を構成す
る。
【００２６】パルスジェネレータ３は、チップセレクト
信号／ＣＳが活性状態にある場合に、ラッチアドレスＬ
ＡＤＤの変化を検出し、正のワンショットパルスをアド
レス変化検出信号φＡＴＤとして出力するものである。
また、このパルスジェネレータ３は、チップセレクト信
号／ＣＳが非活性状態（Ｈレベル）から活性状態（Ｌレ
ベル）に変化した場合にも正のワンショットパルスを出
力する。なお、このチップセレクト信号／ＣＳは、半導
体記憶装置の動作状態を制御するための最上位の制御信
号であって、Ｈレベルの場合に半導体記憶装置をスタン
バイ状態とし、Ｌレベルの場合にアクティブ状態とする
信号である。
信号／ＣＳが活性状態にある場合に、ラッチアドレスＬ
ＡＤＤの変化を検出し、正のワンショットパルスをアド
レス変化検出信号φＡＴＤとして出力するものである。
また、このパルスジェネレータ３は、チップセレクト信
号／ＣＳが非活性状態（Ｈレベル）から活性状態（Ｌレ
ベル）に変化した場合にも正のワンショットパルスを出
力する。なお、このチップセレクト信号／ＣＳは、半導
体記憶装置の動作状態を制御するための最上位の制御信
号であって、Ｈレベルの場合に半導体記憶装置をスタン
バイ状態とし、Ｌレベルの場合にアクティブ状態とする
信号である。
【００２７】リフレッシュ制御回路４は、リフレッシュ
動作時にメモリセルアレイの行を選択するためのリフレ
ッシュ用のアドレス（以下、「リフレッシュアドレス」
と称す）ＲＡＤＤを生成するアドレスカウンタと、リフ
レッシュの時間間隔を計時するためのリフレッシュタイ
マを内蔵している（何れも図示省略）。このリフレッシ
ュ制御回路４は、上述のパルスジェネレータ３から出力
されるアドレス変化検出信号φＡＴＤや、外部から与え
られる制御信号の一種であるライトイネーブル信号／Ｗ
Ｅに基づき、所定のタイミングでリフレッシュアドレス
ＲＡＤＤを自動的に発生し、汎用のＤＲＡＭにおけるセ
ルフリフレッシュと同様のリフレッシュ動作を実現す
る。
動作時にメモリセルアレイの行を選択するためのリフレ
ッシュ用のアドレス（以下、「リフレッシュアドレス」
と称す）ＲＡＤＤを生成するアドレスカウンタと、リフ
レッシュの時間間隔を計時するためのリフレッシュタイ
マを内蔵している（何れも図示省略）。このリフレッシ
ュ制御回路４は、上述のパルスジェネレータ３から出力
されるアドレス変化検出信号φＡＴＤや、外部から与え
られる制御信号の一種であるライトイネーブル信号／Ｗ
Ｅに基づき、所定のタイミングでリフレッシュアドレス
ＲＡＤＤを自動的に発生し、汎用のＤＲＡＭにおけるセ
ルフリフレッシュと同様のリフレッシュ動作を実現す
る。
【００２８】すなわち、リフレッシュ制御回路４は、外
部から最後にアクセス要求があってからの経過時間を計
時し、それが所定のリフレッシュ時間を越えた場合に内
部でセルフリフレッシュを起動させる。そのために、リ
フレッシュタイマは、アドレス変化検出信号φＡＴＤと
して正のパルスが出力される度にリセットされて計時を
再開するように構成される。このほか、リフレッシュタ
イマは、リフレッシュタイミングを制御するためのリフ
レッシュ制御信号ＲＥＦＡ，ＲＥＦＢを生成する。ここ
で、リフレッシュ制御信号ＲＥＦＡは、外部からのアク
セス要求に付随してリフレッシュを行うか否かを制御す
るための信号であって、この信号がＨレベルであればリ
フレッシュを行い、Ｌレベルであればリフレッシュを行
わない。一方、リフレッシュ制御信号ＲＥＦＢは、セル
フリフレッシュ動作を制御するために使用される信号で
ある。すなわち、リフレッシュ制御信号ＲＥＦＢとして
負のワンショットパルスが発生された場合にリフレッシ
ュが起動する。
部から最後にアクセス要求があってからの経過時間を計
時し、それが所定のリフレッシュ時間を越えた場合に内
部でセルフリフレッシュを起動させる。そのために、リ
フレッシュタイマは、アドレス変化検出信号φＡＴＤと
して正のパルスが出力される度にリセットされて計時を
再開するように構成される。このほか、リフレッシュタ
イマは、リフレッシュタイミングを制御するためのリフ
レッシュ制御信号ＲＥＦＡ，ＲＥＦＢを生成する。ここ
で、リフレッシュ制御信号ＲＥＦＡは、外部からのアク
セス要求に付随してリフレッシュを行うか否かを制御す
るための信号であって、この信号がＨレベルであればリ
フレッシュを行い、Ｌレベルであればリフレッシュを行
わない。一方、リフレッシュ制御信号ＲＥＦＢは、セル
フリフレッシュ動作を制御するために使用される信号で
ある。すなわち、リフレッシュ制御信号ＲＥＦＢとして
負のワンショットパルスが発生された場合にリフレッシ
ュが起動する。
【００２９】アドレスマルチプレクサ（ＭＵＸ）５は、
アドレス変化検出信号φＡＴＤ及びリフレッシュ制御信
号ＲＥＦＢのレベルに応じてラッチアドレスＬＡＤＤま
たはリフレッシュアドレスＲＡＤＤを適宜選択してアド
レスＭＡＤＤとしてロウデコーダ７に供給するものであ
る。すなわち、アドレス変化検出信号φＡＴＤがＬレベ
ルで且つリフレッシュ制御信号ＲＥＦＢがＨレベルであ
れば、アドレス変化検出信号φＡＴＤの立ち上がりから
予め決められた時間が経過した後に、ラッチアドレスＬ
ＡＤＤに含まれる行アドレスを選択して、これをアドレ
スＭＡＤＤとして出力する。また、アドレス変化検出信
号φＡＴＤがＨレベルであるか、またはリフレッシュ制
御信号ＲＥＦＢがＬレベルである場合には、アドレス変
化検出信号φＡＴＤの立ち下がりから予め決められた時
間が経過した後に、リフレッシュアドレスＲＡＤＤを選
択して、これをアドレスＭＡＤＤとして出力する。
アドレス変化検出信号φＡＴＤ及びリフレッシュ制御信
号ＲＥＦＢのレベルに応じてラッチアドレスＬＡＤＤま
たはリフレッシュアドレスＲＡＤＤを適宜選択してアド
レスＭＡＤＤとしてロウデコーダ７に供給するものであ
る。すなわち、アドレス変化検出信号φＡＴＤがＬレベ
ルで且つリフレッシュ制御信号ＲＥＦＢがＨレベルであ
れば、アドレス変化検出信号φＡＴＤの立ち上がりから
予め決められた時間が経過した後に、ラッチアドレスＬ
ＡＤＤに含まれる行アドレスを選択して、これをアドレ
スＭＡＤＤとして出力する。また、アドレス変化検出信
号φＡＴＤがＨレベルであるか、またはリフレッシュ制
御信号ＲＥＦＢがＬレベルである場合には、アドレス変
化検出信号φＡＴＤの立ち下がりから予め決められた時
間が経過した後に、リフレッシュアドレスＲＡＤＤを選
択して、これをアドレスＭＡＤＤとして出力する。
【００３０】次に、メモリセルアレイ６は、汎用のＤＲ
ＡＭと同様に、データ記憶用のキャパシタを含むメモリ
セル（１キャパシタ・１トランジスタ型）を行列状に配
列して構成され、その行方向および列方向にそれぞれワ
ード線およびビット線（またはビット線対）が配線され
ており、これらワード線とビット線との所定の交差部に
メモリセルが配置されている。ロウデコーダ７は、後述
するロウ制御回路１３から出力されるロウイネーブル信
号ＲＥがＨレベルの場合にアドレスＭＡＤＤをデコード
し、このアドレスＭＡＤＤで指定された行に属するワー
ド線をＨレベルに駆動する。なお、ワード線のＨレベル
は、後述するブースト電源１５から供給される昇圧電位
で規定される。カラムデコーダ８は、後述するカラム制
御回路１４から出力されるカラムイネーブル信号ＣＥが
Ｈレベルの場合、ラッチアドレスＬＡＤＤに含まれる列
アドレスをデコードし、この列アドレスで指定された列
に属するビット線を選択するためのカラム選択信号（図
示省略）を生成する。
ＡＭと同様に、データ記憶用のキャパシタを含むメモリ
セル（１キャパシタ・１トランジスタ型）を行列状に配
列して構成され、その行方向および列方向にそれぞれワ
ード線およびビット線（またはビット線対）が配線され
ており、これらワード線とビット線との所定の交差部に
メモリセルが配置されている。ロウデコーダ７は、後述
するロウ制御回路１３から出力されるロウイネーブル信
号ＲＥがＨレベルの場合にアドレスＭＡＤＤをデコード
し、このアドレスＭＡＤＤで指定された行に属するワー
ド線をＨレベルに駆動する。なお、ワード線のＨレベル
は、後述するブースト電源１５から供給される昇圧電位
で規定される。カラムデコーダ８は、後述するカラム制
御回路１４から出力されるカラムイネーブル信号ＣＥが
Ｈレベルの場合、ラッチアドレスＬＡＤＤに含まれる列
アドレスをデコードし、この列アドレスで指定された列
に属するビット線を選択するためのカラム選択信号（図
示省略）を生成する。
【００３１】センスアンプ・リセット回路９は、図示を
省略したセンスアンプ、カラムスイッチおよびプリチャ
ージ回路から構成される。このうち、カラムスイッチ
は、カラムデコーダ８の出力するカラム選択信号で指定
されたセンスアンプとバスＷＲＢとの間を接続する。セ
ンスアンプは、センスアンプイネーブル信号ＳＥがＨレ
ベルにある場合、リード動作時にビット線の電位をセン
ス・増幅してバスＷＲＢに出力し、ライト動作時にはバ
スＷＲＢに供給された書き込みデータをメモリセルに書
き込む。プリチャージ回路は、ロウ制御回路１３から出
力されるプリチャージイネーブル信号ＰＥがＨレベルの
場合にビット線の電位を所定電位（例えば、電源電圧Ｖ
ｄｄの１／２の電位）にプリチャージする。Ｉ／Ｏバッ
ファ（入出力バッファ）１０は、後述するＲ／Ｗ制御回
路１１から出力される制御信号ＣＷＯのレベルに応じて
外部との間でデータの入出力を行う。
省略したセンスアンプ、カラムスイッチおよびプリチャ
ージ回路から構成される。このうち、カラムスイッチ
は、カラムデコーダ８の出力するカラム選択信号で指定
されたセンスアンプとバスＷＲＢとの間を接続する。セ
ンスアンプは、センスアンプイネーブル信号ＳＥがＨレ
ベルにある場合、リード動作時にビット線の電位をセン
ス・増幅してバスＷＲＢに出力し、ライト動作時にはバ
スＷＲＢに供給された書き込みデータをメモリセルに書
き込む。プリチャージ回路は、ロウ制御回路１３から出
力されるプリチャージイネーブル信号ＰＥがＨレベルの
場合にビット線の電位を所定電位（例えば、電源電圧Ｖ
ｄｄの１／２の電位）にプリチャージする。Ｉ／Ｏバッ
ファ（入出力バッファ）１０は、後述するＲ／Ｗ制御回
路１１から出力される制御信号ＣＷＯのレベルに応じて
外部との間でデータの入出力を行う。
【００３２】次に、Ｒ／Ｗ(Read/Write)制御回路１１
は、チップセレクト信号／ＣＳ、ライトイネーブル信号
／ＷＥおよび出力イネーブル信号ＯＥに基づいて、リー
ド動作およびライト動作を制御するための制御信号ＣＷ
Ｏを生成してＩ／Ｏバッファ１０に与える。ラッチ制御
回路１２は、アドレス変化検出信号φＡＴＤの立ち下が
りエッジをトリガーとしてラッチ制御信号ＬＣ（正のワ
ンショットパルス）を発生する。ロウ制御回路１３は、
上述のリフレッシュ制御信号ＲＥＦＡ、リフレッシュ制
御信号ＲＥＦＢ、アドレス変化検出信号φＡＴＤ、およ
びライトイネーブル信号／ＷＥに基づいて、ロウイネー
ブル信号ＲＥ、センスアンプイネーブル信号ＳＥ、プリ
チャージイネーブル信号ＰＥ、および制御信号ＣＣを生
成する。
は、チップセレクト信号／ＣＳ、ライトイネーブル信号
／ＷＥおよび出力イネーブル信号ＯＥに基づいて、リー
ド動作およびライト動作を制御するための制御信号ＣＷ
Ｏを生成してＩ／Ｏバッファ１０に与える。ラッチ制御
回路１２は、アドレス変化検出信号φＡＴＤの立ち下が
りエッジをトリガーとしてラッチ制御信号ＬＣ（正のワ
ンショットパルス）を発生する。ロウ制御回路１３は、
上述のリフレッシュ制御信号ＲＥＦＡ、リフレッシュ制
御信号ＲＥＦＢ、アドレス変化検出信号φＡＴＤ、およ
びライトイネーブル信号／ＷＥに基づいて、ロウイネー
ブル信号ＲＥ、センスアンプイネーブル信号ＳＥ、プリ
チャージイネーブル信号ＰＥ、および制御信号ＣＣを生
成する。
【００３３】カラム制御回路１４は、制御信号ＣＣに基
づいてカラムイネーブル信号ＣＥを生成する。ブースト
電源１５は、メモリセルアレイ６内のワード線に印加さ
れる昇圧電位をロウデコーダ７に供給する電源である。
また、基板電圧発生回路１６は、メモリセルが形成され
ているウェルまたは半導体基板に印加される電位を発生
させる。リファレンス電圧発生回路１７は、メモリセル
アレイ６やセンスアンプ・リセット回路９内で使用され
るリファレンス電圧を発生する。
づいてカラムイネーブル信号ＣＥを生成する。ブースト
電源１５は、メモリセルアレイ６内のワード線に印加さ
れる昇圧電位をロウデコーダ７に供給する電源である。
また、基板電圧発生回路１６は、メモリセルが形成され
ているウェルまたは半導体基板に印加される電位を発生
させる。リファレンス電圧発生回路１７は、メモリセル
アレイ６やセンスアンプ・リセット回路９内で使用され
るリファレンス電圧を発生する。
【００３４】次に、図２を参照して、本発明の特徴部を
なすアドレス入力系１と、パルスジェネレータ３と、ア
ドレスマルチプレクサ５について説明する。図２は、外
部から与えられるアドレスＡＤＤのうち、最下位ビット
のアドレス信号ＡＤＤ０に関わる回路系のみを示す。ア
ドレス入力系１は、入力バッファ１０１と、ノイズフィ
ルタ１０２と、ラッチ１０３とを含んで構成される。入
力バッファ１０１は、外部から与えられるアドレス信号
ＡＤＤ０を受けて、これを装置内部に適合する信号に変
換するものである。
なすアドレス入力系１と、パルスジェネレータ３と、ア
ドレスマルチプレクサ５について説明する。図２は、外
部から与えられるアドレスＡＤＤのうち、最下位ビット
のアドレス信号ＡＤＤ０に関わる回路系のみを示す。ア
ドレス入力系１は、入力バッファ１０１と、ノイズフィ
ルタ１０２と、ラッチ１０３とを含んで構成される。入
力バッファ１０１は、外部から与えられるアドレス信号
ＡＤＤ０を受けて、これを装置内部に適合する信号に変
換するものである。
【００３５】ノイズフィルタ１０２は、入力バッファ１
０１により外部から取り込まれたアドレス信号に含まれ
る高周波成分のノイズを除去するものである。このノイ
ズフィルタ１０２の具体的な構成については後述する。
ラッチ１０３は、ノイズフィルタ１０２によりノイズが
除去されたアドレス信号を、図１に示すラッチ制御回路
１２から出力されるラッチ制御信号ＬＣの立ち上がりで
ラッチし、これをラッチアドレスＬＡＤＤとして出力す
るものである。図２では省略しているが、アドレス入力
系１には、他のアドレス信号ＡＤＤ１〜ＡＤＤｎについ
ても、アドレス信号ＡＤＤ０について設けられた回路要
素と同様の要素が設けられている。
０１により外部から取り込まれたアドレス信号に含まれ
る高周波成分のノイズを除去するものである。このノイ
ズフィルタ１０２の具体的な構成については後述する。
ラッチ１０３は、ノイズフィルタ１０２によりノイズが
除去されたアドレス信号を、図１に示すラッチ制御回路
１２から出力されるラッチ制御信号ＬＣの立ち上がりで
ラッチし、これをラッチアドレスＬＡＤＤとして出力す
るものである。図２では省略しているが、アドレス入力
系１には、他のアドレス信号ＡＤＤ１〜ＡＤＤｎについ
ても、アドレス信号ＡＤＤ０について設けられた回路要
素と同様の要素が設けられている。
【００３６】パルスジェネレータ３は、アドレス変化検
出回路（ＡＴＤ回路）３１１，３２１と、パルス合成回
路３１２，３２２を含んで構成される。ここで、アドレ
ス変化検出回路３１１は、ノイズフィルタ１０２の通過
前のアドレス信号ＡＤＤ０の変化を検出してワンショッ
トパルスを出力するものであり、アドレス変化検出回路
３２１は、ノイズフィルタ１０２の通過後のラッチアド
レス信号ＬＡＤＤ０の変化（遷移）を検出してワンショ
ットパルスを出力するものである。この例では、アドレ
ス信号ＡＤＤ０について設けられたアドレス変化検出回
路３１１，３２１のみが示されているが、他のアドレス
信号ＡＤＤ１〜ＡＤＤｎについても同様にアドレス変化
検出回路が設けられている。
出回路（ＡＴＤ回路）３１１，３２１と、パルス合成回
路３１２，３２２を含んで構成される。ここで、アドレ
ス変化検出回路３１１は、ノイズフィルタ１０２の通過
前のアドレス信号ＡＤＤ０の変化を検出してワンショッ
トパルスを出力するものであり、アドレス変化検出回路
３２１は、ノイズフィルタ１０２の通過後のラッチアド
レス信号ＬＡＤＤ０の変化（遷移）を検出してワンショ
ットパルスを出力するものである。この例では、アドレ
ス信号ＡＤＤ０について設けられたアドレス変化検出回
路３１１，３２１のみが示されているが、他のアドレス
信号ＡＤＤ１〜ＡＤＤｎについても同様にアドレス変化
検出回路が設けられている。
【００３７】パルス合成回路３１２は、アドレス信号Ａ
ＤＤ０について設けられたアドレス変化検出回路３１１
から出力されるワンショットパルスに加えて、上述のア
ドレス変化検出回路３１１に相当するものとしてアドレ
ス信号ＡＤＤ１〜ＡＤＤｎについて設けられた各アドレ
ス変化検出回路から出力されるワンショットパルスを合
成するものである。このパルス合成回路３１２は、ノイ
ズフィルタを通過する前のアドレス信号ＡＤＤ０〜ＡＤ
Ｄｎの何れかが変化した場合にアドレス変化検出信号φ
ＡＴＤ１としてワンショットパルスを出力する。また、
このパルス合成回路３１２は、後述するパルス合成回路
３２２から出力されるアドレス変化検出信号φＡＴＤ２
を受けて、リード・ライト動作中の一定期間、強制的に
非活性状態となるように構成される。
ＤＤ０について設けられたアドレス変化検出回路３１１
から出力されるワンショットパルスに加えて、上述のア
ドレス変化検出回路３１１に相当するものとしてアドレ
ス信号ＡＤＤ１〜ＡＤＤｎについて設けられた各アドレ
ス変化検出回路から出力されるワンショットパルスを合
成するものである。このパルス合成回路３１２は、ノイ
ズフィルタを通過する前のアドレス信号ＡＤＤ０〜ＡＤ
Ｄｎの何れかが変化した場合にアドレス変化検出信号φ
ＡＴＤ１としてワンショットパルスを出力する。また、
このパルス合成回路３１２は、後述するパルス合成回路
３２２から出力されるアドレス変化検出信号φＡＴＤ２
を受けて、リード・ライト動作中の一定期間、強制的に
非活性状態となるように構成される。
【００３８】パルス合成回路３２２は、アドレス信号Ａ
ＤＤ０について設けられたアドレス変化検出回路３２１
から出力されるワンショットパルスに加えて、上述のア
ドレス変化検出回路３２１に相当するものとしてアドレ
ス信号ＡＤＤ１〜ＡＤＤｎについて設けられた各アドレ
ス変化検出回路から出力されるワンショットパルスを合
成するものである。このパルス合成回路３２２は、ノイ
ズフィルタ回路１０２を通過したラッチアドレス信号Ｌ
ＡＤＤ０〜ＬＡＤＤｎの何れかが変化した場合にアドレ
ス変化検出信号φＡＴＤ２としてワンショットパルスを
出力する。これらパルス合成回路３１２，３２２からそ
れぞれ出力されるアドレス変化検出信号φＡＴＤ１，φ
ＡＴＤ２は、アドレス変化検出信号φＡＴＤとしてアド
レスマルチプレクサ５に与えられる。
ＤＤ０について設けられたアドレス変化検出回路３２１
から出力されるワンショットパルスに加えて、上述のア
ドレス変化検出回路３２１に相当するものとしてアドレ
ス信号ＡＤＤ１〜ＡＤＤｎについて設けられた各アドレ
ス変化検出回路から出力されるワンショットパルスを合
成するものである。このパルス合成回路３２２は、ノイ
ズフィルタ回路１０２を通過したラッチアドレス信号Ｌ
ＡＤＤ０〜ＬＡＤＤｎの何れかが変化した場合にアドレ
ス変化検出信号φＡＴＤ２としてワンショットパルスを
出力する。これらパルス合成回路３１２，３２２からそ
れぞれ出力されるアドレス変化検出信号φＡＴＤ１，φ
ＡＴＤ２は、アドレス変化検出信号φＡＴＤとしてアド
レスマルチプレクサ５に与えられる。
【００３９】アドレスマルチプレクサ５は、パルスジェ
ネレータ３から与えられたアドレス変化検出信号φＡＴ
Ｄに基づき、ラッチアドレス信号ＬＡＤＤ０またはリフ
レッシュアドレス信号ＲＡＤＤ０の何れかを選択してア
ドレスＭＡＤＤ０として出力するスイッチ回路５１を含
んで構成される。この例では、スイッチ回路３０１のみ
が示されているが、他のラッチアドレス信号ＬＡＤＤ１
〜ＬＡＤＤｎおよびリフレッシュアドレス信号ＲＡＤＤ
１〜ＲＡＤＤｎについても、スイッチ回路５０１と同様
のものがアドレスマルチプレクサ５内に設けられてい
る。
ネレータ３から与えられたアドレス変化検出信号φＡＴ
Ｄに基づき、ラッチアドレス信号ＬＡＤＤ０またはリフ
レッシュアドレス信号ＲＡＤＤ０の何れかを選択してア
ドレスＭＡＤＤ０として出力するスイッチ回路５１を含
んで構成される。この例では、スイッチ回路３０１のみ
が示されているが、他のラッチアドレス信号ＬＡＤＤ１
〜ＬＡＤＤｎおよびリフレッシュアドレス信号ＲＡＤＤ
１〜ＲＡＤＤｎについても、スイッチ回路５０１と同様
のものがアドレスマルチプレクサ５内に設けられてい
る。
【００４０】図３（ａ）に、ノイズフィルタ１０２の構
成例を示す。図３（ａ）では、図１に示した構成のう
ち、入力バッファ１０１からラッチ１０３までの回路を
示している。同図に示すように、ノイズフィルタ回路１
０２は、抵抗１０２１および容量１０２２から構成され
る。このノイズフィルタ回路１０２は、抵抗１０２１お
よび容量１０２２により信号遅延を生じさせるため、遅
延回路としても把握される。したがって、ノイズフィル
タ回路１０２のフィルタ特性は、遅延回路の遅延時間と
しても表現できる。この実施の形態１では、ノイズフィ
ルタ回路１０２の特性として、除去の対象として想定さ
れたアドレス信号ＡＤＤ０〜ＡＤＤｎ上のノイズのパル
ス幅に応じた遅延量を設定する。
成例を示す。図３（ａ）では、図１に示した構成のう
ち、入力バッファ１０１からラッチ１０３までの回路を
示している。同図に示すように、ノイズフィルタ回路１
０２は、抵抗１０２１および容量１０２２から構成され
る。このノイズフィルタ回路１０２は、抵抗１０２１お
よび容量１０２２により信号遅延を生じさせるため、遅
延回路としても把握される。したがって、ノイズフィル
タ回路１０２のフィルタ特性は、遅延回路の遅延時間と
しても表現できる。この実施の形態１では、ノイズフィ
ルタ回路１０２の特性として、除去の対象として想定さ
れたアドレス信号ＡＤＤ０〜ＡＤＤｎ上のノイズのパル
ス幅に応じた遅延量を設定する。
【００４１】図３（ｂ）に、この種のノイズフィルタ回
路の他の構成例を示す。同図に示すノイズフィルタ回路
１０２０は、外部から与えられたアドレス信号がＬレベ
ルの場合に、このアドレス信号をＨレベルに変化させる
ノイズを除去する特性を有するものであって、上述の抵
抗１０２１および容量１０２２からなる遅延回路に加
え、ｎ型ＭＯＳトランジスタ１０２３と、ｐ型ＭＯＳト
ランジスタ１０２４から構成される。すなわち、抵抗１
０２１の入力端と接地との間にはｎ型ＭＯＳトランジス
タ１０２３のドレインおよびソースがそれぞれ接続され
る。
路の他の構成例を示す。同図に示すノイズフィルタ回路
１０２０は、外部から与えられたアドレス信号がＬレベ
ルの場合に、このアドレス信号をＨレベルに変化させる
ノイズを除去する特性を有するものであって、上述の抵
抗１０２１および容量１０２２からなる遅延回路に加
え、ｎ型ＭＯＳトランジスタ１０２３と、ｐ型ＭＯＳト
ランジスタ１０２４から構成される。すなわち、抵抗１
０２１の入力端と接地との間にはｎ型ＭＯＳトランジス
タ１０２３のドレインおよびソースがそれぞれ接続され
る。
【００４２】また、抵抗１０２１の出力端と電源の間に
は、ｐ型ＭＯＳトランジスタ１０２４のドレインおよび
ソースがそれぞれ接続され、そのゲートは、上述のｎ型
ＭＯＳトランジスタ１０２３のゲートと共に入力バッフ
ァの出力部に接続される。このノイズフィルタ回路１０
２０についても、上述のノイズフィルタ回路１０２と同
様に、抵抗１０２１および容量１０２２から構成される
遅延回路の遅延量が設定される。この他、後述する図７
に示すように、２つのインバータをクロスカップルさせ
たフリップフロップをノイズフィルタ回路として使用す
ることもできる。この場合、フリップフロップの入力と
出力との間のヒステリシスを利用してフィルタ特性が実
現される。
は、ｐ型ＭＯＳトランジスタ１０２４のドレインおよび
ソースがそれぞれ接続され、そのゲートは、上述のｎ型
ＭＯＳトランジスタ１０２３のゲートと共に入力バッフ
ァの出力部に接続される。このノイズフィルタ回路１０
２０についても、上述のノイズフィルタ回路１０２と同
様に、抵抗１０２１および容量１０２２から構成される
遅延回路の遅延量が設定される。この他、後述する図７
に示すように、２つのインバータをクロスカップルさせ
たフリップフロップをノイズフィルタ回路として使用す
ることもできる。この場合、フリップフロップの入力と
出力との間のヒステリシスを利用してフィルタ特性が実
現される。
【００４３】次に、この実施の形態１にかかる半導体記
憶装置の動作を説明する。まず、図２および図４を参照
して、外部から与えられるアドレスにノイズが存在しな
い状態でのリード動作（ノーマル・リード）を説明す
る。なお、以下の説明では、外部からアクセスがあった
場合には、同一サイクル内で、まずリフレッシュ動作が
行われ、続いてリード動作またはライト動作が行われる
ものとする。また、説明の簡略のため、外部から与えら
れるアドレス信号ＡＤＤ０のみが変化するものとする。
憶装置の動作を説明する。まず、図２および図４を参照
して、外部から与えられるアドレスにノイズが存在しな
い状態でのリード動作（ノーマル・リード）を説明す
る。なお、以下の説明では、外部からアクセスがあった
場合には、同一サイクル内で、まずリフレッシュ動作が
行われ、続いてリード動作またはライト動作が行われる
ものとする。また、説明の簡略のため、外部から与えら
れるアドレス信号ＡＤＤ０のみが変化するものとする。
【００４４】まず、時刻ｔ１において、アドレス信号Ａ
ＤＤ０が変化してアドレスＡＤＤがそれまでの値「Ａｎ
−１」から「Ａｎ］に変化を開始するとともに、図示し
ないチップセレクト信号／ＣＳが活性化される。なお、
複数のアドレス信号が変化するものとした場合、アドレ
スＡＤＤの値Ａｎは、スキュー期間ＴSKEWを経て確定す
る。時刻ｔ１で変化したアドレスＡＤＤ０は、入力バッ
ファ１０１を介して当該半導体記憶装置の内部に取り込
まれ、ノイズフィルタ回路１０２と、スルー状態にある
ラッチ１０３とを経て、ラッチアドレス信号ＬＡＤＤ０
としてアドレス入力系１から出力される。同様に、他の
アドレス信号ＡＤＤ１〜ＡＤＤｎについても変化があっ
た場合には、その変化に応じたラッチアドレス信号ＬＡ
ＤＤ１〜ＬＡＤＤｎが出力される。アドレス信号に変化
がない場合には、それまでのラッチアドレスが継続され
る。
ＤＤ０が変化してアドレスＡＤＤがそれまでの値「Ａｎ
−１」から「Ａｎ］に変化を開始するとともに、図示し
ないチップセレクト信号／ＣＳが活性化される。なお、
複数のアドレス信号が変化するものとした場合、アドレ
スＡＤＤの値Ａｎは、スキュー期間ＴSKEWを経て確定す
る。時刻ｔ１で変化したアドレスＡＤＤ０は、入力バッ
ファ１０１を介して当該半導体記憶装置の内部に取り込
まれ、ノイズフィルタ回路１０２と、スルー状態にある
ラッチ１０３とを経て、ラッチアドレス信号ＬＡＤＤ０
としてアドレス入力系１から出力される。同様に、他の
アドレス信号ＡＤＤ１〜ＡＤＤｎについても変化があっ
た場合には、その変化に応じたラッチアドレス信号ＬＡ
ＤＤ１〜ＬＡＤＤｎが出力される。アドレス信号に変化
がない場合には、それまでのラッチアドレスが継続され
る。
【００４５】次に、パルスジェネレータ３を構成するア
ドレス変化検出回路３１１は、入力バッファ１０１の出
力信号として現れるアドレス信号ＡＤＤ０が変化する
と、この変化を検出してワンショットパルスを出力す
る。一方のアドレス変化検出回路３２１は、外部のアド
レス信号ＡＤＤ０の変化に応じてラッチアドレス信号Ｌ
ＡＤＤ０が変化すると、この変化を検出してワンショッ
トパルスを出力する。このとき、ラッチアドレス信号Ｌ
ＡＤＤ０は、入力バッファ１０１の出力信号として現れ
るアドレス信号ＡＤＤ０に対し、概ねノイズフィルタ回
路１０２での遅延量分だけ遅れて変化するので、アドレ
ス変化検出回路３１１が出力するワンショットパルスに
対して、アドレス変化検出回路３２１が出力するワンシ
ョットパルスも同様に遅延する。
ドレス変化検出回路３１１は、入力バッファ１０１の出
力信号として現れるアドレス信号ＡＤＤ０が変化する
と、この変化を検出してワンショットパルスを出力す
る。一方のアドレス変化検出回路３２１は、外部のアド
レス信号ＡＤＤ０の変化に応じてラッチアドレス信号Ｌ
ＡＤＤ０が変化すると、この変化を検出してワンショッ
トパルスを出力する。このとき、ラッチアドレス信号Ｌ
ＡＤＤ０は、入力バッファ１０１の出力信号として現れ
るアドレス信号ＡＤＤ０に対し、概ねノイズフィルタ回
路１０２での遅延量分だけ遅れて変化するので、アドレ
ス変化検出回路３１１が出力するワンショットパルスに
対して、アドレス変化検出回路３２１が出力するワンシ
ョットパルスも同様に遅延する。
【００４６】次に、パルス合成回路３１２は、アドレス
変化検出回路３１１からのワンショットパルスを受け、
このワンショットパルスをアドレス変化検出信号φＡＴ
Ｄ１として合成して出力する。アドレスマルチプレクサ
５を構成するスイッチ回路５０１は、このアドレス変化
検出信号φＡＴＤ１を受け、アドレスＭＡＤＤ０とし
て、上述のリフレッシュ制御回路４から与えられるリフ
レッシュアドレスＲＡＤＤ０を選択して出力する。アド
レスマルチプレクサ５は、このアドレスＭＡＤＤ０に加
えて、リフレッシュ制御回路４から与えられる他のリフ
レッシュアドレスＲＡＤＤ１〜ＲＡＤＤｎを選択してア
ドレスＭＡＤＤ１〜ＭＡＤＤｎとして同様に出力する。
そして、アドレス変化検出信号φＡＴＤ１の立ち上がり
エッジを起点とする所定のタイミングで、アドレスＭＡ
ＤＤで特定されるワード線ＷＬが選択的にＨレベルに駆
動されて１行分のメモリセルが選択された後、センスア
ンプイネーブル信号ＳＥが活性化されてセンスアンプが
動作することによりデータの増幅が行われ、一連のリフ
レッシュ動作が行われる。
変化検出回路３１１からのワンショットパルスを受け、
このワンショットパルスをアドレス変化検出信号φＡＴ
Ｄ１として合成して出力する。アドレスマルチプレクサ
５を構成するスイッチ回路５０１は、このアドレス変化
検出信号φＡＴＤ１を受け、アドレスＭＡＤＤ０とし
て、上述のリフレッシュ制御回路４から与えられるリフ
レッシュアドレスＲＡＤＤ０を選択して出力する。アド
レスマルチプレクサ５は、このアドレスＭＡＤＤ０に加
えて、リフレッシュ制御回路４から与えられる他のリフ
レッシュアドレスＲＡＤＤ１〜ＲＡＤＤｎを選択してア
ドレスＭＡＤＤ１〜ＭＡＤＤｎとして同様に出力する。
そして、アドレス変化検出信号φＡＴＤ１の立ち上がり
エッジを起点とする所定のタイミングで、アドレスＭＡ
ＤＤで特定されるワード線ＷＬが選択的にＨレベルに駆
動されて１行分のメモリセルが選択された後、センスア
ンプイネーブル信号ＳＥが活性化されてセンスアンプが
動作することによりデータの増幅が行われ、一連のリフ
レッシュ動作が行われる。
【００４７】一方、パルス合成回路３２２は、概ねノイ
ズフィルタ１０２での遅延量分だけ遅れて、アドレス変
化検出回路３２１から出力されるワンショットパルスを
受け、このワンショットパルスをアドレス変化検出信号
φＡＴＤ２として合成して出力する。アドレスマルチプ
レクサ５を構成するスイッチ回路５０１は、このアドレ
ス変化検出信号φＡＴＤ２を受けて、アドレスＭＡＤＤ
０として、アドレス入力系１から出力されるラッチアド
レスＬＡＤＤ０を選択して出力する。このアドレスＭＡ
ＤＤ０に加えて、アドレスマルチプレクサ５は、アドレ
ス入力系１から与えられる他のラッチアドレスＬＡＤＤ
１〜ＬＡＤＤｎをアドレスＭＡＤＤ１〜ＭＡＤＤｎとし
て同様に出力する。
ズフィルタ１０２での遅延量分だけ遅れて、アドレス変
化検出回路３２１から出力されるワンショットパルスを
受け、このワンショットパルスをアドレス変化検出信号
φＡＴＤ２として合成して出力する。アドレスマルチプ
レクサ５を構成するスイッチ回路５０１は、このアドレ
ス変化検出信号φＡＴＤ２を受けて、アドレスＭＡＤＤ
０として、アドレス入力系１から出力されるラッチアド
レスＬＡＤＤ０を選択して出力する。このアドレスＭＡ
ＤＤ０に加えて、アドレスマルチプレクサ５は、アドレ
ス入力系１から与えられる他のラッチアドレスＬＡＤＤ
１〜ＬＡＤＤｎをアドレスＭＡＤＤ１〜ＭＡＤＤｎとし
て同様に出力する。
【００４８】次に、アドレス変化検出信号φＡＴＤ２の
立ち下がりエッジを起点とする所定のタイミング（時刻
ｔ４）でラッチ制御信号ＬＣが活性化されてＨレベルに
遷移する。ラッチ１０３は、このときのアドレスＡＤＤ
の値Ａｎをラッチする。この後、ラッチ制御信号ＬＣの
立ち上がりエッジを起点とする所定のタイミングで、ア
ドレスＭＡＤＤに含まれる行アドレスで特定されるワー
ド線ＷＬが選択的にＨレベルに駆動され、１行分のメモ
リセルのデータが各ビット線に出力される。この後、セ
ンスアンプイネーブル信号ＳＥが活性化されてセンスア
ンプが動作してデータの増幅が行われ、Ｉ／Ｏバッファ
１０を介してデータＤＯＵＴとして外部に出力される。
立ち下がりエッジを起点とする所定のタイミング（時刻
ｔ４）でラッチ制御信号ＬＣが活性化されてＨレベルに
遷移する。ラッチ１０３は、このときのアドレスＡＤＤ
の値Ａｎをラッチする。この後、ラッチ制御信号ＬＣの
立ち上がりエッジを起点とする所定のタイミングで、ア
ドレスＭＡＤＤに含まれる行アドレスで特定されるワー
ド線ＷＬが選択的にＨレベルに駆動され、１行分のメモ
リセルのデータが各ビット線に出力される。この後、セ
ンスアンプイネーブル信号ＳＥが活性化されてセンスア
ンプが動作してデータの増幅が行われ、Ｉ／Ｏバッファ
１０を介してデータＤＯＵＴとして外部に出力される。
【００４９】ここで、パルス合成回路３２２は、アドレ
ス変化検出回路３２１からワンショットパルスを受けた
場合、パルス合成回路３１２を非活性状態に強制的に制
御する。これにより、リード動作がなされている間に、
仮に外部のアドレスＡＤＤが変化したとしても、パルス
合成回路３１２は、この変化に応答せず、アドレス変化
検出信号φＡＴＤ１を出力しない。したがって、リード
動作の期間中にリフレッシュ動作が誤って起動して通常
のリード動作を阻害することがなく、データの破壊を防
止することができる。なお、ライト動作については、外
部から与えられるデータをメモリセルに書き込む点を除
いて、上述のリード動作と同様である。
ス変化検出回路３２１からワンショットパルスを受けた
場合、パルス合成回路３１２を非活性状態に強制的に制
御する。これにより、リード動作がなされている間に、
仮に外部のアドレスＡＤＤが変化したとしても、パルス
合成回路３１２は、この変化に応答せず、アドレス変化
検出信号φＡＴＤ１を出力しない。したがって、リード
動作の期間中にリフレッシュ動作が誤って起動して通常
のリード動作を阻害することがなく、データの破壊を防
止することができる。なお、ライト動作については、外
部から与えられるデータをメモリセルに書き込む点を除
いて、上述のリード動作と同様である。
【００５０】このように、通常のリード・ライト動作で
は、パルス合成回路３１２から出力されるアドレス変化
検出信号φＡＴＤ１をトリガーとしてリフレッシュ動作
が行われ、この後、パルス合成回路３２２から出力され
るアドレス変化検出信号φＡＴＤ２をトリガーとしてリ
ード・ライト動作が行われる。このとき、リード・ライ
ト動作のトリガーとなるアドレス変化検出信号φＡＴＤ
２は、リフレッシュ動作のトリガーとなるアドレス変化
検出信号φＡＴＤ１より遅れて出力されるが、そもそ
も、リード・ライト動作は、リフレッシュ動作の後に行
われるのであるから、アドレス変化検出信号φＡＴＤ２
がアドレス変化検出信号φＡＴＤ１より遅れて出力され
たとしても、これにより半導体記憶装置の動作速度が阻
害されることはない。以上説明したように、正規のアド
レスの変化に対しては、同一サイクル中に、リフレッシ
ュ動作とリード動作とが順次連続して行われる。
は、パルス合成回路３１２から出力されるアドレス変化
検出信号φＡＴＤ１をトリガーとしてリフレッシュ動作
が行われ、この後、パルス合成回路３２２から出力され
るアドレス変化検出信号φＡＴＤ２をトリガーとしてリ
ード・ライト動作が行われる。このとき、リード・ライ
ト動作のトリガーとなるアドレス変化検出信号φＡＴＤ
２は、リフレッシュ動作のトリガーとなるアドレス変化
検出信号φＡＴＤ１より遅れて出力されるが、そもそ
も、リード・ライト動作は、リフレッシュ動作の後に行
われるのであるから、アドレス変化検出信号φＡＴＤ２
がアドレス変化検出信号φＡＴＤ１より遅れて出力され
たとしても、これにより半導体記憶装置の動作速度が阻
害されることはない。以上説明したように、正規のアド
レスの変化に対しては、同一サイクル中に、リフレッシ
ュ動作とリード動作とが順次連続して行われる。
【００５１】次に、図２および図５を参照して、外部か
ら与えられるアドレスＡＤＤにノイズが含まれる場合の
動作を説明する。以下の説明では、説明を簡略化するた
め、アドレスＡＤＤの値Ａｎが保持されている状態でア
ドレス信号ＡＤＤ０にノイズが発生するものとする。図
５において、時刻ｔ１１でアドレス信号ＡＤＤ０にノイ
ズが発生すると、アドレスＡＤＤが一時的に変化する。
このノイズを含むアドレス信号ＡＤＤ０は、入力バッフ
ァ１０１を介して装置内部に取り込まれ、ノイズフィル
タ回路１０２とパルスジェネレータ３内のアドレス変化
検出回路３１１に与えられる。
ら与えられるアドレスＡＤＤにノイズが含まれる場合の
動作を説明する。以下の説明では、説明を簡略化するた
め、アドレスＡＤＤの値Ａｎが保持されている状態でア
ドレス信号ＡＤＤ０にノイズが発生するものとする。図
５において、時刻ｔ１１でアドレス信号ＡＤＤ０にノイ
ズが発生すると、アドレスＡＤＤが一時的に変化する。
このノイズを含むアドレス信号ＡＤＤ０は、入力バッフ
ァ１０１を介して装置内部に取り込まれ、ノイズフィル
タ回路１０２とパルスジェネレータ３内のアドレス変化
検出回路３１１に与えられる。
【００５２】ノイズフィルタ回路１０２は、このアドレ
ス信号ＡＤＤ０からノイズを除去してラッチ１０３に与
える。ノイズが除去されたアドレス信号は、スルー状態
のラッチ１０３を経て、ラッチアドレス信号ＬＡＤＤ０
として出力される。同様に、他のアドレス信号ＡＤＤ１
〜ＡＤＤｎについても、ノイズフィルタ回路によりノイ
ズが除去されてラッチアドレス信号ＬＡＤＤ１〜ＬＡＤ
Ｄｎとして出力される。したがって、外部のアドレスＡ
ＤＤにノイズが含まれているとしても、内部のラッチア
ドレス信号ＬＡＤＤ０〜ＬＡＤＤｎは変化せず、アドレ
ス値Ａｎを保持する。
ス信号ＡＤＤ０からノイズを除去してラッチ１０３に与
える。ノイズが除去されたアドレス信号は、スルー状態
のラッチ１０３を経て、ラッチアドレス信号ＬＡＤＤ０
として出力される。同様に、他のアドレス信号ＡＤＤ１
〜ＡＤＤｎについても、ノイズフィルタ回路によりノイ
ズが除去されてラッチアドレス信号ＬＡＤＤ１〜ＬＡＤ
Ｄｎとして出力される。したがって、外部のアドレスＡ
ＤＤにノイズが含まれているとしても、内部のラッチア
ドレス信号ＬＡＤＤ０〜ＬＡＤＤｎは変化せず、アドレ
ス値Ａｎを保持する。
【００５３】次に、パルスジェネレータ３のアドレス変
化検出回路３１１は、入力バッファ１０１の出力信号と
して現れるアドレス信号ＡＤＤ０にノイズが発生する
と、このアドレス信号ＡＤＤ０の変化を検出してワンシ
ョットパルスを出力する。パルス合成回路３１２は、ア
ドレス変化検出回路３１１からのワンショットパルスを
受け、このワンショットパルスをアドレス変化検出信号
φＡＴＤ１として合成して出力する。一方のアドレス変
化検出回路３２１は、上述のように、ラッチアドレスＬ
ＡＤＤ０が変化しないので、ワンショットパルスを出力
せず、その出力をＬレベルに保つ。したがって、パルス
合成回路３２２はアドレス変化検出信号φＡＴＤ２を出
力しない。
化検出回路３１１は、入力バッファ１０１の出力信号と
して現れるアドレス信号ＡＤＤ０にノイズが発生する
と、このアドレス信号ＡＤＤ０の変化を検出してワンシ
ョットパルスを出力する。パルス合成回路３１２は、ア
ドレス変化検出回路３１１からのワンショットパルスを
受け、このワンショットパルスをアドレス変化検出信号
φＡＴＤ１として合成して出力する。一方のアドレス変
化検出回路３２１は、上述のように、ラッチアドレスＬ
ＡＤＤ０が変化しないので、ワンショットパルスを出力
せず、その出力をＬレベルに保つ。したがって、パルス
合成回路３２２はアドレス変化検出信号φＡＴＤ２を出
力しない。
【００５４】次に、アドレスマルチプレクサ５を構成す
るスイッチ回路５０１は、アドレス変化検出信号φＡＴ
Ｄ１を受け、アドレスＭＡＤＤ０としてリフレッシュア
ドレスＲＡＤＤ０を出力する。このとき、アドレスマル
チプレクサ５は、このアドレスＭＡＤＤ０に加えて、他
のリフレッシュアドレスＲＡＤＤ１〜ＲＡＤＤｎをアド
レスＭＡＤＤ１〜ＭＡＤＤｎとして同様に出力する。そ
して、アドレス変化検出信号φＡＴＤ１の立ち上がりエ
ッジを起点とする所定のタイミングで、アドレスＭＡＤ
Ｄで特定されるワード線ＷＬがＨレベルに駆動され、上
述と同様に一連のリフレッシュ動作が行われる。
るスイッチ回路５０１は、アドレス変化検出信号φＡＴ
Ｄ１を受け、アドレスＭＡＤＤ０としてリフレッシュア
ドレスＲＡＤＤ０を出力する。このとき、アドレスマル
チプレクサ５は、このアドレスＭＡＤＤ０に加えて、他
のリフレッシュアドレスＲＡＤＤ１〜ＲＡＤＤｎをアド
レスＭＡＤＤ１〜ＭＡＤＤｎとして同様に出力する。そ
して、アドレス変化検出信号φＡＴＤ１の立ち上がりエ
ッジを起点とする所定のタイミングで、アドレスＭＡＤ
Ｄで特定されるワード線ＷＬがＨレベルに駆動され、上
述と同様に一連のリフレッシュ動作が行われる。
【００５５】次に、上述のように、一方のパルス合成回
路３２２は、アドレス変化検出回路３０１の出力が変化
しないので、リード・ライト動作のトリガーとなるアド
レス変化検出信号φＡＴＤ１を出力せず、したがってリ
フレッシュ動作が終わっても、ラッチ制御信号ＬＣ、セ
ンスアンプイネーブル信号ＳＥ、およびワード線ＷＬ
が、それぞれ非活性状態（Ｌレベル）に維持され、ノイ
ズが発生する以前のデータＤＯＵＴの出力状態が維持さ
れる。なお、ライト動作については、外部から与えられ
るデータをメモリセルに書き込む点を除いて、上述のリ
ード動作と同様である。
路３２２は、アドレス変化検出回路３０１の出力が変化
しないので、リード・ライト動作のトリガーとなるアド
レス変化検出信号φＡＴＤ１を出力せず、したがってリ
フレッシュ動作が終わっても、ラッチ制御信号ＬＣ、セ
ンスアンプイネーブル信号ＳＥ、およびワード線ＷＬ
が、それぞれ非活性状態（Ｌレベル）に維持され、ノイ
ズが発生する以前のデータＤＯＵＴの出力状態が維持さ
れる。なお、ライト動作については、外部から与えられ
るデータをメモリセルに書き込む点を除いて、上述のリ
ード動作と同様である。
【００５６】以上説明したように、この実施の形態１に
よれば、リフレッシュ動作を伴うリード・ライトの動作
モードにおいて、外部から与えられるアドレスＡＤＤに
ノイズが含まれている場合、パルス合成回路３１１から
出力されるアドレス変化検出信号φＡＴＤ１をトリガー
としてリフレッシュ動作のみが行われ、同一サイクルで
のリード・ライト動作は行われない。したがって、アド
レスに含まれるノイズに起因して、リード・ライト動作
に伴う動作電流が発生することがなく、消費電流を有効
に抑制することが可能となる。また、ノイズフィルタ回
路によりノイズが除去されたアドレス信号の変化を検出
してリフレッシュ動作の後にリード・ライト動作を起動
するので、ノイズフィルタ回路での遅延量が表面化する
ことがなく、リードやライトの動作速度を阻害すること
がない。
よれば、リフレッシュ動作を伴うリード・ライトの動作
モードにおいて、外部から与えられるアドレスＡＤＤに
ノイズが含まれている場合、パルス合成回路３１１から
出力されるアドレス変化検出信号φＡＴＤ１をトリガー
としてリフレッシュ動作のみが行われ、同一サイクルで
のリード・ライト動作は行われない。したがって、アド
レスに含まれるノイズに起因して、リード・ライト動作
に伴う動作電流が発生することがなく、消費電流を有効
に抑制することが可能となる。また、ノイズフィルタ回
路によりノイズが除去されたアドレス信号の変化を検出
してリフレッシュ動作の後にリード・ライト動作を起動
するので、ノイズフィルタ回路での遅延量が表面化する
ことがなく、リードやライトの動作速度を阻害すること
がない。
【００５７】＜実施の形態２＞以下、この発明の実施の
形態２を説明する。上述の実施の形態１では、入力バッ
ファ１０１により外部からアドレス信号を一旦受けて、
この入力バッファ１０１の出力信号から、パルスジェネ
レータ３を構成するＡＴＤ回路３１１，３２１の各入力
信号を得ているが、この実施の形態２では、外部からア
ドレス信号をノイズフィルタ回路に直接的に入力するよ
うにアドレス入力系が構成される。
形態２を説明する。上述の実施の形態１では、入力バッ
ファ１０１により外部からアドレス信号を一旦受けて、
この入力バッファ１０１の出力信号から、パルスジェネ
レータ３を構成するＡＴＤ回路３１１，３２１の各入力
信号を得ているが、この実施の形態２では、外部からア
ドレス信号をノイズフィルタ回路に直接的に入力するよ
うにアドレス入力系が構成される。
【００５８】図６に、この実施の形態２にかかるアドレ
ス入力系の構成例を示す。このアドレス入力系は、前述
の図２に示すアドレス入力系１に相当するもので、入力
バッファ１０１Ａとノイズフィルタ１０２Ａとラッチ１
０３Ａとを含んで構成される。ここで、入力バッファ１
０１Ａは、外部からアドレス信号ＡＤＤ０を入力して、
これをパルスジェネレータ３のＡＴＤ回路３１１に与え
るものである。ノイズフィルタ１０２Ａは、外部からア
ドレス信号ＡＤＤ０を直接的に入力して、このアドレス
信号ＡＤＤ０に含まれるノイズを除去するものである。
この例では、ノイズフィルタ回路１０２Ａは、２つのイ
ンバータをクロスカップルさせたフリップフロップから
構成されている。
ス入力系の構成例を示す。このアドレス入力系は、前述
の図２に示すアドレス入力系１に相当するもので、入力
バッファ１０１Ａとノイズフィルタ１０２Ａとラッチ１
０３Ａとを含んで構成される。ここで、入力バッファ１
０１Ａは、外部からアドレス信号ＡＤＤ０を入力して、
これをパルスジェネレータ３のＡＴＤ回路３１１に与え
るものである。ノイズフィルタ１０２Ａは、外部からア
ドレス信号ＡＤＤ０を直接的に入力して、このアドレス
信号ＡＤＤ０に含まれるノイズを除去するものである。
この例では、ノイズフィルタ回路１０２Ａは、２つのイ
ンバータをクロスカップルさせたフリップフロップから
構成されている。
【００５９】ラッチ１０３Ａは、ノイズフィルタ１０２
Ａによりノイズが除去されたアドレス信号を、ラッチ制
御信号ＬＣの立ち上がりでラッチし、これをラッチアド
レスＬＡＤＤ０として出力するものである。このラッチ
アドレスは、図示しないメモリセルの行を選択するため
に用いられると共に、パルスジェネレータ３を構成する
ＡＴＤ回路３２１に与えられ、リード・ライト動作を制
御するためのアドレス変化検出信号を生成するために用
いられる。図６では省略しているが、他のアドレス信号
ＡＤＤ１〜ＡＤＤｎについても、アドレス信号ＡＤＤ０
について設けられた回路要素と同様の要素が設けられて
いる。
Ａによりノイズが除去されたアドレス信号を、ラッチ制
御信号ＬＣの立ち上がりでラッチし、これをラッチアド
レスＬＡＤＤ０として出力するものである。このラッチ
アドレスは、図示しないメモリセルの行を選択するため
に用いられると共に、パルスジェネレータ３を構成する
ＡＴＤ回路３２１に与えられ、リード・ライト動作を制
御するためのアドレス変化検出信号を生成するために用
いられる。図６では省略しているが、他のアドレス信号
ＡＤＤ１〜ＡＤＤｎについても、アドレス信号ＡＤＤ０
について設けられた回路要素と同様の要素が設けられて
いる。
【００６０】この実施の形態２にかかるアドレス入力系
の動作を簡単に説明する。外部から与えられたアドレス
信号は、入力バッファを介することなく、ノイズフィル
タ回路１０２Ａに直接的に入力される。そして、ノイズ
フィルタ回路１０２Ａを通過したアドレス信号は、所定
のタイミングでラッチ１０３Ａにラッチされ、ラッチア
ドレスとして出力される。一方、外部から与えられたア
ドレス信号は、入力バッファ１０１Ａにも入力され、パ
ルスジェネレータ３に出力される。パルスジェネレータ
３は、ラッチ１０３Ａおよび入力バッファ１０１Ａから
アドレス信号をそれぞれ入力して上述のアドレス変化検
出信号φＡＴＤを生成する。
の動作を簡単に説明する。外部から与えられたアドレス
信号は、入力バッファを介することなく、ノイズフィル
タ回路１０２Ａに直接的に入力される。そして、ノイズ
フィルタ回路１０２Ａを通過したアドレス信号は、所定
のタイミングでラッチ１０３Ａにラッチされ、ラッチア
ドレスとして出力される。一方、外部から与えられたア
ドレス信号は、入力バッファ１０１Ａにも入力され、パ
ルスジェネレータ３に出力される。パルスジェネレータ
３は、ラッチ１０３Ａおよび入力バッファ１０１Ａから
アドレス信号をそれぞれ入力して上述のアドレス変化検
出信号φＡＴＤを生成する。
【００６１】ここで、ノイズフィルタ回路をフリップフ
ロップから構成し、このノイズフィルタ回路に外部から
アドレス信号を直接的に入力することの意義を説明す
る。前述した図２に示す例のように、入力バッファを介
してアドレス信号をノイズフィルタ回路に入力した場
合、入力バッファがノイズを拾うと、この入力バッファ
がノイズを増幅し、電源電圧の振幅を有するショートパ
ルスを出力する。このショートパルス（ノイズ）は、ノ
イズフィルタ回路で除去可能ではあるが、このノイズフ
ィルタ回路が動作することによる消費電流が発生する。
ロップから構成し、このノイズフィルタ回路に外部から
アドレス信号を直接的に入力することの意義を説明す
る。前述した図２に示す例のように、入力バッファを介
してアドレス信号をノイズフィルタ回路に入力した場
合、入力バッファがノイズを拾うと、この入力バッファ
がノイズを増幅し、電源電圧の振幅を有するショートパ
ルスを出力する。このショートパルス（ノイズ）は、ノ
イズフィルタ回路で除去可能ではあるが、このノイズフ
ィルタ回路が動作することによる消費電流が発生する。
【００６２】これに対し、この実施の形態２にかかるア
ドレス入力系によれば、ノイズフィルタ回路１０２Ａを
構成するフリップフロップのインバータ閾値を調整し
て、ノイズに対する感度を鈍らせることにより、電源の
ゆれなどによるアナログ的なノイズに対して耐性が改善
される。しかも、ノイズフィルタ回路１０２Ａを構成す
るフリップフロップの状態が反転しない限り、ノイズが
実質的にノイズフィルタを通過しないので、このノイズ
フィルタ回路１０２Ａの出力側の回路系の動作が安定化
される。
ドレス入力系によれば、ノイズフィルタ回路１０２Ａを
構成するフリップフロップのインバータ閾値を調整し
て、ノイズに対する感度を鈍らせることにより、電源の
ゆれなどによるアナログ的なノイズに対して耐性が改善
される。しかも、ノイズフィルタ回路１０２Ａを構成す
るフリップフロップの状態が反転しない限り、ノイズが
実質的にノイズフィルタを通過しないので、このノイズ
フィルタ回路１０２Ａの出力側の回路系の動作が安定化
される。
【００６３】また、前述の図２に示す例では、外部から
アドレス信号を入力する入力バッファ１０１の入力閾値
は、電源電圧に対する依存性を有するため、外部のアド
レス信号のレベルと、入力バッファの入力閾値との間に
ずれが生じやすい。したがって、電源電圧が変動する
と、入力バッファ１０１の入力閾値に対して外部のアド
レス信号のレベルが相対的に変化し、誤動作の原因とな
る。これに対し、この実施の形態２にかかるアドレス入
力系の構成によれば、初段にノイズフィルタ回路１０２
Ａを設けているので、このノイズフィルタ回路１０２Ａ
のフリップフロップのヒステリシス特性により、ノイズ
の侵入を効果的に抑えることができる。
アドレス信号を入力する入力バッファ１０１の入力閾値
は、電源電圧に対する依存性を有するため、外部のアド
レス信号のレベルと、入力バッファの入力閾値との間に
ずれが生じやすい。したがって、電源電圧が変動する
と、入力バッファ１０１の入力閾値に対して外部のアド
レス信号のレベルが相対的に変化し、誤動作の原因とな
る。これに対し、この実施の形態２にかかるアドレス入
力系の構成によれば、初段にノイズフィルタ回路１０２
Ａを設けているので、このノイズフィルタ回路１０２Ａ
のフリップフロップのヒステリシス特性により、ノイズ
の侵入を効果的に抑えることができる。
【００６４】以上、この発明の実施の形態１および２を
説明したが、この発明は、これらの実施の形態に限られ
るものではなく、この発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、上述の
実施の形態では、パルス合成回路３２２がアドレス変化
検出回路３２１からワンショットパルスを受けた場合
に、パルス合成回路３１２を強制的に非活性状態に制御
するものとしたが、これに限定されることなく、例えば
アドレスマルチプレクサ５など、リード・ライト動作に
関わる回路系を直接的に制御し、リード・ライト動作を
禁止するものとしてもよい。
説明したが、この発明は、これらの実施の形態に限られ
るものではなく、この発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、上述の
実施の形態では、パルス合成回路３２２がアドレス変化
検出回路３２１からワンショットパルスを受けた場合
に、パルス合成回路３１２を強制的に非活性状態に制御
するものとしたが、これに限定されることなく、例えば
アドレスマルチプレクサ５など、リード・ライト動作に
関わる回路系を直接的に制御し、リード・ライト動作を
禁止するものとしてもよい。
【００６５】また、上述の実施の形態では、ノイズフィ
ルタ回路として抵抗と容量から構成されたものを用いた
が、これに限定されることなく、例えばフリップフロッ
プなどのように入力と出力との間のヒステリシスを利用
したものやインバータチェーンなどのように、ノイズを
除去し得るものであればどのようなものでもよい。さら
に、外部のアドレスＡＤＤを構成する全ビットについ
て、ノイズフィルタの通過前後のアドレス信号の変化を
検出するものとしたが、これに限定されることなく、例
えば、リフレッシュ動作とリード・ライト動作で共に使
用される行アドレスが関与する回路系についてのみ本発
明を適用するものとしてもよく、リード・ライト動作を
事実上禁止する限度において、どのように本発明を適用
してもよい。さらにまた、アドレス変化検出回路をパル
スジェネレータ側に設けたが、これに限定されることな
く、アドレス入力系側に含むものとしてもよい。
ルタ回路として抵抗と容量から構成されたものを用いた
が、これに限定されることなく、例えばフリップフロッ
プなどのように入力と出力との間のヒステリシスを利用
したものやインバータチェーンなどのように、ノイズを
除去し得るものであればどのようなものでもよい。さら
に、外部のアドレスＡＤＤを構成する全ビットについ
て、ノイズフィルタの通過前後のアドレス信号の変化を
検出するものとしたが、これに限定されることなく、例
えば、リフレッシュ動作とリード・ライト動作で共に使
用される行アドレスが関与する回路系についてのみ本発
明を適用するものとしてもよく、リード・ライト動作を
事実上禁止する限度において、どのように本発明を適用
してもよい。さらにまた、アドレス変化検出回路をパル
スジェネレータ側に設けたが、これに限定されることな
く、アドレス入力系側に含むものとしてもよい。
【００６６】
【発明の効果】この発明によれば、以下の効果を得るこ
とができる。すなわち、この発明にかかる半導体記憶装
置によれば、外部から与えられたアドレス信号に含まれ
るノイズを除去するためのフィルタ回路と、前記フィル
タ回路を通過する前のアドレス信号の変化を検出してリ
フレッシュ動作を制御するための第１のパルス信号を生
成する第１の信号変化検出回路系と、前記フィルタ回路
を通過した後のアドレス信号の変化を検出してリード・
ライト動作を制御するための第２のパルス信号を生成す
る第２の信号変化検出回路系とを備えたので、リード・
ライト時の動作速度を阻害することなく、外部から与え
られたアドレス信号のノイズに起因する動作電流の発生
を有効に抑制することが可能となる。
とができる。すなわち、この発明にかかる半導体記憶装
置によれば、外部から与えられたアドレス信号に含まれ
るノイズを除去するためのフィルタ回路と、前記フィル
タ回路を通過する前のアドレス信号の変化を検出してリ
フレッシュ動作を制御するための第１のパルス信号を生
成する第１の信号変化検出回路系と、前記フィルタ回路
を通過した後のアドレス信号の変化を検出してリード・
ライト動作を制御するための第２のパルス信号を生成す
る第２の信号変化検出回路系とを備えたので、リード・
ライト時の動作速度を阻害することなく、外部から与え
られたアドレス信号のノイズに起因する動作電流の発生
を有効に抑制することが可能となる。
【００６７】また、前記半導体記憶装置において、前記
第２の信号変化検出回路系は、前記フィルタ回路を通過
したアドレス信号の変化を検出して、前記第１の信号変
化検出回路系を非活性状態に制御するようにしたので、
リード・ライト動作中にリフレッシュ動作が誤って起動
されることがなく、データの破壊を防止することが可能
となる。
第２の信号変化検出回路系は、前記フィルタ回路を通過
したアドレス信号の変化を検出して、前記第１の信号変
化検出回路系を非活性状態に制御するようにしたので、
リード・ライト動作中にリフレッシュ動作が誤って起動
されることがなく、データの破壊を防止することが可能
となる。
【００６８】さらに、前記半導体記憶装置において、前
記第１のパルス信号に基づき前記フレッシュ動作を制御
すると共に、前記第２のパルス信号に基づき前記リード
・ライト動作を制御する制御系を備えたので、第１のパ
ルス信号をトリガーとしてリフレッシュ動作を起動し、
第２のパルス信号をトリガーとしてリード・ライト動作
を起動することが可能となる。
記第１のパルス信号に基づき前記フレッシュ動作を制御
すると共に、前記第２のパルス信号に基づき前記リード
・ライト動作を制御する制御系を備えたので、第１のパ
ルス信号をトリガーとしてリフレッシュ動作を起動し、
第２のパルス信号をトリガーとしてリード・ライト動作
を起動することが可能となる。
【００６９】さらにまた、前記半導体記憶装置におい
て、前記制御系は、前記第１および第２のパルス信号に
基づき、前記フィルタ回路を通過したアドレス信号から
生成されるリード・ライト用のアドレス信号、または装
置内部で予め生成されたリフレッシュ用のアドレス信号
の何れかを選択して、前記メモリセルアレイの行を選択
するためのロウデコーダ回路に供給するアドレスマルチ
プレクサを含んで構成されたので、リフレッシュ動作お
よびリード・ライト動作の各動作において、必要とされ
るアドレス信号を得ることが可能となる。
て、前記制御系は、前記第１および第２のパルス信号に
基づき、前記フィルタ回路を通過したアドレス信号から
生成されるリード・ライト用のアドレス信号、または装
置内部で予め生成されたリフレッシュ用のアドレス信号
の何れかを選択して、前記メモリセルアレイの行を選択
するためのロウデコーダ回路に供給するアドレスマルチ
プレクサを含んで構成されたので、リフレッシュ動作お
よびリード・ライト動作の各動作において、必要とされ
るアドレス信号を得ることが可能となる。
【００７０】さらにまた、前記半導体記憶装置におい
て、前記フィルタ回路は、除去の対象として想定された
ノイズのパルス幅に応じた遅延量を有する遅延回路を含
んで構成されたので、フィルタ回路を含めた第２の信号
変化検出回路系の見かけ上の感度の低下を最小限に抑え
ることが可能となる。
て、前記フィルタ回路は、除去の対象として想定された
ノイズのパルス幅に応じた遅延量を有する遅延回路を含
んで構成されたので、フィルタ回路を含めた第２の信号
変化検出回路系の見かけ上の感度の低下を最小限に抑え
ることが可能となる。
【００７１】さらにまた、前記半導体記憶装置におい
て、前記フィルタ回路は、前記外部から与えられたアド
レス信号がＬレベルの場合、このアドレス信号をＨレベ
ルに変化させるノイズを除去する特性を有するので、例
えば、半導体記憶装置内部のグランドレベルが変動した
場合にアドレス信号に発生する見かけ上のノイズを除去
することが可能となる。
て、前記フィルタ回路は、前記外部から与えられたアド
レス信号がＬレベルの場合、このアドレス信号をＨレベ
ルに変化させるノイズを除去する特性を有するので、例
えば、半導体記憶装置内部のグランドレベルが変動した
場合にアドレス信号に発生する見かけ上のノイズを除去
することが可能となる。
【図１】 この発明の実施の形態１にかかる半導体記憶
装置の全体構成を示すブロック図である。
装置の全体構成を示すブロック図である。
【図２】 この発明の実施の形態１にかかる半導体記憶
装置の特徴部の構成を示すブロック図である。
装置の特徴部の構成を示すブロック図である。
【図３】 この発明の実施の形態１にかかるフィルタ回
路の具体例を示す回路図である。
路の具体例を示す回路図である。
【図４】 この発明の実施の形態１にかかる半導体記憶
装置の動作（ノイズが存在しない場合）を説明するため
のタイミングチャートである。
装置の動作（ノイズが存在しない場合）を説明するため
のタイミングチャートである。
【図５】 この発明の実施の形態１にかかる半導体記憶
装置の動作（ノイズが存在する場合）を説明するための
タイミングチャートである。
装置の動作（ノイズが存在する場合）を説明するための
タイミングチャートである。
【図６】 この発明の実施の形態２にかかるアドレス入
力系の構成例を示す図である。
力系の構成例を示す図である。
【図７】 従来技術にかかる半導体記憶装置が備えるア
ドレス入力系の構成例を示すブロック図である。
ドレス入力系の構成例を示すブロック図である。
１：アドレス入力系
３：パルスジェネレータ
４：リフレッシュ制御回路
５：アドレスマルチプレクサ
６：メモリセルアレイ
７：ロウデコーダ
８：カラムデコーダ
９：センスアンプ・リセット回路
１０：Ｉ／Ｏバッファ
１１：Ｒ／Ｗ制御回路
１２：ラッチ制御回路
１３：ロウ制御回路
１４：カラム制御回路
１５：ブースト電源
１６：基板電圧発生回路
１７：リファレンス電圧発生回路
１０１，１０１Ａ：入力バッファ
１０２，１０２０，１０２Ａ：ノイズフィルタ
１０３，１０３Ａ：ラッチ
３１１，３２１：ＡＴＤ回路
３１２，３２２：パルス合成回路
５０１：スイッチ回路
１０２１：抵抗
１０２２：容量
１０２３：ｎ型ＭＯＳトランジスタ
１０２４：ｐ型ＭＯＳトランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11C 11/40 - 11/4099
Claims (7)
- 【請求項１】 データ記憶用のキャパシタを含むメモリ
セルを行列状に配列して構成されたメモリセルアレイを
有し、外部から与えられたアドレス信号の変化を検出し
てパルス信号を生成し、該パルス信号をトリガーとして
リフレッシュ動作およびリード・ライト動作を同一サイ
クル内で順次行うように構成された半導体記憶装置にお
いて、 前記アドレス信号に含まれるノイズを除去するためのフ
ィルタ回路と、 前記フィルタ回路を通過する前のアドレス信号の変化を
検出して、前記リフレッシュ動作を制御するための第１
のパルス信号を生成する第１の信号変化検出回路系と、 前記フィルタ回路を通過した後のアドレス信号の変化を
検出して、前記リード・ライト動作を制御するための第
２のパルス信号を生成する第２の信号変化検出回路系
と、 を備えたことを特徴とする半導体記憶装置。 - 【請求項２】 前記第２の信号変化検出回路系は、 前記フィルタ回路を通過したアドレス信号の変化を検出
して、前記第１の信号変化検出回路系を非活性状態に制
御することを特徴とする請求項１に記載された半導体記
憶装置。 - 【請求項３】 前記第１のパルス信号に基づき前記フレ
ッシュ動作を制御すると共に、前記第２のパルス信号に
基づき前記リード・ライト動作を制御する制御系を備え
たことを特徴とする請求項１または２の何れかに記載さ
れた半導体記憶装置。 - 【請求項４】 前記制御系は、 前記第１および第２のパルス信号に基づき、前記フィル
タ回路を通過したアドレス信号から生成されるリード・
ライト用のアドレス信号、または装置内部で予め生成さ
れたリフレッシュ用のアドレス信号の何れかを選択し
て、前記メモリセルアレイの行を選択するためのロウデ
コーダ回路に供給するアドレスマルチプレクサを含んで
構成されたことを特徴とする請求項３に記載された半導
体記憶装置。 - 【請求項５】 前記フィルタ回路は、 除去の対象として想定されたノイズのパルス幅に応じた
遅延量を有する遅延回路を含んで構成されたことを特徴
とする請求項１ないし４の何れかに記載された半導体記
憶装置。 - 【請求項６】 前記フィルタ回路は、 外部から前記アドレス信号を直接的に入力するフリップ
フロップからなることを特徴とする請求項１ないし４の
何れかに記載された半導体記憶装置。 - 【請求項７】 前記フィルタ回路は、 前記外部から与えられたアドレス信号がＬレベルの場
合、このアドレス信号をＨレベルに変化させるノイズを
除去する特性を有することを特徴とする請求項１ないし
６の何れかに記載された半導体記憶装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225763A JP3409059B2 (ja) | 2000-07-26 | 2000-07-26 | 半導体記憶装置 |
| TW090118255A TW533416B (en) | 2000-07-26 | 2001-07-25 | Semiconductor memory device and method of control therefor |
| US10/333,935 US6714479B2 (en) | 2000-07-26 | 2001-07-26 | Semiconductor memory and control method |
| EP01984292A EP1329896A4 (en) | 2000-07-26 | 2001-07-26 | SEMICONDUCTOR MEMORY AND CONTROL METHOD |
| KR10-2003-7000840A KR100518398B1 (ko) | 2000-07-26 | 2001-07-26 | 반도체 기억장치 및 제어 방법 |
| PCT/JP2001/006431 WO2002009118A1 (fr) | 2000-07-26 | 2001-07-26 | Memoire a semi-conducteurs et procede de commande |
| CNB018125220A CN1280832C (zh) | 2000-07-26 | 2001-07-26 | 半导体存储装置和控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225763A JP3409059B2 (ja) | 2000-07-26 | 2000-07-26 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002042460A JP2002042460A (ja) | 2002-02-08 |
| JP3409059B2 true JP3409059B2 (ja) | 2003-05-19 |
Family
ID=18719485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000225763A Expired - Fee Related JP3409059B2 (ja) | 2000-07-26 | 2000-07-26 | 半導体記憶装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6714479B2 (ja) |
| EP (1) | EP1329896A4 (ja) |
| JP (1) | JP3409059B2 (ja) |
| KR (1) | KR100518398B1 (ja) |
| CN (1) | CN1280832C (ja) |
| TW (1) | TW533416B (ja) |
| WO (1) | WO2002009118A1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7165137B2 (en) * | 2001-08-06 | 2007-01-16 | Sandisk Corporation | System and method for booting from a non-volatile application and file storage device |
| US6690606B2 (en) * | 2002-03-19 | 2004-02-10 | Micron Technology, Inc. | Asynchronous interface circuit and method for a pseudo-static memory device |
| US7082525B2 (en) * | 2002-10-02 | 2006-07-25 | Sandisk Corporation | Booting from non-linear memory |
| JP2004199842A (ja) * | 2002-12-20 | 2004-07-15 | Nec Micro Systems Ltd | 半導体記憶装置及びその制御方法 |
| US6920524B2 (en) | 2003-02-03 | 2005-07-19 | Micron Technology, Inc. | Detection circuit for mixed asynchronous and synchronous memory operation |
| JP2004259318A (ja) * | 2003-02-24 | 2004-09-16 | Renesas Technology Corp | 同期型半導体記憶装置 |
| US7560956B2 (en) * | 2005-08-03 | 2009-07-14 | Micron Technology, Inc. | Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals |
| EP1843356A1 (en) * | 2006-04-03 | 2007-10-10 | STMicroelectronics S.r.l. | Method and system for refreshing a memory device during reading thereof |
| JP2008047190A (ja) * | 2006-08-11 | 2008-02-28 | Toshiba Corp | 半導体装置 |
| US9124345B2 (en) * | 2006-09-01 | 2015-09-01 | Mediatek Inc. | If process engine and receiver having the same and method for removing if carriers used therein |
| JP4996191B2 (ja) * | 2006-10-02 | 2012-08-08 | 株式会社東芝 | 半導体記憶装置の制御方法 |
| KR101297562B1 (ko) * | 2007-02-23 | 2013-08-19 | 삼성전자주식회사 | 빠른 데이터 기입 반도체 메모리 장치 및 비트라인센스앰프 제어방법 |
| TWI608486B (zh) * | 2010-09-13 | 2017-12-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| KR101444546B1 (ko) | 2012-12-05 | 2014-09-25 | 삼성전기주식회사 | 잡음 필터 회로 및 그 동작 방법 |
| KR20170008083A (ko) * | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 리프레쉬 검증 회로, 반도체 장치 및 반도체 시스템 |
| KR102535662B1 (ko) * | 2016-06-28 | 2023-05-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
| JP2018160294A (ja) * | 2017-03-22 | 2018-10-11 | 東芝メモリ株式会社 | メモリデバイス |
| US10431291B1 (en) * | 2018-08-08 | 2019-10-01 | Micron Technology, Inc. | Systems and methods for dynamic random access memory (DRAM) cell voltage boosting |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62188095A (ja) * | 1986-02-14 | 1987-08-17 | Toshiba Corp | 半導体記憶装置の制御回路 |
| DE3825206A1 (de) | 1988-07-25 | 1990-02-01 | Degussa | Verfahren zur katalytischen entstickung von abgasen mittels eines reduktionsmittels |
| JPH0748307B2 (ja) * | 1989-06-08 | 1995-05-24 | 株式会社東芝 | 半導体メモリ装置 |
| JPH0581888A (ja) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | 半導体集積回路 |
| US5596534A (en) * | 1995-06-27 | 1997-01-21 | Micron Technology, Inc. | Circuit including DRAM and voltage regulator, and method of increasing speed of operation of a DRAM |
| JP3228189B2 (ja) * | 1997-07-11 | 2001-11-12 | 日本電気株式会社 | 半導体記憶装置 |
-
2000
- 2000-07-26 JP JP2000225763A patent/JP3409059B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-25 TW TW090118255A patent/TW533416B/zh not_active IP Right Cessation
- 2001-07-26 CN CNB018125220A patent/CN1280832C/zh not_active Expired - Fee Related
- 2001-07-26 KR KR10-2003-7000840A patent/KR100518398B1/ko not_active IP Right Cessation
- 2001-07-26 WO PCT/JP2001/006431 patent/WO2002009118A1/ja not_active Application Discontinuation
- 2001-07-26 US US10/333,935 patent/US6714479B2/en not_active Expired - Lifetime
- 2001-07-26 EP EP01984292A patent/EP1329896A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20030151964A1 (en) | 2003-08-14 |
| CN1280832C (zh) | 2006-10-18 |
| CN1441954A (zh) | 2003-09-10 |
| JP2002042460A (ja) | 2002-02-08 |
| KR20030028550A (ko) | 2003-04-08 |
| TW533416B (en) | 2003-05-21 |
| EP1329896A4 (en) | 2006-01-25 |
| KR100518398B1 (ko) | 2005-09-29 |
| US6714479B2 (en) | 2004-03-30 |
| WO2002009118A1 (fr) | 2002-01-31 |
| EP1329896A1 (en) | 2003-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409059B2 (ja) | 半導体記憶装置 | |
| JP3489906B2 (ja) | 半導体メモリ装置 | |
| KR20000052491A (ko) | 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치 | |
| JP2002334576A (ja) | 半導体メモリ装置及びそのリフレッシュ動作の制御方法 | |
| US6879540B2 (en) | Synchronous semiconductor memory device having dynamic memory cells and operating method thereof | |
| US6813212B2 (en) | Semiconductor memory device and refresh control circuit | |
| US6542426B2 (en) | Cell data protection circuit in semiconductor memory device and method of driving refresh mode | |
| US6947345B2 (en) | Semiconductor memory device | |
| US6657920B2 (en) | Circuit for generating internal address in semiconductor memory device | |
| JP2001155487A (ja) | 半導体集積回路および半導体集積回路システム | |
| US7054224B2 (en) | Non-synchronous semiconductor memory device having page mode read/write | |
| US7002867B2 (en) | Refresh control circuit for ICs with a memory array | |
| JP2762589B2 (ja) | 半導体メモリ回路 | |
| KR100756778B1 (ko) | Ｐｓｒａｍ의 로우 액티브 제어회로 | |
| US6654302B2 (en) | Semiconductor memory device with a self refresh mode | |
| JPH09219092A (ja) | 半導体記憶装置 | |
| US6028814A (en) | Guaranteed dynamic pulse generator | |
| JP3415248B2 (ja) | セルフリフレッシュ回路、半導体記憶装置及びセルフリフレッシュ方法 | |
| US7423925B2 (en) | Memory | |
| JP3866333B2 (ja) | 半導体記憶装置 | |
| KR940008714B1 (ko) | 반도체 메모리 장치의 셀프 리프레쉬 감지장치 | |
| KR20070120655A (ko) | 반도체 메모리 장치 및 이에 따른 셀프 리프레쉬 방법 | |
| KR100640577B1 (ko) | 반도체 메모리 장치의 리후레쉬 제어회로 | |
| JP3190119B2 (ja) | 半導体記憶装置 | |
| KR19980077450A (ko) | 전원 전압의 레벨을 검출하기 위한 회로를 갖는 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |