KR101444546B1 - 잡음 필터 회로 및 그 동작 방법 - Google Patents

잡음 필터 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR101444546B1
KR101444546B1 KR1020120140174A KR20120140174A KR101444546B1 KR 101444546 B1 KR101444546 B1 KR 101444546B1 KR 1020120140174 A KR1020120140174 A KR 1020120140174A KR 20120140174 A KR20120140174 A KR 20120140174A KR 101444546 B1 KR101444546 B1 KR 101444546B1
Authority
KR
South Korea
Prior art keywords
delay circuit
level
signal
capacitor
time
Prior art date
Application number
KR1020120140174A
Other languages
English (en)
Other versions
KR20140072973A (ko
Inventor
방성만
허창재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120140174A priority Critical patent/KR101444546B1/ko
Priority to US13/774,634 priority patent/US8917138B2/en
Priority to CN201310071284.9A priority patent/CN103856190B/zh
Publication of KR20140072973A publication Critical patent/KR20140072973A/ko
Application granted granted Critical
Publication of KR101444546B1 publication Critical patent/KR101444546B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 잡음 필터 회로 및 그 동작 방법에 관한 것이다. 본 발명에 따르면, 제1 지연 회로, 및 상기 제1 지연 회로와 직렬로 연결되는 제2 지연 회로를 포함하고, 상기 제1 지연 회로와 상기 제2 지연 회로 각각은 적어도 하나의 인버터와, 소정의 딜레이를 발생시키기 위한 적어도 하나의 지연 소자를 포함하고, 상기 제1 지연 회로와 상기 제2 지연 회로는 서로 다른 필터링 특성을 갖는 잡음 필터 회로를 제안한다.

Description

잡음 필터 회로 및 그 동작 방법{NOISE FILTERING CIRCUIT AND OPERATING METHOD THEREOF}
본 발명은 복수의 지연 회로를 서로 직렬로 연결하고, 직렬로 연결된 복수의 지연 회로 각각에서 하이 레벨의 입력 신호에 포함된 로우 레벨의 잡음과, 로우 레벨의 입력 신호에 포함된 하이 레벨의 잡음을 필터링함으로써, 두 가지 형태의 잡음 신호를 모두 효과적으로 필터링할 수 있는 잡음 필터 회로 및 그 동작 방법에 관한 것이다.
입력 신호에 포함되는 잡음을 필터링하는 기술은, 회로 전체의 안정성을 확보하고, 원하는 출력 신호를 얻는 데에 필수적인 기술로 여러 종류의 회로에 광범위하게 적용된다. 특히 로우 레벨의 입력 신호에 중첩되는 하이 레벨의 잡음 신호와, 하이 레벨의 입력 신호에 중첩되는 로우 레벨의 잡음 신호를 정상적인 입력 신호와 구분하여 필터링하는 기술은 안정적인 출력 신호를 얻기 위해 매우 중요하다.
기존에 제안된 잡음 필터 회로를 살펴 보면, 하나의 입력 신호를 분기시켜 서로 다른 상(phase)을 갖는 두 개의 입력 신호를 생성하고, 이렇게 생성된 정상 입력 신호와 역상 입력 신호 각각을 독립적인 지연 회로에 입력 시켜 턴-온 필터링 및 턴-오프 필터링을 수행한다. 턴-온 필터링 동작에 의해 로우 레벨의 입력 신호에 포함된 하이 레벨의 잡음이 필터링되고, 턴-오프 필터링 동작에 의해 하이 레벨의 입력 신호에 포함된 로우 레벨의 잡음이 필터링될 수 있다.
턴-온 필터링의 결과 신호와 턴-오프 필터링의 결과 신호는 RS 래치와 같은 플립 플롭(Flip Flop)에 입력된다. 결국, 턴-온 필터링 및 턴-오프 필터링 회로의 후단에 별도의 플립 플롭이 필수적으로 연결되어야 하므로, 전체적인 회로 구성이 복잡해지고 그에 따라 가격이 상승하는 문제점이 있다.
인용발명1은 반도체 기억 장치 및 제어 방법에 관한 것으로, 입력 신호를 수신하는 버퍼와 노이즈 필터 회로 및 래치를 포함하여 턴-온 필터링을 수행한다. 그러나 인용발명1은 앞서 소개한 종래 기술과 마찬가지로 턴-온 필터링 회로 후단에 필수적으로 래치가 연결되어야 하며, 래치 없이 턴-온 필터링과 턴-오프 필터링을 모두 수행할 수 있는 잡음 필터 회로는 개시하고 있지 않다.
한국공개특허공보 KR 10-2003-0028550
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 제1 지연 회로와 제2 지연 회로를 직렬로 연결하고, 로우 레벨의 입력 신호에 포함된 하이 레벨의 잡음은 제1 지연 회로에서, 하이 레벨의 입력 신호에 포함된 로우 레벨의 잡음은 제2 지연 회로에서 필터링한다. 제1 지연 회로와 제2 지연 회로를 직렬로 연결하여 턴-온 필터링 및 턴-오프 필터링을 수행함으로써, 별도의 래치 없이 원래 입력 신호와 동일한 펄스 폭을 갖는 필터링된 출력 신호를 생성할 수 있다.
본 발명의 제1 기술적인 측면에 따르면, 제1 지연 회로, 및 상기 제1 지연 회로와 직렬로 연결되는 제2 지연 회로를 포함하고, 상기 제1 지연 회로와 상기 제2 지연 회로 각각은 적어도 하나의 인버터와, 소정의 딜레이를 발생시키기 위한 적어도 하나의 지연 소자를 포함하고, 상기 제1 지연 회로와 상기 제2 지연 회로는 서로 다른 필터링 특성을 갖는 잡음 필터 회로를 제안한다.
또한, 상기 제1 지연 회로는 입력 신호가 로우 레벨에서 하이 레벨로 턴-온되어 발생하는 잡음을 필터링하고, 상기 제2 지연 회로는 입력 신호가 하이 레벨에서 로우 레벨로 턴-오프되어 발생하는 잡음을 필터링하는 잡음 필터 회로를 제안한다.
또한, 상기 제1 지연 회로는 로우 레벨에서 소정의 기준 시간 이하 동안 하이 레벨로 턴-온되는 입력 신호를 잡음으로 필터링하고, 상기 제2 지연 회로는 하이 레벨에서 소정의 기준 시간 이하 동안 로우 레벨로 턴-오프되는 입력 신호를 잡음으로 필터링하는 잡음 필터 회로를 제안한다.
또한, 상기 적어도 하나의 지연 소자는 하나 이상의 커패시터, 및 상기 커패시터에 전하를 충전하는 전하 공급원을 포함하는 잡음 필터 회로를 제안한다.
또한, 상기 제1 지연 회로에 포함되는 커패시터는 방전 시간이 충전 시간보다 짧고, 상기 제2 지연 회로에 포함되는 커패시터는 충전 시간이 방전 시간보다 짧은 잡음 필터 회로를 제안한다.
또한, 상기 전하 공급원은 적어도 하나의 스위치 소자를 포함하고, 상기 스위치 소자의 동작은 상기 제1 지연 회로와 상기 제2 지연 회로 각각에 입력되는 입력 신호의 반전 신호에 의해 제어되는 잡음 필터 회로를 제안한다.
또한, 상기 제1 지연 회로와 상기 제2 지연 회로는 동일한 회로 구조를 갖는 잡음 필터 회로를 제안한다.
한편, 본 발명의 제2 기술적인 측면에 따르면, 입력 신호를 수신하는 단계, 상기 입력 신호의 레벨이 로우 레벨에서 하이 레벨로 변화하면, 커패시터에 전하를 충전하는 단계, 및 상기 입력 신호가 하이 레벨을 유지하는 제1 시간과, 상기 커패시터의 전압이 상기 커패시터에 연결된 인버터의 문턱 전압까지 변화하는 데에 필요한 제2 시간에 기초하여 상기 커패시터에 연결된 인버터가 출력하는 신호를 결정하는 단계를 포함하는 잡음 필터 회로의 동작 방법을 제안한다.
또한, 상기 결정 단계는, 상기 제1 시간이 상기 제2 시간보다 짧으면, 상기 커패시터에 연결된 인버터가 출력하는 신호의 레벨을 로우 레벨로 결정하는 잡음 필터 회로의 동작 방법을 제안한다.
또한, 상기 결정 단계는, 상기 제1 시간이 상기 제2 시간보다 길면, 상기 커패시터에 연결된 인버터가 출력하는 신호의 레벨을 하이 레벨로 결정하는 잡음 필터 회로의 동작 방법을 제안한다.
또한, 상기 커패시터에 연결되는 인버터가 출력하는 신호의 레벨을 반전시켜 최종 출력 신호를 생성하는 단계를 더 포함하는 잡음 필터 회로의 동작 방법을 제안한다.
한편, 본 발명의 제3 기술적인 측면에 따르면, 입력 신호를 수신하는 단계, 상기 입력 신호를 반전시켜 제1 신호를 생성하는 단계, 및 상기 제1 신호가 하이 레벨을 유지하는 제1 시간과, 상기 제1 신호에 의해 충전 또는 방전이 결정되는 커패시터의 전압이 상기 커패시터에 연결된 인버터의 문턱 전압까지 변화하는 데에 필요한 제2 시간에 기초하여 상기 커패시터에 연결된 인버터가 출력하는 신호의 레벨을 결정하는 단계를 포함하는 잡음 필터 회로의 동작 방법을 제안한다.
또한, 상기 결정 단계는, 상기 제1 시간이 상기 제2 시간보다 짧으면, 상기 인버터가 출력하는 신호의 레벨을 하이 레벨로 결정하는 잡음 필터 회로의 동작 방법을 제안한다.
또한, 상기 결정 단계는, 상기 제1 시간이 상기 제2 시간보다 길면, 상기 인버터가 출력하는 신호의 레벨을 로우 레벨로 결정하는 잡음 필터 회로의 동작 방법을 제안한다.
또한, 상기 제1 신호 생성 단계는, 상기 입력 신호가 하이 레벨에서 로우 레벨로 변화하면, 상기 입력 신호에 의해 동작하는 스위치 소자에 연결된 입력단 커패시터에 충전된 전하를 방전시키는 단계, 상기 입력 신호가 로우 레벨에서 다시 하이 레벨로 변화하면, 상기 입력단 커패시터에 전하를 충전하는 단계, 및 상기 입력단 커패시터의 전압으로부터 상기 제1 신호를 생성하는 단계를 포함하는 잡음 필터 회로의 동작 방법을 제안한다.
본 발명에 따르면, 제1 지연 회로에서 턴-온 필터링을 수행하고, 제1 지연 회로와 직렬로 연결된 제2 지연 회로에서 턴-오프 필터링을 수행한다. 특히, 필터링 회로 후단에 별도의 래치를 연결하지 않아도 원래 입력 신호와 동일한 펄스 폭을 갖는 출력 신호를 생성할 수 있어 회로를 복잡하지 않게 구성하고, 가격 상승을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 잡음 필터 회로를 간단하게 나타낸 블록도이다.
도 2 내지 도 4는 본 발명의 실시예에 따른 잡음 필터 회로 구성의 예시를 나타낸 회로도이다.
도 5 내지 도 7는 본 발명의 실시예에 따른 잡음 필터 회로의 동작 방법을 설명하기 위한 그래프이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 잡음 필터 회로를 간단하게 나타낸 블록도이다.
도 1을 참조하면, 본 실시예에 따른 잡음 필터 회로(100)는 서로 직렬로 연결되는 제1 지연 회로(110)와 제2 지연 회로(120)를 포함한다. 제1 지연 회로(110)에 입력되는 입력 신호(IN)는 제1 지연 회로(110)와 제2 지연 회로(120)를 거쳐 출력 신호(OUT)로 변환되며, 제1, 제2 지연 회로(110, 120)를 거치는 과정에서 턴-온(turn-on) 필터링 및 턴-오프(turn-off) 필터링될 수 있다.
이하, 본 명세서 전반에 걸쳐 사용되는 턴-온 필터링이라는 용어는, 로우 레벨을 갖는 입력 신호(IN)가 하이 레벨을 갖는 잡음 신호를 포함하는 경우, 하이 레벨의 잡음 신호를 입력 신호(IN)에서 필터링하는 동작을 의미하는 것으로 정의한다. 유사하게, 턴-오프 필터링이라는 용어는, 하이 레벨을 갖는 입력 신호(IN)에 로우 레벨을 갖는 잡음 신호가 포함되는 경우, 로우 레벨의 잡음 신호를 입력 신호(IN)에서 필터링하는 동작을 의미할 수 있다.
제1 지연 회로(110)와 제2 지연 회로(120) 각각은 적어도 하나의 인버터와, 소정의 딜레이를 생성하기 위한 적어도 하나의 지연 소자를 포함할 수 있다. 또한, 제1 지연 회로(110)와 제2 지연 회로(120)는 서로 다른 필터링 특성을 가질 수 있다. 예를 들어, 제1 지연 회로(110)는 입력 신호(IN)에 포함된 하이 레벨의 잡음 신호를 제거하는 턴-온 필터링 동작을 수행하고, 제2 지연 회로(120)는 입력 신호(IN)에 포함된 로우 레벨의 잡음 신호를 제거하는 턴-오프 필터링 동작을 수행할 수 있다. 제1 지연 회로(110)와 제2 지연 회로(120)가 서로 다른 특성을 갖는 필터링 동작을 수행함으로써, 별도의 플립-플롭 없이 입력 신호(IN)와 동일한 펄스 폭을 갖는 출력 신호(OUT)를 생성할 수 있다.
제1 지연 회로(110)와 제2 지연 회로(120) 각각에 포함되는 적어도 하나의 지연 소자는, 회로의 동작 조건에 따라 전하가 충전되거나 방전되는 커패시터와, 상기 커패시터의 충방전 동작을 제어하는 전하 공급원을 포함할 수 있다. 전하 공급원은 소정의 전류원과 스위칭 소자, 또는 전압원과 저항 및 스위칭 소자로 구성될 수 있다. 이때 전하 공급원의 동작은 스위칭 소자의 온/오프에 의해 제어될 수 있으며, 각 스위칭 소자의 온/오프는 입력 신호(IN) 또는 제1 지연 회로(110)에서 출력하는 신호의 레벨에 따라 결정될 수 있다. 이하, 본 실시예에 따른 잡음 필터 회로(100)의 회로 구성의 다양한 실시예를 도 2 내지 도 4를 참조하여 설명한다.
도 2 내지 도 4는 본 발명의 실시예에 따른 잡음 필터 회로 구성의 예시를 나타낸 회로도이다.
도 2를 참조하면, 본 실시예에 따른 잡음 필터 회로(200)는 서로 직렬로 연결되는 제1 지연 회로(210)와 제2 지연 회로(220)를 포함하며, 제1 지연 회로(210)의 입력단에는 입력 신호(IN)가 인가된다. 제1 지연 회로(210)는 턴-온 필터링 동작을 수행하고, 제2 지연 회로(220)는 턴-오프 필터링 동작을 수행할 수 있다.
앞서 설명한 바와 같이, 제1 지연 회로(210)와 제2 지연 회로(220) 각각은 적어도 하나의 인버터와 적어도 하나의 지연 소자를 포함한다. 도 2를 참조하면, 제1 지연 회로(210)는 인버터 INV1, INV2를 포함하며, 제2 지연 회로(220)는 인버터 INV3, INV4를 포함한다. 또한, 제1 지연 회로(210)는 스위칭 소자 N1과 커패시터 C1, 그리고 전압원 Vcc에 연결되는 저항 R1으로 구성되는 지연 소자를 포함하며, 제2 지연 회로(220)는 전압원 Vcc에 연결되는 스위칭 소자 P1과 커패시터 C2, 저항 R2로 구성되는 지연 소자를 포함한다.
제1, 제2 지연 회로(210, 220) 각각에 포함되는 지연 소자는 도 2와 다른 회로로도 구성할 수 있다. 예를 들어, 제1 지연 회로(210)에서 전압원 Vcc가 출력하는 전압이 저항 R1을 거쳐 커패시터 C1에 전하를 충전하나, 전압원 Vcc와 저항 R1을 하나의 전류원으로 대체할 수도 있다. 또는 제1 지연 회로(210)와 제2 지연 회로(220)에 동일한 지연 소자를 적용할 수도 있다.
이하, 도 2에 도시된 잡음 필터 회로(200)의 동작을 도 5 내지 도 7의 그래프를 함께 참조하여 설명한다. 잡음 필터 회로(200)의 전반적인 동작 방법을 도 5의 그래프를 참조하여 설명한다.
도 5를 참조하면, 입력 신호(IN)가 t1에 로우 레벨에서 하이 레벨로 증가하고, t2에 다시 로우 레벨로 감소한다. 입력 신호가 하이 레벨을 유지하는 시간은 T이며, 따라서 입력 신호(IN)를 인가받는 제1 지연 회로(210)의 인버터 INV1의 출력 노드 A에서는 입력 신호(IN)와 상(phase)이 반대인 반전 신호가 출력된다.
노드 A의 신호가 하이 레벨일 때는 스위칭 소자 N1이 턴-온되어 있으므로, 전압원 Vcc와 저항 R1에 의해 생성되는 전류가 모두 스위칭 소자 N1으로 흐르게 되어 커패시터 C1에 전하가 충전되지 않는다. 그러나 입력 신호(IN)가 하이 레벨로 증가하여 노드 A의 신호가 로우 레벨로 변하면, 스위칭 소자 N1이 턴-오프되므로 t1부터 커패시터 C1에 전하가 충전되고 노드 B의 전압이 증가하기 시작한다.
노드 B의 전압이 증가하여 인버터 INV2의 문턱 전압(Vth)을 초과하면, 인버터 INV2의 출력단인 노드 C의 신호가 하이 레벨에서 로우 레벨로 변한다. 이때, 노드 C의 신호는 노드 A의 신호와 같은 형태를 갖지만 t3-t1 만큼의 딜레이를 포함한다. 노드 C의 신호가 하이 레벨에서 로우 레벨로 변하면서 스위칭 소자 P1이 t3에서 턴-온되고 스위칭 소자 P1에 연결된 전압원 Vcc의 출력 전압이 저항 R2와 커패시터 C2에 인가된다. 따라서 커패시터 C2에 전하가 충전되고 최소화된 지연 시간으로 인해 노드 D의 신호 레벨이 로우 레벨에서 하이 레벨로 빠르게 증가한다. 따라서, 인버터 INV3과 INV4를 거친 출력 신호(OUT) 역시, 시점 t3에 로우 레벨에서 하이 레벨로 증가한다.
노드 C의 신호가 로우 레벨을 갖는 t2까지는 노드 D의 신호가 지속적으로 하이 레벨을 갖게 되며, 노드 C의 신호가 다시 하이 레벨로 증가하면 스위칭 소자 P1이 턴-오프된다. 따라서, 커패시터 C2에 충전된 전하가 저항 R2를 통해 방전되고, 노드 D의 신호 레벨이 t2부터 감소하기 시작한다. 노드 D의 신호 레벨이 감소하여 인버터 INV3의 문턱 전압 Vth보다 작아지면, 인버터 INV3의 출력 신호가 하이 레벨로 증가하고, 결국 출력 신호(OUT)가 시점 t4에 하이 레벨에서 로우 레벨로 감소한다.
즉, 전반적인 동작 방법에 있어서, 제1 지연 회로(210)는 커패시터 C1을 천천히 충전하고 빠르게 방전시키며, 제2 지연 회로(220)는 커패시터 C2를 빠르게 충전하고 천천히 방전시킨다. 따라서, 도 5에 도시한 바와 같이 출력 신호(OUT)가 입력 신호(IN)와 비교하여 t3-t1 만큼의 딜레이, 및 하이 레벨에서 동일한 유지 시간 T를 갖는다.
이하, 도 6 내지 도 7을 참조하여 도 2에 도시한 잡음 필터 회로(200)의 턴-온 필터링 및 턴-오프 필터링 동작을 각각 설명한다.
우선 도 6을 참조하면, 입력 신호(IN)는 로우 레벨을 가지며, 총 6번에 걸쳐서 하이 레벨로 변화하는 구간을 갖는다. 이때, 맨 앞부터 5번에 걸쳐서 하이 레벨로 변화하는 입력 신호(IN)는 모두 잡음 성분으로 필터링되는데, 이러한 턴-온 필터링 동작이 제1 지연 회로(210)에 의해 실행된다.
수신한 로우 레벨의 입력 신호(IN)에 짧은 유지 시간 - 이하 제1 시간 - 을 갖는 하이 레벨의 잡음 성분이 포함되어 있는 경우, 제1 시간만큼 로우 레벨로 유지되는 신호가 노드 A에서 출력된다. 따라서, 제1 시간 동안 스위칭 소자 N1이 턴-오프되어 커패시터 C1에 전하가 충전되고 노드 B의 신호 레벨이 증가한다.
그러나 제1 시간은 매우 짧은 시간이기 때문에, 제1 시간 동안 커패시터 C1에 충전되는 전하로는 노드 B의 신호 레벨이 커패시터 C1에 연결된 인버터 INV2의 문턱 전압(Vth1)까지 증가하지 못 한다. 즉, 커패시터 C1이 충전되어 노드 B의 신호 레벨이 인버터 INV2의 문턱 전압(Vth1)까지 증가하는데 필요한 시간을 제2 시간으로 정의하면, 제1 시간이 제2 시간보다 짧은 경우에 해당한다.
따라서, 인버터 INV2의 출력단인 노드 C의 신호 레벨은 그대로 하이 레벨로 유지되고, 스위칭 소자 P1은 계속 턴-오프되며, 출력 신호(OUT)은 로우 레벨을 유지하게 된다. 결국, 제1 시간 동안 하이 레벨을 갖는 잡음 성분이 출력 신호(OUT)에 어떠한 영향도 미치지 못 하므로, 제1 지연 회로(210)에서 턴-온 필터링이 수행된다.
반면, 도 6의 입력 신호(IN) 그래프에서, 여섯 번째로 하이 레벨로 변화하는 구간을 살펴보면, 하이 레벨이 유지되는 제1 시간이 충분히 길다. 따라서, 제1 시간이 제2 시간보다 길기 때문에, 커패시터 C1에 충전되는 전하로 인한 노드 B의 신호 레벨이 인버터 INV2의 문턱 전압(Vth1)을 초과하게 된다. 따라서, 노드 C의 신호 레벨이 하이 레벨에서 로우 레벨로 변하고, 스위칭 소자 P1이 턴-온되어 커패시터 C2가 순간적으로 충전되므로 노드 D의 신호 레벨이 인버터 INV3의 문턱 전압(Vth2)를 초과하게 된다.
입력 신호(IN)의 레벨이 다시 로우 레벨로 감소하면, 스위칭 소자 N1이 턴-온되어 커패시터 C1에 충전된 전하가 빠르게 방전되므로 노드 B의 신호 레벨이 인버터 INV2의 문턱 전압(Vth1)보다 작아진다. 따라서 노드 C의 신호 레벨이 다시 하이 레벨로 증가하고, 스위칭 소자 P1이 턴-오프되어 커패시터 C2에 충전된 전하가 서서히 방전되므로 노드 D의 신호 레벨이 인버터 INV3의 문턱 전압(Vth2)보다 작아진다. 결과적으로 출력 신호(OUT)의 레벨이 다시 로우 레벨로 감소하여 입력 신호(IN)와 동일한 형태를 가지며 소정의 딜레이를 포함하는 출력 신호(OUT)가 생성된다.
다음으로 도 7을 참조하여 턴-오프 필터링 동작을 설명한다. 입력 신호(IN)는 하이 레벨이며 총 6번에 걸쳐서 로우 레벨을 갖는 신호 성분이 입력 신호(IN)에 포함되는 것을 가정한다.
우선 매우 짧은 유지 시간 - 이하, 제1 시간으로 정의 - 동안 로우 레벨로 유지되는 입력 신호(IN)가 인가되는 경우를 살펴보면, 입력 신호(IN)가 로우 레벨로 변함에 따라 노드 A의 신호 레벨이 로우 레벨에서 하이 레벨로 증가한다. 따라서 턴-오프되어 있던 스위칭 소자 N1이 제1 시간 동안 턴-온되며, 스위칭 소자 N1이 턴-오프되어 있는 동안 커패시터 C1에 충전된 전하가 빠르게 방전되어 노드 B의 신호 레벨이 하이 레벨에서 로우 레벨로 감소한다. 이때, 인버터 INV2의 출력단인 노드 C의 신호는 로우 레벨에서 하이 레벨로 증가하게 된다.
따라서, 턴-온되어 있던 스위칭 소자 P1이 턴-오프되고, 스위칭 소자 P1이 턴-온되어 있는 동안 커패시터 C2에 충전되었던 전하가 서서히 방전되어 노드 D의 신호 레벨이 감소하기 시작한다. 그러나, 도 7에 도시된 바와 같이 제1 시간은 매우 짧은 시간이므로, 제1 시간은 커패시터 C2가 방전되어 노드 D의 신호 레벨이 인버터 INV3의 문턱 전압(Vth2)보다 작아지는 데에 필요한 시간 - 이하, 제2 시간으로 정의 - 보다 작다. 따라서, 출력 신호(OUT)는 그대로 하이 레벨로 유지된다.
한편, 제1 시간이 제2 시간보다 긴 경우 - 도 7에서 입력 신호(IN)가 로우 레벨로 변하는 다섯번째 및 여섯번째 구간 - 를 살펴 보면, 커패시터 C2가 방전되어 노드 D의 신호 레벨이 인버터 INV3의 문턱 전압(Vth2)보다 작아질 때까지 스위칭 소자 P1이 계속 턴-오프되어 있다. 따라서, 출력 신호(OUT)는 입력 신호(IN)와 마찬가지로 하이 레벨에서 로우 레벨로 변화하는 구간을 갖는 신호로 생성되어, 매우 짧은 유지 시간을 갖는 로우 레벨의 입력 신호(IN)만을 잡음 성분으로 걸러낼 수 있는 턴-오프 필터링 동작을 효과적으로 실행할 수 있다.
도 3 및 도 4는 본 발명의 다른 실시예에 따른 잡음 필터 회로(300, 400)를 나타낸 회로도이다. 도 3 및 도 4를 참조하면, 본 실시예들에서는 도 2에 도시한 잡음 필터 회로(200)와 달리 제1 지연 회로(310, 410)와 제2 지연 회로(320, 420)가 동일한 구조를 갖는다. 이하, 도 3의 턴-온 필터링 동작과 도 4의 턴-오프 필터링 동작을 설명하기로 한다.
도 3에 도시한 잡음 필터 회로(300)에 매우 짧은 제1 시간 동안 하이 레벨로 유지되는 잡음 신호 성분을 포함하는 로우 레벨의 입력 신호(IN)가 인가되면, 노드 A의 신호 레벨이 로우 레벨로 변하면서 스위칭 소자 N1이 턴-오프된다. 따라서, 커패시터 C1에 전하가 충전되므로 노드 B의 신호 레벨이 서서히 증가한다.
그러나 노드 B의 신호 레벨이 증가하여 인버터 INV2의 문턱 전압을 초과하는 데에 필요한 제2 시간이 경과할 때까지 입력 신호(IN)가 하이 레벨을 유지하지 않기 때문에, 즉, 제1 시간이 제2 시간보다 짧기 때문에, 인버터 INV2의 출력단인 노드 C의 신호는 계속 하이 레벨로 유지된다. 따라서 인버터 INV3의 출력 신호는 로우 레벨을 가지며, 스위칭 소자 N2는 계속 턴-오프되어 커패시터 C2에 충전되어 있던 전하가 방전되지 않는다.
결국, 노드 D의 신호 레벨은 하이 레벨이고 인버터 INV4는 로우 레벨의 신호를 계속 출력하므로, 출력 신호(OUT)는 로우 레벨을 유지한다. 입력 신호(IN)에서 매우 짧은 제1 시간 동안 하이 레벨로 변화했던 신호 성분이 잡음으로 필터링되어 출력 신호(OUT)에 영향을 미치지 않으므로, 턴-온 필터링이 효과적으로 실행되는 것을 알 수 있다.
다음으로, 도 4에 도시한 잡음 필터 회로(400)에 매우 짧은 제1 시간 동안 로우 레벨을 유지하는 잡음 신호 성분을 포함하는, 하이 레벨의 입력 신호(IN)가 인가되는 경우를 가정하여 잡음 필터 회로(400)의 턴-오프 필터링 동작 방법을 설명한다. 하이 레벨의 입력 신호(IN)가 제1 시간 동안 로우 레벨로 변하면, 스위칭 소자 P1가 턴-온되어 커패시터 C1에 전하가 빠르게 충전되고 노드 B의 신호 레벨이 하이 레벨로 증가한다. 결국, 제1 지연 회로(410)의 출력단인 노드 C의 신호 레벨도 하이 레벨로 증가한다.
노드 C의 신호 레벨이 하이 레벨로 증가함에 따라 스위치 소자 P2는 턴-오프된다. 따라서 스위치 소자 P2가 턴-온되어 있는 동안 커패시터 C2에 충전되어 있던 전하가 서서히 방전된다. 커패시터 C2에 충전된 전하가 방전되어 노드 D의 신호 레벨이 인버터 INV3의 문턱 전압보다 낮아지는 데에 필요한 제2 시간이 제1 시간보다 긴 경우, 인버터 INV3의 출력 신호는 그대로 로우 레벨로 유지된다. 결국, 출력 신호(OUT)의 신호 레벨은 하이 레벨로 그대로 유지되며, 입력 신호(IN)에 나타난 제1 시간 동안의 로우 레벨 잡음 성분은 턴-오프 필터링되어 출력 신호(OUT)에 영향을 미치지 못 한다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
100, 200, 300, 400 : 잡음 필터 회로
110, 210, 310, 410 : 제1 지연 회로
120, 220, 320, 420 : 제2 지연 회로

Claims (15)

  1. 제1 지연 회로; 및
    상기 제1 지연 회로와 직렬로 연결되는 제2 지연 회로; 를 포함하고,
    상기 제1 지연 회로와 상기 제2 지연 회로 각각은 적어도 하나의 인버터와, 소정의 딜레이를 발생시키기 위한 적어도 하나의 지연 소자를 포함하고,
    상기 제1 지연 회로와 상기 제2 지연 회로는 입력 신호의 신호 레벨의 천이에 따라 서로 다른 필터링 특성을 갖는 잡음 필터 회로.
  2. 제1항에 있어서,
    상기 제1 지연 회로는 상기 입력 신호가 로우 레벨에서 하이 레벨로 턴-온되어 발생하는 잡음을 필터링하고,
    상기 제2 지연 회로는 상기 입력 신호가 하이 레벨에서 로우 레벨로 턴-오프되어 발생하는 잡음을 필터링하는 잡음 필터 회로.
  3. 제1항에 있어서,
    상기 제1 지연 회로는 로우 레벨에서 소정의 기준 시간 이하 동안 하이 레벨로 턴-온되는 입력 신호를 잡음으로 필터링하고,
    상기 제2 지연 회로는 하이 레벨에서 소정의 기준 시간 이하 동안 로우 레벨로 턴-오프되는 입력 신호를 잡음으로 필터링하는 잡음 필터 회로.
  4. 제1항에 있어서,
    상기 적어도 하나의 지연 소자는 하나 이상의 커패시터, 및 상기 커패시터에 전하를 충전하는 전하 공급원을 포함하는 잡음 필터 회로.
  5. 제4항에 있어서,
    상기 제1 지연 회로에 포함되는 커패시터는 방전 시간이 충전 시간보다 짧고, 상기 제2 지연 회로에 포함되는 커패시터는 충전 시간이 방전 시간보다 짧은 잡음 필터 회로.
  6. 제4항에 있어서,
    상기 전하 공급원은 적어도 하나의 스위치 소자를 포함하고, 상기 스위치 소자의 동작은 상기 제1 지연 회로와 상기 제2 지연 회로 각각에 입력되는 입력 신호의 반전 신호에 의해 제어되는 잡음 필터 회로.
  7. 제1항에 있어서,
    상기 제1 지연 회로와 상기 제2 지연 회로는 동일한 회로 구조를 갖는 잡음 필터 회로.
  8. 입력 신호를 수신하는 단계;
    상기 입력 신호의 레벨이 로우 레벨에서 하이 레벨로 변화하면, 커패시터에 전하를 충전하는 단계; 및
    상기 입력 신호가 하이 레벨을 유지하는 제1 시간과, 상기 커패시터의 전압이 상기 커패시터에 연결된 인버터의 문턱 전압까지 변화하는 데에 필요한 제2 시간에 기초하여 상기 커패시터에 연결된 인버터가 출력하는 신호를 결정하는 단계; 를 포함하는 잡음 필터 회로의 동작 방법.
  9. 제8항에 있어서, 상기 결정 단계는,
    상기 제1 시간이 상기 제2 시간보다 짧으면, 상기 커패시터에 연결된 인버터가 출력하는 신호의 레벨을 로우 레벨로 결정하는 잡음 필터 회로의 동작 방법.
  10. 제8항에 있어서, 상기 결정 단계는,
    상기 제1 시간이 상기 제2 시간보다 길면, 상기 커패시터에 연결된 인버터가 출력하는 신호의 레벨을 하이 레벨로 결정하는 잡음 필터 회로의 동작 방법.
  11. 제8항에 있어서,
    상기 커패시터에 연결되는 인버터가 출력하는 신호의 레벨을 반전시켜 최종 출력 신호를 생성하는 단계; 를 더 포함하는 잡음 필터 회로의 동작 방법.
  12. 입력 신호를 수신하는 단계;
    상기 입력 신호를 반전시켜 제1 신호를 생성하는 단계; 및
    상기 제1 신호가 하이 레벨을 유지하는 제1 시간과, 상기 제1 신호에 의해 충전 또는 방전이 결정되는 커패시터의 전압이 상기 커패시터에 연결된 인버터의 문턱 전압까지 변화하는 데에 필요한 제2 시간에 기초하여 상기 커패시터에 연결된 인버터가 출력하는 신호의 레벨을 결정하는 단계; 를 포함하는 잡음 필터 회로의 동작 방법.
  13. 제12항에 있어서, 상기 결정 단계는,
    상기 제1 시간이 상기 제2 시간보다 짧으면, 상기 인버터가 출력하는 신호의 레벨을 하이 레벨로 결정하는 잡음 필터 회로의 동작 방법.
  14. 제12항에 있어서, 상기 결정 단계는,
    상기 제1 시간이 상기 제2 시간보다 길면, 상기 인버터가 출력하는 신호의 레벨을 로우 레벨로 결정하는 잡음 필터 회로의 동작 방법.
  15. 제12항에 있어서, 상기 제1 신호 생성 단계는,
    상기 입력 신호가 하이 레벨에서 로우 레벨로 변화하면, 상기 입력 신호에 의해 동작하는 스위치 소자에 연결된 입력단 커패시터에 충전된 전하를 방전시키는 단계;
    상기 입력 신호가 로우 레벨에서 다시 하이 레벨로 변화하면, 상기 입력단 커패시터에 전하를 충전하는 단계; 및
    상기 입력단 커패시터의 전압으로부터 상기 제1 신호를 생성하는 단계; 를 포함하는 잡음 필터 회로의 동작 방법.
KR1020120140174A 2012-12-05 2012-12-05 잡음 필터 회로 및 그 동작 방법 KR101444546B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120140174A KR101444546B1 (ko) 2012-12-05 2012-12-05 잡음 필터 회로 및 그 동작 방법
US13/774,634 US8917138B2 (en) 2012-12-05 2013-02-22 Noise filtering circuit and operating method thereof
CN201310071284.9A CN103856190B (zh) 2012-12-05 2013-03-06 噪声过滤电路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120140174A KR101444546B1 (ko) 2012-12-05 2012-12-05 잡음 필터 회로 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20140072973A KR20140072973A (ko) 2014-06-16
KR101444546B1 true KR101444546B1 (ko) 2014-09-25

Family

ID=50824846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120140174A KR101444546B1 (ko) 2012-12-05 2012-12-05 잡음 필터 회로 및 그 동작 방법

Country Status (3)

Country Link
US (1) US8917138B2 (ko)
KR (1) KR101444546B1 (ko)
CN (1) CN103856190B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980030524A (ko) * 1996-10-30 1998-07-25 문정환 노이즈 제거폭 가변형 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2783649B1 (fr) * 1998-09-17 2000-11-17 St Microelectronics Sa Circuit de filtrage d'un signal d'horloge
JP3409059B2 (ja) 2000-07-26 2003-05-19 Necエレクトロニクス株式会社 半導体記憶装置
FR2813460B1 (fr) * 2000-08-24 2003-01-24 St Microelectronics Sa Circuit de filtrage de signaux logiques parasites
KR20030002855A (ko) 2001-06-29 2003-01-09 서동학 전자수송기를 함유한 발광성 플로렌계 고분자 화합물,그의 제조방법 및 그의 고분자 혼합물
JP2004361938A (ja) * 2003-05-15 2004-12-24 Takenaka Komuten Co Ltd 騒音低減装置
KR100563866B1 (ko) * 2003-05-19 2006-03-23 매크로영상기술(주) 영상 신호의 디인터레이스 방법 및 장치
US7830181B1 (en) * 2009-09-08 2010-11-09 Faraday Technology Corp. Deglitch circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980030524A (ko) * 1996-10-30 1998-07-25 문정환 노이즈 제거폭 가변형 회로

Also Published As

Publication number Publication date
US8917138B2 (en) 2014-12-23
US20140152367A1 (en) 2014-06-05
KR20140072973A (ko) 2014-06-16
CN103856190B (zh) 2016-12-28
CN103856190A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN107534383B (zh) 驱动电路、开关控制电路以及开关装置
JP6013070B2 (ja) 半導体装置及びその制御方法
US20050017788A1 (en) Semiconductor apparatus
KR101308208B1 (ko) 데드 타임 생성 회로 및 모터 제어 장치
JP2009021841A (ja) チャージポンプ駆動回路、及びそれを用いた半導体装置
CN108702149B (zh) 信号输出电路
KR100724559B1 (ko) 레벨 쉬프터
JP2006222524A (ja) 発振回路
JP2010123837A (ja) 半導体集積回路
US20150214837A1 (en) Charge pump circuit
CN102035369B (zh) 具有电流保护的负电荷泵
US6556066B2 (en) Boosting method and apparatus
KR101444546B1 (ko) 잡음 필터 회로 및 그 동작 방법
JP2015065735A (ja) ソフトスタート回路及びそれを含む半導体装置
US20040021504A1 (en) Boosting circuit configured with plurality of boosting circuit units in series
KR101558880B1 (ko) 이완 발진기
JP2006066654A (ja) レーザダイオード駆動回路
JP6788850B2 (ja) コンパレータと、そのコンパレータを用いた発振器回路
US10431539B2 (en) Semiconductor integrated circuit including discharge control circuit
KR101986799B1 (ko) 저전력과 작은 면적으로 구현한 단일 비교기 구조의 릴렉세이션 발진기
JP3757518B2 (ja) パワーオン・リセット回路
JP2011124689A (ja) バッファ回路
JP2007336482A (ja) 半導体集積回路装置
JP4086049B2 (ja) パワーオン・リセット回路
EP4340199A1 (en) Control module with protection against cross-conduction for an electronic circuit including at least a pair of switches and related control method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee