KR100611774B1 - 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법 - Google Patents

반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법 Download PDF

Info

Publication number
KR100611774B1
KR100611774B1 KR1020040040333A KR20040040333A KR100611774B1 KR 100611774 B1 KR100611774 B1 KR 100611774B1 KR 1020040040333 A KR1020040040333 A KR 1020040040333A KR 20040040333 A KR20040040333 A KR 20040040333A KR 100611774 B1 KR100611774 B1 KR 100611774B1
Authority
KR
South Korea
Prior art keywords
bank
self refresh
signal
refresh
code
Prior art date
Application number
KR1020040040333A
Other languages
English (en)
Other versions
KR20050115415A (ko
Inventor
허황
김태윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040040333A priority Critical patent/KR100611774B1/ko
Priority to US11/027,195 priority patent/US7088635B2/en
Priority to TW093141585A priority patent/TWI267080B/zh
Priority to CNB2005100719129A priority patent/CN100433184C/zh
Publication of KR20050115415A publication Critical patent/KR20050115415A/ko
Application granted granted Critical
Publication of KR100611774B1 publication Critical patent/KR100611774B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Abstract

본 발명은 신호 라인의 증가없이 리프레쉬할 뱅크의 변경을 용이하게 처리할 수 있는 장치를 제공함에 목적이 있다.
상기 목적을 달성하기 위한 본원의 제1 발명에 따른 뱅크 베이스드 셀프 리프레쉬 장치는 복수의 뱅크를 포함하는 반도체 기억 소자에서 전력 소모를 저감하기 위하여 뱅크 베이스드(bank-based) 셀프 리프레쉬(Partial Self Refresh)를 수행함에 있어서, 상기 복수의 뱅크 중 임의의 뱅크의 리프레쉬와 무관한 모든 셀프 리프레쉬 코드 신호를 이용하여 상기 임의의 뱅크를 리프레쉬하지 않을 수 있는 뱅크 비선택부를 포함할 수 있다.
반도체 기억 소자, 부분 셀프 리프레쉬, 뱅크 비선택,

Description

반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법{BANK BASED PARTIAL ARRAY SELF REFRESH APPARATUS IN SEMICONDUCTOR MEMORY DEVICE AND ITS METHOD}
도 1은 PASR 코드별로 리프레쉬되는 뱅크에 관한 일실시도,
도 2는 본 발명에 따른 뱅크 기준 PASR 구현을 위한 전체 블럭도,
도 3은 도 2의 어드레스 래치부(210)의 일실시 회로도,
도 4는 도 2의 디코더(220)의 일실시 회로도,
도 5는 도 2의 뱅크 비선택부(230)의 일실시 회로도,
도 6은 도 2의 로 액티브 신호 발생부(240)의 일실시 회로도.
* 도면의 주요 부분에 대한 설명 *
210: 어드레스 래치부 220: 디코더
230: 뱅크 비선택부 231: 뱅크 비선택 PASR 코드 추출부
232: 뱅크 비선택 신호 발생부 240: 로 액티브 신호 발생부
본 발명은 반도체 기억 소자의 셀프 리프레쉬에 관한 기술로서, 구체적으로는 뱅크 베이스드(bank-based) 부분 어레이 셀프 리프레쉬(Partial Array Self Refresh; 이하 PASR 이라 함) 기술에 관한 것이다.
반도체 기억 소자에서의 셀은 셀 트랜지스터와 커패시터로 구성되기 때문에 시간이 경과함에 따라 누설에 의해 셀에 저장된 데이터의 상태가 불명확해진다. 따라서 데이터를 유지하기 위해 셀을 리프레쉬하는 것이 필수적이다.
반도체 기억 소자를 리프레쉬 함에 있어서는, 오토 리프레쉬 모드(Auto Refresh Mode)와 셀프 리프레쉬 모드(Self Refresh Mode)가 있다. 오토 리프레쉬 모드에서는, 반도체 기억 소자의 외부에서 리프레쉬 명령이 인가된다. 외부에서 인가된 명령에 따라 반도체 기억 소자의 내부에서 어드레스가 카운트되면 리프레쉬 할 셀 어레이를 선택하게 되고, 선택된 셀 어레이를 리프레쉬하게 된다. 한편, 셀프 리프레쉬 모드는 반도체 기억 소자의 외부에서 인가되는 리프레쉬 명령 뿐만 아니라, 내부에서 인가되는 셀프 리프레쉬 진입 명령(self refresh entry)에 따라 수행된다.
그런데, 현재까지 상용화된 반도체 기억 소자에서는, 반도체 기억 소자 내 각 셀들이 데이터를 저장하고 있는지의 여부와 무관하게 모든 셀 어레이들에 대하여 리프레쉬를 수행한다. 즉, 현재 반도체 기억 소자에서 채용되는 리프레쉬 방식은 뱅크 선택 어드레스(bank selection address)와 뱅크 내의 워드 라인 어드레스(word line address)를 내부 카운터(counter)에 의해 자체적으로 이동시킴 으로써, 모든 셀을 리프레쉬 한다. 이와 같이 모든 셀 어레이들에 대하여 리프레쉬를 수행하고, 부분적으로 리프레쉬하지 못하는 이유는 각 셀들이 데이터를 저장하는지를 기억하기 위해서 셀의 개수만큼을 갖추고 있는 별도의 기억장치가 필요하기 때문이다. 예를 들어 4K refresh/64msec이면, 4K번의 리프레쉬 명령을 통해 64밀리초(msec)동안에 모든 셀을 리프레쉬하게 된다.
그러나, PDA(personal digital assistant, 개인 휴대 정보 단말기)나 휴대폰 등에 사용되는 메모리는 이동 통신 기기의 대기 시간을 증가시키기 위해, 소모 전력이 작을 것을 요구받고 있는 실정이다.
이에 칩셋(chip set) 등 메모리 외부에서 셀들이 데이터를 가지고 있는지 아닌지를 기억하고, 데이터가 있는 셀들에 대해서만 리프레쉬를 수행하도록 하는 PASR 방식이 채택되고 있다. PASR동작은 셀프 리프레쉬 동작시 데이터를 저장하고 있는 셀 어레이에 대해서만 리프레쉬를 수행하므로 모든 셀 어레이에 대하여 리프레쉬를 수행하는 방식에 비해 소비 전력을 줄일 수 있는 장점이 있다.
한편, 종래의 PASR 방식에 따르면 뱅크 액티브 신호(bank active)를 발생시키지 않도록 함으로써, 리프레쉬 기능을 수행하지 않을 뱅크를 선택한다. 구체적으로, PASR의 진입여부에 관한 명령과 코드는 반도체 기억 소자의 외부에서 인가된다. 예를 들어, 외부에서 인가되는 확장 모드 레지스터 세트 명령(EMRS2: Extended Mode Register Set 2)은 PASR의 진입 명령(Entry)이 되고, 이 때 어드레스0 내지 어드레스2(이하, A<0:2>라 표기함)가 PASR의 코드가 된다.
PASR 코드별로 리프레쉬되는 뱅크에 관한 일실시예가 도 1에 개시되어 있다. 예를 들면, PASR 코드 A<0:2>가 000인 경우, 모든 뱅크가 리프레쉬도록 세팅된다. 또한, 2 뱅크 리프레쉬의 경우, A<2>의 상태에 따라, bank0과 bank1을 리프레쉬할 지, 혹은 bank2와 bank3을 리프레쉬할 지가 결정된다. 1 뱅크 리프레쉬의 경우에도, A<2>의 상태에 따라, bank0을 리프레쉬할 지, 혹은 bank3을 리프레쉬할 지가 결정된다.
그러나, 기존의 PASR 방식에 따르면, PASR 코드를 변경하는 경우에 신호 라인을 추가하여야 하는 등 많은 수정(revision) 작업이 요구되는 등의 문제점이 존재하였다.
그런데 PASR 기능은 반도체 기억 소자의 외부에서 리프레쉬할 뱅크를 선택하기 때문에 코드가 사용자(Vendor)에 따라 변경될 수 있어야 하고, PASR 코드를 변경함에 있어서 유연하게 대처할 수 있어야 한다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 신호 라인의 증가없이 리프레쉬할 뱅크의 변경을 용이하게 처리할 수 있는 장치를 제공함에 목적이 있다.
또한, 본 발명은 신호 라인의 증가없이 리프레쉬할 뱅크의 변경을 용이하게 처리할 수 있는 방법을 제공함에 목적이 있다.
상기 목적을 달성하기 위한 본원의 제1 발명에 따른 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치는 복수의 뱅크를 포함하는 반도체 기억 소자에서 전력 소모를 저감하기 위하여 뱅크 베이스드(bank-based) 셀프 리프레쉬(Partial Self Refresh)를 수행함에 있어서, 상기 복수의 뱅크 중 임의의 뱅크의 리프레쉬와 무관한 모든 셀프 리프레쉬 코드 신호를 이용하여 상기 임의의 뱅크를 리프레쉬하지 않을 수 있는 뱅크 비선택부를 포함할 수 있다.
바람직하게는, 상기 뱅크 비선택부는, 인가되는 전체 셀프 리프레쉬 코드 신호들로부터 상기 개별 뱅크를 리프레쉬하지 않을 수 있는 뱅크 비선택 셀프 리프레쉬 코드 신호를 추출할 수 있는 뱅크 비선택 셀프 리프레쉬 코드 추출부; 및 상기 뱅크 비선택 셀프 리프레쉬 코드 신호를 논리 결합하여 뱅크 비선택 신호를 발생하기 위한 뱅크 비선택 신호 발생부를 포함한다.
바람직하게는, 상기 뱅크 비선택 셀프 리프레쉬 코드 추출부는, 상기 전체 셀프 리프레쉬 코드 신호 라인과 상기 뱅크 비선택 셀프 리프레쉬 코드 신호 라인이 교차되고, 상기 전체 셀프 리프레쉬 코드 신호 라인과 상기 뱅크 비선택 셀프 리프레쉬 코드 신호 라인 사이의 노드는 메탈 콘택으로 처리될 수 있다.
바람직하게는, 상기 뱅크 비선택 셀프 리프레쉬 코드 추출부는, 상기 전체 셀프 리프레쉬 코드 신호 라인과 상기 뱅크 비선택 셀프 리프레쉬 코드 신호 라인이 교차되고, 상기 전체 셀프 리프레쉬 코드 신호 라인과 상기 뱅크 비선택 셀프 리프레쉬 코드 신호 라인 사이의 노드는 메탈 옵션으로 처리될 수 있다.
바람직하게는, 본 발명의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치는, 외부에서 인가되는 명령으로부터 상기 뱅크 베이스드 부분 어레이 셀프 리프레쉬와 관련된 신호를 래치하여 래치신호를 생성하기 위한 래치부; 및 상기 래치신호를 인가받아 디코딩하여 상기 전체 셀프 리프레쉬 코드 신호를 생성하기 위한 디코딩부를 더 포함할 수 있다.
바람직하게는, 본 발명의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치는, 상기 뱅크 비선택 신호를 셀프 리프레쉬 모드에서는 통과시키고, 오토 리프레쉬 모드에서는 차단하기 위한 로 액티브 신호 발생부를 더 포함할 수 있다.
또한, 본원의 제2 발명에 따른 뱅크 베이스드 부분 어레이 셀프 리프레쉬 방법은, 복수의 뱅크를 포함하는 반도체 기억 소자에서 전력 소모를 저감하기 위하여 뱅크 베이스드(bank-based) 셀프 리프레쉬(Partial Self Refresh)를 수행함에 있어서, 인가되는 전체 셀프 리프레쉬 코드 신호들로부터 상기 개별 뱅크를 리프레쉬하지 않을 수 있는 뱅크 비선택 셀프 리프레쉬 코드 신호를 추출하는 단계; 및 상기 뱅크 비선택 셀프 리프레쉬 코드 신호를 논리 결합하여 뱅크 비선택 신호를 발생하는 단계를 포함할 수 있다.
바람직하게는, 외부에서 인가되는 명령으로부터 상기 뱅크 베이스드 부분 어레이 셀프 리프레쉬와 관련된 신호를 래치하여 래치신호를 생성하는 단계; 상기 래치신호를 인가받아 디코딩하여 상기 전체 셀프 리프레쉬 코드 신호를 생성하는 단계; 상기 뱅크 비선택 신호를 셀프 리프레쉬 모드에서는 통과시키고, 오토 리프레쉬 모드에서는 차단하는 단계를 더 포함한다.
본 발명에 따른 뱅크 베이스드 PASR 장치는 임의의 뱅크의 리프레쉬와 무관한 모든 PASR 코드를 뱅크 비선택부의 입력 신호로 사용함으로써 구현될 수 있다. 즉, 반도체 기억 소자의 모든 개별 뱅크를 리프레쉬하지 않는 뱅크 비선택 신호를 생성하기 위한 뱅크 비선택부를 구성하고, 뱅크 비선택부 내에는 전체 PASR 코드 라인과 뱅크 비선택 PASR 코드 라인이 교차될 수 있도록 레이아웃(layout)한다. 그리고, 전체 PASR 코드 라인과 뱅크 비선택 PASR 코드 라인 사이의 연결을 메탈 콘택(metal contact)이나 메탈 옵션(metal option)등을 이용한다. 이를 통해 반도체 기억 소자의 외부에서 리프레쉬 대상 뱅크를 선택하는 PASR방식에서 사용자(vendor)의 요구에 따른 PASR 코드의 변경에 대하여 수정을 최소화할 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기 로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2는 본 발명에 따른 뱅크 기준 PASR 구현을 위한 전체 블럭도이다.
본 발명에 따른 뱅크 기준 PASR 장치는 어드레스 래치부(210), 디코더(220) 및 뱅크 비선택부(230)를 포함할 수 있다.
이들 구성들에 대하여 구체적으로 설명하면 다음과 같다.
어드레스 래치부(210)는 확장 모드 레지스터 세트 플래그 신호(EMRS2p)가 인가될 때 어드레스 신호A<2:0>를 받아들이고 래치함으로써 래치신호(EMREG2<2:0>)를 생성한다. 디코더(220)는 A<2:0>을 래치한 래치신호(EMREG2<0:2>)를 인가받아 디코딩하여 23개인 8개의 PASR 코드를 생성하며, 도 4에 개시되어 있다. 뱅크 비선택부(230)는 뱅크별로 PASR와 무관한 PASR 코드들을 논리결합함으로써 임의의 뱅크를 선택하지 않을 수 있는 뱅크 비선택 신호(bank<0:3>_dis)를 생성할 수 있다. 추가적으로, 로 액티브 신호 발생부(240)는 뱅크 비선택 신호(bank<0:3>_dis)와 셀프 리프레쉬 신호(sref)를 논리결합하여 뱅크를 리프레쉬하기 위한 로 액티브 신호를 출력한다.
도 3은 도 2의 어드레스 래치부(210)의 일실시 회로도이다.
파워 업 신호(pwrup)가 초기화되고, 확장 모드 레지스터 세트 플래그 신호(EMRS2p)가 인가되는 경우, 어드레스 신호A<2:0>를 받아들여 래치신호(EMREG2<2:0>)를 생성한다. 그리고, 이후 새로운 확장 모드 레지스터 세트 플래그 신호(EMRS2p)가 없다면, 어드레스 래치부(210) 내 래치에 의해 래치신호(EMREG2<2:0>)가 유지된다. 한편, 일실시예에 따르면, 확장 모드 레지스터 세트 명령(EMRS2)을 사용하지 않는 경우 파워 업 신호(pwrup)에 의해 래치신호(EMREG2<2:0>)들은 모두 "L"상태를 유지하게 된다.
즉, 확장 모드 레지스터 세트 명령(EMRS2)이 인가되면, 어드레스 신호(A<2:0>)를 래치함으로써, PASR 모드로 진입하게 되고, 새로운 확장 모드 레지스터 세트 명령(EMRS2)에 의해 어드레스 신호(A<2:0>)를 갱신한다. 만일, PASR 모드를 탈출하기 위해서는 모든 뱅크를 리프레쉬하도록 하는 어드레스 신호를 포함하는 새로운 확장 모드 레지스터 세트 명령(EMRS2)을 인가받아야 할 것이다.
도 5는 도 2의 뱅크 비선택부(230)의 일실시 회로도이다.
본 발명에 따른 뱅크 비선택부(230)는 전체 PASR 코드 신호들로부터 해당 뱅크의 리프레쉬와 무관한 뱅크 비선택 PASR 코드 신호(DEC<0:4>)를 추출할 수 있는 뱅크 비선택 PASR 코드 추출부(231)와, 뱅크 비선택 PASR 코드 추출부(231)로부터 출력되는 뱅크 비선택 PASR 코드 신호를 논리 결합하여 해당 뱅크에 대한 뱅크 비선택 신호(bank_dis)를 발생하기 위한 뱅크 비선택 신호 발생부(232)를 포함한다.
일실시예에 따르면, 뱅크 비선택 신호(bank_dis)가 "H"상태인 경우, 해당 뱅크는 리프레쉬되지 않는다. 뱅크 비선택 PASR 코드 신호(DEC<0:4>)에는 해당 뱅크를 리프레쉬하지 않는 모든 경우의 PASR 코드를 인가한다. 예를 들어, 도 1과 같은 PASR 코드에 따른 뱅크별 리프레쉬 조건을 만족시킨다면, 뱅크0를 선택하지 않는 PASR 코드는 코드 100, 코드 101 및 코드 110이다. 상기 코드들을 논리결합하여 뱅크0이 선택되지 않도록 논리결합한다. 혹은 뱅크2를 선택하지 않는 PASR 코드는 코 드 001, 코드 010 및 코드110이고, 이들을 논리결합하여 뱅크2가 선택되지 않도록 논리결합한다.
그런데, PASR 방식은 반도체 기억 소자의 외부에서 리프레쉬할 뱅크를 지정할 수 있는 방식이기 때문에, 사용자(vendor)가 리프레쉬할 뱅크를 다르게 하도록 요구할 수도 있을 것이다. 예를 들어, 도 1에서는 PASR 코드 010에서 뱅크0을 리프레쉬하도록 지정되어 있으나, 사용자가 동일한 PASR 코드를 사용하여 뱅크0가 아닌 뱅크1이 리프레쉬될 것을 원할 수도 있다. 이러한 요구에 대응하기 위하여 본 발명은 리프레쉬 대상 뱅크의 수정이 용이한 구성을 갖는 도 5의 뱅크 비선택 PASR 코드 추출부(231)를 제시한다. 즉, 뱅크 비선택 PASR 코드 추출부(231)에서 전체 PASR 코드 신호로부터 해당 뱅크(예를 들어, 뱅크0 및 뱅크1)의 리프레쉬와 관련된 PASR 코드로의 접속을 메탈 콘택 혹은 메탈 옵션을 이용하여 변경함으로써 가능하다.
이와 같은 레이아웃은 다음과 같은 방식에 따라 가능하다.
디코더(220)로부터 출력되는 전체 PASR 코드 라인이 뱅크 비선택 PASR 코드 라인을 가로지르게 레이아웃한다. 그리고, 사용자의 요구에 맞게 따라 전체 PASR 코드 라인과 뱅크 비선택 PASR 코드 라인 라인 사이의 노드를 메탈 콘택이나 메탈 옵션으로 연결한다. 도 5의 뱅크 비선택 PASR 코드 추출부(231)는 도 1의 PASR 코드별 리프레쉬 뱅크에 관한 일실시예를 구현한 것이다.
도 6은 도 2의 로 액티브 신호 발생부(240)의 일실시 회로도이다.
본 발명에 따른 로 액티브 신호 발생부(240)에서는 셀프 리프레쉬 신호(sref)와 뱅크 비선택 신호(bank_dis)를 논리결합함으로써 셀프 리프레쉬 모드(self refresh mode)에서만 뱅크 비선택 신호(bank<0:3>_dis)가 인에이블되도록 하고, 오토 리프레쉬 모드(auto refresh mode)에서는 뱅크 비선택 신호(bank<0:3>_dis)가 디스에이블되도록 할 수 있다. 즉, 오토 리프레쉬 모드(auto refresh mode)에서는 모든 뱅크가 리프레쉬시킬 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 따르면 사용자의 요구에 응하여 리프레쉬할 뱅크를 선택하는 것이 가능하다. 또한, 본 발명에 따르면 신호 라인의 증가없이 리프레쉬할 뱅크를 최소한의 수정으로 선택하는 것이 가능하다.

Claims (11)

  1. 삭제
  2. 복수의 뱅크를 포함하는 반도체 기억 소자에서 뱅크 베이스드(bank-based) 부분 어레이 셀프 리프레쉬(Partial Array Self Refresh)를 수행하기 위한 장치에 있어서,
    상기 복수의 뱅크 중 임의의 뱅크를 리프레쉬하지 않기 위한 뱅크 비선택부를 포함하며,
    상기 뱅크 비선택부는,
    인가되는 전체 셀프 리프레쉬 코드 신호의 라인들과 개별 뱅크를 리프레시 않기 위한 뱅크 비선택 셀프 리프레쉬 코드 신호의 라인들이 교차되어 어레이되면서 상호 선택적으로 접속되어, 상기 전체 셀프 리프레시 신호로부터 상기 뱅크 비선택 셀프 리프레시 신호를 추출하는 뱅크 비선택 셀프 리프레쉬 코드 추출부; 및
    상기 뱅크 비선택 셀프 리프레쉬 코드 신호를 논리 결합하여 뱅크 비선택 신호를 발생하기 위한 뱅크 비선택 신호 발생부를 포함하는
    뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치.
  3. 제2항에 있어서,
    상기 전체 셀프 리프레쉬 코드 신호 라인과 상기 뱅크 비선택 셀프 리프레쉬 코드 신호 라인의 선택적 접속은 메탈 콘택으로 구현되는 베이스드 부분 어레이 셀프 리프레쉬 장치.
  4. 제2항에 있어서,
    상기 전체 셀프 리프레쉬 코드 신호 라인과 상기 뱅크 비선택 셀프 리프레쉬 코드 신호 라인의 선택적 접속은 메탈 옵션으로 구현되는 베이스드 부분 어레이 셀프 리프레쉬 장치.
  5. 제2항에 있어서,
    외부에서 플래그신호와 뱅크 베이스드 부분 어레이 셀프 리프레시에 관련된 어드레스신호들을 인가받아 상기 어드레스 신호들을 래치하는 래치부; 및
    상기 래치부의 출력신호들을 디코딩하여 상기 전체 셀프 리프레쉬 코드 신호를 생성하기 위한 디코딩부
    를 더 포함하는 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치.
  6. 제5항에 있어서,
    상기 래치부는,
    상기 플래그신호에 제어받아 입력되는 상기 어드레스신호들을 전달하기 위한 전달 트랜지스터; 및
    상기 전달 트랜지스터의 출력을 래치하기 위한 역병렬결합된 래치
    를 포함하는 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치.
  7. 제6항에 있어서,
    상기 플래그신호 및 어드레신호들은 확장 모드 레지스터 세트으로부터 제공되는 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치.
  8. 제5항에 있어서,
    상기 뱅크 비선택 신호를 셀프 리프레쉬 모드에서는 통과시키고, 오토 리프레쉬 모드에서는 차단하기 위한 로 액티브 신호 발생부
    를 더 포함하는 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치.
  9. 제8항에 있어서, 상기 로 액티브 신호 발생부는,
    상기 뱅크 비선택 신호와 상기 셀프 리프레쉬 모드를 위한 셀프 리프레쉬 신호를 입력으로 하는 낸드 게이트; 및
    상기 낸드 게이트의 출력에 제어되어 제1 전원을 전달하기 위한 스위칭 소자
    를 포함하는 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치.
  10. 삭제
  11. 삭제
KR1020040040333A 2004-06-03 2004-06-03 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법 KR100611774B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040040333A KR100611774B1 (ko) 2004-06-03 2004-06-03 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법
US11/027,195 US7088635B2 (en) 2004-06-03 2004-12-30 Bank based self refresh control apparatus in semiconductor memory device and its method
TW093141585A TWI267080B (en) 2004-06-03 2004-12-31 Bank based self refresh control apparatus in semiconductor memory device and its method
CNB2005100719129A CN100433184C (zh) 2004-06-03 2005-05-23 半导体存储装置中基于存储体的自刷新控制装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040040333A KR100611774B1 (ko) 2004-06-03 2004-06-03 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050115415A KR20050115415A (ko) 2005-12-07
KR100611774B1 true KR100611774B1 (ko) 2006-08-10

Family

ID=35448740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040040333A KR100611774B1 (ko) 2004-06-03 2004-06-03 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법

Country Status (4)

Country Link
US (1) US7088635B2 (ko)
KR (1) KR100611774B1 (ko)
CN (1) CN100433184C (ko)
TW (1) TWI267080B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164618B2 (en) 2017-08-02 2021-11-02 Qualcomm Incorporated Partial refresh technique to save memory refresh power

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100512281C (zh) * 2004-06-18 2009-07-08 华为技术有限公司 网间互联协议网络安全保障方法及系统
KR100608370B1 (ko) * 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
US7457185B2 (en) * 2005-09-29 2008-11-25 Hynix Semiconductor Inc. Semiconductor memory device with advanced refresh control
KR100809960B1 (ko) * 2006-09-28 2008-03-07 삼성전자주식회사 반도체 메모리 장치의 리프레시 회로 및 리프레시 방법
KR100900784B1 (ko) * 2007-01-03 2009-06-02 주식회사 하이닉스반도체 반도체메모리소자
US7969807B2 (en) * 2008-03-05 2011-06-28 Qimonda Ag Memory that retains data when switching partial array self refresh settings
US8468295B2 (en) * 2009-12-02 2013-06-18 Dell Products L.P. System and method for reducing power consumption of memory
US20110296095A1 (en) * 2010-05-25 2011-12-01 Mediatek Inc. Data movement engine and memory control methods thereof
US20110296098A1 (en) 2010-06-01 2011-12-01 Dell Products L.P. System and Method for Reducing Power Consumption of Memory
KR101190741B1 (ko) * 2010-08-30 2012-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 셀프 리프레시 제어회로 및 제어 방법
KR102011796B1 (ko) * 2012-08-30 2019-08-20 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
TWI503662B (zh) 2012-12-27 2015-10-11 Ind Tech Res Inst 記憶體控制裝置及方法
KR102282971B1 (ko) 2014-12-05 2021-07-29 삼성전자주식회사 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
KR20160138690A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 메모리 장치
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404651B1 (ko) 2001-02-22 2003-11-10 유니셈 주식회사 반도체 제조 설비용 냉각장치
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
KR100437610B1 (ko) 2001-09-20 2004-06-30 주식회사 하이닉스반도체 정상 모드와 부분 어레이 셀프 리프레쉬 모드를 갖는저전력 반도체 메모리 장치
US6738861B2 (en) 2001-09-20 2004-05-18 Intel Corporation System and method for managing data in memory for reducing power consumption
US6650587B2 (en) 2001-11-19 2003-11-18 Micron Technology, Inc. Partial array self-refresh
KR100506057B1 (ko) * 2002-07-15 2005-08-03 주식회사 하이닉스반도체 부분 어레이 셀프 리프레시를 수행하는 반도체 메모리 장치
KR100535071B1 (ko) 2002-11-07 2005-12-07 주식회사 하이닉스반도체 셀프 리프레쉬 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164618B2 (en) 2017-08-02 2021-11-02 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US11631450B2 (en) 2017-08-02 2023-04-18 Qualcomm Incorporated Partial refresh technique to save memory refresh power

Also Published As

Publication number Publication date
TWI267080B (en) 2006-11-21
KR20050115415A (ko) 2005-12-07
US20050270874A1 (en) 2005-12-08
CN1705038A (zh) 2005-12-07
US7088635B2 (en) 2006-08-08
CN100433184C (zh) 2008-11-12
TW200601334A (en) 2006-01-01

Similar Documents

Publication Publication Date Title
KR100611774B1 (ko) 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법
EP1225589B1 (en) Semiconductor memory device having a plurality of low power consumption modes
US6883061B2 (en) Electronic system and refresh method
US7180808B2 (en) Semiconductor memory device for performing refresh operation
US7349267B2 (en) Semiconductor memory device
US10564692B2 (en) Memory device and power reduction method of the same memory device
KR20180026958A (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US20040085835A1 (en) Semiconductor memory device with reduced data access time
KR101980314B1 (ko) 메모리 장치 및 이의 동작방법
KR100941660B1 (ko) 반도체 기억 장치 및 워드 디코더 제어 방법
JP2001093277A (ja) 半導体集積回路およびその制御方法
US20040093461A1 (en) Self-refresh device and method
JP4419170B2 (ja) タグブロック付き半導体メモリ装置
US7426151B2 (en) Device and method for performing a partial array refresh operation
JP2007035115A (ja) 半導体記憶装置
KR100550634B1 (ko) 셀프리프레쉬 주기 발생 장치
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US7623393B2 (en) Semiconductor memory apparatus
US7023747B2 (en) Semiconductor memory device and address conversion circuit
KR100506057B1 (ko) 부분 어레이 셀프 리프레시를 수행하는 반도체 메모리 장치
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
JP3948933B2 (ja) 半導体記憶装置、及びその制御方法
US20050162964A1 (en) Dynamic semiconductor memory device and power saving mode of operation method of the same
US6137742A (en) Semiconductor memory device having self-refresh control circuit
WO2004029981A2 (en) Multi-port memory cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 14