CN100433184C - 半导体存储装置中基于存储体的自刷新控制装置及其方法 - Google Patents

半导体存储装置中基于存储体的自刷新控制装置及其方法 Download PDF

Info

Publication number
CN100433184C
CN100433184C CNB2005100719129A CN200510071912A CN100433184C CN 100433184 C CN100433184 C CN 100433184C CN B2005100719129 A CNB2005100719129 A CN B2005100719129A CN 200510071912 A CN200510071912 A CN 200510071912A CN 100433184 C CN100433184 C CN 100433184C
Authority
CN
China
Prior art keywords
signal
pasr
memory bank
refresh
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100719129A
Other languages
English (en)
Other versions
CN1705038A (zh
Inventor
许晃
金泰润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1705038A publication Critical patent/CN1705038A/zh
Application granted granted Critical
Publication of CN100433184C publication Critical patent/CN100433184C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Abstract

一种用于具有多个存储体的半导体存储装置中的部分数组自刷新(PASR)控制装置，其包括：存储体非选单元，其具有用来接收多个PASR编码信号的多个存储体非选信号输出单元，其中各个存储体非选信号输出单元的输入端线和所述多个PASR编码信号的信号线相互交叉并选择性地相互耦合。

Description

半导体存储装置中基于存储体的自刷新控制装置及其方法
技术领域
本发明涉及一种自刷新装置；尤其是涉及一种用于半导体存储装置中的基于存储体的部分数组自刷新装置。
背景技术
一般来说，动态随机存取存储(DRAM)的存储单元是由晶体管和用来储存单字节(single-bit)数据的电容器所形成。单字节数据是以电荷的形式储存于该电容器中。然而，储存在电容器中的电荷量会随时间消逝而减少。因此，包含在DRAM中的存储单元必须被周期性地刷新，以保持其数据内容。
有两种不同的刷新模式，即，一者为自动刷新(auto refresh)模式，用来执行自动刷新操作，而另一者为自刷新(self refresh)模式，用来执行自刷新操作。
在自动刷新模式中，外部刷新命令信号被输入DRAM中。根据基于该外部刷新命令信号所发生的计数内部地址，选择将被刷新的单元数组。之后，刷新所选择的单元数组。
在自刷新模式中，不仅基于外部刷新命令信号而且基于内部自刷新输入命令信号来执行自刷新操作。
然而，在传统DRAM中，所有的存储单元均会在自刷新操作期间被刷新。换言之，是根据用来选择存储体的存储体选择地址和用来选择该存储体中的字线的字线地址来选择所有的存储单元加以刷新。因此，不仅储存有数据的存储单元会被刷新，而且无数据储存的存储单元亦会被刷新。我们希望仅刷新储存有数据的存储单元，以减少电力消耗。然而，由于不刷新无数据储存的存储单元需要额外的存储装置，故包括无数据储存的存储单元的所有存储单元皆会被刷新。
然而，用于如个人数字助理(PDA)或手机的便携式电子装置中的半导体存储装置需要减少电力消耗，以降低电池电力消耗。
因此，提出一种部分数组自刷新(PASR)操作来对储存有数据的存储单元数组执行自刷新操作。相对于上述的自刷新操作，执行PASR操作消耗较少的电力，因仅对储存有数据的存储单元数组执行PASR操作。
同时，根据PASR操作，通过基于PASR编码来非活化存储体有效(active)信号而选取将不被刷新的存储体。
具体地，将PASR操作登录命令信号和PASR编码输入到DRAM来执行PASR操作，亦即将延伸模式寄存器组2(EMRS2)输入为操作登录命令信号，而该EMRS2的第一地址A<0>至第三地址A<2>被用作PASR编码。下文中，将第一至第三地址A<0>至A<2>称为PASR编码A<0:2>。
图1为示出EMRS2及根据PASR编码A<0:2>的PASR操作的图。
如图所示，基于PASR编码A<0:2>刷新不同数目的存储体。
例如，如果PASR编码A<0:2>为000，则第一存储体bank0至第四存储体bank3全部都会被刷新。如果PASR编码A<0:2>为001，则第一存储体bank0和第二存储体bank1会被刷新。
然而，如果根据厂商(vendor)的要求而需要改变PASR编码，则会需要许多修正，如增加新的信号线。因此，希望改变PASR编码时将修正减至最少。
发明内容
因此，本发明的一个目的是提供一种可改变PASR编码的部分数组自刷新(PASR)控制装置。
根据本发明的一方面，提供一种用于具有多个存储体的半导体存储装置中的部分数组自刷新(PASR)控制装置，其包括：存储体非选(deselection)单元，其具有多个存储体非选信号输出单元，来接收多个PASR编码信号，其中各存储体非选信号输出单元的输入端线和该多个PASR编码信号的信号线相互交叉并选择性地相互耦合。
根据本发明的另一方面，提供一种用来控制半导体存储装置中的PASR的方法，其包括下列步骤：a)响应多个存储体刷新码信号而发生多个存储体非选码信号；以及b)通过对该多个存储体非选码信号执行逻辑操作而发生存储体非选信号。
附图说明
本发明的上述及其它目的和特征将由于以下优选实施方案说明及其附图而更为明显；其中：
图1为说明EMRS2和根据PASR编码的PASR操作的图示；
图2为说明根据本发明的用于半导体存储装置中的PASR控制装置的一个优选实施方案的方块图；
图3为说明示于图2中的地址锁存单元的示意电路图；
图4为说明示于图2中的PASR编码发生器的示意电路图；
图5为说明示于图2中的存储体非选单元的示意电路图；以及
图6为说明示于图2中的第一列有效信号发生器的示意电路图。
具体实施方式
下文中，将参照附图详细说明根据本发明的一种部分数组自刷新(PASR)控制装置。
图2为说明根据本发明的用于半导体存储装置中的PASR控制装置的一个优选实施方案的方块图。
如图所示，该PASR控制装置包括地址锁存单元210、PASR编码发生器220、存储体非选(deselection)单元230、以及一列有效信号发生单元240。
地址锁存单元210锁存3位地址信号A<0:2>，并基于延伸模式寄存器组2(EMRS2)旗标信号EMRS2p，将锁存的3位地址信号A<0:2>输出为锁存码信号EMREG2<0:2>。
PASR编码发生器220接收并解码锁存的码信号EMREG2<0:2>，以生成8个PASR编码信号，即，第一至第八PASR编码信号code000至code111。
存储体非选单元230接收第一至第八PASR编码信号code000至code111，并基于第一至第八PASR编码信号code000至code111，生成第一至第四存储体非选信号bank<0>_dis至bank<3>_dis。
列有效信号发生单元240接收自刷新信号s_ref以及第一至第四存储体非选信号bank<0>_dis至bank<3>_dis，从而生成第一至第四列有效信号row_act<0>至row_act<3>。半导体存储装置的第一至第四存储体bank<0>至bank<3>响应第一至第四列有效信号row_act<0>至row_act<3>被分别激活而被刷新。举例来说，如果第一和第二列有效信号row_act<0>和row_act<1>被激活，则第一和第二存储体bank<0>和bank<1>被刷新。
在此，存储体非选单元230包括第一至第四存储体非选信号发生器231至234。第一存储体非选信号发生器231接收第五至第七PASR编码信号code100至code110，来生成第一存储体非选信号bank<0>_dis。同样地，第二和第三存储体非选信号发生器232和233的每一个都接收第一至第八PASR编码信号code000至code111中的三个，来分别生成第二和第三存储体非选信号bank<1>_dis和bank<2>_dis。第四存储体非选信号发生器234接收第二PASR编码信号code001、第三PASR编码信号code010、以及接地电压信号VSS。
图3为说明示于图2中的地址锁存单元的示意电路图。
如图所示，地址锁存单元210包括传输门和多个反相器。
当地址锁存单元210通过激活电源开启信号PWRUP和EMRS2旗标信号EMRS2p而被激活时，地址锁存单元210基于3位地址信号A<0:2>生成锁存码信号EMREG2<0:2>。除非重置EMRS2旗标信号EMRS2p，否则锁存码信号EMREG2<0:2>的逻辑状态无法被改变。另一方面，在不使用EMRS2的情况中，锁存码信号EMREG2<0:2>的逻辑状态会响应电源开启信号PWRUP而处于逻辑低电平(logic lowlevel)。换言之，当EMRS2被设定时，半导体存储装置会处于PASR模式，从而根据3位地址信号A<0:2>来执行PASR操作。如果EMRS2被重置，则3位地址信号A<0:2>会被更新。为了终止PASR模式，应设定3位地址信号A<0:2>，以刷新半导体存储装置的所有存储体。
图4为说明示于图2中的PASR编码发生器的示意电路图。
如图所示，PASR编码发生器220包括多个NAND门和反相器。如上所述，PASR编码发生器220接收锁存码信号EMREG2<0:2>，来生成第一至第八PASR编码信号code000至code111。
图5为说明示于图2中的存储体非选单元的示意电路图。
如图所示，第一至第四非选信号发生器231至234的每一个都包括存储体非选信号输出单元235。
布置第一至第八PASR编码信号code000至code111的信号线和存储体非选信号输出单元235的输入端线，以使得第一至第八PASR编码信号code000至code111的信号线和存储体非选信号输出单元235的输入端线可交叉。
因此，通过选择性地连接第一至第八PASR编码信号code000至code111的信号线与存储体非选信号输出单元235的输入端线，来选择第一至第八PASR编码信号code000至code111。第一至第八PASR编码信号之信号线和存储体非选信号输出单元235之输入端线之间的连接是由金属接触(metal contact)或金属选择(metal option)来进行的。
将本优选实施方案的第一至第八PASR编码信号code000至code111的信号线和存储体非选信号输出单元235的输入端线相互连接，从而达成图1所示的PASR操作。
根据本发明，如果存储体非选信号处于逻辑高电平(logic high level)，则对应的存储体不会被刷新。例如，如果第一存储体非选信号bank<0>_dis处于逻辑高电平，则第一存储体bank<0>不会被刷新。
另一方面，第一至第四存储体非选信号发生器231至234的每一个都会接收所有的PASR编码信号，除了用来刷新对应存储体的PASR编码信号。举例来说，第一存储体非选信号发生器231接收不用来刷新第一存储体bank<0>的第五至第七PASR编码信号code100至code110。换言之，第五PASR编码信号code100是用来刷新第二至第四存储体bank<1>至bank<3>的；第六PASR编码信号code101是用来刷新第三和第四存储体bank<2>和bank<3>的；第七PASR编码信号code110是用来刷新第四存储体bank<3>的，如图1所示。第五至第七PASR编码信号都不是用来刷新第一存储体bank<0>的。
然而，厂商可能会要求改变PASR编码。例如，虽然如图1所示，第三PASR编码信号code010被设定来刷新第一存储体bank<0>，但厂商可能会希望将第三PASR编码信号code010设定来刷新第二存储体bank<1>。
图6为说明示于图2中的第一列有效信号发生器的示意电路图。
如图所示，第一列有效信号发生器241是包括NAND门、反相器、以及N通道金属氧化物半导体(NMOS)晶体管。第二至第四列有效信号发生器242至244的各个结构均与第一列有效信号发生器241的结构相同。
如上所述，第一至第四列有效信号row_act<0>至row_act<3>是用来分别激活第一至第四存储体bank<0>至bank<3>，并由第一至第四列有效信号发生器241至244所生成。
所述NAND门接收自刷新信号s_ref和第一存储体非选信号bank<0>_dis，以对自刷新信号s_ref和第一存储体非选信号bank<0>_dis执行NAND操作。
所述NMOS晶体管连接在接地电压VSS和该反相器之间。所述NMOS晶体管的栅极连接至NAND门的输出。
在自刷新模式期间，自刷新信号s_ref被激活为逻辑高电平。因此，如果该自刷新信号s_ref被去活为逻辑低电平，则第一存储体非选信号bank<0>_dis会被忽略，因为无论第一存储体非选信号bank<0>_dis的逻辑电平为何，NAND门的输出信号总是处于同样的逻辑电平。因此，当半导体存储装置不是处于自刷新模式而是处于自动刷新模式时，第一至第四列有效信号row_act<0>至row_act<3>处于逻辑高电平。因此，当半导体存储装置处于自动刷新模式时，该半导体存储装置的所有存储体都会被刷新。
因此，通过使用所述PASR控制装置可以改变该PASR编码，从而将修正减至最小而不需增加额外的信号线。
本申请含有相关于韩国专利申请No.2004-40333的发明主题，且该申请于2004年6月3日向韩国专利局提出申请，该申请的全部内容并入本申请以供参考。
虽然本发明是参照具体实施方案来说明，但显然在不偏离本发明及其所附权利要求的发明范围和实质的情况下，本领域的技术人员均可对本发明作出改变及修正。

Claims (9)

1.一种用于具有多个存储体的半导体存储装置中的部分数组自刷新PASR控制装置，其包括：
利用所接收的地址信号来产生多个PASR编码信号的PASR编码发生单元；
利用所述多个PASR编码信号来产生存储体非选信号的存储体非选单元，其中所述存储体非选信号表示在所述多个存储体中无须刷新的至少一个存储体；和
基于所述PASR编码信号和所述存储体非选信号来产生列有效信号以控制所述多个存储体的刷新操作的列有效信号发生单元，其中所述列有效信号在自刷新模式期间被激活，
其中所述列有效信号发生单元具有用来接收所述多个PASR编码信号的多个存储体非选信号输出单元，并且所述存储体非选信号输出单元的输入端线和所述多个PASR编码信号的信号线相互交叉并选择性地相互耦合。
2.如权利要求1所述的PASR控制装置，其中所述存储体非选信号输出单元的输入端线和所述多个PASR编码信号的信号线之间的选择性耦合操作是通过金属接触或金属选择来执行，从而选择性地接收所述多个PASR编码信号并生成多个存储体非选信号。
3.如权利要求2所述的PASR控制装置，其中每个存储体非选信号输出单元包括：
第一NOR门，其输入端连接到第一和第二输入端线；
第二NOR门，其输入端连接到第三至第五输入端线；
NAND门，其用来接收所述第一NOR门和第二NOR门的各个输出；以及
偶数个反相器，其用来接收所述NAND门的输出和输出所述多个存储体非选信号的其中之一。
4.如权利要求3所述的PASR控制装置，其还包括：
列有效信号发生单元，其包括多个列有效信号发生器，每一个列有效信号发生器均用来接收所述多个存储体非选信号之一和自刷新信号，从而生成列有效信号。
5.如权利要求4所述的PASR控制装置，其中每一个列有效信号发生器包括：
第二NAND门，其用来接收所述自刷新信号和所述多个存储体非选信号之一；
MOS晶体管，其栅极被耦合至所述第二NAND门的输出；以及
第一反相器，其耦合至所述MOS晶体管的一端，以生成所述列有效信号。
6.如权利要求5所述的PASR控制装置，其中所述PASR编码发生单元根据延伸模式寄存器组EMRS来生成所述多个PASR编码信号。
7.如权利要求6所述的PASR控制装置，其中所述PASR编码发生单元包括：
多个PASR编码信号输出单元，所述多个PASR编码信号输出单元中的每一个选择性地接收EMRS的第一至第三码和所述第一至第三码的反转信号，以生成所述多个PASR编码信号之一。
8.如权利要求7所述的PASR控制装置，其中每个PASR编码信号输出单元均包括串联连接的NAND门和反相器。
9.一种用来控制半导体存储装置中的部分数组自刷新PASR的方法，其包括下列步骤：
a)通过锁存外部命令信号来生成锁存信号；
b)响应所述锁存信号而生成多个存储体刷新码信号；
c)响应所述多个存储体刷新码信号而生成多个存储体非选码信号；
d)通过对所述多个存储体非选码信号执行逻辑操作而生成存储体非选信号；和
e)在自刷新模式下传输所述存储体非选信号，或是在自动刷新模式下阻断所述存储体非选信号。
CNB2005100719129A 2004-06-03 2005-05-23 半导体存储装置中基于存储体的自刷新控制装置及其方法 Active CN100433184C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0040333 2004-06-03
KR1020040040333A KR100611774B1 (ko) 2004-06-03 2004-06-03 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법
KR1020040040333 2004-06-03

Publications (2)

Publication Number Publication Date
CN1705038A CN1705038A (zh) 2005-12-07
CN100433184C true CN100433184C (zh) 2008-11-12

Family

ID=35448740

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100719129A Active CN100433184C (zh) 2004-06-03 2005-05-23 半导体存储装置中基于存储体的自刷新控制装置及其方法

Country Status (4)

Country Link
US (1) US7088635B2 (zh)
KR (1) KR100611774B1 (zh)
CN (1) CN100433184C (zh)
TW (1) TWI267080B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100512281C (zh) * 2004-06-18 2009-07-08 华为技术有限公司 网间互联协议网络安全保障方法及系统
KR100608370B1 (ko) * 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
US7457185B2 (en) * 2005-09-29 2008-11-25 Hynix Semiconductor Inc. Semiconductor memory device with advanced refresh control
KR100809960B1 (ko) * 2006-09-28 2008-03-07 삼성전자주식회사 반도체 메모리 장치의 리프레시 회로 및 리프레시 방법
KR100900784B1 (ko) * 2007-01-03 2009-06-02 주식회사 하이닉스반도체 반도체메모리소자
US7969807B2 (en) * 2008-03-05 2011-06-28 Qimonda Ag Memory that retains data when switching partial array self refresh settings
US8468295B2 (en) * 2009-12-02 2013-06-18 Dell Products L.P. System and method for reducing power consumption of memory
US20110296095A1 (en) * 2010-05-25 2011-12-01 Mediatek Inc. Data movement engine and memory control methods thereof
US20110296098A1 (en) 2010-06-01 2011-12-01 Dell Products L.P. System and Method for Reducing Power Consumption of Memory
KR101190741B1 (ko) * 2010-08-30 2012-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 셀프 리프레시 제어회로 및 제어 방법
KR102011796B1 (ko) * 2012-08-30 2019-08-20 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
TWI503662B (zh) 2012-12-27 2015-10-11 Ind Tech Res Inst 記憶體控制裝置及方法
KR102282971B1 (ko) 2014-12-05 2021-07-29 삼성전자주식회사 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
KR20160138690A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 메모리 장치
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384506A (zh) * 2001-05-07 2002-12-11 三星电子株式会社 半导体存储装置中执行部分阵列自更新操作的系统和方法
US20030056053A1 (en) * 2001-09-20 2003-03-20 Jeon Byung Deuk Low power semiconductor memory device having a normal mode and a partial array self refresh mode
KR20040006767A (ko) * 2002-07-15 2004-01-24 주식회사 하이닉스반도체 부분 어레이 셀프 리프레시를 수행하는 반도체 메모리 장치
US20040093461A1 (en) * 2002-11-07 2004-05-13 Kim Tae Yun Self-refresh device and method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404651B1 (ko) 2001-02-22 2003-11-10 유니셈 주식회사 반도체 제조 설비용 냉각장치
US6738861B2 (en) 2001-09-20 2004-05-18 Intel Corporation System and method for managing data in memory for reducing power consumption
US6650587B2 (en) 2001-11-19 2003-11-18 Micron Technology, Inc. Partial array self-refresh

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384506A (zh) * 2001-05-07 2002-12-11 三星电子株式会社 半导体存储装置中执行部分阵列自更新操作的系统和方法
US20030056053A1 (en) * 2001-09-20 2003-03-20 Jeon Byung Deuk Low power semiconductor memory device having a normal mode and a partial array self refresh mode
KR20040006767A (ko) * 2002-07-15 2004-01-24 주식회사 하이닉스반도체 부분 어레이 셀프 리프레시를 수행하는 반도체 메모리 장치
US20040093461A1 (en) * 2002-11-07 2004-05-13 Kim Tae Yun Self-refresh device and method

Also Published As

Publication number Publication date
TWI267080B (en) 2006-11-21
KR100611774B1 (ko) 2006-08-10
KR20050115415A (ko) 2005-12-07
US20050270874A1 (en) 2005-12-08
CN1705038A (zh) 2005-12-07
US7088635B2 (en) 2006-08-08
TW200601334A (en) 2006-01-01

Similar Documents

Publication Publication Date Title
CN100433184C (zh) 半导体存储装置中基于存储体的自刷新控制装置及其方法
US9767881B2 (en) Dynamic random access memory with fully independent partial array refresh function
CN106128498B (zh) 半导体存储器件
EP1225589B1 (en) Semiconductor memory device having a plurality of low power consumption modes
US7057960B1 (en) Method and architecture for reducing the power consumption for memory devices in refresh operations
US7349278B2 (en) DRAM and method for partially refreshing memory cell array
US10249359B2 (en) Address generation circuit and memory device including the same
US7180808B2 (en) Semiconductor memory device for performing refresh operation
US6529433B2 (en) Refresh mechanism in dynamic memories
US5329490A (en) Dynamic semiconductor memory with refresh function
US10026468B2 (en) DRAM with segmented word line switching circuit for causing selection of portion of rows and circuitry for a variable page width control scheme
US7440352B2 (en) Semiconductor memory device capable of selectively refreshing word lines
CN1905075B (zh) 半导体存储器件
US6775177B2 (en) Semiconductor memory device switchable to twin memory cell configuration
US6639862B2 (en) Semiconductor memory with refresh and method for operating the semiconductor memory
US20230267984A1 (en) Memory and operation method of the same
US7254089B2 (en) Memory with selectable single cell or twin cell configuration
KR20230099077A (ko) 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant