CN106128498B - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN106128498B
CN106128498B CN201610132959.XA CN201610132959A CN106128498B CN 106128498 B CN106128498 B CN 106128498B CN 201610132959 A CN201610132959 A CN 201610132959A CN 106128498 B CN106128498 B CN 106128498B
Authority
CN
China
Prior art keywords
address
target
refresh
random
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610132959.XA
Other languages
English (en)
Other versions
CN106128498A (zh
Inventor
林禹日
朴正勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106128498A publication Critical patent/CN106128498A/zh
Application granted granted Critical
Publication of CN106128498B publication Critical patent/CN106128498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体存储器件包括：多个存储区域；目标区域设置单元，适于根据对相应的存储区域的访问的数量来指定目标区域；随机地址生成单元，适于以随机方式在相应的存储区域内生成随机地址；目标地址生成单元，适于基于目标区域和随机地址来生成目标地址；以及驱动单元，适于根据目标地址来执行智能刷新操作。

Description

半导体存储器件
相关申请的交叉引用
本申请要求2015年5月8日提交的申请号为10-2015-0064271的韩国专利的优先权，其通过引用整体地并入本文。
技术领域
本专利文件涉及半导体设计技术，并且更具体地说涉及执行刷新操作的半导体存储器件。
背景技术
通常，诸如DRAM的半导体存储器件包括用于储存数据的多个存储体，存储体中的每一个包括许多存储单元。存储单元中的每一个包括充当开关的单元晶体管和用于储存数据的单元电容器。由于电流泄漏因单元的结构而出现在诸如单元晶体管的PN结中，储存在单元电容器中的数据可能丢失。因此，半导体存储器件需要用于在其数据丢失前使存储单元再充电的刷新操作(此后，称为“正常刷新操作”)。
正常刷新操作可以包括自动刷新操作和自刷新操作。自动刷新操作是指半导体器件根据从外部施加的刷新命令来执行刷新操作的模式，自刷新操作是指半导体器件根据从外部施加的刷新命令而顺序地改变内部地址的同时来执行刷新操作的模式。
近来，除了正常刷新操作之外，半导体器件已经包括对由于行敲打(rowhammering)而可能丢失其数据的特定字线的存储单元的附加刷新操作。这个操作通常被称为目标行刷新(TRR)操作或者智能刷新(SR)操作。
发明内容
各个实施例涉及能够在多个区域之中的频繁被访问的目标区域内执行刷新操作的半导体存储器件。
在实施例中，半导体存储器件可以包括：多个存储区域；目标区域设置单元，适于根据对相应的存储区域的访问的数量来指定目标区域；随机地址生成单元，适于以随机方式在相应的存储区域内生成随机地址；目标地址生成单元，适于基于目标区域和随机地址来生成目标地址；以及驱动单元，适于根据目标地址来执行智能刷新操作。
目标区域设置单元可以包括：计数器，适于通过对用于多个存储区域的行地址中的在激活操作期间输入的第一行地址分别计数来输出多个计数信号；检测器，适于通过检测多个计数信号中的其值达到预定数的一个计数信号来输出检测信号；以及目标区域地址锁存器，适于锁存第一行地址之中的与检测信号对应的一个第一行地址。
随机地址生成单元可以以随机方式生成表示相应的存储区域内的地址的第二行地址，以及将第二行地址作为随机地址输出。
目标地址生成单元可以通过将第二行地址和经锁存的第一行地址相联系(concatenating)来生成目标地址。
存储区域中的每一个可以是包括多个字线的单位存储体(unit bank)。
多个存储区域可以对应于一个单位存储体。
在实施例中，半导体存储器件可以包括：多个存储区域；智能刷新控制单元，适于设置多个存储区域之中的目标区域，以及生成用于对目标区域的智能刷新操作的目标地址；刷新计数单元，适于通过对刷新命令计数来生成用于正常刷新操作的正常刷新地址；选择单元，适于根据响应于刷新命令而被使能的智能刷新使能信号来将目标地址和正常刷新地址中的一种作为最终刷新地址输出；以及驱动单元，适于根据最终刷新地址来执行智能刷新操作和正常刷新操作中的一种。
智能刷新控制单元可以包括：目标区域设置单元，适于根据对相应的存储区域的访问数量来指定目标区域；随机地址生成单元，适于以随机方式在相应的存储区域内生成随机地址；以及目标地址生成单元，适于基于目标区域和随机地址来生成目标地址。
目标区域生成单元可以包括：计数器，适于通过对用于多个存储区域的行地址中在激活操作期间输入的的第一行地址分别计数来输出多个计数信号；检测器，适于通过检测多个计数信号中的其值达到预定数一个计数信号来输出检测信号；以及目标区域地址锁存器，适于锁存第一行地址之中的与检测信号对应的一个第一行地址。
随机地址生成单元可以以随机方式生成表示相应的存储区域内的地址的第二行地址，以及将第二行地址作为随机地址输出。
目标地址生成单元可以通过将第二行地址和经锁存的第一行地址相联系来生成目标地址。
存储区域中的每一个可以是包括多个字线的单位存储体。
多个存储区域可以对应于一个单位存储体。
在实施例中，包括多个存储区域的半导体存储器件的操作方法可以包括：根据对相应的存储区域的访问的数量来设置目标地址的第一部分；以随机方式设置目标地址的第二部分；以及根据目标地址来执行智能刷新操作。
设置目标地址的第一部分的可以包括：通过对用于多个存储区域的行地址中的在激活操作期间输入的第一行地址分别计数来输出多个计数信号；通过检测多个计数信号中的其值达到预定数的一个计数信号来输出检测信号；以及锁存第一行地址之中的作为第一部分与检测信号对应的一个第一行地址。
第二部分可以表示在相应的存储区域内的地址。
该操作方法还可以包括：响应于刷新命令而生成用于正常刷新操作的正常刷新地址；以及根据响应于刷新命令而被使能的智能刷新使能信号来选择性地输出目标地址或者正常刷新地址。
存储区域中的每一个可以是包括多个字线的存储单元阵列区域。
存储区域中的每一个可以是存储体。
在实施例中，包括多个存储区域的半导体存储器件的操作方法可以包括：根据对相应的存储区域的访问的数量来指定目标区域；以随机方式生成在相应的存储区域内的随机地址；基于目标区域和随机地址来生成目标地址；以及根据目标地址来执行智能刷新操作。
附图说明
图1是示出了根据本发明的实施例的半导体存储器件的配置图。
图2是示出了图1中示出的目标区域设置单元的配置图。
图3是示出了根据本发明的另一实施例的半导体存储器件的配置图。
具体实施方式
以下参考附图更详细地描述各个实施例。然而，本发明可以具体化为许多不同的形式并且不应该理解为局限于本文所阐述的各实施例。更确切地说，提供这些实施例使得本公开更加全面和完整，并且向本领域技术人员充分地表达本发明的范围。在本公开各处，相同的附图标记在本发明的各个图和实施例各处指代相同的部件。
图1是根据本发明的实施例的半导体存储器件的配置图。
参考图1，半导体存储器件可以包括具有第一至第四区域111至114的存储区域110、目标区域设置单元120、随机地址生成单元130以及目标地址生成单元140。尽管未示出，半导体存储器件还可以包括字线驱动单元。
存储区域110的第一至第四区域111至114可以通过行地址ATROW<0:16>中的最高有效二位行地址ATROW<15:16>来识别。最高有效二位行地址ATROW<15:16>以下将被称为第一行地址。行地址ATROW<0:16>的其余或者行地址<0:14>以下将被称为第二行地址。第一至第四区域111至114中的每一个可以对应于包括多个字线的存储单元阵列区域或者包括多个存储单元阵列的存储体区域(即，单位存储体)。
目标区域设置单元120可以基于第一至第四区域111至114中的每一个的访问数量来在第一至第四区域111至114之中设置目标区域。通过对第一行地址ATROW<15:16>的解码和计数操作，目标区域设置单元120可以输出与第一至第四区域111至114之中被访问预定数量次(例如，2^N次)或更多次的目标区域对应的第一行地址ATROW_LAT<15:16>。将参考图2更详细地描述目标区域设置单元120。
随机地址生成单元130可以预测第二行地址ATROW<0:14>之中的一个ATROW_RD<0:14>，对其，激活命令ACT可能在周期信号OSC的激活时段期间被使能。第二行地址ATROW_RD<0:14>以下也将被称为随机地址。换句话说，随机地址生成单元130可以将第二行地址ATROW<0:14>之中的可能被访问的一个作为随机地址ATROW_RD<0:14>输出。
目标地址生成单元140可以响应于从目标区域设置单元120输出的行地址ATROW_LAT<15:16>和从随机地址生成单元130输出的随机地址ATROW_RD<0:14>而输出用于对目标区域的智能刷新操作的目标地址ATROW_SR<0:16>。目标地址ATROW_SR<0:16>可以指通过第一至第四区域111至114之中的最频繁访问的目标区域内的随机生成的随机地址ATROW_RD<0:14>选中的字线。
目标地址ATROW_SR<0:16>可以指与目标区域内随机生成的地址相邻的地址。换句话说，目标地址ATROW_SR<0:16>可以对应于与目标区域内随机生成的地址的目标字线相邻的字线。例如，当目标字线是第N字线时，目标地址ATROW_SR<0:16>可以对应于第N+1和第N-1字线中的一个或多个。
目标字线的相邻可以根据存储器设计而改变。例如，当目标字线是第N字线时，目标地址ATROW_SR<0:16>可以对应于第N+n和第N-n相邻的字线之间的一个或多个。
字线驱动单元(未示出)可以通过驱动与目标地址ATROW_SR<0:16>对应的一个或多个相邻字线来执行刷新操作。
将参考图2详细地描述根据本发明的实施例的半导体存储器件的操作。
图2是示出了参考图1所描述的目标区域设置单元120的配置图。
参考图1和图2，目标区域设置单元120可以包括解码器121、计数器122、检测器123以及目标区域地址锁存器124。
解码器121可以通过解码第一行地址ATROW<15:16>来生成多个解码信号SEL<0>至SEL<3>。每当激活命令ACT被使能时，第一行地址ATROW<15:16>可以被输入至解码器121。例如，当第一行地址ATROW<15:16>分别是<0:0>、<0:1>、<1:0>以及<1:1>时，解码器121可以解码第一行地址ATROW<15:16>并且可以使能第一至第四解码信号SEL<0>至SEL<3>。
计数器122可以通过分别对从解码器121输出的多个解码信号SEL<0>至SEL<3>计数来输出多个计数信号CNT_SEL0<0:3>至CNT_SEL3<0:3>。计数器122可以包括用于分别对多个解码信号SEL<0>至SEL<4>计数的多个计数电路(未示出)。
当相应的计数信号CNT_SEL0<0:3>至CNT_SEL3<0:3>被输入预定数量次或更多次时，检测器123可以输出分别与多个计数信号CNT_SEL0<0:3>至CNT_SEL3<0:3>对应的检测信号DET_SEL0至DET_SEL3。例如，当多个计数信号CNT_SEL0<0:3>至CNT_SEL3<0:3>之中的第一计数信号CNT_SEL0<0:3>被输入2^N次或更多次时，检测器123可以输出多个检测信号DET_SEL0至DET_SEL3之中的第一检测信号DET_SEL0。检测器123可以包括用于分别检测多个计数信号DET_SEL0至DET_SEL3的多个检测电路(未示出)。
目标区域地址锁存器124可以锁存与多个检测信号DET_SEL0至DET_SEL3之中的使能的检测信号对应的第一行地址ATROW<15:16>。
以下，包括目标区域设置单元120的半导体存储器件的操作将被描述如下。
将给出激活命令ACT被连续输入六次的示例。例如，假设具有值<0:0>、<0:1>、<0:0>、<1:0>、<0:0>以及<0:0>的第一行地址ATROW<15:16>每当激活命令ACT被使能时被顺序地输入。在这种情况下，与第一解码信号SEL<0>对应的第一计数信号CNT_SEL0<0:3>可以被计数器122使能四次，并且与第二解码信号SEL<1>对应的第二计数信号CNT_SEL1<0:3>和与第三解码信号SEL<2>对应的第三计数信号CNT_SEL2<0:3>中的每一个可以被使能一次。
然后，检测器123可以检测多个计数信号CNT_SEL0<0:3>至CNT_SEL3<0:3>中的其使能达到预定数量次的一个计数信号，并且输出检测信号DET_SEL0<0:3>至DET_SEL3<0:3>中的一个对应检测信号。例如，当第一计数信号CNT_SEL0<0:3>的使能达到预定数量次(例如2^N次)时，检测器123可以输出与第一计数信号CNT_SEL0<0:3>对应的第一检测信号DET_SEL0<0:3>。
因此，目标区域地址锁存器124可以输出与第一检测信号DET_SEL0<0:3>对应的第一行地址ATROW_LAT<15:16>。
回到图1，随机地址生成单元130可以生成随机地址ATROW_RD<0:14>作为在第二行地址ATROW<0:14>之中可能被访问的行地址。
然后，目标地址生成单元140可以基于与目标区域对应的第一行地址ATROW_LAT<15:16>和随机地址ATROW_RD<0:14>来生成用于目标区域的目标地址ATROW_SR<0:16>。
简而言之，根据本发明的实施例的半导体存储器件可以在目标区域内随机地设置目标地址而不是在整个存储区域110内设置目标地址。因此，半导体存储器件可以增大智能刷新的可能性，从而防止单元劣化。
图3是示出了根据本发明的另一实施例的半导体存储器件的配置图。
参考图3，半导体存储器件可以包括具有第一至第四区域311至314的存储区域310、目标区域设置单元320、随机地址生成单元330、目标地址生成单元340、刷新计数单元350、选择单元360、地址控制单元370以及字线驱动单元380。
因为存储区域310、目标区域设置单元320、随机地址生成单元330以及目标地址生成单元340以与图1中示出的存储区域110、目标区域设置单元120、随机地址生成单元130以及目标地址生成单元140同样的方式被配置和操作，因此省去它们的详细描述。
刷新计数单元350可以响应于多个行地址ATROW<0:16>而生成用于执行正常刷新操作的正常刷新地址ATROW_NM<0:16>。
选择单元360可以响应于智能刷新使能信号SR_EN而将从目标地址生成单元340输出的智能刷新地址ATROW_SR<0:16>或者从刷新计数单元350输出的正常刷新地址ATROW_NM<0:16>作为用于刷新操作的刷新地址RADD<0:16>来输出。智能刷新使能信号SR_EN可以响应于从外部输入的刷新命令REF而被使能。
地址控制单元370可以响应于刷新命令REF而将正常地址ADD<0:16>或者从选择单元360输出的刷新地址RADD<0:16>作为最终地址ATROW_FIN<0:16>来输出。当用于刷新操作的刷新命令REF被输入时，刷新地址RADD<0:16>可以被输出为最终地址ATROW_FIN<0:16>，并且当刷新命令REF未被输入时，用于正常操作的正常地址ADD<0:16>可以被输出为最终地址ATROW_FIN<0:16>。
字线驱动单元380可以响应于最终地址ATROW_FIN<0:16>而驱动与最终地址ATROW_FIN<0:16>对应的字线。
以下，根据本发明的实施例的半导体存储器件的操作将被描述如下。
当执行智能刷新操作时，目标地址生成单元340可以响应于从目标区域设置单元320输出并且与第一至第四区域311至314之中的目标区域对应的第一行地址ATROW_LAT<15:16>和从随机地址生成单元330输出的随机地址ATROW_RD<0:14>而输出用于智能刷新操作的目标地址ATROW_SR<0:16>。然后，选择单元360和地址控制单元370可以分别响应于智能刷新使能信号SR_EN和刷新命令REF而将目标地址ATROW_SR<0:16>作为最终地址ATROW_FIN<0:16>传送到字线驱动单元380。因此，与第一至第四区域311至314之中的目标区域内的目标地址ATROW_SR<0:16>对应的字线可以被激活以执行刷新操作。
当执行正常刷新操作时，刷新计数单元350可以响应于多个行地址ATROW<0:16>而顺序地生成用于正常刷新操作的正常刷新地址ATROW_NM<0:16>。然后，选择单元360和地址控制单元370可以分别响应于智能刷新使能信号SR_EN和刷新命令REF而将正常刷新地址ATROW_NM<0:16>作为最终地址ATROW_FIN<0:16>传送到字线驱动单元380。因此，与在存储区域310中被顺序地激活的最终地址ATROW_FIN<0:16>对应的字线可以被激活以执行刷新操作。
在执行除了刷新操作之外的正常操作时，随着除了刷新命令REF之外的命令(未示出)被输入，地址控制单元370可以将用于执行正常操作的正常地址ADD作为最终地址ATROW_FIN<0:16>传送至字线驱动单元380。然后，字线驱动单元380可以激活与最终地址ATROW_FIN<0:16>对应的字线并且执行相应的操作。
简而言之，根据本发明的实施例的半导体存储器件可以在第一至第四区域311至413之中的最频繁访问的区域中生成目标地址ATROW_SR<0:16>。因此，半导体存储器件可以增大智能刷新的可能性，从而防止单元劣化。
对于这个操作，根据本发明的实施例的半导体存储器件可以根据以下方法来执行操作。
包括多个存储区域的半导体存储器件的操作方法可以包括：根据对相应的存储区域的访问数量来设置目标地址的第一部分；以随机方式设置目标地址的第二部分；以及根据目标地址执行智能刷新操作。
此外，包括多个存储区域的半导体存储器件的操作方法可以包括：根据对相应的存储区域的访问数量来指定目标区域；以随生成方式在相应的存储区域内生成随机地址；基于目标区域和随机地址生成目标地址；以及根据目标地址执行智能刷新操作。
虽然为了说明性的目的已经描述各个实施例，但对于本领域技术人员明显的是，在不脱离以下权利要求限定的本发明的精神和范围下，可以做出各种改变和变型。

Claims (20)

1.一种半导体存储器件，包括：
多个存储区域；
目标区域设置单元，适于根据对相应的存储区域的访问的数量来指定目标区域；
随机地址生成单元，适于以随机方式在相应的存储区域内生成随机地址；
目标地址生成单元，适于基于目标区域和随机地址来生成目标地址；以及
驱动单元，适于根据目标地址来执行智能刷新操作。
2.如权利要求1所述的半导体存储器件，其中，目标区域设置单元包括：
计数器，适于通过分别对用于所述多个存储区域的行地址中的在激活操作期间输入的第一行地址进行计数来输出多个计数信号；
检测器，适于通过检测所述多个计数信号中的值达到预定数的一个计数信号来输出检测信号；以及
目标区域地址锁存器，适于锁存第一行地址之中的与检测信号对应的一个第一行地址。
3.如权利要求2所述的半导体存储器件，其中，随机地址生成单元以随机方式生成表示相应的存储区域内的地址的第二行地址，以及将第二行地址作为随机地址输出。
4.如权利要求3所述的半导体存储器件，其中，目标地址生成单元通过将第二行地址和经锁存的第一行地址相联系来生成目标地址。
5.如权利要求1所述的半导体存储器件，其中，存储区域中的每一个是包括多个字线的存储单元区域。
6.如权利要求1所述的半导体存储器件，其中，所述多个存储区域中的每一个包括存储体区域，所述存储体区域包括多个存储单元阵列。
7.一种半导体存储器件，包括：
多个存储区域；
智能刷新控制单元，适于在所述多个存储区域之中设置目标区域，以及生成用于对目标区域的智能刷新操作的目标地址；
刷新计数单元，适于通过对刷新命令计数来生成用于正常刷新操作的正常刷新地址；
选择单元，适于根据响应于刷新命令而被使能的智能刷新使能信号来将目标地址和正常刷新地址中的一种作为最终刷新地址输出；以及
驱动单元，适于根据最终刷新地址来执行智能刷新操作和正常刷新操作中的一种。
8.如权利要求7所述的半导体存储器件，其中，智能刷新控制单元包括：
目标区域设置单元，适于根据对相应的存储区域的访问的数量来指定目标区域；
随机地址生成单元，适于以随机方式在相应的存储区域内生成随机地址；以及
目标地址生成单元，适于基于目标区域和随机地址生成目标地址。
9.如权利要求8所述的半导体存储器件，其中，目标区域生成单元包括：
计数器，适于通过分别对用于所述多个存储区域的行地址中的在激活操作期间输入的第一行地址进行计数来输出多个计数信号；
检测器，适于通过检测所述多个计数信号中的值达到预定数的一个计数信号来输出检测信号；以及
目标区域地址锁存器，适于锁存第一行地址之中的与检测信号对应的一个第一行地址。
10.如权利要求9所述的半导体存储器件，其中，随机地址生成单元以随机方式生成表示相应的存储区域内的地址的第二行地址，以及将第二行地址作为随机地址输出。
11.如权利要求10所述的半导体存储器件，其中，目标地址生成单元通过将第二行地址和经锁存的第一行地址相联系来生成目标地址。
12.如权利要求7所述的半导体存储器件，其中，存储区域中的每一个是包括多个字线的存储单元区域。
13.如权利要求7所述的半导体存储器件，其中，所述多个存储区域中的每一个包括存储体区域，所述存储体区域包括多个存储单元阵列。
14.一种包括多个存储区域的半导体存储器件的操作方法，所述方法包括：
根据对相应的存储区域的访问的数量来设置目标地址的第一部分；
以随机方式设置目标地址的第二部分；以及
根据目标地址来执行智能刷新操作。
15.如权利要求14所述的操作方法，其中，设置目标地址的第一部分包括：
通过分别对用于所述多个存储区域的行地址中的在激活操作期间输入的第一行地址进行计数来输出多个计数信号；
通过检测所述多个计数信号中的值达到预定数的一个计数信号来输出检测信号；以及
将第一行地址之中的与检测信号对应的一个第一行地址作为第一部分来锁存。
16.如权利要求15所述的操作方法，其中，所述第二部分表示在相应的存储区域内的地址。
17.如权利要求15所述的操作方法，还包括：
响应于刷新命令而生成用于正常刷新操作的正常刷新地址；以及
根据响应于刷新命令而被使能的智能刷新使能信号来选择性地输出目标地址或者正常刷新地址。
18.如权利要求14所述的操作方法，其中，存储区域中的每一个是包括多个字线的存储单元阵列区域。
19.如权利要求14所述的操作方法，其中，存储区域中的每一个是存储体。
20.一种包括多个存储区域的半导体存储器件的操作方法，所述方法包括：
根据对相应的存储区域的访问的数量来指定目标区域；
以随机方式在相应的存储区域内生成随机地址；
基于目标区域和随机地址生成目标地址；以及
根据目标地址来执行智能刷新操作。
CN201610132959.XA 2015-05-08 2016-03-09 半导体存储器件 Active CN106128498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150064271A KR20160132243A (ko) 2015-05-08 2015-05-08 반도체 메모리 장치
KR10-2015-0064271 2015-05-08

Publications (2)

Publication Number Publication Date
CN106128498A CN106128498A (zh) 2016-11-16
CN106128498B true CN106128498B (zh) 2020-07-14

Family

ID=57223376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610132959.XA Active CN106128498B (zh) 2015-05-08 2016-03-09 半导体存储器件

Country Status (3)

Country Link
US (1) US9570143B2 (zh)
KR (1) KR20160132243A (zh)
CN (1) CN106128498B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR20180075761A (ko) * 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102410924B1 (ko) 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11881246B2 (en) * 2020-12-14 2024-01-23 SK Hynix Inc. Memory device for performing smart refresh operation and memory system including the same
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
EP4191592A1 (en) 2021-03-15 2023-06-07 Changxin Memory Technologies, Inc. Refresh control circuit and memory
CN115083467B (zh) * 2021-03-15 2024-05-03 长鑫存储技术有限公司 刷新控制电路及存储器
US11854595B2 (en) 2021-03-15 2023-12-26 Changxin Memory Technologies, Inc. Refresh circuit and memory
US11869567B2 (en) 2021-03-15 2024-01-09 Changxin Memory Technologies, Inc. Refresh control circuit and memory
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11853617B2 (en) * 2021-09-07 2023-12-26 Micron Technology, Inc. Managing write disturb based on identification of frequently-written memory units
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778577B1 (en) * 1988-11-29 2002-06-12 Matsushita Electric Industrial Co., Ltd. A Synchronous semiconductor memory integrated circuit, a method for accessing said memory and a system comprising such a memory
KR20030002331A (ko) * 2001-06-28 2003-01-09 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 회로
CN1404069A (zh) * 2001-08-01 2003-03-19 联华电子股份有限公司 选择性存储器刷新电路与刷新方法
CN1524270A (zh) * 2001-03-30 2004-08-25 国际商业机器公司 Dram及dram的刷新方法
CN1957422A (zh) * 2004-05-26 2007-05-02 飞思卡尔半导体公司 Dram中的自动隐藏刷新及其方法
CN101432818A (zh) * 2006-04-28 2009-05-13 莫塞德技术公司 具有完全独立的部分阵列刷新功能的动态随机存取存储器
CN104464790A (zh) * 2013-09-25 2015-03-25 爱思开海力士有限公司 存储器和包括存储器的存储系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140139849A (ko) 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0778577B1 (en) * 1988-11-29 2002-06-12 Matsushita Electric Industrial Co., Ltd. A Synchronous semiconductor memory integrated circuit, a method for accessing said memory and a system comprising such a memory
CN1524270A (zh) * 2001-03-30 2004-08-25 国际商业机器公司 Dram及dram的刷新方法
KR20030002331A (ko) * 2001-06-28 2003-01-09 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 회로
CN1404069A (zh) * 2001-08-01 2003-03-19 联华电子股份有限公司 选择性存储器刷新电路与刷新方法
CN1957422A (zh) * 2004-05-26 2007-05-02 飞思卡尔半导体公司 Dram中的自动隐藏刷新及其方法
CN101432818A (zh) * 2006-04-28 2009-05-13 莫塞德技术公司 具有完全独立的部分阵列刷新功能的动态随机存取存储器
CN104464790A (zh) * 2013-09-25 2015-03-25 爱思开海力士有限公司 存储器和包括存储器的存储系统

Also Published As

Publication number Publication date
US20160329089A1 (en) 2016-11-10
KR20160132243A (ko) 2016-11-17
US9570143B2 (en) 2017-02-14
CN106128498A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
CN106128498B (zh) 半导体存储器件
US10971206B2 (en) Semiconductor memory device
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
US9165634B2 (en) Semiconductor memory device and refresh control system
US10614873B2 (en) Memory device, memory system including the same, and address counting and comparing operation for refresh operation method thereof
CN106710621B (zh) 刷新控制电路及包括其的存储器件
US9646672B1 (en) Memory device and method of refreshing the same
US9190139B2 (en) Memory and memory system including the same
US9202549B2 (en) Semiconductor memory device and memory system including the same
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
US8923084B1 (en) Memory and memory system including the same
US9214216B2 (en) Semiconductor device and operation method thereof
US9672892B2 (en) Memory device and memory system including the same
US9627032B2 (en) Address generation circuit and memory device including the same
US9514798B2 (en) Address storage circuit and memory and memory system including the same
US9165622B2 (en) Address detection circuit and memory device including the same
US20150155025A1 (en) Semiconductor memory device, refresh control system, and refresh control method
US9589628B2 (en) Semiconductor device performing refresh operation and method for driving the same
US20230267984A1 (en) Memory and operation method of the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant