KR102436992B1 - 리프레시 제어 장치 - Google Patents

리프레시 제어 장치 Download PDF

Info

Publication number
KR102436992B1
KR102436992B1 KR1020160120828A KR20160120828A KR102436992B1 KR 102436992 B1 KR102436992 B1 KR 102436992B1 KR 1020160120828 A KR1020160120828 A KR 1020160120828A KR 20160120828 A KR20160120828 A KR 20160120828A KR 102436992 B1 KR102436992 B1 KR 102436992B1
Authority
KR
South Korea
Prior art keywords
refresh
signal
address
target row
generator
Prior art date
Application number
KR1020160120828A
Other languages
English (en)
Other versions
KR20180032091A (ko
Inventor
정철문
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160120828A priority Critical patent/KR102436992B1/ko
Priority to US15/451,813 priority patent/US10157658B2/en
Publication of KR20180032091A publication Critical patent/KR20180032091A/ko
Application granted granted Critical
Publication of KR102436992B1 publication Critical patent/KR102436992B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

타깃 로우 리프레시 동작시 전력을 감소시킬 수 있는 리프레시 제어 장치가 개시된다.
본 발명의 일 실시예에 따른 리프레시 제어 장치는 타깃 로우 리프레시 플래그 신호에 따라 타깃 로우 리프레시 어드레스 또는 노멀 리프레시 어드레스 중 어느 하나를 선택하여 리프레시 어드레스를 생성하는 리프레시 어드레스 생성부; 상기 타깃 로우 리프레시 플래그 신호 및 멀티플 리프레시 신호에 응답하여 멀티플 어드레스 제어 신호를 생성하는 어드레스 제어 신호 생성부; 및 상기 멀티플 어드레스 제어 신호에 응답하여 상기 리프레시 어드레스로부터 복수의 최종 리프레시 어드레스를 생성하는 최종 리프레시 어드레스 생성부를 포함한다.

Description

리프레시 제어 장치{REFRESH CONTROL DEVICE}
본 발명은 메모리 셀의 열화를 방지하기 위한 리프레시 동작의 제어에 관한 것이다.
반도체 장치에 있어서 데이터가 저장되는 메모리 셀은 캐패시터로서 구현된다. 이에 따라, 특정 워드 라인이 선택되면, 당해 워드 라인에 연결된 트랜지스터가 온되어, 상기 워드 라인에 해당하는 셀의 전위가 비트 라인에 출력된다.
이러한 메모리 셀은 시간이 지남에 따라 그 전위가 점차적으로 감소한다. 즉, 반도체 장치에서 메모리 셀로서 사용되는 캐패시터는 시간이 지남에 따라 자신이 갖고 있는 전하를 방전하며, 이에 따라 데이터가 소실된다. 이는 데이터를 읽고 쓰기 위해 사용되는 메모리 장치로서는 치명적인 단점이다. 따라서, 데이터의 신뢰성을 확보하기 위해 반도체 장치를 사용하는 모든 디바이스는 반드시 메모리 셀의 전하를 회복시켜주는 리프레시(refresh) 동작이 행해지고 있다.
본 발명은 특정 로우(워드라인)를 대상으로 하는 리프레시(타겟 로우 리프레시) 동작시 전력을 감소시킬 수 있는 리프레시 제어 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 리프레시 제어 장치는, 타깃 로우 리프레시 플래그 신호에 따라 타깃 로우 리프레시 어드레스 또는 노멀 리프레시 어드레스 중 어느 하나를 선택하여 리프레시 어드레스를 생성하는 리프레시 어드레스 생성부; 상기 타깃 로우 리프레시 플래그 신호 및 멀티플 리프레시 신호에 응답하여 멀티플 어드레스 제어 신호를 생성하는 어드레스 제어 신호 생성부; 및 상기 멀티플 어드레스 제어 신호에 응답하여 상기 리프레시 어드레스로부터 복수의 최종 리프레시 어드레스를 생성하는 최종 리프레시 어드레스 생성부를 포함한다.
본 발명의 일 실시예에 따른 리프레시 제어 장치는, 온도 정보 및 오토 리프레시 신호에 기초하여 상기 타깃 로우 리프레시 플래그 신호를 생성하는 타깃 로우 리프레시 플래그 생성부; 상기 오토 리프레시 신호 및 상기 타깃 로우 리프레시 플래그 신호에 기초하여 상기 노멀 리프레시 어드레스를 생성하는 노멀 리프레시 어드레스 생성부; 및 상기 로우 리프레시 플래그 신호에 따라 타깃 로우 리프레시 어드레스 또는상기 노멀 리프레시 어드레스 중 어느 하나를 선택하여 리프레시 어드레스를 생성하는 리프레시 어드레스 생성부;를 포함한다.
본 발명의 일 실시예에 의하면, 타겟 로우 리프레시 동작시 전력을 감소시킬 수 있다.
또한, 본 발명의 일 실시예에 의하면, 온도에 따라 타겟 로우 리프레시 동작의 주기를 조절할 수 있다.
도 1은 본 발명의 일 실시예에 따른 리프레시 제어 장치의 구성도.
도 2(a)~(c)는 도 1의 리프레시 제어 장치에 의해 수행되는 노멀 리프레시 동작과 타깃 로우 리프레시 동작의 타이밍도.
도 3은 도 1의 어드레스 제어 신호 생성부의 구체 회로도.
도 4는 본 발명의 일 실시예에 따른 메모리 셀 어레이를 나타내는 도면.
도 5는 본 발명의 다른 실시예에 따른 리프레시 제어 장치의 구성도.
도 6은 도 5의 리프레시 제어 장치에 의해 수행되는 노멀 리프레시 동작과 타깃 로우 리프레시 동작의 타이밍도.
이하, 본 발명의 바람직한 실시예에 대하여 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 리프레시 제어 장치(100)의 구성도이다.
도 1을 참조하면, 리프레시 제어 장치(100)는 타깃 로우 리프레시 플래그 생성부(110), 타겟 로우 리프레시 어드레스 생성부(120), 노멀 리프레시 어드레스 생성부(130), 선택부(140), 어드레스 제어 신호 생성부(150) 및 최종 리프레시 어드레스 생성부(160)를 포함한다.
타깃 로우 리프레시 플래그 생성부(110)는 오토 리프레시 신호 AREFP에 기초하여 타깃 로우 리프레시 플래그 신호 TRR_FLAG를 생성한다. 오토 리프레시 신호 AREFP는 리프레시 제어 장치(100)의 외부로부터 입력되는 신호일 수 있다. 오토 리프레시 신호 AREFP는 예를 들면 메모리 컨트롤러로부터 입력될 수 있다. 또한, 오토 리프레시 신호 AREFP는, 일정한 주기로 외부로부터 입력되는 신호를 기초로 하여, 다른 주기를 갖도록 생성된 신호일 수 있다.
타깃 로우 리프레시 플래그 생성부(110)는 카운터로 구현될 수 있다. 그리고, 오토 리프레시 신호 AREFP를 카운트하여 소정의 횟수가 될 때마다 타깃 로우 리프레시 플래그 신호 TRR_FLAG를 인에이블할 수 있다.
도 2(a)~(c)는 도 1의 리프레시 제어 장치(100)에 의해 수행되는 노멀 리프레시 동작과 타깃 로우 리프레시 동작의 타이밍도이다.
도 2(a)는 오토 리프레시 신호 AREFP가 3.9μs마다 입력되는 경우를 나타낸다.
도 2(a)를 참조하면, 타깃 로우 리프레시 플래그 신호 TRR_FLAG는 오토 리프레시 신호 AREFP가 2, 3번째일 때와, 18, 19번째일 때 인에이블되고 있다. 즉, 타깃 로우 리프레시 플래그 신호 TRR_FLAG는 오토 리프레시 신호 AREFP가 2번째일 때부터 시작하여 16회 증가할 때마다 2회씩 인에이블된다.
도 2(b)는 오토 리프레시 신호 AREFP가 7.8μs마다 입력되는 경우를 나타낸다.
도 2(b)를 참조하면, 타깃 로우 리프레시 플래그 신호 TRR_FLAG는 오토 리프레시 신호 AREFP가 2, 3번째일 때와, 10, 11번째일 때 인에이블되고 있다. 즉, 타깃 로우 리프레시 플래그 신호 TRR_FLAG는 오토 리프레시 신호 AREFP가 2번째일 때부터 시작하여 8회 증가할 때마다 2회씩 인에이블된다.
도 2(c)는 오토 리프레시 신호 AREFP가 15.6μs마다 입력되는 경우를 나타낸다.
도 2(b)를 참조하면, 타깃 로우 리프레시 플래그 신호 TRR_FLAG는 오토 리프레시 신호 AREFP가 2, 3번째일 때와, 6, 7번째일 때 인에이블되고 있다. 즉, 타깃 로우 리프레시 플래그 신호 TRR_FLAG는 오토 리프레시 신호 AREFP가 2번째일 때부터 시작하여 4회 증가할 때마다 2회씩 인에이블된다.
도 2(a)~도 2(c)에서는 입력되는 오토 리프레시 신호 AREFP가 각각 상이한 것으로 가정하여 설명하였다. 그러나, 리프레시 제어 장치(100)에 입력되는 오토 리프레시 신호 AREFP는 일정한 주기를 갖고, 오토 리프레시 신호 AREFP를 기초로 다른 주기를 갖도록 생성하여 이용할 수 있다. 예를 들어, 오토 리프레시 신호 AREFP는 도 2(a)에서와 같이 3.9μs의 주기로 인에이블될 때, 도 2(b)의 경우는 도 2(a)의 오토 리프레시 신호 AREFP가 2n회(n=0, 1, 2, ...)마다 인에이블되는 신호를 생성하고, 도 2(c)의 경우는 도 2(a)의 오토 리프레시 신호 AREFP가 4n회(n=0, 1, 2, ...)마다 인에이블되는 신호를 생성하여, 이 신호들을 기초로 타깃 로우 리프레시 플래그 생성부(110)를 동작시켜 타깃 로우 리프레시 플래그 신호 TRR_FLAG를 인에이블할 수 있다.
도 1로 돌아가서, 타깃 로우 리프레시 어드레스 생성부(120)는 로우 어드레스 AX<0:N>와, 어드레스 인에이블 신호 ENP에 기초하여 타깃 로우 리프레시 어드레스 TRRAX<0:N>를 생성한다. 어드레스 인에이블 신호 ENP는 로우 어드레스 AX<0:N>가 타깃 로우 리프레시 대상임을 나타내는 신호이다.
타깃 로우 리프레시 어드레스 생성부(120)는 래치로 구현될 수 있다. 타깃 로우 리프레시 어드레스 생성부(120)는 어드레스 인에이블 신호 ENP가 인에이블되면 입력되는 로우 어드레스 AX<0:N>를 타깃 로우 리프레시 어드레스 TRRAX<0:N>으로서 출력한다.
본 실시예에서, 타깃 로우 리프레시 어드레스 TRRAX<0:N>는 예를 들면 로우 해머링에 의해 데이터 보유 시간이 감소된 워드라인의 어드레스일 수 있다.
특정 워드라인이 활성화되거나 비활성화되면, 특정 워드라인과 그에 인접하는 워드라인 사이에 발생하는 커플링 현상으로 인해 인접하는 워드라인의 전압이 상승하거나 하강하면서 인접하는 워드라인에 연결된 셀 캐패시터의 전하량에도 영향을 미친다. 따라서, 특정 워드라인의 활성화가 빈번하게 일어나서 특정 워드라인이 활성화 상태와 비활성화 상태 사이에서 토글하는 경우 인접하는 워드라인에 연결된 셀에 포함된 셀 캐패시터에 저장된 전하의 양이 변화하여 메모리 셀의 데이터가 열화될 수 있다.
또한, 워드라인이 활성화 상태와 비활성화 상태를 토글하면서 발생한 전자기파가 인접한 워드라인에 연결된 메모리 셀의 셀 캐패시터에 전자를 유입시키거나 셀 캐패시터로부터 전자를 유출시킴으로써 데이터를 손상시킨다.
이와 같이, 높은 활성화 횟수로 인하여 해당 워드라인 또는 그 주변 워드라인에 접속된 메모리 셀의 데이터가 손상되는 현상을 로우 해머링 또는 워드 라인 디스터번스 현상이라고 한다.
이러한 로우 해머링 현상을 방지하기 위하여 각 워드라인의 활성화 횟수를 카운트하고, 기설정된 횟수 이상 활성화되는 워드라인(타깃 로우)의 로우 어드레스 AX<0:N>가 어드레스 인에이블 신호 ENP와 함께 타깃 로우 리프레시 어드레스 생성부(120)으로 전송될 수 있다.
다만, 본 발명의 범위는 이에 한하지 않으며, 로우 어드레스 AX<0:N>는 로우 해머링 외에 다른 이유로 추가적인 리프레시가 필요한 워드라인의 어드레스일 수 있다.
노멀 리프레시 어드레스 생성부(130)는, 오토 리프레시 신호 AREFP와, 타깃 로우 리프레시 플래그 생성부(110)에서 생성된 타깃 로우 리프레시 플래그 신호 TRR_FLAG를 기초로 노멀 리프레시 어드레스 NRAX<0:N>를 생성한다.
노멀 리프레시 어드레스 생성부(130)는 카운터에 의해 구현될 수 있다.
노멀 리프레시 어드레스 생성부(130)는 오토 리프레시 신호 AREFP가 인에이블될 때마다 카운터의 값을 증가시킨다. 그리고, 증가된 카운터 값에 해당하는 값을 노멀 리프레시 어드레스 NR_AX<0:N>로서 출력한다.
이때, 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 인에이블되면, 노멀 리프레시 어드레스 생성부(130)는 카운터 값을 증가시키지 않고 홀드한다. 그리고, 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 비활성화되면, 노멀 리프레시 어드레스 생성부(130)는 카운터 값을 다시 증가시킨다.
다시 도 2(a)를 참조하면, 오토 리프레시 신호 AREFP가 3.9μs마다 입력될 때, 노멀 리프레시 어드레스 생성부(130)는 카운터 값을 0에서 1로 순차적으로 증가시킨다. 그리고, 노멀 리프레시 어드레스 생성부(130)는 카운터 값 0 및 1에 대응하는 노멀 리프레시 어드레스 NRAX<0:N>을 생성한다.
다음으로, 오토 리프레시 신호 AREFP가 2회 및 3회째 입력될 때, 타깃 로우 리프레시 플래그 신호 TRR_FLAG는 인에이블된다. 이에 따라, 노멀 리프레시 어드레스 생성부(130)는 카운터 값을 증가시키지 않는다.
다음으로, 오토 리프레시 신호 AREFP가 4회째부터 17회째까지 입력되면, 타깃 로우 리프레시 플래그 신호는 디스에이블된다. 이에 따라, 노멀 리프레시 어드레스 생성부(130)는 카운터 값을 다시 순차적으로 증가시킨다. 그리고, 노멀 리프레시 어드레스 생성부(130)는 카운터 값 2~15에 대응하는 노멀 리프레시 어드레스 NRAX<0:N>을 생성한다.
다음으로, 오토 리프레시 신호 AREFP가 18, 19회째 입력되면, 타깃 로우 리프레시 플래그 신호 TRR_FLAG는 인에이블된다. 이에 따라, 노멀 리프레시 어드레스 생성부(130)는 카운터 값을 증가시키지 않는다.
다음으로, 오토 리프레시 신호 AREFP가 20회째부터 31회째까지 입력되면, 타깃 로우 리프레시 플래그 신호 TRR_FLAG는 디스에이블된다. 이에 따라, 노멀 리프레시 어드레스 생성부(130)는 카운터 값을 다시 순차적으로 증가시킨다. 그리고, 노멀 리프레시 어드레스 생성부(130)는 카운터 값 16~27에 대응하는 노멀 리프레시 어드레스 NRAX<0:N>을 생성한다.
도 2(b) 및 도 2(c)는 입력되는 오토 리프레시 신호 AREFP의 주기만이 상이하며, 노멀 리프레시 어드레스 생성부(130)의 동작 방식은 도 2(a)와 동일하다.
선택부(140)는 타깃 로우 리프레스 플래그 신호 TRR_FLAG에 기초하여 타깃 로우 리프레시 어드레스 TRRAX<0:N>와 노멀 리프레시 어드레스 NRAX<0:N> 중 어느 하나를 선택하여 리프레시 어드레스 RAX<0:N>으로서 출력한다. 이러한 선택부(140)는 예를 들면 멀티플렉서로 구현될 수 있다.
도 2(a)를 참조하면, 오토 리프레시 신호 AREFP가 0회째, 1회째, 4~17회째, 20~31회째 입력되는 때에는 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 디스에이블된다. 따라서, 선택부(140)는 노멀 리프레시 어드레스 NRAX<0:N>를 출력한다.
오토 리프레시 신호 AREFP가 2회째, 3회째, 18회째, 19회째 입력되는 때에는 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 인에이블된다. 따라서, 선택부(140)는 타깃 로우 리프레시 어드레스 TRRAX<0:N>를 출력한다.
도 2(b) 및 도 2(c)는 입력되는 오토 리프레시 신호 AREFP의 주기만이 상이하며, 선택부(140)의 동작 방식은 도 2(a)와 동일하다.
어드레스 제어 신호 생성부(150)는 타깃 로우 리프레시 플래그 신호 TRR_FLAG, 액티브 신호 ACTP 및 멀티플 리프레시 신호 REFP에 기초하여 멀티플 어드레스 제어 신호 MUL_ADD_CON를 인에이블한다.
구체적으로, 어드레스 제어 신호 생성부(150)는 멀티플 리프레시 신호 REFP가 인에이블되면 멀티플 어드레스 제어 신호 MUL_ADD_CON를 인에이블한다. 멀티플 어드레스 제어 신호 MUL_ADD_CON는, 후술하는 최종 리프레시 어드레스 생성부(160)에 입력되어, 복수의 워드라인에 대해 동시에 리프레시가 수행되도록 한다.
어드레스 제어 신호 생성부(150)는 액티브 신호 ACTP가 인에이블되면 멀티플어드레스 제어 신호 MUL_ADD_CON를 디스에이블한다. 액티브 신호 ACTP는 리드 또는 라이트 커맨드 입력시 인에이블되는 신호일 수 있다.
어드레스 제어 신호 생성부(150)는 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 인에이블되면, 멀티플 어드레스 제어 신호 MUL_ADD_CON를 디스에이블한다. 이에 따라, 후술하는 최종 리프레시 어드레스 생성부(160)는 한 개의 워드라인에 대해서만 리프레시 동작을 수행한다.
도 3은 도 1의 어드레스 제어 신호 생성부(150)의 구체 회로도이다.
도 3을 참조하면, 어드레스 제어 신호 생성부(150)는 기본적으로 액티브 신호 ACTP가 인에이블되면 풀업 구동되어 멀티플 어드레스 제어 신호 MUL_ADD_CON가 디스에이블되고, 멀티플 리프레시 신호 REFP가 인에이블되면 풀다운 구동되어 멀티플 어드레스 제어 신호 MUL_ADD_CON가 인에이블되도록 구성되어 있다. 다만, 액티브 신호 ACTP와 멀티플 리프레시 신호 REFP 각각이 타깃 로우 리프레시 플래그 신호 TRR_FLAG와 논리곱 연산하여 입력되도록 함으로써, 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 인에이블된 경우에는 멀티플 리프레시 신호 REFP가 디스에이블되도록 한다.
이러한 구성에 의해 본 실시예는 통상의 리프레시 동작시에는 복수의 워드라인에 대해 동시에 리프레시 동작이 수행되어 리프레시 효율을 높이면서도 타깃 로우 리프레시 동작시에는 한 개의 워드라인에 대해서만 리프레시 동작이 수행되므로 전력 사용을 저감할 수 있다.
최종 리프레시 어드레스 생성부(160)는 멀티플 어드레스 제어 신호 MUL_ADD_CON에 응답하여 리프레시 어드레스 RAX<0:N>로부터 최종 리프레시 어드레스 RES_RAX를 생성한다.
구체적으로, 최종 리프레시 어드레스 생성부(160)는 멀티플 어드레스 제어 신호 MUL_ADD_CON가 인에이블되어 있으면 리프레시 어드레스 RAX<0:N>으로부터 복수의 최종 리프레시 어드레스 RES_RAX를 생성한다. 이때, 최종 리프레시 어드레스 생성부(160)는 리프레시 어드레스 RAX<0:N>의 상위의 하나 이상의 비트들을 돈케어(don't care) 처리함으로써 복수의 최종 리프레시 어드레스 RES_RAX를 생성할 수 있다. 예를 들어, 4개의 최종 리프레시 어드레스 RES_RAX를 생성하기 위해서는, 최종 리프레시 어드레스 생성부(160)는 리프레시 어드레스 RAX<0:N>의 N번째 비트 및 N-1번째 비트의 2비트를 돈케어 처리할 수 있다. 즉, 최종 리프레시 어드레스 생성부(160)는, 리프레시 어드레스 RAX<0:N>의 N번째 비트 및 N-1번째 비트를 "00", "01", "10", "11"로 설정함으로써 4개의 최종 리프레시 어드레스 RES_RAX를 생성할 수 있다.
최종 리프레시 어드레스 생성부(160)는 멀티플 어드레스 제어 신호 MUL_ADD_CON가 디스에이블되어 있으면 리프레시 어드레스 RAX<0:N>를 한 개의 최종 리프레시 어드레스 RES_RAX로서 출력한다.
도 4는 본 발명의 일 실시예에 따른 메모리 셀 어레이(200)를 나타내는 도면이다.
도 4를 참조하면, 메모리 셀 어레이(200)는 복수의 영역(210~240)을 포함한다. 복수의 영역(210~240)의 각각은 예를 들면 8k개의 워드라인을 포함한다.
리프레시 제어 장치(100)는, 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 디스에이블되는 노멀 리프레시 동작의 경우에는, 복수의 최종 리프레시 어드레스 RES_RAX에 해당하는 4개의 워드라인에 대해 리프레시 동작을 수행한다. 이때, 4개의 워드라인은 복수의 영역(210~240)에 각각 포함된다.
구체적으로, 메모리 셀 어레이(200)의 어드레스는 도 4의 상단으로부터 하단으로 갈수록 순차적으로 증가한다. 메모리 셀 어레이(200)는 8k개의 워드라인을 포함하는 4개의 영역(210~240)으로 구성되므로, 15비트의 어드레스로 표현될 수 있다. 이때, 15비트의 어드레스 중 상위 2비트는 영역(210~240)을 나타낸다.
따라서, 도 1의 최종 리프레시 어드레스 생성부(160)에서 멀티플 어드레스 제어 신호 MUL_ADD_CON가 인에이블된 경우 상위 2비트를 돈케어 처리함으로써 생성되는 4개의 최종 리프레시 어드레스 RES_RAX는 4개의 영역(210~240) 내에서 동일한 위치의 워드라인을 나타내게 된다.
리프레시 제어 장치(100)는, 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 인에이블되는 타깃 로우 리프레시 동작의 경우에는, 최종 리프레시 어드레스 RES_RAX에 해당하는 1개의 워드라인에 대해 리프레시 동작을 수행한다.
본 실시예에서는 메모리 셀 어레이(200)가 4개의 영역(210~240)을 포함하고, 이에 따라 최종 리프레시 어드레스 생성부(160)가 리프레시 어드레스 RAX의 상위 2비트를 돈케어 처리함으로써 4개의 최종 리프레시 어드레스를 생성하는 것으로 설명하였다. 그러나, 본 발명은 이에 한하지 않으며, 메모리 셀 어레이(200)에 포함되는 영역의 개수 및 최종 리프레시 어드레스의 개수는 리프레시 효율과 사용 전력 등을 고려하여 적절히 설정될 수 있다. 예를 들어, 메모리 셀 어레이(200)은 8개의 영역을 포함하고, 최종 리프레시 어드레스 생성부(160)는 리프레시 어드레스 RAX의 상위 3비트를 돈케어 처리함으로써 8개의 최종 리프레시 어드레스 RES_RAX를 생성할 수 있다.
다음으로 본 발명의 다른 실시예에 대하여 설명한다.
도 5는 본 발명의 다른 실시예에 따른 리프레시 제어 장치(100a)의 구성도이다.
도 5를 참조하면, 리프레시 제어 장치(100a)는 타깃 로우 리프레시 플래그 생성부(110a), 타겟 로우 리프레시 어드레스 생성부(120a), 노멀 리프레시 어드레스 생성부(130a), 선택부(140a), 어드레스 제어 신호 생성부(150a) 및 최종 리프레시 어드레스 생성부(160a)를 포함한다.
본 실시예에 따른 리프레시 제어 장치(100a)에는 온도 정보 TEMP<0:b>가 입력된다는 점이 도 1의 리프레시 제어 장치(100)와 상이하다.
본 실시예에서 타겟 로우 리프레시 어드레스 생성부(120a), 노멀 리프레시 어드레스 제어부(130a), 선택부(140a), 어드레스 제어 신호 생성부(150a) 및 최종 리프레시 어드레스 생성부(160a)는 도 1의 타겟 로우 리프레시 어드레스 생성부(120), 노멀 리프레시 어드레스 제어부(130), 선택부(140), 어드레스 제어 신호 생성부(150) 및 최종 리프레시 어드레스 생성부(160)와 동일하다.
타깃 로우 리프레시 플래그 생성부(110a)는 온도 정보 TEMP<0:b>에 기초하여 생성된 증가 신호 INCP에 따라 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 인에이블되는 주기를 조절한다.
구체적으로, 타깃 로우 리프레시 플래그 생성부(110a)는 증가 신호 생성부(510), 캐리 생성부(520) 및 타깃 로우 리프레시 카운터(530)를 포함한다.
증가 신호 생성부(510)는, 온도 정보 TEMP<0:b>에 기초하여 증가 신호 INCP를 생성한다. 이때, 증가 신호 INCP는 펄스 형태를 가지며, 온도 정보 TEMP<0:b>에 비례하여 증가 신호 INCP가 인에이블되는 횟수를 증가시킬 수 있다.
캐리 생성부(520)는 오토 리프레시 신호 AREFP와 증가 신호 INCP에 기초하여 캐리 신호 CARRY를 생성한다. 구체적으로, 캐리 생성부(520)는 오토 리프레시 신호 AREFP 또는 증가 신호 INCP가 입력되면 캐리 신호 CARRY를 발생시킨다. 캐리 신호 CARRY는 펄스 형태일 수 있다.
타깃 로우 리프레시 카운터(530)는 캐리 신호 CARRY에 기초하여 타깃 로우 리프레시 플래그 신호 TRR_FLAG를 생성한다. 구체적으로, 타깃 로우 리프레시 카운터(530)는 캐리 신호 CARRY를 카운트하여 그 합이 소정의 값이 될 때마다 타깃 로우 리프레시 플래그 신호 TRR_FLAG를 인에이블할 수 있다.
도 6은 도 5의 리프레시 제어 장치(100a)에 의해 수행되는 노멀 리프레시 동작과 타깃 로우 리프레시 동작의 타이밍도이다.
도 6에서 오토 리프레시 신호 AREFP는 15.6μs마다 입력되는 것으로 가정한다.
도 6을 참조하면, 오토 리프레시 신호 AREFP가 11회째 입력될 때까지는 노멀 리프레시 동작과 타깃 로우 리프레시 동작이 2회씩 번갈아 수행된다. 11회째 오토 리프레시 신호 AREFP의 입력 이후, 온도 정보 TEMP<0:b>에 의해 증가 신호 INCP가 발생한다. 이에 따라, 타깃 로우 리프레시 카운터(530)가 소정의 값에 빨리 도달하게 된다. 따라서, 증가 신호 INCP가 발생하지 않는다면 타깃 로우 리프레시 동작이 14회째 오토 리프레시 신호 AREFP가 입력될 때 수행되지만, 도 6에서는 13회째 오토 리프레시 신호 AREFP가 입력될 때 타깃 로우 리프레시 동작이 수행된다.
본 실시예에 의하면 온도 정보 TEMP<0:b>에 따라 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 인에이블되는 주기가 조절된다. 즉, 타깃 로우 리프레시 플래그신호 TRR_FLAG가 인에이블되지 않는 때 수행되는 노멀 리프레시 동작과, 타깃 로우 리프레시 플래그 신호 TRR_FLAG가 인에이블되는 때 수행되는 타깃 로우 리프레시 동작의 비율이 조절된다. 이에 따라, 본 실시예에 의하면 온도에 따라 타깃 로우 리프레시의 대상이 되는 워드라인의 리프레시 동작이 수행되는 빈도를 조절할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 타깃 로우 리프레시 플래그 신호에 따라 타깃 로우 리프레시 어드레스 또는 노멀 리프레시 어드레스 중 어느 하나를 선택하여 리프레시 어드레스를 생성하는 리프레시 어드레스 생성부;
    상기 타깃 로우 리프레시 플래그 신호 및 멀티플 리프레시 신호에 응답하여 멀티플 어드레스 제어 신호를 생성하는 어드레스 제어 신호 생성부; 및
    상기 멀티플 어드레스 제어 신호에 응답하여 상기 리프레시 어드레스로부터 복수의 최종 리프레시 어드레스를 생성하는 최종 리프레시 어드레스 생성부
    를 포함하는 리프레시 제어 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 어드레스 제어 신호 생성부는, 상기 타깃 로우 리프레시 플래그 신호가 인에이블되면 상기 멀티플 어드레스 제어 신호를 디스에이블하는 것을 특징으로 하는 리프레시 제어 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 어드레스 제어 신호 생성부는, 상기 멀티플 리프레시 신호가 인에이블되면 상기 멀티플 어드레스 제어 신호를 인에이블하는 것을 특징으로 하는 리프레시 제어 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 어드레스 제어 신호 생성부는, 리드 또는 라이트 동작을 위한 액티브 신호가 입력되면 상기 멀티플 어드레스 제어 신호를 디스에이블하는 것을 특징으로 하는 리프레시 제어 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    오토 리프레시 신호에 기초하여 상기 타깃 로우 리프레시 플래그 신호를 생성하는 타깃 로우 리프레시 플래그 생성부
    를 더 포함하는 것을 특징으로 하는 리프레시 제어 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 타깃 로우 리프레시 플래그 생성부는, 상기 오토 리프레시 신호를 카운트하여 소정 횟수에 도달하면 상기 타깃 로우 리프레시 플래그 신호를 인에이블하는 것을 특징으로 하는 리프레시 제어 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 오토 리프레시 신호 및 상기 타깃 로우 리프레시 플래그 신호에 기초하여 상기 노멀 리프레시 어드레스를 생성하는 노멀 리프레시 어드레스 생성부
    를 더 포함하는 것을 특징으로 하는 리프레시 제어 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 노멀 리프레시 어드레스 생성부는, 상기 오토 리프레시 신호를 카운트한 값에 대응하는 상기 노멀 리프레시 어드레스를 생성하는 것을 특징으로 하는 리프레시 제어 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 노멀 리프레시 어드레스 생성부는, 상기 타깃 로우 리프레시 플래그 신호가 인에이블되면 상기 오토 리프레시 신호를 카운트하지 않는 것을 특징으로 하는 리프레시 제어 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 최종 리프레시 어드레스 생성부는, 상기 리프레시 어드레스의 하나 이상의 상위 비트를 돈케어 처리함으로써 상기 복수의 최종 리프레시 어드레스를 생성하는 것을 특징으로 하는 리프레시 제어 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 최종 리프레시 어드레스 생성부는, 상기 멀티플 어드레스 제어 신호가 디스에이블되면 하나의 최종 리프레시 어드레스를 생성하는 것을 특징으로 하는 리프레시 제어 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 리프레시 어드레스 생성부는, 상기 타깃 로우 리프레시 플래그 신호가 인에이블되면 상기 타깃 로우 리프레시 어드레스를 상기 리프레시 어드레스로서 출력하고, 상기 타깃 로우 리프레시 플래그 신호가 디스에이블되면 상기 노멀 리프레시 어드레스를 상기 리프레시 어드레스로서 출력하는 것을 특징으로 하는 리프레시 제어 장치.
  13. 온도 정보 및 오토 리프레시 신호에 기초하여 타깃 로우 리프레시 플래그 신호를 생성하는 타깃 로우 리프레시 플래그 생성부;
    상기 오토 리프레시 신호 및 상기 타깃 로우 리프레시 플래그 신호에 기초하여 노멀 리프레시 어드레스를 생성하는 노멀 리프레시 어드레스 생성부; 및
    상기 타깃 로우 리프레시 플래그 신호에 따라 타깃 로우 리프레시 어드레스 또는상기 노멀 리프레시 어드레스 중 어느 하나를 선택하여 리프레시 어드레스를 생성하는 리프레시 어드레스 생성부를 포함하고,
    상기 타깃 로우 리프레시 플래그 생성부는,
    상기 온도 정보의 값에 따라 증가 신호를 생성하는 증가 신호 생성부;
    상기 오토 리프레시 신호 또는 상기 증가 신호가 입력되면 캐리 신호를 생성하는 캐리 신호 생성부; 및
    상기 캐리 신호에 응답하여 카운터 값을 증가시키고, 상기 카운터 값이 소정의 값에 도달하면 상기 타깃 로우 리프레시 플래그 신호를 인에이블하는 타깃 로우 리프레시 카운터;
    를 포함하는 리프레시 제어 장치.
  14. 삭제
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 증가 신호 생성부는, 상기 온도 정보의 값에 비례하도록 상기 증가 신호가 인에이블되는 횟수를 제어하는 것을 특징으로 하는 리프레시 제어 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 타깃 로우 리프레시 플래그 신호 및 멀티플 리프레시 신호에 응답하여 멀티플 어드레스 제어 신호를 생성하는 어드레스 제어 신호 생성부; 및
    상기 멀티플 어드레스 제어 신호에 응답하여 상기 리프레시 어드레스로부터 복수의 최종 리프레시 어드레스를 생성하는 최종 리프레시 어드레스 생성부
    를 더 포함하는 것을 특징으로 하는 리프레시 제어 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 어드레스 제어 신호 생성부는, 상기 타깃 로우 리프레시 플래그 신호가 인에이블되면 상기 멀티플 어드레스 제어 신호를 디스에이블하는 것을 특징으로 하는 리프레시 제어 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 어드레스 제어 신호 생성부는, 상기 멀티플 리프레시 신호가 인에이블되면 상기 멀티플 어드레스 제어 신호를 인에이블하는 것을 특징으로 하는 리프레시 제어 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 어드레스 제어 신호 생성부는, 리드 또는 라이트 동작을 위한 액티브 신호가 입력되면 상기 멀티플 어드레스 제어 신호를 디스에이블하는 것을 특징으로 하는 리프레시 제어 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 최종 리프레시 어드레스 생성부는, 상기 멀티플 어드레스 제어 신호가 디스에이블되면 하나의 최종 리프레시 어드레스를 생성하는 것을 특징으로 하는 리프레시 제어 장치.
KR1020160120828A 2016-09-21 2016-09-21 리프레시 제어 장치 KR102436992B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160120828A KR102436992B1 (ko) 2016-09-21 2016-09-21 리프레시 제어 장치
US15/451,813 US10157658B2 (en) 2016-09-21 2017-03-07 Refresh control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160120828A KR102436992B1 (ko) 2016-09-21 2016-09-21 리프레시 제어 장치

Publications (2)

Publication Number Publication Date
KR20180032091A KR20180032091A (ko) 2018-03-29
KR102436992B1 true KR102436992B1 (ko) 2022-08-29

Family

ID=61621285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160120828A KR102436992B1 (ko) 2016-09-21 2016-09-21 리프레시 제어 장치

Country Status (2)

Country Link
US (1) US10157658B2 (ko)
KR (1) KR102436992B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10726903B2 (en) 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10504577B1 (en) * 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11302374B2 (en) * 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
CN112489706B (zh) * 2019-09-11 2022-03-25 美光科技公司 用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1166843A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
JP2010170608A (ja) * 2009-01-21 2010-08-05 Elpida Memory Inc 半導体記憶装置
KR102103873B1 (ko) * 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20150019317A (ko) * 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
US9396786B2 (en) * 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR102189533B1 (ko) * 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20160011015A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 어드레스 생성회로 및 이를 포함하는 메모리 장치
KR102204240B1 (ko) 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102315277B1 (ko) * 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR102285772B1 (ko) * 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160132243A (ko) * 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102432701B1 (ko) * 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR102405241B1 (ko) * 2015-12-18 2022-06-07 에스케이하이닉스 주식회사 베이스 칩 및 이를 포함하는 반도체 패키지
KR102419535B1 (ko) * 2016-03-18 2022-07-13 에스케이하이닉스 주식회사 메모리 장치
KR102468251B1 (ko) * 2016-06-27 2022-11-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
KR20180032091A (ko) 2018-03-29
US20180082736A1 (en) 2018-03-22
US10157658B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
KR102436992B1 (ko) 리프레시 제어 장치
US10607679B2 (en) Memory device and refreshing method thereof
KR102352557B1 (ko) 반도체 메모리 장치
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
CN112997251B (zh) 具有行锤击地址锁存机构的设备
US11361808B2 (en) Apparatuses and methods for selective row refreshes
US10049718B2 (en) Refresh control circuit and memory device including same
US9190137B2 (en) Memory performing target refresh operation and memory system including the same
US9349430B2 (en) Memory device and memory system including the same
CN105679359B (zh) 半导体存储器件
US9627027B2 (en) Semiconductor device performing different types of refresh operations and method of driving the same
US8953403B1 (en) Semiconductor memory device
KR102182381B1 (ko) 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
KR20180114712A (ko) 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
KR20180022069A (ko) 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
CN104934057A (zh) 访问计数设备、存储器系统和访问计数方法
US20150162071A1 (en) Address storage circuit and memory and memory system including the same
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
JP2012038399A (ja) 半導体装置
TWI508076B (zh) 記憶體及程式化記憶體之方法
US7835180B2 (en) Semiconductor memory device
KR102471525B1 (ko) 반도체 메모리 장치 및 리프레쉬 방법
KR102299352B1 (ko) 반도체 장치 및 그의 구동방법
KR102469113B1 (ko) 메모리 및 메모리의 리프레시 동작 방법
KR20070065564A (ko) 반도체 메모리 소자의 리프레쉬 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant