KR102204240B1 - 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102204240B1
KR102204240B1 KR1020140120243A KR20140120243A KR102204240B1 KR 102204240 B1 KR102204240 B1 KR 102204240B1 KR 1020140120243 A KR1020140120243 A KR 1020140120243A KR 20140120243 A KR20140120243 A KR 20140120243A KR 102204240 B1 KR102204240 B1 KR 102204240B1
Authority
KR
South Korea
Prior art keywords
refresh
refreshed
mode
target
memory
Prior art date
Application number
KR1020140120243A
Other languages
English (en)
Other versions
KR20160030716A (ko
Inventor
현상아
김재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140120243A priority Critical patent/KR102204240B1/ko
Priority to US14/567,706 priority patent/US9349430B2/en
Priority to TW103143464A priority patent/TWI651735B/zh
Priority to CN201510164878.3A priority patent/CN106158004B/zh
Publication of KR20160030716A publication Critical patent/KR20160030716A/ko
Priority to US15/134,170 priority patent/US9627025B2/en
Application granted granted Critical
Publication of KR102204240B1 publication Critical patent/KR102204240B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리 장치는 다수의 메모리 블록; 상기 다수의 메모리 블록이 모두 리프레시되면 변경되는 카운팅 어드레스를 생성하는 어드레스 카운팅부; 상기 메모리 블록에서 추가로 리프레시가 필요한 워드라인의 어드레스인 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및 리프레시 커맨드가 제1횟수만큼 입력되면 제1개수의 메모리 블록이 리프레시되도록 제어하고, 상기 리프레시 커맨드가 제2횟수만큼 입력되면 제2개수의 메모리 블록이 리프레시되도록 제어하는 리프레시 제어부를 포함하고, 상기 리프레시 제어부는 상기 카운팅 어드레스에 대응하는 워드라인이 리프레시되도록 제어하되, 타겟 리프레시에는 상기 타겟 어드레스에 대응하는 워드라인이 리프레시되도록 제어할 수 있다.

Description

메모리 장치 및 이를 포함하는 메모리 시스템{MEMORY DEVICE AND MEMORY INCLUDING THE SAME}
본 특허문헌은 메모리 장치 및 메모리 시스템에 관한 것이다.
메모리 장치의 메모리 셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작이라 한다.
리프레시 동작은 메모리 콘트롤러로부터 메모리로 리프레시 커맨드이 입력될 때마다 수행되는데, 메모리 콘트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레시 커맨드을 입력한다. 데이터 유지 시간이란 메모리 셀의 데이터가 리프레시 동작 없이 유지될 수 있는 시간을 나타낼 수 있다. 메모리 장치에 포함된 메모리 셀들은 어떤 기준 이상의 데이터 유지 시간을 가지도록 설계되므로, 이러한 기준을 고려하여 리프레시 동작의 간격이 결정될 수 있다.
그런데 어떤 메모리 셀들이 내부적인 요인 또는 외부적인 요인에 의해서 상술한 기준에 미치지 못하는 데이터 유지 시간을 가지는 경우, 해당 메모리 셀의 데이터가 리프레시되지 못하고 열화될 가능성이 있어 문제가 될 수 있다. 여기서 내부적인 요인이란 메모리 셀에 결함이 있는 경우로, 예를 들면 메모리 셀의 셀 캐패시터의 용량이 작거나 메모리 셀의 셀 트랜지스터의 누설전류가 큰 경우 등이 있을 수 있다. 또한 외부적인 요인이랑 메모리 셀에 저장된 전하량이 해당 메모리 셀이 연결된 워드라인에 인접한 워드라인의 액티브-프리차지에 의해 영향을 받는 경우를 들 수 있다.
도 1은 상술한 외부적 요인의 일 예를 설명하기 위해 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1을 참조하면, 'WLK-1', 'WLK', 'WLK+1'은 셀 어레이 내에서 나란히 배치된 3개 워드라인이다. 'ATTACK_WL'가 표시된 'WLK'는 액티브 횟수가 많거나, 액티브 빈도가 높거나, 또는 액티브 시간이 긴 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 많이 액티브 되거나, 자주 액티브되거나 또는 긴 시간 동안 액티브 되는 경우 'WLK'의 전압이 자주 토글하거나 긴 시간 동안 높은 전압으로 유지되어, 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'에 연결된 메모리 셀들(CELL_K-1, CELL_K+1)에 저장된 데이터에도 영향을 미칠 수 있다. 이러한 영향은 메모리 셀에 저장된 데이터가 유지될 수 있는 시간을 감소시킬 수 있다.
본 발명의 일 실시예는 한번에 리프레시 동작이 수행되는 메모리 블록의 개수를 유동적으로 조절할 수 있는 메모리 장치 및 메모리 시스템을 제공한다.
또한 본 발명의 일 실시예는 한번에 리프레시 동작이 수행되는 메모리 블록의 개수를 유동적으로 조절함으로써, 외부에서 설정한 한번에 수행되는 메모리 블록의 개수에 관한 조건에 대응하도록 각 메모리 블록에 대해 소정의 횟수만큼 리프레시 동작을 수행하면서도, 추가로 타겟 리프레시를 수행할 수 있는 메모리 장치 및 메모리 시스템을 제공한다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 블록; 상기 다수의 메모리 블록이 모두 리프레시되면 변경되는 카운팅 어드레스를 생성하는 어드레스 카운팅부; 상기 메모리 블록에서 추가로 리프레시가 필요한 워드라인의 어드레스인 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및 리프레시 커맨드가 제1횟수만큼 입력되면 제1개수의 메모리 블록이 리프레시되도록 제어하고, 상기 리프레시 커맨드가 제2횟수만큼 입력되면 제2개수의 메모리 블록이 리프레시되도록 제어하는 리프레시 제어부를 포함하고, 상기 리프레시 제어부는 상기 카운팅 어드레스에 대응하는 워드라인이 리프레시되도록 제어하되, 타겟 리프레시에는 상기 타겟 어드레스에 대응하는 워드라인이 리프레시되도록 제어할 수 있다.
상기 리프레시 제어부는 상기 리프레시 커맨드의 입력 횟수를 카운팅하여 카운팅 정보를 생성하는 리프레시 카운팅부; 상기 리프레시 커맨드에 응답하여 상기 카운팅 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 제1리프레시 제어부; 및 상기 카운팅 정보가 제3횟수 - 상기 제3횟수는 상기 제1횟수 또는 상기 제2횟수와 동일함 - 에 대응하면, 타겟 리프레시 구간에 대응하는 타겟 리프레시 신호를 생성하고, 상기 리프레시 커맨드에 응답하여 상기 타겟 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 제2리프레시 제어부를 포함하고, 상기 제1 및 제2리프레시 제어부는 상기 카운팅 정보가 상기 제1횟수에 대응하면 상기 제1개의 메모리 블록이 리프레시되도록 제어하고, 상기 카운팅 정보가 상기 제2횟수에 대응하면 상기 제2개의 메모리 블록이 리프레시되도록 제어할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 블록; 메모리 콘트롤러의 제어에 따라 한번에 각각 제1개수 또는 제2개수 - 상기 제2개수는 상기 제1개수보다 적은 개수임 - 의 메모리 블록을 리프레시하는 제1모드 또는 제2모드로 설정하기 위한 모드 설정부; 상기 모드 설정부에 의해 상기 제2모드가 설정된 경우에, 리프레시 커맨드가 입력되면 상기 제1개수의 메모리 블록이 리프레시되도록 제어하는 리프레시 제어부를 포함하고, 상기 리프레시 제어부는 카운팅 어드레스 - 상기 카운팅 어드레스는 상기 다수의 메모리 블록이 모두 리프레시되면 변경되는 어드레스임 - 에 대응하는 워드라인이 리프레시되도록 제어하되, 타겟 리프레시에는 타겟 어드레스 - 상기 타겟 어드레스는 추가로 리프레시가 필요한 워드라인의 어드레스임 - 에 대응하는 워드라인이 리프레시되도록 제어할 수 있다.
상기 리프레시 제어부는 상기 리프레시 커맨드의 입력 횟수를 카운팅하여 카운팅 정보를 생성하는 리프레시 카운팅부; 상기 리프레시 커맨드에 응답하여 상기 카운팅 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 제1리프레시 제어부; 및 상기 카운팅 정보가 제3횟수 - 상기 제3횟수는 상기 제1횟수 또는 상기 제2횟수와 동일함 - 에 대응하면, 타겟 리프레시 구간에 대응하는 타겟 리프레시 신호를 생성하고, 상기 리프레시 커맨드에 응답하여 상기 타겟 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 제2리프레시 제어부를 포함하고, 상기 제1 및 제2리프레시 제어부는 상기 카운팅 정보가 상기 제1횟수에 대응하면 상기 제1개의 메모리 블록이 리프레시되도록 제어하고, 상기 카운팅 정보가 상기 제2횟수에 대응하면 상기 제2개의 메모리 블록이 리프레시되도록 제어할 수 있다.
본 발명의 일 실시예에 따른 메모리 시스템은 다수의 메모리 블록을 포함하고, 입력된 설정 정보에 따라 한번에 각각 제1개수 또는 제2개수 - 상기 제2개수는 상기 제1개수보다 적은 개수임 - 의 메모리 블록을 리프레시하는 제1모드 또는 제2모드로 설정되고, 상기 제2모드가 설정된 경우 상기 리프레시 커맨드가 입력되면 상기 제1개수의 메모리 블록을 리프레시하고, 상기 메모리 블록에서 카운팅 어드레스 - 상기 카운팅 어드레스는 상기 다수의 메모리 블록이 모두 리프레시되면 변경되는 어드레스임 - 에 대응하는 워드라인이 리프레시하되, 타겟 리프레시에는 타겟 어드레스 - 상기 타겟 어드레스는 추가로 리프레시가 필요한 워드라인의 어드레스임 - 에 대응하는 워드라인을 리프레시하는 메모리 장치; 및 상기 메모리 장치로 상기 설정 정보를 입력하고, 상기 메모리 장치가 상기 제1모드로 설정되면 제1주기로 상기 리프레시 커맨드를 입력하고, 상기 메모리 장치가 상기 제2모드로 설정되면 제2주기 - 상기 제2주기는 상기 제1주기보다 짧음 - 으로 상기 리프레시 커맨드를 입력하는 메모리 콘트롤러를 포함할 수 있다.
본 기술은 한번에 리프레시 동작이 수행되는 메모리 블록의 개수를 유동적으로 조절할 수 있다.
또한 본 기술은 한번에 리프레시 동작이 수행되는 메모리 블록의 개수를 유동적으로 조절함으로써, 외부에서 설정한 한번에 수행되는 메모리 블록의 개수에 관한 조건에 대응하도록 각 메모리 블록에 대해 소정의 횟수만큼 리프레시 동작을 수행하면서도, 추가로 타겟 리프레시를 수행할 수 있다.
도 1은 상술한 외부적 요인의 일 예를 설명하기 위해 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2 내지 도 4는 각각의 리프레시 모드에 대응하는 메모리 장치의 리프레시 동작을 설명하기 위한 도면,
도 5는 어드밴스드 리프레시(Advanced Refresh: AR)를 설명하기 위한 도면,
도 6은 타겟 리프레시(Target Refresh: TR)를 설명하기 위한 도면,
도 7은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 8a 내지 8i는 도 7의 메모리 장치의 리프레시 동작을 설명하기 위한 도면,
도 9는 리프레시 제어부(760)의 구성도,
도 10은 본 발명의 일실시예에 따른 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 내지 도 4는 각각의 리프레시 모드에 대응하는 메모리 장치의 리프레시 동작을 설명하기 위한 도면이다.
도 2는 리프레시 모드가 제1모드로 설정된 경우에 메모리 장치의 리프레시 동작을 도시한다. 제1모드는 FGR(Fine Granularity refresh)1 모드일 수 있다. 제1모드에서는 메모리 장치로 리프레시 커맨드가 입력될 때마다 전체 뱅크에서 각각 하나의 워드라인이 리프레시될 수 있다. 도 2를 참조하면, 리프레시 커맨드(201)의 입력에 응답하여 메모리 뱅크0 내지 메모리 뱅크15가 리프레시되는 것을 확인할 수 있다. 참고로 BK0_REF 내지 BK15_REF는 해당 뱅크가 리프레시되는 것을 나타낼 수 있다. 또한, 리프레시 커맨드(202)의 입력에 응답하여 뱅크0 내지 뱅크15가 리프레시될 수 있다. 여기서 리프레시 커맨드(202)의 입력시에는 리프레시 커맨드(201)의 입력시에 리프레시 되었던 워드라인의 다음 워드라인이 리프레시될 수 있다.
예를 들어, 리프레시 커맨드(201)의 입력시에 뱅크0 내지 뱅크15의 100번 워드라인이 리프레시되었다면, 리프레시 커맨드(202)의 입력시에는 뱅크0 내지 뱅크 15의 101번 로우가 리프레시될 수 있다. 제1모드에서는 한번의 리프레시 커맨드에 응답해 모든 뱅크가 리프레시되므로, 리프레시 동작 구간, 즉 tRFC(refresh cycle), 이 비교적 크게 설정된다(tRFC1).
참고로, BK0_REF 내지 BK15_REF가 모두 동시에 활성화되는 것이 아니라 BK0_REF 내지 BK3_REF, BK4_REF 내지 BK7_REF, BK8_REF 내지 BK11_REF, BK12_REF 내지 BK15_REF가 각각 약간의 시간차이를 두고 활성화되는 것을 확인할 수 있는데, 이는 리프레시 동작에 의한 순간 전류(peak current)를 줄이기 위함이다. 이러한 리프레시 방식을 파일드(PILED) 리프레시 방식이라고 하는데, 도 2의 경우 4회에 걸쳐서 활성화되므로 4-파일드 리프레시 방식이라고 한다. 이때 동시에 활성화되는 뱅크는 달라질 수 있으며, 4회가 아닌 8회 등에 걸쳐서 활성화(8-파일드 리프레시)될 수도 있다.
도 3은 리프레시 모드가 제2모드로 설정된 경우에 메모리 장치의 리프레시 동작을 도시한다. 제2모드는 FGR2 모드일 수 있다. 제2모드에서는 메모리 장치로 리프레시 커맨드가 입력될 때마다 전체 뱅크 중 절반의 뱅크에서 각각 하나의 워드라인이 리프레시될 수 있다. 도 3을 참조하면, 리프레시 커맨드(301)의 입력에 응답하여 뱅크0 내지 뱅크 7이 리프레시되고, 리프레시 커맨드(302)의 입력에 응답하여 뱅크8 내지 뱅크15가 리프레시되는 것을 확인할 수 있다. 리프레시 커맨드(302)의 다음번에 다시 리프레시 커맨드(303)이 입력되면, 다시 뱅크0 내지 뱅크7이 리프레시될 수 있다. 이때 뱅크0 내지 뱅크7 내부에서 리프레시되는 워드라인은 리프레시 커맨드(301)가 입력되었을 때 리프레시 되었던 워드라인의 다음 워드라인이다. 제2모드시에는 한번의 리프레시 커맨드에 응답해 전체 뱅크 중 절반의 뱅크가 리프레시되므로, 리프레시 동작 구간, 즉 tRFC, 이 제1모드에서 보다는 작게 설정될 수 있다(tRFC2, tRFC2 < tRFC1).
도 4는 리프레시 모드가 제3모드로 설정된 경우에 메모리 장치의 리프레시 동작을 도시한다. 제3모드는 FGR4 모드일 수 있다. 제3모드에서는 메모리 장치로 리프레시 커맨드가 입력될 때마다 전체 뱅크 중 1/4의 뱅크에서 각각 하나의 워드라인이 리프레시될 수 있다. 도 4를 참조하면, 리프레시 커맨드(401)의 입력에 응답하여 뱅크0 내지 뱅크3이 리프레시 되고, 리프레시 커맨드(402)의 입력에 응답하여 뱅크4 내지 뱅크7이 리프레시되고, 리프레시 커맨드(403)의 입력에 응답하여 뱅크8 내지 뱅크11이 리프레시 되고, 리프레시 커맨드(404)의 입력에 응답하여 뱅크12 내지 뱅크15가 리프레시 되는 것을 확인할 수 있다. 리프레시 커맨드(404)의 다음번에 다시 리프레시 커맨드(미도시)이 입력되면, 다시 뱅크0 내지 뱅크3이 리프레시될 수 있다. 이때 뱅크0 내지 뱅크3에서 리프레시되는 워드라인은 리프레시 커맨드(401)시에 리프레시 되었던 워드라인의 다음 워드라인일 수 있다. 제3모드시에는 한번의 리프레시 커맨드에 응답하여 전체 뱅크 중 1/4의 뱅크가 리프레시되므로, 리프레시 동작 구간, 즉 tRFC, 이 제2모드에서 보다 더 작게 설정될 수 있다(tRFC3, tRFC3 < tRFC2).
도 5는 어드밴스드 리프레시(Advanced Refresh: AR)를 설명하기 위한 도면이다. 첫번째(510)는 AR이 아닌 리프레시 동작을 나타낸 도면이고, 두번째(510)는 AR 동작을 나타낸 도면이다.
AR이 아닌 리프레시(510)의 경우 리프레시 커맨드가 입력될 때마다 1회의 리프레시가 수행될 수 있다. REFP가 1회 활성화되는 것은 1회의 리프레시에 대응할 수 있다. 반면에, 어드밴스드 리프레시(520)의 경우 리프레시 커맨드가 입력될 때마다 평균적으로 1회보다 많은 리프레시가 수행될 수 있다.
도 5에서는 리프레시 커맨드가 입력될 때마다 2회의 리프레시가 수행되는 경우에 대해 도시하였다. 리프레시 커맨드(521, 522)가 입력될 때마다 REFP가 2회 활성화되는 것은 1회의 리프레시 커맨드(521, 522)에 응답하여 2회의 리프레시가 수행되는 것을 나타낸다.
도 5를 참조하면, AR이 아닌 리프레시(510)의 경우 리프레시 커맨드가 입력될 때마다 리프레시 대상 뱅크에서 1개의 워드라인이 리프레시되고, 어드밴스드 리프레시 동작(520)의 경우 리프레시 커맨드가 입력될 때마다 대상 뱅크에서 2개의 워드라인이 리프레시되는 것을 확인할 수 있다. 이와 같이, 어드밴스드 리프레시는 리프레시 횟수를 증가시켜서(또는 리프레시 간격을 줄여) 메모리 셀의 데이터 보유 시간(data retention time)이 줄어드는 경우에도 메모리 셀의 데이터가 유지될 수 있도록 할 수 있다.
참고로 도 5에서는 리프레시 커맨드(REF) 입력 1회당 평균 리프레시 횟수가 2회인 경우에 대해 도시하였으나, 리프레시 커맨드(REF) 입력 1회당 평균 리프레시 횟수는 설계에 따라 달라질 수 있다. 예를 들어, 리프레시 커맨드(REF)가 1회, 2회 및 3회째 입력되는 경우 1회의 리프레시가 수행되고, 리프레시 커맨드(REF)가 4회째 입력되는 경우 2회의 리프레시가 수행되는 경우, 리프레시 커맨드(REF) 1회당 평균 리프레시 횟수는 1.25(5/4: 리프레시 커맨드가 4회 입력되는 동안 5회의 리프레시가 수행됨)일 수 있다.
도 6은 타겟 리프레시(Target Refresh: TR)를 설명하기 위한 도면이다. 도 6에는 뱅크에 포함된 다수의 워드라인(WL0 - WLN)을 도시하였다.
도 6을 참조하면, 일반적인 리프레시(타겟 리프레시가 아닌 리프레시를 나타냄, 이하 노멀 리프레시라 함)의 경우 리프레시 커맨드가 입력될 때마다 1개 이상의 워드라인이 리프레시되되, 워드라인0(WL0) 내지 워드라인N(WLN)가 차례로 리프레시될 수 있다(화살표(601) 방향으로 리프레시가 진행됨). 또한 워드라인N(WLN)의 리프레시가 완료된 후에는 다시 워드라인0(WL0)부터 차례대로 리프레시될 수 있다.
타겟 리프레시의 경우 설정된 조건에 따라 노멀 리프레시 진행과 관계 없이 선택된 워드라인이 리프레시될 수 있다(602, 603). 이때 타겟 리프레시되는 워드라인들은 노멀 리프레시만으로는 데이터를 유지하기 어려워서 추가의 리프레시를 필요로하는 워드라인일 수 있다. 따라서 타겟 리프레시의 경우 리프레시되는 워드라인들이 연속적이지 않고, 리프레시 커맨드가 입력될 때마다 다른 워드라인이 리프레시될 수 있다.
한편, 도 1의 설명에서 상술한 문제점을 해결하기 위해 타겟 리프레시를 사용하는 경우 설정된 조건에 따라 도 1의 워드라인K(WLK)를 검출하고, 검출 결과를 이용하여 타겟 어드레스를 생성하고, 이를 이용하여 워드라인K-1(WLK-1) 및 워드라인K+1(WLK+1)을 타겟 리프레시할 수 있다. 참고로, 워드라인K(WLK)을 검출하고 인접한 워드라인을 타겟 리프레시하는 경우 인접한 2개의 워드라인(WLK-1, WLK+1)을 모두 타겟 리프레시하는 것이 1회의 타겟 리프레시에 대응할 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 7을 참조하면, 메모리 장치는 커맨드 입력부(710), 어드레스 입력부(720), 커맨드 디코더(730), 모드 설정부(740), 리프레시 제어부(750), 어드레스 카운팅부(760), 타겟 어드레스 생성부(770) 및 다수의 메모리 뱅크(BK0 - BK15)를 포함할 수 있다.
커맨드 입력부(710)는 메모리 콘트롤러로부터 인가되는 커맨드(CMDs)를 수신하며, 어드레스 입력부(720)는 메모리 콘트롤러로부터 인가되는 어드레스(ADDs)를 수신할 수 있다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함할 수 있다.
커맨드 디코더(730)는 커맨드 입력부(710)를 통해 입력된 커맨드(CMDs)를 디코딩해 모드 설정 커맨드(MRS: Mode Register Set)과 리프레시 커맨드(REF)를 생성할 수 있다. 입력된 커맨드 신호들(CMDs)의 조합이 모드 설정 커맨드(MRS)에 대응하면 모드 설정 커맨드(MRS)를 활성화하고, 입력된 커맨드 신호들(CMDs)의 조합이 리프레시 커맨드를 나타내면 리프레시 커맨드(REF)을 활성화할 수 있다. 또한 커맨드 디코더는 입력된 커맨드 신호들(CMDs)의 조합이 액티브 커맨드(ACT)를 나타내면 액티브 커맨드(ACT)를 활성화할 수 있다.
모드 설정부(740)는 모드 설정 커맨드(MRS)의 활성화시에 어드레스 입력부(720)를 통해 입력된 어드레스(ADDs)를 이용하여 리프레시 모드를 설정할 수 있다. 리프레시 모드는 제1모드, 제2모드 및 제3모드를 포함할 수 있다. 모드 설정부(740)가 설정하는 리프레시 모드는 결국, 메모리 콘트롤러가 지시하는 리프레시 모드일 수 있다. 모드 설정부(740)로부터 출력되는 신호(M1)는 메모리 콘트롤러에 의해 제1모드의 설정이 지시되었음을 나타내는 신호이고, 신호(M2)는 메모리 콘트롤러에 의해 제2모드의 설정이 지시되었음을 나타내는 신호이고, 메모리 콘트롤러에 의해 제3모드가 설정이 지시된 경우 신호들(M1, M2)이 모두 비활성화될 수 있다.
제1모드는 한번에 제1개의 뱅크를 리프레시하는 리프레시 모드일 수 있다. 이때 제1개는 다수의 뱅크(BK0 - BK15)의 개수와 같을 수 있다. 제2모드는 한번에 제1개보다 적은 제2개의 뱅크를 리프레시하는 리프레시 모드일 수 있다. 이때 제1개는 다수의 뱅크(BK0 - BK15)의 1/2의 개수와 같을 수 있다. 제3모드는 한번에 제2개보다 적은 제3개의 뱅크를 리프레시하는 리프레시 모드일 수 있다. 이때 제3개는 다수의 뱅크(BK0 - BK15)의 1/4의 개수와 같을 수 있다. 여기서 한번에 리프레시하는 뱅크의 개수란 대응하는 리프레시 모드에서 리프레시 커맨드(REF)가 1회 입력되었을 때 리프레시하는 뱅크의 개수를 나타낼 수 있다.
참고로 메모리 장치가 제1모드로 설정된 경우 리프레시 커맨드(REF)는 제1주기로 입력되고, 제2모드로 설정된 경우 리프레시 커맨드(REF)는 제1주기보다 짧은 제2주기로 입력되고, 제3모드로 설정된 경우 리프레시 커맨드(REF)는 제2주기보다 짧은 제3주기로 입력될 수 있다. 여기서 제2주기는 제1주기의 1/2이고, 제3주기는 제2주기의 1/2, 즉 제1주기의 1/4일 수 있다.
따라서 제1모드에서는 제1주기로 입력되는 리프레시 커맨드(REF) 1회당 다수의 뱅크(BK0 - BK15)를 1회 리프레시하고, 제2모드에서는 제2주기로 입력되는 리프레시 커맨드(REF) 1회당 다수의 뱅크(BK0 - BK15) 중 1/2뱅크를 1회 리프레시하고, 제3모드에서는 제3주기로 입력되는 리프레시 커맨드(REF) 1회당 다수의 뱅크(BK0 - BK15) 중 1/4뱅크를 1회 리프레시할 수 있다.
또한 모드 설정부(740)는 모드 설정 커맨드(MRS)의 활성화시에 어드레스 입력부(720)를 통해 입력된 어드레스(ADDs)를 이용하여 어드밴스드 리프레시 모드를 설정할 수 있다. 어드밴스드 리프레시 모드가 설정된 경우 제1모드를 기준으로 리프레시 커맨드(REF)의 입력될 때마다 2회의 리프레시가 수행될 수 있다. 즉, 제1주기마다 전체 뱅크(BK0 - BK15) 각각에 대해 2회씩 리프레시가 수행될 수 있다. 신호(AR)는 어드밴스드 리프레시 모드의 설정을 나타내는 신호일 수 있다.
또한 모드 설정부(740)는 모드 설정 커맨드(MRS)의 활성화시에 어드레스 입력부(720)를 통해 입력된 어드레스(ADDs)를 이용하여 타겟 리프레시 모드를 설정할 수 있다. 타겟 리프레시 모드는 제1모드를 기준으로 리프레시 커맨드(REF)의 입력 1회당 모든 뱅크(BK0 - BK15)에 대해 수행해야 하는 타겟 리프레시의 평균 횟수를 나타낼 수 있다. 예를 들어 제1타겟 리프레시 모드가 설정된 경우 제1주기 동안 모든 뱅크(BK0 - BK15)에 대해 각각 평균 1회의 타겟 리프레시가 수행되고, 제2타겟 리프레시 모드가 설정된 경우 제1주기 동안 모든 뱅크(BK0 - BK15)에 대해 각각 평균 0.5회의 타겟 리프레시가 수행되고, 제3타겟 리프레시 모드가 설정된 경우 모든 뱅크(BK0 - BK15)에 대해 각각 평균 0.25회의 타겟 리프레시가 수행될 수 있다. 신호(TR1)는 제1타겟 리프레시 모드의 설정을 나타내고, 신호(TR2)는 제2타겟 이프레시 모드의 설정을 나타내고, 신호(TR3)는 제3타겟 리프레시 모드의 설정을 나타낼 수 있다. 타겟 리프레시 모드가 설정되지 않은 경우 신호들(TR1 - TR3)가 모두 비활성화될 수 있다.
참고로 리프레시는 자연수 횟수로만 수행될 수 있으므로 모든 뱅크(BK0 - BK15) 각각에 대한 리프레시 평균 0.5회는 1/2뱅크 각각에 대한 리프레시 1회를 나타내고, 모든 뱅크(BK0 - BK15) 각각에 대한 리프레시 평균 0.25회는 1/4뱅크 각각에 대한 리프레시 1회를 나타낼 수 있다.
리프레시 제어부(750)는 모드 설정부(740)에서 설정된 모드(M1 - M2, AR, TR1 - TR3) 및 리프레시 커맨드(REF)에 응답하여 메모리의 리프레시 동작을 제어한다. 리프레시 동작의 제어는 각 뱅크(BK0 - BK15)에 대응하는 제1 및 제2뱅크 리프레시 신호(BK0_REF1 - BK15_REF1, BK0_REF2 - BK0_REF2)들을 활성화하는 것에 의해 이루어진다. 여기서 제1뱅크 리프레시 신호들(BK0_REF1 - BK15_REF1)은 대응하는 뱅크(BK0 - BK15)의 노멀 리프레시를 제어하기 위한 신호이고, 제2뱅크 리프레시 신호들(BK0_REF2 - BK15_REF2)은 대응하는 뱅크(BK0 - BK15)의 타겟 리프레시를 제어하기 위한 신호일 수 있다.
어드레스 카운팅부(760)는 카운팅을 통해 노멀 리프레시에 사용되는 카운팅 어드레스(CNT_ADD)를 생성할 수 있다. 어드레스 카운팅부(760)는 모든 뱅크(BK0 - BK15)의 리프레시가 완료될 때마다 카운팅을 수행하여 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킬 수 있다. 이를 위해 어드레스 카운팅부(760)는 뱅크(BK0 - BK15) 중 가장 마지막에 리프레시되는 뱅크(예를 들어 BK15)의 리프레시가 완료될 때마다 카운팅 어드레스(CNT_ADD)를 변경할 수 있다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이번에 K번 워드라인이 선택되었다면, 다음번에는 K+1번 워드라인이 선택되도록 카운팅 어드레스(CNT_ADD)를 변화시킨다는 것을 나타낼 수 있다.
타겟 어드레스 생성부(770)는 타겟 리프레시에 사용되는 타겟 어드레스(TAR_ADD0 - TAR_ADD15)를 생성할 수 있다. 타겟 어드레스 생성부(770)는 상술한 내부적 또는 외부적 요인으로 인해 타겟 리프레시가 필요한 워드라인을 생성할 수 있다.
예를 들어, 타겟 어드레스 생성부(770)에는 결함으로 인해 다른 메모리 셀들보다 데이터 보유 시간이 짧은 메모리 셀들이 연결된 워드라인의 어드레스가 미리 저장될 수 있다. 이후 타겟 리프레시에서 저장된 워드라인의 어드레스를 타겟 어드레스(TAR_ADD0 - TAR_ADD15)로써 출력될 수 있다. 또한 타겟 어드레스 생성부(770)는 액티브 횟수가 많거나, 액티브 빈도가 높거나 또는 액티브 시간이 긴 워드라인의 어드레스를 검출 및 저장하고, 타겟 리프레시에서 이러한 워드라인에 인접한 워드라인에 대응하는 어드레스를 타겟 어드레스(TAR_ADD0 - TAR_ADD15)로써 출력할 수 있다. 이때 타겟 어드레스 생성부(770)는 검출 및 저장된 어드레스가 K번 워드라인의 어드레스라면, K-1번 워드라인 및 K+1번 워드라인의 어드레스를 생성하여 타겟 어드레스(TAR_ADD0 - TAR_ADD15)로써 출력할 수 있다.
타겟 어드레스 생성부(770)는 제2뱅크 리프레시 신호(BK0_REF2 - BK15_REF2)가 중 하나 이상의 제2뱅크 리프레시 신호가 활성화되면, 활성화된 제2뱅크 리프레시 신호에 대응하는 뱅크의 타겟 어드레스를 출력할 수 있다. 타겟 어드레스 생성부(770)는 제2뱅크 리프레시 신호(BK0_REF2 - BK15_REF2)가 첫번째로 활성화되면, 상술한 K-1번 워드라인의 어드레스를 출력하고, 두번째로 활성화되면 상술한 K+1번 워드라인의 어드레스를 출력할 수 있다.
참고로, 타겟 어드레스 생성부(770)는 각 뱅크의 각 워드라인의 액티브 횟수, 액티브 히스토리 또는 각 워드라인의 액티브 시간 등을 저장하고, 이를 기준 정보(기준 횟수, 기준 빈도 또는 기준 시간)와 비교하여, 액티브 횟수가 기준횟수보다 많거나 액티브 빈도가 기준 빈도보다 높거나 액티브 시간이 기준 시간보다 긴 워드라인의 어드레스(ADDs)를 저장할 수 있다. 이를 위해 타겟 어드레스 생성부(770)는 액티브 커맨드(ACT) 및 어드레스(ADDs)를 입력받아 워드라인 검출에 사용할 수 있다.
여기서 액티브 히스토리란 액티브 커맨드(ACT)의 순차 입력에 따라 액티브된 워드라인의 내역에 관한 정보일 수 있다. 예를 들어, 1 내지 N번째 액티브 동작에서 각각 어떤 뱅크의 어떤 워드라인이 액티브되었는지 나타내는 정보일 수 있다. 액티브 빈도란 설정된 횟수의 액티브 동작 동안 특정 뱅크의 특정 워드라인이 액티브된 횟수에 대응할 수 있다. 예를 들어, 뱅크X의 액티브 히스토리가 [표 1]과 같다고 하자.
액티브 차수 1 2 3 4 5 6 7 8 9 10 11 12
액티브 워드라인 번호 7 1 5 34 7 56 23 12 7 7 43 53
위 경우에서, 액티브 동작 3회마다(1 - 3, 4 - 6, 7 - 9, 10 - 12) 7번 워드라인이 1회 액티브되는 것을 확인할 수 있는데 이 경우 7번 워드라인의 액티브 빈도는 액티브 동작 3회당 1회라고 나타낼 수 있다.
타겟 어드레스 생성부(770)는 상술한 예에 한정되지 않고, 액티브 동작과 관련하여 인접한 워드라인에 연결된 메모리 셀의 데이터에 영향을 줄 수 있는 조건을 만족시키는 워드라인의 어드레스를 저장하고, 이러한 워드라인에 인접한 워드라인의 어드레스를 타겟 어드레스로 생성할 수 있다.
다수의 뱅크(BK0 - BK15)는 각각 다수의 메모리 셀(도 7에 미도시 됨)이 연결된 다수의 워드라인(WL0 - WLN)을 포함할 수 있다. 도 7에서는 간략한 도시를 위해 뱅크0(BK0)에만 워드라인을 도시하였다. 뱅크들(BK0 - BK15)은 대응하는 제1뱅크 리프레시 신호(BK0_REF1 - BK15_REF1)가 활성화되면 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 리프레시하고, 대응하는 제2뱅크 리프레시 신호(BK0_REF2 - BK15_REF2)가 활성화되면 대응하는 타겟 어드레스(TAR_ADD0 - TAR_ADD15)에 대응하는 워드라인을 리프레시할 수 있다.
이하에서는 도 8a - 8g를 참조하여, 메모리 장치의 모드 설정 및 모드 설정에 따른 리프레시 동작에 대해 설명한다.
도 8a 내지 8h는 도 7의 메모리 장치의 리프레시 동작을 설명하기 위한 도면이다. 도 7의 설명에서 상술한 바와 같이, 메모리 장치는 제1 내지 제3모드 중 하나로 설정되고, 어드밴스드 리프레시 모드가 설정 또는 비설정되고, 제1 내지 제3타겟 리프레시 모드 중 하나로 설정되거나 비설정될 수 있다. 이하에서는 이 중 몇 가지 동작모드의 예를 들어 메모리 장치의 리프레시 동작을 설명한다.
타겟 리프레시의 경우 상술한 2개의 워드라인, 예를 들어 K번 워드라인이 검출된 경우 K-1번 워드라인 및 K+1번 워드라인을 리프레시하는 경우에 대해 설명한다. 제1뱅크 리프레시 신호(BK0_REF1 - BK15_REF1)가 활성화된 경우 대응하는 뱅크가 노멀 리프레시되는 것을 나타내고, 제2뱅크 리프레시 신호(BK0_REF2 - BK15_REF2)가 활성화된 경우 대응하는 뱅크가 타겟 리프레시되는 것을 나타낼 수 있다.
도 8a은 제1모드 설정, 어드밴스드 리프레시 모드 비설정 및 타겟 리프레시 모드 비설정된 메모리 장치의 리프레시 동작을 나타낸 도면이다.
제1주기(T1)로 리프레시 커맨드(801, 802)가 입력될 때마다 모든 뱅크(BK0 - BK15)가 1회씩 차례로 노멀 리프레시될 수 있다.
도 8b는 제1모드 설정, 어드밴스드 리프레시 모드 설정 및 타겟 리프레시 모드 비설정된 메모리 장치의 리프레시 동작을 나타낸 도면이다.
제1주기(T1)로 리프레시 커맨드(801, 802)가 입력될 때마다 모든 뱅크(BK0 - BK15)가 2회씩 차례로 노멀 리프레시될 수 있다.
도 8c는 제2모드 설정, 어드밴스드 리프레시 모드 설정 및 타겟 리프레시 모드 비설정된 메모리 장치의 리프레시 동작을 나타낸 도면이다.
(a) 이러한 경우 리프레시 커맨드(801)가 입력되었을 때 1/2뱅크(BK0 - BK7)가 2회씩 차례로 노멀 리프레시되고, 리프레시 커맨드(802)가 입력되었을 때 1/2뱅크(BK8 - BK15)가 2회씩 차례로 노멀 리프레시되어야 한다. (b) 그런데 도 8c를 참조하면, 이와 다르게 제2주기(T2)로 리프레시 커맨드(801, 802)가 입력될 때마다 모든 뱅크(BK0 - BK15)가 1회씩 차례로 노멀 리프레시되는 것을 확인할 수 있다.
(a)와 (b)는 리프레시 커맨드가 1회 입력되었을 때 리프레시되는 뱅크의 개수는 다르지만, 제1주기(T1) 동안 뱅크(BK0 - BK15) 각각이 리프레시되는 횟수는 2회로 동일하다는 것을 확인할 수 있다. 이와 같이, 하위 모드(제2 및 제3모드는 제1모드의 하위 모드이고, 제3모드는 제2모드의 하위 모드임)로 설정된 경우 한번에 리프레시되는 뱅크의 개수를 상위 모드(제1 및 제2모드는 제3모드의 상위 모드이고, 제1모드는 제2모드의 상위 모드임)와 동일하게 함으로써 어드밴스드 모드 설정에 대응할 수 있다.
도 8d는 제2모드 설정, 어드밴스드 리프레시 모드 비설정 및 제1타겟 리프레시 모드 설정된 메모리 장치의 리프레시 동작을 나타낸 도면이다.
제2주기(T2)로 리프레시 커맨드(801, 802)가 입력되며, 리프레시 커맨드(801)가 입력되면 모든 뱅크(BK0 - BK15)가 1회씩 차례로 노멀 리프레시되고, 리프레시 커맨드(802)가 입력되면 모든 뱅크(BK0 - BK15)가 1회씩 차례로 타겟 리프레시될 수 있다. 예를 들어, 각 뱅크(BK0 - BK15)에서 검출된 워드라인이 각각 K0 내지 K15번 워드라인이라 하면, 각 뱅크(BK0 - BK15)에서 K0-1 및 K0+1번 워드라인 내지 K15-1 및 K15+1번 워드라인이 차례로 타겟 리프레시될 수 있다.
제1타겟 리프레시 모드는 제1주기(T1) 동안 모든 뱅크(BK0 - BK15)를 1회 타겟 리프레시하는 모드인데, 리프레시 커맨드(802)에 응답하여 모든 뱅크(BK0 - BK15)에 대해 1회의 타겟 리프레시를 수행하므로 제1타겟 리프레시 모드의 동작 조건을 만족하는 것을 확인할 수 있다.
도 8d의 경우 어드밴스드 모드가 설정되지는 않았지만, 타겟 리프레시를 수행해야 하므로, 설정된 제2모드의 상위 모드인 제1모드의 동작을 사용하지 않으면 설정된 모든 모드를 만족시키는 리프레시 동작을 하기 어렵다. 따라서 상위 모드인 제1모드의 동작을 적절하게 활용하여, 외부에서 설정한 모드에 알맞은 동작을 수행할 수 있다. 참고로 도 8d에서 설정된 모든 모드를 만족시키는 리프레시 동작이란 제1주기(T1) 동안 모든 뱅크(BK0 - BK15)를 1회 노멀 리프레시하고, 모든 뱅크(BK0 - BK15)를 1회 타겟 리프레시하는 것을 나타낼 수 있다.
도 8e는 제3모드 설정, 어드밴스드 리프레시 모드 설정 및 타겟 리프레시 모드 비설정된 메모리 장치의 리프레시 동작을 나타낸 도면이다.
도 8e에서도 상술한 바와 비슷하게 제3모드보다 상위 모드를 이용하여 어드밴스드 리프레시 동작을 수행할 수 있다. 즉, 도 8e를 참조하면, 제3주기(T3)로 리프레시 커맨드(801 - 804)가 입력되며, 리프레시 커맨드(801)가 입력되면 1/2뱅크(BK0 - BK7)가 1회씩 차례로 노멀 리프레시되고, 리프레시 커맨드(802)가 입력되면 1/2뱅크(BK8 - BK15)가 1회씩 차례로 노멀 리프레시되는 것을 확인할 수 있다. 동일하게 이후 리프레시 커맨드(803, 804)가 입력된 경우에도 각각 1/2뱅크씩 노멀 리프레시될 수 있으며, 따라서 제1주기(T1) 동안 모든 뱅크(BK0 - BK15)가 각각 2회씩 리프레시될 수 있다.
도 8f는 제3모드 설정, 어드밴스드 리프레시 모드 설정 및 제1타겟 리프레시 모드 설정된 메모리 장치의 리프레시 동작을 나타낸 도면이다. 어드밴스드 모드 및 타겟 리프레시 모드가 설정된 경우 제3모드에서 상위 모드인 제1 및 제2모드의 동작을 모두 활용할 수 있다.
도 8f를 참조하면, 제3주기(T3)로 리프레시 커맨드(801 - 804)가 입력되며, 1회째 리프레시 커맨드(801)가 입력되면 모든 뱅크(BK0 - BK15)가 차례로 노멀 리프레시되고, 2회째 리프레시 커맨드(802)가 입력되면 모든 뱅크(BK0 - BK15)가 차례로 노멀 리프레시되고, 3회째 리프레시 커맨드(803)가 입력되면 1/2뱅크(BK0 - BK7)가 차례로 타겟 리프레시되고, 4회째 리프레시 커맨드(804)가 입력되면 1/2뱅크(BK8 - BK15)가 차례로 타겟 리프레시될 수 있다. 이후 리프레시 커맨드가 입력되면 상술한 동작이 반복될 수 있다.
즉, 1 및 2회째 리프레시 커맨드(801, 802)가 입력되면 모든 뱅크(BK0 - BK15)를 차례로 리프레시(제1모드와 동일)하고, 3 및 4회째 리프레시 커맨드(803, 804)가 입력되면 1/2뱅크(BK0 - BK7 또는 BK8 - BK15)를 차례로 리프레시(제2모드와 동일)함으로써 설정된 모든 모드를 만족시키는 리프레시 동작을 수행할 수 있다. 참고로 도 8f에서 설정된 모드에 의하면 제1주기(T1) 동안 모든 뱅크(BK0 - BK15)를 2회 노멀 리프레시하고, 모든 뱅크(BK0 - BK15)를 1회 타겟 리프레시해야 한다.
도 8g는 제3모드 설정, 어드밴스드 리프레시 모드 설정 및 제2타겟 리프레시 모드 설정된 메모리 장치의 리프레시 동작을 나타낸 도면이다.
도 8g를 참조하면, 제3주기(T3)로 리프레시 커맨드(801 - 808)가 입력되며, 1회째 리프레시 커맨드(801)가 입력되면 모든 뱅크(BK0 - BK15)가 차례로 노멀 리프레시되고, 2회째 리프레시 커맨드(802)가 입력되면 모든 뱅크(BK0 - BK15)가 차례로 노멀 리프레시되고, 3회째 리프레시 커맨드(803)가 입력되면 1/2뱅크(BK0 - BK7)가 차례로 노멀 리프레시되고, 4회째 리프레시 커맨드(804)가 입력되면 1/2뱅크(BK8 - BK15)가 차례로 노멀 리프레시될 수 있다.
또한 5회째 리프레시 커맨드(805)가 입력되면 1/2뱅크(BK0 - BK7)가 차례로 노멀 리프레시되고, 6회째 리프레시 커맨드(806)가 입력되면 1/2뱅크(BK8 - BK15)가 차례로 노멀 리프레시되고, 7회째 리프레시 커맨드(807)가 입력되면 1/2뱅크(BK0 - BK7)가 차례로 타겟 리프레시되고, 8회째 리프레시 커맨드(808)가 입력되면 1/2뱅크(BK8 - BK15)가 차례로 타겟 리프레시될 수 있다.
즉, 1 및 2회째 리프레시 커맨드(801, 802)가 입력되면 모든 뱅크(BK0 - BK15)를 차례로 리프레시(제1모드와 동일)하고, 3 내지 8회째 리프레시 커맨드(803, 808)가 입력되면 1/2뱅크(BK0 - BK7 또는 BK8 - BK15)를 차례로 리프레시(제2모드와 동일)함으로써 설정된 모든 모드를 만족시키는 리프레시 동작을 수행할 수 있다. 참고로 도 8g에서 설정된 모드에 의하면 제1주기(T1) 동안 모든 뱅크(BK0 - BK15)를 2회 노멀 리프레시하고, 모든 뱅크(BK0 - BK15)를 0.5회 타겟 리프레시해야 하는데, 2 * 제1주기(T1) 동안 모든 뱅크(BK0 - BK15)를 4회 노멀 리프레시하고, 모든 뱅크(BK0 - BK15)를 1회 타겟 리프레시하므로 설정된 모든 모드를 만족시키는 동작을 수행하는 것을 확인할 수 있다.
도 8h 및 8i는 제3모드 설정, 어드밴스드 리프레시 모드 설정 및 제3타겟 리프레시 모드 설정된 메모리 장치의 리프레시 동작을 나타낸 도면이다. 도 8h는 리프레시 커맨드가 1 - 8회째(801 - 808) 입력되는 경우 메모리 장치의 리프레시 동작을 나타낸 도면이고, 도 8i는 리프레시 커맨드가 9 - 16회째(809 - 816) 입력되는 경우 메모리 장치의 리프레시 동작을 나타낸 도면이다.
제3주기(T3)로 리프레시 커맨드(801 - 816)가 입력되며, 1회째 리프레시 커맨드(801)가 입력되면 모든 뱅크(BK0 - BK15)가 차례로 노멀 리프레시되고, 2회째 리프레시 커맨드(802)가 입력되면 모든 뱅크(BK0 - BK15)가 차례로 노멀 리프레시되고, 3회째 리프레시 커맨드(803)가 입력되면 1/2뱅크(BK0 - BK7)가 차례로 노멀 리프레시되고, 4회째 리프레시 커맨드(804)가 입력되면 1/2뱅크(BK8 - BK15)가 차례로 노멀 리프레시될 수 있다.
이어서, 5회에서 14회째 리프레시 커맨드(805 - 814)가 입력되는 동안, 리프레시 커맨드가 입력될 때마다 각각 1/2뱅크(BK0 - BK7 또는 BK8 - BK15)가 차례로 노멀 리프레시되고, 15회째 리프레시 커맨드(815)가 입력되면 1/2뱅크(BK0 - BK7)가 차례로 타겟 리프레시되고, 16회째 리프레시 커맨드(816)가 입력되면 1/2뱅크(BK8 - BK15)가 차례로 타겟 리프레시될 수 있다.
즉, 1 및 2회째 리프레시 커맨드(801, 802)가 입력되면 모든 뱅크(BK0 - BK15)를 차례로 리프레시(제1모드와 동일)하고, 3 내지 16회째 리프레시 커맨드(803, 816)가 입력되면 1/2뱅크(BK0 - BK7 또는 BK8 - BK15)를 차례로 리프레시(제2모드와 동일)함으로써 설정된 모든 모드를 만족시키는 리프레시 동작을 수행할 수 있다. 참고로 도 8h에서 설정된 모드에 의하면 제1주기(T1) 동안 모든 뱅크(BK0 - BK15)를 2회 노멀 리프레시하고, 모든 뱅크(BK0 - BK15)를 0.25회 타겟 리프레시해야 하는데, 4 * 제1주기(T1) 동안 모든 뱅크(BK0 - BK15)를 8회 노멀 리프레시하고, 모든 뱅크(BK0 - BK15)를 1회 타겟 리프레시하므로 설정된 모든 모드를 만족시키는 동작을 수행하는 것을 확인할 수 있다.
도 8a 내지 8h에 도시된 바와 같이, 도 7의 메모리 장치는 제2모드 또는 제3모드로 설정되고, 어드밴스드 모드 및 타겟 리프레시 모드 중 하나 이상의 모드가 설정된 경우 상위 모드를 이용하여 모든 모드를 만족시키는 리프레시 동작을 수행할 수 있다. 특히, 도 8f 내지 8h를 참조하면, 제3모드로 설정된 경우 제1모드의 동작 및 제2모드의 동작을 유동적으로 이용하여 어드밴스드 모드와 타겟 리프레시 모드의 동작을 커버할 수 있다.
여기서 메모리 장치는 리프레시 커맨드가 설정된 제1횟수만큼 입력된 경우 한번에 제1개수의 뱅크를 리프레시하고(제1모드의 동작을 사용하고), 설정된 제2횟수만큼 입력된 경우 한번에 제2개수의 뱅크를 리프레시하고(제2모드의 동작을 사용하고), 설정된 제3횟수만큼 입력된 경우 타겟 리프레시를 할 수 있다.
도 8f에서 제1횟수는 1 및 2회, 제2횟수는 3 및 4회, 제3횟수는 3 및 4회일 수 있다. 도 8g에서 제1횟수는 1 및 2회, 제2횟수는 3 내지 8회, 제3횟수는 7 및 8회일 수 있다. 도 8h에서 제1횟수는 1 및 2회, 제2횟수는 3 내지 16회, 제3횟수는 15 및 16회일 수 있다.
참고로, 제1 내지 제3횟수는 설계에 따라 달라질 수 있으며, 설정된 리프레시 모드들을 고려하여 이에 대응하는 동작을 수행할 수 있으면 어떤 방법이든 무관하다. 또한 도 8a 내지 도 8h에서는 메모리 장치가 4파일드 리프레시 방식으로 동작하는 경우에 대해 설명하였으나, 설계에 따라 4파일드가 아닌 2파일드 또는 8파일드 또는 그외의 파일드 리프레시 방식으로 동작할 수 있다.
도 9는 리프레시 제어부(750)의 구성도이다.
도 9를 참조하면, 리프레시 제어부(750)는 리프레시 카운팅부(910), 제1리프레시 제어부(920), 제2리프레시 제어부(930)를 포함할 수 있다.
리프레시 카운팅부(910)는 리프레시 커맨드(REF)가 입력된 횟수를 카운팅하여, 카운팅 정보(CNT_REF)를 생성할 수 있다. 리프레시 카운팅부(910)는 타겟 리프레시 구간에 대응하는 타겟 리프레시 신호(TR)가 비활성화되면 초기화되어, 카운팅 정보(CNT_REF)를 초기화하고 처음부터 다시 리프레시 커맨드(REF)가 입력된 횟수를 카운팅할 수 있다.
제1리프레시 제어부(920)는 리프레시 커맨드(REF), 카운팅 정보(CNT_REF), 모드 정보들(M1, M2, AR, TR1 - TR3)에 응답하여 뱅크(BK0 - BK15)의 노멀 리프레시를 제어할 수 있다.
제2리프레시 제어부(930)는 리프레시 커맨드(REF), 카운팅 정보(CNT_REF), 모드 정보들(M1, M2, AR, TR1 - TR3)에 응답하여 뱅크(BK0 - BK15)의 타겟 리프레시를 제어할 수 있다. 제2리프레시 제어부(930)는 타겟 리프레시 구간이 시작되면 타겟 리프레시 신호(TR)를 활성화하고, 타겟 리프레시 구간이 종료되면 타겟 리프레시 신호(TR)를 비활성화할 수 있다.
이하에서는 도 8a 내지 도 8h의 경우 제1 및 제2리프레시 제어부(920, 930)의 동작에 대해 설명한다.
M1활성화, AR비활성화, TR1 - TR3비활성화된 경우(도 8a) 제1리프레시 제어부(920)는 리프레시 커맨드(REF)가 입력될 때마다 BK0_REF1 - BK15_REF1를 1회씩 차례로 활성화하고, 제2리프레시 제어부(930)는 비활성화될 수 있다.
M1활성화, AR활성화, TR1 - TR3비활성화된 경우(도 8b) 제1리프레시 제어부(920)는 리프레시 커맨드(REF)가 입력될 때마다 BK0_REF1 - BK15_REF1를 2회씩 차례로 활성화하고, 제2리프레시 제어부(930)는 비활성화될 수 있다.
M2활성화, AR활성화, TR1 - TR3비활성화된 경우(도 8c) 제1리프레시 제어부(920)는 리프레시 커맨드(REF)가 입력될 때마다 BK0_REF1 - BK7_REF1 또는 BK8_REF1 - BK15_REF1를 1회씩 차례로 활성화하고, 제2리프레시 제어부(930)는 비활성화될 수 있다.
M2활성화, AR비활성화, TR1활성화된 경우(도 8d) 제1리프레시 제어부(920)는 리프레시 커맨드(REF)가 1번째 입력될 때마다 BK0_REF1 - BK15_REF1를 1회씩 차례로 활성화하고, 제2리프레시 제어부(930)는 리프레시 커맨드(REF)가 2번째 입력될 때마다 BK0_REF2 - BK15_REF2를 2회씩 차례로 활성화할 수 있다.
M3활성화, AR활성화, TR1 - TR3비활성화된 경우(도 8e) 제1리프레시 제어부(920)는 리프레시 커맨드(REF)가 입력될 때마다 BK0_REF1 - BK7_REF1 또는 BK8_REF1 - BK15_REF1를 1회씩 차례로 활성화하고, 제2리프레시 제어부(930)를 비활성화할 수 있다.
M3활성화, AR활성화, TR1활성화된 경우(도 8f) 제1리프레시 제어부(920)는 리프레시 커맨드(REF)가 1 및 2번째 입력될 때마다 BK0_REF1 - BK15_REF1를 1회씩 차례로 활성화하고, 제2리프레시 제어부(930)는 리프레시 커맨드(REF)가 3 및 4번째 입력될 때마다 BK0_REF2 - BK7_REF2 또는 BK8_REF2 - BK15_REF2를 2회씩 차례로 활성화할 수 있다.
M3활성화, AR활성화, TR2활성화된 경우(도 8g) 제1리프레시 제어부(920)는 리프레시 커맨드(REF)가 1 및 2번째 입력될 때마다 BK0_REF1 - BK15_REF1를 1회씩 차례로 활성화하고, 3 내지 6번째 입력될 때마다 BK0_REF1 - BK7_REF1 또는 BK8_REF1 - BK15_REF1를 1회씩 차례로 활성화하고, 제2리프레시 제어부(930)는 리프레시 커맨드(REF)가 7 및 8번째 입력될 때마다 BK0_REF2 - BK7_REF2 또는 BK8_REF2 - BK15_REF2를 2회씩 차례로 활성화할 수 있다.
M3활성화, AR활성화, TR3활성화된 경우(도 8h) 제1리프레시 제어부(920)는 리프레시 커맨드(REF)가 1 및 2번째 입력될 때마다 BK0_REF1 - BK15_REF1를 1회씩 차례로 활성화하고, 3 내지 14번째 입력될 때마다 BK0_REF1 - BK7_REF1 또는 BK8_REF1 - BK15_REF1를 1회씩 차례로 활성화하고, 제2리프레시 제어부(930)는 리프레시 커맨드(REF)가 15 및 16번째 입력될 때마다 BK0_REF2 - BK7_REF2 또는 BK8_REF2 - BK15_REF2를 2회씩 차례로 활성화할 수 있다.
도 10은 본 발명의 일실시예에 따른 메모리 시스템의 구성도이다.
도 10에 도시된 바와 같이, 메모리 시스템은 메모리 콘트롤러(1010) 및 메모리 장치(1020)를 포함할 수 있다.
메모리 콘트롤러(1010)는 메모리 장치에 커맨드(CMDs)와 어드레스(ADDs)를 입력하는 것에 의해 메모리 장치(1020)의 동작을 제어하고, 리드 및 라이트 동작시에 메모리 장치와 데이터(DATA)를 주고 받을 수 있다. 메모리 장치(1020)의 리프레시 모드를 설정하는 것은 커맨드(CMDs)와 어드레스(ADDs)를 메모리 장치로 전송하는 것에 의해 이루어지고, 메모리 장치(1020)에 리프레시 커맨드을 인가하는 것은 커맨드(CMDs)를 전송하는 것에 의해 이루어질 수 있다. 리프레시 동작시에는 메모리 장치(1020)가 내부적으로 생성한 카운팅 어드레스(CNT_ADD)가 사용되므로, 메모리 콘트롤러(1010)가 메모리 장치(1020)로 어드레스(ADDs)를 전송할 필요는 없다.
메모리 장치(1020, 도 7)는 커맨드(CMDs)와 어드레스(ADDs)를 인가받아 리프레시 모드를 설정한다. 그리고 메모리 콘트롤러(1010)로부터 커맨드(CMDs)를 통해 인가되는 리프레시 커맨드에 응답해 리프레시 동작을 수행한다. 이때 리프레시 동작의 수행 방법은 설정된 리프레시 모드(M1, M2, AR, TR1 - TR3)에 의해 결정된다. 여기서 메모리 콘트롤러(1010)는 메모리 장치(1020)를 제1모드로 설정한 경우 리프레시 커맨드를 제1주기로 입력하고, 제2모드로 설정한 경우 리프레시 커맨드를 제2주기로 입력하고, 제3모드로 설정한 경우 리프레시 커맨드를 제3주기로 입력할 수 있다. 한편, 메모리 콘트롤러(1010)로부터 리드 및 라이트 커맨드이 인가되는 경우에, 메모리 장치(1020)는 메모리 콘트롤러(1010)와 데이터(DATA)를 주고 받는다.
메모리 장치(1020)는 한번에 리프레시되는 뱅크의 개수를 유동적으로 조절함으로써 외부에서 요구하는 리프레시의 횟수(또는 빈도)에 관한 조건을 만족시키면서, 내부적으로 취약한 워드라인을 추가로 타겟 리프레시할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (32)

  1. 다수의 메모리 블록;
    상기 다수의 메모리 블록이 모두 리프레시되면 변경되는 카운팅 어드레스를 생성하는 어드레스 카운팅부;
    상기 메모리 블록에서 추가로 리프레시가 필요한 워드라인의 어드레스인 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및
    리프레시 커맨드가 제1횟수만큼 입력되면 제1개수의 메모리 블록이 리프레시되도록 제어하고, 상기 리프레시 커맨드가 제2횟수만큼 입력되면 제2개수의 메모리 블록이 리프레시되도록 제어하는 리프레시 제어부를 포함하고,
    상기 리프레시 제어부는 상기 카운팅 어드레스에 대응하는 워드라인이 리프레시되도록 제어하되, 타겟 리프레시에는 상기 타겟 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 리프레시 제어부는
    제1평균 횟수 - 상기 제1평균 횟수는 제1주기 동안 상기 다수의 메모리 블록 각각이 상기 타겟 리프레시된 횟수임 - 에 따라 상기 제1 및 제2횟수를 설정하는 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 리프레시 제어부는
    상기 제1평균 횟수가 1/N로 설정되면 상기 제1주기의 N배에 대응하는 시간 동안 상기 다수의 메모리 블록 각각이 1회씩 상기 타겟 리프레시되도록 제어하는 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 타겟 어드레스는
    다른 워드라인보다 데이터 보유 시간(data retention time)이 짧은 워드라인의 어드레스인 메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 타겟 어드레스는
    액티브 횟수가 기준횟수 이상이거나, 액티브 빈도가 기준빈도 이상이거나, 액티브 시간이 기준시간 이상인 워드라인에 인접한 워드라인의 어드레스인 메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서,
    상기 리프레시 제어부는
    상기 제1평균 횟수가 0으로 설정되면 상기 타겟 리프레시가 수행되지 않도록 제어하는 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 리프레시 제어부는
    상기 리프레시 커맨드의 입력 횟수를 카운팅하여 카운팅 정보를 생성하는 리프레시 카운팅부;
    상기 리프레시 커맨드에 응답하여 상기 카운팅 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 제1리프레시 제어부; 및
    상기 카운팅 정보가 제3횟수 - 상기 제3횟수는 상기 제1횟수 또는 상기 제2횟수와 동일함 - 에 대응하면, 타겟 리프레시 구간에 대응하는 타겟 리프레시 신호를 생성하고, 상기 리프레시 커맨드에 응답하여 상기 타겟 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 제2리프레시 제어부를 포함하고,
    상기 제1 및 제2리프레시 제어부는 상기 카운팅 정보가 상기 제1횟수에 대응하면 상기 제1개의 메모리 블록이 리프레시되도록 제어하고, 상기 카운팅 정보가 상기 제2횟수에 대응하면 상기 제2개의 메모리 블록이 리프레시되도록 제어하는 메모리 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 리프레시 카운팅부는
    상기 타겟 리프레시 신호가 비활성화되면 초기화되는 메모리 장치.
  9. 다수의 메모리 블록;
    메모리 콘트롤러의 제어에 따라 한번에 각각 제1개수 또는 제2개수 - 상기 제2개수는 상기 제1개수보다 적은 개수임 - 의 메모리 블록을 리프레시하는 제1모드 또는 제2모드로 설정하기 위한 모드 설정부;
    상기 모드 설정부에 의해 상기 제2모드가 설정된 경우에, 리프레시 커맨드가 입력되면 상기 제1개수의 메모리 블록이 리프레시되도록 제어하는 리프레시 제어부를 포함하고,
    상기 리프레시 제어부는 카운팅 어드레스 - 상기 카운팅 어드레스는 상기 다수의 메모리 블록이 모두 리프레시되면 변경되는 어드레스임 - 에 대응하는 워드라인이 리프레시되도록 제어하되, 타겟 리프레시에는 타겟 어드레스 - 상기 타겟 어드레스는 추가로 리프레시가 필요한 워드라인의 어드레스임 - 에 대응하는 워드라인이 리프레시되도록 제어하는 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 리프레시 제어부는
    제1평균 횟수 - 상기 제1평균 횟수는 상기 제1모드에서 상기 리프레시 커맨드가 입력되는 주기인 제1주기 동안 상기 다수의 메모리 블록 각각이 상기 타겟 리프레시된 횟수임 - 1/N로 설정되면 상기 제1주기의 N배에 대응하는 시간 동안 상기 다수의 메모리 블록 각각이 1회씩 상기 타겟 리프레시되도록 제어하는 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 모드 설정부는
    한번에 제3개수 - 상기 제3개수는 상기 제2개수보다 적은 개수임 - 의 메모리 블록을 리프레시하는 제3모드를 더 설정하고,
    상기 리프레시 제어부는
    상기 모드 설정부에 의해 상기 제3모드가 설정된 경우에, 상기 리프레시 커맨드가 제1횟수만큼 입력되면 상기 제1개수의 메모리 블록이 리프레시되도록 하고, 상기 리프레시 커맨드가 제2횟수만큼 입력되면 상기 제2개수의 메모리 블록이 리프레시되도록 하는 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 제1모드에서 상기 리프레시 커맨드는 상기 제1주기로 입력되고, 상기 제2모드에서 상기 리프레시 커맨드는 상기 제1주기보다 짧은 제2주기로 입력되고, 상기 제3모드에서 상기 리프레시 커맨드는 상기 제2주기보다 짧은 제3주기로 입력되는 메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 리프레시 제어부는
    상기 제1평균 횟수가 많아질수록 상기 제1횟수의 개수를 증가시키고, 상기 제1평균 횟수가 적어질수록 상기 제2횟수의 개수를 증가시키는 메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 리프레시 제어부는
    상기 제3모드에서 상기 제1평균 횟수가 0으로 설정되면, 상기 타겟 리프레시가 수행되지 않도록 제어하고, 상기 리프레시 커맨드가 입력되면 상기 제2개의 메모리 블록이 리프레시되도록 제어하는 메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 타겟 어드레스는
    다른 워드라인보다 데이터 보유 시간(data retention time)이 짧은 워드라인의 어드레스인 메모리 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 타겟 어드레스는
    액티브 횟수가 기준횟수 이상이거나, 액티브 빈도가 기준빈도 이상이거나, 액티브 시간이 기준시간 이상인 워드라인에 인접한 워드라인의 어드레스인 메모리 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 리프레시 제어부는
    상기 리프레시 커맨드의 입력 횟수를 카운팅하여 카운팅 정보를 생성하는 리프레시 카운팅부;
    상기 리프레시 커맨드에 응답하여 상기 카운팅 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 제1리프레시 제어부; 및
    상기 카운팅 정보가 제3횟수 - 상기 제3횟수는 상기 제1횟수 또는 상기 제2횟수와 동일함 - 에 대응하면, 타겟 리프레시 구간에 대응하는 타겟 리프레시 신호를 생성하고, 상기 리프레시 커맨드에 응답하여 상기 타겟 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 제2리프레시 제어부를 포함하고,
    상기 제1 및 제2리프레시 제어부는 상기 카운팅 정보가 상기 제1횟수에 대응하면 상기 제1개의 메모리 블록이 리프레시되도록 제어하고, 상기 카운팅 정보가 상기 제2횟수에 대응하면 상기 제2개의 메모리 블록이 리프레시되도록 제어하는 메모리 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17항에 있어서,
    상기 리프레시 카운팅부는
    상기 타겟 리프레시 신호가 비활성화되면 초기화되는 메모리 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 제1개수는 상기 다수의 메모리 블록의 개수와 동일하고, 상기 제2개수는 상기 다수의 메모리 블록의 개수의 1/2과 동일하고, 상기 제2개수는 상기 다수의 메모리 블록의 개수의 1/4과 동일하고,
    상기 제2주기는 상기 제1주기의 1/2과 동일하고, 상기 제3주기는 상기 제2주기의 1/2과 동일한 메모리 장치.
  20. 다수의 메모리 블록을 포함하고, 입력된 설정 정보에 따라 한번에 각각 제1개수 또는 제2개수 - 상기 제2개수는 상기 제1개수보다 적은 개수임 - 의 메모리 블록을 리프레시하는 제1모드 또는 제2모드로 설정되고, 상기 제2모드가 설정된 경우 리프레시 커맨드가 입력되면 상기 제1개수의 메모리 블록을 리프레시하고, 상기 메모리 블록에서 카운팅 어드레스 - 상기 카운팅 어드레스는 상기 다수의 메모리 블록이 모두 리프레시되면 변경되는 어드레스임 - 에 대응하는 워드라인이 리프레시하되, 타겟 리프레시에는 타겟 어드레스 - 상기 타겟 어드레스는 추가로 리프레시가 필요한 워드라인의 어드레스임 - 에 대응하는 워드라인을 리프레시하는 메모리 장치; 및
    상기 메모리 장치로 상기 설정 정보를 입력하고, 상기 메모리 장치가 상기 제1모드로 설정되면 제1주기로 상기 리프레시 커맨드를 입력하고, 상기 메모리 장치가 상기 제2모드로 설정되면 제2주기 - 상기 제2주기는 상기 제1주기보다 짧음 - 으로 상기 리프레시 커맨드를 입력하는 메모리 콘트롤러
    를 포함하는 메모리 시스템.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20항에 있어서,
    상기 메모리 장치는
    제1평균 횟수 - 상기 제1평균 횟수는 상기 제1모드에서 상기 리프레시 커맨드가 입력되는 주기인 제1주기 동안 상기 다수의 메모리 블록 각각이 상기 타겟 리프레시된 횟수임 - 1/N로 설정되면 상기 제1주기의 N배에 대응하는 시간 동안 상기 다수의 메모리 블록 각각이 1회씩 상기 타겟 리프레시되도록 제어하는 메모리 시스템.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21항에 있어서,
    상기 메모리 장치는
    한번에 제3개수 - 상기 제3개수는 상기 제2개수보다 적은 개수임 - 의 메모리 블록을 리프레시하는 제3모드를 더 설정하고,
    상기 제3모드가 설정된 경우에, 상기 리프레시 커맨드가 제1횟수만큼 입력되면 상기 제1개수의 메모리 블록을 리프레시하고, 상기 리프레시 커맨드가 제2횟수만큼 입력되면 상기 제2개수의 메모리 블록을 리프레시하는 메모리 시스템.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제 22항에 있어서,
    상기 메모리 콘트롤러는
    상기 메모리 장치가 상기 제3모드로 설정되면 제3주기 - 상기 제3주기는 상기 제2주기보다 짧음 - 으로 상기 리프레시 커맨드를 입력하는 메모리 시스템.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제 23항에 있어서,
    상기 메모리 장치는
    상기 제1평균 횟수가 많아질수록 상기 제1횟수의 개수를 증가시키고, 상기 제1평균 횟수가 적어질수록 상기 제2횟수의 개수를 증가시키는 메모리 시스템.
  25. 다수의 메모리 블록;
    메모리 콘트롤러의 제어에 따라 제1 내지 제3모드 - 상기 제1 내지 제3모드는 각각 상기 다수의 메모리 블록을 1회, 2회 및 4회에 리프레시하는 모드임 - 중 하나의 모드를 설정하기 위한 모드 설정부; 및
    상기 모드 설정부에 의해 상기 제2모드가 설정된 경우, 리프레시 커맨드가 입력된 횟수에 따라 상기 다수의 메모리 블록이 1회 또는 2회에 리프레시되도록 제어하는 리프레시 제어부를 포함하고,
    상기 리프레시 제어부는 상기 리프레시 커맨드가 입력된 횟수에 따라 카운팅 어드레스에 대응하는 워드라인이 노멀 리프레시되도록 제어하거나 타겟 어드레스에 대응하는 워드라인이 타겟 리프레시되도록 제어하는 메모리 장치.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제 25항에 있어서,
    상기 리프레시 제어부는
    상기 모드 설정부에 의해 상기 제3모드가 설정된 경우, 상기 리프레시 커맨드가 입력된 횟수에 따라 상기 다수의 메모리 블록이 1회, 2회 또는 4회에 리프레시되도록 제어하는 메모리 장치.
  27. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈
    제 25항에 있어서,
    상기 리프레시 제어부는
    상기 제1 내지 제3모드 중 설정된 모드, 평균 횟수 - 상기 평균 횟수는 소정의 구간에서 상기 다수의 메모리 블록이 상기 타겟 리프레시되는 횟수임 - 및 상기 리프레시 커맨드가 입력된 횟수에 따라 상기 다수의 메모리 블록이 1회, 2회 및 4회 중 몇 회에 리프레시되는지 결정하는 메모리 장치.
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제 27항에 있어서,
    상기 리프레시 제어부는
    상기 제2모드로 설정되고, 소정의 구간에서 상기 다수의 메모리 블록이 1회 상기노멀 리프레시되고, 상기 평균 횟수가 1회인 경우,
    2회의 리프레시 커맨드 중 1회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 1회 노멀 리프레시되고, 나머지 1회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 1회 타겟 리프레시되도록 제어하는 메모리 장치.
  29. ◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈
    제 27항에 있어서,
    상기 제3모드로 설정되고, 소정의 구간에서 상기 다수의 메모리 블록이 2회 상기노멀 리프레시되고, 상기 평균 횟수가 1회인 경우,
    4회의 리프레시 커맨드 중 2회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 2회 노멀 리프레시되고, 나머지 2회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 1회 타겟 리프레시되도록 제어하는 메모리 장치.
  30. ◈청구항 30은(는) 설정등록료 납부시 포기되었습니다.◈
    제 27항에 있어서,
    상기 제3모드로 설정되고, 소정의 구간에서 상기 다수의 메모리 블록이 4회 상기노멀 리프레시되고, 상기 평균 횟수가 1회인 경우,
    8회의 리프레시 커맨드 중 2회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 2회 노멀 리프레시되고, 그 외의 4회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 2회 노멀 리프레시되고, 나머지 2회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 1회 타겟 리프레시되도록 제어하는 메모리 장치.
  31. ◈청구항 31은(는) 설정등록료 납부시 포기되었습니다.◈
    제 27항에 있어서,
    상기 제3모드로 설정되고, 소정의 구간에서 상기 다수의 메모리 블록이 8회 상기노멀 리프레시되고, 상기 평균 횟수가 1회인 경우,
    16회의 리프레시 커맨드 중 2회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 2회 노멀 리프레시되고, 그 외의 12회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 6회 노멀 리프레시되고, 나머지 2회의 리프레시 커맨드에 응답하여 상기 다수의 메모리 블록이 1회 타겟 리프레시되도록 제어하는 메모리 장치.
  32. ◈청구항 32은(는) 설정등록료 납부시 포기되었습니다.◈
    제 25항에 있어서,
    상기 타겟 어드레스는
    데이터 보유 시간(data retention time)이 기준 시간보다 짧은 워드라인의 어드레스이거나,
    액티브 횟수가 기준횟수 이상이거나, 액티브 빈도가 기준빈도 이상이거나, 액티브 시간이 기준시간 이상인 워드라인에 인접한 워드라인의 어드레스인 메모리 장치.
KR1020140120243A 2014-09-11 2014-09-11 메모리 장치 및 이를 포함하는 메모리 시스템 KR102204240B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140120243A KR102204240B1 (ko) 2014-09-11 2014-09-11 메모리 장치 및 이를 포함하는 메모리 시스템
US14/567,706 US9349430B2 (en) 2014-09-11 2014-12-11 Memory device and memory system including the same
TW103143464A TWI651735B (zh) 2014-09-11 2014-12-12 記憶體裝置及包含該記憶體裝置之記憶體系統
CN201510164878.3A CN106158004B (zh) 2014-09-11 2015-04-09 存储器件及包括存储器件的存储系统
US15/134,170 US9627025B2 (en) 2014-09-11 2016-04-20 Memory device and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140120243A KR102204240B1 (ko) 2014-09-11 2014-09-11 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20160030716A KR20160030716A (ko) 2016-03-21
KR102204240B1 true KR102204240B1 (ko) 2021-01-19

Family

ID=55455358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140120243A KR102204240B1 (ko) 2014-09-11 2014-09-11 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (4)

Country Link
US (2) US9349430B2 (ko)
KR (1) KR102204240B1 (ko)
CN (1) CN106158004B (ko)
TW (1) TWI651735B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102419535B1 (ko) 2016-03-18 2022-07-13 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) * 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102436992B1 (ko) 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10937468B2 (en) 2019-07-03 2021-03-02 Micron Technology, Inc. Memory with configurable die powerup delay
US10991413B2 (en) * 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) * 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11853617B2 (en) 2021-09-07 2023-12-26 Micron Technology, Inc. Managing write disturb based on identification of frequently-written memory units
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN115954026B (zh) * 2023-03-10 2023-07-28 长鑫存储技术有限公司 刷新次数确定方法及设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130016574A1 (en) 2011-07-15 2013-01-17 Jung-Sik Kim Semiconductor memory device having improved refresh characteristics

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522431B1 (ko) * 2003-04-30 2005-10-20 주식회사 하이닉스반도체 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치
KR100618858B1 (ko) 2004-08-31 2006-08-31 삼성전자주식회사 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
JP5019410B2 (ja) * 2005-03-04 2012-09-05 ルネサスエレクトロニクス株式会社 半導体記憶装置及びその動作方法
KR100644221B1 (ko) * 2005-07-19 2006-11-10 삼성전자주식회사 반복 리프레쉬를 구동하는 리프레쉬 제어회로 및 이를포함하는 반도체 메모리 장치
US7266032B2 (en) * 2005-09-30 2007-09-04 Infineon Technologies Ag Memory device having low Vpp current consumption
JP2012022751A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR102020905B1 (ko) 2012-04-10 2019-09-11 삼성전자주식회사 집중 어드레스 캐어링 방법 및 집중 어드레스 캐어링 기능을 갖는 메모리 시스템
KR102011796B1 (ko) 2012-08-30 2019-08-20 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9030897B2 (en) * 2012-08-31 2015-05-12 SK Hynix Inc. Memory and memory system for preventing degradation of data
KR102118520B1 (ko) * 2013-08-09 2020-06-04 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130016574A1 (en) 2011-07-15 2013-01-17 Jung-Sik Kim Semiconductor memory device having improved refresh characteristics

Also Published As

Publication number Publication date
US20160078918A1 (en) 2016-03-17
US9627025B2 (en) 2017-04-18
KR20160030716A (ko) 2016-03-21
TW201611033A (zh) 2016-03-16
US9349430B2 (en) 2016-05-24
CN106158004B (zh) 2020-12-29
TWI651735B (zh) 2019-02-21
CN106158004A (zh) 2016-11-23
US20160232960A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
KR102204240B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
US9336852B2 (en) Memory and memory system including the same
US9396786B2 (en) Memory and memory system including the same
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102469065B1 (ko) 메모리 장치
US9672892B2 (en) Memory device and memory system including the same
KR102432701B1 (ko) 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR102387589B1 (ko) 메모리 장치
KR102189533B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
US8923084B1 (en) Memory and memory system including the same
US9437275B2 (en) Memory system and method for operating the same
KR102122892B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9361954B2 (en) Memory device, memory system and operating method thereof
KR102419535B1 (ko) 메모리 장치
KR102469113B1 (ko) 메모리 및 메모리의 리프레시 동작 방법
KR20210002945A (ko) 반도체 메모리 장치 및 메모리 시스템
US20160225432A1 (en) Semiconductor device performing refresh operation and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant