CN106158004B - 存储器件及包括存储器件的存储系统 - Google Patents

存储器件及包括存储器件的存储系统 Download PDF

Info

Publication number
CN106158004B
CN106158004B CN201510164878.3A CN201510164878A CN106158004B CN 106158004 B CN106158004 B CN 106158004B CN 201510164878 A CN201510164878 A CN 201510164878A CN 106158004 B CN106158004 B CN 106158004B
Authority
CN
China
Prior art keywords
refresh
mode
refreshed
memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510164878.3A
Other languages
English (en)
Other versions
CN106158004A (zh
Inventor
玄相娥
金载镒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106158004A publication Critical patent/CN106158004A/zh
Application granted granted Critical
Publication of CN106158004B publication Critical patent/CN106158004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种存储器件包括：多个存储区块；地址计数区块，适于产生计数地址，所述计数地址在所有的存储区块都被刷新时改变；目标地址发生区块，适于产生目标地址，所述目标地址为所述存储区块中的需要额外刷新操作的字线的地址；以及刷新控制区块，适于在刷新命令被输入第一次数时控制第一数目的存储区块被刷新，以及在所述刷新命令被输入第二次数时控制第二数目的存储区块被刷新，其中，所述刷新控制区块在目标刷新操作期间控制与所述计数地址相对应的字线被刷新和与所述目标地址相对应的字线被刷新。

Description

存储器件及包括存储器件的存储系统
相关申请的交叉引用
本申请要求在2014年9月11日提交的申请号为10-2014-0120243的韩国专利申请的优先权，其全部内容通过引用并入本文中。
技术领域
本发明的示例性实施例涉及存储器件及存储系统。
背景技术
存储器件包括多个存储器单元。存储器件的每个存储器单元包括作为开关的晶体管及储存代表数据的电荷的电容。取决于存储器单元的电容内是否存在电荷，换言之，取决于电容的终端电压是高电平还是低电平，数据在逻辑高电平(逻辑值“1”)与逻辑低电平(逻辑值“0”)之间进行区分。
数据以积累在电容中的电荷的形式来储存，且理论上应没有储存数据或电荷的损失。然而，由于MOS晶体管的PN结中的电流泄漏，电容中积累的初始电荷可能丢失，并导致储存于存储器单元内的数据丢失。为了防止数据丢失，读取储存在存储器单元中的数据，且基于读取的数据在其丢失之前周期性地再充电电荷，这称为刷新操作。刷新操作允许存储器件在没有数据丢失的情况下操作。
每当从存储器控制器输入刷新命令至存储器时，执行刷新操作。存储器控制器考虑存储器单元的数据保持时间而在预定时间输入刷新命令至存储器。数据保持时间定义为，在不进行刷新操作的情况下，存储器单元的数据电荷可以保持多长时间。因为存储器件内包括的存储器单元设计成具有超过预定参考时间的数据保持时间，可考虑所述参考时间来确定刷新操作的时间间隔。
然而，当某些存储器单元具有少于参考时间的数据保持时间时，由于各种内部或外部因素，存储器单元的数据可能不能被足够快地刷新且可能丢失。内部因素可能包括存储器单元缺陷，诸如存储器单元电容器中的容量降低或存储器单元晶体管中的高电流泄漏。外部因素的范围包括相邻字线之间的耦合效应到过度激活的字线。
图1是说明存储器件中包括的单元阵列的一部分的电路图。在图1中，BL代表位线。
参见图1，三条字线WLK-1、WLK及WLK+1在单元阵列中平行布置。具有符号“ATTACK_ACT”的字线WLK已被激活了多次(具高激活频率)或长时间被激活。字线WLK-1及WLK+1相邻于字线WLK而设置。此外，存储器单元CELL_K-1、CELL_K及CELL_K+1分别耦合至字线WLK-1、WLK及WLK+1。存储器单元CELL_K-1、CELL_K及CELL_K+1分别包括存储器单元晶体管TR_K-1、TR_K、及TR_K+1以及存储器单元电容器CAP_K-1、CAP_K及CAP_K+1。
当字线WLK频繁被激活或长时间持续被激活时，字线WLK的电压频繁触发或长时间持续保持在高电平，进而由于字线WLK与字线WLK-1及WLK+1之间的耦合效应而影响储存在耦合于字线WLK-1及WLK+1的存储器单元CELL_K-1及CELL_K+1中的数据。因此，储存在这些存储器单元中的数据的保持时间可能减少。
发明内容
本发明的示例性实施例针对一种能够灵活地控制一次执行刷新操作的存储区块的数目的存储器件及存储系统。
另外，本发明的示例性实施例针对一种存储器件及存储系统，其能够通过灵活地控制一次执行目标刷新操作或正常刷新操作的存储区块的数目，与预定次数一样多地对每个存储区块执行目标刷新操作以及正常刷新操作，以满足一次执行目标刷新操作或正常刷新操作的存储区块的数目的外部命令。
根据本发明的一个实施例，一种存储器件包括：多个存储区块；地址计数区块，适于产生计数地址，所述计数地址在所有的存储区块都被刷新时改变；目标地址发生区块，适于产生目标地址，所述目标地址为所述存储区块中的需要额外刷新操作的字线的地址；以及刷新控制区块，适于在刷新命令被输入第一次数时控制第一数目的存储区块被刷新，以及在所述刷新命令被输入第二次数时控制第二数目的存储区块被刷新，其中，所述刷新控制区块控制与所述计数地址和所述目标地址中的一个或更多个相对应的字线。
所述刷新控制区块可以基于在第一周期期间对所述存储区块中的每个执行所述目标刷新操作的第一预定次数来设定所述第一次数和所述第二次数。
当第一预定次数设定为1/N时，所述刷新控制区块可以在与第一周期的N倍(N为自然数)一样长相对应的时间期间控制所述存储区块中的每个被目标刷新一次。
所述目标地址可以是数据保持时间短于其他字线的数据保持时间的字线的地址。
所述目标地址可以是与激活次数超过参考次数、或激活频率超过参考频率、或激活时间超过参考时间的字线相邻的字线的地址。
当所述第一预定次数设定为0时，所述刷新控制区块可以控制不执行所述目标刷新操作。
所述刷新控制区块可以包括：刷新计数单元，适于对所述刷新命令被输入的次数进行计数，以及产生计数信息；第一刷新控制单元，适于响应于所述刷新命令来控制与所述计数地址相对应的字线被刷新；以及第二刷新控制单元，适于在所述计数信息对应于与所述第一次数或所述第二次数相同的第三次数时产生对应于目标刷新区段的目标刷新信号，并且响应于所述刷新命令来控制与所述目标地址相对应的字线被刷新，其中，所述第一刷新控制单元及所述第二刷新控制单元在所述计数信息对应于所述第一次数时控制所述第一数目的存储区块被刷新，以及在所述计数信息对应于所述第二次数时控制所述第二数目的存储区块被刷新。
所述刷新计数单元可以在所述目标刷新信号被禁止时初始化。
根据本发明的另一实施例，一种存储器件包括：多个存储区块；模式设定区块，适于在存储器控制器的控制下设定第一模式或第二模式，所述第一模式或所述第二模式分别用于一次刷新第一数目的存储区块或比所述第一数目的存储区块更少的第二数目的存储区块；以及刷新控制区块，适于在由所述模式设定区块设定所述第二模式时，当刷新命令输入时控制所述第一数目的存储区块被刷新，其中，所述刷新控制块控制与所述存储区块被刷新时改变的计数地址相对应的字线被刷新，以及在目标刷新操作期间控制与目标地址相对应的字线被刷新，所述目标字线是需要额外刷新操作的字线的地址。
当所述存储区块中的每个在第一周期期间被目标刷新的第一预定次数设定为1/N时，在所述第一模式中输入所述刷新命令的情况下，所述刷新控制区块可以在与第一周期的N倍一样长相对应的时间期间控制所述存储区块中的每个被目标刷新一次。
所述模式设定区块可以设定第三模式，所述第三模式用于一次刷新比所述第二数目的存储区块更少的第三数目的存储区块，以及在由所述模式设定区块设定所述第三模式时，所述刷新控制区块可以在所述刷新命令被输入第一次数时控制所述第一数目的存储区块被刷新，以及在所述刷新命令被输入第二次数时控制所述第二数目的存储区块被刷新。
所述刷新命令可以在所述第一模式中在所述第一周期输入，所述刷新命令可以在所述第二模式中在比所述第一周期更短的第二周期输入；以及所述刷新命令可以在所述第三模式中在比所述第二周期更短的第三周期输入。
所述刷新控制区块可以随着所述第一预定次数的增加而增加所述第一次数的数目，以及随着所述第一预定次数的减少而增加所述第二次数的数目。
所述刷新控制区块可以在所述第三模式中当所述第一预定次数设定为0时控制不执行所述目标刷新操作，并且可以当所述刷新命令被输入时控制所述第二数目的存储区块被刷新。
所述目标地址可以是数据保持时间短于其他字线的数据保持时间的字线的地址。
所述目标地址可以是与激活次数超过参考次数、或激活频率超过参考频率、或激活时间超过参考时间的字线相邻的字线的地址。
所述刷新控制区块可以包括：刷新计数单元，适于对所述刷新命令被输入的次数进行计数，以及产生计数信息；第一刷新控制单元，适于响应于所述刷新命令来控制与所述计数地址相对应的字线被刷新；以及第二刷新控制单元，适于在所述计数信息对应于与所述第一次数或所述第二次数相同的第三次数时产生对应于目标刷新区段的目标刷新信号，并且响应于所述刷新命令来控制与所述目标地址相对应的字线被刷新，其中，所述第一刷新控制单元及所述第二刷新控制单元在所述计数信息对应于所述第一次数时控制所述第一数目的存储区块被刷新，以及在所述计数信息对应于所述第二次数时控制所述第二数目的存储区块被刷新。
所述刷新计数单元可以在所述目标刷新信号被禁止时初始化。
所述第一数目可以与所述存储区块的数目相同，所述第二数目可以与所述存储区块的数目的一半相同，所述第三数目可以与所述存储区块的数目的四分之一相同，所述第二周期可以与所述第一周期的一半相同，以及所述第三周期可以与所述第二周期的一半相同。
根据本发明的另一实施例，一种存储系统包括：存储器件，包括多个存储区块，其中，所述存储器件基于输入的设定信息而被设定为第一模式或第二模式，所述第一模式或所述第二模式分别用于一次刷新第一数目的存储区块或比所述第一数目的存储区块更少的第二数目的存储区块，并且在设定所述第二模式时，当刷新命令被输入时刷新所述第一数目的存储区块，以及在目标刷新操作期间，刷新与所述存储区块被刷新时改变的计数地址相对应的字线，以及刷新与目标地址相对应的字线，所述目标地址是需要额外刷新操作的字线的地址；以及存储器控制器，其输入所述设定信息至所述存储器件，并且当所述存储器件设定为所述第一模式时在第一周期输入所述刷新命令，以及当所述存储器件设定为所述第二模式时在比所述第一周期更短的第二周期输入所述刷新命令。
当所述存储区块中的每个在所述第一周期期间被目标刷新的第一预定次数设定为1/N时，在所述刷新命令在所述第一模式中被输入的情况下，所述存储器件可以在与第一周期的N倍(N为自然数)一样长相对应的时间期间控制所述存储区块中的每个被目标刷新一次。
所述存储器件可以设定第三模式，所述第三模式用于一次刷新比所述第二数目的存储区块更少的第三数目的存储区块，并且在由所述模式设定区块设定所述第三模式时，当所述刷新命令被输入第一次数时刷新所述第一数目的存储区块，以及当所述刷新命令被输入第二次数时刷新所述第二数目的存储区块。
当所述存储器件被设定为所述第三模式时，所述存储器控制器可以在比所述第二周期更短的第三周期输入所述刷新命令。
所述存储器件可以随着所述第一预定次数的增加而增加所述第一次数的数目，以及随着所述第一预定次数的减少而增加所述第二次数的数目。
附图说明
图1是示出存储器件中包括的单元阵列的一部分的电路图。
图2至图4是示出半导体器件的对应于每个刷新模式的刷新操作的时序图。
图5是示出高级刷新(AR)操作的时序图。
图6是示出目标刷新(TR)操作的时序图。
图7是示出根据本发明实施例的存储器件的框图。
图8A至图8I是示出图7中所示的半导体器件的刷新操作的时序图。
图9是示出刷新控制区块750的框图。
图10是示出根据本发明实施例的存储系统的框图。
具体实施方式
以下将详细参照附图来描述本发明的示例性实施例。提供这些实施例使得本公开充分且完整，并将本发明的范围完全传达给本领域技术人员。本公开中涉及的所有“实施例”涉及本文所公开的发明构思的实施例。呈现的实施例仅仅是实例，并不意在限制发明构思的范围。
图2至图4示出半导体器件的对应于各个刷新模式的刷新操作的时序图。
图2示出当刷新模式设定为第一模式时存储器件的刷新操作。第一模式可为精细间隔度刷新(FGR)1模式。每当在第一模式中刷新命令被输入至存储器件时，可在每个存储体内刷新一个字线。
参见图2，响应于刷新命令201及202中的每个而刷新多个存储体BK0至BK15。在附图中，多个刷新信号BK0_REF至BK15_REF的使能可以分别代表对多个存储体BK0至BK15的刷新操作。
当刷新命令201及202顺序地输入时，多个存储体BK0至BK15的每个中的字线被顺序地刷新。例如，当多个存储体BK0至BK15的每个中的第100字线响应于前面的刷新命令201而被刷新时，多个存储体BK0到BK15的每个中的第101行可以在后续的刷新命令202输入时被刷新。由于所有的多个存储体BK0至BK15在第一模式下是响应于单个刷新命令而被刷新的，因此刷新操作区段、即第一模式的刷新周期tRFC1设定得较长。
多个存储体BK0至BK15可被划分成多个存储体组，例如，第一存储体组BK0_REF至BK3_REF、第二存储体组BK4_REF至BK7_REF、第三存储体组BK8_REF至BK11_REF、以及第四存储体组BK12_REF至BK15_REF。多个存储体组BK0_REF至BK3_REF、BK4_REF至BK7_REF、BK8_REF至BK11_REF以及BK12_REF至BK15_REF中的每个分别地以微小的定时差来使能，以降低由刷新操作引起的峰值电流。此刷新方案称为堆积刷新(piled refresh)方案，并且图2所示的刷新方案称为四堆积刷新方案，因为多个存储体组BK0至BK15被分为四个存储体组，每个存储体组是激活刷新操作的单位，因此所有的多个存储体BK0至BK15利用四次激活而被刷新。存储体的激活的单位可改变，因此，所有的多个存储体BK0至BK15可利用八次激活而被刷新(八堆积刷新方案)。
图3示出当刷新模式设定为第二模式时存储器件的刷新操作。第二模式可为FGR2模式。每当在第二模式中刷新命令被输入至存储器件，可在多个存储体BK0至BK15的一半的每个中刷新单个字线。
参见图3，响应于第一刷新命令301的输入而刷新多个存储体BK0至BK15的第一个一半BK0至BK7，并且响应于第二刷新命令302的输入而刷新多个存储体BK0至BK15的第二个一半BK8至BK15。当第三刷新命令303接着第二刷新命令302被输入时，多个存储体BK0至BK15的第一个一半BK0至BK7可再次被刷新。当刷新命令301至303顺序地输入时，多个存储体BK0至BK15的每个中的字线被顺序地刷新。由于多个存储体BK0至BK15的一半在第二模式中响应于单个刷新命令而被刷新，因此刷新操作区段、即第二模式的tRFC2，可设定为比第一模式的刷新操作区段更小(tRFC2<tRFC1)。
图4示出当刷新模式设定为第三模式时存储器件的刷新操作。第三模式可为FGR4模式。每当在第三模式中输入刷新命令至存储器件中时，可在多个存储体BK0至BK15的四分之一的每个中刷新一个字线。
参见图4，响应于第一刷新命令401的输入而刷新多个存储体BK0至BK15的第一个四分之一BK0至BK3，响应于第二刷新命令402的输入而刷新多个存储体BK0至BK15的第二个四分之一BK4至BK7，响应于第三刷新命令403的输入而刷新多个存储体BK0至BK15的第三个四分之一BK8至BK11，以及响应于第四刷新命令404的输入而刷新多个存储体BK0至BK15的第四个四分之一BK12至BK15。当第五刷新命令接着第四刷新命令404输入时，多个存储体BK0至BK15的第一个四分之一BK0至BK3可再次被刷新。当刷新命令401至404顺序地输入时，多个存储体BK0至BK15的每个中的字线被顺序地刷新。由于多个存储体BK0至BK15的四分之一在第三模式中响应于单个刷新命令而被刷新，因此刷新操作区段、即第三模式的tRFC3，可设定成比第二模式的刷新操作区段更小(tRFC3<tRFC2)。
图5是示出高级刷新(AR)操作的时序图。图5中所示的附图标记510，表示示出正常刷新操作而不是AR操作的时序图，而图5中所示的附图标记520，表示示出AR操作的时序图。
在正常刷新操作510中，每当输入刷新命令REF时，可执行一次刷新操作。信号REFP的单次使能可对应于单次刷新操作。在AR操作520中，每当输入单个刷新命令REF时，平均可以执行两次或更多次刷新操作。
图5示出每当输入刷新命令REF时执行两次刷新操作。每当刷新命令521及522输入时，信号REFP被使能两次。这表示响应于刷新命令521及522中的每个而执行两次刷新操作。
参见图5，在正常刷新操作510期间，每当刷新命令REF被输入时，在刷新目标存储体内的单个字线被刷新。在AR操作520期间，每当刷新命令REF被输入时，在刷新目标存储体内的两个字线被刷新。即使当存储器单元的数据保持时间减少时，AR操作也可通过增加刷新次数或减小刷新间隔来保持存储器单元的数据。
虽然图5示出当刷新命令REF输入一次时平均执行刷新操作的次数为2，但是当刷新命令REF输入一次时的平均刷新次数可根据系统设计而改变。例如，当响应于刷新命令REF的三次输入中的每个而执行一次刷新操作、并且响应于刷新命令REF的第四次输入而执行两次刷新操作时，刷新命令REF的每次输入的预定刷新次数可大约为1.25或5/4，这意味着当输入四次刷新命令REF时执行五次刷新操作。
图6是示出目标刷新(TR)操作的时序图。图6示出存储体中包括的多个字线WL0至WLN。
参见图6，当执行不是目标刷新操作的正常刷新操作时，每当输入刷新命令时，一个或更多个字线被刷新，并且多个字线WL0至WLN可顺序地被刷新。在图中，刷新操作以箭头方向601来执行。在字线WLN的刷新操作完成之后，多个字线WL0至WLN再次顺序地被刷新。
当执行目标刷新操作时，可不考虑正常刷新操作而根据预定条件来刷新选定的字线(参见图中“602”及“603”)。目标刷新字线可能需要额外的刷新操作，因为仅通过正常刷新操作难以保持数据。因此，可能视情况要求而随机选取目标刷新操作的字线。
当执行目标刷新操作来解决参照图1描述的问题时，可根据预定条件检测到图1示出的第K字线WLK，可基于检测结果来产生目标地址，且可基于目标地址而对第(K-1)字线WLK-1及第(K+1)字线WLK+1执行目标刷新操作。在基于第K字线WLK的检测的目标刷新操作期间，可以分别对两个相邻字线WLK-1及WLK+1执行一对刷新操作。
图7示出根据本发明实施例的存储器件的框图。
参见图7，存储器件可包括命令输入区块710、地址输入区块720、命令译码区块730、模式设定区块740、刷新控制区块750、地址计数区块760、目标地址发生区块770，以及多个存储体BK0至BK15。
命令输入区块710可接收从存储器控制器施加的命令CMD，地址输入区块720可接收从存储器控制器施加的地址ADD。命令CMD及地址ADD可分别地包括多个比特的信号。
命令译码区块730可将经由命令输入区块710输入的命令CMD译码，并且产生模式寄存器设定(MRS)命令及刷新命令REF。当输入的命令CMD的组合对应于MRS命令时，命令译码区块730可将MRS命令使能，当输入的命令CMD的组合代表刷新命令REF时，命令译码区块730可将刷新命令REF使能。另外，当输入的命令CMD的组合代表激活命令ACT时，命令译码区块730可将激活命令ACT使能。
当MRS命令被使能时，模式设定区块740可基于经由地址输入区块720输入的地址ADD来设定刷新模式。刷新模式可包括如参照图2至图4所述的第一模式至第三模式。刷新模式可通过存储器控制器经由模式设定区块740来设定。从模式设定区块740输出的信号M1可表示第一模式，信号M2可表示第二模式。信号M1及M2都被禁止可表示第三模式。
在第一模式中，可一次刷新多个存储体BK0至BK15之中的第一数目的存储体。第一数目的存储体可以是多个存储体BK0至BK15的总数目。在第二模式中，可一次刷新多个存储体BK0至BK15之中的第二数目的存储体，其少于第一数目的存储体。第二数目的存储体可为多个存储体BK0至BK15的一半。在第三模式中，可一次刷新多个存储体BK0至BK15之中的第三数目的存储体，其少于第二数目的存储体。第三数目的存储体可为多个存储体BK0至BK15的四分之一。在本文中，一次刷新的存储体的数目可表示在相对应的刷新模式中输入单个刷新命令REF时所刷新的存储体的数目。
当存储器件被设定为第一模式时，在第一周期输入刷新命令REF，当存储器件被设定为第二模式时，在短于第一周期的第二周期输入刷新命令REF，当存储器件被设定为第三模式时，在短于第二周期的第三周期输入刷新命令REF。在本文中，第二周期可为第一周期的一半，第三周期可为第二周期的一半、即第一周期的四分之一。
因此，在第一模式中，所有的多个存储体BK0至BK15可以每第一周期的单个刷新命令REF被刷新一次。在第二模式中，多个存储体BK0至BK15中的一半可以每第二周期的单个刷新命令REF被刷新一次。在第三模式中，多个存储体BK0至BK15中的四分之一可以每第三周期的单个刷新命令REF被刷新一次。
当模式寄存器设定命令MRS被使能时，模式设定区块740可基于经由地址输入区块720输入的地址ADD而设定高级刷新(AR)模式。在第一模式的一个示例性情况中，当设定AR模式时，每单个刷新命令REF可执行一对刷新操作。换句话说，可在每个第一周期对所有的多个存储体BK0至BK15执行两次刷新操作。信号AR可表示AR模式。
当模式寄存器设定命令MRS被使能时，模式设定区块740可基于经由地址输入区块720输入的地址ADD来设定目标刷新模式。在第一模式的一个示例性情况中，当设定目标刷新模式时，可以每单个刷新命令REF对所有的多个存储体BK0至BK15执行预定次数的目标刷新操作。举例来说，当设定第一目标刷新模式时，可以每单个刷新命令REF对所有的多个存储体BK0至BK15执行一次目标刷新操作。当设定第二目标刷新模式时，可以每单个刷新命令REF对所有的多个存储体BK0至BK15执行0.5次目标刷新操作。当设定第三目标刷新模式时，可以每单个刷新命令REF对所有的多个存储体BK0至BK15执行0.25次目标刷新操作。信号TR1、TR2及TR3可分别表示第一目标刷新模式至第三目标刷新模式。当未设定目标刷新模式时，信号TR1至TR3可以被禁止。
每单个刷新命令REF对多个存储体BK0至BK15的0.5次的刷新操作(目标刷新操作)可意味着每单个刷新命令REF对多个存储体BK0至BK15的一半的单次刷新操作(目标刷新操作)。此外，每单个刷新命令REF对多个存储体BK0至BK15的0.25次的刷新操作(目标刷新操作)可意味着每单个刷新命令REF对多个存储体BK0至BK15的四分之一的单次刷新操作(目标刷新操作)。
刷新控制区块750响应于通过模式设定区块740设定的模式M1、M2、AR及TR1至TR3以及刷新命令REF而控制存储器的刷新操作。基于用于多个存储体BK0至BK15的正常和目标存储体刷新信号BK0_REF1至BK15_REF1及BK0_REF2至BK15_REF2的使能来控制刷新操作。正常存储体刷新信号BK0_REF1至BK15_REF1可分别控制多个存储体BK0至BK15的正常刷新操作，目标存储体刷新信号BK0_REF2至BK15_REF2可分别控制多个存储体BK0至BK15的目标刷新操作。
地址计数区块760可经由计数操作来产生用于正常刷新操作的计数地址CNT_ADD。每当对所有的多个存储体BK0至BK15的刷新操作完成时，地址计数区块760可将计数地址CNT_ADD的值增加1。为此，每当对最后一个、例如多个存储体BK0至BK15中的BK15的刷新操作完成时，地址计数区块760可改变计数地址CNT_ADD。当第K字线被选择用于当前的正常刷新操作时，经由将计数地址CNT_ADD的值增加1，第(K+1)字线被选择用于下一个正常刷新操作。
目标地址发生区块770可产生用于目标刷新操作的目标地址TAR_ADD0至TAR_ADD15。目标地址TAR_ADD0至TAR_ADD15可对应于由于前述内部或外部因素而需要目标刷新操作的字线。
例如，在目标地址发生区块770中可提前储存与由于缺陷使数据保持时间短于其他存储器单元的存储器单元耦合的字线的地址。接着，在目标刷新操作期间，可输出储存的字线地址作为目标地址TAR_ADD0至TAR_ADD15。目标地址发生区块770可检测并储存激活次数大、激活频率高、或激活时间长的字线的地址，以及在目标刷新操作期间输出与相邻于所述字线(激活字线)的字线相对应的地址作为目标地址TAR_ADD0至TAR_ADD15。当检测并储存的地址是第K字线的地址时，目标地址发生区块770可产生并输出第(K-1)字线及第(K+1)字线的地址作为目标地址TAR_ADD0至TAR_ADD15。
当目标存储体刷新信号BK0_REF2至BK15_REF2之中的一个或更多个被使能时，目标地址发生区块770可输出与使能的目标存储体刷新信号相对应的存储体的目标地址。如上所述，在基于第K字线WLK的检测的目标刷新操作期间，可分别对两个相邻字线WLK-1及WLK+1执行所述一对刷新操作。当目标存储体刷新信号BK0_REF2至BK15_REF2首次被使能时，目标地址发生区块770可首先输出第(K-1)字线的地址，然后当目标存储体刷新信号BK0_REF2至BK15_REF2第二次被使能时，第二次输出第(K+1)字线的地址。
目标地址发生区块770可储存每个存储体的每个字线的激活次数、激活历史或激活时间，将其与为参考次数、参考频率或参考时间的参考信息进行比较，并且储存激活次数大于参考次数、或激活频率高于参考频率、或激活时间长于参考时间的字线的地址ADD。为此，目标地址发生区块770可接收激活命令ACT与地址ADD，并将其用于字线检测。
在本文中，激活历史可以是与基于激活命令ACT的顺序输入的激活字线的细节有关的信息。例如，激活历史可以是表示存储体的在第一激活操作至第N激活操作期间被使能的字线的信息。激活频率可对应于预定存储体的预定字线在预定次数的激活操作期间被使能的次数。例如，假设下表1示出存储体X的激活历史。
表1
激活程度 1 2 3 4 5 6 7 8 9 10 11 12
激活字线数 7 1 5 34 7 56 23 12 7 7 43 53
如上所示，可看出每三次激活操作(1-3、4-6、7-9及10-12)第7字线被使能一次。第7字线的激活频率可为每三次激活操作一次。
目标地址发生区块770并不限于所述实施例。目标地址发生区块770可储存满足如下条件的字线的地址，即其影响了与有关于激活操作的相邻字线耦合的存储器单元的数据，并且目标地址发生区块770可产生与所述字线相邻的字线的地址作为目标地址。
多个存储体BK0至BK15的每个可包括耦合于多个存储器单元的多个字线WL0至WLN(未示出)。当正常存储体刷新信号BK0_REF1至BK15_REF1被使能时，多个存储体BK0至BK15可刷新对应于计数地址CNT_ADD的字线，而当目标存储体刷新信号BK0_REF2至BK15_REF2被使能时，多个存储体BK0至BK15可刷新对应于目标地址TAR_ADD0至TAR_ADD15的字线。
在下文中，参照图8A至8I描述半导体器件的模式设定及基于模式设定的刷新操作。
图8A至8I示出图7中所示的半导体器件的刷新操作。
如参照图7所示，存储器件可设置为第一模式至第三模式之一，以及可以设置为或可以不设置为AR模式，以及可以设置为或可以不设置为第一目标刷新模式至第三目标刷新模式之一。下文中，提供一些操作模式的例子来描述存储器件的刷新操作。
在目标刷新操作中，以下描述前述的两个字线，即第(K-1)字线和第(K+1)字线，当检测到第K字线时，刷新第(K-1)字线及第(K+1)字线。附图可示出当正常存储体刷新信号BK0_REF1至BK15_REF1被使能时，对相对应的存储体执行正常刷新操作，以及当目标存储体刷新信号BK0_REF2至BK15_REF2被使能时，对相对应的存储体执行目标刷新操作。
图8A示出存储器件的刷新操作，其被设定为第一模式，并且未设定为AR模式或目标刷新模式。
每当以第一周期T1输入刷新命令801和802中的每个时，可对所有的多个存储体BK0至BK15执行一次正常刷新操作。
图8B示出存储器件的刷新操作，其被设定为第一模式及AR模式，并且未设定为目标刷新模式。
每当以第一周期T1输入刷新命令801和802中的每个时，可对所有的多个存储体BK0至BK15执行两次正常刷新操作。
图8C示出存储器件的刷新操作，其被设定为第二模式及AR模式，并且未设定为目标刷新模式。
根据第二模式及AR模式的常规设定，正常刷新操作应响应于第一刷新命令801在第二周期T2期间对多个存储体BK0至BK15中的一半BK0至BK7顺序地执行两次，然后，应响应于第二刷新命令802在第二周期T2期间对多个存储体BK0至BK15中的另外一半BK8至BK15顺序地执行两次。
然而，根据如图8C所示的本发明的实施例，在第二模式及AR模式中，每当刷新命令801和802中的每个以第二周期T2输入时，对所有的多个存储体BK0至BK15顺序地执行一次正常刷新操作。
在图8C所示的第二模式及AR模式中，每单个刷新命令经受正常刷新操作的存储体的数目与参照图2所述的第一模式相同，除了刷新命令的周期T1及T2之外。
这里，在描述中定义第一模式对于第二模式是更高模式，第二模式对于第一模式是更低模式。同样地，在描述中定义第二模式对于第三模式是更高模式，第三模式对于第二模式是更低模式。
尽管常规设定与本发明实施例之间在第二周期T2期间对多个存储体BK0至BK15的每单个刷新命令经受正常刷新操作的存储体数目存在差异，但是通过使在第二模式及AR模式之中每单个刷新命令经受正常刷新操作的存储体的数目与第一模式相同，常规设定与本发明实施例之间在两倍于第二周期T2的第一周期T1期间对所有的多个存储体BK0至BK15的正常刷新操作的总数彼此相同。
如上所述，根据本发明的实施例，可以通过使每单个刷新命令经受正常刷新操作的存储体的数目与更高模式相同来执行在更低模式及AR模式中的正常刷新操作。
图8D示出存储器件的刷新操作，其被设定为第二模式及第一目标刷新模式，并且未设定为AR模式。
对于第二模式及第一目标刷新模式，正常刷新操作及目标刷新操作中的每个应在为第二周期T2的两倍的第一周期T1期间对所有的多个存储体BK0至BK15执行一次。
然而，如上所述，在目标刷新操作期间，可分别对多个存储体BK0至BK15的每个中的相邻字线执行所述一对刷新操作，这意味着为了目标刷新操作应对所有的多个存储体BK0至BK15连续执行两次刷新操作。因此，根据参照图3所述的在第二模式中的正常操作的常规顺序，在第二模式中不能在第一周期T1期间对所有的多个存储体BK0至BK15执行一次目标刷新操作。
根据本发明的实施例，通过使每单个刷新命令经受正常刷新操作的存储体的数目在更低模式或第二模式中与更高模式或第一模式中相同，可以在第二模式中在第一周期T1期间对所有的多个存储体BK0至BK15执行一次目标刷新操作。
参见图8D，在第二模式及第一目标刷新模式中，响应于第二周期T2的第一刷新命令801对所有的多个存储体BK0至BK15顺序地执行一次正常刷新操作。图8D所示的在第二模式及第一目标刷新模式中响应于第一刷新命令801每单个刷新命令经受正常刷新操作的存储体的数目与参照图2描述的第一模式相同，除了刷新命令的周期T1及T2之外。
然后，可响应于第二周期T2的第二刷新命令802对多个存储体BK0至BK15顺序地执行一次第一目标刷新操作。例如，从多个存储体BK0至BK15中的每个检测到的字线分别是第K0至第K15字线，可响应于第二周期T2的第二刷新命令802而对多个存储体BK0至BK15的每个中的相邻第K(0-1)及第K(0+1)字线至第K(15-1)及第K(15+1)字线顺序地执行第一目标刷新操作。
在第一目标刷新模式中，应在第一周期T1期间对所有的多个存储体BK0至BK15连续执行两次刷新操作，如图8D所示。
如上所述，根据本发明的实施例，可以通过使每单个刷新命令经受正常刷新操作的存储体的数目与更高模式相同来执行在更低模式和目标刷新模式中的正常刷新操作。
图8E示出存储器件的刷新操作，其被设定为第三模式及AR模式，并且未设定为目标刷新模式。
根据第三模式与AR模式的常规设定，正常刷新操作应响应于第一刷新命令801在第三周期T3期间对多个存储体BK0至BK15的第一个四分之一BK0至BK3顺序地执行两次，然后响应于第二刷新命令802在第三周期T3期间对多个存储体BK0至BK15的第二个四分之一BK4至BK7顺序地执行两次，然后响应于第二刷新命令803在第三周期T3期间对多个存储体BK0至BK15的第三个四分之一BK8至BK11顺序地执行两次，然后响应于第二刷新命令804在第三周期T3期间对多个存储体BK0至BK15的第四个四分之一BK12至BK15顺序地执行两次。
然而，如根据图8E所示的本发明的实施例，在第三模式及AR模式中，正常刷新操作可响应于第一刷新命令801在第三周期T3期间对多个存储体BK0至BK15的一半BK0至BK7顺序地执行一次，然后响应于第二刷新命令802在第三周期T3期间对多个存储体BK0至BK15的另一半BK8至BK15顺序地执行一次。此外，正常刷新操作可响应于第一刷新命令803在第三周期T3期间对多个存储体BK0至BK15的一半BK0至BK7顺序地执行一次，然后响应于第二刷新命令804在第三周期T3期间对多个存储体BK0至BK15的另一半BK8至BK15顺序地执行一次。
在图8E所示的第三模式及AR模式中，每单个刷新命令经受正常刷新操作的存储体的数目与参照图3所示的第二模式相同，除了刷新命令的周期T2与T3之外。
尽管常规设定与本发明实施例之间在第三周期T3期间每单个刷新命令经受正常刷新操作的存储体的数目存在差异，但是通过使在第三模式及AR模式之中每单个刷新命令经受正常刷新操作的存储体的数目与第二模式相同，常规设定与本发明实施例之间在四倍于第三周期T3的第一周期T1期间对所有的多个存储体BK0至BK15的正常刷新操作的总数彼此相同。
如上所述，根据本发明的实施例，可通过使每单个刷新命令经受正常刷新操作的存储体的数目与更高模式(第二模式)相同来执行在更低模式(第三模式)及AR模式中的正常刷新操作。
图8F示出存储器件的刷新操作，其设定为第三模式、AR模式、以及第一目标刷新模式。
对于第三模式、AR模式、以及第一目标刷新模式，在为四倍的第三周期T3的第一周期T1期间，正常刷新操作应对所有的多个存储体BK0至BK15执行两次，目标刷新操作应对所有的多个存储体BK0至BK15执行一次。当在第三模式中设定AR模式与目标刷新模式时，可以使用作为第三模式的更高模式的第一模式与第二模式的正常操作的顺序。
参见图8F，以第三周期T3输入刷新命令801至804，当输入第一刷新命令801时，对多个存储体BK0至BK15顺序地执行正常刷新操作，当输入第二刷新命令802时，对多个存储体BK0至BK15顺序地执行正常刷新操作，当输入第三刷新命令803时，对多个存储体BK0至BK15的一半BK0至BK7顺序地执行目标刷新操作，以及当输入第四刷新命令804时，对多个存储体BK0至BK15的另一半BK8至BK15顺序地执行目标刷新操作。随后，当输入刷新命令时，可重复进行上述的操作。
换句话说，可响应于第一刷新命令801及第二刷新命令802在两个周期期间对多个存储体BK0至BK15顺序地执行两次刷新操作，这与第一模式相同，除了第一周期T1及第三周期T3之外。此外，可响应于第三刷新命令803及第四刷新命令804中的每个在单个周期期间对多个存储体BK0至BK15的各一半BK0至BK7及BK8至BK15顺序地执行刷新操作，这与第二模式相同，除了第二周期T2及第三周期T3之外。
因此，图8F所示的刷新操作可在第一周期T1期间满足对所有的多个存储体BK0至BK15的两次正常刷新操作，并且可满足对所有的多个存储体BK0至BK15的单次目标刷新操作，这在第三模式、AR模式、以及第一目标刷新模式中是所需的。
图8G示出存储器件的刷新操作，其设定为第三模式、AR模式、以及第二目标刷新模式。
对于第三模式、AR模式、以及第二目标刷新模式，在两倍的第一周期T1(2*T1)、即八倍的第三周期T3期间，应对所有的多个存储体BK0至BK15执行四次正常刷新操作，以及应对所有的多个存储体BK0至BK15执行一次目标刷新操作。当在第三模式中设定AR模式与目标刷新模式时，可以使用作为第三模式的更高模式的第一模式及第二模式的正常操作的顺序。
参见图8G，以第三周期T3输入刷新命令801至808。当输入第一刷新命令801时，可对多个存储体BK0至BK15顺序地执行正常刷新操作，以及当输入第二刷新命令802时，可对多个存储体BK0至BK15顺序地执行正常刷新操作。
当输入第三刷新命令803时，可对多个存储体BK0至BK15的一半BK0至BK7顺序地执行正常刷新操作，当输入第四刷新命令804时，可对多个存储体BK0至BK15的另一半BK8至BK15顺序地执行正常刷新操作。此外，当输入第五刷新命令805时，可对多个存储体BK0至BK15的一半BK0至BK7顺序地执行正常刷新操作，当输入第六刷新命令806时，可对多个存储体BK0至BK15的另一半BK8至BK15顺序地执行正常刷新操作。
当输入第七刷新命令807时，可对多个存储体BK0至BK15的一半BK0至BK7顺序地执行目标刷新操作，当输入第八刷新命令808时，可对多个存储体BK0至BK15的另一半BK8至BK15顺序地执行目标刷新操作。
换句话说，可响应于第一刷新命令801及第二刷新命令802在两个周期期间对多个存储体BK0至BK15顺序地执行两次刷新操作，这与第一模式相同，除了第一周期T1及第三周期T3之外。此外，可响应于第三刷新命令803至第八刷新命令808中的每个在单个周期期间对多个存储体BK0至BK15中的各一半BK0至BK7及BK8至BK15顺序地执行刷新操作，这与第二模式相同，除了第二周期T2及第三周期T3之外。
因此，图8G所示的刷新操作可在两倍的第一周期T1(2*T1)期间满足对所有的多个存储体BK0至BK15的四次正常刷新操作以及对所有的多个存储体BK0至BK15的单次目标刷新操作，这在第三模式、AR模式、以及第二目标刷新模式中是所需的。
图8H及8I示出存储器件的刷新操作，其设定为第三模式、AR模式、以及第三目标刷新模式。图8H示出存储器件响应于第一刷新命令801至第八刷新命令808的刷新操作，图8I示出存储器件响应于第九刷新命令809至第十六刷新命令816的刷新操作。
对于第三模式、AR模式、以及第三目标刷新模式，在四倍的第一周期T1(4*T1)、即16倍的第三周期T3期间，应对所有的多个存储体BK0至BK15执行八次正常刷新模式，并且应对所有的多个存储体BK0至BK15执行一次目标刷新操作。当在第三模式中设定AR模式与目标刷新模式时，可以使用作为第三模式的更高模式的第一模式及第二模式的正常操作的顺序。
参见图8H及8I，第一刷新命令801至第十六刷新命令816以第三周期T3输入。当输入第一刷新命令801时，可对多个存储体BK0至BK15顺序地执行正常刷新操作，当输入第二刷新命令802时，可对多个存储体BK0至BK15顺序地执行正常刷新操作。
当输入第三刷新命令803时，可对多个存储体BK0至BK15的一半BK0至BK7顺序地执行正常刷新操作，当输入第四刷新命令804时，可对多个存储体BK0至BK15的另一半BK8至BK15顺序地执行正常刷新操作。同样的，可响应于第五刷新命令805至第十四刷新命令814中的每个对多个存储体BK0至BK15的各一半BK0至BK7及BK8至BK15顺序地执行正常刷新操作。
可响应于第十五刷新命令815对多个存储体BK0至BK15的一半BK0至BK7顺序地执行目标刷新操作，并且可响应于第十六刷新命令816对多个存储体BK0至BK15的另一半BK8至BK15顺序地执行目标刷新操作。
换句话说，可响应于第一刷新命令801及第二刷新命令802在两个周期期间对多个存储体BK0至BK15顺序地执行两次刷新操作，这与第一模式相同，除了第一周期T1及第三周期T3之外。此外，可响应于第三刷新命令803至第十六刷新命令808中的每个在单个周期期间对多个存储体BK0至BK15的各一半BK0至BK7及BK8至BK15顺序地执行刷新操作，这与第二模式相同，除了第二周期T2及第三周期T3之外。
因此，如图8H及8I所示的刷新操作可在四倍的第一周期(4*T1)期间满足对所有的多个存储体BK0至BK15的八次正常刷新操作以及对所有的多个存储体BK0至BK15的单次目标刷新操作，这在第三模式、AR模式、以及第三目标刷新模式中是所需的。
如图8A至8H所示，图7所示的存储器件可设定为第二模式或第三模式，以及当设定高级模式及目标刷新模式中的一个或更多个时，可基于更高模式来执行满足所有的预定模式的刷新操作。具体而言，参见图8F至8H，当存储器件设定为第三模式时，高级模式及目标刷新模式的操作可通过灵活地使用第一模式及第二模式的操作来覆盖。
当刷新命令被输入预定的第一输入次数时，存储器件可在诸如第一模式一次对第一数目的存储体执行刷新操作。当在第一输入次数之后刷新命令被输入预定的第二输入次数时，存储器件可在诸如第二模式一次对第二数目的存储体执行刷新操作。当在第二输入次数之后刷新命令被输入预定的第三输入次数时，存储器件可执行目标刷新操作。
例如，参见图8F，刷新命令的第一输入次数可为2(对应于第一刷新命令801及第二刷新命令802)，刷新命令的第二输入次数可为2(对应于第三刷新命令803及第四刷新命令804)，以及刷新命令的第三输入次数可为2(对应于第三刷新命令803及第四刷新命令804)。
对于另一实例，参见图8G，刷新命令的第一输入次数可为2(对应于第一刷新命令801及第二刷新命令802)，刷新命令的第二输入次数可为6(对应于第三刷新命令803至第八刷新命令808)，以及刷新命令的第三输入次数可为2(对应于第七刷新命令807及第八刷新命令808)。
对于另一实例，参见图8H及图8I，刷新命令的第一输入次数可为2(对应于第一刷新命令801及第二刷新命令802)，刷新命令的第二输入次数可为14(对应于第三刷新命令803至第十六刷新命令816)，以及刷新命令的第三输入次数可为2(对应于第十五刷新命令815及第十六刷新命令816)。
刷新命令的第一输入次数至第三输入次数可根据存储器件的设计来改变，并且当可执行预定刷新模式时，方法是不相关的。虽然图8A至8H示出以四堆积刷新方案来操作的存储器件，但是存储器件可根据存储器件的设计以二堆积、八堆积或其他堆积刷新方案来操作，并不仅限于四堆积刷新方案。
图9是示出刷新控制区块750的框图。
参见图9，刷新控制区块750可包括刷新计数单元910，第一刷新控制单元920以及第二刷新控制单元930。
刷新计数单元910可对刷新命令REF被输入的次数进行计数，并且产生计数信息CNT_REF。当对应于目标刷新区段的目标刷新信号TR被禁止时，刷新计数单元910被初始化。因此，刷新计数单元910可初始化计数信息CNT_REF，并且从开始对再次输入刷新命令REF的次数进行计数。
第一刷新控制单元920可响应于刷新命令REF、计数信息CNT_REF及模式信息M1、M2、AR及TR1至TR3来控制多个存储体BK0至BK15的正常刷新操作。
第二刷新控制单元930可响应于刷新命令REF、计数信息CNT_REF及模式信息M1、M2、AR及TR1至TR3来控制多个存储体BK0至BK15的目标刷新操作。第二刷新控制单元930可在目标刷新区段开始时将目标刷新信号TR使能，以及在目标刷新区段结束时将目标刷新信号TR禁止。
在下文中，参照图8A至8I描述第一刷新控制单元920及第二刷新控制单元930的操作。
当在图8A中模式信息M1被使能、模式信息AR被禁止、及模式信息TR1至TR3被禁止时，第一刷新控制单元920可在每当刷新命令REF被输入时顺序地将正常存储体刷新信号BK0_REF1至BK15_REF1使能一次，并且第二刷新控制单元930可将正常存储体刷新信号BK0_REF1至BK15_REF1禁止。
当在图8B中模式信息M1被使能、模式信息AR被使能、及模式信息TR1至TR3被禁止时，第一刷新控制单元920可在每当刷新命令REF被输入时顺序地将正常存储体刷新信号BK0_REF1至BK15_REF1使能两次，并且第二刷新控制单元930可将正常存储体刷新信号BK0_REF1至BK15_REF1禁止。
当在图8C中模式信息M2被使能、模式信息AR被使能、及模式信息TR1至TR3被禁止时，第一刷新控制单元920可在每当刷新命令REF被输入时顺序地将正常存储体刷新信号BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1使能一次，并且第二刷新控制单元930可将正常存储体刷新信号BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1禁止。
当在图8D中模式信息M2被使能、模式信息AR被禁止、及模式信息TR1被使能时，第一刷新控制单元920可在每当刷新命令REF第一次输入时顺序地将正常存储体刷新信号BK0_REF1至BK15_REF1使能一次，并且第二刷新控制单元930可在每当刷新命令REF第二次输入时顺序地将目标存储体刷新信号BK0_REF2至BK15_REF2使能两次。
当在图8E中模式信息M3被使能、模式信息AR被禁止、及模式信息TR1至TR3被禁止时，第一刷新控制单元920可在每当刷新命令REF被输入时顺序地将正常存储体刷新信号BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1使能一次，并且第二刷新控制单元930可将正常存储体刷新信号BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1禁止。
当在图8F中模式信息M3被使能、模式信息AR被使能、及模式信息TR1被使能时，第一刷新控制单元920可在每当刷新命令REF被输入第一次及第二次时顺序地将正常存储体刷新信号BK0_REF1至BK15_REF1使能一次，并且第二刷新控制单元930可在每当刷新命令REF被输入第三次及第四次时顺序地将目标存储体刷新信号BK0_REF2至BK7_REF2或BK8_REF2至BK15_REF2使能两次。
当在图8G中模式信息M3被使能、模式信息AR被使能、及模式信息TR2被使能时，第一刷新控制单元920可在每当刷新命令REF被输入第一次及第二次时顺序地将正常存储体刷新信号BK0_REF1至BK15_REF1使能一次，以及在每当刷新命令REF被输入第三次至第六次时顺序地将正常存储体刷新信号BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1使能一次，并且第二刷新控制单元930可在每当刷新命令REF被输入第七次及第八次时顺序地将目标存储体刷新信号BK0_REF2至BK7_REF2或BK8_REF2至BK15_REF2使能两次。
当在图8H与8I中模式信息M3被使能、模式信息AR被使能、及模式信息TR3被使能时，第一刷新控制单元920可在每当刷新命令REF被输入第一次及第二次时顺序地将正常存储体刷新信号BK0_REF1至BK15_REF1使能一次，以及在每当刷新命令REF被输入第三次至第十四次时顺序地将正常存储体刷新信号BK0_REF1至BK7_REF1或BK8_REF1至BK15_REF1使能一次，并且第二刷新控制单元930可在每当刷新命令REF被输入第十五次及第十六次时顺序地将目标存储体刷新信号BK0_REF2至BK7_REF2或BK8_REF2至BK15_REF2使能两次。
图10是示出根据本发明实施例的存储系统的框图。
参见图10，存储系统可以包括存储器控制器1010及存储器件1020。
存储器控制器1010可通过输入命令CMD及地址ADD至存储器件1020来控制存储器件1020的操作，并且在读取与写入操作期间与存储器件1020交换数据DATA。存储器件1020可通过传送命令CMD与地址ADD至存储器件1020来设定刷新模式，并且可通过发送命令CMD而将刷新命令施加至存储器件1020。由于在刷新操作期间使用了通过存储器件1020在内部产生的计数地址CNT_ADD，因此存储器控制器1010不需要发送地址ADD至存储器件1020。
存储器件1020通过接收命令CMD及地址ADD来设定刷新模式。存储器件1020响应于经由来自存储器控制器1010的命令CMD而施加的刷新命令来执行刷新操作。用于执行刷新操作的方法基于预定刷新模式M1、M2、AR及TR1至TR3来确定。当存储器件1020设定为第一模式时，存储器控制器1010可在第一周期输入刷新命令，当存储器件1020设定为第二模式时，存储器控制器1010可在第二周期输入刷新命令，当存储器件1020设定为第三模式时，存储器控制器1010可在第三周期输入刷新命令。当从存储器控制器1010施加读取/写入命令时，存储器件1020与存储器控制器1010交换数据DATA。
存储器件1020可通过灵活地控制要一次刷新的存储体的数目来满足来自外部设备的刷新操作要求，并且对在内部易受损的字线额外地执行目标刷新操作。
根据本发明的实施例，可以灵活地控制一次执行刷新操作的存储区块的数目。
此外，根据本发明的实施例，可以对每个存储区块执行预定数目的刷新操作，以对应于由外部设备设置的存储区块的数目的条件，此外，可以通过灵活地控制一次执行刷新操作的存储区块的数目来执行目标刷新操作。
虽然已经结合具体的实施例描述了本发明，但是实施例不意在进行限制，而是描述性的。此外，应注意，在不脱离所附权利要求所限定的本发明的范围的情况下，本发明可以采用各种方式通过替换、变化和修改由本领域技术人员来实现。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储器件，包括：
多个存储区块；
地址计数区块，适于产生计数地址，所述计数地址在所有的存储区块都被刷新时改变；
目标地址发生区块，适于产生目标地址，所述目标地址为所述存储区块中的需要额外刷新操作的字线的地址；以及
刷新控制区块，适于在刷新命令被输入第一次数时控制第一数目的存储区块被刷新，以及在所述刷新命令被输入第二次数时控制第二数目的存储区块被刷新，
其中，所述刷新控制区块控制与所述计数地址和所述目标地址中的一个或更多个相对应的字线。
技术方案2.如技术方案1所述的存储器件，其中，所述刷新控制区块基于在第一周期期间对所述存储区块中的每个存储区块执行所述目标刷新操作的第一预定次数来设定所述第一次数和所述第二次数。
技术方案3.如技术方案1所述的存储器件，其中，当第一预定次数设定为1/N时，所述刷新控制区块在与第一周期的N倍一样长相对应的时间期间控制所述存储区块中的每个存储区块被目标刷新一次，其中N为自然数。
技术方案4.如技术方案1所述的存储器件，其中，所述目标地址是数据保持时间短于其他字线的数据保持时间的字线的地址。
技术方案5.如技术方案4所述的存储器件，其中，所述目标地址是与激活次数超过参考次数、或激活频率超过参考频率、或激活时间超过参考时间的字线相邻的字线的地址。
技术方案6.如技术方案3所述的存储器件，其中，当所述第一预定次数设定为0时，所述刷新控制区块控制不执行所述目标刷新操作。
技术方案7.如技术方案1所述的存储器件，其中，所述刷新控制区块包括：
刷新计数单元，适于对所述刷新命令被输入的次数进行计数，以及产生计数信息；
第一刷新控制单元，适于响应于所述刷新命令来控制与所述计数地址相对应的字线被刷新；以及
第二刷新控制单元，适于在所述计数信息对应于与所述第一次数或所述第二次数相同的第三次数时产生对应于目标刷新区段的目标刷新信号，并且响应于所述刷新命令来控制与所述目标地址相对应的字线被刷新，
其中，所述第一刷新控制单元及所述第二刷新控制单元在所述计数信息对应于所述第一次数时控制所述第一数目的存储区块被刷新，以及在所述计数信息对应于所述第二次数时控制所述第二数目的存储区块被刷新。
技术方案8.如技术方案7所述的存储器件，其中，所述刷新计数单元在所述目标刷新信号被禁止时初始化。
技术方案9.如技术方案2所述的存储器件，其中，所述预定次数是在所述第一周期期间对所述存储区块中的每个存储区块执行所述目标刷新操作的平均次数。
技术方案10.一种存储器件，包括：
多个存储区块；
模式设定区块，适于在存储器控制器的控制下设定第一模式或第二模式，所述第一模式或所述第二模式分别用于一次刷新第一数目的存储区块或比所述第一数目的存储区块更少的第二数目的存储区块；以及
刷新控制区块，适于在由所述模式设定区块设定所述第二模式时，当刷新命令输入时控制所述第一数目的存储区块被刷新，
其中，所述刷新控制块控制与所述存储区块被刷新时改变的计数地址相对应的字线被刷新，以及在目标刷新操作期间控制与目标地址相对应的字线被刷新，所述目标地址是需要额外刷新操作的字线的地址。
技术方案11.如技术方案10所述的存储器件，其中，当所述存储区块中的每个存储区块被目标刷新的第一预定次数设定为1/N且在所述第一模式中输入所述刷新命令时，所述刷新控制区块在与第一周期的N倍一样长相对应的时间期间控制所述存储区块中的每个存储区块被目标刷新一次，其中N为自然数。
技术方案12.如技术方案11所述的存储器件，
其中，所述模式设定区块设定第三模式，所述第三模式用于一次刷新比所述第二数目的存储区块更少的第三数目的存储区块，以及
其中，在由所述模式设定区块设定所述第三模式时，所述刷新控制区块在所述刷新命令被输入第一次数时控制所述第一数目的存储区块被刷新，以及在所述刷新命令被输入第二次数时控制所述第二数目的存储区块被刷新。
技术方案13.如技术方案12所述的存储器件，
其中，所述刷新命令在所述第一模式中在所述第一周期输入，
其中，所述刷新命令在所述第二模式中在比所述第一周期更短的第二周期输入；以及
其中，所述刷新命令在所述第三模式中在比所述第二周期更短的第三周期输入。
技术方案14.如技术方案12所述的存储器件，其中，所述刷新控制区块随着所述第一预定次数的增加而增加所述第一次数的数目，以及随着所述第一预定次数的减少而增加所述第二次数的数目。
技术方案15.如技术方案14所述的存储器件，其中，所述刷新控制区块在所述第三模式中当所述第一预定次数设定为0时控制不执行所述目标刷新操作，并且当所述刷新命令被输入时控制所述第二数目的存储区块被刷新。
技术方案16.如技术方案10所述的存储器件，其中，所述目标地址是数据保持时间短于其他字线的数据保持时间的字线的地址。
技术方案17.如技术方案16所述的存储器件，其中，所述目标地址是与激活次数超过参考次数、或激活频率超过参考频率、或激活时间超过参考时间的字线相邻的字线的地址。
技术方案18.如技术方案10所述的存储器件，其中，所述刷新控制区块包括：
刷新计数单元，适于对所述刷新命令被输入的次数进行计数，以及产生计数信息；
第一刷新控制单元，适于响应于所述刷新命令来控制与所述计数地址相对应的字线被刷新；以及
第二刷新控制单元，适于在所述计数信息对应于与所述第一次数或所述第二次数相同的第三次数时产生对应于目标刷新区段的目标刷新信号，并且响应于所述刷新命令来控制与所述目标地址相对应的字线被刷新，
其中，所述第一刷新控制单元及所述第二刷新控制单元在所述计数信息对应于所述第一次数时控制所述第一数目的存储区块被刷新，以及在所述计数信息对应于所述第二次数时控制所述第二数目的存储区块被刷新。
技术方案19.如技术方案17所述的存储器件，其中，所述刷新计数单元在所述目标刷新信号被禁止时初始化。
技术方案20.如技术方案13所述的存储器件，
其中，所述第一数目与所述存储区块的数目相同，
其中，所述第二数目与所述存储区块的数目的一半相同，
其中，所述第三数目与所述存储区块的数目的四分之一相同，
其中，所述第二周期与所述第一周期的一半相同，以及
其中，所述第三周期与所述第二周期的一半相同。
技术方案21.一种存储系统，包括：
存储器件，包括多个存储区块，其中，所述存储器件基于输入的设定信息而被设定为第一模式或第二模式，所述第一模式或所述第二模式分别用于一次刷新第一数目的存储区块或比所述第一数目的存储区块更少的第二数目的存储区块，并且在设定所述第二模式时，当刷新命令被输入时刷新所述第一数目的存储区块，以及在目标刷新操作期间，刷新与所述存储区块被刷新时改变的计数地址相对应的字线，以及刷新与目标地址相对应的字线，所述目标地址是需要额外刷新操作的字线的地址；以及
存储器控制器，其输入所述设定信息至所述存储器件，并且当所述存储器件设定为所述第一模式时在第一周期输入所述刷新命令，以及当所述存储器件设定为所述第二模式时在比所述第一周期更短的第二周期输入所述刷新命令。
技术方案22.如技术方案21所述的存储系统，当所述存储区块中的每个在所述第一周期期间被目标刷新的第一预定次数设定为1/N时，在所述刷新命令在所述第一模式中被输入的情况下，所述存储器件在与第一周期的N倍一样长相对应的时间期间控制所述存储区块中的每个存储区块被目标刷新一次，其中N为自然数。
技术方案23.如技术方案22所述的存储系统，其中，所述存储器件进一步设定第三模式，所述第三模式用于一次刷新比所述第二数目的存储区块更少的第三数目的存储区块，并且在由所述模式设定区块设定所述第三模式时，当所述刷新命令被输入第一次数时刷新所述第一数目的存储区块，以及当所述刷新命令被输入第二次数时刷新所述第二数目的存储区块。
技术方案24.如技术方案23所述的存储系统，其中，当所述存储器件被设定为所述第三模式时，所述存储器控制器在比所述第二周期更短的第三周期输入所述刷新命令。
技术方案25.如技术方案24所述的存储系统，其中，所述存储器件随着所述第一预定次数的增加而增加所述第一次数的数目，以及随着所述第一预定次数的减少而增加所述第二次数的数目。

Claims (25)

1.一种存储器件，包括：
多个存储区块；
地址计数区块，适于产生计数地址，所述计数地址在所有的存储区块都被刷新时改变；
目标地址发生区块，适于产生目标地址，所述目标地址为所述存储区块中的需要额外刷新操作的字线的地址；以及
刷新控制区块，适于在刷新命令被输入第一次数时控制第一数目的存储区块被刷新，以及在所述刷新命令被输入第二次数时控制第二数目的存储区块被刷新，
其中，所述刷新控制区块控制与所述计数地址相对应的字线被刷新，并且当执行目标刷新操作时，控制与所述目标地址相对应的字线被刷新。
2.如权利要求1所述的存储器件，其中，所述刷新控制区块基于在第一周期期间对所述存储区块中的每个存储区块执行所述目标刷新操作的第一预定次数来设定所述第一次数和所述第二次数。
3.如权利要求2所述的存储器件，其中，当第一预定次数设定为1/N时，所述刷新控制区块在与第一周期的N倍一样长相对应的时间期间控制所述存储区块中的每个存储区块被目标刷新一次，其中N为自然数。
4.如权利要求1所述的存储器件，其中，所述目标地址是数据保持时间短于其他字线的数据保持时间的字线的地址。
5.如权利要求4所述的存储器件，其中，所述目标地址是与激活次数超过参考次数、或激活频率超过参考频率、或激活时间超过参考时间的字线相邻的字线的地址。
6.如权利要求3所述的存储器件，其中，当所述第一预定次数设定为0时，所述刷新控制区块控制不执行所述目标刷新操作。
7.如权利要求1所述的存储器件，其中，所述刷新控制区块包括：
刷新计数单元，适于对所述刷新命令被输入的次数进行计数，以及产生计数信息；
第一刷新控制单元，适于响应于所述刷新命令来控制与所述计数地址相对应的字线被刷新；以及
第二刷新控制单元，适于在所述计数信息对应于与所述第一次数或所述第二次数相同的第三次数时产生对应于目标刷新区段的目标刷新信号，并且响应于所述刷新命令来控制与所述目标地址相对应的字线被刷新，
其中，所述第一刷新控制单元及所述第二刷新控制单元在所述计数信息对应于所述第一次数时控制所述第一数目的存储区块被刷新，以及在所述计数信息对应于所述第二次数时控制所述第二数目的存储区块被刷新。
8.如权利要求7所述的存储器件，其中，所述刷新计数单元在所述目标刷新信号被禁止时初始化。
9.如权利要求2所述的存储器件，其中，所述预定次数是在所述第一周期期间对所述存储区块中的每个存储区块执行所述目标刷新操作的平均次数。
10.一种存储器件，包括：
多个存储区块；
模式设定区块，适于在存储器控制器的控制下设定第一模式或第二模式，所述第一模式或所述第二模式分别用于一次刷新第一数目的存储区块或比所述第一数目的存储区块更少的第二数目的存储区块；以及
刷新控制区块，适于在由所述模式设定区块设定所述第二模式时，当刷新命令输入时控制所述第一数目的存储区块被刷新，
其中，所述刷新控制区块控制与所述存储区块被刷新时改变的计数地址相对应的字线被刷新，以及在目标刷新操作期间控制与目标地址相对应的字线被刷新，所述目标地址是需要额外刷新操作的字线的地址。
11.如权利要求10所述的存储器件，其中，当所述存储区块中的每个存储区块被目标刷新的第一预定次数设定为1/N且在所述第一模式中输入所述刷新命令时，所述刷新控制区块在与第一周期的N倍一样长相对应的时间期间控制所述存储区块中的每个存储区块被目标刷新一次，其中N为自然数。
12.如权利要求11所述的存储器件，
其中，所述模式设定区块设定第三模式，所述第三模式用于一次刷新比所述第二数目的存储区块更少的第三数目的存储区块，以及
其中，在由所述模式设定区块设定所述第三模式时，所述刷新控制区块在所述刷新命令被输入第一次数时控制所述第一数目的存储区块被刷新，以及在所述刷新命令被输入第二次数时控制所述第二数目的存储区块被刷新。
13.如权利要求12所述的存储器件，
其中，所述刷新命令在所述第一模式中在所述第一周期输入，
其中，所述刷新命令在所述第二模式中在比所述第一周期更短的第二周期输入；以及
其中，所述刷新命令在所述第三模式中在比所述第二周期更短的第三周期输入。
14.如权利要求12所述的存储器件，其中，所述刷新控制区块随着所述第一预定次数的增加而增加所述第一次数的数目，以及随着所述第一预定次数的减少而增加所述第二次数的数目。
15.如权利要求14所述的存储器件，其中，所述刷新控制区块在所述第三模式中当所述第一预定次数设定为0时控制不执行所述目标刷新操作，并且当所述刷新命令被输入时控制所述第二数目的存储区块被刷新。
16.如权利要求10所述的存储器件，其中，所述目标地址是数据保持时间短于其他字线的数据保持时间的字线的地址。
17.如权利要求16所述的存储器件，其中，所述目标地址是与激活次数超过参考次数、或激活频率超过参考频率、或激活时间超过参考时间的字线相邻的字线的地址。
18.如权利要求12所述的存储器件，其中，所述刷新控制区块包括：
刷新计数单元，适于对所述刷新命令被输入的次数进行计数，以及产生计数信息；
第一刷新控制单元，适于响应于所述刷新命令来控制与所述计数地址相对应的字线被刷新；以及
第二刷新控制单元，适于在所述计数信息对应于与所述第一次数或所述第二次数相同的第三次数时产生对应于目标刷新区段的目标刷新信号，并且响应于所述刷新命令来控制与所述目标地址相对应的字线被刷新，
其中，所述第一刷新控制单元及所述第二刷新控制单元在所述计数信息对应于所述第一次数时控制所述第一数目的存储区块被刷新，以及在所述计数信息对应于所述第二次数时控制所述第二数目的存储区块被刷新。
19.如权利要求18所述的存储器件，其中，所述刷新计数单元在所述目标刷新信号被禁止时初始化。
20.如权利要求13所述的存储器件，
其中，所述第一数目与所述存储区块的数目相同，
其中，所述第二数目与所述存储区块的数目的一半相同，
其中，所述第三数目与所述存储区块的数目的四分之一相同，
其中，所述第二周期与所述第一周期的一半相同，以及
其中，所述第三周期与所述第二周期的一半相同。
21.一种存储系统，包括：
存储器件，包括多个存储区块，其中，所述存储器件基于输入的设定信息而被设定为第一模式或第二模式，所述第一模式或所述第二模式分别用于一次刷新第一数目的存储区块或比所述第一数目的存储区块更少的第二数目的存储区块，并且在设定所述第二模式时，当刷新命令被输入时刷新所述第一数目的存储区块，以及在目标刷新操作期间，刷新与所述存储区块被刷新时改变的计数地址相对应的字线，以及刷新与目标地址相对应的字线，所述目标地址是需要额外刷新操作的字线的地址；以及
存储器控制器，其输入所述设定信息至所述存储器件，并且当所述存储器件设定为所述第一模式时在第一周期输入所述刷新命令，以及当所述存储器件设定为所述第二模式时在比所述第一周期更短的第二周期输入所述刷新命令。
22.如权利要求21所述的存储系统，当所述存储区块中的每个在所述第一周期期间被目标刷新的第一预定次数设定为1/N时，在所述刷新命令在所述第一模式中被输入的情况下，所述存储器件在与第一周期的N倍一样长相对应的时间期间控制所述存储区块中的每个存储区块被目标刷新一次，其中N为自然数。
23.如权利要求22所述的存储系统，其中，所述存储器件进一步被设定为第三模式，所述第三模式用于一次刷新比所述第二数目的存储区块更少的第三数目的存储区块，并且在由模式设定区块设定所述第三模式时，当所述刷新命令被输入第一次数时刷新所述第一数目的存储区块，以及当所述刷新命令被输入第二次数时刷新所述第二数目的存储区块。
24.如权利要求23所述的存储系统，其中，当所述存储器件被设定为所述第三模式时，所述存储器控制器在比所述第二周期更短的第三周期输入所述刷新命令。
25.如权利要求24所述的存储系统，其中，所述存储器件随着所述第一预定次数的增加而增加所述第一次数的数目，以及随着所述第一预定次数的减少而增加所述第二次数的数目。
CN201510164878.3A 2014-09-11 2015-04-09 存储器件及包括存储器件的存储系统 Active CN106158004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0120243 2014-09-11
KR1020140120243A KR102204240B1 (ko) 2014-09-11 2014-09-11 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN106158004A CN106158004A (zh) 2016-11-23
CN106158004B true CN106158004B (zh) 2020-12-29

Family

ID=55455358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510164878.3A Active CN106158004B (zh) 2014-09-11 2015-04-09 存储器件及包括存储器件的存储系统

Country Status (4)

Country Link
US (2) US9349430B2 (zh)
KR (1) KR102204240B1 (zh)
CN (1) CN106158004B (zh)
TW (1) TWI651735B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102419535B1 (ko) 2016-03-18 2022-07-13 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) * 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102436992B1 (ko) 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10991413B2 (en) * 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger
US10937468B2 (en) 2019-07-03 2021-03-02 Micron Technology, Inc. Memory with configurable die powerup delay
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) * 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11853617B2 (en) * 2021-09-07 2023-12-26 Micron Technology, Inc. Managing write disturb based on identification of frequently-written memory units
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN115954026B (zh) * 2023-03-10 2023-07-28 长鑫存储技术有限公司 刷新次数确定方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174418B2 (en) * 2003-04-30 2007-02-06 Hynix Semiconductor Inc. Semiconductor memory device for enhancing refresh operation in high speed data access
US20130016574A1 (en) * 2011-07-15 2013-01-17 Jung-Sik Kim Semiconductor memory device having improved refresh characteristics
CN103680598A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 存储器和包括存储器的存储系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618858B1 (ko) 2004-08-31 2006-08-31 삼성전자주식회사 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
JP5019410B2 (ja) * 2005-03-04 2012-09-05 ルネサスエレクトロニクス株式会社 半導体記憶装置及びその動作方法
KR100644221B1 (ko) * 2005-07-19 2006-11-10 삼성전자주식회사 반복 리프레쉬를 구동하는 리프레쉬 제어회로 및 이를포함하는 반도체 메모리 장치
US7266032B2 (en) * 2005-09-30 2007-09-04 Infineon Technologies Ag Memory device having low Vpp current consumption
JP2012022751A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR102020905B1 (ko) 2012-04-10 2019-09-11 삼성전자주식회사 집중 어드레스 캐어링 방법 및 집중 어드레스 캐어링 기능을 갖는 메모리 시스템
KR102011796B1 (ko) 2012-08-30 2019-08-20 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102118520B1 (ko) * 2013-08-09 2020-06-04 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174418B2 (en) * 2003-04-30 2007-02-06 Hynix Semiconductor Inc. Semiconductor memory device for enhancing refresh operation in high speed data access
US20130016574A1 (en) * 2011-07-15 2013-01-17 Jung-Sik Kim Semiconductor memory device having improved refresh characteristics
CN103680598A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 存储器和包括存储器的存储系统

Also Published As

Publication number Publication date
US9627025B2 (en) 2017-04-18
US20160078918A1 (en) 2016-03-17
US9349430B2 (en) 2016-05-24
TW201611033A (zh) 2016-03-16
US20160232960A1 (en) 2016-08-11
TWI651735B (zh) 2019-02-21
CN106158004A (zh) 2016-11-23
KR20160030716A (ko) 2016-03-21
KR102204240B1 (ko) 2021-01-19

Similar Documents

Publication Publication Date Title
CN106158004B (zh) 存储器件及包括存储器件的存储系统
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
CN106710621B (zh) 刷新控制电路及包括其的存储器件
CN105989870B (zh) 存储器件和包括存储器件的存储系统
US20210166752A1 (en) Apparatuses and methods for distributed targeted refresh operations
US9691466B1 (en) Memory device including refresh controller
US9165634B2 (en) Semiconductor memory device and refresh control system
US9190139B2 (en) Memory and memory system including the same
US9286157B2 (en) Address detection circuit and memory including the same
US9396786B2 (en) Memory and memory system including the same
US9123447B2 (en) Memory, memory system including the same and method for operating memory
US9437275B2 (en) Memory system and method for operating the same
US10020073B2 (en) Memory device and operating method thereof
KR20180114712A (ko) 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
CN105654983B (zh) 半导体器件及包括半导体器件的存储系统
US20150085563A1 (en) Memory and memory system including the same
US11373697B2 (en) Semiconductor memory device having plurality of address storing circuits for storing sampling address as latch addresses and a duplication decision circuit, and method of refreshing operation
KR20120012056A (ko) 메모리장치
KR20210002945A (ko) 반도체 메모리 장치 및 메모리 시스템
CN105845169B (zh) 半导体器件及其驱动方法
US12046270B2 (en) Memory and operation method of the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant