CN103680598A

CN103680598A - 存储器和包括存储器的存储系统

Info

Publication number: CN103680598A
Application number: CN201310253742.0A
Authority: CN
Inventors: 宋清基
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2012-08-31
Filing date: 2013-06-24
Publication date: 2014-03-26
Anticipated expiration: 2033-06-24
Also published as: TW201413734A; TWI611422B; US9030897B2; US20140063995A1; CN103680598B

Abstract

一种存储器，所述存储器可以包括：第一存储体，所述第一存储体被配置成包括第一字线至第N字线，并且包括第一冗余字线至第M冗余字线以替换在第一字线至第N字线之中的M数目个字线；第二存储体，所述第二存储体被配置成包括第一字线至第N字线，并且包括第一冗余字线至第M冗余字线以替换在第一字线至第N字线之中的M数目个字线；以及控制电路，所述控制电路被配置成在第一模式下操作期间，第一存储体和第二存储体之中被选中的存储体中的第一字线至第N字线之中的与输入地址相对应的字线用第一冗余字线至第M冗余字线之中的第K（1≤K≤M）冗余字线来替换的情况下，将与被选中的存储体的第K冗余字线相邻的至少一个相邻字线激活。

Description

存储器和包括存储器的存储系统

相关申请的交叉引用

本申请要求2012年8月31日提交的申请号为10-2012-0096561的韩国专利申请的优先权，其全部内容通过引用合并于此。

另外，本申请要求2012年8月31日提交的申请号为10-2012-0096601的韩国专利申请的优先权，其全部内容通过引用合并于此

技术领域

本发明的示例性实施例涉及一种存储器和包括所述存储器的存储系统，所述存储器可以防止由于在存储器单元中的字线干扰引起的储存数据的恶化。

背景技术

由于存储器的集成度增大，所以包括在存储器中的多个字线之间的间隔减小。由于字线之间的间隔减小，所以相邻的字线之间的耦合效应增加。

每当数据被输入到存储器单元和从存储器单元输出时，字线在激活状态和非激活状态之间切换。在这点上，由于如上所述在相邻的字线之间的耦合效应增加，所以与频繁被激活的字线相邻的字线连接的存储器单元的数据被破坏。这种破坏被称作字线干扰。由于字线干扰，所以会担忧在存储器单元被刷新之前存储器单元的数据会被破坏。

图1是说明字线干扰和说明包括在存储器中的单元阵列的局部的示图。

在图1中，‘WLL’表示具有大量激活次数的字线，并且‘WLL-1’和‘WLL+1’表示与‘WLL’相邻的字线，即，与具有大量激活次数的字线相邻的字线。此外，‘CL’表示与字线‘WLL’连接的存储器单元，‘CL-1’表示与字线‘WLL-1’连接的存储器单元，以及‘CL+1’表示与字线‘WLL+1’连接的存储器单元。各个存储器单元‘CL’、‘CL-1’、以及‘CL+1’包括单元晶体管TL、TL-1以及TL+1和单元电容器CAPL、CAPL-1以及CAPL+1。

在图1中，当字线‘WLL’被激活或去激活时，字线‘WLL-1’和‘WLL+1’的电压由于在字线‘WLL’、‘WLL-1’以及‘WLL+1’之中发生的耦合效应而增大或减小，并且会影响到单元电容器CAPL-1和CAPL+1的电荷量。因此，字线‘WLL’在激活状态和去激活状态之间频繁切换导致储存在包括在存储器单元‘CL-1’和‘CL+1’中的单元电容器CAPL-1和CAPL+1中的电荷量的改变增大，使得存储器单元‘CL-1’和‘CL+1’的数据会恶化。

此外，由于电磁波（当字线在激活状态和去激活状态之间切换时产生）向或从与相邻的字线连接的存储器单元的单元电容器中引入或释放电子，所以会破坏数据。

发明内容

各种示例性实施例涉及可以包括多个存储体的存储器和存储系统，其中，与被激活等于或者大于参考数目的次数的字线相邻的字线被激活以刷新与他们自身连接的存储器单元，由此，防止对与相邻字线连接的存储器单元的字线干扰。

此外，各种示例性实施例涉及可以包括多个存储体的存储器和存储系统，其中，即使当字线（被激活等于或大于参考数目的次数）是替换正常字线的冗余字线时，也可以防止对连接至与冗余字线相邻的字线的存储器单元的字线干扰。

此外，各种示例性实施例涉及一种存储系统，所述存储系统可以包括多个存储体，其中，即使在多个正常字线组用多个冗余字线组来替换、并且被激活等于或大于参考数目的次数的正常字线用冗余字线来替换的情况下，可以防止对连接至与冗余字线相邻的字线的存储器单元的字线干扰。

在一个实施例中，存储器可以包括第一存储体，所述第一存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以替换第一字线至第N字线之中的M数目个字线；第二存储体，所述第二存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以在第一字线至第N字线之中替换M数目个字线；以及控制电路，所述控制电路被配置成：在第一模式下操作期间，在第一存储体和第二存储体之中被选中的存储体中的第一字线至第N字线之中的与输入地址相对应的字线用第一冗余字线至第M冗余字线之中的第K（1≤K≤M）冗余字线来替换的情况下，响应于被选中的存储体的激活信号而将与被选中的存储体的第K冗余字线相邻的至少一个相邻字线激活。

在一个实施例中，一种存储器可以包括：第一存储体，所述第一存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以替换第一字线至第N字线之中的M数目个字线；第二存储体，所述第二存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以替换第一字线至第N字线之中的M数目个字线；以及控制电路，所述控制电路被配置成：在第一模式下操作期间，在第一存储体和第二存储体之中选被中的存储体中的第一字线至第N字线之中的与输入的地址相对应的字线与第一冗余字线相邻情况下，响应于被选中的存储体的激活信号而将第一冗余字线至第M冗余字线中的与对应于输入地址的字线相邻的至少一个相邻字线激活。

在一个实施例中，一种存储系统可以包括存储器和存储器控制器，所述存储器被配置成包括：第一存储体，所述第一存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以替换第一字线至第N字线之中的M数目个字线；以及第二存储体，所述第二存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以替换第一字线至第N字线之中的M数目个字线，其中，所述存储器被配置成：在第一模式下操作期间，在第一存储体和第二存储体之中被选中的存储体中的第一字线至第N字线之中的与输入地址相对应的字线用第一冗余字线至第M冗余字线之中的第K（1≤K≤M）冗余字线来替换的情况下，响应于被选中的存储器的激活信号而将与第K冗余字线相邻的至少一个相邻字线激活；所述存储器控制器被配置成：在第一模式下操作期间，响应于对第一存储体的第一字线至第N字线的激活次数和第二存储体的第一字线至第N字线的激活次数计数的结果，而将与被选中的存储体的第一字线至第N字线之中的激活次数等于或大于参考数目的字线相对应的地址输入到存储器。

在一个实施例中，一种存储系统可以包括存储器和存储器控制器，所述存储器被配置成包括：第一存储体，所述第一存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，第一冗余字线至第M冗余字线用以替换第一字线至第N字线之中的M数目个字线；以及第二存储体，所述第二存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，第一冗余字线至第M冗余字线用以替换在第一字线至第N字线之中的M数目个字线，其中，存储器被配置成：在第一模式下操作期间，在第一存储体和第二存储体之中被选中的存储体中的第一字线至第N字线之中与输入地址相对应的字线与第一冗余字线相邻的情况下，响应于被选中的存储体的激活信号而将第一冗余字线至第M冗余字线之中的与对应于输入地址的字线相邻的至少一个相邻字线激活；所述存储器控制器被配置成：在第一模式下操作期间，响应于对第一存储体的第一字线至第N字线的激活次数和第二存储体的第一字线至第N字线的激活次数计数的结果，而将被选中的存储体的第一字线至第N字线之中的与激活次数等于或大于参考数目的字线相对应的地址输入到存储器。

在一个实施例中，一种存储器可以包括：第一字线组至第N字线组，每个字线组被配置成包括多个字线；第一冗余字线组至第M冗余字线组，每个冗余字线组被配置成包括多个冗余字线以替换第一字线组至第N字线组之中的M数目个字线组；以及控制电路，所述控制电路被配置成：在第一模式下，在第一字线组至第N字线组之中的包括了与输入地址相对应的字线的字线组用第一冗余字线组至第M冗余字线组之中的第K（1≤K≤M）冗余字线组来替换的情况下，响应于激活信号而将与第K冗余字线组中的多个冗余字线之中的替换与输入地址相对应的字线的冗余字线相邻的至少一个相邻字线激活。

在一个实施例中，一种存储器可以包括：第一字线组至第N字线组，每个字线组被配置成包括多个字线；第一冗余字线组至第M冗余字线组，每个冗余字线组被配置成包括多个冗余字线以替换第一字线组至第N字线组之中的M数目个字线组；冗余控制块，所述冗余控制块被配置成：产生第一冗余信号至第M冗余信号，并且在第一字线组至第N字线组之中的包括了与输入的地址相对应的字线的字线组用第一冗余字线组至第M冗余字线组之中的第K（1≤K≤M）冗余字线组来替换的情况下，响应于输入地址的部分而将在第一冗余信号至第M冗余信号之中的与第K冗余字线组相对应的第K冗余信号激活；相邻激活控制块，所述相邻激活控制块被配置成：在第一模式下，在包括了与输入的地址相对应的字线的字线组用第K冗余字线组来替换的情况下，将至少一个相邻控制信号激活；以及字线控制块，所述字线控制块被配置成：在第一模式下，在包括了与输入的地址相对应的字线的字线组用第K冗余字线组来替换的情况下，响应于激活信号和第K冗余信号以及相邻控制信号而将与替换与输入地址相对应的字线的冗余字线相邻的至少一个相邻字线激活。

在一个实施例中，一种存储系统可以包括存储器和存储器控制器，所述存储器被配置成包括：第一字线组至第N字线组，每个字线组被配置成包括多个字线；第一冗余字线组至第M冗余字线组，每个冗余字线组被配置成包括多个冗余字线来替换第一字线组至第N字线组之中的M数目个字线组，其中，所述存储器被配置成：在第一模式下，在第一字线组至第N字线组之中的包括了与输入地址相对应的字线的字线组用第一冗余字线组至第M冗余字线组之中的第K（1≤K≤M）冗余字线组来替换的情况下，响应于激活信号而将与所述第K冗余字线组的多个冗余字线之中的替换与输入地址相对应的字线的冗余字线相邻的至少一个相邻字线激活；并且所述存储器控制器被配置成：在第一模式下，响应于对第一字线组至第N字线组中的多个字线的激活次数计数的结果，而将与第一字线组至第N字线组的多个字线之中的激活次数等于或大于参考数目的字线相对应的地址输入到存储器。

在一个实施例中，一种存储系统可以包括存储器和存储器控制器，其中，所述存储器被配置成包括：第一字线组至第N字线组，每个字线组被配置成包括多个字线；第一冗余字线组至第M冗余字线组，每个冗余字线组被配置成包括多个冗余字线以替换第一字线组至第N字线组之中的M数目个字线组；冗余控制块，所述冗余控制块被配置成：产生第一冗余信号至第M冗余信号，并且在第一字线组至第N字线组之中的包括了与输入地址相对应的字线的字线组用第一冗余字线至第M冗余字线组之中第K（1≤K≤M）冗余字线组来替换的情况下，响应于输入地址的部分而将第一冗余信号至第M冗余信号之中的与第K冗余字线组相对应的第K冗余信号激活；相邻激活控制块，所述相邻激活控制块被配置成：在第一模式下，在包括了与输入地址相对应的字线的字线组用第K冗余字线组来替换的情况下，将至少一个相邻控制信号激活；以及字线控制块，所述字线控制块被配置成：在第一模式下，在包括了与输入地址相对应的字线的字线组用第K冗余字线组来替换的情况下，响应于激活信号和第K冗余信号以及相邻控制信号而将与替换与输入地址相对应的字线的冗余字线相邻的至少一个相邻字线激活，并且其中，存储器控制器被配置成：在第一模式下，响应于对第一字线组至第N字线组中的多个字线的激活次数计数的结果，而将与第一字线组至第N字线组中的多个字线之中的激活次数等于或大于参考数目的字线相对应的地址输入到存储器。

在一个实施例中，一种存储器可以包括：第一字线组至第N字线组，每个字线组被配置成包括多个字线；第一冗余字线组至第M冗余字线组，每个冗余字线组被配置成包括多个冗余字线以替换第一字线组至第N字线组之中的M数目个字线组；以及控制电路，所述控制电路被配置成：在第一模式下，在与输入地址相对应的字线与第一冗余字线组中被置于第一的冗余字线相邻的情况下，响应于激活信号而将第一冗余字线组至第M冗余字线组中包括的冗余字线之中的与对应于输入地址的字线相邻的至少一个相邻字线激活。

在一个实施例中，一种存储器可以包括：第一字线组至第N字线组，每个字线组被配置成包括多个字线；第一冗余字线组至第M冗余字线组，每个冗余字线组被配置成包括多个冗余字线以替换第一字线组至第N字线组之中的M数目个字线组；冗余控制块，所述冗余控制块被配置成：产生第一冗余信号至第M冗余信号，并且在第一字线组至第N字线组之中的包括了与输入地址相对应的字线的字线组用第一冗余字线组至第M冗余字线组之中的第K（1≤K≤M）冗余字线来替换的情况下，响应于输入地址的部分而将第一冗余信号至第M冗余信号之中的与第K冗余字线组相对应的第K冗余信号激活；相邻激活控制块，所述相邻激活控制块被配置成：在第一模式下，在与输入地址相对应的字线与第一冗余字线组中被置于第一的冗余字线相邻的情况下，将至少一个相邻控制信号激活；以及字线控制块，所述字线控制块被配置成：在第一模式下，在与输入地址相对应的字线与第一冗余字线组中被置于第一的冗余字线相邻的情况下，响应于激活信号、和在与输入地址相对应的字线被激活时而被激活的信号、以及相邻控制信号，而将第一冗余字线组至第M冗余字线组中包括的冗余字线之中的与对应于输入地址的字线相邻的至少一个相邻字线激活。

在一个实施例中，一种存储器可以包括：第一字线组至第N字线组，每个字线组被配置成包括多个字线；第一冗余字线组至第M冗余字线组，每个冗余字线组被配置成包括多个冗余字线以替换第一字线组至第N字线组之中的M数目个字线组；冗余控制块，所述冗余控制块被配置成：产生第一冗余信号至第M冗余信号，并且在第一字线组至第N字线组之中的包括了与输入地址相对应的字线的字线组用第一冗余字线组至第M冗余字线组之中的第K（1≤K≤M）冗余字线组来替换的情况下，响应于输入地址的部分而将第一冗余信号至第M冗余信号之中的与第K冗余字线组相对应的第K冗余信号激活；脉冲信号发生单元，所述脉冲信号发生单元被配置成激活信号去激活时产生脉冲信号；第一移位单元，所述第一移位单元被配置成：在第一模式下，在冗余字线状态信号被激活的情况下当脉冲信号被激活时将储存其中的值移位，并且产生多个第一信号；第二移位单元，所述第二移位单元被配置成：在第一模式下，在脉冲信号被激活时将储存其中的值移位，并且产生多个第二信号；地址锁存单元，所述地址锁存单元被配置成：将输入地址中的用于区分字线组的各个字线的位锁存，并且产生字线区分信号；信号发生单元，所述信号发生单元被配置成：将多个第一信号和多个第二信号与字线区分信号组合，并且产生至少一个相邻控制信号；以及字线控制块，所述字线控制块被配置成：在第一模式下，在包括了与输入地址相对应的字线的字线组用第K冗余字线组来替换的情况下，响应于激活信号和第K冗余信号以及相邻控制信号，而激活与替换与输入地址相对应的字线的冗余字线。

附图说明

图1是说明字线干扰并且说明包括在存储器中的单元阵列的局部的示图。

图2是说明防止对连接至与具有大量激活次数的字线相邻的字线的存储器单元的字线干扰的示图。

图3是说明冗余字线的补偿过程的示图。

图4是说明冗余字线组替换正常字线组的操作的示图。

图5是说明根据本发明的一个实施例的存储系统的配置图。

图6是说明根据本发明的实施例的存储器的配置图。

图7是说明图6中所示的第一冗余控制块的详细配置图。

图8是说明图7中所示的第M冗余信号发生单元的详细配置图。

图9是说明图6中给所示的相邻激活控制块的详细配置图。

图10A和图10B是说明图6中所示的第一字线控制块的详细配置图。

图11是说明根据本发明的另一个实施例的存储系统的配置图。

图12是说明根据本发明的另一个实施例的存储器的配置图。

图13是说明图12中所示的冗余控制块的详细配置图。

图14是说明图13中所示的第M冗余信号发生单元的详细配置图。

图15是说明图12中所示的相邻激活控制块的详细配置图。

图16A和图16B是说明图12中所示的字线控制块的详细配置图。

具体实施方式

下面将参照附图更详细地描述各种示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在说明书中，附图标记直接对应于本发明的各种附图和实施例中的相同编号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个组件与另一个组件直接耦接，还表示一个组件经由中间组件与另一个组件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。

在下文中，相邻字线意味着被识别成受到特定字线（例如，本文以下要公开的过激活的字线）的字线干扰的字线。相邻字线的识别或数目可以根据存储器设计而变化。在下文中，将针对两个相邻字线分别紧邻特定字线而设置的示例性情况来进行描述。

此外，由特定地址标记的字线表示：通过预设相对应关系与特定地址物理上或逻辑上相对应的字线、或者替换与特定地址相对应的字线的字线。例如，当与具有‘X’值的地址物理上或逻辑上相对应的字线是第X字线时，如果第X字线未被替换，则第X字线是由具有‘X’值的地址来标记的字线。如果第X字线用第Y冗余字线来替换，则由具有‘X’值的地址标记的字线是第Y冗余字线。

图2是说明防止对连接至与具有大量激活次数的字线相邻的字线的存储器单元的字线干扰的示图。在下文中，激活“次数”或“所述次数”表示执行激活的多少。

存储器包括第一字线至第N（N是自然数）字线，并且存储器控制器（图2中未示出）通过向存储器施加诸如命令CMD、地址ADD<0:A>以及数据（在图2中未示出）的各种信号来控制存储器。时钟CLK是与存储器操作同步的时钟信号。

图2说明了在操作模式下（在下文中，被称作为特定模式）存储器控制器施加到存储器以防止存储器单元的数据由于字线干扰而被恶化的信号。下文中，在第一字线至第N字线之中与第L字线（L是自然数，1≤L≤N）相对应的地址的值将由‘L’来表示。

字线的激活次数是连同激活命令一起与字线相对应的地址从存储器控制器到存储器的输入次数。例如，当存储器控制器将地址‘15’与激活命令一起输入十次时，表示第十五字线被激活十次。因而，利用通过对与第一字线至第N字线相对应的地址连同激活命令一起已经被输入到存储器的次数进行计数而获得的结果，存储器或存储器控制器确定激活次数等于或大于参考数目的字线的存在或不存在。参考数目可以是存储系统内部确定的值或者从存储系统外部输入的值。参考数目的值可以根据存储器设计来改变。

当特定地址组合与MRS命令MRS一起从存储器控制器输入时，存储器通过MRS（模式电阻器组）设定（‘开始’设定）进入特定模式。此外，当特定地址组合与MRS命令MRS一起输入时，存储器退出特定模式（‘结束’设定）。用于进入和/或退出特定模式的信号组合可以根据存储器设计来变化。

在特定模式下，存储器控制器以‘补偿周期’为单位来操作存储器，所述补偿周期包括：将输入次数等于或大于参考数目的地址（在下文中，被称作为过度输入地址）与激活命令一起输入到存储器的操作、和将相邻字线、或与过度输入地址相对应的字线（在下文中，被称作为过激活的字线）相邻的字线激活的操作。在下文中，将对地址‘L’为过度输入地址、并且第L字线为过激活的字线的情况进行描述。

在每个补偿周期中，将第一激活命令ACT和过度输入地址L输入到存储器。经过预定的时间之后，将预充电命令PRE输入到存储器。存储器响应于激活命令ACT和地址L而将第L字线激活，并且响应于预充电命令PRE而将激活的第L字线去激活。

在过激活的字线激活之后，对应于与第L字线或过激活的字线相邻的相邻字线的地址L+1和L-1与激活命令ACT一起被顺序输入，以防止字线干扰。在图2中，输入第二激活命令ACT和地址L+1，并且输入第三激活命令ACT和地址L-1。因此，将存储器的第L+1字线和第L-1字线顺序激活。供作参考，地址L+1和地址L-1的输入次序可以根据存储器设计而改变。

当完成将相邻字线激活的操作时，存储器根据从存储器控制器输入的MRS命令与地址的组合而退出特定模式。

当某一字线被激活时，与该字线连接的存储器单元的数据被刷新。因此，在特定模式下，通过将与对应于过度输入地址的过激活的字线相邻的相邻字线激活，可以防止由于字线干扰而发生的数据恶化。

图3是说明冗余字线的补偿过程的示图。

参见图3，存储器包括第一正常字线WL1至第N正常字线WLN，并且包括第一冗余字线RWL1至第M冗余字线RWLM以替换第一字线WL1至第N字线WLN之中失效的M个正常字线。如图3中所示，第一正常字线WL1至第N正常字线WLN被顺序设置，并且第一冗余字线RWL1至RWLM接着第N正常字线WLN被顺序设置。

下文中，将针对与第L正常字线WLL相对应的地址L为过度输入地址、并且第L字线用第K（K是自然数，1≤K≤M）冗余字线RWLK来替换的情况进行描述。

存储器储存与被替换的第L正常字线WLL相对应的地址L。当输入地址的值等于L时，存储器执行将替换第L正常字线WLL的第K冗余字线RWLK激活的操作（冗余操作）。不给冗余字线另行分配地址。

在补偿周期内，将第一激活命令ACT和地址L输入到存储器。接着，将地址L+1和地址L-1分别与第二激活命令ACT和第三激活命令ACT一起输入。因此，第L+1正常字线WLL+1和第L-1正常字线WLL-1分别响应于第二激活命令ACT和第三激活命令ACT而被激活。

然而，由于第L正常字线WLL被第K冗余字线RWLK替换，所以过激活的字线不是第L正常字线WLL、而是第K冗余字线RWLK，并且激活次数实际等于或大于参考数目的字线不是第L正常字线WLL、而是第K冗余字线RWLK，即使过度输入地址仍与第L正常字线WLL相对应。因而，在特定模式下作为相邻字线要被激活的字线不是第L+1正常字线WLL+1、也不是第L-1正常字线WLL-1，而是第K+1冗余字线RWLK+1和第K-1冗余字线RWLK-1。

因为如上所述不给冗余字线分配地址，所以需要用于在特定模式下将冗余字线激活为相邻字线的方案。

图5是根据本发明的一个实施例的存储系统的配置图。

参见图5，存储系统包括存储器510和存储器控制器520。

存储器510包括第一存储体BK1和第二存储体BK2。第一存储体BK1和第二存储体BK2每个包括第一正常字线WL1至第N正常字线WLN、和用于替换第一正常字线WL1至第N正常字线WLN之中失效的M个正常字线的第一冗余字线RWL1至第M冗余字线RWLM。在存储器510的第一存储体BK1和第二存储体BK2每个中，第一正常字线WL1至第N正常字线WLN被顺序设置，并且第一冗余字线RWL1至第M冗余字线RWLM接着第N正常字线WLN被顺序设置。在特定模式下，响应于通过分别对与第一存储体BK1和第二存储体BK2的第一正常字线WL1至第N正常字线WLN相对应的地址ADD<0:A>已经被输入的次数计数而获得的结果，在与基于存储体选择信息SBK而被选中的存储体的第一正常字线WL1至第N正常字线WLN相对应的地址ADD<0:A>之中，存储器控制器520将被输入了至少参考次数的地址ADD<0:A>输入到存储器510。

供作参考，存储器控制器520将包括芯片选择信号CSB、激活控制信号ACTB、地址选通信号RASB、列地址选通信号CASB以及写入使能信号WEB的命令信号输入到存储器510。存储器控制器520将特定命令施加到存储器510的事实表示命令信号CSB、ACTB、RASB、CASB以及WEB的组合与特定命令相对应。例如，存储器控制器520将激活命令施加到存储器510的事实表示通过存储器控制器520施加到存储器510的命令信号CSB、ACTB、RASB、CASB以及WEB的组合对应于激活命令。被包括在存储器510中的命令译码器（未示出）将命令信号CSB、ACTB、RASB、CASB以及WEB译码，并且产生存储器510内部命令。

在以下描述中，正常存取模式对应于用于针对存储器510的数据执行读取或写入操作的正常操作模式。

将参照图5来描述存储系统。

在以下描述中，与特定字线相邻的相邻字线是被设置在特定字线之前或之后的字线。在图5中，与第L正常字线WLL相邻的相邻字线是第L-1正常字线WLL-1和第L+1正常字线WLL+1，并且与第K冗余字线RWLK相邻的相邻字线是第K-1冗余字线RWLK-1和第K+1冗余字线RWLK+1。此外，与第一正常字线WL1（L=1）相邻的相邻字线是第二正常字线WL2，与第N正常字线WLN（L=N）相邻的相邻字线是第N-1正常字线WLN-1和第一冗余字线RWL1，与第一冗余字线RWL1（K=1）相邻的相邻字线是第N正常字线WLN和第二冗余字线RWL2，以及与第M冗余字线RWLM（K=M）相邻的相邻字线是第M-1冗余字线RWLM-1。相邻字线的识别或数目可以根据存储器设计来改变。

在正常存取模式下，存储器510或存储器控制器520对存储器510的第一存储体BK1和第二存储体BK2的各个字线的激活次数计数。为了对第一存储体BK1和第二存储体BK2的第一正常字线WL1至第N正常字线WLN的激活次数计数，存储器510或存储器控制器520可以包括分别与第一存储体BK1和第二存储体BK2的第一正常字线WL1至第N正常字线WLN相对应的第一计数单元至第N计数单元BK1_CNT1至BK1_CNTN和BK2_CNT1至BK2_CNTN。计数单元BK1_CNT1至BK1_CNTN对第一存储体BK1的第一正常字线WL1至第N正常字线WLN的激活次数计数，而计数单元BK2_CNT1至BK2_CNTN对第二存储体BK2的第一正常字线WL1至第N正常字线WLN的激活次数计数。详细地，响应于与第一存储体BK1或第二存储体BK2相对应的存储体地址BA的值，计数单元BK1_CNT1至BK1_CNTN和计数单元BK2_CNT1至BK2_CNTN每个组对每个存储体BK1或BK2中的与第一正常字线WL1至第N正常字线WLN相对应的地址ADD<0:A>连同激活命令一起已经被输入的次数计数。这是因为存储器510响应于激活命令而将与存储体地址BA相对应的存储体的对应于地址ADD<0:A>的字线激活。因此，第一存储体BK1的第一计数信息BK1_CNTI1<0:B>至第N计数信息BK1_CNTIN<0:B>表示第一存储体BK1的第一正常字线WL1至第N正常字线WLN各自的激活次数，而第二存储体BK2的第一计数信息BK2_CNTI1<0:B>至第N计数信息BK2_CNTIN<0:B>表示第二存储体BK2的第一正常字线WL1至第N正常字线WLN各自的激活次数。即使在字线替换的情况下、即作为以上讨论的实例第L正常字线WLL被第K冗余字线RWLK替换的情况下，与正常字线相对应的地址经由在结合图3讨论的冗余操作而被映射到冗余字线，且因而冗余字线的激活次数可以用与正常字线相对应的地址的输入次数来计数。

在特定模式下存储系统的操作

随着存储器控制器520将MRS命令与特定地址的组合输入到存储器510，存储器510进入特定模式（模式信号MOD被激活）。存储器控制器520被配置成特定模式下，响应于对每个存储体BK1和BK2中的第一正常字线WL1至第N正常字线WLN的激活次数计数的结果而将过度输入地址输入到存储器510。在特定模式下根据MRS命令与存储体选择信息SBK中包括的存储体选择信号中的被激活的一个存储体选择信号的组合而在第一存储体BK1和第二存储体BK2之间选择要执行补偿操作的存储体。由于过度输入地址可以是至少一个、即可以存在至少一个激活次数等于或大于参考数目的过激活的字线，所以特定模式可以包括针对多个被输入的过度输入地址的情况的至少一个‘补偿周期’。在下文中，将针对特定模式包括一个补偿周期的情况进行描述，其中所述一个补偿周期针对与第L正常字线WLL相对应的一个过度输入地址。

在存储体510进入特定模式之后，存储器控制器520在补偿周期期间将激活命令输入到存储器510三次。存储器控制器520将具有L值的过度输入地址ADD<0:A>与第一激活命令一起输入、将具有L+1值的地址ADD<0:A>与第二激活命令一起输入、以及将具有L-1值的地址ADD<0:A>与第三激活命令一起输入。在补偿周期期间将激活命令输入到存储器510的次数可以被设计成根据在补偿周期中要被激活的相邻字线的数目来改变。

以下要描述的情况（A）和（B）是与过激活的字线相邻的相邻字线可以包括至少一个冗余字线的情况。

在如下的情况（A）下存储体510响应于激活命令而将第K冗余字线RWLK的至少一个相邻字线激活，其中所述情况（A）为：过激活的字线是冗余字线；或者，第一存储体BK1和第二存储体BK2中根据存储体选择信息SBK而被选中的一个存储体中的第一正常字线WL1至第N正常字线WLN之中，与过度输入地址ADD<0:A>相对应的字线被第一冗余字线RWL1至第M冗余字线RWLM之中的第K（1≤K≤M）冗余字线RWLK替换。

在如下的情况（B）下存储器510响应于激活命令而将第一冗余字线RWL1至第M冗余字线RWLM之中的与对应于过度输入地址ADD<0:A>的过激活的字线相邻的相邻字线激活，其中所述情况（B）为：相邻字线部分地包括至少一个冗余字线；或者，第一存储体BK1和第二存储体BK2中根据存储体选择信息SBK而被选中的一个存储体中的第一正常字线WL1至第N正常字线WLN之中，与对应于过度输入地址ADD<0:A>的过激活的字线相邻的至少一个相邻字线包括第一冗余字线RWL1至第M冗余字线RWLM之中的至少一个字线。例如，情况（B）是这样一种情况：与过激活的第N正常字线WLN相邻的相邻字线是第N-1正常字线WLN-1和第一冗余字线RWL1。

以上情况（A）和（B）对应于如下情况：与由过度输入地址ADD<0:A>标记的过激活的字线相邻的至少一个相邻字线包括第一冗余字线RWL1至第M冗余字线RWLM之中的至少一个冗余字线。在以上情况（A）和（B）中的任何一种情况下，存储器510不管用于相邻字线的输入地址ADD<0:A>而将可以包括至少一个正常字线和至少一个冗余字线的相邻字线激活。

为了执行在特定模式下将第一存储体BK1和第二存储体BK2中的由存储体选择信息SBK选中的一个存储体中的与激活次数等于或大于参考数目的过激活的字线相邻的至少一个相邻字线激活的操作，施加激活命令和用于表示第一存储体BK1和第二存储体BK2中之一的存储体地址BA。供作参考，存储体选择信息SBK包括第一存储体选择信号SBK1和第二存储体选择信号SBK2。如果第一存储体选择信号SBK1被激活，则第一存储体BK1被选中，而如果第二存储体选择信号SBK2被激活，则第二存储体BK2被选中。在下文中，将针对在特定模式下第一存储体BK1被选中的情况进行描述。

在情况（A）下存储器510的操作

当与第一存储体BK1相对应的存储体地址BA和具有L值的过度输入地址ADD<0:A>与第一激活命令一起被输入时，存储器510将替换第L正常字线WLL的第K冗余字线RWLK激活，因而在第一存储体BK1中第K冗余字线RWLK是过激活的字线。当第二激活命令与对应于第一存储体BK1的存储体地址BA被输入时，存储器510不管与第二激活命令一起施加的具有L+1值的地址ADD<0:A>而将在第一存储体BK1中的第K+1冗余字线RWLK+1作为与第K冗余字线RWLK相邻的相邻字线激活。当将第三激活命令和对应于第一存储体BK1的存储体地址BA输入时，存储器510不管与第三激活命令一起施加的具有L-1值的地址ADD<0:A>而将第一存储体BK1中的第K-1冗余字线RWLK-1作为与第K冗余字线RWLK相邻的另一个相邻字线激活。第K+1冗余字线RWLK+1和第K-1冗余字线RWLK-1的激活次序可以根据存储器设计来改变。在K等于‘1’的情况下，即与过度输入地址ADD<0:A>相对应的过激活的字线被第一冗余字线RWL1替换的情况下，第二冗余字线RWL2和第N正常字线WLN响应于第二激活命令和第三激活命令而作为与过激活的字线（即第一冗余字线RWL1）相邻的相邻字线被顺序激活。

在情况（B）下存储器510的操作

存储器510响应于第一激活命令和与第一存储体BK1相对应的存储体地址BA而将在第一存储体BK1中与过度输入地址ADD<0:A>相对应的字线激活。与过度输入地址ADD<0:A>相对应的过激活的字线可以是与第一冗余字线RWL1相邻的第N正常字线WLN。

当施加与第一存储体BK1相对应的存储体地址BA、和用于相邻字线的激活命令时，存储器510可以将第一存储体BK1的第一冗余字线RWL1至第M冗余字线RWLM之中至少一个冗余字线作为与对应于过度输入地址ADD<0:A>的过激活的字线相邻的相邻字线而激活。例如，当将第二激活命令和与第一存储体BK1相对应的存储体地址BA输入时，存储器510不管用于相邻字线的输入地址ADD<0:A>而将第一冗余字线RWL1作为与过激活的第N正常字线WLN相邻的相邻字线激活，而当将第三激活命令和与第一存储体BK1相对应的存储体地址BA输入时，存储器510不管用于另一相邻字线的输入地址ADD<0:A>而将第N-1正常字线WLN-1作为与过激活的第N正常字线WLN相邻的另一相邻字线激活。第一冗余字线RWL1和第N-1正常字线WLN-1的激活次序可以根据存储器设计来改变。

除了情况（A）和（B）以外，即当过激活的字线和全部的相邻字线是正常字线、或者与过度输入地址ADD<0:A>相对应的正常字线不被替换并且与第一冗余字线RWL1不相邻时，在补偿周期内，存储器510将对应于与激活命令一起输入的地址ADD<0:A>的正常字线激活。

此外，对于每个补偿周期中在过激活的字线激活之后与第二激活命令和第三激活命令一起输入的相邻字线的地址ADD<0:A>，存储器510不执行冗余操作（结合图3来解释），并且将与冗余操作相关的信号的状态保持在针对过激活的字线的第一激活命令被输入之后的状态。需要被保护以防字线干扰的是与过激活的字线物理上相邻的字线。因此，名义上相邻的字线（与过激活的字线物理上不相邻）不需要针对防止字线干扰而被激活。名义上相邻的字线通过由正常字线替换成冗余字线而引起。例如，假设过度输入地址为5，因而过激活的字线是第五正常字线，并且假设与地址4相对应并且与过激活的第五正常字线物理上相邻的第四正常字线用第三冗余字线来替换。即使根据该替换第三冗余字线可以名义上是与第五正常字线相邻的相邻字线，但是第三冗余字线不受字线干扰的影响，因为第三冗余字线与过激活的字线或第五正常字线物理上不相邻。因此，存储器510在补偿周期中不执行针对地址4和第三冗余字线的冗余操作。

对于在特定模式下未被存储体选择信息SBK选中的存储体，执行正常的读取或写入操作。因此，未被存储体选择信息SBK选中的存储体采用与正常存取模式下的操作大体相同的方式来操作，以下将描述。

在正常存取模式下存储系统的操作

为了执行根据外部请求（未示出）的操作，存储器控制器520将命令信号CSB、ACTB、RASB、CASB以及WEB、地址ADD<0:A>以及数据（未示出）施加到存储器510。当存储体地址BA和激活命令被输入时，存储器510将第一存储体BK1和BK2中与存储体地址BA相对应的一个存储体中的与地址ADD<0:A>相对应的字线激活。然而，在第一存储体BK1和第二存储体BK2中与存储体地址BA相对应的一个存储体中的与地址ADD<0:A>相对应的字线被冗余字线替换的情况下，存储器510将替换与地址ADD<0:A>相对应的字线的冗余字线激活。

在以上描述中，描述了：当存储器510与情况（A）和（B）中的一种情况相对应时，至少一个字线被激活，而与随着用于过激活的字线的第一激活命令之后的激活命令一起输入的地址ADD<0:A>无关。存储器510可以被设计成仅在情况（A）和（B）中的一种情况下不管随着用于过激活的字线的第一激活命令之后的激活命令一起输入的地址ADD<0:A>而将至少一个相邻字线激活。

在根据本发明的实施例的存储系统中，即使在特定模式的操作期间要在补偿周期内被激活的至少一个相邻字线是未被分配地址的冗余字线的情况下，也可以执行正常补偿操作。此外，即使在存储器510包括多个存储体的情况下，也可以执行正常补偿操作，并且可以在特定模式下对未被存储体选择信息SBK选中的存储体执行正常存取操作。此外，通过仅激活在各种情况下所必需的字线，可以减小在补偿操作中的电流损耗和功率损耗。

图6是根据本发明的实施例的存储器510的配置图。

参见图6，存储器510包括：第一正常字线WL1至第N正常字线WLN；第一冗余字线RWL1至第M冗余字线RWLM，所述第一冗余字线RWL1至第M冗余字线RWLM用于替换在第一正常字线WL1至第N正常字线WLN之中失效的M个正常字线；以及第一控制块620和第二控制块630。第一正常字线WL1至第N正常字线WLN被顺序设置，并且第一冗余字线RWL1至第M冗余字线RWLM接着第N正常字线WLN被顺序设置。

第一激活信号RACTV1和第二激活信号RACTV2是分别与第一存储体BK1和第二存储体BK2相对应的激活信号。存储器510响应于激活命令和与第一存储体BK1相对应的存储体地址BA而将第一激活信号RACTV1激活，并且响应于激活命令和与第二存储体BK2相对应的存储体地址BA而将第二激活信号RACTV2激活。当将预充电命令施加到存储器510时第一激活信号RACTV1或第二激活信号RACTV2被去激活。图6的输入地址RADD<0:A>具有与从存储器控制器520施加的输入地址ADD<0:A>相同的值，并且与存储体510的内部操作时序同步。

将参照图6来描述存储器510。

在特定模式下存储器510的操作

随着存储器控制器520将MRS命令与特定地址的组合输入到存储器510，存储器510进入特定模式（模式信号MOD被激活）。存储器控制器520被配置成响应于对每个存储体BK1和BK2中的第一正常字线WL1至第N正常字线WLN的激活次数计数的结果而在特定模式下将过度的输入地址输入到存储器510。在特定模式下根据MRS命令与存储体选择信息SBK中包括的存储体选择信号中的被激活的一个存储体选择信号的组合而在第一存储体BK1和第二存储体BK2之间选择要被执行补偿操作的存储体。在下文中，将针对特定模式包括一个补偿周期的情况进行描述，其中所述一个补偿周期针对与第L正常字线WLL相对应的一个过度输入地址。

与以上描述相似，以下将描述的情况（A）和（B）是与过激活的字线相邻的相邻字线可以包括至少一个冗余字线的情况。

在如下的情况（A）下第一控制块620响应于用于选中的存储体的激活命令而将与第K冗余字线RWLK相邻的至少一个相邻字线激活，其中所述情况（A）为：过激活的字线是冗余字线；或者，第一存储体BK1和第二存储体BK2中根据存储器选择信息SBK而被选中的一个存储体中的第一正常字线WL1至第N正常字线WLN之中，与过度输入地址RADD<0:A>相对应的字线被第一冗余字线RWL1至第M冗余字线RWLM之中的第K（1≤K≤M）冗余字线RWLK替换。

在如下的情况（B）下第一控制块620响应于用于选中的存储体的激活命令而将第一冗余字线RWL1至第M冗余字线RWLM之中的与对应于过度输入地址ADD<0:A>的过激活的字线相邻的相邻字线激活，其中所述情况（B）为：相邻字线部分地包括至少一个冗余字线；或者，第一存储体BK1和第二存储体BK2中根据存储体选择信息SBK而被选中的一个存储体中的第一正常字线WL1至第N正常字线WLN之中，与输入地址ADD<0:A>相对应的过激活的字线的至少一个相邻的字线包括第一冗余字线RWL1至第M冗余字线RWLM之中的至少一个字线。例如，情况（B）是这样一种情况：与过激活的第N正常字线WLN相邻的相邻字线是第N-1正常字线WLN-1和第一冗余字线RWL1。

以上情况（A）和（B）对应于如下情况：由当激活信号RACTV1或RACTV2在补偿周期中被第一次激活时与由输入的过度输入地址RADD<0:A>标记的过激活的字线相邻的至少一个相邻字线包括第一冗余字线RWL1至第M冗余字线RWLM之中的至少一个冗余字线。在情况（A）和（B）中的任何一种情况下，第一控制块620不管用于相邻字线的输入地址RADD<0:A>而将可以包括至少一个正常字线和至少一个冗余字线的相邻字线激活。

为了执行在特定模式下将第一存储体BK1和第二存储体BK2的由存储体选择信息SBK选中的一个存储体中的与激活次数或等于或大于参考数目的过激活的字线相邻的至少一个相邻字线激活的操作，施加激活命令、和用于表示第一存储体BK1和第二存储体BK2中之一的存储体地址BA。供作参考，存储体选择信息SBK包括第一存储体选择信号SBK1和第二存储体选择信号SBK2。如果第一存储体选择信号SBK1被激活，则第一存储体被选中，而如果第二存储体选择信号SBK2被激活，则第二存储体BK2被选中。在下文中，将针对在特定模式下第一存储体BK1被选中的情况进行描述。

在情况（A）下控制块620的操作

当第一激活信号RACTV1在补偿周期内被第一次激活时，如果过度输入地址RADD<0:A>的值为L，则第一控制块620将替换第L正常字线WLL的第K冗余字线RWLK激活，且因而在第一存储体BK1中第K冗余字线RWLK是过激活的字线。另外，当第一激活信号RACTV1被第二次激活时，第一控制块620不管具有L+1值的输入地址RADD<0:A>而将第K+1冗余字线RWLK+1作为与第K冗余字线RWLK相邻的相邻字线激活。当第一激活信号RACTV1被第三次激活时，第一控制块620不管具有L-1值的输入地址RADD<0:A>而将第K-1冗余字线RWLK-1作为与第K冗余字线RWLK相邻的另一个相邻字线激活。第K+1冗余字线RWLK+1和第K-1冗余字线RWLK-1的激活次序可以根据存储器设计来改变。在K等于1、即与过度输入地址RADD<0:A>相对应的过激活的字线被第一冗余字线RWL1替换的情况下，第二冗余字线RWL2和第N正常字线WLN响应于第一激活信号RACTV1的第二次激活和第三次激活而作为与过激活的字线（即第一冗余字线RWL1）相邻的相邻字线被顺序激活。

在情况（B）下控制块620的操作

在补偿周期内，当第一激活信号RACTV1被第一次激活时，第一控制块620将第一存储体BK1中与过度输入地址RADD<0:A>相对应的字线激活。与过度输入地址RADD<0:A>相对应的过激活的字线可以是与第一冗余字线RWL1相邻的第N正常字线WLN。

当第一激活信号RACTV1在用于过激活的字线的第一激活信号RACTV之后被激活时，第一控制块620可以将第一存储体BK1中的第一冗余字线RWL1至第M冗余字线RWLM之中的至少一个冗余字线作为与对应于过度输入地址RADD<0:A>的过激活的字线相邻的相邻字线激活。例如，当第一激活信号RACTV1被第二次激活时，第一控制块620不管用于相邻字线的输入地址RADD<0:A>而将第一冗余字线RWL1作为与过激活的第N正常字线WLN相邻的相邻字线激活。当第一激活信号RACTV1被第三次激活时，第一控制块620不管用于另一个相邻字线的输入地址RADD<0:A>而将第N-1正常字线WLN-1作为与过激活的第N正常字线WLN相邻的另一个相邻字线激活。第一冗余字线RWL1和第N-1正常字线WLN-1的激活次序可以根据存储器设计来改变。

除了情况（A）和（B）以外，即当过激活的字线和全部的相邻字线是正常字线、或者与地址RADD<0:A>相对应的字线不被替换并且不与第一冗余字线RWL1相邻时，在补偿周期内，当用于选中的存储体的激活信号RACTV1或RACTV2被激活时第一控制块620将选中的存储体中的与输入地址RADD<0:A>相对应的字线激活。

此外，第一控制块620在每个补偿周期中针对与用于过激活的字线的第一激活信号RACTV之后的第二激活信号和第三激活信号RACTV一起输入的用于相邻字线的地址RADD<0:A>不执行冗余操作（结合图3来解释），并且将与冗余操作相关的信号的状态保持在激活信号RACTV1或RACTV2被输入之后的状态。需要被保护以防字线干扰的是与过激活的字线物理上相邻的字线。因此，名义上相邻的字线，与过激活的字线物理上不相邻，不需要因以防字线干扰而被激活。名义上相邻的字线通过由正常字线替换成冗余字线而引起。例如，假设过度输入地址是5，因而过激活的字线是第五正常字线，并且假设与地址4相对应以及与过激活的第五正常字线物理上相邻的第四正常字线用第三冗余字线来替换。即使根据该替换第三冗余字线可以名义上是与第五正常字线相邻的相邻字线，但是第三冗余字线不受字线干扰的影响，因为第三冗余字线与过激活的字线或第五正常字线物理上不相邻。因此，第一控制块620在补偿周期中不执行针对地址4和第三冗余字线的冗余操作。

在正常存取模式下控制块620的操作

当选中的存储体的激活信号RACTV1或RACTV2被激活时第一控制块620将与输入的地址RADD<0:A>相对应的字线激活。在与输入地址RADD<0:A>相对应的字线被冗余字线替换的情况下，第一控制块620将替换与输入的地址RADD<0:A>相对应的字线的冗余字线激活。

在以上描述中，解释了：情况（A）和（B）中的一种情况下的第一控制块620将相邻字线激活而不管与被选中的存储体的在用于过激活的字线的第一激活信号RACTV1或RACTV2之后的激活信号RACTV1或RACTV2一起输入的地址RADD<0:A>。第一控制块620可以被设计成仅在情况（A）或（B）中将至少一个相邻字线激活而不管与被选中的存储体的在用于过激活的字线的第一激活命令之后被激活的激活信号RACTV1或RACTV2一起输入的地址RADD<0:A>。

存储体地址和存储体选择信息SBK的位数可以根据存储体的数目变化。尽管上述实例解释了第一存储体BK1被选中、并且针对第一存储体BK1执行补偿操作，但是应当注意的是第二存储体BK2也可以被选中、并且也可以针对第二存储体BK2执行补偿操作。

针对上述操作，参见图6，控制电路510包括：相邻激活控制块610、第一控制块620、以及第二控制块630。以下将描述各个控制块610、620以及630的配置和操作。

在如下的情况（A）下相邻激活控制块610每当选中的存储体的激活信号RACTV1或RACTV2被激活时将相邻的控制信号ADJ1和ADJ2中至少之一激活，其中所述情况（A）为：过激活的字线是冗余字线；或者，在特定模式下的操作期间，根据存储体选择信息SBK而被选中的存储体中的第一正常字线WL1至第N正常字线WLN之中，与过度输入地址RADD<0:A>相对应的字线被第K冗余字线RWLK替换。

此外，在如下的情况（B）下相邻激活控制块610每当选中的存储体的激活信号RACTV1或RACTV2被激活时将相邻的控制信号ADJ1和ADJ2中至少之一激活，其中所述情况（B）为：相邻字线部分地包括至少一个冗余字线；或者，在特定模式下的操作期间，在由存储体选择信息SBK选中的存储体中，与对应于过度输入地址RADD<0:A>的过激活的字线相邻的至少一个相邻字线包括第一冗余字线RWL1至第M冗余字线RWLM之中的至少一个冗余字线。

在如下的情况（A）或（B）下相邻激活控制块610每当选中的存储体的激活信号RACTV1或RACTV2被激活时将相邻的控制信号ADJ1和ADJ2中至少之一激活，其中所述情况（A）或（B）如下：在特定模式下的操作期间，与选中的存储体中的由输入的地址RADD<0:A>标记的过激活的字线相邻的至少一个相邻字线包括第一冗余字线RWL1至第M冗余字线RWLM之中的至少一个冗余字线。

详细地，响应于模式信号MOD、一个或多个冗余字线状态信号HIT_AC1和HIT_AC2以及一个或多个激活信号RACTV1和RACTV2，相邻激活控制块610产生冗余控制信号RED_CON、目标控制信号TAR、以及相邻控制信号ADJ1和ADJ2中的至少一个相邻控制信号。在初始状态下，相邻激活控制块610将冗余控制信号RED_CON和目标控制信号TAR激活，并且将相邻控制信号ADJ1和ADJ2去激活。

第一相邻控制信号ADJ1是用于将设置在过激活的字线之后的相邻字线激活的一种信号，所述过激活的字线响应于在补偿周期中选中的存储体的激活信号RACTV1或RACTV2被第一次激活时输入的过度输入地址RADD<0:A>而被激活，而第二相邻控制信号ADJ2是用于将设置在过激活的字线之前的相邻字线激活的一种信号，所述过激活的字线响应于在补偿周期中选中的存储体的激活信号RACTV1或RACTV2被第一次激活时输入的地址RADD<0:A>而被激活。例如，在第一存储体BK1被选中、在补偿周期中第一激活信号RACTV1被第一次激活时输入的过度输入地址RADD<0:A>的值是L并且第L正常字线WLL用第K冗余字线RWLK来替换的情况下，过激活的字线是第K冗余字线RWLK，第一相邻控制信号ADJ1是用于控制第K+1冗余字线RWLK+1的信号，以及第二相邻控制信号ADJ2是用于控制第K-1冗余字线RWLK-1的信号。第一冗余字线状态信号HIT_AC1表示第一存储体BK1中冗余字线是否被激活，第二冗余字线状态信号HIT_AC2表示第二存储体BK2中冗余字线是否被激活。相邻字线的识别或数目、以及因此相邻控制信号的数目可以根据存储器设计来改变。

在模式信号MOD和一个或多个冗余字线状态信号HIT_AC1和HIT_AC2中的至少一个冗余字线状态信号被激活的情况下，即在情况（A）和（B）下，当选中的存储体的被第一次激活的激活信号RACTV1或RACTV2被去激活时，相邻激活控制块610将冗余控制信号RED_CON和目标控制信号TAR去激活，并且将第一相邻控制信号ADJ1激活。当选中的存储体的被第二次激活的激活信号RACTV1或RACTV2被去激活时，相邻激活控制块610将第一相邻控制信号ADJ1去激活并且将第二相邻控制信号ADJ2激活。当选中的存储体的被第三次激活的激活信号RACTV1或RACTV2被去激活时，相邻激活控制块610将第二相邻控制信号ADJ2去激活并且将冗余控制信号RED_CON和目标控制信号TAR激活（补偿周期结束并且返回到初始状态）。

在模式信号MOD被激活并且两个冗余字线状态信号HIT_AC1和HIT_AC2都被去激活的情况（意味着过激活的字线和全部的相邻字线是正常字线）下，当选中的存储体的被第一次激活的激活信号RACTV1或RACTV2被去激活时，相邻激活控制块610将冗余控制信号RED_CON去激活。当选中的存储体的被第二次激活的激活信号RACTV1或RACTV2被去激活时，相邻激活控制块610保持之前的状态（四个信号RED_CON、TAR、ADJ1以及ADJ2之中仅目标控制信号TAR被激活的状态）。当选中的存储体的被第三次激活的激活信号RACTV1或RACTV2被去激活时，相邻激活控制块610将冗余控制信号RED_CON激活（补偿周期结束并且返回初始状态）。

在模式信号MOD被去激活的情况下，相邻激活控制块610保持初始状态、即冗余控制信号RED_CON和目标控制信号TAR被激活并且相邻控制信号ADJ1和ADJ2被去激活的状态，而与选中的存储体的激活信号RACTV1或RACTV2的触发无关。

在如下的情况（A）下第一控制块620响应于第一激活信号RACTV1、相邻控制信号ADJ1和ADJ2中的至少一个、以及第K冗余信号HITK而将第一存储体BK1中的与第K冗余字线RWLK相邻的至少一个相邻字线激活，其中所述情况（A）为：过激活的字线是冗余字线；或者，当第一存储体BK1在特定模式下被选中时，第一存储体BK1中的第一正常字线WL1至第N正常字线WLN之中与过度输入地址RADD<0:A>相对应的字线被第K冗余字线RWLK替换。

在如下的情况（B）下第一控制块620响应于与第一存储体BK1相对应的第一激活信号RACTV1、相邻的控制信号ADJ1和ADJ2中的至少一个、以及第一冗余信号HIT1而将第一正常字线WL1至第N正常字线WLN之中的与对应于过度输入地址RADD<0:A>的过激活的字线相邻的至少一个相邻字线激活，其中所述情况（B）为：相邻字线部分地包括至少一个冗余字线；或者，当第一存储体BK1在特定模式下被选中时，第一存储体BK1中的与过度输入地址RADD<0:A>相对应的过激活的字线（例如，过激活的第N正常字线WLN）与第一冗余字线RWL1相邻。

针对这种操作，第一控制块620包括：第一信号传送块621、第一冗余控制块622以及第一字线控制块623。

在第一存储体选择信号SBK1被激活、并且第一存储体BK1被选中的情况下，第一信号传送块621传送冗余控制信号RED_CON、目标控制信号TAR、作为第一冗余控制信号RED_CON1的相邻控制信号ADJ1和ADJ2中的至少一个、第一目标控制信号TAR1以及一个或多个第一存储体相邻控制信号ADJ11和ADJ21。在第一存储体选择信号SBK1被去激活的情况下，第一冗余控制信号RED_CON1被保持在激活状态，并且第一目标控制信号TAR1和所述一个或多个第一存储体相邻控制信号ADJ11和ADJ21被保持在去激活状态。

第一冗余控制块622产生与第一冗余字线RWL1至第M冗余字线RWLM相对应的第一冗余信号HIT1至第M冗余信号HITM。在第一正常字线WL1至第N正常字线WLN之中的与过度输入地址RADD<0:A>相对应的正常字线被第K冗余字线RWLK替换的情况下，第一冗余控制块622响应于过度输入地址RADD<0:A>而将与第K冗余字线RWLK相对应的第K冗余信号HITK激活。

详细地，在第一冗余控制信号RED_CON1被激活的情况下第一冗余控制块622存储了与第一正常字线WL1至第N正常字线WLN之中的要被替换的字线相对应的地址的同时，如果其中储存的地址的值等于输入地址RADD<0:A>的值，则第一冗余控制块622将对应于第一冗余字线RWL1至第M冗余字线RWLM中的一个冗余字线激活。此时，表示冗余操作正在被执行的第一冗余使能信号HITB1被一起激活（成低电平LOW）。相反，在第一冗余控制信号RED_CON1被去激活的情况下，第一冗余控制块622保持第一冗余信号HIT1至第M冗余信号HITM和第一冗余使能信号HITB1的之前状态，而不管输入地址RADD<0:A>的值是否等于其中储存的地址的值。

换言之，在第一冗余控制信号RED_CON1被激活的情况下，第一冗余控制块622将输入地址RADD<0:A>与储存值进行比较，并且更新第一冗余信号HIT1至第M冗余信号HITM之中的一个冗余信号和第一冗余使能信号HITB1。在第一冗余控制信号RED_CON1被去激活的情况下，第一冗余控制块622不管将输入地址RADD<0:A>与储存地址比较的结果而保持第一冗余信号HIT1至第M冗余信号HITM和第一冗余使能信号HITB1的之前状态。

第一冗余控制信号RED_CON1在第一存储体选择信号SBK1被激活的情况下由冗余控制信号RED_CON产生。在第一冗余控制块622经由相邻激活控制块610的操作而在特定模式下操作的同时，在每个补偿周期内第一冗余控制信号RED_CON1在从被第一次激活的第一激活信号RACTV1被去激活的时间到被第三次激活的第一激活信号RACTV1被去激活的时间的时段期间被去激活，并且在其余的时段期间被激活。在第一存储体BK1未被选中、或者第一冗余控制块622在正常存取模式下操作的情况下，第一冗余控制信号RED_CON1总保持在激活状态。被第三次激活的第一激活信号RACTV1意味着在每个补偿周期中最后被激活的第一激活信号RACTV1。第一激活信号RACTV1的激活次数取决于可以根据存储器设计而变化的相邻字线的数目。

因此，在补偿周期内，当第一激活信号RACTV1被第一次激活时输入的地址RADD<0:A>的值等于储存其中的地址的值的情况下，第一冗余控制块622将第一冗余信号HIT1至HITM之中的与储存其中的地址的值相对应的一个冗余信号和第一冗余使能信号HITB1激活，并且在所述补偿周期的其余时段保持当前状态。在补偿周期内，当第一激活信号RACTV1或RACTV2被第一次激活时输入的地址RADD<0:A>的值不是储存其中的地址的情况下，第一冗余控制块622不激活第一冗余信号HIT1至第M冗余信号HITM和第一冗余使能信号HITB1，并且在补偿周期的其余时段保持这些状态。

在补偿周期中，当第一激活信号RACTV1被第一次激活时输入的地址RADD<0:A>的值等于储存其中的地址的值的情况下，与替换输入地址RADD<0:A>的正常字线的冗余字线相对应的冗余信号在补偿周期期间保持激活。

在过激活的字线是冗余字线、或者第一存储体BK1中的与过度输入地址RADD<0:A>相对应的字线用第K冗余字线RWLK来替换的情况（A）下，当第一存储体BK1在特定模式下被选中时，第一字线控制块623响应于第一激活信号RACTV1、一个或多个第一存储体相邻控制信号ADJ11和ADJ21、以及第K冗余信号HITK而将与第K冗余字线RWLK相邻的至少一个相邻字线激活。

此外，在相邻字线部分地包括至少一个冗余字线、或者第一存储体BK1中与过度输入地址RADD<0:A>相对应的字线与第一冗余字线RWL1相邻的情况（B）下，当第一存储体BK1在特定模式下被选中时，第一字线控制块623响应于第一激活信号RACTV1、一个或多个第一存储体相邻控制信号ADJ11和ADJ21、以及表示过激活的字线激活的信号而将与对应于过度输入地址RADD<0:A>的过激活的字线相邻的至少一个相邻字线激活。

详细地，第一字线控制块623响应于第一激活信号RACTV1、第一字线译码使能信号WLDECEN1、输入地址RADD<0:A>、第一目标控制信号TAR1、第一冗余信号HIT1至第M冗余信号HITM、以及第一冗余使能信号HITB1而将适当的字线激活。第一字线译码使能信号WLDECEN1在从第一激活信号RACTV1的激活至第一冗余使能信号HITB1的激活确定（确定输入地址RADD<0:A>的值是否等于储存在第一冗余存储块622中的地址的值）所限定的延迟之后被激活，其中第一冗余使能信号HITB1的激活是响应于在第一冗余控制块622中的输入地址RADD<0:A>而被确定的。第一字线译码使能信号WLDECEN1保持激活预定的时段、然后被去激活。

随着第一激活信号RACTV1被去激活，第一字线控制块623将第一正常字线WL1至第N正常字线WKN和第一冗余字线RWL1至第M冗余字线RWLM保持去激活状态。在第一激活信号RACTV1被激活之后，第一字线译码使能信号WLDECEN1的激活引起与过度输入地址RADD<0:A>相对应的字线的激活。

在特定模式的补偿周期内，在与第一激活信号RACTV1的第一次激活时下输入的过度输入地址RADD<0:A>相对应的字线不被替换的情况下，第一字线控制块623将与第一激活信号RACTV1被第二次和第三次激活时输入的地址RADD<0:A>相对应的字线顺序激活。然而，第一字线控制块623不激活替换了当第一激活信号RACTV1被第二次和第三次激活时输入的地址RADD<0:A>的正常字线的冗余字线。

在过激活的字线是冗余字线、或者在特定模式下的补偿周期内与当第一激活信号RACTV1被第一次激活时输入的地址RADD<0:A>相对应的字线用第K冗余字线RWLK来替换的情况（A）下，第一字线控制块623响应于第一冗余使能信号HITB1、第一目标控制信号TAR1、以及第K冗余信号HITK而将第K冗余字线RWLK激活。当第一激活信号RACTV1在补偿周期内被第二次激活时，响应于第K冗余信号HITK和第一存储体相邻控制信号ADJ11，第一字线控制块623不将与输入地址RADD<0:A>相对应的字线激活、而是将第K+1冗余字线RWLK+1激活。当第一激活信号RACTV1在补偿周期内被第三次激活时，响应于第K冗余信号HITK和第一存储体相邻控制信号ADJ21，第一字线控制块623不将与输入地址RADD<0:A>相对应的字线激活、而是将第K-1冗余字线RWLK-1激活。

此外，在相邻字线包括至少一个冗余字线、或者与当第一激活信号RACTV1在补偿周期内被第一次激活时输入的过度输入地址RADD<0:A>相对应的字线（例如，第N正常字线WLN）与第一冗余字线RWL1相邻的情况（B）下，当第一激活信号RACTV1在补偿周期内被第二次激活时、响应于表示与第N正常字线WLN相对应的地址RADD<0:A>被输入的信号HWLN和第一块相邻控制信号ADJ11，第一字线控制块623不将与此时输入的地址RADD<0:A>相对应的字线激活、而是将第一冗余字线RWL1激活。当第一激活信号RACTV1在补偿周期内被第三次激活时，响应于表示与第N正常字线WLN相对应的地址RADD<0:A>被输入的信号HWLN和第一存储体相邻控制信号ADJ21，第一字线控制块623不将与输入地址RADD<0:A>相对应的字线激活、而是将第N-1正常字线WLN-1激活。

当在正常存取模式下操作时，在第一存储体BK1与存储体地址BA相对应、并且与输入地址RADD<0:A>相对应的字线不被替换的情况下，第一字线控制块623将与输入地址RADD<0:A>相对应的字线激活。在第一存储体BK1与存储体地址BA相对应、并且与输入地址RADD<0:A>相对应的字线被替换的情况下，第一字线控制块623将替换与输入地址RADD<0:A>相对应的字线的冗余字线激活。此时，与响应于第一冗余使能信号HITB1而输入的地址RADD<0:A>相对应的字线不被激活。

在如下情况（A）下，即过激活的字线是冗余字线、或者当第二存储体BK1在特定模式下被选中时第二存储体BK2中的第一正常字线WL1至第N正常字线WLN之中与过度输入地址RADD<0:A>相对应的字线用第K冗余字线RWLK来替换的情况（A）下，在第二存储体BK2中，第二控制块630响应于第二激活信号RACTV2、至少一个相邻控制信号ADJ1和ADJ2、以及第K冗余信号HITK而将与第K冗余字线RWLK相邻的至少一个相邻字线激活。

在相邻字线部分地包括至少一个冗余字线、或者当第二存储体BK2在特定模式下被选中时第二存储体BK2中的与过度输入地址RADD<0:A>相对应的过激活的字线（例如，过激活的第N正常字线WLN）与第一冗余字线RWL1相邻的情况（B）下，第二控制块630响应于与第二存储体BK2相对应的第二激活信号RACTV2、至少一个相邻控制信号ADJ1和ADJ2、以及第二冗余信号HIT2而将第一正常字线WL1至第N正常字线WLN之中的与对应于过度输入地址RADD<0:A>的过激活的字线相邻的至少一个相邻字线激活。

针对这种操作，第二控制块630包括：第二信号传送块631、第二冗余控制块632、以及第二字线控制块633。第二控制块630具有与第一控制块620大体相同的配置和操作。在第二存储体选择信号SBK2在特定模式下被激活的情况下，第二控制块630采用与第一控制块620控制第一存储体BK1的大体相同的方式来控制第二存储体BK2。

在根据本发明的实施例的存储器中，当在特定模式下操作时，在过激活的字线是冗余字线、或者在补偿周期内与随第一激活命令一起输入的过激活输入地址相对应的字线用冗余字线来替换的情况（A）下，或者在相邻字线部分地包括至少一个冗余字线、或者与对应于在特定模式下输入的过度输入地址RADD<0:A>的过激活的字线相邻的至少一个相邻字线包括至少一个冗余字线的情况（B）下，过激活的字线的相邻字线被激活，而与在相对应的补偿周期内输入的地址无关，由此即使正常字线用冗余字线来替换时也可以执行正常补偿操作。此外，即使在存储器包括多个存储体的情况下，也可以对选中的存储体执行补偿操作。此外，由于仅将每种情况下必要的字线激活，所以可以减小在补偿操作中的电流损耗和功率损耗。

图7是图6中所示的第一冗余控制块622的详细配置图。

第一冗余控制块622包括：第一单位冗余控制单元710_1至第M单位冗余控制单元710_M，每个单位冗余控制单元被配置成在输入地址RADD<0:A>的值等于储存其中的值的情况下将其冗余信号激活；以及第一使能信号发生单元720，所述第一使能信号发生单元720被配置成产生当第一冗余信号HIT1至第M冗余信号HITM之中的至少一个冗余信号被激活时而被激活的第一冗余使能信号HITB1。第一冗余信号HIT1至第M冗余信号HITM分别与第一存储体BK1的第一正常字线WL1至第N正常字线WLN相对应。第一单位冗余控制单元710_1至第M单位冗余控制单元710_M的配置和操作大体相同。以下将描述在第一单位冗余控制单元710_1至第M单位冗余控制单元710_M之中的第M单位冗余控制单元710_M的配置和操作。

第M单位冗余控制单元710_M包括：第M储存单元711_M，所述第M储存单元711_M被配置成储存用于替换的字线的地址、并且通过将储存其中的值的各个位与输入地址RADD<0:A>的各个位进行比较来产生第M比较信息HITADDM<0:A>；以及第M冗余信号发生单元712_M，所述第M冗余信号发生单元712_M被配置成产生第M冗余信号HITM、并且在冗余控制信号RED_CON1被激活的状态下响应于第M比较信息HITADDM<0:A>而更新第M冗余信号HITM的状态。

第M储存单元711_M在储存其中的值的全部位与输入数据RADD<0:A>的全部位彼此大体相同的情况下将第M比较信息HITADDM<0:A>的全部位激活。第M冗余信号发生单元712_M当第M比较信息HITADDM<0:A>的全部位在第一冗余控制信号RED_CON1被激活的状态下被激活时将第M冗余信号HITM激活、并且在第M比较信息HITADDM<0:A>的全部位中的任意一个位在第一冗余控制信号RED_CON1被激活的状态下未被激活的情况下将第M冗余信号HITM去激活。在第一冗余控制信号RED_CON1被去激活的情况下，第M冗余信号发生单元712_M不管第M比较信息HITADDM<0:A>的全部位是否被激活而使得第M冗余信号HITK保持处在第一冗余控制信号RED_CON1被去激活时的时间的状态。

图8是图7中所示的第M冗余信号发生单元712_M的详细配置示图。

参见图8，第M冗余信号发生单元712_M包括：通门PA_M，所述通门PA_M被配置成响应于冗余控制信号RED_CON而允许或阻拦将对其的输入作为输出传送；信号组合单元COM_M，所述信号组合单元COM_M被配置成在第M比较信息HITADDM<0:A>的全部位被激活的情况下将对通门PA_M的输入激活（成低电平LOW）；以及锁存器LAT_M，所述锁存器LAT_M被配置成在对通门PA_M的输入被阻挡的情况下将通门PA_M的输出值反相、并且将通门PA_M的输出值锁存。

信号组合单元COM_M在第M比较信息HITADDM<0:A>的全部各个位被激活（成高电平HIGH）的情况下将对通门PA_M的输入PIN激活（成低电平LOW）、并且在第M比较信息HITADDM<0:A>的各个位中即使一个位被去激活（成低电平LOW）的情况下将对通门PA_M的输入PIN去激活（成高电平HIGH）。通门PA_M在冗余控制信号RED_CON被激活的情况下将对其的输入PIN作为输出POUT来传送、并且在冗余控制信号RED_CON被去激活的情况下阻拦将对其的输入PIN作为输出POUT的传送。

再次参见图7，使能信号发生单元720当第一冗余信号HIT1至第M冗余信号HITM之中的至少一个冗余信号被激活时将第一冗余使能信号HITB1激活（成低电平LOW）、并且当第一冗余信号HIT1至第M冗余信号HITM全部被去激活时将第一冗余使能信号HITB1去激活。

第二冗余控制块632的配置和操作与第一冗余控制块622的大体相似，除了第二冗余控制块632执行用于第二存储体BK2以及与其相关的控制的操作以外。

图9是图6中所示的相邻激活控制块610的详细配置图。

参见图9，相邻激活控制块610包括脉冲发生单元910、第一移位单元920、第二移位单元930以及信号发生单元940。

以下将参照图9来描述相邻激活控制块610的操作。

脉冲发生单元910在被存储体选择信号SBK1或SBK2选中的存储体的激活信号RACTV1或RACTV2的每次去激活时间时产生具有预定持续时间的脉冲信号PUL，并且将产生的脉冲信号PUL传送到第一移位单元920和第二移位单元930。详细地，脉冲发生单元910在移位使能信号SEN的每个去激活时间处产生具有预定持续时间的脉冲信号PUL。移位使能信号SEN通过传送被存储体选择信号SBK1或SBK2选中的存储体的激活信号RACTV1或RACTV2来产生。例如，在第一存储体BK1被选中（第一存储体选择信号SBK1被激活）的情况下，第一激活信号RACTV1作为移位使能信号SEN被传送，并且在第二存储体BK2被选中（第二存储体选择信号SBK2被激活）的情况下，第二激活信号RACTV2作为移位使能信号SEN被传送。移位使能信号SEN可以通过对因对存储体选择信号和相应的存储体激活信号执行逻辑与操作而产生的信号执行逻辑或操作来产生。例如，移位使能信号SEN可以通过对如下的两种信号执行逻辑或操作来产生：一种信号是通过对第一存储器选择信号SBK1和第一激活信号RACTV1执行逻辑与操作而产生的信号，另一种信号是通过对第二存储体选择信号SBK2和第二激活信号RACTV2执行逻辑与操作而产生的信号。

第一移位单元920包括串联连接的多个第一单位移位单元S11、S12以及S13。在多个第一单位移位单元S11、S12以及S13处于初始状态时，如果模式信号MOD和状态信号HIT_SUM被激活，则多个第一单位移位单元S11、S12以及S13每当脉冲信号PUL被激活时将它们的输出移位，并且产生多个第一信号A<0:2>。A<0>是第一单位移位单元S11的输出，A<1>是第一单位移位单元S12的输出，以及A<2>是第一单位移位单元S13的输出。在初始状态下，多个第一信号A<0:2>的初始值为（A<0>，A<1>，A<2>）=（1，0，0）。状态信号HIT_SUM在一个或多个冗余字线状态信号HIT_AC1和HIT_AC2中的至少一个被激活时而被激活。状态信号HIT_SUM可以通过对一个或多个冗余字线状态信号HIT_AC1和HIT_AC2执行逻辑或操作来产生。

第二移位单元930包括串联连接的多个第二单位移位单元S21、S22以及S23。在多个第二单位移位单元S21、S22以及S23处于初始状态时，如果模式信号MOD被激活，则多个第二单位移位单元S21、S22以及S23每当脉冲信号PUL被激活时将它们的输出移位，并且产生多个第二信号B<0:2>。B<0>是第二单位移位单元S21的输出，B<1>是第二单位移位单元S22的输出，以及B<2>是第二移位单元S23的输出。在初始状态下，多个第二信号B<0:2>的值被初始化成（B<0>，B<1>，B<2>）=（1，0，0）。

信号发生单元940被配置成将多个第一信号A<0:2>和多个第二信号B<0:2>组合，并且产生冗余控制信号RED_CON、目标控制信号TAR、第一相邻控制信号ADJ1、以及第二相邻控制信号ADJ2。详细地，信号发生单元940通过对第一信号A<0>和第二信号B<0>执行逻辑与操作来产生冗余控制信号RED_CON，通过驱动第一信号A<0>来产生目标控制信号TAR，通过驱动第一信号A<1>来产生第一相邻控制信号ADJ1，以及通过驱动第一信号A<2>来产生第二相邻控制信号ADJ2。

在多个第一单位移位单元S11、S12以及S13和多个第二单位移位单元S21、S22以及S23的各个端子之中，I端子表示输入端子、D端子表示输出端子、EN端子表示使能端子、以及IT端子表示初始化端子。在初始化端子IT被去激活的状态下，各个单位移位单元接收并储存经由输入端子I输入的信号、并且经由输出端子D输出储存的值。在初始化端子IT被激活的状态下，各个单位移位单元输出初始值。作为单位移位单元S11和S21的输出信号的第一信号A<0>和第二信号B<0>的初始值为1，并且作为单位移位单元S12、S13、S22以及S23的输出信号的第一信号A<1>和A<2>以及第二信号B<1>和B<2>的初始值为0。

在下文中，将针对存储器的操作期间多个第一信号A<0:2>、多个第二信号B<0:2>、冗余控制信号RED_CON、目标控制信号TAR、第一相邻控制信号ADJ1以及第二相邻控制信号ADJ2的值进行描述。

在模式信号MOD和状态信号HIT_SUM被激活的状态下（在第一存储体BK1和第二存储体BK2中的一个中的冗余字线在特定模式下被激活的情况（A）或（B）下），施加到多个单位移位单元S11、S12以及S13和多个第二单位移位单元S21、S22以及S23的初始化端子IT的全部信号被去激活。因此，多个第一单位移位单元S11、S12以及S13和多个第二单位移位单元S21、S22以及S23的全部响应于经由使能端子EN输入的脉冲信号PUL而执行移位操作。

移位使能信号SEN在选中的存储体的激活信号RACTV1或RACTV2被激活时被激活、并且在选中的存储体的激活信号RACTV1或RACTV2被去激活时被去激活。

在初始状态下并且在补偿周期内选中的存储体的激活信号RACTV1或RACTV2被第一次激活的时段期间，保持（A<0>，A<1>，A<2>）=（1，0，0）和（B<0>，B<1>，B<2>）=（1，0，0）。此时，冗余控制信号RED_CON和目标控制信号TAR处于激活状态，并且第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。

如果选中的存储体的被第一次激活的激活信号RACTV1或RACTV2被去激活，则改变成（A<0>，A<1>，A<2>）=（0，1，0）和（B<0>，B<1>，B<2>）=（0，1，0），保持这些值直到在所述补偿周期内选中的存储体的被第二次激活的激活信号RACTV1或RACTV2被去激活。此时，冗余控制信号RED_CON和目标控制信号TAR处于去激活状态，第一相邻控制信号ADJ1处于激活状态，以及第二相邻控制信号ADJ2处于去激活状态。

如果选中的存储体的被第二次激活的激活信号RACTV1或RACTV2被去激活，则改变成（A<0>，A<1>，A<2>）=（0，0，1）和（B<0>，B<1>，B<2>）=（0，0，1），并且保持这些值直到在补偿周期内选中的存储体的被第三次激活的激活信号RACTV1或RACTV2被去激活。此时，冗余控制信号RED_CON、目标控制信号TAR以及第一相邻控制信号ADJ1处于去激活状态，并且第二相邻控制信号ADJ2处于激活状态。

最后，选中的存储体的被第三次激活的激活信号RACTV1或RACTV2被去激活，并且改变成（A<0>，A<1>，A<2>）=（1，0，0）和（B<0>，B<1>，B<2>）=（1，0，0）。也就是说，状态变成初始化。

在模式信号MOD被激活、并且状态信号HIT_SUM被去激活的状态下（在第一存储体BK1和第二存储体BK2中的一个中的冗余字线未被激活、即过激活的字线和全部的相邻字线在特定模式下是正常字线的情况下），施加到多个第一单位移位单元S11、S12以及S13的初始化端子IT的信号保持激活状态，并且施加到多个第二单位移位单元S21、S22以及S23的初始化端子IT的信号被去激活。因此，多个第二单位移位单元S21、S22以及S23响应于经由使能端子EN输入的脉冲信号PUL而执行移位操作，并且多个第一单位移位单元S11、S12、以及S13保持初始状态（第一信号A<0:2>的各个位A<0>、A<1>以及A<2>为（1，0，0）的状态）。在初始状态下并且在补偿周期内选中的存储体的激活信号RACTV1或RACTV2被第一次激活的时段期间，保持（B<0>，B<1>，B<2>）=（1，0，0）。

如果选中的存储体的被第一次激活的激活信号RACTV1或RACTV2被去激活，则改变成（B<0>，B<1>，B<2>）=（0，1，0），并且保持这些值直到在补偿周期内选中的存储体的被第二次激活的激活信号RACTV1或RACTV2被去激活。此时，冗余控制信号RED_CON处于去激活状态，目标控制信号TAR处于激活状态，以及第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。

如果选中的存储体的被第二次激活的激活信号RACTV1或RACTV2被去激活，则改变成（B<0>，B<1>，B<2>）=（0，0，1），并且保持这些值直到在补偿周期内选中的存储体的被第三次激活的激活信号RACTV1或RACTV2被去激活。此时，冗余控制信号RED_CON处于去激活状态，目标控制信号TAR处于激活状态，以及第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。

最后，被第三次激活的激活信号激活信号RACTV1或RACTV2被去激活时，改变成（B<0>，B<1>，B<2>）=（1，0，0）。也就是说，状态变成初始化。

在模式信号MOD被去激活的状态下（在正常存取模式下），施加到多个第一单位移位单元S11、S12以及S13和多个第二单位移位单元S21、S22以及S23的初始化端子IT的全部信号保持去激活状态。因此，多个第一信号A<0:2>和多个第二信号B<0:2>保持初始状态（A<0>，A<1>，A<2>）=（1，0，0）和（B<0>，B<1>，B<2>）=（1，0，0）。因此，冗余控制信号RED_CON处于激活状态，目标控制信号TAR处于激活状态，以及第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。

在特定模式下的情况（A）或（B）下，在补偿周期内当选中的存储体的连续激活信号RACTV1或RACTV2在用于过激活的字线的第一激活信号RACTV1或RACTV2之后被激活时，相邻激活控制块610将内部产生的相邻控制信号ADJ1和ADJ2激活，使得在补偿周期内选中的存储体的激活信号RACTV1或RACTV2被第一次激活的情况下与对应于过度输入地址的过激活的字线相邻的至少一个相邻字线被激活，而与输入地址相对应的字线无关。此外，当选中的存储体的第一激活信号RACTV1或RACTV2在特定模式的补偿周期内自身被激活之后被去激活时，相邻激活控制块610将冗余控制信号RED_CON去激活，使得在补偿周期内在用于过激活的字线的第一激活信号RACTV1或RACTV2之后选中的存储体的冗余使能信号HITB和第一冗余信号HIT1至第M冗余信号HITM保持在选中的存储体的激活信号RACTV1或RACTV2被第一次激活时的状态。

图10A和图10B是图6中所示的第一字线控制块623的详细配置图。

图10A说明了第一字线控制块623中用于控制第一存储体BK1的第一正常字线WL1至第N-2正常字线WLN-2的电路，并且图10B说明了第一字线控制块623中用于控制第一存储体BK1的第N-1正常字线WLN-1、第N正常字线WLN以及第一冗余字线RWL1至第M冗余字线RWLM的电路。

以下将参照图10A和图10B来描述第一字线控制块623。

第一字线控制块623包括：单位字线控制单元1010_WL1至1010_WLN和1010_RWL1至1010_RWLM，所述单位字线控制单元1010_WL1至1010_WLN和1010_RWL1至1010_RWLM分别与第一存储体BK1的第一正常字线WL1至第N正常字线WLN和第一冗余字线RWL1至第M冗余字线RWLM相对应；以及第一状态信号发生单元1020，所述第一状态信号发生单元1020被配置成产生第一冗余字线状态信号HIT_AC1。

单位字线控制单元1010_WL1至1010_WLN和1010_RWL1至1010_RWLM响应于在第一激活信号RACTV1、第一字线译码使能信号WLDECEN1、输入地址RADD<0:A>、第一冗余信号HIT1至第M冗余信号HITM、第一目标控制信号TAR1、一个或多个存储体相邻控制信号ADJ11和ADJ21、以及第一冗余使能信号HITB1之中的一些信号而分别控制相应的字线。

图10A中所示的单位字线控制单元1010_WL1至1010_WLN-2的配置和操作大体相同。因而，以下将描述单位字线控制单元1010_WL1至1010_WLN-2之中的一个单位字线控制单元1010_WLX（1≤X≤N-2）的配置和操作。

单位字线控制单元1010_WLX（1≤X≤N-2）包括：PMOS晶体管P，所述PMOS晶体管P被配置成当第一激活信号RACTV1被去激活时将第X正常字线WLX保持在去激活状态；第一NMOS晶体管N1，所述第一NMOS晶体管N1被配置成响应于第一字线译码使能信号WLDECEN1而被导通和关断；第X驱动信号发生单元1011_WLX，所述第X驱动信号发生单元1011_WLX被配置成在第一目标控制信号TAR1被激活并且第一冗余使能信号HITB1被去激活的状态下当输入地址RADD<0:A>的值为X时将第X驱动信号DRV_WLX激活；第二NMOS晶体管N2，所述第二NMOS晶体管N2被配置成响应于第X驱动信号DRV_WLX而被导通和关断；以及锁存器LAT，所述锁存器LAT与第X正常字线WLX连接。

PMOS晶体管P在第一激活信号RACTV1被去激活（成低电平LOW）的状态下导通，并且上拉驱动内部节点NO的电压。锁存器LAT锁存并反相内部节点NO的电压，并且下拉驱动第X正常字线WLX。因此，第X正常字线WLX被保持在去激活状态。如果第一激活信号RACTV1被激活（成高电平HIGH），则PMOS晶体管被关断，而为激活第X正常字线WLX做的准备被完成。

在从第一激活信号RACTV1的激活时间起经过预定时间之后，第一字线译码使能信号WLDECEN1被激活，并且第一NMOS晶体管N1导通。在输入地址RADD<0:A>具有X值的情况下，在同样的时间第X驱动信号发生单元1011_WLX将第X驱动信号DRV_WLX激活（成高电平HIGH）。第二NMOS晶体管N2响应于第X驱动信号DRV_WLX而导通，内部节点NO被下拉驱动，以及锁存器LAT锁存并反相内部节点NO的电压、并且下拉驱动并激活第X正常字线WLX。在输入地址RADD<0:A>不具有X值或者第一冗余使能信号HITB1被激活的情况下，由于第X驱动信号DRV_WLX未被激活，所以第X正常字线WLX未被激活。

以下将描述图10B中所示的单位字线控制单元1010_WLN-1、1010_WLN和1010_RWL1至1010_RWLM的配置和操作。

用于控制第N-1正常字线WLN-1的单位字线控制单元1010_WLN-1包括：PMOS晶体管P、第一NMOS晶体管N1、第二NMOS晶体管N2、锁存器LAT、第N-1驱动信号发生单元1010_WLN-1、以及晶体管控制单元1012_WLN-1。PMOS晶体管P、第一NMOS晶体管N1、锁存器LAT、第N-1驱动信号发生单元1011_WLN-1的操作与如上所述的大体相同。

当第N字线WLN作为过激活的字线被激活时，晶体管控制单元1012_WLN-1控制作为相邻字线的第N-1字线WLN-1的激活。在第一存储体相邻控制信号ADJ21未被激活的情况下，晶体管控制单元1012_WLN-1在第N-1驱动信号DRV_WLN-1被激活时激活其输出。由于晶体管控制单元1012_WLN-1的输出被输入到第二NMOS晶体管N2的栅极，所以如果晶体管控制单元1012_WLN-1的输出被激活，则第二NMOS晶体管N2导通。在第一存储体相邻控制信号ADJ21被激活的情况下，晶体管控制单元1012_WLN-1在第N字线信号HWLN被激活的情况下将其输出激活，其中所述第N字线信号HWLN表示当第一激活信号RACTV1在补偿周期内被第一次激活时第N正常字线WLN激活。因此，第二NMOS晶体管N2导通，导致通过锁存器LAT的第N-1正常字线WLN-2的激活。

用于控制第N正常字线WLN的单位字线控制单元1010_WLN包括：PMOS晶体管P、第一NMOS晶体管N1、第二NMOS晶体管N2、锁存器LAT、第N驱动信号发生单元1011_WLN、晶体管控制单元1012_WLN、以及第N字线信号发生单元HWLN_GEN。PMOS晶体管P、第一NMOS晶体管N1、锁存器LAT、以及第N驱动信号发生单元1011_WLN的操作与如上所述的大体相同。

当第一冗余字线RWL1作为过激活的字线被激活时，晶体管控制单元1012_WLN控制作为相邻字线的第N字线WLN的激活。在第一存储体相邻控制信号ADJ21未被激活的情况下，晶体管控制单元1012_WLN在第N驱动信号DRV_WLN被激活时激活其输出。由于晶体管控制单元1012_WLN的输出被输入到第二NMOS晶体管N2的栅极，所以如果晶体管控制单元1012_WLN的输出被激活，则第二NMOS晶体管N2导通。在第一存储体相邻控制信号ADJ21被激活的情况下，晶体管控制单元1012_WLN在第一冗余信号HIT1被激活的情况下将其输出激活。因此，第二NMOS晶体管导通，导致通过锁存器LAT的第N正常字线WLN的激活。

第N字线信号发生单元HWLN_GEN产生第N字线信号HWLN，所述第N字线信号HWLN表示当第一激活信号RACTV在补偿周期内被第一次激活时第N正常字线WLN激活。详细地，第N字线信号发生单元HWLN_GEN接收第N驱动信号DRV_WLN、在第一冗余控制信号RED_CON1被激活的情况下将第N驱动信号DRV_WLN反相成第N字线信号HWLN、以及传送第N字线信号HWLN。锁存器LAT被包括以允许第N字线信号HWLN即使在第一冗余控制信号RED_CON1被去激活时也保持当第一冗余控制信号RED_CON1被去激活时的状态。

用于控制第一冗余字线RWL1的单位字线控制单元1010_RWL1包括：PMOS晶体管P、第一NMOS晶体管N1、第二NMOS晶体管N2、锁存器LAT、第一冗余驱动信号发生单元1011_RWL1、以及晶体管控制单元1012_RWL1。PMOS晶体管P、第一NMOS晶体管N1、以及锁存器LAT的操作与如上所述的大体相同。

当第一目标控制信号TAR1和第一冗余信号HIT1一起被激活时第一冗余驱动信号发生单元1011_RWL1将第一冗余驱动信号DRV_RWL1激活。当第二冗余字线RWLY2或第N正常字线WLN作为过激活的字线被激活时，晶体管控制单元1012_RWL1控制作为相邻字线的第一冗余字线RWL1的激活。晶体管控制单元1012_RWL1在第一冗余驱动信号DRV_RWL1被激活的情况下、第一存储体相邻控制信号ADJ11和第N字线信号HWLN被一起激活的情况下、或者第一存储体相邻控制信号ADJ21和第二冗余信号HIT2被一起激活的情况下将其输出激活。因此，第二NMOS晶体管N2导通，导致通过锁存器LAT的第一冗余字线RWL1的激活。

图10B中所示的单位字线控制单元1010_RWL2至1010_RWLM的配置和操作大体相同。因而，以下将描述单位字线控制单元1010_RWL2至1010_RWLM之中的一个单位字线控制单元1010_RWLY（2≤Y≤M）的配置和操作。

用于控制第Y冗余字线RWLY的单位字线控制单元1010_RWLY包括：PMOS晶体管P、第一NMOS晶体管N1、第二NMOS晶体管N2、锁存器LAT、第Y冗余驱动信号发生单元1011_RWLY以及晶体管控制单元1012_RWLY。PMOS晶体管P、第一NMOS晶体管N1、以及锁存器LAT的操作与如上所述的大体相同。

当第一目标控制信号TAR1和第Y冗余信号HITY被一起激活时第Y冗余驱动信号发生单元1011_RWLY将第Y冗余驱动信号DRV_RWLY激活。当第Y-1冗余字线RWLY-1或第Y+1冗余字线RWLY+1作为过激活的字线被激活时，晶体管控制单元1012_RWLY控制作为相邻字线的第Y冗余字线RWLY的激活。晶体管控制单元1012_RWLY在第Y冗余驱动信号DRV_RWLY被激活的情况下、第一存储体相邻控制信号ADJ11和第Y-1冗余信号HITY-1被一起激活的情况下、或者第一存储体相邻控制信号ADJ21和第Y+1冗余信号HITY+1被一起激活的情况下将其输出激活。因此，第二NMOS晶体管N2导通，导致通过锁存器LAT的第Y冗余字线RWLY的激活。

在第N-1正常字线WLN-1的情况下，单位字线控制单元1010_WLN-1具有上述配置，使得第N-1正常字线WLN-1按如下情况被激活：在第一激活信号RACTV1在补偿周期内被第一次激活时第N正常字线WLN被激活的情况下，第一存储体相邻控制信号ADJ21被激活时被激活；以及在与输入地址RADD<0:A>相对应的字线为第N-1正常字线WLN-1时的其余情况下被激活。

在第N正常字线WLN的情况下，单位字线控制单元1010_WLN具有上述配置，使得第N正常字线WLN按如下情况被激活：在第一激活信号RACTV1在补偿周期内被第一次激活时第一冗余字线RWL1被激活的情况下，第一存储体相邻控制信号ADJ21被激活时被激活；以及在与输入地址RADD<0:A>相对应的字线为第N正常字线WLN的其余情况下被激活。

在第一冗余字线RWL1的情况下，单位字线控制单元1010_RWL1具有上述配置，使得第一冗余字线RWL1按如下情况被激活：在第一激活信号RACTV1在补偿周期内被第一次激活时第二冗余字线RWL2被激活（第二冗余信号HIT2被激活）的情况下，当第一存储体相邻控制信号ADJ21被激活时被激活；在第一激活信号RACTV1在补偿周期内被第一次激活时第N正常字线WLN被激活（第N字线信号HWLN被激活）的情况下，当第一存储体相邻控制信号ADJ11被激活时被激活；以及在第一冗余信号HIT1被激活时的其余情况下被激活。

在第Y冗余字线RWLY的情况下，单位字线控制单元1010_RWLY具有上述配置，使得第Y冗余字线RWLY按如下情况被激活：在第一激活信号RACTV1在补偿周期内被第一次激活时第Y+1冗余字线RWLY+1被激活（第Y+1冗余信号HITY+1被激活）的情况下，当第一存储体相邻控制信号ADJ21被激活时被激活；在第一激活信号RACTV1在补偿周期内被第一激活时第Y-1冗余字线RWLY-1被激活（第Y-1冗余信号HITY-1被激活）的情况下，第一存储体相邻控制信号ADJ11被激活时被激活；以及在第Y冗余信号HITY被激活的其余情况下被激活。

再次参见图10A，在第一存储体选择信号SBK1被激活的状态下，第一状态信号发生单元1020在第一冗余使能信号HITB1被激活或者第N字线信号HWLN被激活的情况下将第一冗余字线状态信号HIT_AC1激活。换言之，第一状态信号发生单元1020在情况（A）（第一冗余使能信号HITB1被激活）或者情况（B）（第N字线信号HWLN被激活）下将第一冗余字线状态信号HIT_AC1激活。考虑到第N正常字线WLN与第一冗余字线RWL1相邻，在第N正常字线WLN被激活的情况下，第一冗余字线RWL1至第N冗余字线RWLM之中的至少一个字线被包括（第一冗余字线RWL1被包括）在与输入地址RADD<0:A>相对应的字线相邻的至少一个字线中。第一状态信号发生单元1020可以被配置成仅在情况（A）和（B）的一种情况下将第一冗余字线状态信号HIT_AC1激活。

根据以上描述，第一存储体的第一相邻控制信号ADJ11控制在过激活的字线‘之后’的相邻字线的激活，并且第一存储体的第二相邻控制信号ADJ21控制在过激活的字线‘之前’的相邻字线的激活。第一存储体的第一相邻控制信号ADJ11和第二相邻控制信号ADJ21根据存储器设计可以彼此对调。图10A和图10B中所示的实施例通过将第N正常字线WLN和第一冗余字线RWL1设定成彼此相邻来设计，这也可以根据存储体设计来改变。

第二字线控制块633的配置和操作与第一字线控制块623的相似，除了以下以外：第二字线控制块633在第二存储块BK2通过第二存储体选择信号SBK2被选中或者与第二存储体BK2相对应的存储体地址BA被输入的情况下被激活并且操作。因此，在此将省略对第二字线控制633的详细说明。

从以上描述显然的是，根据本发明的各种实施例，与被激活等于或大于参考数目的次数的字线相邻的字线被激活以刷新与他们本身连接的存储器单元，由此防止对与相邻字线连接的存储器单元的字线干扰是可能的。

此外，根据本发明的各种实施例，即使当被激活等于或大于参考数目的次数的字线是替换正常字线的冗余字线时，防止对与相邻字线连接的存储器单元的字线干扰也是可能的。

另外，根据本发明的各种实施例，即使当存储器包括多个存储体时，存储器也可以执行与上述大体相似的操作。

以下描述本发明的另一个实施例。

图4是说明冗余字线组替换正常字线组的操作的示图。

参见图4，一种存储器包括：第一正常字线组WG1至第N正常字线组WGN，每个正常字线组包括多个字线；以及第一冗余字线组RWG1至第M冗余字线组RWGM，每个冗余字线组包括多个冗余字线。

当存储器中正常字线组中包括的多个正常字线之中的至少一个正常字线发生失效时，正常字线组可以用冗余字线组来替换。在下文中，为了便于描述，将针对第L正常字线组WGL用第K冗余字线组RWGK来替换的情况进行陈述。

当第L正常字线组WGL具有失效、且因而需要用第K冗余字线组RWGK来替换时，存储器储存地址ADD<0:A>的表示第L正常字线组WGL的部分（在下文中，被称作为“字线组地址部分”或“WLGA部分”）。例如，在存储器具有1024个正常字线、并且256个字线组的每个包括4个字线的情况下，地址ADD<0:A>可以是10位，而同一字线组中包括的4个字线可以共享10位地址ADD<0:A>中的8位值，意味着该字线组可以通过地址ADD<0:A>的WLGA部分（即8位值）来识别，并且意味着该字线组的冗余操作可以用地址ADD<0:A>的WLGA部分的识别来执行。

在字线组层面的冗余操作的情况下，当输入地址ADD<0:A>的代表字线组的WLGA部分表示第L正常字线组WGL时，存储器将第K冗余字线组RWGK中包括的多个冗余字线之中替换输入地址ADD<0:A>的正常字线的冗余字线激活，这意味着第L正常字线组WGL用第K冗余字线组RWGK来替换。

以这种方式，在字线组电平的冗余操作的情况下，用于储存地址的熔丝电路的面积可以被减小。然而，在这种情况下，当正常字线组用冗余字线组来替换时，要求用于执行补偿操作用于防止由于字线干扰的数据恶化的方案。

图11是根据本发明的另一个实施例的存储系统的配置图。

参见图11，一种存储系统包括存储器1110和存储器控制器1120。

存储器1110包括：第一正常字线组WG1至第N正常字线组WGN，每个正常字线组包括多个正常字线WL；以及第一冗余字线组RWG1至第M冗余字线组RWGM，用于替换第一正常字线组WG1至第N正常字线组WGN之中失效的M个正常字线。第一冗余字线组RWG1至第M冗余字线组RWGM的每个包括多个冗余字线RWL。在存储器1110中，第一正常字线组WG1至第N正常字线组WGN被顺序设置，并且第一冗余字线组RWG1至第M冗余字线组RWGM接着第N正常字线组WGN被顺序设置。响应于通过对第一正常字线组WG1至第N正常字线组WGN的每个中与多个正常字线WL的每个相对应的地址的输入次数计数而获得的结果，在特定模式下存储器控制器1120将与第一正常字线组WG1至第N正常字线组WGN的多个正常字线WL相对应的地址ADD<0:A>之中的过度输入地址ADD<0:A>输入到存储器1110。在下文中，将针对每个正常字线组包括两个字线、并且每个冗余字线组包括两个冗余字线的情况进行描述。应当注意的是，每个正常字线组或每个冗余字线组中包括的正常字线或冗余字线的数目可以根据存储器设计而改变。

将参照图11来描述存储系统。

在如图11中所示的具有两个字线的字线组结构中，与第L正常字线组WGL的第一正常字线WLL_1相邻的相邻字线是第L-1正常字线组WGL-1的第二正常字线WLL-1_2和第L正常字线组WGL的第二正常字线WLL_2。与第L正常字线组WGL的第二正常字线WLL_2相邻的相邻字线是第L正常字线组WGL的第一正常字线WLL_1和第L+1正常字线组WGL+1的第一正常字线WLL+1_1。与第K冗余字线组RWGK的第一冗余字线RWLK_1相邻的相邻字线是第K-1冗余字线组RWGK-1的第二冗余字线RWLK-1_2和第K冗余字线组RWGK的第二冗余字线RWLK_2。与第K冗余字线组RWGK的第二冗余字线RWLK_2相邻的相邻字线是第K冗余字线组RWGK的第一冗余字线RWLK_1和第K+1冗余字线组RWGK+1的第一冗余字线RWLK+1_1。与第一正常字线组WG1的第一正常字线WL1_1相邻的相邻字线是第一正常字线组WG1的第二正常字线WL1_2。与第M冗余字线组RWGM的第二冗余字线RWLM_2相邻的相邻字线是第M冗余字线组RWGM的第一冗余字线RWLM_1。与第N正常字线组WGN的第二正常字线WLN_2相邻的相邻字线是第N正常字线组WGN的第一正常字线WLN_1和第一冗余字线组RWG1的第一冗余字线RWL1_1。相邻字线的识别或数目可以根据存储器设计而改变。

在正常存取模式下，存储器1110或存储器控制器1120对与激活命令一起到存储器1110的、与各个字线相对应的地址ADD<0:A>的输入次数或激活次数计数。

存储器1110或存储器控制器1120可以包括分别与各个字线相对应的多个计数单元CNT1_1至CNTN_2。图11说明了存储器控制器1120包括多个计数单元CNT1_1至CNTN_2。多个计数单元CNT1_1至CNTN_2对与激活命令一起施加的、与正常字线相对应的地址ADD<0:A>的输入次数计数、并且产生计数信息CTI1_1<0:B>至CTIN_2<0:B>。计数信息CTI1_1<0:B>至CTIN_2<0:B>表示第一正常字线组WG1至第N正常字线组WGN的多个正常字线WL1_1至WLN_2的激活次数。即使在字线组替换的情况下，即在如以上讨论的实例第L正常字线组WGL用第K冗余字线组RWGK来替换的情况下，将与正常字线相对应的地址经由结合图4讨论的冗余操作映射到冗余字线，且因而冗余字线的激活次数可以用与正常字线相对应的地址的输入次数来计数。

在特定模式下存储系统的操作

随着存储器控制器1120将MRS命令与特定地址的组合输入到存储器1110，存储器1110进入特定模式（模式信号MOD被激活）。在特定模式下存储器控制器1120被配置成响应于对第一正常字线组WG1至第N正常字线组WGN的多个正常字线WL1_1至WLN_2的激活次数计数的结果而将过度输入地址输入到存储器1110。在下文中，将针对特定模式包括一个补偿周期的情况进行描述，其中所述一个补偿周期针对与正常字线WLL_1相对应的一个过度输入地址。

在存储器1110进入特定模式之后，存储器控制器1120在补偿周期期间将激活命令输入到存储器1110三次。存储器控制器1120将与正常字线WLL_1相对应的过度输入地址ADD<0:A>与第一激活命令一起输入、将与正常字线WLL_2相对应的地址ADD<0:A>与第二激活命令一起输入、以及将与正常字线WLL-1_2相对应的地址ADD<0:A>与第三激活命令一起输入。在补偿周期期间将激活命令输入到存储器1110的次数可以被设计成根据在补偿周期内被激活的相邻字线的数目来改变。

在如下的情况（A）下，即过激活的字线是冗余字线、或者第一正常字线组WG1至第N正常字线组WGN之中的包括与过度输入地址ADD<0:A>相对应的字线的字线组被第一冗余字线组RWG1至第M冗余字线组RWGM之中的第K（1≤K≤M）冗余字线组RWGK替换的情况下，存储器1110响应于激活命令而将第K冗余字线组RWGK中的与过度输入地址ADD<0:A>相对应的冗余字线RWLK_1或RWLK_2的至少一个相邻字线激活。在如下的情况（B）下，即相邻字线部分地包括至少一个冗余字线、或者与过度输入地址ADD<0:A>相对应的过激活的字线与第一冗余字线组RWG1中被置于第一的冗余字线RWL1_1相邻的情况下，存储器1110响应于激活命令而将第一冗余字线组RWG1至第M冗余字线组RWGM中包括的冗余字线之中的与对应于过度输入地址ADD<0:A>的过激活的字线相邻的至少一个相邻字线激活。例如，情况（B）这样一种情况：与第N正常字线组WGN的过激活的第二正常字线WLN_2相邻的相邻字线是第N正常字线组WGN的第一正常字线WLN_1和第一冗余字线组RWG1的第一冗余字线RWL1_1。以上情况（A）和（B）对应于如下情况：在补偿周期内与由过度输入地址ADD<0:A>标记的过激活的字线相邻的一个相邻字线包括第一冗余字线组RWG1至第M冗余字线组RWGM的多个冗余字线之中的至少一个冗余字线。在情况（A）或（B）下，存储器1110不管用于相邻字线的输入地址ADD<0:A>而将可以包括至少一个正常字线和至少一个冗余字线的相邻字线激活。

在情况（A）下存储器1110的操作

在第L正常字线组WGL用第K冗余字线组RWGK来替换的情况下，第L正常字线组WGL的第一正常字线WLL_1用第K冗余字线组RWGK的第一冗余字线RWLK_1来替换，并且第L正常字线组WGL的第二正常字线WLL_2用第K冗余字线组RWGK的第二冗余字线RWLK_2来替换。

当将与正常字线WLL_1相对应的过度输入地址ADD<0:A>与第一激活命令一起输入时，存储器1110将替换正常字线WLL_1并且因此为过激活的字线的冗余字线RWLK_1激活。当将第二激活命令输入时，存储器1110不管与第二激活命令一起施加的并且与正常字线WLL_2相对应的地址ADD<0:A>而将冗余字线RWLK_2作为与冗余字线RWLK_1相邻的相邻字线激活。最后，当将第三激活命令输入时，存储器1110不管与第三激活命令一起施加的并且与正常字线WLL-1_2相对应的地址ADD<0:A>而将冗余字线RWLK-1_2作为与字线RWLK_1相邻的另一个相邻字线激活。在K等于‘1’的情况下，即与过度输入地址ADD<0:A>相对应的正常字线WLL_1的第L正常字线组WGL用第一冗余字线组RWGL来替换的情况下，存储器1110响应于第二激活命令和第三激活命令而将第一冗余字线组RWG1的第二冗余字线RWL1_2和第N正常字线组WGN的第二正常字线WLN_2作为与过激活的字线（即冗余字线RWLK_1）相邻的相邻字线顺序激活。

与过激活的字线RWLK_1相邻的相邻字线RWLK-1_2和RWLK_2的激活次序可以根据存储器设计来改变。字线RWLK_2是被设置在过激活的冗余字线RWLK_1之后的冗余字线，并且字线RWLK-1_2是被设置在过激活的冗余字线RWLK_1之前的冗余字线。

在情况（B）下的存储器1110的操作

存储器1110响应于第一激活命令而将与过度输入地址ADD<0:A>相对应的字线激活。与过度输入地址ADD<0:A>相对应的过激活的字线可以是与第一冗余字线组RWG1的第一冗余字线RWL1_1相邻的第N正常字线组WGN的第二正常字线WLN_2。

在与第一激活命令一起的过度输入地址ADD<0:A>与正常字线WLN_2相对应的情况下，当将第二激活命令输入时，存储器1110不管用于相邻字线的输入地址ADD<0:A>而将冗余字线RWL1_1作为与过激活的字线或正常字线WLN_2相邻的相邻字线激活。此外，当将第三激活命令输入时，存储器1110不管用于相邻字线的输入地址ADD<0:A>而将正常字线WLN_1作为与过激活的字线或正常字线WLN_2相邻的另一个相邻字线激活。

与正常字线WLN_2相邻的相邻字线WLN_1和RWL1_1的激活次序可以根据存储器设计来改变。冗余字线RWL1_1被设置在正常字线WLN_2之后，并且正常字线WLN_1被设置在正常字线WLN_2之前。

除了情况（A）和（B）以外，即，当过激活的字线和全部的相邻字线是正常字线时、或者包括了与地址ADD<0:A>相对应的字线的字线组不被替换并且与地址ADD<0:A>相对应的字线与第一冗余字线组RWG1的第一冗余字线RWL1_1不相邻时，存储器1110在补偿周期内将对应于与激活命令一起输入的地址ADD<0:A>的字线激活。

此外，在每个补偿周期内，对于在用于过激活的字线的第一激活信号RACTV之后与第二激活命令和第三激活命令一起输入的地址ADD<0:A>，存储器1110不执行冗余操作（结合图3来解释），并且将与冗余操作相关的信号的状态保持在输入用于过激活的字线的第一激活命令之后的状态。如以上所讨论的，需要被保护以防字线干扰的是与过激活的字线物理上相邻的字线。因此，名义上相邻的字线（不与过激活的字线物理上相邻）不需要用于防止字线干扰而被激活。名义上相邻的字线通过由正常字线替换成冗余字线而引起。例如，假设过度输入地址为5，因而过激活的字线是第五字线，并且假设与地址4相对应并且与过激活的第五字线物理相邻的第四字线用第三冗余字线来替换。即使根据该替换第三冗余字线可以名义上是与第五字线相邻的相邻字线，但是因为第三冗余字线与过激活的字线或第五字线物理上不相邻，所以第三冗余字线不受字线干扰的影响。

在正常存取模式下存储系统的操作

为了执行根据外部请求（未示出）的操作，存储器控制器1120将命令信号CSB、ACTB、RASB、CASB以及WEB、地址ADD<0:A>以及数据（未示出）施加到存储器1110。存储器1110将与激活命令一起输入的与地址ADD<0:A>相对应的字线激活。在包括了与地址ADD<0:A>相对应的字线的字线组用冗余字线组来替换的情况下，存储器1110将替换与输入地址ADD<0:A>相对应的字线的冗余字线激活。

在以上描述中，解释了：当存储器1110与情况（A）和（B）的一种情况相对应时，至少一个相邻字线被激活，而与随着用于过激活的字线的第一激活信号RACTV之后的激活命令一起输入的地址ADD<0:A>无关。存储器1110可以被设计成仅在情况（A）和（B）中的一种情况下不管随着用于过激活的字线的第一激活信号RACTV之后的激活命令一起输入的地址ADD<0:A>而将至少一个相邻字线激活。

在根据本发明的另一个实施例的存储系统中，即使在特定模式下的操作期间要在补偿周期内被激活的字线是未被分配地址的冗余字线的情况下，也可以执行正常补偿操作。此外，即使替换未以字线为单位而是以字线组为单位来进行的，也可以执行正常补偿操作。

图12是根据本发明的另一个实施例的存储器1110的配置。

参见图12，存储器1110包括：第一正常字线组WG1至第N正常字线组WGN，每个正常字线组包括多个正常字线；第一冗余字线组RWG1至第M冗余字线组RWGM，所述第一冗余字线组RWG1至第M冗余字线组RWGM用于替换第一正常字线组WG1至第N正常字线组WGN之中失效的M个正常字线组，每个冗余字线组包括多个冗余字线；以及控制电路1200。在存储器1110中，第一正常字线组WG1至第N正常字线组WGN被顺序设置，并且第一冗余字线组RWG1至第M冗余字线组RWGM接着第N正常字线组WGN被顺序设置。在下文中，将针对第一正常字线组WG1至第N正常字线组WGN的每个包括2个正常字线、并且第一冗余字线组RWG1至第M冗余字线组RWGM的每个包括2个冗余字线的情况进行描述。应当注意的是，在每个正常字线组中包括的正常字线的数目和在每个冗余字线组中包括的冗余字线的数目可以根据存储器设计而改变。

激活信号RACTV在激活命令（未示出）被输入到存储器1110时被激活、并且在预充电命令（未示出）被输入到存储器1110时被去激活。图12的地址RADD<0:A>具有与从存储器控制器1120中输入的地址ADD<0:A>相同的值，并且与存储器1110的内部操作时序同步。

将参照图12来描述存储器1110。

在特定模式下存储器1110的操作

存储器1110在MRS命令与特定地址的组合被输入时进入特定模式。如以上所公开的，存储器控制器1120被配置成响应于对第一正常字线组WG1至第N正常字线组WGN的字线的激活次数计数的结果而在特定模式下将过度输入地址输入到存储器1110。在下文中，将针对特定模式包括一个补偿周期的情况进行描述，其中所述一个补偿周期针对与第L正常字线组WGL的第一正常字线WLL_1相对应的一个过度输入地址。

在如下的情况（A）下，即过激活的字线是冗余字线、或者第一正常字线组WG1至第N正常字线组WGN之中的包括与过度输入地址RADD<0:A>相对应的正常字线的正常字线组被第一冗余字线组RWG1至第M冗余字线组RWGM之中的第K（1≤K≤M）冗余字线组RWGK替换的情况下，控制电路1200响应于激活信号RACTV而将第K冗余字线组RWGK的多个冗余字线RWLK_1和RWLK_2之中的与替换对应于过度输入地址RADD<0:A>的正常字线的冗余字线相邻的至少一个相邻字线激活。在如下的情况（B）下，相邻字线包括至少一个冗余字线、或者与过度输入地址RADD<0:A>相对应的过激活的字线包括第一冗余字线组RWG1至第M冗余字线组RWGM中的至少一个冗余字线。这是过激活的字线与第一冗余字线组RWG1中被置于第一的冗余字线RWL1_1相邻的情况。在情况（B）下的控制电路1200响应于激活信号RACTV而将在第一冗余字线组RWG1至第M冗余字线组RWGM中包括的多个冗余字线之中的与对应于过度输入地址RADD<0:A>的过激活的字线相邻的相邻字线激活。以上情况（A）和（B）对应于如下情况：在补偿周期内第一冗余字线组RWG1至第M冗余字线组RWGM中包括的多个冗余字线之中的至少一个冗余字线被激活。例如，情况（B）是这样一种情况：与第N正常字线组WGN的过激活的第二正常字线WLN_2相邻的相邻字线是第N正常字线组WGN的第一正常字线WLN_1和第一冗余字线组RWG1的第一冗余字线RWL1_1。在如下的情况（A）或（B）下，即，在补偿周期内与由过度输入地址ADD<0:A>标记的过激活的字线相邻的一个相邻字线包括第一冗余字线组RWG1至第M冗余字线组RWGM的多个冗余字线之中的至少一个冗余字线的情况下，控制电路1200不管用于相邻字线的输入地址ADD<0:A>而将可以包括至少一个正常字线和至少一个冗余字线的相邻字线激活。

在情况（A）下控制电路1200的操作

在补偿周期内激活信号RACTV第一次激活的情况下，如果将与正常字线WLL_1相对应的过度输入地址RADD<0:A>输入，则控制电路1200将替换正常字线WLL_1的冗余字线RWLK_1激活，且因而冗余字线RWLK_1是过激活的字线。当激活信号RACTV被第二次激活时，控制电路1200不管与正常字线WLL_2相对应的输入地址RADD<0:A>而将冗余字线RWLK_2作为与冗余字线RWLK_1相邻的相邻字线激活。最后，当激活信号RACTV被第三次激活时，控制电路1200不管与正常字线WLL-1_2相对应的输入地址RADD<0:A>而将冗余字线RWLK-1_2作为与冗余字线RWLK_1相邻的另一个相邻字线激活。在K等于1的情况下，即与过度输入地址ADD<0:A>相对应的正常字线WLL_1的第L正常字线组WGL用第一冗余字线组RWG1来替换的情况下，当激活信号RACTV被第二次和第三次激活时，控制电路1200将第一冗余字线组RWG1的第二冗余字线RWL1_2和第N正常字线组WGN的第二正常字线WLN_2作为与过激活的字线（即冗余字线RWLK_1）相邻的相邻字线顺序激活。

与过激活的冗余字线RWLK_1相邻的相邻字线RWLK-1_2和RWLK_2的激活次序可以根据存储器设计来改变。字线RWLK_2是设置在字线RWLK_1之后的冗余字线，而字线RWLK-1_2是设置在字线RWLK_1之前的冗余字线。

在情况（B）下控制电路1200的操作

在补偿周期内激活信号RACTV第一次激活的情况下，控制电路1200将与过度输入地址RADD<0:A>相对应的字线激活。与过度输入地址RADD<0:A>相对应的字线可以是与第一冗余字线组RWG1的第一冗余字线RWL1_1相邻的第N正常字线组WGN的第二正常字线WLN_2。

在补偿周期内激活信号RACTV第一次激活时过度输入地址RADD<0:A>与正常字线WLN_2相对应的情况下，控制电路1200在激活信号RACTV第二次激活时不管用于相邻字线的输入地址ADD<0:A>而将冗余字线RWL1_1作为与过激活的字线或正常字线WLN_2相邻的相邻字线激活。在激活信号RACTV第三次激活时，控制电路1200不管用于相邻字线的输入地址ADD<0:A>而将正常字线WLN_1作为与正常字线WLN_2相邻的另一个相邻字线激活。

与正常字线WLN_2相邻的相邻字线WLN_1和RWL1_1的激活次序可以根据存储器设计来改变。冗余字线RWL1_1被设置在正常字线WLN_2之后，而正常字线WLN_1被设置在正常字线WLN_2之前。

除了情况（A）和（B）以外，即，当过激活的字线和全部的相邻字线是正常字线时、或者包括了与输入地址ADD<0:A>相对应的字线的字线组不被替换并且与输入地址ADD<0:A>相对应的的字线与第一冗余字线组RWG1的第一冗余字线RWL1_1不相邻时，控制电路1200在补偿周期内将与激活信号RACTV激活时输入的地址ADD<0:A>相对应的字线激活。

此外，在每个补偿周期内用于过激活的字线的激活信号RACTV第一次激活之后，对于该激活信号RACTV第二次激活和第三次激活时被输入的地址ADD<0:A>，控制电路1200不执行冗余操作，并且将与冗余操作相关的信号的状态保持在输入用于过激活的字线的第一激活信号RACTV之后的状态。如以上所讨论的，需要被保护以防字线干扰的是与过激活的字线物理上相邻的字线需。因此，名义上的相邻字线（与过激活的字线物理上不相邻）不需要为防止字线干扰而被激活。名义上相邻的字线通过由正常字线替换成冗余字线而引起。

在正常存取模式下存储器1110的操作

控制电路1200将与在激活信号RACTV激活的情况下输入的地址RADD<0:A>相对应的字线激活。在包括了与输入地址RADD<0:A>相对应的字线的字线组用冗余字线组来替换的情况下，控制电路1200将替换与输入地址RADD<0:A>相对应的字线的冗余字线激活。

在以上描述中，解释了：当控制电路1200与情况（A）和（B）中的一种情况相对应时，至少一个相邻字线被激活而不管在用于过激活的字线的激活信号RACTV第一次激活之后所述激活信号RACTV激活时输入的地址RADD<0:A>。控制电路1200可以被设计成仅在情况（A）和（B）的一种情况下将至少一个相邻字线激活而不管在用于过激活的字线的第一激活信号RACTV之后激活信号RACTV被激活时输入的地址RADD<0:A>。

针对上述操作，参见图12，控制电路1200包括：冗余控制块1210、相邻激活控制块1220、以及字线控制块1230。以下将描述各个控制块1210、1220以及1230的操作。

冗余控制块1210产生第一冗余信号HIT1至第M冗余信号HITM。在第一正常字线组WG1至第N正常字线组WGN之中的包括了与过度输入地址RADD<0:A>相对应的字线的正常字线组用第一冗余字线组RWG1至第M冗余字线组RWGM之中的第K（1≤K≤M）冗余字线组RWGK替换的情况下，冗余控制块1210响应于过度输入地址RADD<0:A>的WLGA部分而将第一冗余信号HIT1至第M冗余信号HITM之中的与第K冗余字线组PWGK相对应的第K冗余信号HITK激活。

详细地，在冗余控制块1210存储了表示第一正常字线组WG1至第M正常字线组WGN之中被替换的正常字线组的地址的WLGA部分的同时，在冗余控制信号RED_CON被激活的情况下，如果表示在第一正常字线组WG1至第N正常字线组WGN之中的正常字线的输入地址RADD<0:A>的WLGA部分等于储存值，则冗余控制块1210将第一冗余信号HIT1至第M冗余信号HITM中的一个激活。在第一冗余信号HIT1至第M冗余信号HITM中的至少一个激活的情况下，冗余控制块1210也将表示冗余操作正在被执行的冗余使能信号HITB激活。供作参考，冗余使能信号HITB是低激活信号（an active low signal）。在冗余控制信号RED_CON被去激活的情况下，冗余控制块1210保持第一冗余信号HIT1至第M冗余信号HITM和冗余使能信号HITB的之前状态而不管输入地址RADD<0:A>的与字线组相对应的WLGA部分是否等于储存值。

换言之，在冗余控制信号RED_CON被激活的情况下，冗余控制块1210将输入地址RADD<0:A>的与字线组相对应的WLGA部分与储存其中的值进行比较，并且更新第一冗余信号HIT1至第M冗余信号HITM和冗余使能信号HITB。在冗余控制信号RED_CON被去激活的情况下，冗余控制块1210将不管输入地址RADD<0:A>与储存其中的值的比较结果而保持第一冗余信号HIT1至第M冗余信号HITM和冗余使能信号HITB的之前状态。

冗余控制信号RED_CON由相邻激活控制块1220产生，在每个补偿周期内，在从激活信号RACTV第一次去激活至激活信号RACTV第三次去激活的时段期间处于去激活状态，并且在其余的时段期间处于激活状态。在正常存取模式下，冗余控制信号RED_CON始终保持在激活状态。每个补偿周期内激活信号RACTV的第三次激活和去激活是最后一次。激活信号RACTV的激活次数取决于可以根据存储器设计变化的相邻字线的数目。

因此，在每个补偿周期内，当第一激活信号RACTV被激活时输入的地址RADD<0:A>的WLGA部分等于储存其中的值的情况下，冗余控制块1210将第一冗余信号HIT1至第M冗余信号HITM之中的与储存其中的WLGA部分的值相对应的一个冗余信号和冗余使能信号HITB激活，并且在所述补偿周期的其余时段期间保持第一冗余信号HIT1至第M冗余信号HITM和冗余使能信号HITB的之前状态。因此，由于在补偿周期内在激活信号RACTV的第一次激活的条件下输入的地址RADD<0:A>的WLGA部分等于储存的值，所以激活的冗余信号保持激活。相反，在补偿周期内在激活信号RACTV的第一次激活的条件下输入的地址RADD<0:A>的WLGA部分等于储存其中的值的情况下，冗余控制块1210将全部的第一冗余信号HIT1至第M冗余信号HITM和冗余使能信号HITB去激活，并且在补偿周期的其余时段期间保持这些状态。

如上所述，地址RADD<0:A>与多个正常字线WL1_1至WLN_2中的一个相对应。由于每个字线组包括2个字线，所以地址RADD<0:A>的WLGA部分是地址RADD<0:A>的地址RADD<1:A>。在由RADD<1:A>识别的每个字线组中，各个字线通过地址RADD<0:A>的最低有效位RADD<0>来区分。在本公开中，地址RADD<0:A>的用于字线组中各个字线的识别的部分被称作为“字线地址部分”或“WLA部分”。因而，地址RADD<0:A>可以包括用于字线组的识别的WLGA部分和用于字线组中字线的识别的WLA部分。LSB RADD<0>是WLA部分的一个实例。

在如下的情况（A）下，即过激活的字线是冗余字线、或者第一正常字线组WG1至第N正常字线组WGN之中的包括了与过度输入地址RADD<0:A>相对应的正常字线的正常字线组在特定模式下用在第一冗余字线组RWG1至第M冗余字线组RWGM之中的第K（1≤K≤M）冗余字线组RWGK来替换的情况下，相邻激活控制块1220将目标控制信号TAR和相邻控制信号ADJ1和ADJ2中的至少一个相邻控制信号激活。此外，在如下的情况（B）下，相邻字线包括至少一个冗余字线、或者与过度输入地址RADD<0:A>相对应的过激活的字线在特定模式下包括第一冗余字线组RWG1至第M冗余字线组RWGM之中的至少一个冗余字线。这是过激活的字线与第一冗余字线组RWG1的第一字线RWL1_1相邻的情况。相邻激活控制块1220在情况（B）下将目标控制信号TAR和至少一个相邻控制信号ADJ1激活。即，在特定模式下激活冗余字线是必要的情况下，相邻激活控制块1220将相邻控制信号ADJ1和ADJ2中的至少一个激活。

详细地，响应于模式信号MOD、冗余字线状态信号HIT_AC、激活信号RACTV、以及输入地址RADD<0:A>的用于每个字线组中各个字线识别的WLA部分，相邻激活控制块1220产生冗余控制信号RED_CON、目标控制信号TAR以及相邻控制信号ADJ1和ADJ2中的至少一个相邻控制信号。在初始状态下，相邻激活控制块1220将冗余控制信号RED_CON和目标控制信号TAR激活，并且将相邻控制信号ADJ1和ADJ2去激活。

相邻控制信号ADJ1和ADJ2被用于将与过激活的字线（可以是与过激活输入地址RADD<0:A>相对应的正常字线和冗余字线中的任何一个）物理上相邻的相邻字线激活。相邻字线也可以是字线组中的正常字线和冗余字线中的任何一个，所述字线组可以与过激活的字线的字线组相同或不同。相邻控制信号ADJ1和ADJ2被用于将与过激活的字线的字线组不同的字线组中包括的相邻字线激活。目标控制信号TAR被用于将过激活的字线的字线组中包括的与过激活的字线的相邻的相邻字线激活。冗余字线状态信号HIT_AC表示冗余字线在特定模式下是否被激活。字线区分信号DIS_WL通过在冗余控制信号RED_CON激活的情况下将WLA部分（例如，输入地址RADD<0:A>的最低有效位RADD<0>）锁存来产生，并且表示字线组中由WLGA部分限定的相应字线的安排次序。

第一相邻控制信号ADJ1在补偿周期内将设置在过激活的字线之后的相邻字线激活，所述过激活的字线由在激活信号RACTV第一次激活的情况下输入的过度输入地址RADD<0:A>标记；而第二相邻控制信号ADJ2在补偿周期内将设置在过激活的字线之前的相邻字线激活，所述过激活的字线由在激活信号RACTV第一次激活的情况下输入的过度输入地址RADD<0:A>标记。由过度输入地址RADD<0:A>标记的过激活的字线表示与过度输入地址RADD<0:A>相对应的正常字线或替换所述正常字线的冗余字线。相邻字线的识别或数目、以及相邻控制信号的数目可以根据存储器设计来改变。

在如下的情况（A）下，相邻激活控制块1220如以下描述而操作，其中所述情况（A）为：模式信号MOD和冗余字线状态信号HIT_AC都被激活，并且过激活的字线是冗余字线组中被置于第一的用于替换与过度输入地址RADD<0:A>相对应的正常字线的冗余字线，其中所述过度输入地址RADD<0:A>是在补偿周期内激活信号RACTV第一次激活的情况下输入的。当第一次被激活的激活信号RACTV被去激活时，相邻激活控制块1220将冗余控制信号RED_CON去激活。当第二次被激活的激活信号RACTV被去激活时，相邻激活控制块1220将目标控制信号TAR去激活，并且将第二相邻控制信号ADJ2激活。当第三次被激活的激活信号RACTV被去激活时，相邻激活控制块1220将第二相邻控制信号ADJ2去激活，并且将冗余控制信号RED_CON和目标控制信号TAR激活（补偿周期结束并且返回到初始状态）。

在如下的情况（A）下，相邻激活控制块1220如以下描述而操作，其中所述情况（A）为：过激活的字线是冗余字线组中被置于最末的替换与过度输入地址RADD<0:A>相对应的正常字线的冗余字线，其中所述过度输入地址RADD<0:A>是在补偿周期内在激活信号RACTV第一次激活的情况下输入的。当第一次被激活的激活信号RACTV被去激活时，相邻激活控制块1220将冗余控制信号RED_CON和目标控制信号TAR去激活，并且将第一相邻控制信号ADJ1激活。当第二次被激活的激活信号RACTV被去激活时，相邻激活控制块1220将目标控制信号TAR激活，并且将第一相邻控制信号ADJ1去激活。当第三次被激活的激活信号RACTV被去激活时，相邻激活控制块1220将冗余控制信号RED_CON激活（补偿周期结束并且返回到初始状态）。

在模式信号MOD被激活、并且冗余字线状态信号HIT_AC被去激活的情况（表示过激活的字线和全部的相邻字线是正常字线）下，当第一次被激活的激活信号RACTV被去激活时，相邻激活控制块1220将冗余控制信号RED_CON去激活。当第二次被激活的激活信号RACTV被去激活时，相邻激活控制块1220保持之前的状态（四个信号RED_CON、TAR、ADJ1和ADJ2之中仅目标控制信号TAR被激活的状态）。当第三次被激活的激活信号RACTV被去激活时，相邻激活控制块1220将冗余控制信号RED_CON激活（补偿周期结束并且返回到初始状态）。

在模式信号MOD被去激活的情况下，相邻激活控制块1220保持初始状态、即冗余控制信号RED_CON和目标控制信号TAR被激活并且相邻控制信号ADJ1和ADJ2被去激活的状态，而与激活信号RACTV的触发无关。

在如下的情况（A）下，即过激活的字线是冗余字线、或者在特定模式下包括了与过度输入地址RADD<0:A>相对应的正常字线的正常字线组被第K冗余字线组RWGK替换的情况下，字线控制块1230响应于激活信号RACTV、第K冗余信号HITK、以及相邻控制信号ADJ1和ADJ2中的至少一个相邻控制信号而将与用于替换与过度输入地址RADD<0:A>相对应的正常字线的冗余字线相邻的至少一个相邻字线激活。

详细地，字线控制块1230响应于激活信号RACTV、字线译码使能信号WLDECEN、输入地址RADD<0:A>、目标控制信号TAR、相邻控制信号ADJ1和ADJ2中的至少一个、第一冗余信号HIT1至第M冗余信号HITM、以及冗余使能信号HITB而将适合的字线激活。字线译码使能信号WLDECEN在从激活信号RACTV的激活至冗余使能信号HITB的激活的确定（确定输入地址RADD<0:A>的地址是否等于储存在冗余控制块1210中的地址的值）所限定的延迟之后被激活、保持激活预定的时段、然后被去激活。

随着激活信号RACTV被去激活，字线控制块1230保持多个正常字线WL1_1至WLN_2和多个冗余字线RWL1_1至RWLM_2的去激活的状态。在激活信号RACTV激活之后，字线译码使能信号WLDECEN的激活引起以下之一的激活：与过度输入地址RADD<0:A>相对应的过激活的字线（可以是正常字线或者冗余字线）、目标控制信号TAR、以及相邻控制信号ADJ1和ADJ2中的至少一个相邻控制信号。

在如下的情况（A）下，即过激活的字线是冗余字线、或者在特定模式的补偿周期内与激活信号RACTV第一次激活时输入的过度输入地址RADD<0:A>相对应的正常字线被设置在被第K冗余字线组RWGK替换的字线组中之首的情况下，在激活信号RACTV第二次激活时字线控制块1230响应于第K冗余信号HITK、目标控制信号TAR以及过度输入地址RADD<0:A>的WLA部分（例如，最低有效位RADD<0>）而将设置在替换与过度输入地址RADD<0:A>相对应的正常字线的冗余字线之后的冗余字线激活。在激活信号RACTV第三次激活时，字线控制块1230响应于第K冗余信号HITK和第二相邻控制信号ADJ2而将设置在替换与过度输入地址RADD<0:A>相对应的正常字线的冗余字线之前的冗余字线激活。

在如下的情况（A）下，即过激活的字线是冗余字线、或者在特定模式的补偿周期内与激活信号的RACTV第一次激活时输入的过度输入地址RADD<0:A>相对应的正常字线被设置在被第K冗余字线组RWGK替换的字线组中最末的情况下，字线控制块1230在激活信号RACTV第二次激活时响应于第K冗余信号HITK和第一相邻控制信号ADJ1而将设置在用于替换与过度输入地址RADD<0:A>相对应的正常字线的冗余字线之后的冗余字线激活。在激活信号RACTV第三次激活时，字线控制块1230响应于第K冗余信号HITK、目标控制信号TAR以及过度输入地址RADD<0:A>的WLA部分（例如，最低有效位RADD<0>）而将设置在用于替换与过度输入地址RADD<0:A>相对应的正常字线的冗余字线之前的冗余字线激活。

在如下的情况（B）下，即相邻字线包括至少一个冗余字线、或者在特定模式的补偿周期内与激活信号RACTV第一次激活时输入的过度输入地址RADD<0:A>相对应的正常字线与第一冗余字线组RWG1的第一冗余字线RWL1_1相邻的情况下，例如，在补偿周期内与激活信号RACTV第一次激活时输入的过度输入地址RADD<0:A>相对应的过激活的字线是第N正常字线组WGN的第二正常字线WLN_2的情况下，字线控制块1230在激活信号RACTV第二次激活时响应于第一相邻控制信号ADJ1、和正常字线WLN_2的激活而将设置在正常字线WLN_2之后的冗余字线RWL1_1激活。在激活信号RACTV第三次激活时，字线控制块1230响应于输入地址RADD<0:A>和目标控制信号TAR而将设置在正常字线WLN_2之前的正常字线WLN_1激活。

在除了所述情况（A）和（B）以外的情况下，即在特定模式下补偿周期内与激活信号RACTV第一次激活时输入的过度输入地址RADD<0:A>相对应的正常字线未被替换的情况下，字线控制块1230将与激活信号RACTV第二次激活和第三次激活时输入的地址RADD<0:A>相对应的正常字线激活。然而，字线控制块1230不将如下的冗余字线激活，所述冗余字线是与激活信号RACTV第二次激活和第三次激活时输入的地址RADD<0:A>相对应的正常字线的替代者。

当在正常存取模式下操作时，在与输入地址RADD<0:A>相对应的字线不被替换的情况下，字线控制块1230将与输入地址RADD<0:A>相对应的字线激活。在与输入地址RADD<0:A>相对应的字线被替换的情况下，字线控制块1230将与激活的冗余信号相对应的冗余字线激活。在后者情况下，与响应于冗余使能信号HITB而输入的地址RADD<0:A>相对应的字线不被激活。

在根据本发明的另一个实施例的存储器中，在特定模式的补偿周期内第一激活命令时包括了与过度输入地址相对应的正常字线的正常字线组用冗余字线组来替换的情况下，可以将与替换对应于过度输入地址的正常字线的过激活的冗余字线相邻的相邻字线激活，由此，即使正常字线被冗余字线替换时也可以执行正常的补偿操作。此外，由于仅仅各种情况下必要的字线被激活，所以可以减小在补偿操作中的电流损耗和功率损耗。

图13是图12中所示的冗余控制块1210的详细配置图。

冗余控制块1210包括：第一单位冗余控制单元1310_1至第M单位冗余控制单元1310_M，每个单位冗余控制单元被配置成在输入地址RADD<0:A>中的WLGA部分RADD<1:A>等于储存其中的值的情况下将其冗余信号激活；以及使能信号发生单元1320，所述使能信号发生单元1320被配置成根据第一冗余信号HIT1至第M冗余信号HITM之中的至少一个冗余信号的激活而产生冗余使能信号HITB。

第一单位冗余控制单元1310_1至第M单位冗余控制单元1310_M的配置和操作大体相同。以下将描述第一单位冗余控制单元1310_1至第M单位冗余控制单元1310_M之中的第M冗余控制单元1310_M的配置和操作。

第M单位冗余控制单元1310_M包括：第M储存单元1311_M，所述第M储存单元1311_M被配置成储存与要被替换的字线组相对应的WLGA部分的值，并且通过将储存其中的值的各个位与输入地址RADD<0:A>中的WLGA部分RADD<1:A>各个位进行比较来产生第M比较信息HITADDM<1:A>；以及第M冗余信号发生单元1312_M，所述第M冗余信号发生单元1312_M被配置成产生第M冗余信号HITM、并且在冗余控制信号RED_CON被激活的状态下响应于第M比较信息HITADDM<1:A>而更新第M冗余信号HITM的状态。

第M储存单元1311_M在储存其中的全部位与输入地址RADD<0:A>中的WLGA部分RADD<1:A>的全部位彼此大体相同的情况下将第M比较信息HITADDM<1:A>的全部各个位激活。当第M比较信息HITADDM<1:A>的全部各个位在冗余控制信号RED_CON被激活的状态下而被激活时，第M冗余信号发生单元1312_M将第M冗余信号HITM激活。即使在第M比较信息HITADDM<1:A>的全部位中的任何一个位在冗余控制信号RED_CON被激活的状态下而未被激活的情况下，第M冗余信号发生单元1312将第M冗余信号HITM去激活。在冗余控制信号RED_CON被去激活的情况下，第M冗余信号发生单元1312_M不管第M比较信息HITADDM<1:A>的全部位是否被激活而使得第M冗余信号HITM保持处在冗余控制信号RED_CON被去激活之前的状态。

图14是图13中所示的第M冗余信号发生单元1312_M的详细配置图。

参见图14，第M冗余信号发生单元1312_M包括通门PA_M，所述通门PA_M被配置成响应于冗余控制信号RED_CON而允许或阻拦将对其的输入作为输出传送；信号组合单元COM_M，所述信号组合单元COM_M被配置成在第M比较信息HITADDM<1:A>的全部位被激活的情况下将对通门PA_M的输入激活（成低电平LOW）；以及锁存器LAT_M，所述锁存器LAT_M被配置成在对通门PA_M的输入被阻挡的情况下将通门PA_M的输出值反相、并且将通门PA_M的输出值锁存。

信号组合单元COM_M在第M比较信息HITADDM<1:A>的全部各个位被激活（成高电平HIGH）的情况下将对通门PA_M的输入PIN激活（成低电平LOW）。信号组合单元COM_M在第M比较信息HITADDM<1:A>的各个位中即使一个位被去激活（成低电平LOW）的情况下将对通门PA_M的输入PIN去激活（成高电平HIGH）。通门PA_M在冗余控制信号RED_CON被激活的情况下将对其的输入PIN作为输出POUT传送、并且在冗余控制信号RED_CON被去激活的情况下阻拦将对其的输入PIN作为输出POUT的传送。

再次参见图13，使能信号发生单元1320当第一冗余信号HIT1至第M冗余信号HITM之中的至少一个冗余信号被激活时将冗余使能信号HITB激活（成低电平LOW）。使能信号发生单元1320当第一冗余信号HIT1至第M冗余信号HITM的全部被去激活时将冗余使能信号HITB去激活。

电路配置可以根据信号的变化（激活高或低）而被容易地修改。此外，在如上所述的存储器和存储系统的情况下，尽管作为过激活的字线（与补偿周期内激活信号RACTV第一次激活时输入的过度输入地址相对应）的正常字线或冗余字线被激活了，但可以不需要将过激活的字线激活，因为与实际激活次数大于参考数目的过激活的字线连接的存储器单元的数据不可能恶化。因此，即使在补偿周期内在激活信号RACTV的第一次激活的条件下输入过度输入地址被替换，仅仅与过激活的字线相邻的相邻字线可以在过激活的字线没有激活的情况下响应于顺序激活的激活信号RACTV来被激活。

图15是图12中所示的相邻激活控制块1220的详细配置图。

参见图15，相邻激活控制块1220包括脉冲发生单元1510、第一移位单元1520、第二移位单元1530、信号发生单元1540以及信号发生单元1550，所述脉冲发生单元1510被配置成在激活信号RACTV去激活时产生具有预定脉冲宽度的脉冲信号PUL。

以下将参照图15来描述相邻激活控制块1220的操作。

脉冲发生单元1510在激活信号RACTV的每次去激活时产生具有预定脉冲宽度的脉冲信号PUL，并且将产生的脉冲信号PUL传送到第一移位单元1520和第二移位单元1530。

第一移位单元1520包括串联连接的多个第一单位移位单元S11、S12以及S13。在多个第一单位移位单元S11、S12以及S13处于初始状态时，如果模式信号MOD和冗余字线状态信号HIT_AC被激活，则多个第一单位移位单元S11、S12以及S13每当脉冲信号PUL被激活时将它们的输出移位，并且产生多个第一信号A<0:2>。A<0>是第一单位移位单元S11的输出，A<1>是第一单位移位单元S12的输出，以及A<2>是第一单位移位单元S13的输出。在初始状态下，多个第一信号A<0:2>的初始值是（A<0>，A<1>，A<2>）=（1，0，0）。

第二移位单元1530包括串联连接的多个第二单位移位单元S21、S22以及S23。在多个第二单位移位单元S21、S22以及S23处于初始状态时，如果模式信号MOD被激活，则多个第二单位移位单元S21、S22以及S23每当脉冲信号PUL被激活时将它们的输出移位，并且产生多个第二信号B<0:2>。B<0>是第二单位移位单元S21的输出，B<1>是第二单位移位单元S22的输出，以及B<2>是第二单位移位单元S23的输出。在初始状态下，多个第二信号B<0:2>的初始值是（B<0>，B<1>，B<2>）=（1，0，0）。

地址锁存器单元1540被配置成将WLA部分锁存（例如冗余控制信号RED_CON去激活时输入的地址RADD<0:A>中的LSB RADD<0>）并且产生字线区分信号DIS_WL。字线区分信号DIS_WL的值‘0’（WLA部分，例如输入地址RADD<0:A>的LSB RADD<0>为0）表示正常字线组或冗余字线组中被置于第一的正常字线或冗余字线。字线区分信号DIS_WL的值‘1’（WLA部分，例如输入地址RADD<0:A>的LSB RADD<0>为1）表示正常字线组或冗余字线组中被置于第二（最末）的正常字线或冗余字线。

信号发生单元1550被配置成将多个第一信号A<0:2>、多个第二信号B<0:2>以及字线区分信号DIS_WL组合，并且产生冗余控制信号RED_CON、目标控制信号TAR、第一相邻控制信号ADJ1和第二相邻控制信号ADJ2。详细地，信号发生单元1550通过对第一信号A<0>和第二信号B<0>执行逻辑与操作来产生冗余控制信号RED_CON，通过对第一信号A<1>和字线区分信号DIS_WL执行逻辑与操作来产生第一相邻控制信号ADJ1，以及通过将第一信号A<2>和字线区分信号DIS_WL的反相信号组合来产生第二相邻控制信号ADJ2。此外，信号发生单元1550在如下情况下将目标控制信号TAR激活：第一信号A<0>为1的情况、字线区分信号DIS_WL为0并且第一信号A<1>为1的情况、或者字线区分信号DIS_WL为1并且第一信号A<2>为1的情况。

在多个第一单位移位单元S11、S12以及S13和多个第二单位移位单元S21、S22以及S23的各个端子之中，I端子表示输入端子、D端子表示输出端子EN端子表示使能端子、以及IT端子表示初始化端子。在初始化端子IT被去激活的状态下，各个单位移位单元接收并储存经由输入端子I输入的信号、并且经由输出端子D输出储存的值。各个单位移位单元在初始化端子IT被激活的状态下输出初始值。作为单位移位单元S11和S21的输出信号的第一信号A<0>和第二信号B<0>的初始值为1，并且作为单位移位单元S12、S13、S22以及S23的输出信号的第一信号A<1>和A<2>以及第二信号B<1>和B<2>的初始值为0。

在下文中，将针对存储器的操作期间多个第一信号A<0:2>、多个第二信号B<0:2>、冗余控制信号RED_CON、目标控制信号TAR、第一相邻控制信号ADJ1和第二相邻控制信号ADJ2的值进行描述。

在模式信号MOD和冗余字线状态信号HIT_AC被激活的状态（情况（A）或（B））下，施加到多个第一单位移位单元S11、S12以及S13和多个第二单位移位单元S21、S22以及S23的初始化端子IT的全部信号被去激活。因此，多个第一单位移位单元S11、S12以及S13和多个第二单位移位单元S21、S22以及S23的全部响应于经由使能端子EN输入的脉冲信号PUL而执行移位操作。

在初始状态下并且在补偿周期内激活信号RACTV被第一次激活的时段期间，保持（A<0>，A<1>，A<2>）=（1，0，0）和（B<0>，B<1>，B<2>）=（1，0，0）。此时，冗余控制信号RED_CON和目标控制信号TAR处于激活状态，并且第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。

如果被第一次激活的激活信号RACTV被去激活，则改变成（A<0>，A<1>，A<2>）=（0，1，0）和（B<0>，B<1>，B<2>）=（0，1，0），并且保持这些值直到在所述补偿周期内第二次被激活的信号RACTV被去激活。此时，如果字线区分信号DIS_WL为0，则冗余控制信号RED_CON处于去激活状态，目标控制信号TAR处于激活状态，以及第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。如果字线区分信号DIS_WL为1，则冗余控制信号RED_CON和目标控制信号TAR处于去激活状态，第一相邻控制信号ADJ1处于激活状态，以及第二相邻控制信号ADJ2处于去激活状态。

如果被第二次激活的激活信号RACTV被去激活，则改变成（A<0>，A<1>，A<2>）=（0，0，1）和（B<0>，B<1>，B<2>）=（0，0，1），并且保持这些值直到在所述补偿周期内被第三次激活的信号RACTV被去激活。此时，冗余控制信号RED_CON、目标控制信号TAR以及第一相邻控制信号ADJ1处于去激活状态。如果字线区分信号DIS_WL为0，则第二相邻控制信号ADJ2处于激活状态。如果字线区分信号DIS_WL为1，则冗余控制信号RED_CON处于去激活状态，目标控制信号TAR处于激活状态，以及第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。

如果被第三次激活的激活信号RACTV被去激活，则改变成（A<0>，A<1>，A<2>）=（1，0，0）和（B<0>，B<1>，B<2>）=（1，0，0）。也就是说，状态变成初始化。

在模式信号MOD被激活、并且冗余字线状态信号HIT_AC被去激活的状态下（特定模式下过激活的字线和全部的相邻字线是正常字线），施加到多个第一单位移位单元S11、S12以及S13的初始化端子IT的信号保持激活状态，并且施加到多个第二单位移位单元S21、S22以及S23的初始化端子IT的信号被去激活。因此，多个第二单位移位单元S21、S22以及S23响应于经由使能端子EN输入的脉冲信号PUL而执行移位操作，并且多个第一单位移位单元S11、S12以及S13保持初始状态（第一信号A<0:2>的各个位A<0>、A<1>以及A<2>为（1，0，0）的状态）。

如果被第一次激活的激活信号RACTV被去激活，则改变成（B<0>，B<1>，B<2>）=（0，1，0），并且保持这些值直到在所述补偿周期内被第二次激活的激活信号RACTV被去激活。此时，冗余控制信号RED_CON处于去激活状态，目标控制信号TAR处于激活状态，以及第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。

如果被第二次激活的激活信号RACTV被去激活，则改变成（B<0>，B<1>，B<2>）=（0，0，1），并且保持这些值直到在所述补偿周期内被第三次激活的激活信号RACTV被去激活。此时，冗余控制信号RED_CON处于去激活状态，目标控制信号TAR处于激活状态，以及第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。

如果被第三次激活的激活信号RACTV被去激活，则改变成（B<0>，B<1>，B<2>）=（1，0，0）。也就是说，状态变成初始化。

在模式信号MOD被去激活的状态下（在正常存取模式下），施加到多个第一单位移位单元S11、S12以及S13和多个第二单位移位单元S21、S22以及S23的初始化端子IT的全部信号保持去激活状态。因此，多个第一信号A<0:2>和多个第二信号B<0:2>保持初始状态（A<0>，A<1>，A<2>）=（1，0，0）和（B<0>，B<1>，B<2>）=（1，0，0）。因此，冗余控制信号RED_CON和目标控制信号TAR处于激活状态，以及第一相邻控制信号ADJ1和第二相邻控制信号ADJ2处于去激活状态。

图16A和图16B是图12中所示的字线控制块1230的详细配置图。

图16A说明了字线控制块1230中用于控制第一正常字线组WG1至第N正常字线组WGN中包括的字线的电路，而图16B说明了字线控制块1230中用于控制第一冗余字线组RWG1至第M冗余字线组RWGM中包括的冗余字线的电路。

以下将参照图16A和图16B来描述字线控制块1230。

字线控制块1230包括：多个正常字线控制单元1610_WL1_1至1610_WLN_2，所述多个正常字线控制单元1610_WL1_1至1610_WLN_2分别与在第一正常字线组WG1至第N正常字线组WGN中包括的正常字线WL1_1至WLN_2相对应；多个冗余字线控制单元1610_RWL1_1至1610_RWLM_2，所述多个冗余字线控制单元1610_RWL1_1至1610_RWLM_2被配置成分别与在第一冗余字线组RWG1至第M冗余字线组RWGM中包括的冗余字线RWL1_1至RWLM_2相对应；以及状态信号发生单元1620，所述状态信号发生单元1620被配置成产生冗余字线状态信号HIT_AC。

与正常字线WL1_1至WLN_1相对应的正常字线控制单元1610_WL1_1至1610_WLN_1的每个响应于激活信号RACTV、字线译码使能信号WLDECEN、输入地址RADD<0:A>、冗余使能信号HITB以及目标控制信号TAR而控制相应的正常字线。最末正常字线控制单元1610_WLN_2响应于激活信号RACTV、字线译码使能信号WLDECEN、输入地址RADD<0:A>、第一冗余信号HIT1、冗余使能信号HITB、目标控制信号TAR以及第二相邻控制信号ADJ2而控制正常字线WLN_2，其中所述最末正常字线控制单元1610_WLN_2与最末正常字线组WGN中包括的最末正常字线WLN_2相对应。

图16A中所示的正常字线控制单元1610_WL1_1至1610_WLN_1的配置和操作大体相同。以下将描述与正常字线WL1_1相对应的正常字线控制单元1610_WL1_1的配置和操作。

正常字线控制单元1610_WL1_1包括：PMOS晶体管P，所述PMOS晶体管P被配置成在激活信号RACTV去激活的情况下保持正常字线WL1_1的去激活；第一NMOS晶体管N1，所述第一NMOS晶体管N1被配置成响应于字线译码使能信号WLDECEN而被导通和关断；驱动信号发生单元1611_WL1_1，所述驱动信号发生单元1611_WL1_1被配置成在目标控制信号TAR激活并且冗余使能信号HITB去激活的状态当输入地址RADD<0:A>的值与正常字线WL1_1相对应时将驱动信号DRV_WL1_1激活；第二NMOS晶体管N2，所述第二NMOS晶体管N2被配置成响应于驱动信号DRV_WL1_1而被导通和关断；以及锁存器LAT，所述锁存器LAT与正常字线WL1_1连接。

PMOS晶体管P在激活信号RACTV被去激活（成低电平LOW）的状态下导通，并且上拉驱动内部节点NO的电压。锁存器LAT锁存并反相内部节点NO的电压，并且下拉驱动正常字线WL1_1。因此，正常字线WL1_1被保持在去激活状态。如果激活信号RACTV被激活（成高电平HIGH），则PMOS晶体管被关断，而用于激活正常字线WL1_1的环境准备就绪。

在从激活信号RACTV激活开始经过预定时间之后，字线译码使能信号WLDECEN被激活，并且第一NMOS晶体管N1导通。在输入地址RADD<0:A>的值与正常字线WL1_1相对应的情况下，驱动信号发生单元1611_WL1_1在如同字线译码使能信号WLDECEN被激活时的时间处将驱动信号DRV_WL1_1激活（成高电平HIGH）。第二NMOS晶体管N2响应于驱动信号DRV_WL1_1而导通，内部节点NO被下拉驱动，以及锁存器LAT将内部节点NO的电压锁存并反相、并且下拉驱动并激活正常字线WL1_1。在输入的地址RADD<0:A>的值与正常字线WL1_1不相对应或者冗余使能信号HITB被激活的情况下，由于驱动信号DRV_WL1_1未被激活，所以正常字线WL1_1未被激活。

以下将描述与最末正常字线组WGN中包括的最末正常字线WLN_2相对应的最末正常字线控制单元1610_WLN_2的配置和操作。

正常字线控制单元1610_WLN_2包括：PMOS晶体管P，所述PMOS晶体管P被配置成在激活信号RACTV去激活的情况下保持最末正常字线WLN_2的去激活；第一NMOS晶体管N1，所述第一NMOS晶体管N1被配置成响应于字线译码使能信号WLDECEN而导通和关断；驱动信号发生单元1611_WLN_2，所述驱动信号发生单元1611_WLN_2被配置成在目标控制信号TAR激活并且冗余使能信号HITB去激活的情况下输入地址RADD<0:A>的值与最后的正常字线WLN_2相对应时将驱动信号DRV_WLN_2激活、或者当第一冗余信号HIT1和第二相邻控制信号ADJ2被激活时将驱动信号DRV_WLN_2激活；第二NMOS晶体管N2，所述第二NMOS晶体管N2被配置成响应于驱动信号DRV_WLN_2而导通和关断；锁存器LAT，所述锁存器LAT与最末正常字线WLN_2连接；以及字线激活信号发生单元HWLN_GEN。PMOS晶体管P、第一NMOS晶体管N1、第二NMOS晶体管N2以及锁存器LAT的操作与以上所述的正常字线控制单元1610_WL1_1至1610_WLN_1中的操作大体相同。

字线激活信号发生单元HWLN_GEN产生字线激活信号HWLN_2，所述字线激活信号HWLN_2表示在特定模式的补偿周期内激活信号RACTV第一次激活的情况下最末正常字线WLN_2被激活，这意味着最末正常字线WLN_2作为过激活的字线被激活。详细地，在冗余控制信号RED_CON激活情况下，字线激活信号发生单元HWLN_GEN产生是信号PWLN_2的反相版本的字线激活信号HWLN_2，所述信号PWLN_2在冗余使能信号HITB被去激活、目标控制信号TAR被激活、并且输入地址RADD<0:A>的值与正常字线WLN_2相对应时被激活。在冗余控制信号RED_CON去激活的情况下，字线激活信号发生单元HWLN_GEN不将信号PWLN_2作为字线激活信号HWLN_2传送。在冗余控制信号RED_CON去激活的情况下，锁存器LAT保持字线激活信号HWLN_2的在冗余控制信号RED_CON去激活之前的之前状态。

以下将描述在图16B中所示的冗余字线控制单元1610_RWL1_1至1610_RWLM_2的配置和操作。图16B中所示的多个冗余字线控制单元1610_RWL1_1至1610_RWLM_2的配置和操作大体相同。

以下将描述与冗余字线RWL2_1相对应的冗余字线控制单元1610_RWL2_1的配置和操作。

冗余字线控制单元1610_RWL2_1包括：PMOS晶体管P，所述PMOS晶体管P被配置成在激活信号RACTV去激活的情况下保持冗余字线RWL2_1的去激活；第一NMOS晶体管N1，所述第一NMOS晶体管N1被配置成响应于字线译码使能信号WLDECEN而导通和关断；驱动信号发生单元1611_RWL2_1；第二NMOS晶体管N2，所述第二NMOS晶体管N2被配置成响应于驱动信号DRV_RWL2_1而导通和关断；以及锁存器LAT，所述锁存器LAT与字线RWL2_1连接。PMOS晶体管P、第一NMOS晶体管N1以及第二NMOS晶体管N2的操作与以上所述的正常字线控制单元1611_WL1_1至1611_WLN_2的大体相同。

在目标控制信号TAR和第二冗余信号HIT2被激活、并且输入地址RADD<0:A>的WLA部分（例如，LSB RADD<0>）为0的情况下，或者在第一冗余信号HIT1和第一相邻控制信号ADJ1被激活的情况下，驱动信号发生单元1611_RWL2_1将驱动信号DRV_RWL2_1激活。

以下将描述与冗余字线RWL2_2相对应的冗余字线控制单元1610_RWL2_2的配置和操作。

冗余字线控制单元1610_RWL2_2包括：PMOS晶体管P，所述PMOS晶体管P被配置成在激活信号RACTV去激活的情况下保持冗余字线RWL2_2的去激活；第一NMOS晶体管N1，所述第一NMOS晶体管N1被配置成响应于字线译码使能信号WLDECEN而导通和关断；驱动信号发生单元1611_RWL2_2；第二NMOS晶体管N2，所述第二NMOS晶体管N2被配置成响应于驱动信号DRV_RWL2_2而导通和关断；以及锁存器LAT，所述锁存器LAT与字线RWL2_2连接。PMOS晶体管P、第一NMOS晶体管N1以及第二NMOS晶体管N2的操作与如上所述的大体相同。

驱动信号发生单元1611_RWL2_2在如下情况下将驱动信号DRV_RWL2_2激活：目标控制信号TAR和第二冗余信号HIT2被激活并且输入地址RADD<0:A>的WLA部分（例如，LSB RADD<0>）为1的情况，或者第三冗余信号HIT3和第二相邻控制信号ADJ2被激活的情况。

因此，被设置在冗余字线组中之首的冗余字线在以下条件下被激活：（1）与所述冗余字线的冗余字线组相对应的第一冗余信号HIT1至第M冗余信号HITM中之一和目标控制信号TAR被激活；或者（2）与被设置在所述冗余字线的冗余字线组之前的冗余字线组相对应的第一冗余信号HIT1至第M冗余信号HITM中之一和第一相邻控制信号ADJ1被激活。被设置在冗余字线组中最末的冗余字线在以下条件下被激活：（1）与所述冗余字线的冗余字线组相对应的第一冗余信号HIT1至第M冗余信号HITM中之一和目标控制信号TAR被激活；或者（2）与被设置在所述冗余字线的冗余字线组之后的冗余字线组相对应的第一冗余信号HIT1至第M冗余信号HITM中之一和第二相邻控制信号ADJ2被激活。然而，第一冗余字线组RWG1的第一冗余字线RWL1_1在以下条件下被激活：（1）第一冗余信号HIT1和目标控制信号TAR被激活；或者（2）字线激活信号HWLN_2和第一相邻控制信号ADJ1被激活。

再次参见图16A，状态信号发生单元1620在冗余使能信号HITB被激活的情况（A）下或者在字线激活信号HWLN_2被激活的情况（B）下将冗余字线状态信号HIT_AC激活。考虑到最末正常字线组WGN的最末正常字线WLN_2与接着最末正常字线组WGN设置的第一冗余字线组RWG1的第一冗余字线RWL1_1相邻，当最末正常字线WLN_2作为过激活的字线被激活时，第一冗余字线RWL1_1被包括在与过激活的字线或者最末正常字线WLN_2相邻的相邻字线中。状态信号发生单元1620可以被设计成仅在情况（A）和（B）的一种情况下将冗余字线状态信号HIT_AC激活。

从以上描述显然的是，根据本发明的各种实施例，与激活次数等于或大于参考数目的字线相邻的字线被激活，以刷新与其连接的存储器单元，由此可以防止对与相邻字线连接的存储器单元的字线干扰。

此外，根据本发明的各种实施例，即使在多个正常字线的组用多个冗余字线的组来替换、并且激活次数等于或大于参考数目的正常字线用冗余字线来替换的情况下，也可以防止对与冗余字线相邻的字线连接的存储器单元的字线干扰。

尽管已经针对说明性的目的描述了各种实施例，但是对于本领域的技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下可以进行各种改变和修改。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种存储器，包括：

第一存储体，所述第一存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以替换所述第一字线至第N字线之中的M数目个字线；

第二存储体，所述第二存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以替换所述第一字线至第N字线之中的M数目个字线；以及

控制电路，所述控制电路被配置成：在第一模式下操作期间，在所述第一存储体和所述第二存储体之中被选中的存储体中所述第一字线至第N字线之中的与输入地址相对应的字线用所述第一冗余字线至第M冗余字线之中的第K（1≤K≤M）冗余字线来替换的情况下，响应于所述被选中的存储体的激活信号而将与所述被选中的存储体的所述第K冗余字线相邻的至少一个相邻字线激活。

技术方案2.如技术方案1所述的存储器，其中，所述控制电路包括：

第一控制块，所述第一控制块被配置成：在所述第一存储体中的第一字线至第N字线之中的与所述输入地址相对应的字线用所述第K冗余字线来替换的情况下，响应于所述第一存储体的在所述第一存储体被选中时的第一激活信号而将与所述第K冗余字线相邻的至少一个相邻字线激活；以及

第二控制块，所述第二控制块被配置成：在所述第二存储体中的第一字线至第N字线之中的与输入地址相对应的所述字线用所述第K冗余字线来替换的情况下，响应于所述第二存储体的在所述第二存储体被选中时的第二激活信号而将与所述第K冗余字线相邻的至少一个相邻字线激活。

技术方案3.如技术方案2所述的存储器，其中，所述第一激活信号在存储体地址与所述第一存储体相对应的情况下响应于激活命令而被激活，并且其中，所述第二激活信号在所述存储体地址与所述第二存储体相对应的情况下响应于所述激活命令而被激活。

技术方案4.如技术方案2所述的存储器，

其中，所述第一模式包括至少一个补偿周期，并且所述激活信号在每个补偿周期内被激活至少两次，以及

其中，在所述被选中的存储体中的与在所述被选中的存储体的激活信号在所述补偿周期内被第一次激活时的输入地址相对应的字线用所述第K冗余字线来替换的情况下，在被选中的存储体的所述激活信号在所述激活信号的所述第一次激活之后被激活时，与所述被选中的存储体相对应的控制电路将所述被选中的存储体的所述相邻字线激活。

技术方案5.如技术方案4所述的存储器，

其中，在所述被选中的存储体中的与在所述被选中的存储体的所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线用所述第K冗余字线来替换的情况下，与所述被选中的存储体相对应的所述控制电路不将与在所述被选中的存储体的所述激活信号在所述激活信号的第一次激活之后被激活时输入的地址相对应的字线激活，以及

其中，与所述被选中的存储体的所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线不被替换的情况下，与所述被选中的存储体相对应的所述控制电路将与在所述被选中的存储体的所述激活信号在所述激活信号的所述第一次激活之后被激活时输入的地址相对应的字线激活。

技术方案6.如技术方案1所述的存储器，其中，在所述第一存储体和所述第二存储体的每个中，所述第一字线至所述第N字线被顺序设置，并且所述第一冗余字线至所述第M冗余字线接着所述第N字线被顺序设置。

技术方案7.如技术方案6所述的存储器，其中，在所述第一存储体和所述第二存储体的每个中，在与所述输入地址相对应的字线用所述第K冗余字线来替换的情况下，

如果所述第K冗余字线为所述第一冗余字线，则所述相邻字线包括所述第N字线和所述第二冗余字线中的至少一个字线，以及，

如果所述第K冗余字线不是所述第一冗余字线，则所述相邻字线包括第K-1冗余字线和第K+1冗余字线中的至少一个字线。

技术方案8.如技术方案1所述的存储器，

其中，在所述第一模式下操作时与所述存储体地址相对应的存储体中的与输入地址相对应的字线用所述第K冗余字线来替换、并且与所述存储体地址相对应的所述存储体根据存储体选择信息不被选中的情况下，所述控制电路响应于与所述存储体地址相对应的所述存储体的所述激活信号而将所述第K冗余字线激活，以及

其中，在第二模式下与所述存储体地址相对应的存储体中的与输入地址相对应的字线用所述第K冗余字线来替换的情况下，所述控制电路响应于与所述存储体地址相对应的所述存储体的所述激活信号而将所述第K冗余字线激活。

技术方案9.如技术方案4所述的存储器，其中，所述控制电路还包括：

相邻激活控制块，所述相邻激活控制块被配置成：当所述第一激活信号和所述第二激活信号中的至少一个激活信号在所述补偿周期内被第一次激活时所述被选中的存储体中的与所述输入地址相对应的字线用所述第K冗余字线来替换的情况下，将一个或多个相邻控制信号顺序激活。

技术方案10.如技术方案4所述的存储器，其中，所述第一控制块包括：

第一冗余控制块，所述第一冗余控制块被配置成：在所述第一存储体中的与输入地址相对应的字线用所述第K冗余字线来替换的情况下，将与所述第一冗余字线至第M冗余字线相对应的第一冗余信号至第M冗余信号之中的与所述第K冗余字线相对应的第K冗余信号激活；以及

第一字线控制块，所述第一字线控制块被配置成：在所述第一模式的操作期间，在所述第一存储体中的与输入地址相对应的字线用所述第K冗余字线来替换的情况下，响应于所述第一激活信号、所述一个或多个相邻控制信号以及所述第K冗余信号而将所述相邻字线激活。

技术方案11.如技术方案10所述的存储器，其中，所述第二控制块包括：

第二冗余控制块，所述第二冗余控制块被配置成：在所述第二存储体中的与输入地址相对应的字线用所述第K冗余字线来替换的情况下，将与所述第一冗余字线至第M冗余字线相对应的第一冗余信号至第M冗余信号之中的与所述第K冗余字线相对应的第K冗余信号激活；以及

第二字线控制块，所述第二字线控制块被配置成：在所述第一模式下的操作期间，在所述第二存储体中的与输入地址相对应的字线用所述第K冗余字线来替换的情况下，响应于所述第二激活信号、所述一个或多个相邻控制信号以及所述第K冗余信号而将所述相邻字线激活。

技术方案12.如权利要11所述的存储器，

其中，在所述第一存储体中的所述第一激活信号在所述补偿周期内被第一次激活时的与输入地址相对应的字线用所述第K冗余字线来替换的情况下，所述第一字线控制块不将与所述第一激活信号在所述激活信号的第一次激活之后被激活时输入的地址相对应的字线激活；并且在所述第一激活信号在所述补偿周期内被第一次激活时所述第一存储体中的与输入地址相对应的字线不被替换的情况下，所述第一字线控制块将与所述第一激活信号在所述激活信号的所述第一次激活之后被激活时的输入地址相对应的字线激活；以及

其中，在所述第二激活信号在所述补偿周期内被第一次激活时所述第二存储体中的与输入地址相对应的字线用所述第K冗余字线来替换的情况下，所述第二字线控制块不将与所述第二激活信号在所述激活信号的第一次激活之后被激活时输入的地址相对应的字线激活；并且在所述第二激活信号在所述补偿周期内被第一次激活时所述第二存储体中的与输入地址相对应的字线不被替换的情况下，所述第二字线控制块将所述第二激活信号在所述激活信号的第一次激活之后被激活时与输入地址相对应的字线激活。

技术方案13.一种存储器，包括：

控制电路，所述控制电路被配置成：在第一模式下操作期间，在所述第一存储体和所述第二存储体之中被选中的存储体中所述第一字线至第N字线之中的与输入地址相对应的字线与所述第一冗余字线相邻的情况下，响应于所述被选中的存储体的激活信号而将所述第一冗余字线至第M冗余字线之中的与对应于所述输入地址的所述字线相邻的至少一个相邻字线激活。

技术方案14.如技术方案13所述的存储器，其中，所述控制电路包括：

第一控制块，所述第一控制块被配置成：在所述第一存储体中的与所述输入地址相对应的所述字线与所述第一冗余字线相邻的情况下，在所述第一模式下操作期间，响应于所述第一存储体的在所述第一存储体被选中时的第一激活信号而将所述第一冗余字线至第M冗余字线之中的与对应于所述输入地址的所述字线相邻的至少一个相邻字线激活；以及

第二控制块，所述第二控制块被配置成：在所述第二存储体中的与所述输入地址相对应的所述字线与所述第一冗余字线相邻的情况下，在所述第一模式下操作期间，响应于所述第二存储体的在所述第二存储体被选中时的第二激活信号而将所述第一冗余字线至第M冗余字线之中的与对应于所述输入地址的所述字线相邻的至少一个相邻字线激活。

技术方案15.如技术方案14所述的存储器，

其中，在所述被选中的存储体的激活信号在所述补偿周期内被第一次激活时所述被选中的存储体中的与所述输入地址相对应的所述字线与所述第一冗余字线相邻的情况下，在所述被选中的存储体的所述激活信号在所述激活信号的第一次激活之后被激活时，与所述被选中的存储体相对应的控制电路将所述第一冗余字线至第M冗余字线之中的与对应于所述输入地址的字线相邻的相邻字线激活。

技术方案16.如技术方案15所述的存储器，其中，所述控制电路还包括：

相邻激活控制块，所述相邻激活控制块被配置成：在所述第一模式下操作期间，当所述第一激活信号和所述第二激活信号中的至少一个激活信号在所述补偿周期内被第一次激活时所述被选中的存储体中的与所述输入地址相对应的字线与所述第一冗余字线相邻的情况下，将一个或多个相邻控制信号激活。

技术方案17.如技术方案16所述的存储器，其中，所述第一控制块包括：

第一字线控制块，所述第一字线控制块被配置成：在所述第一模式下操作期间，在所述第一存储体中的与输入地址相对应的字线与所述第一冗余字线相邻的情况下，响应于所述第一激活信号、所述一个或多个相邻控制信号以及表示与所述输入地址相对应的所述字线被选中的信号而将所述相邻字线激活。

技术方案18.如技术方案17所述的存储器，其中，所述第二控制块包括：

第二字线控制块，所述第二字线控制块被配置成：在所述第一模式下操作期间，在所述第二存储体中的与输入地址相对应的字线与所述第一冗余字线相邻的情况下，响应于所述第二激活信号、所述一个或多个相邻控制信号以及表示与所述输入地址相对应的所述字线被选中的信号而将所述相邻字线激活。

技术方案19.一种存储系统，包括：

存储器，所述存储器被配置成包括：

第一存储体，所述第一存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以替换所述第一字线至第N字线之中的M数目个字线，以及

第二存储体，所述第二存储体被配置成包括第一字线至第N字线和第一冗余字线至第M冗余字线，所述第一冗余字线至第M冗余字线用以替换所述第一字线至第N字线之中的M数目个字线，其中，

所述存储器被配置成：在第一模式下操作期间，在所述第一存储体和所述第二存储体之中的根据存储体选择信息而被选中的存储体中的所述第一字线至第N字线之中与输入地址相对应的字线用所述第一冗余字线至第M冗余字线之中的第K（1≤K≤M）冗余字线来替换的情况下，响应于所述被选中的存储体的激活信号而将与所述第K冗余字线相邻的至少一个相邻字线激活；以及

存储器控制器，所述存储器控制器被配置成：在所述第一模式下操作期间，响应于对所述第一存储体的所述第一字线至第N字线的激活次数和所述第二存储体的所述第一字线至第N字线的激活次数计数的结果，而将与所述被选中的存储体的所述第一字线至第N字线之中的激活次数等于或大于参考数目的字线相对应的地址输入到所述存储器。

技术方案20.一种存储系统，包括：

存储器，所述存储器被配置成包括：

所述存储器被配置成：在第一模式下操作期间，在所述第一存储体和所述第二存储体之中的根据存储体选择信息而被选中的存储体中的所述第一字线至第N字线之中与输入地址相对应的字线与第一冗余字线相邻的情况下，响应于所述被选中的存储体的激活信号而将所述第一冗余字线至第M冗余字线之中的与对应于所述输入地址的所述字线相邻的至少一个相邻字线激活；以及

技术方案21.一种存储器，包括：

第一字线组至第N字线组，每个所述字线组被配置成包括多个字线；

第一冗余字线组至第M冗余字线组，每个所述冗余字线组被配置成包括多个冗余字线以替换所述第一字线组至第N字线组之中的M数目个字线组；以及

控制电路，所述控制电路被配置成：在第一模式下，在所述第一字线组至第N字线组之中的包括了与输入地址相对应的字线的字线组用所述第一冗余字线组至第M冗余字线组之中的第K（1≤K≤M）冗余字线组来替换的情况下，响应于激活信号而将与所述第K冗余字线组中的多个冗余字线之中的替换与所述输入地址相对应的字线的冗余字线相邻的至少一个相邻字线激活。

技术方案22.如技术方案21所述的存储器，其中，所述控制电路：产生与所述第一冗余字线组至第M冗余字线组相对应的第一冗余信号至第M冗余信号；在所述第一模式下，在包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，响应于所述输入地址而将与所述第一冗余信号至第M冗余信号之中的所述第K冗余字线组相对应的第K冗余信号激活；以及利用所述第K冗余信号而将所述相邻字线激活。

技术方案23.如技术方案22所述的存储器，

其中，在包括了与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线的字线组用所述第K冗余字线组来替换的情况下，所述控制电路不将与在所述激活信号在所述激活信号的第一次激活之后被激活时输入的地址相对应的字线激活，以及

其中，在与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线组不被替换的情况下，所述控制电路将与在所述激活信号在所述激活信号的第一次激活之后被激活时输入的地址相对应的字线激活。

技术方案24.如技术方案23所述的存储器，其中，在包括了与所述激活信号在所述补偿周期内被第一次激活时输入的所述地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，所述控制电路在所述激活信号在所述激活信号的所述第一次激活之后被激活时将所述相邻字线激活。

技术方案25.如技术方案22所述的存储器，其中，所述第一字线组至第N字线组被顺序设置，并且所述第一冗余字线组至第M冗余字线组接着所述第N字线组被顺序设置。

技术方案26.如技术方案25所述的存储器，

其中，如果在所述第一模式下替换与所述输入地址相对应的所述字线的字线是所述第一冗余字线组中被置于第一的冗余字线，则所述相邻字线是所述第N字线组中被置于最末的字线和所述第一冗余字线组中被置于第二的冗余字线中的一个，以及

其中，如果在所述第一模式下替换与所述输入地址相对应的字线的字线是所述第一冗余字线组中的并非被置于第一的冗余字线，则所述相邻字线是被设置在替换与所述输入地址相对应的字线的所述冗余字线之前的冗余字线和被设置在替换与所述输入地址相对应的字线的所述冗余字线之后的冗余字线中的一个。

技术方案27.如技术方案21所述的存储器，其中，在第二模式下，与所述输入地址相对应的字线用冗余字线来替换的情况下，所述控制电路响应于所述激活信号而将替换与所述输入地址相对应的所述字线的所述冗余字线激活。

技术方案28.如技术方案21所述的存储器，其中，所述激活信号响应于激活命令而被激活，并且响应于预充电命令而被去激活。

技术方案29.一种存储器，包括：

第一冗余字线组至第M冗余字线组，每个所述冗余字线组被配置成包括多个冗余字线以替换所述第一字线组至第N字线组中的M数目个字线组；

冗余控制块，所述冗余控制块被配置成：产生第一冗余信号至第M冗余信号，并且在所述第一字线组至第N字线组之中的包括了与输入地址相对应的字线的字线组用所述第一冗余字线组至第M冗余字线组之中的第K（1≤K≤M）冗余字线组来替换的情况下，响应于所述输入地址而将所述第一冗余信号至第M冗余信号之中的与所述第K冗余字线组相对应的第K冗余信号激活；

相邻激活控制块，所述相邻激活控制块被配置成：在第一模式下，在包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，将至少一个相邻控制信号激活；以及

字线控制块，所述字线控制块被配置成：在所述第一模式下，在包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，响应于激活信号和所述第K冗余信号以及所述相邻控制信号而将与替换与所述输入地址相对应的所述字线的所述冗余字线相邻的至少一个相邻字线激活。

技术方案30.如技术方案29所述的存储器，其中，在所述第一模式下与所述输入地址相对应的所述字线不被替换的情况下、或者在第二模式的情况下，所述相邻激活控制块将所述相邻控制信号去激活。

技术方案31.如技术方案30所述的存储器，其中，在与所述输入地址相对应的所述字线不被替换的情况下，与所述输入地址相对应的所述字线响应于所述激活信号而被激活。

技术方案32.如技术方案31所述的存储器，其中，所述第一模式包括至少一个补偿周期，并且所述激活信号在每个补偿周期内被激活至少两次。

技术方案33.如技术方案32所述的存储器，

其中，所述相邻激活控制块还产生目标控制信号，以及

其中，所述相邻控制信号是第一相邻控制信号和第二相邻控制信号中的一个。

技术方案34.如技术方案33所述的存储器，

其中，在与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线是字线组中被置于第一的字线、并且包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，所述相邻激活控制块将所述目标控制信号和所述第二相邻控制信号激活，以及

其中，在与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线是字线组中被置于最末的字线、并且包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，所述相邻激活控制块将所述目标控制信号和所述第一相邻控制信号激活。

技术方案35.如技术方案34所述的存储器，

其中，在与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线是字线组中被置于第一的字线、并且包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，当所述激活信号在所述激活信号的所述第一次激活之后被激活时，所述字线控制块响应于所述第K冗余信号和所述目标控制信号而将被设置在替换与所述输入地址相对应的所述字线的所述冗余字线之后的冗余字线激活、并且响应于所述第K冗余信号和所述第二相邻控制信号而将被设置在替换与所述输入地址相对应的所述字线的所述冗余字线之前的冗余字线激活，以及

其中，在与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线是字线组中被置于最末的字线、并且包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，当所述激活信号在所述第一次激活之后被激活时，所述字线控制块响应于所述第K冗余信号和所述目标控制信号而将被设置在替换与所述输入地址相对应的所述字线的所述冗余字线之前的冗余字线激活、并且响应于所述第K冗余信号和所述第二相邻控制信号而将被设置在替换与所述输入地址相对应的所述字线的所述冗余字线之后的冗余字线激活。

技术方案36.如技术方案35所述的存储器，其中，所述第一字线组至第N字线组中的每个字线组包括两个字线，并且所述第一冗余字线组至第M冗余字线组中的每个冗余字线组包括至少两个冗余字线。

技术方案37.如技术方案29所述的存储器，

其中，所述冗余控制块包括：第一储存单元至第M储存单元，所述第一储存单元至第M储存单元被配置成：储存与所述第一字线组至第N字线组之中的要被替换的字线组相对应的地址，并且在所述输入地址的部分和被储存在所述第一储存单元至第M储存单元之中的第K储存单元中的值彼此相等时将所述第K冗余信号激活，以及

其中，所述第一储存单元至第M储存单元分别与所述第一冗余信号至第M冗余信号相对应。

技术方案38.一种存储系统，包括：

存储器，所述存储器被配置成包括：

第一字线组至第N字线组，每个所述字线组被配置成包括多个字线，以及

第一冗余字线组至第M冗余字线组，每个所述冗余字线组被配置成包括多个冗余字线，以替换所述第一字线组至第N字线组之中的M数目个字线组，其中

所述存储器被配置成：在第一模式下，在所述第一字线组至第N字线组之中的包括了与输入地址相对应的字线的字线组用所述第一冗余字线组至第M冗余字线组之中的第K（1≤K≤M）冗余字线组来替换的情况下，响应于激活信号而将与所述第K冗余字线组的多个冗余字线之中的替换与所述输入地址相对应的字线的冗余字线相邻的至少一个相邻字线激活；以及

存储器控制器，所述存储器控制器被配置成：在所述第一模式下，响应于对所述第一字线组至第N字线组中的所述多个字线的激活次数的计数结果，而将与所述第一字线组至第N字线组的多个字线之中的激活次数等于或大于参考数目的字线相对应的地址输入到所述存储器。

技术方案39.如技术方案38所述的存储器，其中，所述存储器：产生与所述第一冗余字线组至第M冗余字线组相对应的第一冗余信号至第M冗余信号；在所述第一模式下，在包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，响应于所述输入地址的部分而将所述第一冗余信号至第M冗余信号之中的与所述第K冗余字线组相对应的第K冗余信号激活；以及利用所述第K冗余信号而将所述相邻字线激活。

技术方案40.如技术方案39所述的存储系统，

其中，在包括了与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线的字线组用所述第K冗余字线组来替换的情况下，所述存储器不将与在所述激活信号在所述激活信号的第一次激活之后被激活时输入的地址相对应的字线激活；以及在与所述激活信号在所述补偿周期被第一次激活时输入的地址相对应的字线组不被替换的情况下，所述控制电路将与所述激活信号在所述激活信号的第一次激活之后被激活时输入的地址相对应的字线激活。

技术方案41.如技术方案40所述的存储系统，其中，在包括了与所述激活信号在所述补偿周期内被第一次激活时输入的所述地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，所述存储器在所述激活信号在所述激活信号的第一次激活之后被激活时，将所述相邻字线激活。

技术方案42.包括存储器和存储器控制器的存储系统，

其中，所述存储器被配置成包括：

第一冗余字线组至第M冗余字线组，每个所述冗余字线组被配置成包括多个冗余字线以替换在所述第一字线组至第N字线组之中的M数目个字线组；

冗余控制块，所述冗余控制块被配置成：产生第一冗余信号至第M冗余信号，并且在所述第一字线组至第N字线组之中的包括了与输入地址相对应的字线的字线组用所述第一冗余字线组至第M冗余字线组之中的第K（1≤K≤M）冗余字线组来替换的情况下，响应于所述输入地址的部分而将所述第一冗余信号至第M冗余信号之中的与所述第K冗余字线组相对应的第K冗余信号激活；

字线控制块，所述字线控制块被配置成：在所述第一模式下，在包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，响应于激活信号和所述第K冗余信号以及所述相邻控制信号而将与替换与所述输入地址相对应的所述字线的所述冗余字线相邻的至少一个相邻字线激活，以及

其中，所述存储器控制器被配置成：在所述第一模式下，响应于对所述第一字线组至第N字线组中的多个字线的激活次数的计数结果，而将与所述第一字线组至第N字线组中的所述多个字线之中的激活次数等于或大于参考数目的字线相对应的地址输入到所述存储器。

技术方案43.如技术方案42所述的存储系统，其中，在所述第一模式下与所述输入地址相对应的所述字线不被替换的情况下、或者在第二模式的情况下，所述相邻激活控制块将所述相邻控制信号去激活。

技术方案44.如技术方案43所述的存储系统，

其中，所述相邻激活控制块还产生目标控制信号，以及

技术方案45.如技术方案44所述的存储系统，

其中，在与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线是字线组中的被置于最末的字线、并且包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，所述相邻激活控制块将所述目标控制信号和所述第一相邻控制信号激活。

技术方案46.如技术方案45所述的存储系统，

其中，在与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应字线是字线组中被置于第一的字线、并且包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，当所述激活信号在所述激活信号的第一次激活之后被激活时，所述字线控制块响应于所述第K冗余信号和所述目标控制信号而将被设置在替换与所述输入地址相对应的所述字线的所述冗余字线之后的冗余字线激活，并且响应于所述第K冗余信号和所述第二相邻控制信号而将被设置在替换与所述输入地址相对应的所述字线的所述冗余字线之前的冗余字线激活，以及

其中，在与所述激活信号在所述补偿周期内被第一次激活时输入的地址相对应的字线是字线组中被置于最末的字线、并且包括了与所述输入地址相对应的字线的所述字线组用所述第K冗余字线组来替换的情况下，当所述激活信号在所述激活信号的第一次激活之后被激活时，所述字线控制块响应于所述第K冗余信号和所述目标控制信号而将被设置在替换与所述输入地址相对应的所述字线的所述冗余字线之前的冗余字线激活、并且响应于所述第K冗余信号和所述第二相邻控制信号而将被设置在替换与所述输入地址相对应的所述字线的所述冗余字线之后的冗余字线激活。

技术方案47.一种存储器，包括：

控制电路，所述控制电路被配置成：在第一模式下，在与输入地址相对应的字线是所述第一冗余字线组中被置于第一的冗余字线的情况下，响应于激活信号而将与所述第一冗余字线组至第M冗余字线组中包括的冗余字线之中的与输入地址相对应的字线相邻的至少一个相邻字线激活。

技术方案48.如技术方案47所述的存储器，其中，在与所述输入地址相对应的所述字线是所述第N字线组中被置于最末的字线的情况下，所述相邻字线是所述第一冗余字线组中被置于第一的冗余字线。

技术方案49.一种存储器，包括：

第一冗余字线组至第M冗余字线组，每个所述冗余字线组被配置成包括多个冗余字线以替换所述第一字线组至第N字线组之中的M数目个字线组；

相邻激活控制块，所述相邻激活控制块被配置成：在第一模式下，在与所述输入地址相对应的所述字线与所述第一冗余字线组中被置于第一的冗余字线相邻的情况下，将至少一个相邻控制信号激活；以及

字线控制块，所述字线控制块被配置成：在所述第一模式下，在与所述输入地址相对应的所述字线与所述第一冗余字线组中被置于第一的所述冗余字线相邻的情况下，响应于激活信号、和在与所述输入地址相对应的所述字线被激活时而被激活的信号、以及所述相邻控制信号，而将所述第一冗余字线组至第M冗余字线组中包括的所述冗余字线之中的与对应于所述输入地址的所述字线相邻的至少一个相邻字线激活。

技术方案50.如技术方案49所述的存储器，

其中，在当所述激活信号在所述补偿周期内被第一次激活时与所述输入地址相对应的所述字线与所述第一冗余字线组中被置于第一的所述冗余字线相邻的情况下，所述相邻激活控制块在所述激活信号在所述激活信号的第一次激活之后被激活时将所述相邻控制信号激活。

技术方案51.一种存储器，包括：

脉冲信号发生单元，所述脉冲信号发生单元被配置成在激活信号去激活时产生脉冲信号；

第一移位单元，所述第一移位单元被配置成：在冗余字线状态信号在第一模式下被激活的情况下当所述脉冲信号被激活时将储存其中的值移位，并且产生多个第一信号；

第二移位单元，所述第二移位单元被配置成：在所述脉冲信号在所述第一模式下被激活时将储存其中的值移位，并且产生多个第二信号；

地址锁存单元，所述地址锁存单元被配置成：将所述输入地址中的用于区分字线组中的各个字线的位锁存，并且产生字线区分信号；

信号发生单元，所述信号发生单元被配置成：将所述多个第一信号和所述多个第二信号以及所述字线区分信号组合，并且产生至少一个相邻控制信号；以及

字线控制块，所述字线控制块被配置成：在所述第一模式下，在包括了与所述输入地址相对应的所述字线的所述字线组用所述第K冗余字线组来替换的情况下，响应于激活信号和所述第K冗余信号以及所述相邻控制信号，而将与替换与所述输入地址相对应的所述字线的所述冗余字线相邻的至少一个相邻字线激活。

技术方案52.如技术方案51所述的存储器，其中，所述冗余字线状态信号在如下情况下被激活：在所述第一模式下，所述第一字线组至第N字线组之中的包括了与所述输入地址相对应的所述字线的字线组用所述第一冗余字线组至第M冗余字线组之中的所述第K冗余字线组来替换的情况下，或者与所述输入地址相对应的所述字线与所述第一冗余字线组中被置于第一的冗余字线相邻的情况下。

Claims

1.一种存储器，包括：

2.如权利要求1所述的存储器，其中，所述控制电路包括：

3.如权利要求2所述的存储器，其中，所述第一激活信号在存储体地址与所述第一存储体相对应的情况下响应于激活命令而被激活，并且其中，所述第二激活信号在所述存储体地址与所述第二存储体相对应的情况下响应于所述激活命令而被激活。

4.如权利要求2所述的存储器，

5.如权利要求4所述的存储器，

6.如权利要求1所述的存储器，其中，在所述第一存储体和所述第二存储体的每个中，所述第一字线至所述第N字线被顺序设置，并且所述第一冗余字线至所述第M冗余字线接着所述第N字线被顺序设置。

7.如权利要求6所述的存储器，其中，在所述第一存储体和所述第二存储体的每个中，在与所述输入地址相对应的字线用所述第K冗余字线来替换的情况下，

8.如权利要求1所述的存储器，

9.如权利要求4所述的存储器，其中，所述控制电路还包括：

10.如权利要求4所述的存储器，其中，所述第一控制块包括：