TWI611422B - 用於防止資料惡化之記憶體及記憶體系統 - Google Patents

用於防止資料惡化之記憶體及記憶體系統 Download PDF

Info

Publication number
TWI611422B
TWI611422B TW102126995A TW102126995A TWI611422B TW I611422 B TWI611422 B TW I611422B TW 102126995 A TW102126995 A TW 102126995A TW 102126995 A TW102126995 A TW 102126995A TW I611422 B TWI611422 B TW I611422B
Authority
TW
Taiwan
Prior art keywords
redundant
word line
character
signal
line
Prior art date
Application number
TW102126995A
Other languages
English (en)
Other versions
TW201413734A (zh
Inventor
Choung-Ki Song
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120096601A external-priority patent/KR20140029023A/ko
Priority claimed from KR1020120096561A external-priority patent/KR102012375B1/ko
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201413734A publication Critical patent/TW201413734A/zh
Application granted granted Critical
Publication of TWI611422B publication Critical patent/TWI611422B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

一種記憶體，該記憶體可包含：第一儲存體，該第一儲存體經組態以包含第一字元線至第N字元線，且包含第一冗餘字元線至第M冗餘字元線以替換在第一字元線至第N字元線之中的M數目個字元線；第二儲存體，該第二儲存體經組態以包含第一字元線至第N字元線，且包含第一冗餘字元線至第M冗餘字元線以替換在第一字元線至第N字元線之中的M數目個字元線；及控制電路，該控制電路經組態以在第一模式中操作期間，用第一冗餘字元線至第M冗餘字元線之中的第K(1K

Description

用於防止資料惡化之記憶體及記憶體系統 相關申請之交叉引用
本申請要求2012年8月31日提交之申請號為10-2012-0096561之韓國專利申請的優先權，其全部內容以引用方式合併於此。
本發明之例示性實施例係關於一種記憶體及包含該記憶體之記憶體系統，該記憶體可防止由於在記憶體單元中之字元線干擾引起的儲存資料之惡化。
另外，本申請要求2012年8月31日提交之申請號為10-2012-0096601之韓國專利申請的優先權，其全部內容以引用方式合併於此。
由於記憶體之整合度增大，所以包含在記憶體中之多個字元線之間的間隔減小。由於字元線之間的間隔減小，所以相鄰字元線之間的耦合效應增加。
每當資料被輸入至記憶體單元及自記憶體單元輸出時，字元線在啟動狀態及非啟動狀態之間切換。在這點上，由於如上所述在相鄰字元線之間的耦合效應增加，所以與頻繁被啟動之字元線相鄰的字元線連接之記憶體單元之資料被破壞。此破壞被稱作字元線干擾。由於字元線干擾，所以會擔憂在記憶體單元被再新之前記憶體單元之資料會被破壞。
圖1為說明字元線干擾及說明包含在記憶體中之單元陣列的局部之示圖。
在圖1中，「WLL」表示具有大量啟動次數之字元線，且「WLL-1」及「WLL+1」表示與「WLL」相鄰之字元線，亦即，與具有大量啟動次數之字元線相鄰的字元線。此外，「CL」表示與字元線「WLL」連接之記憶體單元，「CL-1」表示與字元線「WLL-1」連接之記憶體單元，且「CL+1」表示與字元線「WLL+1」連接之記憶體單元。各個記憶體單元「CL」、「CL-1」及「CL+1」包含單元電晶體TL、TL-1及TL+1以及單元電容器CAPL、CAPL-1及CAPL+1。
在圖1中，當字元線「WLL」被啟動或撤銷啟動時，字元線「WLL-1」及「WLL+1」之電壓由於在字元線「WLL」、「WLL-1」及「WLL+1」之中發生的耦合效應而增大或減小，且會影響至單元電容器CAPL-1及CAPL+1之電荷量。因此，字元線「WLL」在啟動狀態及撤銷啟動狀態之間頻繁切換導致儲存在包含在記憶體單元「CL-1」及「CL+1」中之單元電容器CAPL-1及CAPL+1中之電荷量的改變增大，使得記憶體單元「CL-1」及「CL+1」之資料會惡化。
此外，由於電磁波(當字元線在啟動狀態及撤銷啟動狀態之間切換時產生)向或自與相鄰字元線連接之記憶體單元之單元電容器中引入或釋放電子，所以會破壞資料。
各種例示性實施例係關於可包含多個儲存體之記憶體及記憶體系統，其中，與被啟動等於或大於參考數目之次數之字元線相鄰的字元線被啟動以再新與其自身連接之記憶體單元，由此，防止對與相鄰字元線連接之記憶體單元的字元線干擾。
此外，各種例示性實施例係關於可包含多個儲存體之記憶體及記憶體系統，其中，即使當字元線(被啟動等於或大於參考數目之次數)為替換正常字元線之冗餘字元線時，亦可防止對連接至與冗餘字元線相鄰之字元線之記憶體單元的字元線干擾。
此外，各種例示性實施例係關於一種記憶體系統，該記憶體系統可包含多個儲存體，其中，即使在多個正常字元線組用多個冗餘字元線組來替換、且被啟動等於或大於參考數目之次數之正常字元線用冗餘字元線來替換的情況下，可防止對連接至與冗餘字元線相鄰之字元線之記憶體單元的字元線干擾。
在一實施例中，記憶體可包含第一儲存體，該第一儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換第一字元線至第N字元線之中的M數目個字元線；第二儲存體，該第二儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以在第一字元線至第N字元線之中替換M數目個字元線；及控制電路，該控制電路經組態以：在第一模式中操作期間，在第一儲存體及第二儲存體之中選定儲存體中之第一字元線至第N字元線之中的與輸入位址相對應之字元線用第一冗餘字元線至第M冗餘字元線之中的第K(1
Figure TWI611422BD00001
K
Figure TWI611422BD00002
M)冗餘字元線來替換的情況下，回應於選定儲存體之啟動信號而啟動與選定儲存體之第K冗餘字元線相鄰的至少一相鄰字元線。
在一實施例中，一種記憶體可包含：第一儲存體，該第一儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換第一字元線至第N字元線之中的M數目個字元線；第二儲存體，該第二儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換第一字元線至第N字元線之中的M數目個字元線；及控制電路，該控制電路經組態以：在第一模式中操作期間，在第一儲存體及第二儲存體之中選定之儲存體中的第一字元線至第N字元線之中的與輸入之位址相對應之字 元線與第一冗餘字元線相鄰的情況下，回應於選定儲存體之啟動信號而啟動第一冗餘字元線至第M冗餘字元線中之與對應於輸入位址之字元線相鄰的至少一相鄰字元線。
在一實施例中，一種記憶體系統可包含記憶體及記憶體控制器，該記憶體經組態以包含：第一儲存體，該第一儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換第一字元線至第N字元線之中的M數目個字元線；及第二儲存體，該第二儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換第一字元線至第N字元線之中的M數目個字元線，其中，該記憶體經組態以：在第一模式中操作期間，在用第一冗餘字元線至第M冗餘字元線之中的第K(1
Figure TWI611422BD00003
K
Figure TWI611422BD00004
M)冗餘字元線來替換第一儲存體及第二儲存體之中的選定儲存體中之第一字元線至第N字元線之中的與輸入位址相對應之字元線的情況下，回應於選定記憶體之啟動信號而將與第K冗餘字元線相鄰之至少一相鄰字元線啟動；該記憶體控制器經組態以：在第一模式中操作期間，回應於對第一儲存體之第一字元線至第N字元線的啟動次數及第二儲存體之第一字元線至第N字元線的啟動次數計數之結果，而將與選定儲存體之第一字元線至第N字元線之中的啟動次數等於或大於參考數目之字元線相對應的位址輸入至記憶體。
在一實施例中，一種記憶體系統可包含記憶體及記憶體控制器，該記憶體經組態以包含：第一儲存體，該第一儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，第一冗餘字元線至第M冗餘字元線用以替換第一字元線至第N字元線之中的M數目個字元線；及第二儲存體，該第二儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，第一冗 餘字元線至第M冗餘字元線用以替換在第一字元線至第N字元線之中的M數目個字元線，其中，記憶體經組態以：在第一模式中操作期間，在第一儲存體及第二儲存體之中的選定儲存體中之第一字元線至第N字元線之中與輸入位址相對應之字元線與第一冗餘字元線相鄰的情況下，回應於選定儲存體之啟動信號而將第一冗餘字元線至第M冗餘字元線之中的與對應於輸入位址之字元線相鄰的至少一相鄰字元線啟動；該記憶體控制器經組態以：在第一模式中操作期間，回應於對第一儲存體之第一字元線至第N字元線的啟動次數及第二儲存體之第一字元線至第N字元線的啟動次數計數之結果，而將選定儲存體之第一字元線至第N字元線之中的與啟動次數等於或大於參考數目之字元線相對應的位址輸入至記憶體。
在一實施例中，一種記憶體可包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線以替換第一字元線組至第N字元線組之中的M數目個字元線組；及控制電路，該控制電路經組態以：在第一模式中，在第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線的字元線組用第一冗餘字元線組至第M冗餘字元線組之中的第K(1
Figure TWI611422BD00005
K
Figure TWI611422BD00006
M)冗餘字元線組來替換的情況下，回應於啟動信號而啟動與第K冗餘字元線組中之多個冗餘字元線之中的替換與輸入位址相對應之字元線的冗餘字元線相鄰之至少一相鄰字元線。
在一實施例中，一種記憶體可包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線以替換第一字元線組至第N字元線組之中的M數目個字元線組；冗餘控制區塊，該冗餘控制區塊經組態以：產生第一冗餘信號至第M冗餘信 號，且在第一字元線組至第N字元線組之中的包含與輸入之位址相對應之字元線的字元線組用第一冗餘字元線組至第M冗餘字元線組之中的第K(1
Figure TWI611422BD00007
K
Figure TWI611422BD00008
M)冗餘字元線組來替換的情況下，回應於輸入位址之部分而將在第一冗餘信號至第M冗餘信號之中的與第K冗餘字元線組相對應之第K冗餘信號啟動；相鄰啟動控制區塊，該相鄰啟動控制區塊經組態以：在第一模式中，在包含與輸入之位址相對應之字元線的字元線組用第K冗餘字元線組來替換之情況下，將至少一相鄰控制信號啟動；及字元線控制區塊，該字元線控制區塊經組態以：在第一模式中，在包含與輸入之位址相對應之字元線的字元線組用第K冗餘字元線組來替換之情況下，回應於啟動信號及第K冗餘信號及相鄰控制信號而啟動與替換與輸入位址相對應之字元線之冗餘字元線相鄰的至少一相鄰字元線。
在一實施例中，一種記憶體系統可包含記憶體及記憶體控制器，該記憶體經組態以包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線來替換第一字元線組至第N字元線組之中的M數目個字元線組，其中，該記憶體經組態以：在第一模式中，在第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線的字元線組用第一冗餘字元線組至第M冗餘字元線組之中的第K(1
Figure TWI611422BD00009
K
Figure TWI611422BD00010
M)冗餘字元線組來替換的情況下，回應於啟動信號而將與該第K冗餘字元線組之多個冗餘字元線之中的替換與輸入位址相對應之字元線之冗餘字元線相鄰的至少一相鄰字元線啟動；且該記憶體控制器經組態以：在第一模式中，回應於對第一字元線組至第N字元線組中之多個字元線的啟動次數計數之結果，而將與第一字元線組至第N字元線組之多個字元線之中的啟動次數等於或大於參考數目之字元線相對應的位址輸入至記憶體。
在一實施例中，一種記憶體系統可包含記憶體及記憶體控制器，其中，該記憶體經組態以包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線以替換第一字元線組至第N字元線組之中的M數目個字元線組；冗餘控制區塊，該冗餘控制區塊經組態以：產生第一冗餘信號至第M冗餘信號，且在第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線的字元線組用第一冗餘字元線至第M冗餘字元線組之中第K(1
Figure TWI611422BD00011
K
Figure TWI611422BD00012
M)冗餘字元線組來替換之情況下，回應於輸入位址之部分而將第一冗餘信號至第M冗餘信號之中的與第K冗餘字元線組相對應之第K冗餘信號啟動；相鄰啟動控制區塊，該相鄰啟動控制區塊經組態以：在第一模式中，在包含與輸入位址相對應之字元線的字元線組用第K冗餘字元線組來替換之情況下，將至少一相鄰控制信號啟動；及字元線控制區塊，該字元線控制區塊經組態以：在第一模式中，在包含與輸入位址相對應之字元線的字元線組用第K冗餘字元線組來替換之情況下，回應於啟動信號及第K冗餘信號及相鄰控制信號而將與替換與輸入位址相對應之字元線之冗餘字元線相鄰的至少一相鄰字元線啟動，且其中，記憶體控制器經組態以：在第一模式中，回應於對第一字元線組至第N字元線組中之多個字元線的啟動次數計數之結果，而將與第一字元線組至第N字元線組中之多個字元線之中的啟動次數等於或大於參考數目之字元線相對應之位址輸入至記憶體。
在一實施例中，一種記憶體可包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線以替換第一字元線組至第N字元線組之中的M數目個字元線組；及控制電路，該控制電路經組態以：在第一模式中，在與輸入位址相對應之 字元線與第一冗餘字元線組中被置於第一之冗餘字元線相鄰的情況下，回應於啟動信號而啟動第一冗餘字元線組至第M冗餘字元線組中包含之冗餘字元線之中的與對應於輸入位址之字元線相鄰的至少一相鄰字元線。
在一實施例中，一種記憶體可包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線以替換第一字元線組至第N字元線組之中的M數目個字元線組；冗餘控制區塊，該冗餘控制區塊經組態以：產生第一冗餘信號至第M冗餘信號，且在第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線的字元線組用第一冗餘字元線組至第M冗餘字元線組之中的第K(1
Figure TWI611422BD00013
K
Figure TWI611422BD00014
M)冗餘字元線來替換之情況下，回應於輸入位址之部分而將第一冗餘信號至第M冗餘信號之中的與第K冗餘字元線組相對應之第K冗餘信號啟動；相鄰啟動控制區塊，該相鄰啟動控制區塊經組態以：在第一模式中，在與輸入位址相對應之字元線與第一冗餘字元線組中被置於第一之冗餘字元線相鄰的情況下，將至少一相鄰控制信號啟動；及字元線控制區塊，該字元線控制區塊經組態以：在第一模式中，在與輸入位址相對應之字元線與第一冗餘字元線組中被置於第一之冗餘字元線相鄰的情況下，回應於啟動信號，及在與輸入位址相對應之字元線被啟動時而被啟動的信號，及相鄰控制信號，而啟動第一冗餘字元線組至第M冗餘字元線組中包含之冗餘字元線之中的與對應於輸入位址之字元線相鄰的至少一相鄰字元線。
在一實施例中，一種記憶體可包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線以替換第一字元線組至第N字元線組之中的M數目個字元線組；冗餘控 制區塊，該冗餘控制區塊經組態以：產生第一冗餘信號至第M冗餘信號，且在第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線的字元線組用第一冗餘字元線組至第M冗餘字元線組之中的第K(1
Figure TWI611422BD00015
K
Figure TWI611422BD00016
M)冗餘字元線組來替換之情況下，回應於輸入位址之部分而將第一冗餘信號至第M冗餘信號之中的與第K冗餘字元線組相對應之第K冗餘信號啟動；脈衝信號產生單元，該脈衝信號產生單元經組態以啟動信號撤銷啟動時產生脈衝信號；第一移位單元，該第一移位單元經組態以：在第一模式中，在冗餘字元線狀態信號被啟動之情況下當脈衝信號被啟動時將儲存於該第一移位單元中之值移位，且產生多個第一信號；第二移位單元，該第二移位單元經組態以：在第一模式中，在脈衝信號被啟動時將儲存於該第二移位單元中之值移位，且產生多個第二信號；位址鎖存單元，該位址鎖存單元經組態以：將輸入位址中之用於區分字元線組之各個字元線的位元鎖存，且產生字元線區分信號；信號產生單元，該信號產生單元經組態以：將多個第一信號及多個第二信號與字元線區分信號組合，且產生至少一相鄰控制信號；及字元線控制區塊，該字元線控制區塊經組態以：在第一模式中，在包含與輸入位址相對應之字元線的字元線組用第K冗餘字元線組來替換之情況下，回應於啟動信號及第K冗餘信號及相鄰控制信號，而啟動與替換與輸入位址相對應之字元線的冗餘字元線。
510‧‧‧記憶體
520‧‧‧記憶體控制器
610‧‧‧相鄰啟動控制區塊
620‧‧‧第一控制區塊
621‧‧‧第一信號傳送區塊
622‧‧‧第一冗餘控制區塊
623‧‧‧第一字元線控制區塊
630‧‧‧第二控制區塊
631‧‧‧第二信號傳送區塊
632‧‧‧第二冗餘控制區塊
633‧‧‧第二字元線控制區塊
710_1‧‧‧第一單位冗餘控制單元
710_2‧‧‧第二單位冗餘控制單元
710_M‧‧‧第M單位冗餘控制單元
711_1‧‧‧第一儲存單元
711_2‧‧‧第二儲存單元
711_M‧‧‧第M儲存單元
712_1‧‧‧第一冗餘信號產生單元
712_2‧‧‧第二冗餘信號產生單元
712_M‧‧‧第M冗餘信號產生單元
720‧‧‧第一啟用信號產生單元
910‧‧‧脈衝產生單元
920‧‧‧第一移位單元
930‧‧‧第二移位單元
940‧‧‧信號產生單元
1010_RWL1‧‧‧單位字元線控制單元
1010_RWL2‧‧‧單位字元線控制單元
1010_RWLM‧‧‧單位字元線控制單元
1010_RWLY‧‧‧單位字元線控制單元
1010_WL1‧‧‧單位字元線控制單元
1010_WLN-1‧‧‧單位字元線控制單元
1010_WLN-2‧‧‧單位字元線控制單元
1010_WLN‧‧‧單位字元線控制單元
1010_WLX‧‧‧單位字元線控制單元
1011_RWL1‧‧‧第一冗餘驅動信號產生單元
1011_RWLM‧‧‧第M冗餘驅動信號產生單元
1011_RWLY‧‧‧第Y冗餘驅動信號產生單元
1011_WL1‧‧‧第一驅動信號產生單元
1011_WLN-1‧‧‧第N-1驅動信號產生單元
1011_WLN-2‧‧‧第N-2驅動信號產生單元
1011_WLN‧‧‧第N驅動信號產生單元
1011_WLX‧‧‧第X驅動信號產生單元
1012_RWL1‧‧‧電晶體控制單元
1012_RWLM‧‧‧電晶體控制單元
1012_RWLY‧‧‧電晶體控制單元
1012_WLN-1‧‧‧電晶體控制單元
1012_WLN‧‧‧電晶體控制單元
1020‧‧‧第一狀態信號產生單元
1110‧‧‧記憶體
1120‧‧‧記憶體控制器
1200‧‧‧控制電路
1210‧‧‧冗餘控制區塊
1220‧‧‧相鄰啟動控制區塊
1230‧‧‧字元線控制區塊
1310_1‧‧‧第一單位冗餘控制單元
1310_2‧‧‧第二單位冗餘控制單元
1310_M‧‧‧第M單位冗餘控制單元
1311_1‧‧‧第一儲存單元
1311_2‧‧‧第二儲存單元
1311_M‧‧‧第M儲存單元
1312_1‧‧‧第一冗餘信號產生單元
1312_2‧‧‧第二冗餘信號產生單元
1312_M‧‧‧第M冗餘信號產生單元
1320‧‧‧啟用信號產生單元
1510‧‧‧脈衝產生單元
1520‧‧‧第一移位單元
1530‧‧‧第二移位單元
1540‧‧‧信號產生單元
1550‧‧‧信號產生單元
1610_WL1_1‧‧‧正常字元線控制單元
1610_WLN_2‧‧‧正常字元線控制單元
1610_RWL1_1‧‧‧冗餘字元線控制單元
1610_RWL1_2‧‧‧冗餘字元線控制單元
1610_RWL2_1‧‧‧冗餘字元線控制單元
1610_RWL2_2‧‧‧冗餘字元線控制單元
1610_RWLM_2‧‧‧冗餘字元線控制單元
1611_WL1_1‧‧‧驅動信號產生單元
1611_WLN_2‧‧‧驅動信號產生單元
1611_RWL1_1‧‧‧驅動信號產生單元
1611_RWL2_1‧‧‧驅動信號產生單元
1611_RWL2_2‧‧‧驅動信號產生單元
1620‧‧‧狀態信號產生單元
A<0>‧‧‧第一信號
A<1>‧‧‧第一信號
A<2>‧‧‧第一信號
ACT‧‧‧啟動命令
ACTB‧‧‧啟動控制信號
ADD<0：A>‧‧‧位址
ADJ1‧‧‧控制信號
ADJ2‧‧‧控制信號
ADJ11‧‧‧第一儲存體相鄰控制信號
ADJ12‧‧‧第二儲存體相鄰控制信號
ADJ21‧‧‧第一儲存體相鄰控制信號
ADJ22‧‧‧第二儲存體相鄰控制信號
B<0>‧‧‧第二信號
B<1>‧‧‧第二信號
B<2>‧‧‧第二信號
BA‧‧‧儲存體位址
BK1‧‧‧第一儲存體
BK2‧‧‧第二儲存體
BK1_CNT1‧‧‧第一計數單元
BK1_CNT2‧‧‧第二計數單元
BK1_CNTN‧‧‧第N計數單元
BK1_CNTI1<0：B>‧‧‧第一計數資訊
BK1_CNTI2<0：B>‧‧‧第二計數資訊
BK1_CNTIN<0：B>‧‧‧第N計數資訊
BK2_CNT1‧‧‧第一計數單元
BK2_CNT2‧‧‧第二計數單元
BK2_CNTN‧‧‧第N計數單元
BK2_CNTI1<0：B>‧‧‧第一計數資訊
BK2_CNTI2<0：B>‧‧‧第二計數資訊
BK2_CNTIN<0：B>‧‧‧第N計數資訊
CAPL‧‧‧單元電容器
CAPL-1‧‧‧單元電容器
CAPL+1‧‧‧單元電容器
CASB‧‧‧行位址選通信號
CL‧‧‧記憶體單元
CL-1‧‧‧記憶體單元
CL+1‧‧‧記憶體單元
CLK‧‧‧時脈
CNT1_1‧‧‧計數單元
CNT1_2‧‧‧計數單元
CNTN_2‧‧‧計數單元
COM_M‧‧‧信號組合單元
CSB‧‧‧晶片選擇信號
CTI1_1<0：B>‧‧‧計數資訊
CTI1_2<0：B>‧‧‧計數資訊
CTIN_2<0：B>‧‧‧計數資訊
D‧‧‧輸出端子
DIS_WL‧‧‧字元線區分信號
DRV_RWL1‧‧‧第一冗餘驅動信號
DRV_RWL1_1‧‧‧驅動信號
DRV_RWL2_1‧‧‧驅動信號
DRV_RWL2_2‧‧‧驅動信號
DRV_RWLM‧‧‧第M冗餘驅動信號
DRV_RWLY‧‧‧第Y冗餘驅動信號
DRV_WL1‧‧‧第一驅動信號
DRV_WL1_1‧‧‧驅動信號
DRV_WLN_2‧‧‧驅動信號
DRV_WLN-1‧‧‧第N-1驅動信號
DRV_WLN-2‧‧‧第N-2驅動信號
DRV_WLN‧‧‧第N驅動信號
DRV_WLX‧‧‧第X驅動信號
EN‧‧‧啟用端子
HIT1‧‧‧第一冗餘信號
HIT2‧‧‧第二冗餘信號
HITM-1‧‧‧第M-1冗餘信號
HITM‧‧‧第M冗餘信號
HITY-1‧‧‧第Y-1冗餘信號
HITY+1‧‧‧第Y+1冗餘信號
HIT_AC‧‧‧冗餘字元線狀態信號
HIT_AC1‧‧‧冗餘字元線狀態信號
HIT_AC2‧‧‧冗餘字元線狀態信號
HIT_SUM‧‧‧狀態信號
HITADD1<0：A>‧‧‧第一比較資訊
HITADD1<1：A>‧‧‧第一比較資訊
HITADD2<0：A>‧‧‧第二比較資訊
HITADD2<1：A>‧‧‧第二比較資訊
HITADDM<0：A>‧‧‧第M比較資訊
HITADDM<1：A>‧‧‧第M比較資訊
HITB‧‧‧冗餘啟用信號
HITB1‧‧‧第一冗餘啟用信號
HITB2‧‧‧第二冗餘啟用信號
HWLN‧‧‧第N字元線信號
HWLN_2‧‧‧字元線啟動信號
HWLN_GEN‧‧‧第N字元線信號產生單元
I‧‧‧輸入端子
IT‧‧‧初始化端子
L‧‧‧位址
L+1‧‧‧位址
L-1‧‧‧位址
LAT‧‧‧鎖存器
LAT_M‧‧‧鎖存器
MOD‧‧‧模式信號
MRS‧‧‧命令
N1‧‧‧第一NMOS電晶體
N2‧‧‧第二NMOS電晶體
NO‧‧‧內部節點
P‧‧‧PMOS電晶體
PA_M‧‧‧通門
PIN‧‧‧輸入
POUT‧‧‧輸出
PRE‧‧‧預充電命令
PUL‧‧‧脈衝信號
PWLN_2‧‧‧信號
RACTV‧‧‧啟動信號
RACTV1‧‧‧第一啟動信號
RACTV2‧‧‧第二啟動信號
RADD<0：A>‧‧‧輸入位址
RADD<1：A>‧‧‧位址
RADD<0>‧‧‧最低有效位元
RASB‧‧‧位址選通信號
RED_CON‧‧‧冗餘控制信號
RED_CON1‧‧‧第一冗餘控制信號
RED_CON2‧‧‧第二冗餘控制信號
RWG1‧‧‧第一冗餘字元線組
RWGK‧‧‧第K冗餘字元線組
RWGM‧‧‧第M冗餘字元線組
RWL1‧‧‧第一冗餘字元線
RWLK-1‧‧‧第K-1冗餘字元線
RWLK‧‧‧第K冗餘字元線
RWLK+1‧‧‧第K+1冗餘字元線
RWLM‧‧‧第M冗餘字元線
RWLY‧‧‧第Y冗餘字元線
RWL1_1‧‧‧第一冗餘字元線
RWL2_1‧‧‧冗餘字元線
RWLK_1‧‧‧第一冗餘字元線
RWLK+1_1‧‧‧第一冗餘字元線
RWLM_1‧‧‧第一冗餘字元線
RWLM_2‧‧‧第二冗餘字元線
RWL1_2‧‧‧第二冗餘字元線
RWL2_2‧‧‧冗餘字元線
RWLK-1_2‧‧‧第二冗餘字元線
RWLK_2‧‧‧第二冗餘字元線
S11‧‧‧第一單位移位單元
S12‧‧‧第一單位移位單元
S13‧‧‧第一單位移位單元
S21‧‧‧第二單位移位單元
S22‧‧‧第二單位移位單元
S23‧‧‧第二單位移位單元
SBK1‧‧‧第一儲存體選擇信號
SBK2‧‧‧第二儲存體選擇信號
SEN‧‧‧移位啟用信號
TAR‧‧‧目標控制信號
TAR1‧‧‧第一目標控制信號
TAR2‧‧‧第二目標控制信號
TL‧‧‧單元電晶體
TL-1‧‧‧單元電晶體
TL+1‧‧‧單元電晶體
WEB‧‧‧寫入啟用信號
WG1‧‧‧第一正常字元線組
WG2‧‧‧第二正常字元線組
WGL‧‧‧第L正常字元線組
WGN‧‧‧第N正常字元線組
WL1‧‧‧第一正常字元線
WL2‧‧‧第二正常字元線
WLL-1‧‧‧第L-1正常字元線
WLL‧‧‧第L正常字元線
WLL+1‧‧‧第L+1正常字元線
WLN-2‧‧‧第N-2正常字元線
WLN-1‧‧‧第N-1正常字元線
WLN‧‧‧第N正常字元線
WLX‧‧‧第X正常字元線
WL1_1‧‧‧第一正常字元線
WL1_2‧‧‧第二正常字元線
WLL_1‧‧‧第一正常字元線
WLL_2‧‧‧第二正常字元線
WLL+1_1‧‧‧第一正常字元線
WLL-1_2‧‧‧第二正常字元線
WLN_1‧‧‧第一正常字元線
WLN_2‧‧‧第二正常字元線
WLDECEN‧‧‧字元線寫碼啟用信號
WLDECEN1‧‧‧第一字元線寫碼啟用信號
WLDECEN2‧‧‧第二字元線寫碼啟用信號
圖1為說明字元線干擾且說明包含在記憶體中之單元陣列之局部的示圖。
圖2為說明防止對連接至與具有大量啟動次數之字元線相鄰之字元線的記憶體單元之字元線干擾的示圖。
圖3為說明冗餘字元線之補償程序的示圖。
圖4為說明冗餘字元線組替換正常字元線組之操作的示圖。
圖5為說明根據本發明之一實施例之記憶體系統的組態圖。
圖6為說明根據本發明之實施例之記憶體的組態圖。
圖7為說明圖6中所示之第一冗餘控制區塊的詳細組態圖。
圖8為說明圖7中所示之第M冗餘信號產生單元的詳細組態圖。
圖9為說明圖6中給所示之相鄰啟動控制區塊的詳細組態圖。
圖10A及圖10B為說明圖6中所示之第一字元線控制區塊的詳細組態圖。
圖11為說明根據本發明之另一實施例之記憶體系統的組態圖。
圖12為說明根據本發明之另一實施例之記憶體的組態圖。
圖13為說明圖12中所示之冗餘控制區塊的詳細組態圖。
圖14為說明圖13中所示之第M冗餘信號產生單元的詳細組態圖。
圖15為說明圖12中所示之相鄰啟動控制區塊的詳細組態圖。
圖16A及圖16B為說明圖12中所示之字元線控制區塊的詳細組態圖。
下面將參照附圖更詳細地描述各種例示性實施例。然而，本發明可用不同之方式實施，而不應解釋為侷限於本文所列之實施例。確切而言，提供此等實施例使得本說明書充分與完整，並向熟習此項技術者充分傳達本發明之範圍。在說明書中，附圖標記直接對應於本發明之各種附圖及實施例中之相同編號的部分。亦應注意，在本說明書中，「連接/耦接」不僅表示一組件與另一組件直接耦接，亦表示一組件經由中間組件與另一組件間接耦接。另外，只要未在句子中特意提及，單數形式可包含複數形式。
在下文中，相鄰字元線意謂被識別成受到特定字元線(例如，本文以下將公開之過啟動的字元線)之字元線干擾的字元線。相鄰字元線之識別或數目可根據記憶體設計而變化。在下文中，將針對兩個相 鄰字元線分別緊鄰特定字元線而設置之例示性情況來進行描述。
此外，由特定位址標記之字元線表示：藉由預設相對應關係與特定位址實體上或邏輯上相對應之字元線、或替換與特定位址相對應之字元線的字元線。例如，當與具有「X」值之位址實體上或邏輯上相對應之字元線為第X字元線時，若第X字元線未被替換，則第X字元線為由具有「X」值之位址來標記的字元線。若第X字元線用第Y冗餘字元線來替換，則由具有「X」值之位址標記之字元線為第Y冗餘字元線。
圖2為說明防止對連接至與具有大量啟動次數之字元線相鄰之字元線的記憶體單元之字元線干擾的示圖。在下文中，啟動「次數」或「該次數」表示執行啟動之多少。
記憶體包含第一字元線至第N(N為自然數)字元線，且記憶體控制器(圖2中未示出)藉由向記憶體施加諸如命令CMD、位址ADD<0：A>及資料(在圖2中未示出)之各種信號來控制記憶體。時脈CLK為與記憶體操作同步之時脈信號。
圖2說明在操作模式中(在下文中，被稱作為特定模式)記憶體控制器施加至記憶體以防止記憶體單元之資料由於字元線干擾而被惡化之信號。下文中，在第一字元線至第N字元線之中與第L字元線(L為自然數，1
Figure TWI611422BD00017
L
Figure TWI611422BD00018
N)相對應之位址的值將由「L」來表示。
字元線之啟動次數為連同啟動命令一起與字元線相對應之位址自記憶體控制器至記憶體的輸入次數。例如，當記憶體控制器將位址「15」與啟動命令一起輸入十次時，表示第十五字元線被啟動十次。因而，利用藉由對與第一字元線至第N字元線相對應之位址連同啟動命令一起已經被輸入至記憶體的次數進行計數而獲得之結果，記憶體或記憶體控制器判定啟動次數等於或大於參考數目之字元線的存在或不存在。參考數目可為記憶體系統內部判定之值或自記憶體系統外部 輸入之值。參考數目之值可根據記憶體設計來改變。
當特定位址組合與MRS命令MRS一起自記憶體控制器輸入時，記憶體藉由MRS(模式電阻器組)設定(「開始」設定)進入特定模式。此外，當特定位址組合與MRS命令MRS一起輸入時，記憶體退出特定模式(「結束」設定)。用於進入及/或退出特定模式之信號組合可根據記憶體設計來變化。
在特定模式中，記憶體控制器以「補償週期」為單位來操作記憶體，該補償週期包含：將輸入次數等於或大於參考數目之位址(在下文中，被稱作為過度輸入位址)與啟動命令一起輸入至記憶體之操作、及將相鄰字元線、或與過度輸入位址相對應之字元線(在下文中，被稱作為過啟動之字元線)相鄰的字元線啟動之操作。在下文中，將對位址「L」為過度輸入位址、且第L字元線為過啟動之字元線之情況進行描述。
在每一補償週期中，將第一啟動命令ACT及過度輸入位址L輸入至記憶體。經過預定之時間之後，將預充電命令PRE輸入至記憶體。記憶體回應於啟動命令ACT及位址L而將第L字元線啟動，且回應於預充電命令PRE而撤銷啟動經啟動之第L字元線。
在過啟動之字元線啟動之後，對應於與第L字元線或過啟動之字元線相鄰的相鄰字元線之位址L+1及L-1與啟動命令ACT一起被順序輸入，以防止字元線干擾。在圖2中，輸入第二啟動命令ACT及位址L+1，且輸入第三啟動命令ACT及位址L-1。因此，順序啟動記憶體之第L+1字元線及第L-1字元線。供作參考，位址L+1及位址L-1之輸入次序可根據記憶體設計而改變。
當完成將相鄰字元線啟動之操作時，記憶體根據自記憶體控制器輸入之MRS命令與位址之組合而退出特定模式。
當某一字元線被啟動時，與該字元線連接之記憶體單元之資料 被再新。因此，在特定模式中，藉由將與對應於過度輸入位址之過啟動之字元線相鄰的相鄰字元線啟動，可防止由於字元線干擾而產生之資料惡化。
圖3為說明冗餘字元線之補償程序之示圖。
參見圖3，記憶體包含第一正常字元線WL1至第N正常字元線WLN，且包含第一冗餘字元線RWL1至第M冗餘字元線RWLM以替換第一字元線WL1至第N字元線WLN之中失效的M個正常字元線。如圖3中所示，順序設置第一正常字元線WL1至第N正常字元線WLN，且順序設置第一冗餘字元線RWL1至RWLM接著第N正常字元線WLN。
下文中，將針對與第L正常字元線WLL相對應之位址L為過度輸入位址、且第L字元線用第K(K為自然數，1
Figure TWI611422BD00019
K
Figure TWI611422BD00020
M)冗餘字元線RWLK來替換之情況進行描述。
記憶體儲存與被替換之第L正常字元線WLL相對應之位址L。當輸入位址之值等於L時，記憶體執行將替換第L正常字元線WLL之第K冗餘字元線RWLK啟動之操作(冗餘操作)。不給冗餘字元線另行分配位址。
在補償週期內，將第一啟動命令ACT及位址L輸入至記憶體。接著，將位址L+1及位址L-1分別與第二啟動命令ACT及第三啟動命令ACT一起輸入。因此，分別回應於第二啟動命令ACT及第三啟動命令ACT而啟動第L+1正常字元線WLL+1及第L-1正常字元線WLL-1。
然而，由於第L正常字元線WLL被第K冗餘字元線RWLK替換，所以過啟動之字元線並非第L正常字元線WLL、而為第K冗餘字元線RWLK，且啟動次數實際等於或大於參考數目之字元線並非第L正常字元線WLL、而為第K冗餘字元線RWLK，即使過度輸入位址仍與第L正常字元線WLL相對應。因而，在特定模式中作為相鄰字元線將被啟動之字元線並非第L+1正常字元線WLL+1、亦並非第L-1正常字元 線WLL-1，而為第K+1冗餘字元線RWLK+1及第K-1冗餘字元線RWLK-1。
因為如上所述不給冗餘字元線分配位址，所以需要用於在特定模式中將冗餘字元線啟動為相鄰字元線之方案。
圖5為根據本發明之一實施例之記憶體系統的組態圖。
參見圖5，記憶體系統包含記憶體510及記憶體控制器520。
記憶體510包含第一儲存體BK1及第二儲存體BK2。第一儲存體BK1及第二儲存體BK2各自包含第一正常字元線WL1至第N正常字元線WLN、及用於替換第一正常字元線WL1至第N正常字元線WLN之中失效的M個正常字元線之第一冗餘字元線RWL1至第M冗餘字元線RWLM。在記憶體510之第一儲存體BK1及第二儲存體BK2之每一者中，順序設置第一正常字元線WL1至第N正常字元線WLN，且順序設置第一冗餘字元線RWL1至第M冗餘字元線RWLM接著第N正常字元線WLN。在特定模式中，回應於藉由分別對與第一儲存體BK1及第二儲存體BK2之第一正常字元線WL1至第N正常字元線WLN相對應之位址ADD<0：A>已經被輸入的次數計數而獲得之結果，在與基於儲存體選擇資訊SBK而選定儲存體之第一正常字元線WL1至第N正常字元線WLN相對應之位址ADD<0：A>之中，記憶體控制器520將被輸入至少參考次數之位址ADD<0：A>輸入至記憶體510。
供作參考，記憶體控制器520將包含晶片選擇信號CSB、啟動控制信號ACTB、位址選通信號RASB、行位址選通信號CASB及寫入啟用信號WEB之命令信號輸入至記憶體510。記憶體控制器520將特定命令施加至記憶體510之事實表示命令信號CSB、ACTB、RASB、CASB及WEB之組合與特定命令相對應。例如，記憶體控制器520將啟動命令施加至記憶體510之事實表示藉由記憶體控制器520施加至記憶體510之命令信號CSB、ACTB、RASB、CASB及WEB之組合對應 於啟動命令。被包含在記憶體510中之命令寫碼器(未示出)將命令信號CSB、ACTB、RASB、CASB及WEB寫碼，且產生記憶體510內部命令。
在以下描述中，正常存取模式對應於用於針對記憶體510之資料執行讀取或寫入操作之正常操作模式。
將參照圖5來描述記憶體系統。
在以下描述中，與特定字元線相鄰之相鄰字元線為被設置在特定字元線之前或之後的字元線。在圖5中，與第L正常字元線WLL相鄰之相鄰字元線為第L-1正常字元線WLL-1及第L+1正常字元線WLL+1，且與第K冗餘字元線RWLK相鄰之相鄰字元線為第K-1冗餘字元線RWLK-1及第K+1冗餘字元線RWLK+1。此外，與第一正常字元線WL1(L=1)相鄰之相鄰字元線為第二正常字元線WL2，與第N正常字元線WLN(L=N)相鄰之相鄰字元線為第N-1正常字元線WLN-1及第一冗餘字元線RWL1，與第一冗餘字元線RWL1(K=1)相鄰之相鄰字元線為第N正常字元線WLN及第二冗餘字元線RWL2，及與第M冗餘字元線RWLM(K=M)相鄰之相鄰字元線為第M-1冗餘字元線RWLM-1。相鄰字元線之識別或數目可根據記憶體設計來改變。
在正常存取模式中，記憶體510或記憶體控制器520對記憶體510之第一儲存體BK1及第二儲存體BK2之各個字元線的啟動次數計數。為了對第一儲存體BK1及第二儲存體BK2之第一正常字元線WL1至第N正常字元線WLN之啟動次數計數，記憶體510或記憶體控制器520可包含分別與第一儲存體BK1及第二儲存體BK2之第一正常字元線WL1至第N正常字元線WLN相對應的第一計數單元至第N計數單元BK1_CNT1至BK1_CNTN及BK2_CNT1至BK2_CNTN。計數單元BK1_CNT1至BK1_CNTN對第一儲存體BK1之第一正常字元線WL1至第N正常字元線WLN的啟動次數計數，而計數單元BK2_CNT1至 BK2_CNTN對第二儲存體BK2之第一正常字元線WL1至第N正常字元線WLN的啟動次數計數。詳細地，回應於與第一儲存體BK1或第二儲存體BK2相對應之儲存體位址BA之值，計數單元BK1_CNT1至BK1_CNTN及計數單元BK2_CNT1至BK2_CNTN每一組對每一儲存體BK1或BK2中之與第一正常字元線WL1至第N正常字元線WLN相對應的位址ADD<0：A>連同啟動命令一起已經被輸入之次數計數。此係因為記憶體510回應於啟動命令而啟動與儲存體位址BA相對應之儲存體之對應於位址ADD<0：A>的字元線。因此，第一儲存體BK1之第一計數資訊BK1_CNTI1<0：B>至第N計數資訊BK1_CNTIN<0：B>表示第一儲存體BK1之第一正常字元線WL1至第N正常字元線WLN各自的啟動次數，而第二儲存體BK2之第一計數資訊BK2_CNTI1<0：B>至第N計數資訊BK2_CNTIN<0：B>表示第二儲存體BK2之第一正常字元線WL1至第N正常字元線WLN各自的啟動次數。即使在字元線替換之情況下、亦即作為以上論述之實例第L正常字元線WLL被第K冗餘字元線RWLK替換的情況下，與正常字元線相對應之位址經由在結合圖3論述之冗餘操作而被映射至冗餘字元線，且因而冗餘字元線之啟動次數可藉由與正常字元線相對應之位址之輸入次數來計數。
在特定模式中記憶體系統之操作
隨著記憶體控制器520將MRS命令與特定位址之組合輸入至記憶體510，記憶體510進入特定模式(模式信號MOD被啟動)。記憶體控制器520經組態以在特定模式中，回應於對每一儲存體BK1及BK2中之第一正常字元線WL1至第N正常字元線WLN之啟動次數計數的結果而將過度輸入位址輸入至記憶體510。在特定模式中根據MRS命令與儲存體選擇資訊SBK中包含之儲存體選擇信號中之被啟動的一儲存體選擇信號之組合而在第一儲存體BK1及第二儲存體BK2之間選擇將執行補償操作之儲存體。由於過度輸入位址可為至少一個、亦即可存在至 少一個啟動次數等於或大於參考數目之過啟動的字元線，所以特定模式可包含針對多個被輸入之過度輸入位址之情況的至少一「補償週期」。在下文中，將針對特定模式包含一補償週期之情況進行描述，其中一補償週期針對與第L正常字元線WLL相對應之一過度輸入位址。
在儲存體510進入特定模式之後，記憶體控制器520在補償週期期間將啟動命令輸入至記憶體510三次。記憶體控制器520將具有L值之過度輸入位址ADD<0：A>與第一啟動命令一起輸入、將具有L+1值之位址ADD<0：A>與第二啟動命令一起輸入、及將具有L-1值之位址ADD<0：A>與第三啟動命令一起輸入。在補償週期期間將啟動命令輸入至記憶體510之次數可被設計成根據在補償週期中將被啟動之相鄰字元線的數目來改變。
以下將描述之情況(A)及(B)為與過啟動之字元線相鄰之相鄰字元線可包含至少一冗餘字元線的情況。
在如下之情況(A)下儲存體510回應於啟動命令而將第K冗餘字元線RWLK之至少一相鄰字元線啟動，其中情況(A)為：過啟動之字元線為冗餘字元線；或第一儲存體BK1及第二儲存體BK2中根據儲存體選擇資訊SBK而選定一儲存體中的第一正常字元線WL1至第N正常字元線WLN之中，與過度輸入位址ADD<0：A>相對應之字元線被第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的第K(1
Figure TWI611422BD00021
K
Figure TWI611422BD00022
M)冗餘字元線RWLK替換。
在如下之情況(B)下記憶體510回應於啟動命令而將第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的與對應於過度輸入位址ADD<0：A>之過啟動之字元線相鄰的相鄰字元線啟動，其中情況(B)為：相鄰字元線部分地包含至少一冗餘字元線；或第一儲存體BK1及第二儲存體BK2中根據儲存體選擇資訊SBK而選定一儲存體中的第一 正常字元線WL1至第N正常字元線WLN之中，與對應於過度輸入位址ADD<0：A>之過啟動之字元線相鄰的至少一相鄰字元線包含第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的至少一字元線。例如，情況(B)為如下情況：與過啟動之第N正常字元線WLN相鄰之相鄰字元線為第N-1正常字元線WLN-1及第一冗餘字元線RWL1。
以上情況(A)及(B)對應於如下情況：與由過度輸入位址ADD<0：A>標記之過啟動之字元線相鄰的至少一相鄰字元線包含第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的至少一冗餘字元線。在以上情況(A)及(B)中之任一種情況下，記憶體510不管用於相鄰字元線之輸入位址ADD<0：A>而啟動可包含至少一正常字元線及至少一冗餘字元線之相鄰字元線。
為了執行在特定模式中將第一儲存體BK1及第二儲存體BK2中之由儲存體選擇資訊SBK選定之一儲存體中的與啟動次數等於或大於參考數目之過啟動之字元線相鄰的至少一相鄰字元線啟動之操作，施加啟動命令及用於表示第一儲存體BK1及第二儲存體BK2中之一者之儲存體位址BA。供作參考，儲存體選擇資訊SBK包含第一儲存體選擇信號SBK1及第二儲存體選擇信號SBK2。若第一儲存體選擇信號SBK1被啟動，則第一儲存體BK1被選定，而若第二儲存體選擇信號SBK2被啟動，則第二儲存體BK2被選定。在下文中，將針對在特定模式中第一儲存體BK1選定情況進行描述。
在情況(A)下記憶體510之操作
當與第一儲存體BK1相對應之儲存體位址BA及具有L值之過度輸入位址ADD<0：A>與第一啟動命令一起被輸入時，記憶體510將替換第L正常字元線WLL之第K冗餘字元線RWLK啟動，因而在第一儲存體BK1中第K冗餘字元線RWLK為過啟動之字元線。當第二啟動命令與對應於第一儲存體BK1之儲存體位址BA被輸入時，記憶體510不管 與第二啟動命令一起施加之具有L+1值的位址ADD<0：A>而啟動在第一儲存體BK1中之第K+1冗餘字元線RWLK+1作為與第K冗餘字元線RWLK相鄰之相鄰字元線。當將第三啟動命令及對應於第一儲存體BK1之儲存體位址BA輸入時，記憶體510不管與第三啟動命令一起施加之具有L-1值的位址ADD<0：A>而啟動第一儲存體BK1中之第K-1冗餘字元線RWLK-1作為與第K冗餘字元線RWLK相鄰之另一相鄰字元線。第K+1冗餘字元線RWLK+1及第K-1冗餘字元線RWLK-1之啟動次序可根據記憶體設計來改變。在K等於「1」之情況下，亦即與過度輸入位址ADD<0：A>相對應之過啟動之字元線被第一冗餘字元線RWL1替換的情況下，回應於第二啟動命令及第三啟動命令而順序啟動第二冗餘字元線RWL2及第N正常字元線WLN作為與過啟動之字元線(亦即第一冗餘字元線RWL1)相鄰之相鄰字元線。
在情況(B)下記憶體510之操作
記憶體510回應於第一啟動命令及與第一儲存體BK1相對應之儲存體位址BA而啟動在第一儲存體BK1中與過度輸入位址ADD<0：A>相對應之字元線。與過度輸入位址ADD<0：A>相對應之過啟動之字元線可為與第一冗餘字元線RWL1相鄰之第N正常字元線WLN。
當施加與第一儲存體BK1相對應之儲存體位址BA、及用於相鄰字元線之啟動命令時，記憶體510可啟動第一儲存體BK1之第一冗餘字元線RWL1至第M冗餘字元線RWLM之中至少一冗餘字元線作為與對應於過度輸入位址ADD<0：A>之過啟動之字元線相鄰的相鄰字元線。例如，當將第二啟動命令及與第一儲存體BK1相對應之儲存體位址BA輸入時，記憶體510不管用於相鄰字元線之輸入位址ADD<0：A>而將第一冗餘字元線RWL1作為與過啟動之第N正常字元線WLN相鄰的相鄰字元線啟動，而當將第三啟動命令及與第一儲存體BK1相對應之儲存體位址BA輸入時，記憶體510不管用於另一相鄰字元線之輸入 位址ADD<0：A>而啟動第N-1正常字元線WLN-1作為與過啟動之第N正常字元線WLN相鄰的另一相鄰字元線。第一冗餘字元線RWL1及第N-1正常字元線WLN-1之啟動次序可根據記憶體設計來改變。
除了情況(A)及(B)以外，亦即當過啟動之字元線及所有相鄰字元線為正常字元線、或與過度輸入位址ADD<0：A>相對應之正常字元線不被替換且與第一冗餘字元線RWL1不相鄰時，在補償週期內，記憶體510啟動對應於與啟動命令一起輸入之位址ADD<0：A>之正常字元線。
此外，對於每一補償週期中在過啟動之字元線啟動之後與第二啟動命令及第三啟動命令一起輸入之相鄰字元線的位址ADD<0：A>，記憶體510不執行冗餘操作(結合圖3來解釋)，且將與冗餘操作相關之信號的狀態保持在針對過啟動之字元線之第一啟動命令被輸入之後的狀態。需要被保護以防字元線干擾的為與過啟動之字元線實體上相鄰之字元線。因此，名義上相鄰之字元線(與過啟動之字元線實體上不相鄰)不需要針對防止字元線干擾而被啟動。名義上相鄰之字元線藉由由正常字元線替換成冗餘字元線而引起。例如，假設過度輸入位址為5，因而過啟動之字元線為第五正常字元線，且假設與位址4相對應且與過啟動之第五正常字元線實體上相鄰之第四正常字元線用第三冗餘字元線來替換。即使根據該替換第三冗餘字元線可名義上為與第五正常字元線相鄰之相鄰字元線，但第三冗餘字元線不受字元線干擾之影響，因為第三冗餘字元線與過啟動之字元線或第五正常字元線實體上不相鄰。因此，記憶體510在補償週期中不執行針對位址4及第三冗餘字元線之冗餘操作。
對於在特定模式中未被儲存體選擇資訊SBK選定之儲存體，執行正常讀取或寫入操作。因此，未被儲存體選擇資訊SBK選定之儲存體採用與正常存取模式中之操作大體相同的方式來操作，以下將描述。
在正常存取模式中記憶體系統之操作
為了執行根據外部請求(未示出)之操作，記憶體控制器520將命令信號CSB、ACTB、RASB、CASB及WEB、位址ADD<0：A>及資料(未示出)施加至記憶體510。當儲存體位址BA及啟動命令被輸入時，記憶體510將第一儲存體BK1及BK2中與儲存體位址BA相對應之一儲存體中之與位址ADD<0：A>相對應的字元線啟動。然而，在第一儲存體BK1及第二儲存體BK2中與儲存體位址BA相對應之一儲存體中之與位址ADD<0：A>相對應的字元線被冗餘字元線替換之情況下，記憶體510將替換與位址ADD<0：A>相對應之字元線之冗餘字元線啟動。
在以上描述中，描述：當記憶體510與情況(A)及(B)中之一種情況相對應時，至少一字元線被啟動，而與隨著用於過啟動之字元線之第一啟動命令之後的啟動命令一起輸入之位址ADD<0：A>無關。記憶體510可被設計成僅在情況(A)及(B)中之一種情況下不管隨著用於過啟動之字元線之第一啟動命令之後的啟動命令一起輸入之位址ADD<0：A>而將至少一相鄰字元線啟動。
在根據本發明之實施例之記憶體系統中，即使在特定模式之操作期間將在補償週期內被啟動之至少一相鄰字元線為未被分配位址之冗餘字元線的情況下，亦可執行正常補償操作。此外，即使在記憶體510包含多個儲存體之情況下，亦可執行正常補償操作，且可在特定模式中對未被儲存體選擇資訊SBK選定之儲存體執行正常存取操作。此外，藉由僅啟動在各種情況下所必需之字元線，可減小在補償操作中之電流損耗及功率損耗。
圖6為根據本發明之實施例之記憶體510的組態圖。
參見圖6，記憶體510包含：第一正常字元線WL1至第N正常字元線WLN；第一冗餘字元線RWL1至第M冗餘字元線RWLM，該第一冗餘字元線RWL1至第M冗餘字元線RWLM用於替換在第一正常字元線 WL1至第N正常字元線WLN之中失效的M個正常字元線；及第一控制區塊620及第二控制區塊630。順序設置第一正常字元線WL1至第N正常字元線WLN，且順序設置第一冗餘字元線RWL1至第M冗餘字元線RWLM接著第N正常字元線WLN。
第一啟動信號RACTV1及第二啟動信號RACTV2為分別與第一儲存體BK1及第二儲存體BK2相對應之啟動信號。記憶體510回應於啟動命令及與第一儲存體BK1相對應之儲存體位址BA而將第一啟動信號RACTV1啟動，且回應於啟動命令及與第二儲存體BK2相對應之儲存體位址BA而將第二啟動信號RACTV2啟動。當將預充電命令施加至記憶體510時第一啟動信號RACTV1或第二啟動信號RACTV2被撤銷啟動。圖6之輸入位址RADD<0：A>具有與自記憶體控制器520施加之輸入位址ADD<0：A>相同的值，且與儲存體510之內部操作時序同步。
將參照圖6來描述記憶體510。
在特定模式中記憶體510之操作
隨著記憶體控制器520將MRS命令與特定位址之組合輸入至記憶體510，記憶體510進入特定模式(模式信號MOD被啟動)。記憶體控制器520經組態以回應於對每一儲存體BK1及BK2中之第一正常字元線WL1至第N正常字元線WLN之啟動次數計數的結果而在特定模式中將過度輸入位址輸入至記憶體510。在特定模式中根據MRS命令與儲存體選擇資訊SBK中包含之儲存體選擇信號中之被啟動的一儲存體選擇信號之組合而在第一儲存體BK1及第二儲存體BK2之間選擇將被執行補償操作之儲存體。在下文中，將針對特定模式包含一補償週期之情況進行描述，其中一補償週期針對與第L正常字元線WLL相對應之一過度輸入位址。
與以上描述相似，以下將描述之情況(A)及(B)為與過啟動之字元線相鄰的相鄰字元線可包含至少一冗餘字元線之情況。
在如下之情況(A)下第一控制區塊620回應於用於選定儲存體之啟動命令而將與第K冗餘字元線RWLK相鄰之至少一相鄰字元線啟動，其中情況(A)為：過啟動之字元線為冗餘字元線；或第一儲存體BK1及第二儲存體BK2中根據記憶體選擇資訊SBK而選定的一儲存體中之第一正常字元線WL1至第N正常字元線WLN之中，與過度輸入位址RADD<0：A>相對應之字元線被第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的第K(1
Figure TWI611422BD00023
K
Figure TWI611422BD00024
M)冗餘字元線RWLK替換。
在如下之情況(B)下第一控制區塊620回應於用於選定之儲存體之啟動命令而將第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的與對應於過度輸入位址ADD<0：A>之過啟動之字元線相鄰的相鄰字元線啟動，其中情況(B)為：相鄰字元線部分地包含至少一冗餘字元線；或第一儲存體BK1及第二儲存體BK2中根據儲存體選擇資訊SBK而選定的一儲存體中之第一正常字元線WL1至第N正常字元線WLN之中，與輸入位址ADD<0：A>相對應之過啟動之字元線的至少一相鄰字元線包含第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的至少一字元線。例如，情況(B)為如下情況：與過啟動之第N正常字元線WLN相鄰之相鄰字元線為第N-1正常字元線WLN-1及第一冗餘字元線RWL1。
以上情況(A)及(B)對應於如下情況：由當啟動信號RACTV1或RACTV2在補償週期中被第一次啟動時與由輸入之過度輸入位址RADD<0：A>標記的過啟動之字元線相鄰之至少一相鄰字元線包含第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的至少一冗餘字元線。在情況(A)及(B)中之任一種情況下，第一控制區塊620不管用於相鄰字元線之輸入位址RADD<0：A>而將可包含至少一正常字元線及至少一冗餘字元線之相鄰字元線啟動。
為了執行在特定模式中將第一儲存體BK1及第二儲存體BK2之由 儲存體選擇資訊SBK選定的一儲存體中之與啟動次數或等於或大於參考數目之過啟動字元線相鄰的至少一相鄰字元線啟動之操作，施加啟動命令、及用於表示第一儲存體BK1及第二儲存體BK2中之一者的儲存體位址BA。供作參考，儲存體選擇資訊SBK包含第一儲存體選擇信號SBK1及第二儲存體選擇信號SBK2。若第一儲存體選擇信號SBK1被啟動，則第一儲存體被選定，而若第二儲存體選擇信號SBK2被啟動，則第二儲存體BK2被選定。在下文中，將針對在特定模式中第一儲存體BK1選定情況進行描述。
在情況(A)下控制區塊620之操作
當第一啟動信號RACTV1在補償週期內被第一次啟動時，若過度輸入位址RADD<0：A>之值為L，則第一控制區塊620將替換第L正常字元線WLL之第K冗餘字元線RWLK啟動，且因而在第一儲存體BK1中第K冗餘字元線RWLK為過啟動之字元線。另外，當第一啟動信號RACTV1被第二次啟動時，第一控制區塊620不管具有L+1值之輸入位址RADD<0：A>而將第K+1冗餘字元線RWLK+1作為與第K冗餘字元線RWLK相鄰之相鄰字元線啟動。當第一啟動信號RACTV1被第三次啟動時，第一控制區塊620不管具有L-1值之輸入位址RADD<0：A>而將第K-1冗餘字元線RWLK-1作為與第K冗餘字元線RWLK相鄰之另一相鄰字元線啟動。第K+1冗餘字元線RWLK+1及第K-1冗餘字元線RWLK-1之啟動次序可根據記憶體設計來改變。在K等於1、亦即與過度輸入位址RADD<0：A>相對應之過啟動之字元線被第一冗餘字元線RWL1替換之情況下，第二冗餘字元線RWL2及第N正常字元線WLN回應於第一啟動信號RACTV1之第二次啟動及第三次啟動而作為與過啟動字元線(亦即第一冗餘字元線RWL1)相鄰的相鄰字元線被順序啟動。
在情況(B)下控制區塊620之操作
在補償週期內，當第一啟動信號RACTV1被第一次啟動時，第一控制區塊620將第一儲存體BK1中與過度輸入位址RADD<0：A>相對應之字元線啟動。與過度輸入位址RADD<0：A>相對應之過啟動之字元線可為與第一冗餘字元線RWL1相鄰之第N正常字元線WLN。
當第一啟動信號RACTV1在用於過啟動之字元線之第一啟動信號RACTV之後被啟動時，第一控制區塊620可將第一儲存體BK1中之第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的至少一冗餘字元線作為與對應於過度輸入位址RADD<0：A>之過啟動之字元線相鄰的相鄰字元線啟動。例如，當第一啟動信號RACTV1被第二次啟動時，第一控制區塊620不管用於相鄰字元線之輸入位址RADD<0：A>而將第一冗餘字元線RWL1作為與過啟動之第N正常字元線WLN相鄰之相鄰字元線啟動。當第一啟動信號RACTV1被第三次啟動時，第一控制區塊620不管用於另一相鄰字元線之輸入位址RADD<0：A>而將第N-1正常字元線WLN-1作為與過啟動之第N正常字元線WLN相鄰之另一相鄰字元線啟動。第一冗餘字元線RWL1及第N-1正常字元線WLN-1之啟動次序可根據記憶體設計來改變。
除了情況(A)及(B)以外，亦即當過啟動之字元線及所有相鄰字元線為正常字元線、或與位址RADD<0：A>相對應之字元線不被替換且不與第一冗餘字元線RWL1相鄰時，在補償週期內，當用於選定儲存體之啟動信號RACTV1或RACTV2被啟動時第一控制區塊620將選定儲存體中之與輸入位址RADD<0：A>相對應之字元線啟動。
此外，第一控制區塊620在每一補償週期中針對與用於過啟動之字元線之第一啟動信號RACTV之後的第二啟動信號及第三啟動信號RACTV一起輸入之用於相鄰字元線之位址RADD<0：A>不執行冗餘操作(結合圖3來解釋)，且將與冗餘操作相關之信號之狀態保持在啟動信號RACTV1或RACTV2被輸入之後的狀態。需要被保護以防字元線 干擾的為與過啟動之字元線實體上相鄰之字元線。因此，名義上相鄰之字元線，與過啟動之字元線實體上不相鄰，不需要因以防字元線干擾而被啟動。名義上相鄰之字元線藉由由正常字元線替換成冗餘字元線而引起。例如，假設過度輸入位址為5，因而過啟動之字元線為第五正常字元線，且假設與位址4相對應及與過啟動之第五正常字元線實體上相鄰的第四正常字元線用第三冗餘字元線來替換。即使根據該替換第三冗餘字元線可名義上為與第五正常字元線相鄰之相鄰字元線，但第三冗餘字元線不受字元線干擾之影響，因為第三冗餘字元線與過啟動之字元線或第五正常字元線實體上不相鄰。因此，第一控制區塊620在補償週期中不執行針對位址4及第三冗餘字元線之冗餘操作。
在正常存取模式中控制區塊620之操作
當選定儲存體之啟動信號RACTV1或RACTV2被啟動時第一控制區塊620將與輸入之位址RADD<0：A>相對應之字元線啟動。在與輸入位址RADD<0：A>相對應之字元線被冗餘字元線替換的情況下，第一控制區塊620將替換與輸入之位址RADD<0：A>相對應的字元線之冗餘字元線啟動。
在以上描述中，解釋：情況(A)及(B)中之一種情況下之第一控制區塊620將相鄰字元線啟動而不管與選定儲存體的在用於過啟動之字元線之第一啟動信號RACTV1或RACTV2之後的啟動信號RACTV1或RACTV2一起輸入之位址RADD<0：A>。第一控制區塊620可被設計成僅在情況(A)或(B)中將至少一相鄰字元線啟動而不管與選定儲存體之在用於過啟動之字元線的第一啟動命令之後被啟動之啟動信號RACTV1或RACTV2一起輸入之位址RADD<0：A>。
儲存體位址及儲存體選擇資訊SBK之位數可根據儲存體之數目變化。儘管上述實例解釋第一儲存體BK1被選定、且針對第一儲存體 BK1執行補償操作，但應當注意的為第二儲存體BK2亦可被選定、且亦可針對第二儲存體BK2執行補償操作。
針對上述操作，參見圖6，控制電路510包含：相鄰啟動控制區塊610、第一控制區塊620、及第二控制區塊630。以下將描述各控制區塊610、620及630之組態及操作。
在如下之情況(A)下相鄰啟動控制區塊610每當選定之儲存體之啟動信號RACTV1或RACTV2被啟動時將相鄰的控制信號ADJ1及ADJ2中至少之一者啟動，其中情況(A)為：過啟動之字元線為冗餘字元線；或在特定模式中之操作期間，根據儲存體選擇資訊SBK而選定的儲存體中之第一正常字元線WL1至第N正常字元線WLN之中，與過度輸入位址RADD<0：A>相對應之字元線被第K冗餘字元線RWLK替換。
此外，在如下之情況(B)下相鄰啟動控制區塊610每當選定之儲存體之啟動信號RACTV1或RACTV2被啟動時將相鄰的控制信號ADJ1及ADJ2中至少之一者啟動，其中情況(B)為：相鄰字元線部分地包含至少一冗餘字元線；或在特定模式中之操作期間，在由儲存體選擇資訊SBK選定之儲存體中，與對應於過度輸入位址RADD<0：A>之過啟動之字元線相鄰的至少一相鄰字元線包含第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的至少一冗餘字元線。
在如下之情況(A)或(B)下相鄰啟動控制區塊610每當選定儲存體之啟動信號RACTV1或RACTV2被啟動時將相鄰的控制信號ADJ1及ADJ2中至少之一者啟動，其中情況(A)或(B)如下：在特定模式中之操作期間，與選定儲存體中之由輸入之位址RADD<0：A>標記的過啟動之字元線相鄰之至少一相鄰字元線包含第一冗餘字元線RWL1至第M冗餘字元線RWLM之中的至少一冗餘字元線。
詳細地，回應於模式信號MOD、一或多個冗餘字元線狀態信號HIT_AC1及HIT_AC2及一或多個啟動信號RACTV1及RACTV2，相鄰 啟動控制區塊610產生冗餘控制信號RED_CON、目標控制信號TAR、及相鄰控制信號ADJ1及ADJ2中之至少一相鄰控制信號。在初始狀態下，相鄰啟動控制區塊610將冗餘控制信號RED_CON及目標控制信號TAR啟動，且撤銷啟動相鄰控制信號ADJ1及ADJ2。
第一相鄰控制信號ADJ1為用於將設置在過啟動之字元線之後的相鄰字元線啟動之一種信號，回應於在補償週期中選定儲存體之啟動信號RACTV1或RACTV2被第一次啟動時輸入的過度輸入位址RADD<0：A>而啟動該過啟動之字元線，而第二相鄰控制信號ADJ2為用於將設置在過啟動之字元線之前的相鄰字元線啟動之一種信號，回應於在補償週期中選定之儲存體之啟動信號RACTV1或RACTV2被第一次啟動時輸入的位址RADD<0：A>而啟動該過啟動之字元線。例如，在第一儲存體BK1被選定、在補償週期中第一啟動信號RACTV1被第一次啟動時輸入之過度輸入位址RADD<0：A>的值為L且用第K冗餘字元線RWLK來替換第L正常字元線WLL之情況下，過啟動之字元線為第K冗餘字元線RWLK，第一相鄰控制信號ADJ1為用於控制第K+1冗餘字元線RWLK+1之信號，及第二相鄰控制信號ADJ2為用於控制第K-1冗餘字元線RWLK-1之信號。第一冗餘字元線狀態信號HIT_AC1表示第一儲存體BK1中冗餘字元線是否被啟動，第二冗餘字元線狀態信號HIT_AC2表示第二儲存體BK2中冗餘字元線是否被啟動。相鄰字元線之識別或數目、及因此相鄰控制信號之數目可根據記憶體設計來改變。
在模式信號MOD及一或多個冗餘字元線狀態信號HIT_AC1及HIT_AC2中之至少一冗餘字元線狀態信號被啟動的情況下，亦即在情況(A)及(B)下，當選定儲存體之被第一次啟動之啟動信號RACTV1或RACTV2被撤銷啟動時，相鄰啟動控制區塊610撤銷啟動冗餘控制信號RED_CON及目標控制信號TAR，且啟動第一相鄰控制信號ADJ1。 當選定儲存體之被第二次啟動之啟動信號RACTV1或RACTV2被撤銷啟動時，相鄰啟動控制區塊610撤銷啟動第一相鄰控制信號ADJ1且啟動第二相鄰控制信號ADJ2。當選定儲存體之被第三次啟動之啟動信號RACTV1或RACTV2被撤銷啟動時，相鄰啟動控制區塊610撤銷啟動第二相鄰控制信號ADJ2且啟動冗餘控制信號RED_CON及目標控制信號TAR(補償週期結束且返回至初始狀態)。
在模式信號MOD被啟動且兩個冗餘字元線狀態信號HIT_AC1及HIT_AC2都被撤銷啟動之情況(意謂過啟動之字元線及所有相鄰字元線為正常字元線)下，當選定儲存體之被第一次啟動之啟動信號RACTV1或RACTV2被撤銷啟動時，相鄰啟動控制區塊610撤銷啟動冗餘控制信號RED_CON。當選定儲存體之被第二次啟動之啟動信號RACTV1或RACTV2被撤銷啟動時，相鄰啟動控制區塊610保持之前的狀態(四個信號RED_CON、TAR、ADJ1及ADJ2之中僅目標控制信號TAR被啟動之狀態)。當選定儲存體之被第三次啟動之啟動信號RACTV1或RACTV2被撤銷啟動時，相鄰啟動控制區塊610將冗餘控制信號RED_CON啟動(補償週期結束且返回初始狀態)。
在模式信號MOD被撤銷啟動之情況下，相鄰啟動控制區塊610保持初始狀態、亦即冗餘控制信號RED_CON及目標控制信號TAR被啟動且相鄰控制信號ADJ1及ADJ2被撤銷啟動之狀態，而與選定儲存體之啟動信號RACTV1或RACTV2之觸發無關。
在如下之情況(A)下第一控制區塊620回應於第一啟動信號RACTV1、相鄰控制信號ADJ1及ADJ2中之至少一者、及第K冗餘信號HITK而將第一儲存體BK1中之與第K冗餘字元線RWLK相鄰的至少一相鄰字元線啟動，其中情況(A)為：過啟動之字元線為冗餘字元線；或當第一儲存體BK1在特定模式中被選定時，第一儲存體BK1中之第一正常字元線WL1至第N正常字元線WLN之中與過度輸入位址 RADD<0：A>相對應之字元線被第K冗餘字元線RWLK替換。
在如下之情況(B)下第一控制區塊620回應於與第一儲存體BK1相對應之第一啟動信號RACTV1、相鄰的控制信號ADJ1及ADJ2中之至少一者、及第一冗餘信號HIT1而將第一正常字元線WL1至第N正常字元線WLN之中的與對應於過度輸入位址RADD<0：A>之過啟動之字元線相鄰的至少一相鄰字元線啟動，其中情況(B)為：相鄰字元線部分地包含至少一冗餘字元線；或當第一儲存體BK1在特定模式中被選定時，第一儲存體BK1中之與過度輸入位址RADD<0：A>相對應的過啟動之字元線(例如，過啟動之第N正常字元線WLN)與第一冗餘字元線RWL1相鄰。
針對此操作，第一控制區塊620包含：第一信號傳送區塊621、第一冗餘控制區塊622及第一字元線控制區塊623。
在第一儲存體選擇信號SBK1被啟動、且第一儲存體BK1選定的情況下，第一信號傳送區塊621傳送冗餘控制信號RED_CON、目標控制信號TAR、作為第一冗餘控制信號RED_CON1之相鄰控制信號ADJ1及ADJ2中之至少一者、第一目標控制信號TAR1及一或多個第一儲存體相鄰控制信號ADJ11及ADJ21。在第一儲存體選擇信號SBK1被撤銷啟動之情況下，第一冗餘控制信號RED_CON1被保持在啟動狀態，且第一目標控制信號TAR1及該一或多個第一儲存體相鄰控制信號ADJ11及ADJ21被保持在撤銷啟動狀態。
第一冗餘控制區塊622產生與第一冗餘字元線RWL1至第M冗餘字元線RWLM相對應之第一冗餘信號HIT1至第M冗餘信號HITM。在第一正常字元線WL1至第N正常字元線WLN之中的與過度輸入位址RADD<0：A>相對應之正常字元線被第K冗餘字元線RWLK替換之情況下，第一冗餘控制區塊622回應於過度輸入位址RADD<0：A>而將與第K冗餘字元線RWLK相對應之第K冗餘信號HITK啟動。
詳細地，在第一冗餘控制信號RED_CON1被啟動之情況下第一冗餘控制區塊622儲存與第一正常字元線WL1至第N正常字元線WLN之中的將被替換之字元線相對應之位址的同時，若其中儲存之位址的值等於輸入位址RADD<0：A>之值，則第一冗餘控制區塊622將對應於第一冗餘字元線RWL1至第M冗餘字元線RWLM中之一冗餘字元線啟動。此時，表示冗餘操作正在被執行之第一冗餘啟用信號HITB1被一起啟動(成低位準LOW)。相反，在第一冗餘控制信號RED_CON1被撤銷啟動之情況下，第一冗餘控制區塊622保持第一冗餘信號HIT1至第M冗餘信號HITM及第一冗餘啟用信號HITB1的之前狀態，而不管輸入位址RADD<0：A>之值是否等於其中儲存的位址之值。
換言之，在第一冗餘控制信號RED_CON1被啟動之情況下，第一冗餘控制區塊622比較輸入位址RADD<0：A>與儲存值，且更新第一冗餘信號HIT1至第M冗餘信號HITM之中的一冗餘信號及第一冗餘啟用信號HITB1。在第一冗餘控制信號RED_CON1被撤銷啟動之情況下，第一冗餘控制區塊622不管將輸入位址RADD<0：A>與儲存位址比較之結果而保持第一冗餘信號HIT1至第M冗餘信號HITM及第一冗餘啟用信號HITB1的之前狀態。
第一冗餘控制信號RED_CON1在第一儲存體選擇信號SBK1被啟動之情況下由冗餘控制信號RED_CON產生。在第一冗餘控制區塊622經由相鄰啟動控制區塊610之操作而在特定模式中操作的同時，在每一補償週期內第一冗餘控制信號RED_CON1在自被第一次啟動之第一啟動信號RACTV1被撤銷啟動的時間至被第三次啟動之第一啟動信號RACTV1被撤銷啟動的時間之時段期間被撤銷啟動，且在其餘時段期間被啟動。在第一儲存體BK1未被選定、或第一冗餘控制區塊622在正常存取模式中操作之情況下，第一冗餘控制信號RED_CON1總保持在啟動狀態。被第三次啟動之第一啟動信號RACTV1意謂在每一補償 週期中最後被啟動之第一啟動信號RACTV1。第一啟動信號RACTV1之啟動次數取決於可根據記憶體設計而變化之相鄰字元線的數目。
因此，在補償週期內，當第一啟動信號RACTV1被第一次啟動時輸入之位址RADD<0：A>的值等於儲存其中之位址之值的情況下，第一冗餘控制區塊622將第一冗餘信號HIT1至HITM之中的與儲存其中之位址之值相對應的一冗餘信號及第一冗餘啟用信號HITB1啟動，且在該補償週期之其餘時段保持當前狀態。在補償週期內，當第一啟動信號RACTV1或RACTV2被第一次啟動時輸入之位址RADD<0：A>的值並非儲存其中之位址的情況下，第一冗餘控制區塊622不啟動第一冗餘信號HIT1至第M冗餘信號HITM及第一冗餘啟用信號HITB1，且在補償週期之其餘時段保持此等狀態。
在補償週期中，當第一啟動信號RACTV1被第一次啟動時輸入之位址RADD<0：A>的值等於儲存其中之位址之值的情況下，與替換輸入位址RADD<0：A>之正常字元線之冗餘字元線相對應的冗餘信號在補償週期期間保持啟動。
在過啟動之字元線為冗餘字元線、或第一儲存體BK1中之與過度輸入位址RADD<0：A>相對應之字元線用第K冗餘字元線RWLK來替換的情況(A)下，當第一儲存體BK1在特定模式中被選定時，第一字元線控制區塊623回應於第一啟動信號RACTV1、一或多個第一儲存體相鄰控制信號ADJ11及ADJ21、及第K冗餘信號HITK而將與第K冗餘字元線RWLK相鄰之至少一相鄰字元線啟動。
此外，在相鄰字元線部分地包含至少一冗餘字元線、或第一儲存體BK1中與過度輸入位址RADD<0：A>相對應之字元線與第一冗餘字元線RWL1相鄰的情況(B)下，當第一儲存體BK1在特定模式中被選定時，第一字元線控制區塊623回應於第一啟動信號RACTV1、一或多個第一儲存體相鄰控制信號ADJ11及ADJ21、及表示過啟動之字元 線啟動之信號而將與對應於過度輸入位址RADD<0：A>的過啟動之字元線相鄰之至少一相鄰字元線啟動。
詳細地，第一字元線控制區塊623回應於第一啟動信號RACTV1、第一字元線寫碼啟用信號WLDECEN1、輸入位址RADD<0：A>、第一目標控制信號TAR1、第一冗餘信號HIT1至第M冗餘信號HITM、及第一冗餘啟用信號HITB1而將適當字元線啟動。第一字元線寫碼啟用信號WLDECEN1在自第一啟動信號RACTV1之啟動至第一冗餘啟用信號HITB1之啟動判定(判定輸入位址RADD<0：A>的值是否等於儲存在第一冗餘儲存區塊622中之位址的值)所限定的延遲之後被啟動，其中第一冗餘啟用信號HITB1之啟動係回應於在第一冗餘控制區塊622中之輸入位址RADD<0：A>而被判定的。第一字元線寫碼啟用信號WLDECEN1保持啟動預定之時段、然後被撤銷啟動。
隨著第一啟動信號RACTV1被撤銷啟動，第一字元線控制區塊623將第一正常字元線WL1至第N正常字元線WKN及第一冗餘字元線RWL1至第M冗餘字元線RWLM保持撤銷啟動狀態。在第一啟動信號RACTV1被啟動之後，第一字元線寫碼啟用信號WLDECEN1之啟動引起與過度輸入位址RADD<0：A>相對應之字元線的啟動。
在特定模式之補償週期內，在與第一啟動信號RACTV1之第一次啟動時下輸入的過度輸入位址RADD<0：A>相對應之字元線不被替換的情況下，第一字元線控制區塊623將與第一啟動信號RACTV1被第二次及第三次啟動時輸入之位址RADD<0：A>相對應之字元線順序啟動。然而，第一字元線控制區塊623不啟動替換當第一啟動信號RACTV1被第二次及第三次啟動時輸入之位址RADD<0：A>之正常字元線的冗餘字元線。
在過啟動之字元線為冗餘字元線、或在特定模式中之補償週期內與當第一啟動信號RACTV1被第一次啟動時輸入之位址 RADD<0：A>相對應的字元線用第K冗餘字元線RWLK來替換之情況(A)下，第一字元線控制區塊623回應於第一冗餘啟用信號HITB1、第一目標控制信號TAR1、及第K冗餘信號HITK而將第K冗餘字元線RWLK啟動。當第一啟動信號RACTV1在補償週期內被第二次啟動時，回應於第K冗餘信號HITK及第一儲存體相鄰控制信號ADJ11，第一字元線控制區塊623不將與輸入位址RADD<0：A>相對應之字元線啟動、而將第K+1冗餘字元線RWLK+1啟動。當第一啟動信號RACTV1在補償週期內被第三次啟動時，回應於第K冗餘信號HITK及第一儲存體相鄰控制信號ADJ21，第一字元線控制區塊623不將與輸入位址RADD<0：A>相對應之字元線啟動、而將第K-1冗餘字元線RWLK-1啟動。
此外，在相鄰字元線包含至少一冗餘字元線、或與當第一啟動信號RACTV1在補償週期內被第一次啟動時輸入之過度輸入位址RADD<0：A>相對應的字元線(例如，第N正常字元線WLN)與第一冗餘字元線RWL1相鄰之情況(B)下，當第一啟動信號RACTV1在補償週期內被第二次啟動時、回應於表示與第N正常字元線WLN相對應之位址RADD<0：A>被輸入之信號HWLN及第一區塊相鄰控制信號ADJ11，第一字元線控制區塊623不將與此時輸入之位址RADD<0：A>相對應之字元線啟動、而將第一冗餘字元線RWL1啟動。當第一啟動信號RACTV1在補償週期內被第三次啟動時，回應於表示與第N正常字元線WLN相對應之位址RADD<0：A>被輸入之信號HWLN及第一儲存體相鄰控制信號ADJ21，第一字元線控制區塊623不將與輸入位址RADD<0：A>相對應之字元線啟動、而將第N-1正常字元線WLN-1啟動。
當在正常存取模式中操作時，在第一儲存體BK1與儲存體位址BA相對應、且與輸入位址RADD<0：A>相對應之字元線不被替換的情 況下，第一字元線控制區塊623將與輸入位址RADD<0：A>相對應之字元線啟動。在第一儲存體BK1與儲存體位址BA相對應、且與輸入位址RADD<0：A>相對應之字元線被替換的情況下，第一字元線控制區塊623將替換與輸入位址RADD<0：A>相對應之字元線的冗餘字元線啟動。此時，與回應於第一冗餘啟用信號HITB1而輸入之位址RADD<0：A>相對應的字元線不被啟動。
在如下情況(A)下，亦即過啟動之字元線為冗餘字元線、或當第二儲存體BK1在特定模式中被選定時第二儲存體BK2中之第一正常字元線WL1至第N正常字元線WLN之中與過度輸入位址RADD<0：A>相對應之字元線用第K冗餘字元線RWLK來替換的情況(A)下，在第二儲存體BK2中，第二控制區塊630回應於第二啟動信號RACTV2、至少一相鄰控制信號ADJ1及ADJ2、及第K冗餘信號HITK而將與第K冗餘字元線RWLK相鄰之至少一相鄰字元線啟動。
在相鄰字元線部分地包含至少一冗餘字元線、或當第二儲存體BK2在特定模式中被選定時第二儲存體BK2中之與過度輸入位址RADD<0：A>相對應之過啟動的字元線(例如，過啟動之第N正常字元線WLN)與第一冗餘字元線RWL1相鄰之情況(B)下，第二控制區塊630回應於與第二儲存體BK2相對應之第二啟動信號RACTV2、至少一相鄰控制信號ADJ1及ADJ2、及第二冗餘信號HIT2而將第一正常字元線WL1至第N正常字元線WLN之中的與對應於過度輸入位址RADD<0：A>之過啟動之字元線相鄰的至少一相鄰字元線啟動。
針對此操作，第二控制區塊630包含：第二信號傳送區塊631、第二冗餘控制區塊632、及第二字元線控制區塊633。第二控制區塊630具有與第一控制區塊620大體相同之組態及操作。在第二儲存體選擇信號SBK2在特定模式中被啟動之情況下，第二控制區塊630採用與第一控制區塊620控制第一儲存體BK1之大體相同的方式來控制第二 儲存體BK2。
在根據本發明之實施例之記憶體中，當在特定模式中操作時，在過啟動之字元線為冗餘字元線、或在補償週期內與隨第一啟動命令一起輸入之過啟動輸入位址相對應之字元線用冗餘字元線來替換的情況(A)下，或在相鄰字元線部分地包含至少一冗餘字元線、或與對應於在特定模式中輸入的過度輸入位址RADD<0：A>之過啟動之字元線相鄰的至少一相鄰字元線包含至少一冗餘字元線之情況(B)下，過啟動之字元線之相鄰字元線被啟動，而與在相對應之補償週期內輸入的位址無關，由此即使正常字元線用冗餘字元線來替換時亦可執行正常補償操作。此外，即使在記憶體包含多個儲存體之情況下，亦可對選定之儲存體執行補償操作。此外，由於僅將每種情況下必要之字元線啟動，所以可減小在補償操作中之電流損耗及功率損耗。
圖7為圖6中所示之第一冗餘控制區塊622的詳細組態圖。
第一冗餘控制區塊622包含：第一單位冗餘控制單元710_1至第M單位冗餘控制單元710_M，每一單位冗餘控制單元經組態以在輸入位址RADD<0：A>之值等於儲存其中之值的情況下將其冗餘信號啟動；及第一啟用信號產生單元720，該第一啟用信號產生單元720經組態以產生當第一冗餘信號HIT1至第M冗餘信號HITM之中的至少一冗餘信號被啟動時而被啟動之第一冗餘啟用信號HITB1。第一冗餘信號HIT1至第M冗餘信號HITM分別與第一儲存體BK1之第一正常字元線WL1至第N正常字元線WLN相對應。第一單位冗餘控制單元710_1至第M單位冗餘控制單元710_M之組態及操作大體相同。以下將描述在第一單位冗餘控制單元710_1至第M單位冗餘控制單元710_M之中的第M單位冗餘控制單元710_M之組態及操作。
第M單位冗餘控制單元710_M包含：第M儲存單元711_M，該第M儲存單元711_M經組態以儲存用於替換之字元線的位址、且藉由比 較儲存其中之值的各個位元與輸入位址RADD<0：A>之各個位元來產生第M比較資訊HITADDM<0：A>；及第M冗餘信號產生單元712_M，該第M冗餘信號產生單元712_M經組態以產生第M冗餘信號HITM、且在冗餘控制信號RED_CON1被啟動之狀態下回應於第M比較資訊HITADDM<0：A>而更新第M冗餘信號HITM之狀態。
第M儲存單元711_M在儲存其中之值的全部位元與輸入資料RADD<0：A>之全部位元彼此大體相同之情況下將第M比較資訊HITADDM<0：A>之全部位元啟動。第M冗餘信號產生單元712_M當第M比較資訊HITADDM<0：A>之全部位元在第一冗餘控制信號RED_CON1被啟動之狀態下被啟動時將第M冗餘信號HITM啟動、且在第M比較資訊HITADDM<0：A>之全部位元中之任一位元在第一冗餘控制信號RED_CON1被啟動之狀態下未被啟動的情況下將第M冗餘信號HITM撤銷啟動。在第一冗餘控制信號RED_CON1被撤銷啟動之情況下，第M冗餘信號產生單元712_M不管第M比較資訊HITADDM<0：A>之全部位元是否被啟動而使得第M冗餘信號HITK保持處在第一冗餘控制信號RED_CON1被撤銷啟動時之時間的狀態。
圖8為圖7中所示之第M冗餘信號產生單元712_M的詳細組態示圖。
參見圖8，第M冗餘信號產生單元712_M包含：通門PA_M，該通門PA_M經組態以回應於冗餘控制信號RED_CON而允許或阻攔將對其之輸入作為輸出傳送；信號組合單元COM_M，該信號組合單元COM_M經組態以在第M比較資訊HITADDM<0：A>之全部位元被啟動的情況下將對通門PA_M之輸入啟動(成低位準LOW)；及鎖存器LAT_M，該鎖存器LAT_M經組態以在對通門PA_M之輸入被阻擋的情況下將通門PA_M之輸出值反相、且將通門PA_M之輸出值鎖存。
信號組合單元COM_M在第M比較資訊HITADDM<0：A>之全部各 個位元被啟動(成高位準HIGH)的情況下將對通門PA_M之輸入PIN啟動(成低位準LOW)、且在第M比較資訊HITADDM<0：A>之各個位元中即使一位元被撤銷啟動(成低位準LOW)的情況下將對通門PA_M之輸入PIN撤銷啟動(成高位準HIGH)。通門PA_M在冗餘控制信號RED_CON被啟動之情況下將對其之輸入PIN作為輸出POUT來傳送、且在冗餘控制信號RED_CON被撤銷啟動的情況下阻攔將對其之輸入PIN作為輸出POUT之傳送。
再次參見圖7，啟用信號產生單元720當第一冗餘信號HIT1至第M冗餘信號HITM之中的至少一冗餘信號被啟動時將第一冗餘啟用信號HITB1啟動(成低位準LOW)、且當第一冗餘信號HIT1至第M冗餘信號HITM全部被撤銷啟動時將第一冗餘啟用信號HITB1撤銷啟動。
第二冗餘控制區塊632之組態及操作與第一冗餘控制區塊622之大體相似，除了第二冗餘控制區塊632執行用於第二儲存體BK2及與其相關之控制的操作以外。
圖9為圖6中所示之相鄰啟動控制區塊610的詳細組態圖。
參見圖9，相鄰啟動控制區塊610包含脈衝產生單元910、第一移位單元920、第二移位單元930及信號產生單元940。
以下將參照圖9來描述相鄰啟動控制區塊610之操作。
脈衝產生單元910在被儲存體選擇信號SBK1或SBK2選定之儲存體的啟動信號RACTV1或RACTV2之每次撤銷啟動時間時產生具有預定持續時間之脈衝信號PUL，且將產生之脈衝信號PUL傳送至第一移位單元920及第二移位單元930。詳細地，脈衝產生單元910在移位啟用信號SEN之每一撤銷啟動時間處產生具有預定持續時間之脈衝信號PUL。移位啟用信號SEN藉由傳送被儲存體選擇信號SBK1或SBK2選定之儲存體的啟動信號RACTV1或RACTV2來產生。例如，在第一儲存體BK1被選定(第一儲存體選擇信號SBK1被啟動)之情況下，第一啟 動信號RACTV1作為移位啟用信號SEN被傳送，且在第二儲存體BK2被選定(第二儲存體選擇信號SBK2被啟動)之情況下，第二啟動信號RACTV2作為移位啟用信號SEN被傳送。移位啟用信號SEN可藉由對因對儲存體選擇信號及各別之儲存體啟動信號執行邏輯與操作而產生之信號執行邏輯或操作來產生。例如，移位啟用信號SEN可藉由對如下之兩種信號執行邏輯或操作來產生：一種信號為藉由對第一記憶體選擇信號SBK1及第一啟動信號RACTV1執行邏輯與操作而產生之信號，另一種信號為藉由對第二儲存體選擇信號SBK2及第二啟動信號RACTV2執行邏輯與操作而產生之信號。
第一移位單元920包含串聯連接之多個第一單位移位單元S11、S12及S13。在多個第一單位移位單元S11、S12及S13處於初始狀態時，若模式信號MOD及狀態信號HIT_SUM被啟動，則多個第一單位移位單元S11、S12及S13每當脈衝信號PUL被啟動時將其輸出移位，且產生多個第一信號A<0：2>。A<0>為第一單位移位單元S11之輸出，A<1>為第一單位移位單元S12之輸出，及A<2>為第一單位移位單元S13之輸出。在初始狀態下，多個第一信號A<0：2>之初始值為(A<0>，A<1>，A<2>)=(1，0，0)。狀態信號HIT_SUM在一或多個冗餘字元線狀態信號HIT_AC1及HIT_AC2中之至少一者被啟動時而被啟動。狀態信號HIT_SUM可藉由對一或多個冗餘字元線狀態信號HIT_AC1及HIT_AC2執行邏輯或操作來產生。
第二移位單元930包含串聯連接之多個第二單位移位單元S21、S22及S23。在多個第二單位移位單元S21、S22及S23處於初始狀態時，若模式信號MOD被啟動，則多個第二單位移位單元S21、S22及S23每當脈衝信號PUL被啟動時將其輸出移位，且產生多個第二信號B<0：2>。B<0>為第二單位移位單元S21之輸出，B<1>為第二單位移位單元S22之輸出，及B<2>為第二移位單元S23之輸出。在初始狀態 下，多個第二信號B<0：2>之值被初始化成(B<0>，B<1>，B<2>)=(1，0，0)。
信號產生單元940經組態以將多個第一信號A<0：2>及多個第二信號B<0：2>組合，且產生冗餘控制信號RED_CON、目標控制信號TAR、第一相鄰控制信號ADJ1、及第二相鄰控制信號ADJ2。詳細地，信號產生單元940藉由對第一信號A<0>及第二信號B<0>執行邏輯與操作來產生冗餘控制信號RED_CON，藉由驅動第一信號A<0>來產生目標控制信號TAR，藉由驅動第一信號A<1>來產生第一相鄰控制信號ADJ1，及藉由驅動第一信號A<2>來產生第二相鄰控制信號ADJ2。
在多個第一單位移位單元S11、S12及S13及多個第二單位移位單元S21、S22及S23之各個端子之中，I端子表示輸入端子、D端子表示輸出端子、EN端子表示啟用端子、及IT端子表示初始化端子。在初始化端子IT被撤銷啟動之狀態下，各個單位移位單元接收並儲存經由輸入端子I輸入之信號、且經由輸出端子D輸出儲存之值。在初始化端子IT被啟動之狀態下，各個單位移位單元輸出初始值。作為單位移位單元S11及S21之輸出信號之第一信號A<0>及第二信號B<0>的初始值為1，且作為單位移位單元S12、S13、S22及S23之輸出信號之第一信號A<1>及A<2>及第二信號B<1>及B<2>的初始值為0。
在下文中，將針對記憶體之操作期間多個第一信號A<0：2>、多個第二信號B<0：2>、冗餘控制信號RED_CON、目標控制信號TAR、第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2之值進行描述。
在模式信號MOD及狀態信號HIT_SUM被啟動之狀態下(在第一儲存體BK1及第二儲存體BK2中之一者中之冗餘字元線在特定模式中被啟動的情況(A)或(B)下)，施加至多個單位移位單元S11、S12及S13及多個第二單位移位單元S21、S22及S23之初始化端子IT之全部信號被 撤銷啟動。因此，多個第一單位移位單元S11、S12及S13及多個第二單位移位單元S21、S22及S23之全部回應於經由啟用端子EN輸入之脈衝信號PUL而執行移位操作。
移位啟用信號SEN在選定儲存體之啟動信號RACTV1或RACTV2被啟動時被啟動、且在選定儲存體之啟動信號RACTV1或RACTV2被撤銷啟動時被撤銷啟動。
在初始狀態下且在補償週期內選定之儲存體之啟動信號RACTV1或RACTV2被第一次啟動的時段期間，保持(A<0>，A<1>，A<2>)=(1，0，0)及(B<0>，B<1>，B<2>)=(1，0，0)。此時，冗餘控制信號RED_CON及目標控制信號TAR處於啟動狀態，且第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
若選定之儲存體之被第一次啟動的啟動信號RACTV1或RACTV2被撤銷啟動，則改變成(A<0>，A<1>，A<2>)=(0，1，0)及(B<0>，B<1>，B<2>)=(0，1，0)，保持此等值直至在該補償週期內選定之儲存體之被第二次啟動的啟動信號RACTV1或RACTV2被撤銷啟動。此時，冗餘控制信號RED_CON及目標控制信號TAR處於撤銷啟動狀態，第一相鄰控制信號ADJ1處於啟動狀態，及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
若選定儲存體之被第二次啟動的啟動信號RACTV1或RACTV2被撤銷啟動，則改變成(A<0>，A<1>，A<2>)=(0，0，1)及(B<0>，B<1>，B<2>)=(0，0，1)，且保持此等值直至在補償週期內選定儲存體之被第三次啟動的啟動信號RACTV1或RACTV2被撤銷啟動。此時，冗餘控制信號RED_CON、目標控制信號TAR及第一相鄰控制信號ADJ1處於撤銷啟動狀態，且第二相鄰控制信號ADJ2處於啟動狀態。
最後，選定儲存體之被第三次啟動的啟動信號RACTV1或 RACTV2被撤銷啟動，且改變成(A<0>，A<1>，A<2>)=(1，0，0)及(B<0>，B<1>，B<2>)=(1，0，0)。亦即，狀態變成初始化。
在模式信號MOD被啟動、且狀態信號HIT_SUM被撤銷啟動之狀態下(在第一儲存體BK1及第二儲存體BK2中之一者中的冗餘字元線未被啟動、亦即過啟動之字元線及全部之相鄰字元線在特定模式中為正常字元線的情況下)，施加至多個第一單位移位單元S11、S12及S13之初始化端子IT之信號保持啟動狀態，且施加至多個第二單位移位單元S21、S22及S23之初始化端子IT之信號被撤銷啟動。因此，多個第二單位移位單元S21、S22及S23回應於經由啟用端子EN輸入之脈衝信號PUL而執行移位操作，且多個第一單位移位單元S11、S12、及S13保持初始狀態(第一信號A<0：2>之各個位元A<0>、A<1>及A<2>為(1，0，0)之狀態)。在初始狀態下且在補償週期內選定之儲存體之啟動信號RACTV1或RACTV2被第一次啟動的時段期間，保持(B<0>，B<1>，B<2>)=(1，0，0)。
若選定儲存體之被第一次啟動的啟動信號RACTV1或RACTV2被撤銷啟動，則改變成(B<0>，B<1>，B<2>)=(0，1，0)，且保持此等值直至在補償週期內選定之儲存體之被第二次啟動的啟動信號RACTV1或RACTV2被撤銷啟動。此時，冗餘控制信號RED_CON處於撤銷啟動狀態，目標控制信號TAR處於啟動狀態，及第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
若選定儲存體之被第二次啟動的啟動信號RACTV1或RACTV2被撤銷啟動，則改變成(B<0>，B<1>，B<2>)=(0，0，1)，且保持此等值直至在補償週期內選定之儲存體之被第三次啟動的啟動信號RACTV1或RACTV2被撤銷啟動。此時，冗餘控制信號RED_CON處於撤銷啟動狀態，目標控制信號TAR處於啟動狀態，及第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
最後，被第三次啟動之啟動信號啟動信號RACTV1或RACTV2被撤銷啟動時，改變成(B<0>，B<1>，B<2>)=(1，0，0)。亦即，狀態變成初始化。
在模式信號MOD被撤銷啟動之狀態下(在正常存取模式中)，施加至多個第一單位移位單元S11、S12及S13及多個第二單位移位單元S21、S22及S23之初始化端子IT之全部信號保持撤銷啟動狀態。因此，多個第一信號A<0：2>及多個第二信號B<0：2>保持初始狀態(A<0>，A<1>，A<2>)=(1，0，0)及(B<0>，B<1>，B<2>)=(1，0，0)。因此，冗餘控制信號RED_CON處於啟動狀態，目標控制信號TAR處於啟動狀態，及第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
在特定模式中之情況(A)或(B)下，在補償週期內當選定儲存體之連續啟動信號RACTV1或RACTV2在用於過啟動之字元線的第一啟動信號RACTV1或RACTV2之後被啟動時，相鄰啟動控制區塊610將內部產生之相鄰控制信號ADJ1及ADJ2啟動，使得在補償週期內選定儲存體之啟動信號RACTV1或RACTV2被第一次啟動的情況下與對應於過度輸入位址之過啟動之字元線相鄰的至少一相鄰字元線被啟動，而與輸入位址相對應之字元線無關。此外，當選定儲存體之第一啟動信號RACTV1或RACTV2在特定模式之補償週期內自身被啟動之後被撤銷啟動時，相鄰啟動控制區塊610將冗餘控制信號RED_CON撤銷啟動，使得在補償週期內在用於過啟動之字元線的第一啟動信號RACTV1或RACTV2之後選定儲存體之冗餘啟用信號HITB及第一冗餘信號HIT1至第M冗餘信號HITM保持在選定儲存體之啟動信號RACTV1或RACTV2被第一次啟動時之狀態。
圖10A及圖10B為圖6中所示之第一字元線控制區塊623的詳細組態圖。
圖10A說明第一字元線控制區塊623中用於控制第一儲存體BK1之第一正常字元線WL1至第N-2正常字元線WLN-2的電路，且圖10B說明第一字元線控制區塊623中用於控制第一儲存體BK1之第N-1正常字元線WLN-1、第N正常字元線WLN及第一冗餘字元線RWL1至第M冗餘字元線RWLM的電路。
以下將參照圖10A及圖10B來描述第一字元線控制區塊623。
第一字元線控制區塊623包含：單位字元線控制單元1010_WL1至1010_WLN及1010_RWL1至1010_RWLM，單位字元線控制單元1010_WL1至1010_WLN及1010_RWL1至1010_RWLM分別與第一儲存體BK1之第一正常字元線WL1至第N正常字元線WLN及第一冗餘字元線RWL1至第M冗餘字元線RWLM相對應；及第一狀態信號產生單元1020，第一狀態信號產生單元1020經組態以產生第一冗餘字元線狀態信號HIT_AC1。
單位字元線控制單元1010_WL1至1010_WLN及1010_RWL1至1010_RWLM回應於在第一啟動信號RACTV1、第一字元線寫碼啟用信號WLDECEN1、輸入位址RADD<0：A>、第一冗餘信號HIT1至第M冗餘信號HITM、第一目標控制信號TAR1、一或多個儲存體相鄰控制信號ADJ11及ADJ21、及第一冗餘啟用信號HITB1之中的一些信號而分別控制各別字元線。
圖10A中所示之單位字元線控制單元1010_WL1至1010_WLN-2之組態及操作大體相同。因而，以下將描述單位字元線控制單元1010_WL1至1010_WLN-2之中的一單位字元線控制單元1010_WLX(1
Figure TWI611422BD00025
X
Figure TWI611422BD00026
N-2)之組態及操作。
單位字元線控制單元1010_WLX(1
Figure TWI611422BD00027
X
Figure TWI611422BD00028
N-2)包含：PMOS電晶體P，該PMOS電晶體P經組態以當第一啟動信號RACTV1被撤銷啟動時將第X正常字元線WLX保持在撤銷啟動狀態；第一NMOS電晶體N1， 該第一NMOS電晶體N1經組態以回應於第一字元線寫碼啟用信號WLDECEN1而被導通及關斷；第X驅動信號產生單元1011_WLX，該第X驅動信號產生單元1011_WLX經組態以在第一目標控制信號TAR1被啟動且第一冗餘啟用信號HITB1被撤銷啟動之狀態下當輸入位址RADD<0：A>的值為X時將第X驅動信號DRV_WLX啟動；第二NMOS電晶體N2，該第二NMOS電晶體N2經組態以回應於第X驅動信號DRV_WLX而被導通及關斷；及鎖存器LAT，該鎖存器LAT與第X正常字元線WLX連接。
PMOS電晶體P在第一啟動信號RACTV1被撤銷啟動(成低位準LOW)之狀態下導通，且上拉驅動內部節點NO之電壓。鎖存器LAT鎖存並反相內部節點NO之電壓，且下拉驅動第X正常字元線WLX。因此，第X正常字元線WLX被保持在撤銷啟動狀態。若第一啟動信號RACTV1被啟動(成高位準HIGH)，則PMOS電晶體被關斷，而為啟動第X正常字元線WLX所做之準備被完成。
在自第一啟動信號RACTV1之啟動時間起經過預定時間之後，第一字元線寫碼啟用信號WLDECEN1被啟動，且第一NMOS電晶體N1導通。在輸入位址RADD<0：A>具有X值之情況下，在同樣的時間第X驅動信號產生單元1011_WLX將第X驅動信號DRV_WLX啟動(成高位準HIGH)。第二NMOS電晶體N2回應於第X驅動信號DRV_WLX而導通，內部節點NO被下拉驅動，及鎖存器LAT鎖存並反相內部節點NO之電壓、且下拉驅動並啟動第X正常字元線WLX。在輸入位址RADD<0：A>不具有X值或第一冗餘啟用信號HITB1被啟動之情況下，由於第X驅動信號DRV_WLX未被啟動，所以第X正常字元線WLX未被啟動。
以下將描述圖10B中所示之單位字元線控制單元1010_WLN-1、1010_WLN及1010_RWL1至1010_RWLM的組態及操作。
用於控制第N-1正常字元線WLN-1之單位字元線控制單元1010_WLN-1包含：PMOS電晶體P、第一NMOS電晶體N1、第二NMOS電晶體N2、鎖存器LAT、第N-1驅動信號產生單元1010_WLN-1、及電晶體控制單元1012_WLN-1。PMOS電晶體P、第一NMOS電晶體N1、鎖存器LAT、第N-1驅動信號產生單元1011_WLN-1之操作與如上所述的大體相同。
當第N字元線WLN作為過啟動之字元線被啟動時，電晶體控制單元1012_WLN-1控制作為相鄰字元線之第N-1字元線WLN-1的啟動。在第一儲存體相鄰控制信號ADJ21未被啟動之情況下，電晶體控制單元1012_WLN-1在第N-1驅動信號DRV_WLN-1被啟動時啟動其輸出。由於電晶體控制單元1012_WLN-1之輸出被輸入至第二NMOS電晶體N2之閘極，所以若電晶體控制單元1012_WLN-1之輸出被啟動，則第二NMOS電晶體N2導通。在第一儲存體相鄰控制信號ADJ21被啟動之情況下，電晶體控制單元1012_WLN-1在第N字元線信號HWLN被啟動之情況下將其輸出啟動，其中該第N字元線信號HWLN表示當第一啟動信號RACTV1在補償週期內被第一次啟動時第N正常字元線WLN啟動。因此，第二NMOS電晶體N2導通，導致通過鎖存器LAT之第N-1正常字元線WLN-2之啟動。
用於控制第N正常字元線WLN之單位字元線控制單元1010_WLN包含：PMOS電晶體P、第一NMOS電晶體N1、第二NMOS電晶體N2、鎖存器LAT、第N驅動信號產生單元1011_WLN、電晶體控制單元1012_WLN、及第N字元線信號產生單元HWLN_GEN。PMOS電晶體P、第一NMOS電晶體N1、鎖存器LAT、及第N驅動信號產生單元1011_WLN之操作與如上所述的大體相同。
當第一冗餘字元線RWL1作為過啟動之字元線被啟動時，電晶體控制單元1012_WLN控制作為相鄰字元線之第N字元線WLN的啟動。 在第一儲存體相鄰控制信號ADJ21未被啟動之情況下，電晶體控制單元1012_WLN在第N驅動信號DRV_WLN被啟動時啟動其輸出。由於電晶體控制單元1012_WLN之輸出被輸入至第二NMOS電晶體N2之閘極，所以若電晶體控制單元1012_WLN之輸出被啟動，則第二NMOS電晶體N2導通。在第一儲存體相鄰控制信號ADJ21被啟動之情況下，電晶體控制單元1012_WLN在第一冗餘信號HIT1被啟動之情況下將其輸出啟動。因此，第二NMOS電晶體導通，導致通過鎖存器LAT之第N正常字元線WLN的啟動。
第N字元線信號產生單元HWLN_GEN產生第N字元線信號HWLN，該第N字元線信號HWLN表示當第一啟動信號RACTV在補償週期內被第一次啟動時第N正常字元線WLN啟動。詳細地，第N字元線信號產生單元HWLN_GEN接收第N驅動信號DRV_WLN、在第一冗餘控制信號RED_CON1被啟動之情況下將第N驅動信號DRV_WLN反相成第N字元線信號HWLN、及傳送第N字元線信號HWLN。鎖存器LAT被包含以允許第N字元線信號HWLN即使在第一冗餘控制信號RED_CON1被撤銷啟動時亦保持當第一冗餘控制信號RED_CON1被撤銷啟動時的狀態。
用於控制第一冗餘字元線RWL1之單位字元線控制單元1010_RWL1包含：PMOS電晶體P、第一NMOS電晶體N1、第二NMOS電晶體N2、鎖存器LAT、第一冗餘驅動信號產生單元1011_RWL1、及電晶體控制單元1012_RWL1。PMOS電晶體P、第一NMOS電晶體N1、及鎖存器LAT之操作與如上所述的大體相同。
當第一目標控制信號TAR1及第一冗餘信號HIT1一起被啟動時第一冗餘驅動信號產生單元1011_RWL1將第一冗餘驅動信號DRV_RWL1啟動。當第二冗餘字元線RWLY2或第N正常字元線WLN作為過啟動之字元線被啟動時，電晶體控制單元1012_RWL1控制作為相鄰字元線之 第一冗餘字元線RWL1之啟動。電晶體控制單元1012_RWL1在第一冗餘驅動信號DRV_RWL1被啟動之情況下、第一儲存體相鄰控制信號ADJ11及第N字元線信號HWLN被一起啟動之情況下、或第一儲存體相鄰控制信號ADJ21及第二冗餘信號HIT2被一起啟動之情況下將其輸出啟動。因此，第二NMOS電晶體N2導通，導致通過鎖存器LAT之第一冗餘字元線RWL1的啟動。
圖10B中所示之單位字元線控制單元1010_RWL2至1010_RWLM之組態及操作大體相同。因而，以下將描述單位字元線控制單元1010_RWL2至1010_RWLM之中的一單位字元線控制單元1010_RWLY(2
Figure TWI611422BD00029
Y
Figure TWI611422BD00030
M)之組態及操作。
用於控制第Y冗餘字元線RWLY之單位字元線控制單元1010_RWLY包含：PMOS電晶體P、第一NMOS電晶體N1、第二NMOS電晶體N2、鎖存器LAT、第Y冗餘驅動信號產生單元1011_RWLY及電晶體控制單元1012_RWLY。PMOS電晶體P、第一NMOS電晶體N1、及鎖存器LAT之操作與如上所述的大體相同。
當第一目標控制信號TAR1及第Y冗餘信號HITY被一起啟動時第Y冗餘驅動信號產生單元1011_RWLY將第Y冗餘驅動信號DRV_RWLY啟動。當第Y-1冗餘字元線RWLY-1或第Y+1冗餘字元線RWLY+1作為過啟動之字元線被啟動時，電晶體控制單元1012_RWLY控制作為相鄰字元線之第Y冗餘字元線RWLY之啟動。電晶體控制單元1012_RWLY在第Y冗餘驅動信號DRV_RWLY被啟動之情況下、第一儲存體相鄰控制信號ADJ11及第Y-1冗餘信號HITY-1被一起啟動之情況下、或第一儲存體相鄰控制信號ADJ21及第Y+1冗餘信號HITY+1被一起啟動之情況下將其輸出啟動。因此，第二NMOS電晶體N2導通，導致通過鎖存器LAT之第Y冗餘字元線RWLY之啟動。
在第N-1正常字元線WLN-1之情況下，單位字元線控制單元 1010_WLN-1具有上述組態，使得第N-1正常字元線WLN-1按如下情況被啟動：在第一啟動信號RACTV1在補償週期內被第一次啟動時第N正常字元線WLN被啟動之情況下，第一儲存體相鄰控制信號ADJ21被啟動時被啟動；及在與輸入位址RADD<0：A>相對應之字元線為第N-1正常字元線WLN-1時的其餘情況下被啟動。
在第N正常字元線WLN之情況下，單位字元線控制單元1010_WLN具有上述組態，使得第N正常字元線WLN按如下情況被啟動：在第一啟動信號RACTV1在補償週期內被第一次啟動時第一冗餘字元線RWL1被啟動之情況下，第一儲存體相鄰控制信號ADJ21被啟動時被啟動；及在與輸入位址RADD<0：A>相對應之字元線為第N正常字元線WLN的其餘情況下被啟動。
在第一冗餘字元線RWL1之情況下，單位字元線控制單元1010_RWL1具有上述組態，使得第一冗餘字元線RWL1按如下情況被啟動：在第一啟動信號RACTV1在補償週期內被第一次啟動時第二冗餘字元線RWL2被啟動(第二冗餘信號HIT2被啟動)之情況下，當第一儲存體相鄰控制信號ADJ21被啟動時被啟動；在第一啟動信號RACTV1在補償週期內被第一次啟動時第N正常字元線WLN被啟動(第N字元線信號HWLN被啟動)之情況下，當第一儲存體相鄰控制信號ADJ11被啟動時被啟動；及在第一冗餘信號HIT1被啟動時的其餘情況下被啟動。
在第Y冗餘字元線RWLY之情況下，單位字元線控制單元1010_RWLY具有上述組態，使得第Y冗餘字元線RWLY按如下情況被啟動：在第一啟動信號RACTV1在補償週期內被第一次啟動時第Y+1冗餘字元線RWLY+1被啟動(第Y+1冗餘信號HITY+1被啟動)之情況下，當第一儲存體相鄰控制信號ADJ21被啟動時被啟動；在第一啟動信號RACTV1在補償週期內被第一啟動時第Y-1冗餘字元線RWLY-1被 啟動(第Y-1冗餘信號HITY-1被啟動)之情況下，第一儲存體相鄰控制信號ADJ11被啟動時被啟動；及在第Y冗餘信號HITY被啟動的其餘情況下被啟動。
再次參見圖10A，在第一儲存體選擇信號SBK1被啟動之狀態下，第一狀態信號產生單元1020在第一冗餘啟用信號HITB1被啟動或第N字元線信號HWLN被啟動之情況下將第一冗餘字元線狀態信號HIT_AC1啟動。換言之，第一狀態信號產生單元1020在情況(A)(第一冗餘啟用信號HITB1被啟動)或情況(B)(第N字元線信號HWLN被啟動)下將第一冗餘字元線狀態信號HIT_AC1啟動。考慮到第N正常字元線WLN與第一冗餘字元線RWL1相鄰，在第N正常字元線WLN被啟動之情況下，第一冗餘字元線RWL1至第N冗餘字元線RWLM之中的至少一字元線被包含(第一冗餘字元線RWL1被包含)在與輸入位址RADD<0：A>相對應之字元線相鄰的至少一字元線中。第一狀態信號產生單元1020可經組態以僅在情況(A)及(B)之一種情況下將第一冗餘字元線狀態信號HIT_AC1啟動。
根據以上描述，第一儲存體之第一相鄰控制信號ADJ11控制在過啟動之字元線「之後」的相鄰字元線之啟動，且第一儲存體之第二相鄰控制信號ADJ21控制在過啟動之字元線「之前」的相鄰字元線之啟動。第一儲存體之第一相鄰控制信號ADJ11及第二相鄰控制信號ADJ21根據記憶體設計可彼此對調。圖10A及圖10B中所示之實施例藉由將第N正常字元線WLN及第一冗餘字元線RWL1設定成彼此相鄰來設計，此亦可根據儲存體設計來改變。
第二字元線控制區塊633之組態及操作與第一字元線控制區塊623相似，除了以下以外：第二字元線控制區塊633在第二儲存區塊BK2藉由第二儲存體選擇信號SBK2被選定或與第二儲存體BK2相對應之儲存體位址BA被輸入的情況下被啟動且操作。因此，在此將省略 對第二字元線控制633之詳細說明。
自以上描述顯然的為，根據本發明之各種實施例，與被啟動等於或大於參考數目之次數之字元線相鄰的字元線被啟動以再新與他們本身連接之記憶體單元，由此防止對與相鄰字元線連接之記憶體單元之字元線干擾為可能的。
此外，根據本發明之各種實施例，即使當被啟動等於或大於參考數目之次數之字元線為替換正常字元線的冗餘字元線時，防止對與相鄰字元線連接之記憶體單元之字元線干擾亦為可能的。
另外，根據本發明之各種實施例，即使當記憶體包含多個儲存體時，記憶體亦可執行與上述大體相似的操作。
以下描述本發明之另一實施例。
圖4為說明冗餘字元線組替換正常字元線組之操作的示圖。
參見圖4，一種記憶體包含：第一正常字元線組WG1至第N正常字元線組WGN，每一正常字元線組包含多個字元線；及第一冗餘字元線組RWG1至第M冗餘字元線組RWGM，每一冗餘字元線組包含多個冗餘字元線。
當記憶體中正常字元線組中包含之多個正常字元線之中的至少一正常字元線產生失效時，正常字元線組可用冗餘字元線組來替換。在下文中，為了便於描述，將針對第L正常字元線組WGL用第K冗餘字元線組RWGK來替換之情況進行陳述。
當第L正常字元線組WGL具有失效、且因而需要用第K冗餘字元線組RWGK來替換時，記憶體儲存位址ADD<0：A>之表示第L正常字元線組WGL的部分(在下文中，被稱作為「字元線組位址部分」或「WLGA部分」)。例如，在記憶體具有1024個正常字元線、且256個字元線組之每一者包含4個字元線的情況下，位址ADD<0：A>可為10位元，而同一字元線組中包含之4個字元線可共用10位元位址 ADD<0：A>中之8位元值，意謂該字元線組可藉由位址ADD<0：A>之WLGA部分(亦即8位元值)來識別，且意謂該字元線組之冗餘操作可用位址ADD<0：A>之WLGA部分的識別來執行。
在字元線組層面之冗餘操作的情況下，當輸入位址ADD<0：A>之代表字元線組的WLGA部分表示第L正常字元線組WGL時，記憶體將第K冗餘字元線組RWGK中包含之多個冗餘字元線之中替換輸入位址ADD<0：A>之正常字元線的冗餘字元線啟動，此意謂第L正常字元線組WGL用第K冗餘字元線組RWGK來替換。
以此方式，在字元線組層級之冗餘操作的情況下，用於儲存位址之熔絲電路之面積可被減小。然而，在此情況下，當正常字元線組用冗餘字元線組來替換時，要求用於執行補償操作用於防止由於字元線干擾之資料惡化的方案。
圖11為根據本發明之另一實施例之記憶體系統的組態圖。
參見圖11，一種記憶體系統包含記憶體1110及記憶體控制器1120。
記憶體1110包含：第一正常字元線組WG1至第N正常字元線組WGN，每一正常字元線組包含多個正常字元線WL；及第一冗餘字元線組RWG1至第M冗餘字元線組RWGM，用於替換第一正常字元線組WG1至第N正常字元線組WGN之中失效的M個正常字元線。第一冗餘字元線組RWG1至第M冗餘字元線組RWGM之每一者包含多個冗餘字元線RWL。在記憶體1110中，順序設置第一正常字元線組WG1至第N正常字元線組WGN，且順序設置第一冗餘字元線組RWG1至第M冗餘字元線組RWGM接著第N正常字元線組WGN。回應於藉由對第一正常字元線組WG1至第N正常字元線組WGN之每一者中與多個正常字元線WL之每一者相對應的位址之輸入次數計數而獲得之結果，在特定模式中記憶體控制器1120將與第一正常字元線組WG1至第N正常字元線 組WGN之多個正常字元線WL相對應之位址ADD<0：A>之中的過度輸入位址ADD<0：A>輸入至記憶體1110。在下文中，將針對每一正常字元線組包含兩個字元線、且每一冗餘字元線組包含兩個冗餘字元線之情況進行描述。應當注意，每一正常字元線組或每一冗餘字元線組中包含之正常字元線或冗餘字元線之數目可根據記憶體設計而改變。
將參照圖11來描述記憶體系統。
在如圖11中所示之具有兩個字元線之字元線組結構中，與第L正常字元線組WGL之第一正常字元線WLL_1相鄰的相鄰字元線為第L-1正常字元線組WGL-1之第二正常字元線WLL-1_2及第L正常字元線組WGL之第二正常字元線WLL_2。與第L正常字元線組WGL之第二正常字元線WLL_2相鄰的相鄰字元線為第L正常字元線組WGL之第一正常字元線WLL_1及第L+1正常字元線組WGL+1之第一正常字元線WLL+1_1。與第K冗餘字元線組RWGK之第一冗餘字元線RWLK_1相鄰的相鄰字元線為第K-1冗餘字元線組RWGK-1之第二冗餘字元線RWLK-1_2及第K冗餘字元線組RWGK之第二冗餘字元線RWLK_2。與第K冗餘字元線組RWGK之第二冗餘字元線RWLK_2相鄰的相鄰字元線為第K冗餘字元線組RWGK之第一冗餘字元線RWLK_1及第K+1冗餘字元線組RWGK+1之第一冗餘字元線RWLK+1_1。與第一正常字元線組WG1之第一正常字元線WL1_1相鄰的相鄰字元線為第一正常字元線組WG1之第二正常字元線WL1_2。與第M冗餘字元線組RWGM之第二冗餘字元線RWLM_2相鄰的相鄰字元線為第M冗餘字元線組RWGM之第一冗餘字元線RWLM_1。與第N正常字元線組WGN之第二正常字元線WLN_2相鄰的相鄰字元線為第N正常字元線組WGN之第一正常字元線WLN_1及第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1。相鄰字元線之識別或數目可根據記憶體設計而改變。
在正常存取模式中，記憶體1110或記憶體控制器1120對與啟動命 令一起至記憶體1110的、與各個字元線相對應之位址ADD<0：A>的輸入次數或啟動次數計數。
記憶體1110或記憶體控制器1120可包含分別與各個字元線相對應之多個計數單元CNT1_1至CNTN_2。圖11說明記憶體控制器1120包含多個計數單元CNT1_1至CNTN_2。多個計數單元CNT1_1至CNTN_2對與啟動命令一起施加的、與正常字元線相對應之位址ADD<0：A>之輸入次數計數、且產生計數資訊CTI1_1<0：B>至CTIN_2<0：B>。計數資訊CTI1_1<0：B>至CTIN_2<0：B>表示第一正常字元線組WG1至第N正常字元線組WGN之多個正常字元線WL1_1至WLN_2之啟動次數。即使在字元線組替換之情況下，亦即在如以上論述之實例第L正常字元線組WGL用第K冗餘字元線組RWGK來替換之情況下，將與正常字元線相對應之位址經由結合圖4論述的冗餘操作映射至冗餘字元線，且因而冗餘字元線之啟動次數可用與正常字元線相對應之位址的輸入次數來計數。
在特定模式中記憶體系統之操作
隨著記憶體控制器1120將MRS命令與特定位址之組合輸入至記憶體1110，記憶體1110進入特定模式(模式信號MOD被啟動)。在特定模式中記憶體控制器1120經組態以回應於對第一正常字元線組WG1至第N正常字元線組WGN之多個正常字元線WL1_1至WLN_2之啟動次數計數的結果而將過度輸入位址輸入至記憶體1110。在下文中，將針對特定模式包含一補償週期之情況進行描述，其中一補償週期針對與正常字元線WLL_1相對應之一過度輸入位址。
在記憶體1110進入特定模式之後，記憶體控制器1120在補償週期期間將啟動命令輸入至記憶體1110三次。記憶體控制器1120將與正常字元線WLL_1相對應之過度輸入位址ADD<0：A>與第一啟動命令一起輸入、將與正常字元線WLL_2相對應之位址ADD<0：A>與第二啟動命 令一起輸入、及將與正常字元線WLL-1_2相對應之位址ADD<0：A>與第三啟動命令一起輸入。在補償週期期間將啟動命令輸入至記憶體1110之次數可被設計成根據在補償週期內被啟動之相鄰字元線的數目來改變。
以下將描述之情況(A)及(B)為與過啟動之字元線相鄰之相鄰字元線可包含至少一冗餘字元線的情況。
在如下之情況(A)下，亦即過啟動之字元線為冗餘字元線、或第一正常字元線組WG1至第N正常字元線組WGN之中的包含與過度輸入位址ADD<0：A>相對應之字元線之字元線組被第一冗餘字元線組RWG1至第M冗餘字元線組RWGM之中的第K(1
Figure TWI611422BD00031
K
Figure TWI611422BD00032
M)冗餘字元線組RWGK替換的情況下，記憶體1110回應於啟動命令而將第K冗餘字元線組RWGK中之與過度輸入位址ADD<0：A>相對應之冗餘字元線RWLK_1或RWLK_2的至少一相鄰字元線啟動。在如下之情況(B)下，亦即相鄰字元線部分地包含至少一冗餘字元線、或與過度輸入位址ADD<0：A>相對應的過啟動之字元線與第一冗餘字元線組RWG1中被置於第一之冗餘字元線RWL1_1相鄰的情況下，記憶體1110回應於啟動命令而將第一冗餘字元線組RWG1至第M冗餘字元線組RWGM中包含之冗餘字元線之中的與對應於過度輸入位址ADD<0：A>之過啟動之字元線相鄰的至少一相鄰字元線啟動。例如，情況(B)為如此情況：與第N正常字元線組WGN之過啟動之第二正常字元線WLN_2相鄰的相鄰字元線為第N正常字元線組WGN之第一正常字元線WLN_1及第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1。以上情況(A)及(B)對應於如下情況：在補償週期內與由過度輸入位址ADD<0：A>標記的過啟動之字元線相鄰的一相鄰字元線包含第一冗餘字元線組RWG1至第M冗餘字元線組RWGM之多個冗餘字元線之中的至少一冗餘字元線。在情況(A)或(B)下，記憶體1110不管用於相鄰字元線之輸入位址 ADD<0：A>而將可包含至少一正常字元線及至少一冗餘字元線的相鄰字元線啟動。
在情況(A)下記憶體1110之操作
在第L正常字元線組WGL用第K冗餘字元線組RWGK來替換的情況下，第L正常字元線組WGL之第一正常字元線WLL_1用第K冗餘字元線組RWGK之第一冗餘字元線RWLK_1來替換，且第L正常字元線組WGL之第二正常字元線WLL_2用第K冗餘字元線組RWGK之第二冗餘字元線RWLK_2來替換。
當將與正常字元線WLL_1相對應之過度輸入位址ADD<0：A>與第一啟動命令一起輸入時，記憶體1110啟動將替換正常字元線WLL_1且因此為過啟動之字元線的冗餘字元線RWLK_1。當輸入第二啟動命令時，記憶體1110不管與第二啟動命令一起施加的且與正常字元線WLL_2相對應之位址ADD<0：A>而啟動冗餘字元線RWLK_2作為與冗餘字元線RWLK_1相鄰之相鄰字元線。最後，當輸入第三啟動命令時，記憶體1110不管與第三啟動命令一起施加的且與正常字元線WLL-1_2相對應之位址ADD<0：A>而啟動冗餘字元線RWLK-1_2作為與字元線RWLK_1相鄰之另一相鄰字元線。在K等於「1」之情況下，亦即用第一冗餘字元線組RWGL來替換與過度輸入位址ADD<0：A>相對應之正常字元線WLL_1之第L正常字元線組WGL的情況下，記憶體1110回應於第二啟動命令及第三啟動命令而順序啟動第一冗餘字元線組RWG1之第二冗餘字元線RWL1_2及第N正常字元線組WGN之第二正常字元線WLN_2作為與過啟動之字元線(亦即冗餘字元線RWLK_1)相鄰的相鄰字元線。
可根據記憶體設計來改變與過啟動之字元線RWLK_1相鄰的相鄰字元線RWLK-1_2及RWLK_2之啟動次序。字元線RWLK_2為被設置在過啟動之冗餘字元線RWLK_1之後的冗餘字元線，且字元線RWLK- 1_2為被設置在過啟動之冗餘字元線RWLK_1之前的冗餘字元線。
在情況(B)下之記憶體1110的操作
記憶體1110回應於第一啟動命令而啟動與過度輸入位址ADD<0：A>相對應之字元線。與過度輸入位址ADD<0：A>相對應之過啟動的字元線可為與第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1相鄰的第N正常字元線組WGN之第二正常字元線WLN_2。
在與第一啟動命令一起之過度輸入位址ADD<0：A>與正常字元線WLN_2相對應之情況下，當將第二啟動命令輸入時，記憶體1110不管用於相鄰字元線之輸入位址ADD<0：A>而啟動冗餘字元線RWL1_1作為與過啟動之字元線或正常字元線WLN_2相鄰之相鄰字元線。此外，當輸入第三啟動命令時，記憶體1110不管用於相鄰字元線之輸入位址ADD<0：A>而啟動正常字元線WLN_1作為與過啟動之字元線或正常字元線WLN_2相鄰的另一相鄰字元線。
可根據記憶體設計來改變與正常字元線WLN_2相鄰之相鄰字元線WLN_1及RWL1_1之啟動次序。冗餘字元線RWL1_1被設置在正常字元線WLN_2之後，且正常字元線WLN_1被設置在正常字元線WLN_2之前。
除了情況(A)及(B)以外，亦即，當過啟動之字元線及所有相鄰字元線為正常字元線時、或不替換包含與位址ADD<0：A>相對應之字元線的字元線組且與位址ADD<0：A>相對應之字元線與第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1不相鄰時，記憶體1110在補償週期內將對應於與啟動命令一起輸入之位址ADD<0：A>之字元線啟動。
此外，在每一補償週期內，對於在用於過啟動之字元線之第一啟動信號RACTV之後與第二啟動命令及第三啟動命令一起輸入之位址ADD<0：A>，記憶體1110不執行冗餘操作(結合圖3來解釋)，且將與冗餘操作相關之信號的狀態保持在輸入用於過啟動之字元線之第一啟 動命令之後的狀態。如以上所論述，需要被保護以防字元線干擾的為與過啟動之字元線實體上相鄰之字元線。因此，名義上相鄰之字元線(不與過啟動之字元線實體上相鄰)不需要用於防止字元線干擾而被啟動。名義上相鄰之字元線藉由由正常字元線替換成冗餘字元線而引起。例如，假設過度輸入位址為5，因而過啟動之字元線為第五字元線，且假設與位址4相對應且與過啟動之第五字元線實體相鄰之第四字元線用第三冗餘字元線來替換。即使根據該替換第三冗餘字元線可名義上為與第五字元線相鄰之相鄰字元線，但因為第三冗餘字元線與過啟動之字元線或第五字元線實體上不相鄰，所以第三冗餘字元線不受字元線干擾之影響。
在正常存取模式中記憶體系統之操作
為了執行根據外部請求(未示出)之操作，記憶體控制器1120將命令信號CSB、ACTB、RASB、CASB及WEB、位址ADD<0：A>及資料(未示出)施加至記憶體1110。記憶體1110將與啟動命令一起輸入之與位址ADD<0：A>相對應的字元線啟動。在包含與位址ADD<0：A>相對應之字元線之字元線組用冗餘字元線組來替換的情況下，記憶體1110將替換與輸入位址ADD<0：A>相對應之字元線之冗餘字元線啟動。
在以上描述中，解釋：當記憶體1110與情況(A)及(B)之一種情況相對應時，至少一相鄰字元線被啟動，而與隨著用於過啟動之字元線之第一啟動信號RACTV之後的啟動命令一起輸入之位址ADD<0：A>無關。記憶體1110可被設計成僅在情況(A)及(B)中之一種情況下不管隨著用於過啟動之字元線之第一啟動信號RACTV之後的啟動命令一起輸入之位址ADD<0：A>而將至少一相鄰字元線啟動。
在根據本發明之另一實施例之記憶體系統中，即使在特定模式中之操作期間將在補償週期內被啟動之字元線為未被分配位址之冗餘字元線的情況下，亦可執行正常補償操作。此外，即使替換未以字元 線為單位而以字元線組為單位來進行的，亦可執行正常補償操作。
圖12為根據本發明之另一實施例之記憶體1110的組態。
參見圖12，記憶體1110包含：第一正常字元線組WG1至第N正常字元線組WGN，每一正常字元線組包含多個正常字元線；第一冗餘字元線組RWG1至第M冗餘字元線組RWGM，該第一冗餘字元線組RWG1至第M冗餘字元線組RWGM用於替換第一正常字元線組WG1至第N正常字元線組WGN之中失效的M個正常字元線組，每一冗餘字元線組包含多個冗餘字元線；及控制電路1200。在記憶體1110中，順序設置第一正常字元線組WG1至第N正常字元線組WGN，且順序設置第一冗餘字元線組RWG1至第M冗餘字元線組RWGM接著第N正常字元線組WGN。在下文中，將針對第一正常字元線組WG1至第N正常字元線組WGN之每一者包含2個正常字元線、且第一冗餘字元線組RWG1至第M冗餘字元線組RWGM之每一者包含2個冗餘字元線的情況進行描述。應注意，在每一正常字元線組中包含之正常字元線的數目及在每一冗餘字元線組中包含之冗餘字元線的數目可根據記憶體設計而改變。
啟動信號RACTV在啟動命令(未示出)被輸入至記憶體1110時被啟動、且在預充電命令(未示出)被輸入至記憶體1110時被撤銷啟動。圖12之位址RADD<0：A>具有與自記憶體控制器1120中輸入之位址ADD<0：A>相同的值，且與記憶體1110之內部操作時序同步。
將參照圖12來描述記憶體1110。
在特定模式中記憶體1110之操作
記憶體1110在MRS命令與特定位址之組合被輸入時進入特定模式。如以上所公開，記憶體控制器1120經組態以回應於對第一正常字元線組WG1至第N正常字元線組WGN之字元線之啟動次數計數的結果而在特定模式中將過度輸入位址輸入至記憶體1110。在下文中，將針 對特定模式包含一補償週期之情況進行描述，其中一補償週期針對與第L正常字元線組WGL之第一正常字元線WLL_1相對應之一過度輸入位址。
在如下之情況(A)下，亦即過啟動之字元線為冗餘字元線、或第一正常字元線組WG1至第N正常字元線組WGN之中的包含與過度輸入位址RADD<0：A>相對應之正常字元線之正常字元線組被第一冗餘字元線組RWG1至第M冗餘字元線組RWGM之中的第K(1
Figure TWI611422BD00033
K
Figure TWI611422BD00034
M)冗餘字元線組RWGK替換的情況下，控制電路1200回應於啟動信號RACTV而將第K冗餘字元線組RWGK之多個冗餘字元線RWLK_1及RWLK_2之中的與替換對應於過度輸入位址RADD<0：A>之正常字元線之冗餘字元線相鄰的至少一相鄰字元線啟動。在如下之情況(B)下，相鄰字元線包含至少一冗餘字元線、或與過度輸入位址RADD<0：A>相對應的過啟動之字元線包含第一冗餘字元線組RWG1至第M冗餘字元線組RWGM中之至少一冗餘字元線。此係過啟動之字元線與第一冗餘字元線組RWG1中被置於第一之冗餘字元線RWL1_1相鄰之情況。在情況(B)下之控制電路1200回應於啟動信號RACTV而將在第一冗餘字元線組RWG1至第M冗餘字元線組RWGM中包含之多個冗餘字元線之中的與對應於過度輸入位址RADD<0：A>之過啟動之字元線相鄰的相鄰字元線啟動。以上情況(A)及(B)對應於如下情況：在補償週期內第一冗餘字元線組RWG1至第M冗餘字元線組RWGM中包含之多個冗餘字元線之中的至少一冗餘字元線被啟動。例如，情況(B)為如此情況：與第N正常字元線組WGN之過啟動之第二正常字元線WLN_2相鄰的相鄰字元線為第N正常字元線組WGN之第一正常字元線WLN_1及第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1。在如下之情況(A)或(B)下，亦即，在補償週期內與由過度輸入位址ADD<0：A>標記的過啟動之字元線相鄰的一相鄰字元線包含第一冗餘字元線組RWG1至第M 冗餘字元線組RWGM之多個冗餘字元線之中的至少一冗餘字元線的情況下，控制電路1200不管用於相鄰字元線之輸入位址ADD<0：A>而將可包含至少一正常字元線及至少一冗餘字元線之相鄰字元線啟動。
在情況(A)下控制電路1200之操作
在第L正常字元線組WGL用第K冗餘字元線組RWGK來替換之情況下，第L正常字元線組WGL之第一正常字元線WLL_1用第K冗餘字元線組RWGK之第一冗餘字元線RWLK_1來替換，且第L正常字元線組WGL之第二正常字元線WLL_2用第K冗餘字元線組RWGK之第二冗餘字元線RWLK_2來替換。
在補償週期內啟動信號RACTV第一次啟動之情況下，若將與正常字元線WLL_1相對應之過度輸入位址RADD<0：A>輸入，則控制電路1200將替換正常字元線WLL_1之冗餘字元線RWLK_1啟動，且因而冗餘字元線RWLK_1為過啟動之字元線。當啟動信號RACTV被第二次啟動時，控制電路1200不管與正常字元線WLL_2相對應之輸入位址RADD<0：A>而將冗餘字元線RWLK_2作為與冗餘字元線RWLK_1相鄰之相鄰字元線啟動。最後，當啟動信號RACTV被第三次啟動時，控制電路1200不管與正常字元線WLL-1_2相對應之輸入位址RADD<0：A>而將冗餘字元線RWLK-1_2作為與冗餘字元線RWLK_1相鄰之另一相鄰字元線啟動。在K等於1之情況下，亦即與過度輸入位址ADD<0：A>相對應之正常字元線WLL_1之第L正常字元線組WGL用第一冗餘字元線組RWG1來替換的情況下，當啟動信號RACTV被第二次及第三次啟動時，控制電路1200將第一冗餘字元線組RWG1之第二冗餘字元線RWL1_2及第N正常字元線組WGN之第二正常字元線WLN_2作為與過啟動之字元線(亦即冗餘字元線RWLK_1)相鄰的相鄰字元線順序啟動。
與過啟動之冗餘字元線RWLK_1相鄰之相鄰字元線RWLK-1_2及 RWLK_2之啟動次序可根據記憶體設計來改變。字元線RWLK_2為設置在字元線RWLK_1之後的冗餘字元線，而字元線RWLK-1_2為設置在字元線RWLK_1之前的冗餘字元線。
在情況(B)下控制電路1200之操作
在補償週期內啟動信號RACTV第一次啟動之情況下，控制電路1200將與過度輸入位址RADD<0：A>相對應之字元線啟動。與過度輸入位址RADD<0：A>相對應之字元線可為與第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1相鄰之第N正常字元線組WGN的第二正常字元線WLN_2。
在補償週期內啟動信號RACTV第一次啟動時過度輸入位址RADD<0：A>與正常字元線WLN_2相對應之情況下，控制電路1200在啟動信號RACTV第二次啟動時不管用於相鄰字元線之輸入位址ADD<0：A>而將冗餘字元線RWL1_1作為與過啟動之字元線或正常字元線WLN_2相鄰的相鄰字元線啟動。在啟動信號RACTV第三次啟動時，控制電路1200不管用於相鄰字元線之輸入位址ADD<0：A>而將正常字元線WLN_1作為與正常字元線WLN_2相鄰之另一相鄰字元線啟動。
與正常字元線WLN_2相鄰之相鄰字元線WLN_1及RWL1_1之啟動次序可根據記憶體設計來改變。冗餘字元線RWL1_1被設置在正常字元線WLN_2之後，而正常字元線WLN_1被設置在正常字元線WLN_2之前。
除了情況(A)及(B)以外，亦即，當過啟動之字元線及所有相鄰字元線為正常字元線時、或包含與輸入位址ADD<0：A>相對應之字元線的字元線組不被替換且與輸入位址ADD<0：A>相對應之字元線與第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1不相鄰時，控制電路1200在補償週期內將與啟動信號RACTV啟動時輸入之位址ADD<0：A> 相對應之字元線啟動。
此外，在每一補償週期內用於過啟動之字元線之啟動信號RACTV第一次啟動之後，對於該啟動信號RACTV第二次啟動及第三次啟動時被輸入之位址ADD<0：A>，控制電路1200不執行冗餘操作，且將與冗餘操作相關之信號的狀態保持在輸入用於過啟動之字元線之第一啟動信號RACTV之後的狀態。如以上所論述，需要被保護以防字元線干擾的為與過啟動之字元線實體上相鄰之字元線需。因此，名義上之相鄰字元線(與過啟動之字元線實體上不相鄰)不需要為防止字元線干擾而被啟動。名義上相鄰之字元線藉由由正常字元線替換成冗餘字元線而引起。
在正常存取模式中記憶體1110之操作
控制電路1200將與在啟動信號RACTV啟動之情況下輸入之位址RADD<0：A>相對應的字元線啟動。在包含與輸入位址RADD<0：A>相對應之字元線之字元線組用冗餘字元線組來替換的情況下，控制電路1200將替換與輸入位址RADD<0：A>相對應之字元線之冗餘字元線啟動。
在以上描述中，解釋：當控制電路1200與情況(A)及(B)中之一種情況相對應時，至少一相鄰字元線被啟動而不管在用於過啟動之字元線之啟動信號RACTV第一次啟動之後該啟動信號RACTV啟動時輸入的位址RADD<0：A>。控制電路1200可被設計成僅在情況(A)及(B)之一種情況下將至少一相鄰字元線啟動而不管在用於過啟動之字元線之第一啟動信號RACTV之後啟動信號RACTV被啟動時輸入的位址RADD<0：A>。
針對上述操作，參見圖12，控制電路1200包含：冗餘控制區塊1210、相鄰啟動控制區塊1220、及字元線控制區塊1230。以下將描述各個控制區塊1210、1220及1230之操作。
冗餘控制區塊1210產生第一冗餘信號HIT1至第M冗餘信號HITM。在第一正常字元線組WG1至第N正常字元線組WGN之中的包含與過度輸入位址RADD<0：A>相對應之字元線之正常字元線組用第一冗餘字元線組RWG1至第M冗餘字元線組RWGM之中的第K(1
Figure TWI611422BD00035
K
Figure TWI611422BD00036
M)冗餘字元線組RWGK替換的情況下，冗餘控制區塊1210回應於過度輸入位址RADD<0：A>之WLGA部分而將第一冗餘信號HIT1至第M冗餘信號HITM之中的與第K冗餘字元線組PWGK相對應之第K冗餘信號HITK啟動。
詳細地，在冗餘控制區塊1210儲存表示第一正常字元線組WG1至第M正常字元線組WGN之中被替換的正常字元線組之位址之WLGA部分的同時，在冗餘控制信號RED_CON被啟動之情況下，若表示在第一正常字元線組WG1至第N正常字元線組WGN之中的正常字元線之輸入位址RADD<0：A>之WLGA部分等於儲存值，則冗餘控制區塊1210將第一冗餘信號HIT1至第M冗餘信號HITM中之一者啟動。在第一冗餘信號HIT1至第M冗餘信號HITM中之至少一者啟動之情況下，冗餘控制區塊1210亦將表示冗餘操作正在被執行之冗餘啟用信號HITB啟動。供作參考，冗餘啟用信號HITB為低啟動信號(an active low signal)。在冗餘控制信號RED_CON被撤銷啟動之情況下，冗餘控制區塊1210保持第一冗餘信號HIT1至第M冗餘信號HITM及冗餘啟用信號HITB的之前狀態而不管輸入位址RADD<0：A>之與字元線組相對應之WLGA部分是否等於儲存值。
換言之，在冗餘控制信號RED_CON被啟動之情況下，冗餘控制區塊1210比較輸入位址RADD<0：A>之與字元線組相對應之WLGA部分與儲存其中的值，且更新第一冗餘信號HIT1至第M冗餘信號HITM及冗餘啟用信號HITB。在冗餘控制信號RED_CON被撤銷啟動之情況下，冗餘控制區塊1210將不管輸入位址RADD<0：A>與儲存其中之值 的比較結果而保持第一冗餘信號HIT1至第M冗餘信號HITM及冗餘啟用信號HITB的之前狀態。
冗餘控制信號RED_CON由相鄰啟動控制區塊1220產生，在每一補償週期內，在自啟動信號RACTV第一次撤銷啟動至啟動信號RACTV第三次撤銷啟動之時段期間處於撤銷啟動狀態，且在其餘時段期間處於啟動狀態。在正常存取模式中，冗餘控制信號RED_CON始終保持在啟動狀態。每一補償週期內啟動信號RACTV之第三次啟動及撤銷啟動為最後一次。啟動信號RACTV之啟動次數取決於可根據記憶體設計變化之相鄰字元線的數目。
因此，在每一補償週期內，當第一啟動信號RACTV被啟動時輸入的位址RADD<0：A>之WLGA部分等於儲存其中之值的情況下，冗餘控制區塊1210將第一冗餘信號HIT1至第M冗餘信號HITM之中的與儲存其中之WLGA部分之值相對應的一冗餘信號及冗餘啟用信號HITB啟動，且在該補償週期之其餘時段期間保持第一冗餘信號HIT1至第M冗餘信號HITM及冗餘啟用信號HITB的之前狀態。因此，由於在補償週期內在啟動信號RACTV之第一次啟動之條件下輸入的位址RADD<0：A>之WLGA部分等於儲存之值，所以啟動之冗餘信號保持啟動。相反，在補償週期內在啟動信號RACTV之第一次啟動之條件下輸入的位址RADD<0：A>之WLGA部分等於儲存其中之值的情況下，冗餘控制區塊1210將全部的第一冗餘信號HIT1至第M冗餘信號HITM及冗餘啟用信號HITB撤銷啟動，且在補償週期之其餘時段期間保持此等狀態。
如上所述，位址RADD<0：A>與多個正常字元線WL1_1至WLN_2中之一者相對應。由於每一字元線組包含2個字元線，所以位址RADD<0：A>之WLGA部分為位址RADD<0：A>之位址RADD<1：A>。在由RADD<1：A>識別之每一字元線組中，各個字元線藉由位址 RADD<0：A>之最低有效位元RADD<0>來區分。在本公開中，位址RADD<0：A>之用於字元線組中各個字元線之識別的部分被稱作為「字元線位址部分」或「WLA部分」。因而，位址RADD<0：A>可包含用於字元線組之識別之WLGA部分及用於字元線組中字元線之識別的WLA部分。LSB RADD<0>為WLA部分之一實例。
在如下之情況(A)下，亦即過啟動之字元線為冗餘字元線、或第一正常字元線組WG1至第N正常字元線組WGN之中的包含與過度輸入位址RADD<0：A>相對應之正常字元線之正常字元線組在特定模式中用在第一冗餘字元線組RWG1至第M冗餘字元線組RWGM之中的第K(1
Figure TWI611422BD00037
K
Figure TWI611422BD00038
M)冗餘字元線組RWGK來替換的情況下，相鄰啟動控制區塊1220將目標控制信號TAR及相鄰控制信號ADJ1及ADJ2中之至少一相鄰控制信號啟動。此外，在如下之情況(B)下，相鄰字元線包含至少一冗餘字元線、或與過度輸入位址RADD<0：A>相對應之過啟動之字元線在特定模式中包含第一冗餘字元線組RWG1至第M冗餘字元線組RWGM之中的至少一冗餘字元線。此係過啟動之字元線與第一冗餘字元線組RWG1之第一字元線RWL1_1相鄰的情況。相鄰啟動控制區塊1220在情況(B)下將目標控制信號TAR及至少一相鄰控制信號ADJ1啟動。亦即，在特定模式中啟動冗餘字元線為必要的情況下，相鄰啟動控制區塊1220將相鄰控制信號ADJ1及ADJ2中之至少一者啟動。
詳細地，回應於模式信號MOD、冗餘字元線狀態信號HIT_AC、啟動信號RACTV、及輸入位址RADD<0：A>之用於每一字元線組中各個字元線識別的WLA部分，相鄰啟動控制區塊1220產生冗餘控制信號RED_CON、目標控制信號TAR及相鄰控制信號ADJ1及ADJ2中之至少一相鄰控制信號。在初始狀態下，相鄰啟動控制區塊1220將冗餘控制信號RED_CON及目標控制信號TAR啟動，且將相鄰控制信號ADJ1及ADJ2撤銷啟動。
相鄰控制信號ADJ1及ADJ2被用於將與過啟動之字元線(可為與過啟動輸入位址RADD<0：A>相對應的正常字元線及冗餘字元線中之任一者)實體上相鄰之相鄰字元線啟動。相鄰字元線亦可為字元線組中之正常字元線及冗餘字元線中之任一者，該字元線組可與過啟動之字元線之字元線組相同或不同。相鄰控制信號ADJ1及ADJ2被用於將與過啟動之字元線之字元線組不同的字元線組中包含之相鄰字元線啟動。目標控制信號TAR被用於將過啟動之字元線之字元線組中包含的與過啟動之字元線之相鄰的相鄰字元線啟動。冗餘字元線狀態信號HIT_AC表示冗餘字元線在特定模式中是否被啟動。字元線區分信號DIS_WL藉由在冗餘控制信號RED_CON啟動之情況下將WLA部分(例如，輸入位址RADD<0：A>之最低有效位元RADD<0>)鎖存來產生，且表示字元線組中由WLGA部分限定之各別字元線之安排次序。
第一相鄰控制信號ADJ1在補償週期內將設置在過啟動之字元線之後的相鄰字元線啟動，該過啟動之字元線由在啟動信號RACTV第一次啟動之情況下輸入的過度輸入位址RADD<0：A>標記；而第二相鄰控制信號ADJ2在補償週期內將設置在過啟動之字元線之前的相鄰字元線啟動，該過啟動之字元線由在啟動信號RACTV第一次啟動之情況下輸入的過度輸入位址RADD<0：A>標記。由過度輸入位址RADD<0：A>標記之過啟動之字元線表示與過度輸入位址RADD<0：A>相對應的正常字元線或替換該正常字元線之冗餘字元線。相鄰字元線之識別或數目、及相鄰控制信號之數目可根據記憶體設計來改變。
在如下之情況(A)下，相鄰啟動控制區塊1220如以下描述而操作，其中情況(A)為：模式信號MOD及冗餘字元線狀態信號HIT_AC都被啟動，且過啟動之字元線為冗餘字元線組中被置於第一之用於替換與過度輸入位址RADD<0：A>相對應的正常字元線之冗餘字元線，其中該過度輸入位址RADD<0：A>為在補償週期內啟動信號RACTV第一 次啟動之情況下輸入的。當第一次被啟動之啟動信號RACTV被撤銷啟動時，相鄰啟動控制區塊1220將冗餘控制信號RED_CON撤銷啟動。當第二次被啟動之啟動信號RACTV被撤銷啟動時，相鄰啟動控制區塊1220將目標控制信號TAR撤銷啟動，且將第二相鄰控制信號ADJ2啟動。當第三次被啟動之啟動信號RACTV被撤銷啟動時，相鄰啟動控制區塊1220將第二相鄰控制信號ADJ2撤銷啟動，且將冗餘控制信號RED_CON及目標控制信號TAR啟動(補償週期結束且返回至初始狀態)。
在如下之情況(A)下，相鄰啟動控制區塊1220如以下描述而操作，其中該情況(A)為：過啟動之字元線為冗餘字元線組中被置於最末之替換與過度輸入位址RADD<0：A>相對應的正常字元線之冗餘字元線，其中該過度輸入位址RADD<0：A>為在補償週期內在啟動信號RACTV第一次啟動之情況下輸入的。當第一次被啟動之啟動信號RACTV被撤銷啟動時，相鄰啟動控制區塊1220將冗餘控制信號RED_CON及目標控制信號TAR撤銷啟動，且將第一相鄰控制信號ADJ1啟動。當第二次被啟動之啟動信號RACTV被撤銷啟動時，相鄰啟動控制區塊1220將目標控制信號TAR啟動，且將第一相鄰控制信號ADJ1撤銷啟動。當第三次被啟動之啟動信號RACTV被撤銷啟動時，相鄰啟動控制區塊1220將冗餘控制信號RED_CON啟動(補償週期結束且返回至初始狀態)。
在模式信號MOD被啟動、且冗餘字元線狀態信號HIT_AC被撤銷啟動之情況(表示過啟動之字元線及所有相鄰字元線為正常字元線)下，當第一次被啟動之啟動信號RACTV被撤銷啟動時，相鄰啟動控制區塊1220將冗餘控制信號RED_CON撤銷啟動。當第二次被啟動之啟動信號RACTV被撤銷啟動時，相鄰啟動控制區塊1220保持之前的狀態(四個信號RED_CON、TAR、ADJ1及ADJ2之中僅目標控制信號 TAR被啟動之狀態)。當第三次被啟動之啟動信號RACTV被撤銷啟動時，相鄰啟動控制區塊1220將冗餘控制信號RED_CON啟動(補償週期結束且返回至初始狀態)。
在模式信號MOD被撤銷啟動之情況下，相鄰啟動控制區塊1220保持初始狀態、亦即冗餘控制信號RED_CON及目標控制信號TAR被啟動且相鄰控制信號ADJ1及ADJ2被撤銷啟動之狀態，而與啟動信號RACTV之觸發無關。
在如下之情況(A)下，亦即過啟動之字元線為冗餘字元線、或在特定模式中包含與過度輸入位址RADD<0：A>相對應的正常字元線之正常字元線組被第K冗餘字元線組RWGK替換的情況下，字元線控制區塊1230回應於啟動信號RACTV、第K冗餘信號HITK、及相鄰控制信號ADJ1及ADJ2中之至少一相鄰控制信號而將與用於替換與過度輸入位址RADD<0：A>相對應的正常字元線之冗餘字元線相鄰之至少一相鄰字元線啟動。
詳細地，字元線控制區塊1230回應於啟動信號RACTV、字元線寫碼啟用信號WLDECEN、輸入位址RADD<0：A>、目標控制信號TAR、相鄰控制信號ADJ1及ADJ2中之至少一者、第一冗餘信號HIT1至第M冗餘信號HITM、及冗餘啟用信號HITB而將適合之字元線啟動。字元線寫碼啟用信號WLDECEN在自啟動信號RACTV之啟動至冗餘啟用信號HITB之啟動的判定(判定輸入位址RADD<0：A>之位址是否等於儲存在冗餘控制區塊1210中之位址的值)所限定之延遲之後被啟動、保持啟動預定之時段、然後被撤銷啟動。
隨著啟動信號RACTV被撤銷啟動，字元線控制區塊1230保持多個正常字元線WL1_1至WLN_2及多個冗餘字元線RWL1_1至RWLM_2之撤銷啟動的狀態。在啟動信號RACTV啟動之後，字元線寫碼啟用信號WLDECEN之啟動引起以下之一者的啟動：與過度輸入位址 RADD<0：A>相對應的過啟動之字元線(可為正常字元線或冗餘字元線)、目標控制信號TAR、及相鄰控制信號ADJ1及ADJ2中之至少一相鄰控制信號。
在如下之情況(A)下，亦即過啟動之字元線為冗餘字元線、或在特定模式之補償週期內與啟動信號RACTV第一次啟動時輸入的過度輸入位址RADD<0：A>相對應之正常字元線被設置在被第K冗餘字元線組RWGK替換之字元線組中之首的情況下，在啟動信號RACTV第二次啟動時字元線控制區塊1230回應於第K冗餘信號HITK、目標控制信號TAR及過度輸入位址RADD<0：A>之WLA部分(例如，最低有效位元RADD<0>)而將設置在替換與過度輸入位址RADD<0：A>相對應的正常字元線之冗餘字元線之後的冗餘字元線啟動。在啟動信號RACTV第三次啟動時，字元線控制區塊1230回應於第K冗餘信號HITK及第二相鄰控制信號ADJ2而將設置在替換與過度輸入位址RADD<0：A>相對應之正常字元線之冗餘字元線之前的冗餘字元線啟動。
在如下之情況(A)下，亦即過啟動之字元線為冗餘字元線、或在特定模式之補償週期內與啟動信號之RACTV第一次啟動時輸入的過度輸入位址RADD<0：A>相對應之正常字元線被設置在被第K冗餘字元線組RWGK替換之字元線組中最末的情況下，字元線控制區塊1230在啟動信號RACTV第二次啟動時回應於第K冗餘信號HITK及第一相鄰控制信號ADJ1而將設置在用於替換與過度輸入位址RADD<0：A>相對應的正常字元線之冗餘字元線之後的冗餘字元線啟動。在啟動信號RACTV第三次啟動時，字元線控制區塊1230回應於第K冗餘信號HITK、目標控制信號TAR及過度輸入位址RADD<0：A>之WLA部分(例如，最低有效位元RADD<0>)而將設置在用於替換與過度輸入位址RADD<0：A>相對應的正常字元線之冗餘字元線之前的冗餘字元線啟動。
在如下之情況(B)下，亦即相鄰字元線包含至少一冗餘字元線、或在特定模式之補償週期內與啟動信號RACTV第一次啟動時輸入的過度輸入位址RADD<0：A>相對應之正常字元線與第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1相鄰的情況下，例如，在補償週期內與啟動信號RACTV第一次啟動時輸入之過度輸入位址RADD<0：A>相對應的過啟動之字元線為第N正常字元線組WGN之第二正常字元線WLN_2的情況下，字元線控制區塊1230在啟動信號RACTV第二次啟動時回應於第一相鄰控制信號ADJ1、及正常字元線WLN_2之啟動而將設置在正常字元線WLN_2之後的冗餘字元線RWL1_1啟動。在啟動信號RACTV第三次啟動時，字元線控制區塊1230回應於輸入位址RADD<0：A>及目標控制信號TAR而將設置在正常字元線WLN_2之前的正常字元線WLN_1啟動。
在除了情況(A)及(B)以外的情況下，亦即在特定模式中補償週期內與啟動信號RACTV第一次啟動時輸入之過度輸入位址RADD<0：A>相對應之正常字元線未被替換的情況下，字元線控制區塊1230將與啟動信號RACTV第二次啟動及第三次啟動時輸入之位址RADD<0：A>相對應的正常字元線啟動。然而，字元線控制區塊1230不將如下之冗餘字元線啟動，冗餘字元線為與啟動信號RACTV第二次啟動及第三次啟動時輸入之位址RADD<0：A>相對應之正常字元線的替代者。
當在正常存取模式中操作時，在與輸入位址RADD<0：A>相對應之字元線不被替換的情況下，字元線控制區塊1230將與輸入位址RADD<0：A>相對應之字元線啟動。在與輸入位址RADD<0：A>相對應之字元線被替換的情況下，字元線控制區塊1230將與啟動之冗餘信號相對應之冗餘字元線啟動。在後者情況下，與回應於冗餘啟用信號HITB而輸入之位址RADD<0：A>相對應的字元線不被啟動。
在根據本發明之另一實施例之記憶體中，在特定模式之補償週 期內第一啟動命令時包含與過度輸入位址相對應的正常字元線之正常字元線組用冗餘字元線組來替換的情況下，可將與替換對應於過度輸入位址之正常字元線之過啟動冗餘字元線相鄰之相鄰字元線啟動，由此，即使正常字元線被冗餘字元線替換時亦可執行正常補償操作。此外，由於僅僅各種情況下必要之字元線被啟動，所以可減小在補償操作中之電流損耗及功率損耗。
圖13為圖12中所示之冗餘控制區塊1210的詳細組態圖。
冗餘控制區塊1210包含：第一單位冗餘控制單元1310_1至第M單位冗餘控制單元1310_M，每一單位冗餘控制單元經組態以在輸入位址RADD<0：A>中之WLGA部分RADD<1：A>等於儲存其中之值的情況下將其冗餘信號啟動；及啟用信號產生單元1320，該啟用信號產生單元1320經組態以根據第一冗餘信號HIT1至第M冗餘信號HITM之中的至少一冗餘信號之啟動而產生冗餘啟用信號HITB。
第一單位冗餘控制單元1310_1至第M單位冗餘控制單元1310_M之組態及操作大體相同。以下將描述第一單位冗餘控制單元1310_1至第M單位冗餘控制單元1310_M之中的第M冗餘控制單元1310_M之組態及操作。
第M單位冗餘控制單元1310_M包含：第M儲存單元1311_M，該第M儲存單元1311_M經組態以儲存與將被替換之字元線組相對應的WLGA部分之值，且藉由比較儲存其中之值的各個位元與輸入位址RADD<0：A>中之WLGA部分RADD<1：A>各個位元來產生第M比較資訊HITADDM<1：A>；及第M冗餘信號產生單元1312_M，該第M冗餘信號產生單元1312_M經組態以產生第M冗餘信號HITM、且在冗餘控制信號RED_CON被啟動之狀態下回應於第M比較資訊HITADDM<1：A>而更新第M冗餘信號HITM之狀態。
第M儲存單元1311_M在儲存其中之全部位元與輸入位址 RADD<0：A>中的WLGA部分RADD<1：A>之全部位元彼此大體相同的情況下將第M比較資訊HITADDM<1：A>之全部各個位元啟動。當第M比較資訊HITADDM<1：A>之全部各個位元在冗餘控制信號RED_CON被啟動之狀態下而被啟動時，第M冗餘信號產生單元1312_M將第M冗餘信號HITM啟動。即使在第M比較資訊HITADDM<1：A>之全部位元中的任何一位元在冗餘控制信號RED_CON被啟動之狀態下而未被啟動的情況下，第M冗餘信號產生單元1312將第M冗餘信號HITM撤銷啟動。在冗餘控制信號RED_CON被撤銷啟動之情況下，第M冗餘信號產生單元1312_M不管第M比較資訊HITADDM<1：A>之全部位元是否被啟動而使得第M冗餘信號HITM保持處在冗餘控制信號RED_CON被撤銷啟動之前的狀態。
圖14為圖13中所示之第M冗餘信號產生單元1312_M的詳細組態圖。
參見圖14，第M冗餘信號產生單元1312_M包含通門PA_M，該通門PA_M經組態以回應於冗餘控制信號RED_CON而允許或阻攔將對其之輸入作為輸出傳送；信號組合單元COM_M，該信號組合單元COM_M經組態以在第M比較資訊HITADDM<1：A>之全部位元被啟動的情況下將對通門PA_M之輸入啟動(成低位準LOW)；及鎖存器LAT_M，該鎖存器LAT_M經組態以在對通門PA_M之輸入被阻擋的情況下將通門PA_M之輸出值反相、且將通門PA_M之輸出值鎖存。
信號組合單元COM_M在第M比較資訊HITADDM<1：A>之全部各個位元被啟動(成高位準HIGH)之情況下將對通門PA_M之輸入PIN啟動(成低位準LOW)。信號組合單元COM_M在第M比較資訊HITADDM<1：A>之各個位元中即使一位元被撤銷啟動(成低位準LOW)的情況下將對通門PA_M之輸入PIN撤銷啟動(成高位準HIGH)。通門PA_M在冗餘控制信號RED_CON被啟動之情況下將對其之輸入PIN作 為輸出POUT傳送、且在冗餘控制信號RED_CON被撤銷啟動之情況下阻攔將對其之輸入PIN作為輸出POUT的傳送。
再次參見圖13，啟用信號產生單元1320當第一冗餘信號HIT1至第M冗餘信號HITM之中的至少一冗餘信號被啟動時將冗餘啟用信號HITB啟動(成低位準LOW)。啟用信號產生單元1320當第一冗餘信號HIT1至第M冗餘信號HITM之全部被撤銷啟動時將冗餘啟用信號HITB撤銷啟動。
電路組態可根據信號之變化(啟動高或低)而被容易地修改。此外，在如上所述之記憶體及記憶體系統的情況下，儘管作為過啟動之字元線(與補償週期內啟動信號RACTV第一次啟動時輸入之過度輸入位址相對應)的正常字元線或冗餘字元線被啟動，但可不需要將過啟動之字元線啟動，因為與實際啟動次數大於參考數目之過啟動之字元線連接的記憶體單元之資料不可能惡化。因此，即使在補償週期內在啟動信號RACTV之第一次啟動的條件下輸入過度輸入位址被替換，僅僅與過啟動之字元線相鄰的相鄰字元線可在過啟動之字元線沒有啟動的情況下回應於順序啟動之啟動信號RACTV來被啟動。
圖15為圖12中所示之相鄰啟動控制區塊1220的詳細組態圖。
參見圖15，相鄰啟動控制區塊1220包含脈衝產生單元1510、第一移位單元1520、第二移位單元1530、信號產生單元1540及信號產生單元1550，該脈衝產生單元1510經組態以在啟動信號RACTV撤銷啟動時產生具有預定脈衝寬度之脈衝信號PUL。
以下將參照圖15來描述相鄰啟動控制區塊1220之操作。
脈衝產生單元1510在啟動信號RACTV之每次撤銷啟動時產生具有預定脈衝寬度的脈衝信號PUL，且將產生之脈衝信號PUL傳送至第一移位單元1520及第二移位單元1530。
第一移位單元1520包含串聯連接之多個第一單位移位單元S11、 S12及S13。在多個第一單位移位單元S11、S12及S13處於初始狀態時，若模式信號MOD及冗餘字元線狀態信號HIT_AC被啟動，則多個第一單位移位單元S11、S12及S13每當脈衝信號PUL被啟動時將其輸出移位，且產生多個第一信號A<0：2>。A<0>為第一單位移位單元S11之輸出，A<1>為第一單位移位單元S12之輸出，及A<2>為第一單位移位單元S13之輸出。在初始狀態下，多個第一信號A<0：2>之初始值為(A<0>，A<1>，A<2>)=(1，0，0)。
第二移位單元1530包含串聯連接之多個第二單位移位單元S21、S22及S23。在多個第二單位移位單元S21、S22及S23處於初始狀態時，若模式信號MOD被啟動，則多個第二單位移位單元S21、S22及S23每當脈衝信號PUL被啟動時將其輸出移位，且產生多個第二信號B<0：2>。B<0>為第二單位移位單元S21之輸出，B<1>為第二單位移位單元S22之輸出，及B<2>為第二單位移位單元S23之輸出。在初始狀態下，多個第二信號B<0：2>之初始值為(B<0>，B<1>，B<2>)=(1，0，0)。
位址鎖存器單元1540經組態以將WLA部分鎖存(例如冗餘控制信號RED_CON撤銷啟動時輸入之位址RADD<0：A>中的LSB RADD<0>)且產生字元線區分信號DIS_WL。字元線區分信號DIS_WL之值「0」(WLA部分，例如輸入位址RADD<0：A>之LSB RADD<0>為0)表示正常字元線組或冗餘字元線組中被置於第一之正常字元線或冗餘字元線。字元線區分信號DIS_WL之值「1」(WLA部分，例如輸入位址RADD<0：A>之LSB RADD<0>為1)表示正常字元線組或冗餘字元線組中被置於第二(最末)之正常字元線或冗餘字元線。
信號產生單元1550經組態以將多個第一信號A<0：2>、多個第二信號B<0：2>及字元線區分信號DIS_WL組合，且產生冗餘控制信號RED_CON、目標控制信號TAR、第一相鄰控制信號ADJ1及第二相鄰 控制信號ADJ2。詳細地，信號產生單元1550藉由對第一信號A<0>及第二信號B<0>執行邏輯與操作來產生冗餘控制信號RED_CON，藉由對第一信號A<1>及字元線區分信號DIS_WL執行邏輯與操作來產生第一相鄰控制信號ADJ1，及藉由將第一信號A<2>及字元線區分信號DIS_WL之反相信號組合來產生第二相鄰控制信號ADJ2。此外，信號產生單元1550在如下情況下將目標控制信號TAR啟動：第一信號A<0>為1之情況、字元線區分信號DIS_WL為0且第一信號A<1>為1之情況、或字元線區分信號DIS_WL為1且第一信號A<2>為1之情況。
在多個第一單位移位單元S11、S12及S13及多個第二單位移位單元S21、S22及S23之各個端子之中，I端子表示輸入端子、D端子表示輸出端子EN端子表示啟用端子、及IT端子表示初始化端子。在初始化端子IT被撤銷啟動之狀態下，各個單位移位單元接收並儲存經由輸入端子I輸入之信號、且經由輸出端子D輸出儲存之值。各個單位移位單元在初始化端子IT被啟動之狀態下輸出初始值。作為單位移位單元S11及S21之輸出信號之第一信號A<0>及第二信號B<0>的初始值為1，且作為單位移位單元S12、S13、S22及S23之輸出信號之第一信號A<1>及A<2>及第二信號B<1>及B<2>的初始值為0。
在下文中，將針對記憶體之操作期間多個第一信號A<0：2>、多個第二信號B<0：2>、冗餘控制信號RED_CON、目標控制信號TAR、第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2之值進行描述。
在模式信號MOD及冗餘字元線狀態信號HIT_AC被啟動之狀態(情況(A)或(B))下，施加至多個第一單位移位單元S11、S12及S13及多個第二單位移位單元S21、S22及S23之初始化端子IT的全部信號被撤銷啟動。因此，多個第一單位移位單元S11、S12及S13以及多個第二單位移位單元S21、S22及S23之全部回應於經由啟用端子EN輸入的脈衝信號PUL而執行移位操作。
在初始狀態下且在補償週期內啟動信號RACTV被第一次啟動之時段期間，保持(A<0>，A<1>，A<2>)=(1，0，0)及(B<0>，B<1>，B<2>)=(1，0，0)。此時，冗餘控制信號RED_CON及目標控制信號TAR處於啟動狀態，且第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
若被第一次啟動之啟動信號RACTV被撤銷啟動，則改變成(A<0>，A<1>，A<2>)=(0，1，0)及(B<0>，B<1>，B<2>)=(0，1，0)，且保持此等值直至在該補償週期內第二次被啟動之信號RACTV被撤銷啟動。此時，若字元線區分信號DIS_WL為0，則冗餘控制信號RED_CON處於撤銷啟動狀態，目標控制信號TAR處於啟動狀態，及第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。若字元線區分信號DIS_WL為1，則冗餘控制信號RED_CON及目標控制信號TAR處於撤銷啟動狀態，第一相鄰控制信號ADJ1處於啟動狀態，及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
若被第二次啟動之啟動信號RACTV被撤銷啟動，則改變成(A<0>，A<1>，A<2>)=(0，0，1)及(B<0>，B<1>，B<2>)=(0，0，1)，且保持此等值直至在該補償週期內被第三次啟動之信號RACTV被撤銷啟動。此時，冗餘控制信號RED_CON、目標控制信號TAR及第一相鄰控制信號ADJ1處於撤銷啟動狀態。若字元線區分信號DIS_WL為0，則第二相鄰控制信號ADJ2處於啟動狀態。若字元線區分信號DIS_WL為1，則冗餘控制信號RED_CON處於撤銷啟動狀態，目標控制信號TAR處於啟動狀態，及第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
若被第三次啟動之啟動信號RACTV被撤銷啟動，則改變成(A<0>，A<1>，A<2>)=(1，0，0)及(B<0>，B<1>，B<2>)=(1，0，0)。亦即，狀態變成初始化。
在模式信號MOD被啟動、且冗餘字元線狀態信號HIT_AC被撤銷啟動之狀態下(特定模式中過啟動之字元線及所有相鄰字元線為正常字元線)，施加至多個第一單位移位單元S11、S12及S13之初始化端子IT的信號保持啟動狀態，且施加至多個第二單位移位單元S21、S22及S23之初始化端子IT的信號被撤銷啟動。因此，多個第二單位移位單元S21、S22及S23回應於經由啟用端子EN輸入之脈衝信號PUL而執行移位操作，且多個第一單位移位單元S11、S12及S13保持初始狀態(第一信號A<0：2>之各個位元A<0>、A<1>及A<2>為(1，0，0)之狀態)。
在初始狀態下且在補償週期內啟動信號RACTV被第一次啟動之時段期間，保持(A<0>，A<1>，A<2>)=(1，0，0)及(B<0>，B<1>，B<2>)=(1，0，0)。此時，冗餘控制信號RED_CON及目標控制信號TAR處於啟動狀態，且第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
若被第一次啟動之啟動信號RACTV被撤銷啟動，則改變成(B<0>，B<1>，B<2>)=(0，1，0)，且保持此等值直至在該補償週期內被第二次啟動之啟動信號RACTV被撤銷啟動。此時，冗餘控制信號RED_CON處於撤銷啟動狀態，目標控制信號TAR處於啟動狀態，及第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
若被第二次啟動之啟動信號RACTV被撤銷啟動，則改變成(B<0>，B<1>，B<2>)=(0，0，1)，且保持此等值直至在該補償週期內被第三次啟動之啟動信號RACTV被撤銷啟動。此時，冗餘控制信號RED_CON處於撤銷啟動狀態，目標控制信號TAR處於啟動狀態，及第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
若被第三次啟動之啟動信號RACTV被撤銷啟動，則改變成(B<0>，B<1>，B<2>)=(1，0，0)。亦即，狀態變成初始化。
在模式信號MOD被撤銷啟動之狀態下(在正常存取模式中)，施加至多個第一單位移位單元S11、S12及S13及多個第二單位移位單元S21、S22及S23之初始化端子IT的全部信號保持撤銷啟動狀態。因此，多個第一信號A<0：2>及多個第二信號B<0：2>保持初始狀態(A<0>，A<1>，A<2>)=(1，0，0)及(B<0>，B<1>，B<2>)=(1，0，0)。因此，冗餘控制信號RED_CON及目標控制信號TAR處於啟動狀態，及第一相鄰控制信號ADJ1及第二相鄰控制信號ADJ2處於撤銷啟動狀態。
圖16A及圖16B為圖12中所示之字元線控制區塊1230的詳細組態圖。
圖16A說明字元線控制區塊1230中用於控制第一正常字元線組WG1至第N正常字元線組WGN中包含的字元線之電路，而圖16B說明字元線控制區塊1230中用於控制第一冗餘字元線組RWG1至第M冗餘字元線組RWGM中包含的冗餘字元線之電路。
以下將參照圖16A及圖16B來描述字元線控制區塊1230。
字元線控制區塊1230包含：多個正常字元線控制單元1610_WL1_1至1610_WLN_2，該多個正常字元線控制單元1610_WL1_1至1610_WLN_2分別與在第一正常字元線組WG1至第N正常字元線組WGN中包含之正常字元線WL1_1至WLN_2相對應；多個冗餘字元線控制單元1610_RWL1_1至1610_RWLM_2，該多個冗餘字元線控制單元1610_RWL1_1至1610_RWLM_2經組態以分別與在第一冗餘字元線組RWG1至第M冗餘字元線組RWGM中包含之冗餘字元線RWL1_1至RWLM_2相對應；及狀態信號產生單元1620，該狀態信號產生單元1620經組態以產生冗餘字元線狀態信號HIT_AC。
與正常字元線WL1_1至WLN_1相對應之正常字元線控制單元1610_WL1_1至1610_WLN_1之每一者回應於啟動信號RACTV、字元線寫碼啟用信號WLDECEN、輸入位址RADD<0：A>、冗餘啟用信號HITB及目標控制信號TAR而控制各別正常字元線。最末正常字元線控制單元1610_WLN_2回應於啟動信號RACTV、字元線寫碼啟用信號WLDECEN、輸入位址RADD<0：A>、第一冗餘信號HIT1、冗餘啟用信號HITB、目標控制信號TAR及第二相鄰控制信號ADJ2而控制正常字元線WLN_2，其中該最末正常字元線控制單元1610_WLN_2與最末正常字元線組WGN中包含之最末正常字元線WLN_2相對應。
圖16A中所示之正常字元線控制單元1610_WL1_1至1610_WLN_1之組態及操作大體相同。以下將描述與正常字元線WL1_1相對應之正常字元線控制單元1610_WL1_1的組態及操作。
正常字元線控制單元1610_WL1_1包含：PMOS電晶體P，該PMOS電晶體P經組態以在啟動信號RACTV撤銷啟動之情況下保持正常字元線WL1_1之撤銷啟動；第一NMOS電晶體N1，該第一NMOS電晶體N1經組態以回應於字元線寫碼啟用信號WLDECEN而被導通及關斷；驅動信號產生單元1611_WL1_1，該驅動信號產生單元1611_WL1_1經組態以在目標控制信號TAR啟動且冗餘啟用信號HITB撤銷啟動之狀態當輸入位址RADD<0：A>之值與正常字元線WL1_1相對應時將驅動信號DRV_WL1_1啟動；第二NMOS電晶體N2，該第二NMOS電晶體N2經組態以回應於驅動信號DRV_WL1_1而被導通及關斷；及鎖存器LAT，該鎖存器LAT與正常字元線WL1_1連接。
PMOS電晶體P在啟動信號RACTV被撤銷啟動(成低位準LOW)之狀態下導通，且上拉驅動內部節點NO之電壓。鎖存器LAT鎖存並反相內部節點NO之電壓，且下拉驅動正常字元線WL1_1。因此，正常字元線WL1_1被保持在撤銷啟動狀態。若啟動信號RACTV被啟動(成 高位準HIGH)，則PMOS電晶體被關斷，而用於啟動正常字元線WL1_1之環境準備就緒。
在自啟動信號RACTV啟動開始經過預定時間之後，字元線寫碼啟用信號WLDECEN被啟動，且第一NMOS電晶體N1導通。在輸入位址RADD<0：A>之值與正常字元線WL1_1相對應的情況下，驅動信號產生單元1611_WL1_1在如同字元線寫碼啟用信號WLDECEN被啟動時之時間處將驅動信號DRV_WL1_1啟動(成高位準HIGH)。第二NMOS電晶體N2回應於驅動信號DRV_WL1_1而導通，內部節點NO被下拉驅動，及鎖存器LAT將內部節點NO之電壓鎖存並反相、且下拉驅動並啟動正常字元線WL1_1。在輸入之位址RADD<0：A>之值與正常字元線WL1_1不相對應或冗餘啟用信號HITB被啟動的情況下，由於驅動信號DRV_WL1_1未被啟動，所以正常字元線WL1_1未被啟動。
以下將描述與最末正常字元線組WGN中包含之最末正常字元線WLN_2相對應的最末正常字元線控制單元1610_WLN_2之組態及操作。
正常字元線控制單元1610_WLN_2包含：PMOS電晶體P，該PMOS電晶體P經組態以在啟動信號RACTV撤銷啟動之情況下保持最末正常字元線WLN_2之撤銷啟動；第一NMOS電晶體N1，該第一NMOS電晶體N1經組態以回應於字元線寫碼啟用信號WLDECEN而導通及關斷；驅動信號產生單元1611_WLN_2，該驅動信號產生單元1611_WLN_2經組態以在目標控制信號TAR啟動且冗餘啟用信號HITB撤銷啟動的情況下輸入位址RADD<0：A>之值與最後之正常字元線WLN_2相對應時將驅動信號DRV_WLN_2啟動、或當第一冗餘信號HIT1及第二相鄰控制信號ADJ2被啟動時將驅動信號DRV_WLN_2啟動；第二NMOS電晶體N2，該第二NMOS電晶體N2經組態以回應於驅 動信號DRV_WLN_2而導通及關斷；鎖存器LAT，該鎖存器LAT與最末正常字元線WLN_2連接；及字元線啟動信號產生單元HWLN_GEN。PMOS電晶體P、第一NMOS電晶體N1、第二NMOS電晶體N2及鎖存器LAT之操作與以上所述之正常字元線控制單元1610_WL1_1至1610_WLN_1中的操作大體相同。
字元線啟動信號產生單元HWLN_GEN產生字元線啟動信號HWLN_2，該字元線啟動信號HWLN_2表示在特定模式之補償週期內啟動信號RACTV第一次啟動的情況下最末正常字元線WLN_2被啟動，此意謂最末正常字元線WLN_2作為過啟動之字元線被啟動。詳細地，在冗餘控制信號RED_CON啟動之情況下，字元線啟動信號產生單元HWLN_GEN產生為信號PWLN_2之反相版本的字元線啟動信號HWLN_2，該信號PWLN_2在冗餘啟用信號HITB被撤銷啟動、目標控制信號TAR被啟動、且輸入位址RADD<0：A>之值與正常字元線WLN_2相對應時被啟動。在冗餘控制信號RED_CON撤銷啟動之情況下，字元線啟動信號產生單元HWLN_GEN不將信號PWLN_2作為字元線啟動信號HWLN_2傳送。在冗餘控制信號RED_CON撤銷啟動之情況下，鎖存器LAT保持字元線啟動信號HWLN_2之在冗餘控制信號RED_CON撤銷啟動之前的之前狀態。
以下將描述在圖16B中所示之冗餘字元線控制單元1610_RWL1_1至1610_RWLM_2的組態及操作。圖16B中所示之多個冗餘字元線控制單元1610_RWL1_1至1610_RWLM_2之組態及操作大體相同。
以下將描述與冗餘字元線RWL2_1相對應之冗餘字元線控制單元1610_RWL2_1之組態及操作。
冗餘字元線控制單元1610_RWL2_1包含：PMOS電晶體P，該PMOS電晶體P經組態以在啟動信號RACTV撤銷啟動之情況下保持冗餘字元線RWL2_1之撤銷啟動；第一NMOS電晶體N1，該第一NMOS 電晶體N1經組態以回應於字元線寫碼啟用信號WLDECEN而導通及關斷；驅動信號產生單元1611_RWL2_1；第二NMOS電晶體N2，該第二NMOS電晶體N2經組態以回應於驅動信號DRV_RWL2_1而導通及關斷；及鎖存器LAT，該鎖存器LAT與字元線RWL2_1連接。PMOS電晶體P、第一NMOS電晶體N1及第二NMOS電晶體N2之操作與以上所述之正常字元線控制單元1611_WL1_1至1611_WLN_2的大體相同。
在目標控制信號TAR及第二冗餘信號HIT2被啟動、且輸入位址RADD<0：A>之WLA部分(例如，LSB RADD<0>)為0的情況下，或在第一冗餘信號HIT1及第一相鄰控制信號ADJ1被啟動之情況下，驅動信號產生單元1611_RWL2_1將驅動信號DRV_RWL2_1啟動。
以下將描述與冗餘字元線RWL2_2相對應之冗餘字元線控制單元1610_RWL2_2的組態及操作。
冗餘字元線控制單元1610_RWL2_2包含：PMOS電晶體P，該PMOS電晶體P經組態以在啟動信號RACTV撤銷啟動之情況下保持冗餘字元線RWL2_2之撤銷啟動；第一NMOS電晶體N1，該第一NMOS電晶體N1經組態以回應於字元線寫碼啟用信號WLDECEN而導通及關斷；驅動信號產生單元1611_RWL2_2；第二NMOS電晶體N2，該第二NMOS電晶體N2經組態以回應於驅動信號DRV_RWL2_2而導通及關斷；及鎖存器LAT，該鎖存器LAT與字元線RWL2_2連接。PMOS電晶體P、第一NMOS電晶體N1及第二NMOS電晶體N2之操作與如上所述大體相同。
驅動信號產生單元1611_RWL2_2在如下情況下將驅動信號DRV_RWL2_2啟動：目標控制信號TAR及第二冗餘信號HIT2被啟動且輸入位址RADD<0：A>之WLA部分(例如，LSB RADD<0>)為1之情況，或第三冗餘信號HIT3及第二相鄰控制信號ADJ2被啟動之情況。
因此，被設置在冗餘字元線組中之首的冗餘字元線在以下條件 下被啟動：(1)與該冗餘字元線之冗餘字元線組相對應之第一冗餘信號HIT1至第M冗餘信號HITM中之一者及目標控制信號TAR被啟動；或(2)與被設置在該冗餘字元線之冗餘字元線組之前的冗餘字元線組相對應之第一冗餘信號HIT1至第M冗餘信號HITM中之一者及第一相鄰控制信號ADJ1被啟動。被設置在冗餘字元線組中最末之冗餘字元線在以下條件下被啟動：(1)與該冗餘字元線之冗餘字元線組相對應之第一冗餘信號HIT1至第M冗餘信號HITM中之一者及目標控制信號TAR被啟動；或(2)與被設置在該冗餘字元線之冗餘字元線組之後的冗餘字元線組相對應之第一冗餘信號HIT1至第M冗餘信號HITM中之一者及第二相鄰控制信號ADJ2被啟動。然而，第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1在以下條件下被啟動：(1)第一冗餘信號HIT1及目標控制信號TAR被啟動；或(2)字元線啟動信號HWLN_2及第一相鄰控制信號ADJ1被啟動。
再次參見圖16A，狀態信號產生單元1620在冗餘啟用信號HITB被啟動之情況(A)下或在字元線啟動信號HWLN_2被啟動之情況(B)下將冗餘字元線狀態信號HIT_AC啟動。考慮到最末正常字元線組WGN之最末正常字元線WLN_2與接著最末正常字元線組WGN設置的第一冗餘字元線組RWG1之第一冗餘字元線RWL1_1相鄰，當最末正常字元線WLN_2作為過啟動之字元線被啟動時，第一冗餘字元線RWL1_1被包含在與過啟動之字元線或最末正常字元線WLN_2相鄰之相鄰字元線中。狀態信號產生單元1620可被設計成僅在情況(A)及(B)之一種情況下將冗餘字元線狀態信號HIT_AC啟動。
自以上描述顯然的為，根據本發明之各種實施例，與啟動次數等於或大於參考數目之字元線相鄰的字元線被啟動，以再新與其連接之記憶體單元，由此可防止對與相鄰字元線連接之記憶體單元之字元線干擾。
此外，根據本發明之各種實施例，即使在多個正常字元線之組用多個冗餘字元線之組來替換、且啟動次數等於或大於參考數目之正常字元線用冗餘字元線來替換的情況下，亦可防止對與冗餘字元線相鄰之字元線連接之記憶體單元的字元線干擾。
儘管已經針對說明性目的描述各種實施例，但對於熟習此項技術者顯然的為，在不脫離所附權利要求所限定之本發明之精神及範圍的情況下可進行各種改變及修改。
1110‧‧‧記憶體
1120‧‧‧記憶體控制器
ACTB‧‧‧啟動控制信號
ADD<0：A>‧‧‧位址
CASB‧‧‧行位址選通信號
CNT1_1‧‧‧計數單元
CNT1_2‧‧‧計數單元
CNTN_2‧‧‧計數單元
CSB‧‧‧晶片選擇信號
CTI1_1<0：B>‧‧‧計數資訊
CTI1_2<0：B>‧‧‧計數資訊
CTIN_2<0：B>‧‧‧計數資訊
RASB‧‧‧位址選通信號
RWGK‧‧‧第K冗餘字元線組
RWGM‧‧‧第M冗餘字元線組
RWL1_1‧‧‧第一冗餘字元線
RWLK_1‧‧‧第一冗餘字元線
RWLK+1_1‧‧‧第一冗餘字元線
RWLK-1_2‧‧‧第二冗餘字元線
RWLK_2‧‧‧第二冗餘字元線
RWLM_1‧‧‧第一冗餘字元線
RWLM_2‧‧‧第二冗餘字元線
WEB‧‧‧寫入啟用信號
WG1‧‧‧第一正常字元線組
WGL‧‧‧第L正常字元線組
WGN‧‧‧第N正常字元線組
WL1_1‧‧‧第一正常字元線
WL1_2‧‧‧第二正常字元線
WLL_1‧‧‧第一正常字元線
WLL+1_1‧‧‧第一正常字元線
WLL-1_2‧‧‧第二正常字元線
WLL_2‧‧‧第二正常字元線
WLN_1‧‧‧第一正常字元線
WLN_2‧‧‧第二正常字元線

Claims (52)

  1. 一種記憶體，其包含：第一儲存體，該第一儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換該第一字元線至第N字元線之中的M數目個字元線；第二儲存體，該第二儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換該第一字元線至第N字元線之中的M數目個字元線；及控制電路，該控制電路經組態以：在第一模式中操作期間，在用該第一冗餘字元線至第M冗餘字元線之中的第K(1
    Figure TWI611422BC00001
    K
    Figure TWI611422BC00002
    M)冗餘字元線來替換該第一儲存體及該第二儲存體之中選定的儲存體中該第一字元線至第N字元線之中的與輸入位址相對應之字元線的情況下，回應於該選定儲存體之啟動信號而啟動與該選定儲存體之該第K冗餘字元線相鄰的至少一相鄰字元線。
  2. 如請求項1之記憶體，其中，該控制電路包含：第一控制區塊，該第一控制區塊經組態以：在用該第K冗餘字元線來替換該第一儲存體中之第一字元線至第N字元線之中的與該輸入位址相對應之字元線的情況下，回應於該第一儲存體之在該第一儲存體被選定時之第一啟動信號而啟動與該第K冗餘字元線相鄰的至少一相鄰字元線；及第二控制區塊，該第二控制區塊經組態以：在用該第K冗餘字元線來替換該第二儲存體中之第一字元線至第N字元線之中的與輸入位址相對應之該字元線的情況下，回應於該第二儲存體之 在該第二儲存體被選定時之第二啟動信號而啟動與該第K冗餘字元線相鄰的至少一相鄰字元線。
  3. 如請求項2之記憶體，其中，在儲存體位址與該第一儲存體相對應之情況下回應於啟動命令而啟動該第一啟動信號，且其中，在該儲存體位址與該第二儲存體相對應之情況下回應於該啟動命令而啟動該第二啟動信號。
  4. 如請求項2之記憶體，其中，該第一模式包含至少一補償週期，且在每一補償週期內啟動該啟動信號至少兩次，及其中，在用該第K冗餘字元線來替換該選定儲存體中之與在該補償週期內第一次啟動該選定儲存體之啟動信號時的輸入位址相對應之字元線的情況下，在第一次啟動該選定儲存體之該啟動信號之後啟動該啟動信號時，與該選定儲存體相對應之控制電路啟動該選定儲存體之該相鄰字元線。
  5. 如請求項4之記憶體，其中，在用該第K冗餘字元線來替換該選定儲存體中之與在該補償週期內第一次啟動該選定儲存體之該啟動信號時輸入的位址相對應之字元線的情況下，與該選定儲存體相對應之該控制電路不啟動與第一次啟動該選定儲存體之該啟動信號之後啟動該啟動信號時輸入之位址相對應之字元線，及其中，不替換與該補償週期內第一次啟動該選定儲存體之該啟動信號時輸入的位址相對應之字元線的情況下，與該選定儲存體相對應之該控制電路啟動與在第一次啟動該選定儲存體之該啟動信號之後啟動該啟動信號時輸入之位址相對應之字元線。
  6. 如請求項1之記憶體，其中，在該第一儲存體及該第二儲存體之 每一者中，順序設置該第一字元線至該第N字元線，且順序設置該第一冗餘字元線至該第M冗餘字元線接著該第N字元線。
  7. 如請求項6之記憶體，其中，在該第一儲存體及該第二儲存體之每一者中，在用該第K冗餘字元線來替換與該輸入位址相對應之字元線的情況下，若該第K冗餘字元線為該第一冗餘字元線，則該相鄰字元線包含該第N字元線及該第二冗餘字元線中之至少一字元線，及若該第K冗餘字元線並非該第一冗餘字元線，則該相鄰字元線包含第K-1冗餘字元線及第K+1冗餘字元線中之至少一字元線。
  8. 如請求項1之記憶體，其中，在該第一模式中操作時用該第K冗餘字元線來替換與該儲存體位址相對應之儲存體中之與輸入位址相對應的字元線、且根據儲存體選擇資訊而不選定與該儲存體位址相對應之該儲存體的情況下，該控制電路回應於與該儲存體位址相對應之該儲存體之該啟動信號而啟動該第K冗餘字元線，及其中，在第二模式中用該第K冗餘字元線來替換與該儲存體位址相對應的儲存體中之與輸入位址相對應之字元線的情況下，該控制電路回應於與該儲存體位址相對應之該儲存體之該啟動信號而啟動該第K冗餘字元線。
  9. 如請求項4之記憶體，其中，該控制電路亦包含：相鄰啟動控制區塊，該相鄰啟動控制區塊經組態以：當在該補償週期內第一次啟動該第一啟動信號及該第二啟動信號中之至少一啟動信號時用該第K冗餘字元線來替換該選定儲存體中之與該輸入位址相對應之字元線的情況下，順序啟動一或多個相鄰控制信號。
  10. 如請求項4之記憶體，其中，該第一控制區塊包含： 第一冗餘控制區塊，該第一冗餘控制區塊經組態以：在用該第K冗餘字元線來替換該第一儲存體中之與輸入位址相對應之字元線的情況下，啟動與該第一冗餘字元線至第M冗餘字元線相對應之第一冗餘信號至第M冗餘信號之中的與該第K冗餘字元線相對應之第K冗餘信號；及第一字元線控制區塊，該第一字元線控制區塊經組態以：在該第一模式之操作期間，在用該第K冗餘字元線來替換該第一儲存體中之與輸入位址相對應之字元線的情況下，回應於該第一啟動信號、該一或多個相鄰控制信號及該第K冗餘信號而啟動該相鄰字元線。
  11. 如請求項10之記憶體，其中，該第二控制區塊包含：第二冗餘控制區塊，該第二冗餘控制區塊經組態以：在用該第K冗餘字元線來替換該第二儲存體中之與輸入位址相對應之字元線的情況下，啟動與該第一冗餘字元線至第M冗餘字元線相對應之第一冗餘信號至第M冗餘信號之中的與該第K冗餘字元線相對應之第K冗餘信號；及第二字元線控制區塊，該第二字元線控制區塊經組態以：在該第一模式中之操作期間，在用該第K冗餘字元線來替換該第二儲存體中之與輸入位址相對應之字元線的情況下，回應於該第二啟動信號、該一或多個相鄰控制信號及該第K冗餘信號而啟動該相鄰字元線。
  12. 如請求項11之記憶體，其中，在用該第K冗餘字元線來替換在該補償週期內第一次啟動該第一儲存體中之該第一啟動信號時的與輸入位址相對應之字元線的情況下，該第一字元線控制區塊不啟動與在第一次啟動該第一啟動信號之後啟動該第一啟動信號時輸入的位址相對 應之字元線；且不替換在該補償週期內第一次啟動該第一啟動信號時該第一儲存體中之與輸入位址相對應之字元線的情況下，該第一字元線控制區塊啟動與在第一次啟動該第一啟動信號之後啟動該第一啟動信號時的輸入位址相對應之字元線；及其中，在用該第K冗餘字元線來替換在該補償週期內第一次啟動該第二啟動信號時該第二儲存體中之與輸入位址相對應之字元線的情況下，該第二字元線控制區塊不啟動與在第一次啟動該第二啟動信號之後啟動該第二啟動信號時輸入的位址相對應之字元線；且在不替換在該補償週期內第一次啟動該第二啟動信號時該第二儲存體中之與輸入位址相對應之字元線的情況下，該第二字元線控制區塊啟動在第一次啟動該第二啟動信號之後啟動該第二啟動信號時與輸入位址相對應的字元線。
  13. 一種記憶體，其包含：第一儲存體，該第一儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換該第一字元線至第N字元線之中的M數目個字元線；第二儲存體，該第二儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換該第一字元線至第N字元線之中的M數目個字元線；及控制電路，該控制電路經組態以：在第一模式中操作期間，在該第一儲存體及該第二儲存體之中選定的儲存體中該第一字元線至第N字元線之中的與輸入位址相對應之字元線與該第一冗餘字元線相鄰的情況下，回應於該選定儲存體之啟動信號而啟動該第一冗餘字元線至第M冗餘字元線之中的與對應於該輸入位 址之該字元線相鄰之至少一相鄰字元線。
  14. 如請求項13之記憶體，其中，該控制電路包含：第一控制區塊，該第一控制區塊經組態以：在該第一儲存體中之與該輸入位址相對應之該字元線與該第一冗餘字元線相鄰的情況下，在該第一模式中操作期間，回應於該第一儲存體之在該第一儲存體被選定時之第一啟動信號而啟動該第一冗餘字元線至第M冗餘字元線之中的與對應於該輸入位址之該字元線相鄰之至少一相鄰字元線；及第二控制區塊，該第二控制區塊經組態以：在該第二儲存體中之與該輸入位址相對應之該字元線與該第一冗餘字元線相鄰的情況下，在該第一模式中操作期間，回應於該第二儲存體之在該第二儲存體被選定時之第二啟動信號而啟動該第一冗餘字元線至第M冗餘字元線之中的與對應於該輸入位址之該字元線相鄰之至少一相鄰字元線。
  15. 如請求項14之記憶體，其中，該第一模式包含至少一補償週期，且在每一補償週期內啟動該啟動信號至少兩次，及其中，在該補償週期內第一次啟動該選定儲存體之啟動信號時該選定儲存體中之與該輸入位址相對應之該字元線與該第一冗餘字元線相鄰的情況下，在在第一次啟動該啟動信號之後啟動該選定儲存體之該啟動信號時，與該選定儲存體相對應之控制電路啟動該第一冗餘字元線至第M冗餘字元線之中的與對應於該輸入位址之字元線相鄰之相鄰字元線。
  16. 如請求項15之記憶體，其中，該控制電路亦包含：相鄰啟動控制區塊，該相鄰啟動控制區塊經組態以：在該第一模式中操作期間，當在該補償週期內第一次啟動該第一啟動 信號及該第二啟動信號中之至少一啟動信號時該選定儲存體中之與該輸入位址相對應之字元線與該第一冗餘字元線相鄰的情況下，啟動一或多個相鄰控制信號。
  17. 如請求項16之記憶體，其中，該第一控制區塊包含：第一冗餘控制區塊，該第一冗餘控制區塊經組態以：在用該第K冗餘字元線來替換該第一儲存體中之與輸入位址相對應之字元線的情況下，啟動與該第一冗餘字元線至第M冗餘字元線相對應之第一冗餘信號至第M冗餘信號之中的與該第K冗餘字元線相對應之第K冗餘信號；及第一字元線控制區塊，該第一字元線控制區塊經組態以：在該第一模式中操作期間，在該第一儲存體中之與輸入位址相對應之字元線與該第一冗餘字元線相鄰的情況下，回應於該第一啟動信號、該一或多個相鄰控制信號及表示與該輸入位址相對應之該字元線選定信號而啟動該相鄰字元線。
  18. 如請求項17之記憶體，其中，該第二控制區塊包含：第二冗餘控制區塊，該第二冗餘控制區塊經組態以：在用該第K冗餘字元線來替換該第二儲存體中之與輸入位址相對應之字元線的情況下，啟動與該第一冗餘字元線至第M冗餘字元線相對應之第一冗餘信號至第M冗餘信號之中的與該第K冗餘字元線相對應之第K冗餘信號；及第二字元線控制區塊，該第二字元線控制區塊經組態以：在該第一模式中操作期間，在該第二儲存體中之與輸入位址相對應之字元線與該第一冗餘字元線相鄰的情況下，回應於該第二啟動信號、該一或多個相鄰控制信號及表示與該輸入位址相對應之該字元線選定信號而啟動該相鄰字元線。
  19. 一種記憶體系統，其包含： 記憶體，該記憶體經組態以包含：第一儲存體，該第一儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換該第一字元線至第N字元線之中的M數目個字元線，及第二儲存體，該第二儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換該第一字元線至第N字元線之中的M數目個字元線，其中，該記憶體經組態以：在第一模式中操作期間，在用該第一冗餘字元線至第M冗餘字元線之中的第K(1
    Figure TWI611422BC00003
    K
    Figure TWI611422BC00004
    M)冗餘字元線來替換該第一儲存體及該第二儲存體之中的根據儲存體選擇資訊而選定的儲存體中之該第一字元線至第N字元線之中與輸入位址相對應之字元線的情況下，回應於該選定儲存體之啟動信號而啟動與該第K冗餘字元線相鄰之至少一相鄰字元線；及記憶體控制器，該記憶體控制器經組態以：在該第一模式中操作期間，回應於對該第一儲存體之該第一字元線至第N字元線的啟動次數及該第二儲存體之該第一字元線至第N字元線的啟動次數計數之結果，而將與該選定儲存體之該第一字元線至第N字元線之中的啟動次數等於或大於參考數目之字元線相對應之位址輸入至該記憶體。
  20. 一種記憶體系統，其包含：記憶體，該記憶體經組態以包含：第一儲存體，該第一儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元 線至第M冗餘字元線用以替換該第一字元線至第N字元線之中的M數目個字元線，及第二儲存體，該第二儲存體經組態以包含第一字元線至第N字元線及第一冗餘字元線至第M冗餘字元線，該第一冗餘字元線至第M冗餘字元線用以替換該第一字元線至第N字元線之中的M數目個字元線，其中，該記憶體經組態以：在第一模式中操作期間，在該第一儲存體及該第二儲存體之中的根據儲存體選擇資訊而選定的儲存體中之該第一字元線至第N字元線之中與輸入位址相對應之字元線與第一冗餘字元線相鄰的情況下，回應於該選定儲存體之啟動信號而啟動該第一冗餘字元線至第M冗餘字元線之中的與對應於該輸入位址之該字元線相鄰之至少一相鄰字元線；及記憶體控制器，該記憶體控制器經組態以：在該第一模式中操作期間，回應於對該第一儲存體之該第一字元線至第N字元線的啟動次數及該第二儲存體之該第一字元線至第N字元線的啟動次數計數之結果，而將與該選定儲存體之該第一字元線至第N字元線之中的啟動次數等於或大於參考數目之字元線相對應之位址輸入至該記憶體。
  21. 一種記憶體，其包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線以替換該第一字元線組至第N字元線組之中的M數目個字元線組；及控制電路，該控制電路經組態以：在第一模式中，在用該第 一冗餘字元線組至第M冗餘字元線組之中的第K(1
    Figure TWI611422BC00005
    K
    Figure TWI611422BC00006
    M)冗餘字元線組來替換該第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線之字元線組的情況下，回應於啟動信號而啟動與該第K冗餘字元線組中之多個冗餘字元線之中的替換與該輸入位址相對應之字元線之冗餘字元線相鄰的至少一相鄰字元線。
  22. 如請求項21之記憶體，其中，該控制電路：產生與該第一冗餘字元線組至第M冗餘字元線組相對應之第一冗餘信號至第M冗餘信號；在該第一模式中，在用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，回應於該輸入位址而啟動與該第一冗餘信號至第M冗餘信號之中的該第K冗餘字元線組相對應之第K冗餘信號；及利用該第K冗餘信號而啟動該相鄰字元線。
  23. 如請求項22之記憶體，其中，該第一模式包含至少一補償週期，且在每一補償週期內啟動該啟動信號至少兩次，及其中，在用該第K冗餘字元線組來替換包含與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應的字元線之字元線組的情況下，該控制電路不啟動與在第一次啟動該啟動信號之後啟動該啟動信號時輸入的位址相對應之字元線，及其中，在不替換與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應之字元線組的情況下，該控制電路啟動與在第一次啟動該啟動信號之後啟動該啟動信號時輸入的位址相對應之字元線。
  24. 如請求項23之記憶體，其中，在用該第K冗餘字元線組來替換包含與在該補償週期內第一次啟動該啟動信號時輸入的該位址相 對應之該字元線之該字元線組的情況下，該控制電路在第一次啟動該啟動信號之後啟動該啟動信號時啟動該相鄰字元線。
  25. 如請求項22之記憶體，其中，順序設置該第一字元線組至第N字元線組，且順序設置該第一冗餘字元線組至第M冗餘字元線組接著該第N字元線組。
  26. 如請求項25之記憶體，其中，若在該第一模式中替換與該輸入位址相對應之該字元線之字元線為該第一冗餘字元線組中被置於第一的冗餘字元線，則該相鄰字元線為該第N字元線組中被置於最末之字元線及該第一冗餘字元線組中被置於第二之冗餘字元線中的一者，及其中，若在該第一模式中替換與該輸入位址相對應之字元線之字元線為該第一冗餘字元線組中的並非被置於第一之冗餘字元線，則該相鄰字元線為被設置在替換與該輸入位址相對應之字元線之該冗餘字元線之前的冗餘字元線及被設置在替換與該輸入位址相對應之字元線之該冗餘字元線之後的冗餘字元線中之一者。
  27. 如請求項21之記憶體，其中，在第二模式中，在用冗餘字元線來替換與該輸入位址相對應之字元線的情況下，該控制電路回應於該啟動信號而啟動替換與該輸入位址相對應之該字元線之該冗餘字元線。
  28. 如請求項21之記憶體，其中，回應於啟動命令而啟動該啟動信號，且回應於預充電命令而撤銷啟動該啟動信號。
  29. 一種記憶體，其包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經 組態以包含多個冗餘字元線以替換該第一字元線組至第N字元線組中之M數目個字元線組；冗餘控制區塊，該冗餘控制區塊經組態以：產生第一冗餘信號至第M冗餘信號，且在用該第一冗餘字元線組至第M冗餘字元線組之中的第K(1
    Figure TWI611422BC00007
    K
    Figure TWI611422BC00008
    M)冗餘字元線組來替換該第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線之字元線組的情況下，回應於該輸入位址而啟動該第一冗餘信號至第M冗餘信號之中的與該第K冗餘字元線組相對應之第K冗餘信號；相鄰啟動控制區塊，該相鄰啟動控制區塊經組態以：在第一模式中，在用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，啟動至少一相鄰控制信號；及字元線控制區塊，該字元線控制區塊經組態以：在該第一模式中，在用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，回應於啟動信號及該第K冗餘信號及該相鄰控制信號而啟動與替換與該輸入位址相對應之該字元線之該冗餘字元線相鄰的至少一相鄰字元線。
  30. 如請求項29之記憶體，其中，在該第一模式中不替換與該輸入位址相對應之該字元線的情況下、或在第二模式的情況下，該相鄰啟動控制區塊撤銷啟動該相鄰控制信號。
  31. 如請求項30之記憶體，其中，在不替換與該輸入位址相對應之該字元線的情況下，回應於該啟動信號而啟動與該輸入位址相對應之該字元線。
  32. 如請求項31之記憶體，其中，該第一模式包含至少一補償週期，且在每一補償週期內啟動該啟動信號至少兩次。
  33. 如請求項32之記憶體， 其中，該相鄰啟動控制區塊亦產生目標控制信號，及其中，該相鄰控制信號為第一相鄰控制信號及第二相鄰控制信號中之一者。
  34. 如請求項33之記憶體，其中，在與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應的字元線為字元線組中被置於第一之字元線、且用該第K冗餘字元線組來替換包含與該輸入位址相對應的該字元線之該字元線組的情況下，該相鄰啟動控制區塊啟動該目標控制信號及該第二相鄰控制信號，及其中，在與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應的字元線為字元線組中被置於最末之字元線、且用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，該相鄰啟動控制區塊啟動該目標控制信號及該第一相鄰控制信號。
  35. 如請求項34之記憶體，其中，在與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應之字元線為字元線組中被置於第一的字元線、且用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，當在第一次啟動該啟動信號之後啟動該啟動信號時，該字元線控制區塊回應於該第K冗餘信號及該目標控制信號而啟動被設置在替換與該輸入位址相對應的該字元線之該冗餘字元線之後的冗餘字元線、且回應於該第K冗餘信號及該第二相鄰控制信號而啟動被設置在替換與該輸入位址相對應之該字元線之該冗餘字元線之前的冗餘字元線，及其中，在與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應之字元線為字元線組中被置於最末的字元線、且用 該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，當在第一次啟動該啟動信號之後啟動該啟動信號時，該字元線控制區塊回應於該第K冗餘信號及該目標控制信號而啟動被設置在替換與該輸入位址相對應的該字元線之該冗餘字元線之前的冗餘字元線、且回應於該第K冗餘信號及該第二相鄰控制信號而啟動被設置在替換與該輸入位址相對應之該字元線之該冗餘字元線之後的冗餘字元線。
  36. 如請求項35之記憶體，其中，該第一字元線組至第N字元線組中之每一字元線組包含兩個字元線，且該第一冗餘字元線組至第M冗餘字元線組中之每一冗餘字元線組包含至少兩個冗餘字元線。
  37. 如請求項29之記憶體，其中，該冗餘控制區塊包含：第一儲存單元至第M儲存單元，該第一儲存單元至第M儲存單元經組態以：儲存與該第一字元線組至第N字元線組之中的將被替換之字元線組相對應的位址，且在該輸入位址之部分及被儲存在該第一儲存單元至第M儲存單元之中的第K儲存單元中之值彼此相等時啟動該第K冗餘信號，及其中，該第一儲存單元至第M儲存單元分別與該第一冗餘信號至第M冗餘信號相對應。
  38. 一種記憶體系統，其包含：記憶體，該記憶體經組態以包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線，及第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線，用以替換該第一字元線組至第N字元線組之中的M數目個字元線組，其中 該記憶體經組態以：在第一模式中，在用該第一冗餘字元線組至第M冗餘字元線組之中的第K(1
    Figure TWI611422BC00009
    K
    Figure TWI611422BC00010
    M)冗餘字元線組來替換該第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線之字元線組的情況下，回應於啟動信號而啟動與該第K冗餘字元線組之多個冗餘字元線之中的替換與該輸入位址相對應之字元線之冗餘字元線相鄰的至少一相鄰字元線；及記憶體控制器，該記憶體控制器經組態以：在該第一模式中，回應於對該第一字元線組至第N字元線組中之該多個字元線之啟動次數的計數結果，而將與該第一字元線組至第N字元線組之多個字元線之中的啟動次數等於或大於參考數目之字元線相對應之位址輸入至該記憶體。
  39. 如請求項38之記憶體系統，其中，該記憶體：產生與該第一冗餘字元線組至第M冗餘字元線組相對應之第一冗餘信號至第M冗餘信號；在該第一模式中，在用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，回應於該輸入位址之部分而啟動該第一冗餘信號至第M冗餘信號之中的與該第K冗餘字元線組相對應之第K冗餘信號；及利用該第K冗餘信號而啟動該相鄰字元線。
  40. 如請求項39之記憶體系統，其中，該第一模式包含至少一補償週期，且在每一補償週期內啟動該啟動信號至少兩次，及其中，在用該第K冗餘字元線組來替換包含與該啟動信號在該補償週期內被第一次啟動時輸入之位址相對應的字元線之字元線組的情況下，該記憶體不啟動與在在第一次啟動該啟動信號之後啟動該啟動信號時輸入之位址相對應的字元線；及在不替 換與該啟動信號在該補償週期被第一次啟動時輸入之位址相對應之字元線組的情況下，該控制電路啟動與在第一次啟動該啟動信號之後啟動該啟動信號時輸入的位址相對應之字元線。
  41. 如請求項40之記憶體系統，其中，在用該第K冗餘字元線組來替換包含與在該補償週期內第一次啟動該啟動信號時輸入之該位址相對應的該字元線之該字元線組的情況下，該記憶體在第一次啟動該啟動信號之後啟動在該啟動信號時，啟動該相鄰字元線。
  42. 一種包含記憶體及記憶體控制器之記憶體系統，其中，該記憶體經組態以包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線以替換在該第一字元線組至第N字元線組之中的M數目個字元線組；冗餘控制區塊，該冗餘控制區塊經組態以：產生第一冗餘信號至第M冗餘信號，且在用該第一冗餘字元線組至第M冗餘字元線組之中的第K(1
    Figure TWI611422BC00011
    K
    Figure TWI611422BC00012
    M)冗餘字元線組來替換該第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線之字元線組的情況下，回應於該輸入位址之部分而啟動該第一冗餘信號至第M冗餘信號之中的與該第K冗餘字元線組相對應之第K冗餘信號；相鄰啟動控制區塊，該相鄰啟動控制區塊經組態以：在第一模式中，在用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，啟動至少一相鄰控制信號；及 字元線控制區塊，該字元線控制區塊經組態以：在該第一模式中，在用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，回應於啟動信號及該第K冗餘信號及該相鄰控制信號而啟動與替換與該輸入位址相對應之該字元線之該冗餘字元線相鄰的至少一相鄰字元線，及其中，該記憶體控制器經組態以：在該第一模式中，回應於對該第一字元線組至第N字元線組中之多個字元線之啟動次數的計數結果，而將與該第一字元線組至第N字元線組中之該多個字元線之中的啟動次數等於或大於參考數目之字元線相對應之位址輸入至該記憶體。
  43. 如請求項42之記憶體系統，其中，在該第一模式中不替換與該輸入位址相對應之該字元線的情況下、或在第二模式的情況下，該相鄰啟動控制區塊啟動該相鄰控制信號撤銷。
  44. 如請求項43之記憶體系統，其中，該相鄰啟動控制區塊亦產生目標控制信號，及其中，該相鄰控制信號為第一相鄰控制信號及第二相鄰控制信號中之一者。
  45. 如請求項44之記憶體系統，其中，在與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應之字元線為字元線組中被置於第一的字元線、且用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，該相鄰啟動控制區塊啟動該目標控制信號及該第二相鄰控制信號，及其中，在與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應的字元線為字元線組中之被置於最末的字元線、且 用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，該相鄰啟動控制區塊啟動該目標控制信號及該第一相鄰控制信號。
  46. 如請求項45之記憶體系統，其中，在與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應的字元線為字元線組中被置於第一之字元線、且用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，當在第一次啟動該啟動信號之後啟動該啟動信號時，該字元線控制區塊回應於該第K冗餘信號及該目標控制信號而啟動被設置在替換與該輸入位址相對應之該字元線之該冗餘字元線之後的冗餘字元線，且回應於該第K冗餘信號及該第二相鄰控制信號而啟動被設置在替換與該輸入位址相對應之該字元線之該冗餘字元線之前的冗餘字元線，及其中，在與在該補償週期內第一次啟動該啟動信號時輸入之位址相對應之字元線為字元線組中被置於最末之字元線、且用該第K冗餘字元線組來替換包含與該輸入位址相對應之字元線之該字元線組的情況下，當在第一次啟動該啟動信號之後啟動該啟動信號時，該字元線控制區塊回應於該第K冗餘信號及該目標控制信號而啟動被設置在替換與該輸入位址相對應之該字元線之該冗餘字元線之前的冗餘字元線、且回應於該第K冗餘信號及該第二相鄰控制信號而啟動被設置在替換與該輸入位址相對應之該字元線之該冗餘字元線之後的冗餘字元線。
  47. 一種記憶體，包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經 組態以包含多個冗餘字元線以替換該第一字元線組至第N字元線組之中的M數目個字元線組；及控制電路，該控制電路經組態以：在第一模式中，在與輸入位址相對應之字元線為該第一冗餘字元線組中被置於第一之冗餘字元線的情況下，回應於啟動信號而啟動與該第一冗餘字元線組至第M冗餘字元線組中包含之冗餘字元線之中的與輸入位址相對應之字元線相鄰之至少一相鄰字元線。
  48. 如請求項47之記憶體，其中，在與該輸入位址相對應之該字元線為該第N字元線組中被置於最末之字元線的情況下，該相鄰字元線為該第一冗餘字元線組中被置於第一之冗餘字元線。
  49. 一種記憶體，其包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一冗餘字元線組經組態以包含多個冗餘字元線以替換該第一字元線組至第N字元線組之中的M數目個字元線組；冗餘控制區塊，該冗餘控制區塊經組態以：產生第一冗餘信號至第M冗餘信號，且在用該第一冗餘字元線組至第M冗餘字元線組之中的第K(1
    Figure TWI611422BC00013
    K
    Figure TWI611422BC00014
    M)冗餘字元線組來替換該第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線之字元線組的情況下，回應於該輸入位址之部分而啟動該第一冗餘信號至第M冗餘信號之中的與該第K冗餘字元線組相對應之第K冗餘信號；相鄰啟動控制區塊，該相鄰啟動控制區塊經組態以：在第一模式中，在與該輸入位址相對應之該字元線與該第一冗餘字元線組中被置於第一之冗餘字元線相鄰的情況下，啟動至少一相 鄰控制信號；及字元線控制區塊，該字元線控制區塊經組態以：在該第一模式中，在與該輸入位址相對應之該字元線與該第一冗餘字元線組中被置於第一之該冗餘字元線相鄰的情況下，回應於啟動信號、及在與該輸入位址相對應之該字元線被啟動時而被啟動之信號、及該相鄰控制信號，而啟動該第一冗餘字元線組至第M冗餘字元線組中包含之該冗餘字元線之中的與對應於該輸入位址的該字元線相鄰之至少一相鄰字元線。
  50. 如請求項49之記憶體，其中，該第一模式包含至少一補償週期，且在每一補償週期內啟動該啟動信號至少兩次，及其中，在當在該補償週期內第一次啟動該啟動信號時與該輸入位址相對應之該字元線與該第一冗餘字元線組中被置於第一之該冗餘字元線相鄰的情況下，在第一次啟動該啟動信號之後啟動該啟動信號時，該相鄰啟動控制區塊啟動該相鄰控制信號。
  51. 一種記憶體，其包含：第一字元線組至第N字元線組，每一字元線組經組態以包含多個字元線；第一冗餘字元線組至第M冗餘字元線組，每一該冗餘字元線組經組態以包含多個冗餘字元線以替換該第一字元線組至第N字元線組之中的M數目個字元線組；冗餘控制區塊，該冗餘控制區塊經組態以：產生第一冗餘信號至第M冗餘信號，且在用該第一冗餘字元線組至第M冗餘字元線組之中的第K(1
    Figure TWI611422BC00015
    K
    Figure TWI611422BC00016
    M)冗餘字元線組來替換該第一字元線組至第N字元線組之中的包含與輸入位址相對應之字元線之字元線組 的情況下，回應於該輸入位址之部分而啟動該第一冗餘信號至第M冗餘信號之中的與該第K冗餘字元線組相對應之第K冗餘信號；脈衝信號產生單元，該脈衝信號產生單元經組態以在啟動信號撤銷啟動時產生脈衝信號；第一移位單元，該第一移位單元經組態以：在第一模式中啟動冗餘字元線狀態信號的情況下當啟動該脈衝信號時將儲存於該第一移位單元中之值移位，且產生多個第一信號；第二移位單元，該第二移位單元經組態以：在該脈衝信號在該第一模式中被啟動時將儲存於該第二移位單元中之值移位，且產生多個第二信號；位址鎖存單元，該位址鎖存單元經組態以：鎖存該輸入位址中之用於區分字元線組中之各個字元線的位元，且產生字元線區分信號；信號產生單元，該信號產生單元經組態以：組合該多個第一信號及該多個第二信號及該字元線區分信號，且產生至少一相鄰控制信號；及字元線控制區塊，該字元線控制區塊經組態以：在該第一模式中，在用該第K冗餘字元線組來替換包含與該輸入位址相對應之該字元線之該字元線組的情況下，回應於啟動信號及該第K冗餘信號及該相鄰控制信號，而啟動與替換與該輸入位址相對應之該字元線之該冗餘字元線相鄰的至少一相鄰字元線。
  52. 如請求項51之記憶體，其中，在如下情況下啟動該冗餘字元線狀態信號：在該第一模式中，用該第一冗餘字元線組至第M冗餘字元線組之中的該第K冗餘字元線組來替換該第一字元線組至第N字元線組之中的包含與該輸入位址相對應之該字元線之字元線 組的情況下，或與該輸入位址相對應之該字元線與該第一冗餘字元線組中被置於第一之冗餘字元線相鄰的情況下。
TW102126995A 2012-08-31 2013-07-26 用於防止資料惡化之記憶體及記憶體系統 TWI611422B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120096601A KR20140029023A (ko) 2012-08-31 2012-08-31 메모리 및 메모리 시스템
KR1020120096561A KR102012375B1 (ko) 2012-08-31 2012-08-31 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
TW201413734A TW201413734A (zh) 2014-04-01
TWI611422B true TWI611422B (zh) 2018-01-11

Family

ID=50187452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126995A TWI611422B (zh) 2012-08-31 2013-07-26 用於防止資料惡化之記憶體及記憶體系統

Country Status (3)

Country Link
US (1) US9030897B2 (zh)
CN (1) CN103680598B (zh)
TW (1) TWI611422B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202547B2 (en) 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
KR102124987B1 (ko) * 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20160011021A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) * 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160035444A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
KR20160063726A (ko) * 2014-11-27 2016-06-07 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160074920A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 메모리 장치
KR20160107979A (ko) * 2015-03-06 2016-09-19 에스케이하이닉스 주식회사 메모리 장치
US9870325B2 (en) * 2015-05-19 2018-01-16 Intel Corporation Common die implementation for memory devices with independent interface paths
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
CN106409327B (zh) * 2016-08-31 2019-05-17 西安紫光国芯半导体有限公司 字线被频繁激活时减轻干扰其相邻字线的方法
US9911510B1 (en) * 2016-10-07 2018-03-06 Arm Limited Redundancy schemes for memory cell repair
US9805782B1 (en) * 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180100804A (ko) * 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359560A (en) * 1992-12-07 1994-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device having improved redundancy efficiency
US5469388A (en) * 1992-11-23 1995-11-21 Samsung Electronics Co., Ltd. Row redundancy circuit suitable for high density semiconductor memory devices
US5841708A (en) * 1995-10-18 1998-11-24 Nec Corporation Semiconductor memory device having small chip size and redundancy access time
US6798703B2 (en) * 2002-08-02 2004-09-28 Samsung Electronics Co., Ltd. Semiconductor memory device having improved replacement efficiency of defective word lines by redundancy word lines
US7111193B1 (en) * 2002-07-30 2006-09-19 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor memory having re-configurable fuse set for redundancy repair
US7336550B2 (en) * 2005-07-14 2008-02-26 Samsung Electronics Co., Ltd. Semiconductor memory device with reduced multi-row address testing
US7406620B2 (en) * 2002-05-13 2008-07-29 Virage Logic Corp. System and method for compiling a memory assembly with redundancy implementation
US7573763B2 (en) * 2007-06-11 2009-08-11 Hynix Semiconductor Inc. Redundancy circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275493A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体記憶装置
JPH11144494A (ja) * 1997-11-12 1999-05-28 Nec Corp 半導体メモリ
US6005810A (en) 1998-08-10 1999-12-21 Integrated Silicon Solution, Inc. Byte-programmable flash memory having counters and secondary storage for disturb control during program and erase operations
US6894917B2 (en) 2003-01-17 2005-05-17 Etron Technology, Inc. DRAM refresh scheme with flexible frequency for active and standby mode
EP1657723B1 (en) * 2003-08-18 2013-03-06 Fujitsu Semiconductor Limited Semiconductor memory and operation method of semiconductor memory
KR101096225B1 (ko) * 2008-08-21 2011-12-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469388A (en) * 1992-11-23 1995-11-21 Samsung Electronics Co., Ltd. Row redundancy circuit suitable for high density semiconductor memory devices
US5359560A (en) * 1992-12-07 1994-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device having improved redundancy efficiency
US5841708A (en) * 1995-10-18 1998-11-24 Nec Corporation Semiconductor memory device having small chip size and redundancy access time
US7406620B2 (en) * 2002-05-13 2008-07-29 Virage Logic Corp. System and method for compiling a memory assembly with redundancy implementation
US7111193B1 (en) * 2002-07-30 2006-09-19 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor memory having re-configurable fuse set for redundancy repair
US6798703B2 (en) * 2002-08-02 2004-09-28 Samsung Electronics Co., Ltd. Semiconductor memory device having improved replacement efficiency of defective word lines by redundancy word lines
US7336550B2 (en) * 2005-07-14 2008-02-26 Samsung Electronics Co., Ltd. Semiconductor memory device with reduced multi-row address testing
US7573763B2 (en) * 2007-06-11 2009-08-11 Hynix Semiconductor Inc. Redundancy circuit

Also Published As

Publication number Publication date
US20140063995A1 (en) 2014-03-06
US9030897B2 (en) 2015-05-12
TW201413734A (zh) 2014-04-01
CN103680598B (zh) 2018-01-09
CN103680598A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI611422B (zh) 用於防止資料惡化之記憶體及記憶體系統
TWI605470B (zh) 記憶體及包含其之記憶體系統
CN113330519B (zh) 用于软封装后修复的设备和方法
US9514850B2 (en) Memory device with improved refresh scheme for redundancy word line
KR100463199B1 (ko) 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
TWI611421B (zh) 記憶體胞陣列、記憶體及包含其之記憶體系統
US7433251B2 (en) Semiconductor memory device storing redundant replacement information with small occupation area
TWI602195B (zh) 半導體記憶體裝置及包含其之記憶體系統
CN111833952B (zh) 用于熔丝锁存器冗余的设备和方法
US6898663B2 (en) Programmable refresh scheduler for embedded DRAMs
KR20060127014A (ko) 비휘발성 메모리용 플렉시블 및 영역 효율성 컬럼 리던던시
KR100339416B1 (ko) 칼럼 리던던시 회로를 구비한 비휘발성 강유전체 메모리 장치 및 그의 페일 어드레스 구제방법
CN109390024A (zh) 确定是否进行重新训练操作的存储器装置及包含其的系统
JP2006073052A (ja) 半導体集積回路装置
US20050243617A1 (en) Memory device
US10068662B2 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
KR20230035881A (ko) 스마트 리프레쉬 동작을 수행하기 위한 메모리 장치 및 이를 포함하는 메모리 시스템
KR20150072043A (ko) 반도체 장치
CN113744788A (zh) 锁存电路和包括其的半导体存储器件
US11450403B1 (en) Semiconductor memory device capable of performing soft-post-package-repair operation
KR102012375B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR20140029023A (ko) 메모리 및 메모리 시스템
KR0150496B1 (ko) 반도체 기억장치