CN104240745B - 半导体存储装置和包括其的存储系统 - Google Patents

半导体存储装置和包括其的存储系统 Download PDF

Info

Publication number
CN104240745B
CN104240745B CN201410093664.7A CN201410093664A CN104240745B CN 104240745 B CN104240745 B CN 104240745B CN 201410093664 A CN201410093664 A CN 201410093664A CN 104240745 B CN104240745 B CN 104240745B
Authority
CN
China
Prior art keywords
address
activation
target
pattern
wordline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410093664.7A
Other languages
English (en)
Other versions
CN104240745A (zh
Inventor
李荣燮
金正贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104240745A publication Critical patent/CN104240745A/zh
Application granted granted Critical
Publication of CN104240745B publication Critical patent/CN104240745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体存储装置包括：多个字线，所述多个字线中的每个连接至多个存储器单元；行控制单元，适于在目标激活模式期间顺序地激活和预充电对应于目标地址的字线和预定（N）数目个相邻字线；以及模式退出控制单元，适于在目标激活模式期间对由行控制单元进行的激活操作的数目计数，以判断是否从目标激活模式退出。

Description

半导体存储装置和包括其的存储系统
相关申请的交叉引用
本申请要求于2013年6月17日提交的韩国专利申请第10-2013-0069152号的优先权，其全部内容通过引用并入本文中。
技术领域
本发明的示例性实施例涉及半导体设计技术，且更具体而言涉及用于防止因字线干扰导致劣化的半导体存储装置、所述半导体存储装置的操作方法、以及包括所述半导体存储装置的存储系统。
背景技术
随着存储器的集成度提高，存储器（诸如DRAM）中所包括的字线之间的空间减小。随着字线之间的空间减小，相邻字线之间的耦合效应可能增加。
同时，每当将数据输入至存储器单元和从存储器单元输出数据时，在激活状态与去激活状态之间触发字线。如上文所述，由于相邻字线之间的耦合效应可能增加，因此连接到与频繁激活的字线相邻的字线的存储器单元的数据可能劣化。此现象称为字线干扰或字线击打（word line hammer）。由于字线干扰，存储器单元的数据可能在要刷新的存储器单元的预期保持时间内劣化。
图1是示出DRAM中所包括的单元阵列的一部分的图，用于解释字线干扰。
在图1中，“WLL”对应于频繁激活的字线，其具有大量激活次数（或高激活频率）。此外，“WLL-1”和“WLL+1”对应于相邻字线，其相邻于所述频繁激活的字线WLL安置。此外，“CL”表示与所述频繁激活的字线WLL连接的存储器单元，“CL-1”表示与相邻字线WLL-1连接的存储器单元，“CL+1”表示与相邻字线WLL+1连接的存储器单元。存储器单元CL、CL-1和CL+1分别包括单元晶体管TL、TL-1和TL+1以及单元电容器CAPL、CAPL-1和CAPL+1。用于参考，“BL”和“BL+1”表示位线。
当所述频繁激活的字线WLL被激活或去激活时，相邻字线WLL-1和WLL+1的电压由于字线WLL、WLL-1和WLL+1当中发生的耦合现象而增加或减小。因此，充入单元电容器CAPL-1和CAPL+1中的电荷量受影响，使得存储器单元CL-1和CL+1的数据可能劣化。
此外，由于字线在激活状态与去激活状态之间触发时产生的电磁波将电子引入至与相邻字线连接的存储器单元的单元电容器中或从所述单元电容器将电子放电，因此数据可能劣化。
发明内容
各种实施例针对可将连接至与具有大量激活次数（或高激活频率）的字线相邻的字线的存储器单元刷新的半导体存储装置、所述半导体存储装置的操作方法、以及包括所述半导体存储装置的存储系统。
此外，各种实施例针对可在不施加单独的地址的情况下将连接至与具有大量激活次数（或高激活频率）的字线相邻的字线的存储器单元刷新的半导体存储装置、所述半导体存储装置的操作方法、以及包括所述半导体存储装置的存储系统。
在一个实施例中，一种半导体存储装置可包括：多个字线，所述多个子线中的每个连接至多个存储器单元；行控制单元，适于在目标激活模式期间顺序地激活和预充电对应于目标地址的字线和预定（N）数目个相邻字线；以及模式退出控制单元，适于在目标激活模式期间对由行控制单元进行的激活操作的数目计数，以判断是否从目标激活模式退出。
在一个实施例中，一种存储系统可包括：存储器控制器，适于传输用于进入目标激活模式的模式寄存器组（MRS）设定信号或目标激活命令、用于执行激活和预充电操作的激活和预充电命令、以及用于选择字线的源地址，其中，源地址被分类为激活-预充电历史满足预定条件的目标地址和激活-预充电历史不满足预定条件的正常地址；以及半导体存储装置，适于响应于MRS设定信号或目标激活命令而进入目标激活模式、在目标激活模式期间顺序地激活和预充电对应于目标地址的目标字线和预定（N）数目个相邻字线、以及通过对激活操作的数目计数而从目标激活模式退出。
在一个实施例中，一种用于操作具有多个字线的半导体存储装置的方法可包括以下步骤：通过模式寄存器组（MRS）设定或预设命令进入目标激活模式；响应于目标地址和激活命令的施加而顺序地激活和预充电对应于目标地址的目标字线和预定（N）数目个相邻字线；以及通过在目标激活模式期间对目标字线和相邻字线的激活次数计数而从目标激活模式退出。
所述方法还可包括以下步骤：接收用于选择字线的源地址；当进入目标激活模式时，将源地址分类为目标地址和正常地址；在进入目标激活模式之后，当施加正常地址和激活命令时，激活和预充电对应于正常地址的字线；以及在从目标激活模式退出之后，当施加源地址和激活命令时，激活和预充电对应于源地址的字线。
当计数数目达到N+1时，半导体存储装置可从目标激活模式退出。
所述方法还可包括以下步骤：在将源地址分类之后锁存目标地址；以及在进入目标激活模式之后，判断接收的源地址的值是否对应于被锁存的目标地址的值。
顺序地激活和预充电目标字线可包括以下步骤：第一激活动作，即，在进入动作之后，当施加激活命令时，响应于经由接收步骤而施加的源地址的值对应于目标地址的值，激活和预充电对应于目标地址的字线；在用于执行第一激活动作的时间，选择从对应于目标地址的值的源地址的值沿两个方向观看时具有顺序相邻值的N数目个地址；以及第二激活动作，即，在第一激活动作之后，当施加激活命令时，每当经由接收命令而施加的源地址的值对应于目标地址的值时，顺序地激活和预充电对应于在选择步骤中选择的N数目个地址的字线。
所述选择步骤可选择分别对应于多个字线当中的至少两个字线的至少两个地址作为所述N数目个地址，所述至少两个字线在与具有目标地址的值的源地址相对应的字线两侧物理上相邻安置。
根据以上实施例，可以将连接至与具有大量激活次数（或高激活频率）的字线相邻的字线的存储器单元刷新，由此实质上防止所述存储器单元的数据由于字线干扰而劣化。
此外，根据以上实施例，可以在不被施加单独的地址的情况下将连接至与具有大量激活次数（或高激活频率）的字线相邻的字线的存储器单元刷新，由此缩短防止所述存储器单元的数据由于字线干扰而劣化所需的时间。
附图说明
图1是说明DRAM中所包括的单元阵列的一部分的图，用于解释字线干扰。
图2是用于说明目标激活模式中的操作的时序图。
图3是说明根据本发明的实施例的半导体存储装置的方框图。
图4是说明图3中所示的模式退出控制单元的详细图。
图5是说明图3中所示的地址判断单元的详细图。
图6是说明图3中所示的行控制单元的详细图。
图7是说明根据本发明的实施例的存储系统的方框图。
图8是说明根据本发明的实施例的半导体存储装置的时序图。
具体实施方式
下面将参照附图更详细地描述各种实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，附图标记直接对应于在本发明的不同附图和实施例中相似编号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。
图2是用于说明目标激活模式中的操作或目标激活操作的图。在以下说明中，目标激活模式是指如下的特定刷新模式：其中可刷新或激活与具有大量激活次数（或高激活频率）的目标字线或频繁激活的字线相邻安置的相邻字线。
半导体存储装置包括多个字线，且存储器控制器（图2中未示出）将诸如命令信号CMDs的各种信号、地址ADDs、和数据（图2中未示出）施加至半导体存储装置以控制半导体存储装置。下文中，与字线当中的第L字线（其中L是大于1的自然数）相对应的地址的值将由“L”表示。
半导体存储装置或存储器控制器以预定方式检测字线当中的具有大量激活次数（或高激活频率）的目标字线的目标地址。
当检测到目标地址时，存储器控制器施加命令信号CMDs和地址ADDs以允许半导体存储装置执行目标激活操作。半导体存储装置响应于所施加的命令CMDs和地址ADDs而进入目标激活模式。
在目标激活操作中，存储器控制器将目标地址和对应于与目标字线相邻的字线的相邻地址施加至半导体存储装置。下文中，将针对目标地址是“L”的情况作出说明。
在目标激活操作中，将目标地址L与激活命令ACT一起施加至半导体存储装置，且在预定时间过去之后，将预充电命令PRE施加至半导体存储装置。半导体存储装置激活且接着预充电或去激活目标字线。
接下来，顺序地施加相邻地址L+1和L-1。在图2中，将相邻地址L+1与第二激活命令ACT一起施加，以及将相邻地址L-1与第三激活命令ACT一起施加。因此，分别激活对应于相邻地址L+1和L-1的相邻字线WLL+1和WLL-1，且将连接至相邻字线WLL+1和WLL-1的存储器单元刷新。施加相邻地址L+1和L-1的顺序可改变。
在以此方式防止因字线干扰导致数据劣化的情况下，由于存储器控制器应分别将用于刷新目标字线和相邻字线的命令CMDs以及地址ADDs L、L+1和L-1直接输入至半导体存储装置，因此操作时间可能增加。
图3是说明根据本发明的实施例的半导体存储装置的方框图。
参考图3，半导体存储装置可包括存储器单元阵列370、模式设定单元300、地址输入单元310、行控制单元320、目标地址锁存器330、模式退出控制单元340、地址判断单元350、刷新操作控制单元360、以及源地址锁存器380。此处，模式设定单元300可包括命令模式设定部302和/或MRS模式设定部304。
模式设定单元300可响应于MRS设定或预设命令而设定半导体存储装置进入目标激活模式，以及响应于模式退出信号TRR_EXIT而设定半导体存储装置从目标激活模式退出。模式设定单元300可设定目标地址TRR_ADDR的值。
详细而言，模式设定单元300通过响应于MRS设定或预设命令而激活模式使能信号TRR_EN来使半导体存储装置进入目标激活模式。此外，模式设定单元300通过响应于模式退出信号TRR_EXIT的激活而去激活模式使能信号TRR_EN来使半导体存储装置从目标激活模式退出。此外，模式设定单元300可通过被输入代表目标地址TRR_ADDR的值的选用信号来设定目标地址TRR_ADDR的值。举例而言，模式设定单元300可通过被输入MRS设定码SETTING来判断目标地址TRR_ADDR的值，所述MRS设定码SETTING对应于经由地址输入单元310从半导体存储装置的外部施加的源地址IN_ADDR的特定比特。
即，在目标激活模式期间，模式使能信号TRR_EN维持激活状态。相反，在从目标激活模式退出之后，模式使能信号TRR_EN维持去激活状态。即使进入目标激活模式时，也可执行半导体存储装置的一般操作。即，即使进入目标激活模式时，也可在没有限制的情况下执行半导体存储装置的一般操作，诸如数据读取/写入。由于经由地址输入单元310施加的源地址IN_ADDR在目标激活模式期间不具有目标地址TRR_ADDR的值，因此行控制单元320可不执行目标激活操作。
模式设定单元300包括命令模式设定部302和/或MRS模式设定部304。即，模式设定单元300可仅包括命令模式设定部302、可仅包括MRS模式设定部304、或可包括命令模式设定部302和MRS模式设定部304两者。命令模式设定部302响应于预设命令而使半导体存储装置进入目标激活模式或从目标激活模式退出。MRS模式设定部304响应于MRS设定而使半导体存储装置进入目标激活模式或从目标激活模式退出。
MRS设定是指模式寄存器组（MRS）的设定，可照原样使用在一般半导体存储装置中设定MRS的方案。即，可经由MRS设定码SETTING来执行MRS设定。MRS设定码SETTING可施加至MRS模式设定部304。因此，MRS模式设定部304使用MRS设定码SETTING来执行判断是否激活模式使能信号TRR_EN的操作以及判断目标地址TRR_ADDR的值的操作以用于控制进入目标激活模式。MRS模式设定部304响应于MRS设定码SETTING而执行判断是否激活模式使能信号TRR_EN的操作以及判断目标地址TRR_ADDR的值的操作，以及响应于模式退出信号TRR_EXIT而执行判断是否去激活模式使能信号TRR_EN的操作。
施加至模式设定单元300的预设命令是指除一般施加至半导体存储装置的各种命令、诸如读取命令和写入命令之外的被预设为控制进入目标激活模式的单独的命令。当然，类似于一般施加至半导体存储装置的各种命令、诸如读取命令和写入命令，经由输入命令的路径来将所述预设命令施加至模式设定单元300。将所述预设命令施加至模式设定单元300的组成元件之中的命令模式设定部302。命令模式设定部302使用从外部施加的预设命令来执行判断是否激活模式使能信号TRR_EN的操作以用于控制进入目标激活模式，以及使用MRS设定码SETTING来执行判断目标地址TRR_ADDR的值的操作。即，命令模式设定部302响应于从外部施加的预设命令而执行判断是否激活模式使能信号TRR_EN的操作、使用MRS设定码SETTING来执行判断目标地址的值的操作、以及响应于模式退出信号TRR_EXIT而执行判断是否去激活模式使能信号TRR_EN的操作。
地址输入单元310可缓冲从外部施加的地址信号ADDRs，且产生源地址IN_ADDR。用于参考，源地址IN_ADDR可包括多个比特，且可将源地址IN_ADDR的这些比特当中的特定比特施加至模式设定单元300作为MRS设定码SETTING。源地址IN_ADDR的这些比特当中的要用作MRS设定码SETTING的特定比特的判断可由设计者改变。随着在进入目标激活模式时的时间点由模式设定单元300判断出目标地址的值，施加至地址输入单元310的源地址IN_ADDR可被分类为目标地址和正常地址。即，在进入目标激活模式时的时间点由模式设定单元300判断出目标地址的值之后，源地址IN_ADDR可以是对应于目标地址的值的地址和与目标地址的值不相关的地址。
存储器单元阵列370包括多个字线WL1、WL2...WLK。可基于源地址IN_ADDR的值来独立地选择相应字线WL1、WL2...WLK。用于参考，存储器单元阵列370可包括多个存储体和多个存储体组。在此情况下，源地址IN_ADDR可包括用于选择存储体和存储体组的信息。
行控制单元320可在目标激活模式期间顺序地激活和预充电对应于目标地址TRR_ADDR的字线WLL和字线WL1、WL2...WLK当中的与对应于目标地址TRR_ADDR的字线WLL相邻的N个字线（例如，WLL+1和WLL-1）。用于参考，由N表示的数目可由设计者选择为大于2的自然数的其它数目。因此，与对应于目标地址TRR_ADDR的字线WLL相邻的字线WLL+1和WLL-1是指与对应于目标地址TRR_ADDR的字线WLL物理上相邻安置的两个相邻字线WLL+1和WLL-1。此外，当N是“4”时，与对应于目标地址TRR_ADDR的字线WLL相邻的N个字线WLL+1和WLL-1是指与对应于目标地址TRR_ADDR的字线WLL物理上相邻安置的四个相邻字线WLL+2、WLL+1、WLL-1和WLL-2。相邻字线WLL+1和WLL-1是指以下字线：所述字线与对应于目标地址TRR_ADDR的字线WLL物理上相邻安置，且连接至所述字线的存储器单元的数据受目标字线WLL的重复激活-预充电操作影响。
详细而言，在目标激活模式期间，每当施加激活命令ACT_CMD和目标地址TRR_ADDR时，行控制单元320顺序地激活和预充电对应于目标地址TRR_ADDR的目标字线WLL和字线WL1、WL2…WLK当中的相邻于目标字线WLL安置的两个相邻字线WLL+1和WLL-1。即，当经由地址输入单元310输入源地址IN_ADDR中的具有目标地址TRR_ADDR的值的地址时，行控制单元320不仅激活和预充电目标字线WLL而且还激活和预充电两个相邻字线WLL+1和WLL-1。
可响应于激活命令ACT_CMD和目标地址TRR_ADDR从外部的重复施加而以预定顺序执行用于顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1的操作。举例而言，可用以下方式执行操作：响应于激活命令ACT_CMD和目标地址TRR_ADDR的第一次施加而首先激活和预充电目标字线WLL、响应于激活命令ACT_CMD和目标地址TRR_ADDR的第二次施加而激活和预充电相邻字线WLL-1、以及响应于激活命令ACT_CMD和目标地址TRR_ADDR的第三次施加而激活和预充电相邻字线WLL+1。
可在激活命令ACT_CMD和目标地址TRR_ADDR第一次从外部施加之后以自动判断的顺序执行用于顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1的操作。举例而言，可用以下方式执行操作：响应于激活命令ACT_CMD和目标地址TRR_ADDR的第一施加而首先激活和预充电目标字线WLL、响应于目标字线WLL的预充电而激活和预充电相邻字线WLL-1、以及响应于字线WLL-1的预充电而激活和预充电相邻字线WLL+1。
在目标激活模式期间，每当施加激活命令ACT_CMD和正常地址NM时，行控制单元320激活和预充电字线WL1、WL2…WLK当中的对应于正常地址NM的正常字线WLNM。即，除目标激活操作外，当在目标激活模式期间经由地址输入单元310施加的地址是正常地址NM时，行控制单元320还激活和预充电正常字线WLNM。
每当从目标激活模式退出之后施加激活命令ACT_CMD和源地址IN_ADDR时，行控制单元320激活和预充电字线WL1、WL2…WLK当中的对应于源地址IN_ADDR的字线。即，在从目标激活模式退出之后，行控制单元320激活和预充电与对应的源地址IN_ADDR相对应的字线，不管经由地址输入单元310施加的地址是否具有目标地址TRR_ADDR的值。
模式退出控制单元340可在目标激活模式期间对由行控制单元320进行的激活操作或激活-预充电操作的数目计数，且判断是否激活模式退出信号TRR_EXIT。即，当在目标激活模式期间对由行控制单元320进行的激活操作的数目计数而获取的数目达到预定数目时，模式退出控制单元340激活模式退出信号TRR_EXIT，使得模式设定单元300可去激活模式使能信号TRR_EN，由此允许半导体存储装置从目标激活模式退出。
详细而言，模式退出控制单元340在目标激活模式期间并不对由行控制单元320进行的所有激活操作的数目计数。即，模式退出控制单元340仅对由行控制单元320激活和预充电目标字线WLL以及两个相邻字线WLL+1和WLL-1的操作的数目计数，而并不对由行控制单元320激活和预充电正常字线WLNM的操作的数目计数。在模式退出控制单元340有区别性地对行控制单元320的激活操作的数目计数时，当计数的次数达到3时，模式退出控制单元340激活模式退出信号TRR_EXIT。由于行控制单元320顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1，因此模式退出控制单元340检测行控制单元320是否已激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1中的每个，且判断是否激活模式退出信号TRR_EXIT。
目标地址锁存器330可在目标激活模式期间储存目标地址TRR_ADDR。储存在目标地址锁存器330中的目标地址TRR_ADDR是目标地址的值，其由模式设定单元300产生。
地址判断单元350可在目标激活模式期间比较储存在目标地址锁存器330中的目标地址TRR_ADDR的值与源地址IN_ADDR的值，且判断源地址IN_ADDR是否具有目标地址TRR_ADDR的值。经由地址判断单元350判断源地址IN_ADDR是否具有目标地址TRR_ADDR的值而获取的结果ACT_TRR可控制模式退出控制单元340的操作。
源地址锁存器380可储存从地址输入单元310施加的源地址IN_ADDR。储存在源地址锁存器380中的源地址IN_ADDR传送至地址判断单元350和行控制单元320。
刷新操作控制单元360可基于刷新命令REF_CMD和模式使能信号TRR_EN而控制行控制单元320用于一般刷新操作。根据半导体存储装置的操作或类型，可以将储存在源地址锁存器380中的源地址IN_ADDR用作刷新地址。在此情况下，如果在目标激活模式期间不限制源地址IN_ADDR作为刷新地址的使用，则不能正常执行目标激活操作。举例而言，由于一般刷新操作可被设定为具有比目标激活操作更高的优先级，因此储存在源地址锁存器380中的源地址IN_ADDR可能不用于目标激活操作，而是可能用于一般刷新操作，因此可能不能正常执行目标激活操作。
因此，刷新操作控制单元360（其作为使用储存在源地址锁存器380中的源地址IN_ADDR作为刷新地址的半导体存储装置中所需的组成元件）可防止在目标激活模式期间执行一般刷新操作。即，在不使用储存在源地址锁存器380中的源地址IN_ADDR作为刷新地址的半导体存储装置中可省略刷新操作控制单元360。
图4是说明图3中所示的模式退出控制单元340的详细图。
参考图4，模式退出控制单元340可包括目标地址计数器342和模式退出信号发生器344。
目标地址计数器342可在目标激活模式期间对源地址IN_ADDR的值具有目标地址TRR_ADDR的值的次数计数。即，在模式使能信号TRR_EN被激活且进入目标激活模式的周期期间，当地址判断单元350的输出信号ACT_TRR被激活且经由地址输入单元310施加的源地址IN_ADDR被判断为具有目标地址TRR_ADDR的值时，目标地址计数器342执行计数操作。
当由目标地址计数器342计数的次数达到3时，模式退出信号发生器344可激活模式退出信号TRR_EXIT。可看出，在要由目标地址计数器342计数的次数仅为3时，要从目标地址计数器342输出的计数信号CNT_TRR<0:3>是4比特的信号。为了不在目标地址计数器342与模式退出控制单元340之间添加单独的译码电路，可逐一地顺序地激活计数信号CNT_TRR<0:3>的相应比特。举例而言，在目标地址计数器342的初始化操作（其在目标激活操作中执行）中，计数信号CNT_TRR<0:3>的初始化比特CNT_TRR<0>被激活，且剩余比特CNT_TRR<1:3>保持去激活状态。接着，仅计数信号CNT_TRR<0:3>的第一比特CNT_TRR<1>被激活，且剩余比特CNT_TRR<0>和CNT_TRR<2:3>指定去激活状态。接着，仅计数信号CNT_TRR<0:3>的第二比特CNT_TRR<2>被激活，且剩余比特CNT_TRR<0:1>和CNT_TRR<3>指定去激活状态。接着，仅计数信号CNT_TRR<0:3>的第三比特CNT_TRR<3>被激活，且剩余比特CNT_TRR<0:2>指定去激活状态。响应于计数信号CNT_TRR<0:3>的第三比特CNT_TRR<3>的激活，模式退出信号TRR_EXIT被激活，使得计数信号CNT_TRR<0:3>的所有比特被去激活。在此情况下，模式退出信号发生器344可仅在计数信号CNT_TRR<0:3>的最后比特CNT_TRR<3>被激活时激活模式退出信号TRR_EXIT。
如果在目标地址计数器342与模式退出控制单元340之间添加单独的译码电路，则要从目标地址计数器342输出的信号可以是具有较小的比特数目的信号。
图5是说明图3中所示的地址判断单元350的详细图。
参考图5，地址判断单元350使用对源地址IN_ADDR的相应比特<0:15>的值与储存在目标地址锁存器330中的目标地址TRR_ADDR的相应比特<0:15>的值一一比较的方案。
详细而言，地址判断单元350包括：多个异或门XOR<0:15>，其用于对源地址IN_ADDR的相应比特<0:15>与储存在目标地址锁存器330中的目标地址TRR_ADDR的相应比特<0:15>进行异或运算；或非门NR，其用于对异或门XOR<0:15>的所有输出信号进行或非运算；以及与非门NAND和反相器INV，其用于仅在模式使能信号TRR_EN被激活至逻辑高电平的周期期间输出或非门NR的输出信号作为地址判断单元350的输出信号ACT_TRR。
观察地址判断单元350的操作，当源地址IN_ADDR的所有相应比特<0:15>和储存在目标地址锁存器330中的目标地址TRR_ADDR的相应比特<0:15>具有恰好相同的逻辑值时，异或门XOR<0:15>的所有输出信号都变为逻辑低电平且或非门NR的输出信号变为逻辑高电平，相应地，地址判断单元350的输出信号ACT_TRR被激活至逻辑高电平。相反，当源地址IN_ADDR的相应比特<0:15>和储存在目标地址锁存器330中的目标地址TRR_ADDR的相应比特<0:15>具有在任何一个比特中不彼此对应的逻辑值时，从异或门XOR<0:15>当中的至少任何一个异或门输出的信号变为逻辑高电平且或非门NR的输出信号变为逻辑低电平，相应地，地址判断单元350的输出信号ACT_TRR被去激活至逻辑低电平。
图6是说明图3中所示的行控制单元320的详细图。
参考图6，行控制单元320可包括地址选择部322和行驱动部324。
当在目标激活模式期间源地址IN_ADDR的值对应于目标地址TRR_ADDR的值L时，地址选择部322可选择从源地址IN_ADDR的值L沿两侧观看时具有相邻值的两个选择地址SEL_ADDR（即，L+1和L-1）。
详细而言，地址选择部322可仅在模式使能信号TRR_EN被激活的目标激活模式期间执行选择地址的操作。
在另一个实施例中，地址选择部322可被直接施加来自地址判断单元350的信号ACT_TRR，以及可判断源地址IN_ADDR的值是否具有目标地址TRR_ADDR的值。然而，在图6中，地址选择部322被施加从目标地址计数器342输出的计数信号CNT_TRR<0:3>，以及判断源地址IN_ADDR的值是否具有目标地址TRR_ADDR的值。可以通过被施加从目标地址计数器342输出的计数信号CNT_TRR<0:3>而不是被直接施加来自地址判断单元350的信号ACT_TRR而判断源地址IN_ADDR的值是否具有目标地址TRR_ADDR的值。这是因为从目标地址计数器342输出的计数信号CNT_TRR<0:3>是响应于地址判断单元350的信号ACT_TRR而产生的信号。
由于地址选择部322响应于计数信号CNT_TRR<0:3>而仅在源地址IN_ADDR的值具有目标地址TRR_ADDR的值时执行选择地址的操作，因此在地址选择部322执行选择地址的操作时的时间点施加的源地址IN_ADDR具有目标地址TRR_ADDR的值L。因此，地址选择部322可顺序地选择从源地址IN_ADDR的值L的两侧观看时具有相邻值的两个选择地址L+1和L-1。
行驱动部324可响应于激活命令ACT_CMD而激活和预充电字线WL1、WL2...WLK当中的对应于源地址IN_ADDR的字线。因此，行驱动部324的基本操作是，即使在地址选择部322操作的目标激活模式期间，也响应于激活命令ACT_CMD而激活和预充电与不具有目标地址TRR_ADDR的值的源地址IN_ADDR相对应的字线（即，正常字线WLNM）。
当具有目标地址TRR_ADDR的值的源地址IN_ADDR和激活命令ACT_CMD在目标激活模式期间一起被施加时，行驱动部324不仅激活和预充电目标字线WLL，而且还激活和预充电两个相邻字线WLL+1和WLL-1，其对应于由地址选择部322选择的两个选择地址L+1和L-1。
详细而言，行驱动部324可通过使用响应于激活命令ACT_CMD而将两个相邻字线WLL+1和WLL-1激活和预充电的方法或不管激活命令ACT_CMD如何都将其激活和预充电的方法而在目标激活模式期间激活和预充电两个相邻字线WLL+1和WLL-1。
首先，每当具有目标地址TRR_ADDR的值的源地址IN_ADDR与激活命令ACT_CMD一起被施加时，行驱动部324可通过使用顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1的方法而在目标激活模式期间激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1。举例而言，当具有目标地址TRR_ADDR的值的源地址IN_ADDR与激活命令ACT_CMD一起第一次被施加时，行驱动部324激活和预充电目标字线WLL。当行驱动部324执行激活和预充电目标字线WLL的操作时，地址选择部322根据源地址IN_ADDR的值L而选择两个选择地址L+1和L-1。当具有目标地址TRR_ADDR的值的源地址IN_ADDR在目标字线WLL被预充电之后与激活命令ACT_CMD一起第二次被施加时，行驱动部324激活和预充电对应于由地址选择部322选择的两个选择地址L+1和L-1之中的任何一个地址L+1或L-1的字线WLL+1或WLL-1。当之前刚激活的字线被预充电之后具有目标地址TRR_ADDR的值的源地址IN_ADDR与激活命令ACT_CMD一起被施加时，行驱动部324激活和预充电与地址选择部322所选择的两个选择地址L+1和L-1之中的尚未在激活和预充电操作中使用的地址相对应的字线WLL+1或WLL-1。在此方法中，当在地址选择部322所选择的两个选择地址L+1和L-1的激活和预充电未完成的状态中中途与激活命令ACT_CMD一起施加与目标地址TRR_ADDR的值不相关的源地址IN_ADDR时，可以立刻激活和预充电对应于与目标地址TRR_ADDR的值不相关的源地址IN_ADDR的正常字线WLNM。
其次，行驱动部324可通过使用在具有目标地址TRR_ADDR的值的源地址IN_ADDR与激活命令ACT_CMD一起第一次被施加时激活和预充电目标字线WLL而开始、且接着顺序地激活和预充电两个相邻字线WLL+1和WLL-1的方法而在目标激活模式期间激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1，而不管激活命令ACT_CMD如何。举例而言，当具有目标地址TRR_ADDR的值的源地址IN_ADDR与激活命令ACT_CMD一起第一次被施加时，行驱动部324激活和预充电目标字线WLL。当行驱动部324执行激活和预充电目标字线WLL的操作时，地址选择部322根据源地址IN_ADDR的值L而选择两个选择地址L+1和L-1。接着，当目标字线WLL被预充电时，行驱动部324激活和预充电对应于地址选择部322所选择的两个选择地址L+1和L-1之中的任何一个地址L+1或L-1的字线WLL+1或WLL-1。当之前刚激活的字线被预充电时，行驱动部324连续激活和预充电对应于地址选择部322所选择的两个选择地址L+1和L-1之中的尚未在激活和预充电操作中使用的地址的字线WLL+1或WLL-1。在此方法中，在地址选择部322所选择的两个选择地址L+1和L-1的激活和预充电未完成的状态中中途可不与激活命令ACT_CMD一起施加源地址IN_ADDR。即，在进入目标激活模式之后，应连续确保激活和预充电目标字线WLL以及两个相邻字线WLL+1和WLL-1中的全部的充足时间。
在根据本发明的实施例的半导体存储装置中，描述了使用目标地址TRR_ADDR而选择字线WL1、WL2...WLK当中的任何一个字线的方法。然而，如果存储器单元阵列370中包括多个存储体和多个存储体组，则可使用用于使用目标地址TRR_ADDR而选择存储体当中的任何一个存储体的方法。举例而言，可使用通过比较源地址IN_ADDR中所包括的存储体选择信息与仅包括存储体选择信息的目标地址TRR_ADDR来选择目标存储体的方法。这是因为当访问存储体当中的任何一个存储体的频率高时，目标字线在存储体中存在的可能性变高。因此，即使在选择存储体当中的具有高访问频率的任何一个存储体时，也可以选择具有大量激活次数（或高激活频率）的目标字线。
图7是说明根据本发明的实施例的存储系统的方框图。
参考图7，存储系统包括半导体存储装置80和存储器控制器70。存储器控制器70可包括地址检测单元710、命令发生单元730和地址发生单元750。半导体存储装置80可包括存储器单元阵列870、模式设定单元800、地址输入单元810、行控制单元820、目标地址锁存器830、模式退出控制单元840、地址判断单元850、刷新操作控制单元860和源地址锁存器880。模式设定单元800包括命令模式设定部802和/或MRS模式设定部804。
用于参考，虽然图7中未详细示出，但如图3中所示，存储器单元阵列870包括多个字线WL1、WL2...WLK。可基于源地址IN_ADDR的值来分别选择字线WL1、WL2...WLK。另外，存储器单元阵列870可包括多个存储体和多个存储体组。在此情况下，源地址IN_ADDR可包括用于选择存储体和存储体组的信息。
存储器控制器70可产生命令信号CMDs和地址信号ADDRs，以控制用于激活和预充电半导体存储装置80中包括的相应字线WL1、WL2...WLK的操作。详细而言，存储器控制器70产生MRS设定码SETTING或目标激活命令TRR_CMD，且将MRS设定码SETTING或目标激活命令TRR_CMD传输至半导体存储装置80以用于进入目标激活模式、产生激活和预充电命令且将所述激活和预充电命令传输至半导体存储装置80以用于执行激活或激活-预充电操作，以及传输源地址IN_ADDR以用于分别选择字线WL1、WL2...WLK。由存储器控制器70传输至半导体存储装置80的源地址IN_ADDR可被分类为激活或激活-预充电历史满足预定条件的目标地址TRR_ADDR以及激活（或激活-预充电）历史不满足预定条件的正常地址NM。不管源地址IN_ADDR被分类为目标地址TRR_ADDR还是正常地址NM，都可以用相同方式将源地址IN_ADDR传输至半导体存储装置80。在此情况下，将与被分类为目标地址TRR_ADDR的源地址IN_ADDR的值有关的信息传输至半导体存储装置80。MRS设定码SETTING是指用于设定半导体存储装置80的模式寄存器组（MRS）的信号，且通常经由传输源地址IN_ADDR的路径来传输。不同于图7的说明，可在存储器控制器70与半导体存储装置80之间添加用于传输MRS设定码SETTING的单独路径。用于设定模式寄存器组的MRS设定码SETTING可包括与被分类为目标地址TRR_ADDR的源地址IN_ADDR的值有关的信息。即，在与传输一般源地址IN_ADD的时间点不同的时间点将与被分类为目标地址TRR_ADDR的源地址IN_ADDR的值有关的信息传输至半导体存储装置80。
在存储器控制器70的组成元件当中，当源地址IN_ADDR与激活命令ACT_CMD一起传输至半导体存储装置80的次数至少是参考次数时，地址检测单元710可根据信号DET将源地址IN_ADDR检测为目标地址TRR_ADDR，而当源地址IN_ADDR与激活命令ACT_CMD一起传输至半导体存储装置80的次数小于参考次数时，根据信号DET将源地址IN_ADDR检测为正常地址NM。将与地址检测单元710检测的源地址IN_ADDR有关的检测信息DET传输至命令发生单元730和地址发生单元750，以影响命令发生单元730和地址发生单元750的操作。
命令发生单元730不仅可产生激活命令ACT_CMD和预充电命令PRE_CMD，而且还可基于地址检测单元710的输出信号DET而产生目标激活命令TRR_CMD。命令发生单元730不仅产生激活命令ACT_CMD和预充电命令PRE_CMD以用于控制半导体存储装置80的激活-预充电操作，而且还根据地址检测单元710的结果DET而产生目标激活命令TRR_CMD以用于控制进入目标激活模式。用于参考，激活命令ACT_CMD和预充电命令PRE_CMD通过例如被捆绑成组而产生。当产生激活命令ACT_CMD之后过去预定时间时，自动产生预充电命令PRE_CMD。即，以如下方式进行控制：当半导体存储装置80中所包括的字线WL1、WL2...WLK当中的任何一个字线被激活之后过去预定时间时，激活的字线被预充电。
地址发生单元750不仅可产生源地址IN_ADDR，而且还基于地址检测单元710的输出信号DET而产生MRS设定码SETTING。即，地址发生单元750不仅产生源地址IN_ADDR以用于选择半导体存储装置80中所包括的相应字线WL1、WL2...WLK，而且还根据地址检测单元710的结果DET而产生MRS设定码SETTING以用于控制进入目标激活模式。源地址IN_ADDR通常在激活命令ACT_CMD产生的时间产生。将源地址IN_ADDR与激活命令ACT_CMD一起传输至半导体存储装置80。MRS设定码SETTING在独立的时间产生，所述独立的时间可由设计者设定，不管产生激活命令ACT_CMD的时间如何。
半导体存储装置80可响应于从存储器控制器70施加的MRS设定码SETTING或目标激活命令TRR_CMD而进入目标激活模式、在目标激活模式期间顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1、以及通过对激活操作的数目计数而从目标激活模式退出。
在半导体存储装置80中，模式设定单元800可响应于MRS设定码SETTING或目标激活命令TRR_CMD而设定半导体存储装置80进入目标激活模式，以及响应于模式退出信号TRR_EXIT而设定半导体存储装置80从目标激活模式退出。模式设定单元800设定目标地址TRR_ADDR的值。
详细而言，模式设定单元800通过响应于MRS设定码SETTING或目标激活命令TRR_CMD而激活模式使能信号TRR_EN来使半导体存储装置80进入目标激活模式。模式设定单元800通过响应于模式退出信号TRR_EXIT的激活而去激活模式使能信号TRR_EN来使半导体存储装置80从目标激活模式退出。此外，模式设定单元800通过被输入代表目标地址TRR_ADDR的值的选用信号来设定目标地址TRR_ADDR的值。举例而言，模式设定单元800通过被输入经由地址输入单元810从存储器控制器70施加的源地址IN_ADDR的部分设定码SETTING来判断目标地址TRR_ADDR的值。
即，在目标激活模式期间，模式使能信号TRR_EN维持激活状态。相反，在从目标激活模式退出之后，模式使能信号TRR_EN维持去激活状态。即使进入目标激活模式时，也可执行半导体存储装置80的一般操作。即，即使进入目标激活模式时，也可在没有限制的情况下执行半导体存储装置80的一般操作，诸如数据读取/写入。这是因为当经由地址输入单元810施加的源地址IN_ADDR在目标激活模式期间不具有目标地址TRR_ADDR的值时，行控制单元820不能执行目标激活操作。
模式设定单元800包括命令模式设定部802和/或MRS模式设定部804。即，模式设定单元800可仅包括命令模式设定部802、可仅包括MRS模式设定部804、或可包括命令模式设定部802和MRS模式设定部804两者。命令模式设定部802响应于目标激活命令TRR_CMD而使半导体存储装置80进入目标激活模式/从目标激活模式退出。MRS模式设定部804响应于MRS设定码SETTING而使半导体存储装置80进入目标激活模式或从目标激活模式退出。
MRS模式设定部804使用MRS设定码SETTING来执行判断是否激活模式使能信号TRR_EN的操作和判断目标地址TRR_ADDR的值的操作以用于控制进入目标激活模式，所述MRS设定码SETTING对应于经由地址输入单元810施加的源地址IN_ADDR的特定比特。MRS模式设定部804响应于经由地址输入单元810施加的源地址IN_ADDR的MRS设定码SETTING而执行判断是否激活模式使能信号TRR_EN的操作和判断目标地址TRR_ADDR的值的操作，以及响应于模式退出信号TRR_EXIT而执行判断是否去激活模式使能信号TRR_EN的操作。
命令模式设定部802使用从存储器控制器70施加的目标激活命令TRR_CMD来执行判断是否激活模式使能信号TRR_EN的操作以用于控制进入目标激活模式，以及使用MRS设定码SETTING来判断目标地址TRR_ADDR的值的操作。即，命令模式设定部802响应于目标激活命令TRR_CMD而执行判断是否激活模式使能信号TRR_EN的操作、使用MRS设定码SETTING来执行判断目标地址TRR_ADDR的值的操作、以及响应于模式退出信号TRR_EXIT而执行判断是否去激活模式使能信号TRR_EN的操作。
地址输入单元810可缓冲从存储器控制器70施加的地址信号ADDRs，且产生源地址IN_ADDR。用于参考，源地址IN_ADDR可包括多个比特，且可将源地址IN_ADDR的这些比特当中的特定比特施加至模式设定单元800作为MRS设定码SETTING。源地址IN_ADDR的这些比特当中的要用作MRS设定码SETTING的特定比特的判断可由设计者改变。
行控制单元820可在目标激活模式期间顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1。
详细而言，在目标激活模式期间，每当激活命令ACT_CMD和目标地址TRR_ADDR被施加时，行控制单元820顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1。当经由地址输入单元810输入源地址IN_ADDR中的具有目标地址TRR_ADDR的值的地址时，行控制单元820不仅顺序地激活和预充电目标字线WLL而且还激活和预充电两个相邻字线WLL+1和WLL-1。
可响应于激活命令ACT_CMD和目标地址TRR_ADDR从存储器控制器70的重复施加而以预定顺序执行用于顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1的操作。举例而言，可以如下方式执行操作：响应于激活命令ACT_CMD和目标地址TRR_ADDR的第一次施加而首先激活和预充电目标字线WLL，响应于激活命令ACT_CMD和目标地址TRR_ADDR的第二次施加而激活和预充电相邻字线WLL-1，以及响应于激活命令ACT_CMD和目标地址TRR_ADDR的第三次施加而激活和预充电相邻字线WLL+1。
可在激活命令ACT_CMD和目标地址TRR_ADDR从存储器控制器70第一次被施加之后以自动判断的顺序来执行用于顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1的操作。举例而言，可以如下方式执行操作：响应于激活命令ACT_CMD和目标地址TRR_ADDR的第一次施加而首先激活和预充电目标字线WLL，响应于目标字线WLL的预充电而激活和预充电相邻字线WLL-1，以及响应于字线WLL-1的预充电而激活和预充电相邻字线WLL+1。
在目标激活模式期间，每当施加激活命令ACT_CMD和正常地址NM时，行控制单元820激活和预充电字线WL1、WL2…WLK当中的正常字线WLNM。除目标激活操作以外，当在目标激活模式期间经由地址输入单元810施加的地址是正常地址NM时，行控制单元820激活和预充电正常字线WLNM。
每当从目标激活模式退出之后施加激活命令ACT_CMD和源地址IN_ADDR时，行控制单元820激活和预充电字线WL1、WL2...WLK当中的对应于源地址IN_ADDR的字线。在从目标激活模式退出之后，行控制单元820激活和预充电与对应源地址IN_ADDR相对应的字线，不管经由地址输入单元810施加的地址是否具有目标地址TRR_ADDR的值。
模式退出控制单元840可在目标激活模式期间对由行控制单元820进行的激活（或激活-预充电）操作的数目计数，且判断是否激活模式退出信号TRR_EXIT。即，当在目标激活模式期间对由行控制单元820进行的激活操作的数目计数而获取的数目达到预定数目时，模式退出控制单元840激活模式退出控制单元840，使得模式设定单元800可去激活模式使能信号TRR_EN，由此允许半导体存储装置80从目标激活模式退出。
详细而言，模式退出控制单元840在目标激活模式期间并不对由行控制单元820进行的所有激活操作的数目计数。即，模式退出控制单元840仅对由行控制单元820激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1的操作的数目计数，而不对由行控制单元820激活和预充电正常字线WLNM的操作的数目计数。在模式退出控制单元840有区别性地对行控制单元820的激活操作的数目计数时，当计数的次数达到3时，模式退出控制单元840激活模式退出信号TRR_EXIT。由于行控制单元820顺序地激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1，因此模式退出控制单元840检测行控制单元820是否已激活和预充电目标字线WLL和两个相邻字线WLL+1和WLL-1中的每个，且判断是否激活模式退出信号TRR_EXIT。
目标地址锁存器830可在目标激活模式期间储存目标地址TRR_ADDR。储存在目标地址锁存器830中的目标地址TRR_ADDR是目标地址的值，其由模式设定单元800产生。
地址判断单元850可在目标激活模式期间比较储存在目标地址锁存器830中的目标地址TRR_ADDR的值与源地址IN_ADDR的值，且判断源地址IN_ADDR是否具有目标地址TRR_ADDR的值。经由地址判断单元850判断源地址IN_ADDR是否具有目标地址TRR_ADDR的值而获取的结果ACT_TRR可控制模式退出控制单元840的操作。
源地址锁存器880可储存经由地址输入单元810施加的源地址IN_ADDR。储存在源地址锁存器880中的源地址IN_ADDR传送至地址判断单元850和行控制单元820。
刷新操作控制单元860可基于刷新命令REF_CMD和模式使能信号TRR_EN而控制行控制单元820用于一般刷新操作。根据半导体存储装置80的操作或类型，可以将储存在源地址锁存器880中的源地址IN_ADDR用作刷新地址。在此情况下，如果在目标激活模式期间不限制源地址IN_ADDR作为刷新地址的使用，则不能正常执行目标激活操作。举例而言，由于一般刷新操作可被设定成具有比目标激活操作更高的优先级，因此储存在源地址锁存器880中的源地址IN_ADDR可能不用于目标激活操作中，而是可用于一般刷新操作中，且因此不能正常执行目标激活操作。
因此，刷新操作控制单元860（其作为使用储存在源地址锁存器880中的源地址IN_ADDR作为刷新地址的半导体存储装置中所需的组成元件）可防止在目标激活模式期间执行一般刷新操作。即，在不使用储存在源地址锁存器880中的源地址IN_ADDR作为刷新地址的半导体存储装置中可省略刷新操作控制单元860。
图8说明根据本发明的实施例的半导体存储装置的时序图。
参考图8，当通过MRS设定或预设命令以逻辑高电平激活模式使能信号TRR_EN时，半导体存储装置进入目标激活模式。随着进入目标激活模式，从目标地址计数器342输出的计数信号CNT_TRR<0:3>的初始化比特CNT_TRR<0>以逻辑高电平被激活。
在进入目标激活模式之后，每当与激活命令ACT_CMD一起施加的源地址IN_ADDR具有目标地址TRR_ADDR的值L时，地址判断单元350和850的输出信号ACT_TRR从逻辑低电平激活到逻辑高电平。当地址判断单元350和850的输出信号ACT_TRR被激活至逻辑高电平时，从目标地址计数器342输出的计数信号CNT_TRR<0:3>的第一比特CNT_TRR<1>、第二比特CNT_TRR<2>和第三比特CNT_TRR<3>被顺序地激活。随着计数信号CNT_TRR<0:3>的第一比特CNT_TRR<1>、第二比特CNT_TRR<2>和第三比特CNT_TRR<3>被顺序地激活，目标字线WLL和两个相邻字线WLL+1和WLL-1被顺序地激活和预充电。
详细而言，由于当第一激活命令1ST ACT_CMD被施加时源地址IN_ADDR具有目标地址TRR_ADDR的值L，因此目标字线WLL被激活和预充电。在目标字线WLL被激活和预充电的周期期间，地址选择部322选择相邻于目标地址TRR_ADDR的值L的两个选择地址SEL_ADDR（即，L+1和L-1）当中的一个地址L+1。响应于当第一激活命令1ST ACT_CMD被施加时源地址IN_ADDR具有目标地址TRR_ADDR的值L，地址判断单元350和850的输出信号ACT_TRR从逻辑低电平激活至逻辑高电平，相应地，从目标地址计数器342输出的计数信号CNT_TRR<0:3>的初始化比特CNT_TRR<0>以逻辑低电平被去激活且计数信号CNT_TRR<0:3>的第一比特CNT_TRR<1>以逻辑高电平被激活。激活至逻辑高电平的地址判断单元350和850的输出信号ACT_TRR在第一激活命令1ST ACT_CMD的输入结束时的时间点被去激活至逻辑低电平。
由于当第二激活命令2ND ACT_CMD被施加时源地址IN_ADDR具有目标地址TRR_ADDR的值L，因此与当响应于第一激活命令1ST ACT_CMD而激活和预充电目标地址TRR_ADDR时由地址选择部322选择的地址L+1相对应的相邻字线WLL+1被激活和预充电。在相邻于目标字线WLL的第一相邻字线WLL+1被激活和预充电的周期期间，地址选择部322选择相邻于目标地址TRR_ADDR的值L的两个选择地址L+1和L-1当中的未被选择的剩余一个地址L-1。响应于当第二激活命令2ND ACT_CMD被施加时源地址IN_ADDR具有目标地址TRR_ADDR的值L，地址判断单元350和850的输出信号ACT_TRR从逻辑低电平激活至逻辑高电平，相应地，从目标地址计数器342输出的计数信号CNT_TRR<0:3>的第一比特CNT_TRR<1>以逻辑低电平被去激活，且计数信号CNT_TRR<0:3>的第二比特CNT_TRR<2>以逻辑高电平被激活。激活至逻辑高电平的地址判断单元350和850的输出信号ACT_TRR在第二激活命令2NDACT_CMD的输入结束时的时间点被去激活至逻辑低电平。
由于当第三激活命令3RD ACT_CMD被施加时源地址IN_ADDR具有目标地址TRR_ADDR的值L，因此与当响应于第二激活命令2ND ACT_CMD而激活和预充电相邻于目标地址TRR_ADDR的第一相邻字线WLL+1时由地址选择部322选择的地址L-1相对应的相邻字线WLL-1被激活和预充电。在相邻于目标字线WLL的第二相邻字线WLL-1被激活和预充电的周期期间，地址选择部322选择相邻于目标地址TRR_ADDR的值L的两个选择地址L+1和L-1当中的未被选择的剩余一个地址L+1。用于参考，虽然可看出由地址选择部322选择的地址L+1对应于地址L+1（当响应于第一激活命令1STACT_CMD而将目标字线WLL激活和预充电时其已经被选择），但这是因为能够由地址选择部322选择的地址的数目仅为2且因此不存在额外地址来选择。在此情况下，被选定的地址不具有实质意义，这是因为其不用于在从目标激活模式退出之后激活和预充电字线。响应于当第三激活命令3RD ACT_CMD被施加时源地址IN_ADDR具有目标地址TRR_ADDR的值L，地址判断单元350和850的输出信号ACT_TRR从逻辑低电平激活至逻辑高电平，相应地，从目标地址计数器342输出的计数信号CNT_TRR<0:3>的第二比特CNT_TRR<2>以逻辑低电平被去激活且计数信号CNT_TRR<0:3>的第三比特CNT_TRR<3>以逻辑高电平被激活。
由于从目标地址计数器342输出的计数信号CNT_TRR<0:3>的第三比特CNT_TRR<3>至逻辑高电平的激活是指模式退出信号TRR_EXIT的激活，因此模式使能信号TRR_EN对应地被去激活至逻辑低电平，且半导体装置从目标激活模式退出。
尽管当第四激活命令4TH ACT_CMD被施加时源地址IN_ADDR具有目标地址TRR_ADDR的值L，但由于模式使能信号TRR_EN被去激活至逻辑低电平以从目标激活模式退出，因此除激活和预充电对应于源地址IN_ADDR的字线WL外，不由于源地址IN_ADDR具有目标地址TRR_ADDR的值L而执行额外操作。
根据上文所说明的实施例，可以将连接至与具有大量激活次数（或高激活频率）的字线相邻的字线的存储器单元刷新，由此实质上防止所述存储器单元的数据由于字线干扰而劣化。
此外，根据所述实施例，可在不被施加单独的地址的情况下刷新连接至与具有大量激活次数（或高激活频率）的字线相邻的字线的存储器单元，由此缩短防止所述存储器单元的数据由于字线干扰而劣化所需的时间。
尽管已出于说明性目的阐述了各种实施例，但本领域技术人员将明白，可在不脱离以下权利要求所限定的本发明的精神和范围的情况下做出各种改变和修改。
举例而言，上文所阐述的实施例中所示例的逻辑门和晶体管的位置和种类应根据输入至其的信号的极性而不同地实现。
通过以上实施例可以看出，本申请提供了以下的技术方案。
1.一种半导体存储装置，包括：
多个字线，所述多个字线中的每个连接至多个存储器单元；
行控制单元，适于在目标激活模式期间顺序地激活和预充电与目标地址相对应的字线和预定N数目个相邻字线；以及
模式退出控制单元，适于在所述目标激活模式期间对由所述行控制单元进行的激活操作的数目计数，以判断是否从所述目标激活模式退出。
2.如技术方案1所述的半导体存储装置，其中，所述半导体存储装置通过模式寄存器组设定或预设命令进入所述目标激活模式。
3.如技术方案1所述的半导体存储装置，其中，用于选择所述字线的源地址在所述目标激活模式期间对应于所述目标地址，以及在进入所述目标激活模式时对应于正常地址。
4.如技术方案3所述的半导体存储装置，
其中，在所述目标激活模式期间，当所述目标地址与激活命令一起被施加时，所述行控制单元顺序地激活和预充电所述目标字线和所述N数目个相邻字线，
其中，在所述目标激活模式期间，当所述正常地址与所述激活命令一起被施加时，所述行控制单元激活和预充电对应于所述正常地址的字线，以及
其中，在从所述目标激活模式退出之后，当所述源地址与所述激活命令一起被施加时，所述行控制单元激活和预充电对应于所述源地址的字线。
5.如技术方案4所述的半导体存储装置，其中，在所述目标激活模式期间，所述模式退出控制单元对由所述行控制单元进行的所述目标字线和所述N数目个相邻字线的激活操作的数目计数，而不对由所述行控制单元进行的与所述正常地址相对应的字线的激活操作的数目计数，以及当计数数目达到N+1时使所述半导体存储装置从所述目标激活模式退出。
6.如技术方案3所述的半导体存储装置，还包括：
地址输入单元，适于接收所述源地址，所述源地址从外部施加；
目标地址锁存器，适于在所述目标激活模式期间储存所述目标地址；以及
地址判断单元，适于在所述目标激活模式期间判断施加至所述地址输入单元的所述源地址的值是否对应于所述目标地址的值。
7.如技术方案6所述的半导体存储装置，其中，所述模式退出控制单元包括：
目标地址计数器，适于在所述目标激活模式期间基于所述地址判断单元的操作来对所述源地址的值对应于所述目标地址的值的次数计数；以及
模式退出信号输出部，适于在所述目标地址计数器的计数数目达到N+1时激活模式退出信号。
8.如技术方案6所述的半导体存储装置，其中，所述行控制单元包括：
地址选择部，适于在所述目标激活模式期间，当所述地址判断单元判断出所述源地址的值对应于所述目标地址的值时，顺序地选择具有所述目标地址的值的相邻值的N数目个地址；以及
行驱动部，适于在所述目标激活模式期间，响应于激活命令而顺序地激活和预充电对应于所述目标地址和由所述地址选择部选择的所述N数目个地址的字线。
9.如技术方案8所述的半导体存储装置，
其中，当在所述目标激活模式期间与所述激活命令一起第一次被施加的所述源地址具有所述目标地址的值时，所述地址选择部选择所述N数目个地址，且所述行驱动部激活和预充电对应于所述目标地址的字线，以及
其中，当对应于所述目标地址的字线被激活和预充电之后与所述激活命令一起被施加的所述源地址具有所述目标地址的值时，所述行驱动部顺序地激活和预充电对应于由所述地址选择部选择的所述N数目个地址的字线。
10.如技术方案6所述的半导体存储装置，还包括：
源地址锁存器，适于储存从所述地址输入单元施加的所述源地址；以及
刷新操作控制单元，适于在所述源地址锁存器中储存的地址用作一般刷新操作中的刷新地址的情况下，防止在所述目标激活模式期间执行所述一般刷新操作。
11.如技术方案8所述的半导体存储装置，其中，所述地址选择部选择分别对应于至少两个相邻字线的至少两个地址作为所述N数目个地址，所述至少两个相邻字线在对应于所述目标地址的字线的两侧相邻安置。
12.一种存储系统，包括：
存储器控制器，适于传输用于进入目标激活模式的模式寄存器组设定信号或目标激活命令、用于执行激活和预充电操作的激活和预充电命令，以及用于选择字线的源地址，其中，所述源地址被分类为激活-预充电历史满足预定条件的目标地址以及激活-预充电历史不满足所述预定条件的正常地址；以及
半导体存储装置，适于响应于所述模式寄存器组设定信号或所述目标激活命令而进入所述目标激活模式、在所述目标激活模式期间顺序地激活和预充电与所述目标地址相对应的目标字线和预定N数目个相邻字线、以及通过对激活操作的数目计数而从所述目标激活模式退出。
13.如技术方案12所述的存储系统，其中，所述存储器控制器包括：
地址检测单元，适于在所述源地址与激活命令一起被传输至所述半导体存储装置的次数至少是参考次数时将所述源地址检测为所述目标地址，以及在所述源地址与所述激活命令一起被传输至所述半导体存储装置的次数小于所述参考次数时将所述源地址检测为所述正常地址；
命令发生单元，适于产生所述激活和预充电命令，以及基于所述地址检测单元的输出信号来产生所述目标激活命令；以及
地址发生单元，适于产生所述源地址，以及基于所述地址检测单元的输出信号来产生所述模式寄存器组设定信号。
14.如技术方案12所述的存储系统，其中，所述半导体存储装置包括：
行控制单元，适于在所述目标激活模式期间顺序地激活和预充电与所述目标地址对应的字线和所述N数目个相邻字线；以及
模式退出控制单元，适于在所述目标激活模式期间对由所述行控制单元进行的激活操作的数目计数，以判断是否从所述目标激活模式退出。
15.如技术方案14所述的存储系统，
其中，在所述目标激活模式期间，当所述目标地址与激活命令一起被施加时，所述行控制单元顺序地激活和预充电所述目标字线和所述N数目个相邻字线，
其中，在所述目标激活模式期间，当所述正常地址与所述激活命令一起被施加时，所述行控制单元激活和预充电对应于所述正常地址的字线，以及
其中，在从所述目标激活模式退出之后，当所述源地址与所述激活命令一起被施加时，所述行控制单元激活和预充电对应于所述源地址的字线。
16.如技术方案15所述的存储系统，其中，在所述目标激活模式期间，所述模式退出控制单元对由所述行控制单元进行的所述目标字线和所述N数目个相邻字线的激活操作的数目计数，而不对由所述行控制单元进行的与所述正常地址相对应的字线的激活操作的数目计数，以及当计数数目达到N+1时，使所述半导体存储装置从所述目标激活模式退出。
17.如技术方案14所述的存储系统，其中，所述半导体存储装置还包括：
地址输入单元，适于接收所述源地址，所述源地址从所述存储器控制器传输；
目标地址锁存器，适于在所述目标激活模式期间储存所述目标地址；以及
地址判断单元，适于在所述目标激活模式期间判断施加至所述地址输入单元的所述源地址的值是否对应于所述目标地址的值。
18.如技术方案17所述的存储系统，其中，所述模式退出控制单元包括：
目标地址计数器，适于在所述目标激活模式期间基于所述地址判断单元的操作来对所述源地址的值对应于所述目标地址的值的次数计数；以及
模式退出操作部，适于在所述目标地址计数器的计数数目达到N+1时，使所述半导体存储装置从所述目标激活模式退出。
19.如技术方案17所述的存储系统，其中，所述行控制单元包括：
地址选择部，适于在所述目标激活模式期间，当所述地址判断单元判断出所述源地址的值对应于所述目标地址的值时，顺序地选择具有所述目标地址的值的相邻值的N数目个地址；以及
行驱动部，适于在所述目标激活模式期间，响应于激活命令而顺序地激活和预充电与所述目标地址和由所述地址选择部选择的所述N数目个地址相对应的字线。
20.如技术方案19所述的存储系统，
其中，当在所述目标激活模式期间与所述激活命令一起第一次被施加的所述源地址具有所述目标地址的值时，所述地址选择部选择所述N数目个地址，并且所述行驱动部激活和预充电与所述目标地址相对应的字线，以及
其中，当与所述目标地址相对应的字线被激活和预充电之后与所述激活命令一起被施加的所述源地址具有所述目标地址的值时，所述行驱动部顺序地激活和预充电与所述地址选择部选择的所述N数目个地址相对应的字线。
21.如技术方案17所述的存储系统，其中，所述半导体存储装置还包括：
源地址锁存器，适于储存从所述地址输入单元施加的所述源地址；以及
刷新操作控制单元，适于在所述源地址锁存器中储存的地址用作一般刷新操作中的刷新地址的情况下，防止在所述目标激活模式期间执行所述一般刷新操作。
22.如技术方案19所述的存储系统，其中，所述地址选择部选择分别对应于至少两个相邻字线的至少两个地址作为所述N数目个地址，所述至少两个相邻字线在对应于所述目标地址的字线的两侧相邻安置。

Claims (22)

1.一种半导体存储装置，包括：
多个字线，所述多个字线中的每个连接至多个存储器单元；
行控制单元，适于在目标激活模式期间顺序地激活和预充电与目标地址相对应的字线和预定N数目个相邻字线；以及
模式退出控制单元，适于在所述目标激活模式期间对由所述行控制单元进行的激活操作的数目计数，以判断是否从所述目标激活模式退出，
其中，用于选择字线的源地址被分类为激活-预充电历史满足预定条件的目标地址和激活-预充电历史不满足所述预定条件的正常地址。
2.如权利要求1所述的半导体存储装置，其中，所述半导体存储装置通过模式寄存器组设定或预设命令进入所述目标激活模式。
3.如权利要求1所述的半导体存储装置，其中，用于选择所述字线的所述源地址在所述目标激活模式期间对应于所述目标地址，以及在进入所述目标激活模式时对应于所述正常地址。
4.如权利要求3所述的半导体存储装置，
其中，在所述目标激活模式期间，当所述目标地址与激活命令一起被施加时，所述行控制单元顺序地激活和预充电目标字线和所述N数目个相邻字线，
其中，在所述目标激活模式期间，当所述正常地址与所述激活命令一起被施加时，所述行控制单元激活和预充电对应于所述正常地址的字线，以及
其中，在从所述目标激活模式退出之后，当所述源地址与所述激活命令一起被施加时，所述行控制单元激活和预充电对应于所述源地址的字线。
5.如权利要求4所述的半导体存储装置，其中，在所述目标激活模式期间，所述模式退出控制单元对由所述行控制单元进行的所述目标字线和所述N数目个相邻字线的激活操作的数目计数，而不对由所述行控制单元进行的与所述正常地址相对应的字线的激活操作的数目计数，以及当计数数目达到N+1时使所述半导体存储装置从所述目标激活模式退出。
6.如权利要求3所述的半导体存储装置，还包括：
地址输入单元，适于接收所述源地址，所述源地址从外部施加；
目标地址锁存器，适于在所述目标激活模式期间储存所述目标地址；以及
地址判断单元，适于在所述目标激活模式期间判断施加至所述地址输入单元的所述源地址的值是否对应于所述目标地址的值。
7.如权利要求6所述的半导体存储装置，其中，所述模式退出控制单元包括：
目标地址计数器，适于在所述目标激活模式期间基于所述地址判断单元的操作来对所述源地址的值对应于所述目标地址的值的次数计数；以及
模式退出信号输出部，适于在所述目标地址计数器的计数数目达到N+1时激活模式退出信号。
8.如权利要求6所述的半导体存储装置，其中，所述行控制单元包括：
地址选择部，适于在所述目标激活模式期间，当所述地址判断单元判断出所述源地址的值对应于所述目标地址的值时，顺序地选择具有所述目标地址的值的相邻值的N数目个地址；以及
行驱动部，适于在所述目标激活模式期间，响应于激活命令而顺序地激活和预充电对应于所述目标地址和由所述地址选择部选择的所述N数目个地址的字线。
9.如权利要求8所述的半导体存储装置，
其中，当在所述目标激活模式期间与所述激活命令一起第一次被施加的所述源地址具有所述目标地址的值时，所述地址选择部选择所述N数目个地址，且所述行驱动部激活和预充电对应于所述目标地址的字线，以及
其中，当对应于所述目标地址的字线被激活和预充电之后与所述激活命令一起被施加的所述源地址具有所述目标地址的值时，所述行驱动部顺序地激活和预充电对应于由所述地址选择部选择的所述N数目个地址的字线。
10.如权利要求6所述的半导体存储装置，还包括：
源地址锁存器，适于储存从所述地址输入单元施加的所述源地址；以及
刷新操作控制单元，适于在所述源地址锁存器中储存的地址用作刷新操作中的刷新地址的情况下，防止在所述目标激活模式期间执行所述刷新操作。
11.如权利要求8所述的半导体存储装置，其中，所述地址选择部选择分别对应于至少两个相邻字线的至少两个地址作为所述N数目个地址，所述至少两个相邻字线在对应于所述目标地址的字线的两侧相邻安置。
12.一种存储系统，包括：
存储器控制器，适于传输用于进入目标激活模式的模式寄存器组设定信号或目标激活命令、用于执行激活和预充电操作的激活和预充电命令，以及用于选择字线的源地址，其中，所述源地址被分类为激活-预充电历史满足预定条件的目标地址以及激活-预充电历史不满足所述预定条件的正常地址；以及
半导体存储装置，适于响应于所述模式寄存器组设定信号或所述目标激活命令而进入所述目标激活模式、在所述目标激活模式期间顺序地激活和预充电与所述目标地址相对应的目标字线和预定N数目个相邻字线、以及通过对激活操作的数目计数而从所述目标激活模式退出。
13.如权利要求12所述的存储系统，其中，所述存储器控制器包括：
地址检测单元，适于在所述源地址与激活命令一起被传输至所述半导体存储装置的次数至少是参考次数时将所述源地址检测为所述目标地址，以及在所述源地址与所述激活命令一起被传输至所述半导体存储装置的次数小于所述参考次数时将所述源地址检测为所述正常地址；
命令发生单元，适于产生所述激活和预充电命令，以及基于所述地址检测单元的输出信号来产生所述目标激活命令；以及
地址发生单元，适于产生所述源地址，以及基于所述地址检测单元的输出信号来产生所述模式寄存器组设定信号。
14.如权利要求12所述的存储系统，其中，所述半导体存储装置包括：
行控制单元，适于在所述目标激活模式期间顺序地激活和预充电与所述目标地址对应的字线和所述N数目个相邻字线；以及
模式退出控制单元，适于在所述目标激活模式期间对由所述行控制单元进行的激活操作的数目计数，以判断是否从所述目标激活模式退出。
15.如权利要求14所述的存储系统，
其中，在所述目标激活模式期间，当所述目标地址与激活命令一起被施加时，所述行控制单元顺序地激活和预充电所述目标字线和所述N数目个相邻字线，
其中，在所述目标激活模式期间，当所述正常地址与所述激活命令一起被施加时，所述行控制单元激活和预充电对应于所述正常地址的字线，以及
其中，在从所述目标激活模式退出之后，当所述源地址与所述激活命令一起被施加时，所述行控制单元激活和预充电对应于所述源地址的字线。
16.如权利要求15所述的存储系统，其中，在所述目标激活模式期间，所述模式退出控制单元对由所述行控制单元进行的所述目标字线和所述N数目个相邻字线的激活操作的数目计数，而不对由所述行控制单元进行的与所述正常地址相对应的字线的激活操作的数目计数，以及当计数数目达到N+1时，使所述半导体存储装置从所述目标激活模式退出。
17.如权利要求14所述的存储系统，其中，所述半导体存储装置还包括：
地址输入单元，适于接收所述源地址，所述源地址从所述存储器控制器传输；
目标地址锁存器，适于在所述目标激活模式期间储存所述目标地址；以及
地址判断单元，适于在所述目标激活模式期间判断施加至所述地址输入单元的所述源地址的值是否对应于所述目标地址的值。
18.如权利要求17所述的存储系统，其中，所述模式退出控制单元包括：
目标地址计数器，适于在所述目标激活模式期间基于所述地址判断单元的操作来对所述源地址的值对应于所述目标地址的值的次数计数；以及
模式退出操作部，适于在所述目标地址计数器的计数数目达到N+1时，使所述半导体存储装置从所述目标激活模式退出。
19.如权利要求17所述的存储系统，其中，所述行控制单元包括：
地址选择部，适于在所述目标激活模式期间，当所述地址判断单元判断出所述源地址的值对应于所述目标地址的值时，顺序地选择具有所述目标地址的值的相邻值的N数目个地址；以及
行驱动部，适于在所述目标激活模式期间，响应于激活命令而顺序地激活和预充电与所述目标地址和由所述地址选择部选择的所述N数目个地址相对应的字线。
20.如权利要求19所述的存储系统，
其中，当在所述目标激活模式期间与所述激活命令一起第一次被施加的所述源地址具有所述目标地址的值时，所述地址选择部选择所述N数目个地址，并且所述行驱动部激活和预充电与所述目标地址相对应的字线，以及
其中，当与所述目标地址相对应的字线被激活和预充电之后与所述激活命令一起被施加的所述源地址具有所述目标地址的值时，所述行驱动部顺序地激活和预充电与所述地址选择部选择的所述N数目个地址相对应的字线。
21.如权利要求17所述的存储系统，其中，所述半导体存储装置还包括：
源地址锁存器，适于储存从所述地址输入单元施加的所述源地址；以及
刷新操作控制单元，适于在所述源地址锁存器中储存的地址用作刷新操作中的刷新地址的情况下，防止在所述目标激活模式期间执行所述刷新操作。
22.如权利要求19所述的存储系统，其中，所述地址选择部选择分别对应于至少两个相邻字线的至少两个地址作为所述N数目个地址，所述至少两个相邻字线在对应于所述目标地址的字线的两侧相邻安置。
CN201410093664.7A 2013-06-17 2014-03-13 半导体存储装置和包括其的存储系统 Active CN104240745B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130069152A KR102075665B1 (ko) 2013-06-17 2013-06-17 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
KR10-2013-0069152 2013-06-17

Publications (2)

Publication Number Publication Date
CN104240745A CN104240745A (zh) 2014-12-24
CN104240745B true CN104240745B (zh) 2018-04-20

Family

ID=52019095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410093664.7A Active CN104240745B (zh) 2013-06-17 2014-03-13 半导体存储装置和包括其的存储系统

Country Status (4)

Country Link
US (1) US9202549B2 (zh)
KR (1) KR102075665B1 (zh)
CN (1) CN104240745B (zh)
TW (1) TWI602195B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102168115B1 (ko) * 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
TWI515550B (zh) * 2014-08-27 2016-01-01 緯創資通股份有限公司 晶片裝置及其電子系統
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US10223311B2 (en) 2015-03-30 2019-03-05 Samsung Electronics Co., Ltd. Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system
KR20160138690A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 메모리 장치
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102420640B1 (ko) 2016-03-17 2022-07-15 에스케이하이닉스 주식회사 반도체장치
KR102647420B1 (ko) * 2016-10-06 2024-03-14 에스케이하이닉스 주식회사 반도체장치
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180072314A (ko) 2016-12-21 2018-06-29 에스케이하이닉스 주식회사 반도체장치
KR20180075761A (ko) * 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
KR20180102267A (ko) * 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11152050B2 (en) * 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10943637B2 (en) * 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
KR20200116814A (ko) * 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11646066B2 (en) * 2019-12-16 2023-05-09 Etron Technology, Inc. Memory controller and related memory
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211653A (zh) * 2006-12-26 2008-07-02 尔必达存储器株式会社 半导体存储器件、半导体器件、存储系统和刷新控制方法
CN101833996A (zh) * 2009-03-10 2010-09-15 三星电子株式会社 非易失性存储设备及其读取方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882215B1 (en) * 1994-01-21 2005-04-19 Samsung Electronics Co., Ltd. Substrate bias generator in semiconductor memory device
JP2001291832A (ja) * 2000-04-07 2001-10-19 Nec Microsystems Ltd 半導体メモリ装置
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP4534141B2 (ja) * 2005-02-09 2010-09-01 エルピーダメモリ株式会社 半導体記憶装置
US7170808B2 (en) * 2005-03-25 2007-01-30 Infineon Technologies Ag Power saving refresh scheme for DRAMs with segmented word line architecture
US7266032B2 (en) * 2005-09-30 2007-09-04 Infineon Technologies Ag Memory device having low Vpp current consumption
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
KR100735024B1 (ko) 2005-12-29 2007-07-03 삼성전자주식회사 반도체 장치의 어드레스 변환기 및 반도체 메모리 장치
JP5344016B2 (ja) * 2011-09-27 2013-11-20 株式会社デンソー 車両存在通報装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211653A (zh) * 2006-12-26 2008-07-02 尔必达存储器株式会社 半导体存储器件、半导体器件、存储系统和刷新控制方法
CN101833996A (zh) * 2009-03-10 2010-09-15 三星电子株式会社 非易失性存储设备及其读取方法

Also Published As

Publication number Publication date
TW201501133A (zh) 2015-01-01
US9202549B2 (en) 2015-12-01
KR102075665B1 (ko) 2020-02-10
KR20140146434A (ko) 2014-12-26
US20140369109A1 (en) 2014-12-18
CN104240745A (zh) 2014-12-24
TWI602195B (zh) 2017-10-11

Similar Documents

Publication Publication Date Title
CN104240745B (zh) 半导体存储装置和包括其的存储系统
CN106710621B (zh) 刷新控制电路及包括其的存储器件
CN104376867B (zh) 存储器和包括存储器的存储器系统
US10916314B2 (en) Non-volatile memory device and a read method thereof
CN105679359B (zh) 半导体存储器件
CN104376868B (zh) 存储器和包括其的存储器系统
CN106128498A (zh) 半导体存储器件
WO2020232128A1 (en) Apparatuses, systems, and methods for a content addressable memory cell
US8625376B2 (en) Semiconductor memory device and method of operation the same
CN105825883A (zh) 智能刷新器件
CN109727624A (zh) 具有双单元模式的存储器件及其刷新方法
KR102514521B1 (ko) 페이지 버퍼를 포함하는 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법
CN104347108A (zh) 存储器、包括其的存储系统以及操作存储器的方法
CN102568595B (zh) 半导体存储器件及其操作方法
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
JP2006260711A (ja) 半導体記憶装置
KR102003851B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
CN109243507A (zh) 页缓冲器、感测存储单元的方法以及非易失性存储器件
US8625354B2 (en) Semiconductor memory device and method of programming the same
CN106057232A (zh) 半导体存储器件
US8687423B2 (en) Nonvolatile memory device and method of operating the same
CN103456369B (zh) 修复控制电路和使用修复控制电路的半导体集成电路
US20120063237A1 (en) Nonvolatile memory device and method of operating the same
US20140185387A1 (en) Semiconductor memory device and method of operating the same
CN105427883A (zh) 用于三维与非门高速缓存的预读方法及写入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant