CN106057232A - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN106057232A
CN106057232A CN201510926366.6A CN201510926366A CN106057232A CN 106057232 A CN106057232 A CN 106057232A CN 201510926366 A CN201510926366 A CN 201510926366A CN 106057232 A CN106057232 A CN 106057232A
Authority
CN
China
Prior art keywords
address
wordline
refresh
intelligence
adaptable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510926366.6A
Other languages
English (en)
Other versions
CN106057232B (zh
Inventor
朱鲁根
金度鸿
金载镒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106057232A publication Critical patent/CN106057232A/zh
Application granted granted Critical
Publication of CN106057232B publication Critical patent/CN106057232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种半导体存储器件可以包括：存储体，具有以预定地址间隔布置的多个字线；地址锁存单元，适用于储存与所述多个字线中的目标字线相对应的目标地址；以及刷新控制单元，适用于响应于智能刷新命令来基于目标地址对第一字线至第N字线执行刷新操作，第一字线至第N字线距离目标字线具有不同的地址间隔，其中，N是自然数。

Description

半导体存储器件
相关申请的交叉引用
本申请要求2015年4月6日提交的申请号为10-2015-0048457的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，更具体地，涉及一种用于执行刷新操作的半导体存储器件。
背景技术
半导体存储器件包括用于储存数据的多个存储体。多个存储体中的每个可以包括数以千万计的存储单元或更多。存储单元中的每个包括单元电容器和单元晶体管。半导体存储器件通过用于将电荷充电至单元电容器中或将电荷从单元电容器放电的操作来储存数据。除非单元电容器执行一些特定操作，否则储存在单元电容器中的电荷量在理想情况下需要保持恒定。然而，储存在单元电容器中的电荷的量可以由于与外围电路的电压差而改变。电荷可以从已经被充电的单元电容器流失，或者电荷可以被引入已经被放电的单元电容器中。如上所述，单元电容器的电荷量的变化意味着储存在单元电容器中的数据的变化。这意味着储存的数据丢失了。
半导体存储器件执行刷新操作以防止这种数据丢失。
随着处理技术的进步，半导体存储器件的集成度逐渐增大。半导体存储器件的集成度的增加也影响存储体的尺寸。存储体的尺寸的逐渐减小意味着存储单元之间的间隔减小。这意味着分别耦接至相邻存储单元的字线之间的间隔减小。随着相邻字线之间的间隔减小，出现新的问题。例如，在相邻字线之间产生耦合效应。如果在相邻字线之间产生这种耦合效应，则耦接至相邻字线的存储单元不能保持储存在其中的数据。即，丢失数据的风险增大。
为了防止这种问题，半导体存储器件只需要对存储体的所有存储单元执行刷新操作。即，刷新操作的数量可以被增大到能够防止数据丢失的程度。然而，如果刷新操作的数量增大，则半导体存储器件的操作效率下降。
发明内容
各种实施例针对一种能够控制刷新操作的半导体存储器件。
在实施例中，一种半导体存储器件可以包括：存储体，具有以预定地址间隔布置的多个字线；地址锁存单元，适用于储存与多个字线中的目标字线相对应的目标地址；以及刷新控制单元，适用于响应于智能刷新命令来基于目标地址对第一字线至第N字线执行刷新操作，第一字线至第N字线距离目标字线具有不同的地址间隔，其中，N是自然数。
半导体存储器件还可以包括字线驱动单元，字线驱动单元适用于基于刷新控制单元的控制来驱动第一字线至第N字线。
刷新控制单元可以包括：第一运算单元至第N运算单元，适用于通过分别将目标地址增大或减小不同的间隔来产生第一地址至第N地址；以及地址选择单元，适用于响应于智能刷新命令来选择性地输出第一地址至第N地址。
刷新控制单元还可以包括计数单元，计数单元适用于通过对智能刷新命令计数来产生用于控制地址选择单元的第一智能模式信号至第N智能模式信号。
地址选择单元可以分别响应于第一智能模式信号至第N智能模式信号来输出第一地址至第N地址。
N可以是自然数2，并且第一字线距离目标字线具有第一地址间隔，而第二字线距离目标字线具有比第一地址间隔大的第二地址间隔。
第一运算单元和第二运算单元可以通过分别将目标地址增大或减小第一地址间隔和第二地址间隔来产生第一地址和第二地址。
在实施例中，一种半导体存储器件可以包括：多个正常字线，以预定地址间隔来布置；多个冗余字线，以预定间隔来布置并且适用于修复所述多个正常字线；地址锁存单元，适用于储存与所述多个正常字线中的目标字线相对应的目标地址；刷新控制单元，适用于在第一智能刷新模式和第二智能刷新模式中，基于目标地址来对第一字线和第二字线执行刷新操作，第一字线和第二字线以距离目标字线的不同的第一地址间隔和第二地址间隔来布置；地址发生单元，适用于在第一智能刷新模式和第二智能刷新模式中分别产生与第一字线和第二字线相对应的第一地址和第二地址；熔丝单元，适用于储存关于修复目标地址的信息；以及字线驱动单元，适用于将关于修复目标地址的信息与第一地址和第二地址进行比较，以及驱动所述多个正常字线或所述多个冗余字线。
刷新控制单元可以在第一智能刷新模式中对第一字线执行刷新操作以及在第二智能刷新模式中对第二字线和目标字线执行刷新操作。
地址发生单元可以在第一智能刷新模式中输出第一地址以及在第二智能刷新模式中输出第二地址和目标地址。
熔丝单元可以将修复目标地址与距离修复目标地址具有编程间隔的地址组合并且储存关于组合的地址的信息。
编程间隔可以包括第一地址间隔。
刷新控制单元可以包括：第一计数单元，适用于响应于刷新命令来产生智能刷新命令；以及第二计数单元，适用于响应于智能刷新命令来产生用于控制第一智能刷新模式和第二智能刷新模式的第一智能模式信号和第二智能模式信号。
地址发生单元可以包括：第一运算单元，适用于响应于第一智能模式信号来将目标地址增大或减小第一地址间隔而产生第一地址；以及第二运算单元，适用于响应于第二智能模式信号来将目标地址增大或减小第二地址间隔而产生第二地址。
在实施例中，一种半导体存储器件可以包括：多个正常字线，以预定地址间隔来布置；多个冗余字线，以预定间隔来布置并且适用于修复所述多个正常字线；地址锁存单元，适用于储存与所述多个正常字线中的目标字线相对应的目标地址；以及控制单元，适用于基于目标地址来刷新所述多个正常字线之中的距离目标字线分别具有第一地址间隔和第二地址间隔的第一字线和第二字线，其中，如果目标地址是修复目标地址，则控制单元刷新所述多个冗余字线之中的距离修复目标字线的冗余字线具有第一地址间隔和第二地址间隔的第三字线和第四字线，而不是刷新第一字线和第二字线。
第一地址间隔可以小于第二地址间隔，且第一字线和第二字线分别为第一邻近于目标字线和第二邻近于目标字线。
控制单元可以包括：刷新控制单元，适用于在第一智能刷新模式和第二智能刷新模式中对第一字线和第二字线执行刷新操作；地址发生单元，适用于在第一智能刷新模式和第二智能刷新模式中分别产生与第一字线和第二字线相对应的第一地址和第二地址；熔丝单元，适用于储存关于修复目标地址的信息；以及字线驱动单元，适用于将修复目标地址与第一地址和第二地址进行比较，以及驱动所述多个正常字线或所述多个冗余字线。
控制单元可以在第一智能刷新模式中刷新第一字线以及在第二智能刷新模式中刷新第二字线和目标字线，其中，在目标地址是修复目标地址时，控制单元在第一智能刷新模式中刷新第三字线以及在第二智能刷新模式中刷新第四字线和所述冗余字线。
地址发生单元可以在第一智能刷新模式中输出第一地址以及在第二智能刷新模式中输出第二地址和目标地址。
熔丝单元可以将修复目标地址与距离修复目标地址具有编程间隔的地址组合，并且储存关于组合的地址的信息。
编程间隔可以包括第一地址间隔。
刷新控制单元可以包括：第一计数单元，适用于响应于刷新命令来产生智能刷新命令；以及第二计数单元，适用于响应于智能刷新命令来产生用于控制第一智能刷新模式和第二智能刷新模式的第一智能模式信号和第二智能模式信号。
地址发生单元可以包括：第一运算单元，适用于响应于第一智能模式信号来将目标地址增大或减小第一地址间隔而产生第一地址；以及第二运算单元，适用于响应于第一智能模式信号来将目标地址增大或减小第二地址间隔而产生第二地址。
第二计数单元可以在智能刷新命令脉冲预定次数时使能第一智能模式信号，以及在智能刷新命令脉冲预定次数之后禁止第一智能模式并使能第二智能模式信号。
在实施例中，一种半导体存储器件的操作方法可以包括：将修复目标地址与被包括在基于修复目标地址的编程间隔之内的地址组合并对地址组编程，在第一智能模式中基于目标地址来产生具有比编程间隔小的第一地址间隔的第一智能地址，在第二智能模式中基于目标地址来产生具有比编程间隔大的第二地址间隔的第二智能地址，在第一智能模式中将第一智能地址与修复目标地址进行比较，在第二智能模式中将目标地址与修复目标地址进行比较，以及基于比较的结果来刷新与第一智能地址和第二智能地址相对应的正常字线或冗余字线。
在刷新正常字线或冗余字线中，如果第一智能地址是修复目标地址，则与第一智能地址相对应的冗余字线可以被刷新。
在刷新正常字线或冗余字线中，如果第一智能地址不是修复目标地址，则与第一智能地址相对应的正常字线可以被刷新。
在刷新正常字线或冗余字线中，如果目标地址是修复目标地址，则与目标地址和第二智能地址相对应的冗余字线可以被刷新。
在刷新正常字线或冗余字线中，如果目标地址不是修复目标地址，则与目标地址和第二智能地址相对应的正常字线可以被刷新。
附图说明
图1是图示根据本发明的实施例的半导体存储器件的配置图。
图2是图示图1的计数单元的操作的时序图。
图3是图示根据本发明的实施例的半导体存储器件的配置图。
图4是图示在第一智能模式中当目标地址是正常地址时的操作的时序图。
图5是图示在第二智能模式中当目标地址是正常地址时的操作的时序图。
图6是图示在第一智能模式中当目标地址是冗余地址时的操作的时序图。
图7是图示在第二智能模式中当目标地址是冗余地址时的操作的时序图。
具体实施方式
以下将参照附图来更详细地描述各种实施例。然而，本发明可以以不同形式来体现并且不应被解释为局限于本文中所阐述的实施例。相反，这些实施例被提供，使得本公开将是彻底和完整的，并且将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中始终指代相同的部分。
图1是图示根据本发明的实施例的半导体存储器件的配置图。
参照图1，半导体存储器件可以包括地址锁存单元110、刷新控制单元120、字线驱动单元130和存储体140。
地址锁存单元110可以储存与多个字线相对应的多个行地址RA<0:12>之中的目标字线的目标地址RHA<0:12>。目标地址RHA<0:12>可以是与多个字线之中被频繁访问的字线(即，目标字线)相对应的地址。
刷新控制单元120可以包括第一运算单元121、第二运算单元122、计数单元123和地址选择单元124。
第一运算单元121可以响应于目标地址RHA<0:12>来产生对应于第一字线(其距离目标字线具有第一地址间隔)的第一地址。多个字线可以以特定间隔来顺序地安置和布置。第一地址间隔意指多个字线的相邻字线之间的间隔。即，第一字线可以第一邻近于目标字线。例如，如果目标字线是与第N地址相对应的字线，则第一字线可以是具有第(N-1)地址和第(N+1)地址的字线。
第二运算单元122可以响应于目标地址RHA<0:12>来产生对应于第二字线(其距离目标字线具有第二地址间隔)的第二地址。第二地址间隔可以大于第一地址间隔。即，第二字线可以第二或更大邻近于目标字线。例如，如果目标字线是与第N地址相对应的字线，则第二字线可以是具有第(N-2)地址和第(N+2)地址的字线。
在本发明的实施例中，第一字线已经被图示为第一邻近于目标字线，而第二字线已经被图示为第二或更大邻近于目标字线，但是它们可以根据情况而不同地设置。例如，如果第一地址间隔被设置为增大使得第一字线不第一邻近于目标字线，则第二地址间隔可以被设置为大于第一地址间隔。
计数单元123可以通过对智能刷新命令SREN计数来产生第一智能模式信号SR1ST和第二智能模式信号SR2ND。响应于外部刷新命令(未图示)，预定数目的智能刷新命令SREN可以被使能以执行智能刷新操作。当第一数目的智能刷新命令SREN被接收时，第一智能模式信号SR1ST可以被使能。当智能刷新命令SREN的数目是第一数目或更大时，第二智能模式信号SR2ND可以被使能。例如，如果32个智能刷新操作响应于智能刷新命令SREN而被执行，则第一智能模式信号SR1ST可以在第一智能刷新命令SREN至第三十一智能刷新命令SREN被使能时被使能，使得第一智能模式操作被执行。第二智能模式信号SR2ND可以在第三十二智能刷新命令SREN被使能时被使能，使得第二智能模式操作被执行。
地址选择单元124可以响应于由计数单元123输出的第一智能模式信号SR1ST或第二智能模式信号SR2ND来选择性地输出第一地址(其由与第一字线相对应的第一运算单元121输出)或第二地址(其由与第二字线相对应的第二运算单元122输出)。
字线驱动单元130可以激活与地址选择单元124输出的地址相对应的字线。
存储体140包括用于储存多个数据的多个存储单元，并且多个存储单元可以耦接至字线。多个字线可以以预定地址间隔来布置。在这种情况下，地址间隔指在多个字线被布置时相邻字线之间的间隔。此外，存储体140可以对由字线驱动单元130激活的字线执行刷新操作。
即，当执行智能刷新操作时，根据本发明的实施例的半导体存储器件可以根据第一智能模式或第二智能模式来选择性地执行智能刷新操作。此外，半导体存储器件可以对最邻近于被频繁访问的目标字线的第一字线执行智能刷新操作，然后对第二邻近于目标字线的第二字线执行智能刷新操作。因此，半导体存储器件能够改善智能刷新操作的效率并且通过防止数据丢失来确保储存在其中的数据的可靠性。
图2是图示图1的计数单元123的操作的时序图。
参照图1和图2，计数单元123可以通过对智能刷新命令SREN计数来内部地产生计数信号N<0:4>。可以根据计数来的计数信号N<0:4>的数目来使能第一智能模式信号SR1ST或第二智能模式信号SR2ND。第一智能模式信号SR1ST可以在智能刷新命令SREN的预定数目被计数时被使能，而第二智能模式信号SR2ND可以在智能刷新命令SREN的数目是预定数目或更大时被使能。
因此，根据本发明的实施例的半导体存储器件可以在对最邻近于被频繁访问的目标字线的第一字线执行预定数目的智能刷新操作之后，对第二邻近于目标字线的第二字线执行智能刷新操作。
图3是图示根据本发明的实施例的半导体存储器件的配置图。
参照图3，半导体存储器件可以包括正常刷新控制单元310、智能刷新控制单元320、地址锁存单元330、地址发生单元340、熔丝单元350、字线驱动单元360和存储体370。
存储体370包括用于储存多个数据的多个存储单元。多个存储单元可以耦接至多个字线。多个字线可以包括多个正常字线NWL_1至NWL_N和用于修复多个正常字线NWL_1至NWL_N的多个冗余字线RWL_1至RWL_N。多个字线可以以预定地址间隔来布置。此外，存储体370可以对多个字线之中的被激活的字线执行刷新操作。
正常刷新控制单元310可以响应于刷新命令REF来产生正常刷新命令N_REF。在这种情况下，刷新命令REF可以是在刷新操作被执行时被使能的信号。
智能刷新控制单元320可以通过对刷新命令REF计数来产生在预定周期被使能的第一智能模式信号SR1ST和第二智能模式信号SR2ND。在这种情况下，第一智能模式信号SR1ST可以是用于对多个字线之中的最邻近于被频繁访问的目标字线的第一字线执行刷新操作的信号。第二智能模式信号SR2ND可以是用于对第二邻近于目标字线的第二字线执行刷新操作的信号。在这种情况下，智能刷新控制单元320可以包括第一计数单元和第二计数单元(未图示)。第一计数单元可以通过对刷新命令REF计数来产生智能刷新命令(未图示)。第二计数单元可以通过对智能刷新命令计数来产生第一智能模式信号SR1ST和第二智能模式信号SR2ND。
智能刷新控制单元320可以是图1的计数单元123，而智能刷新命令(未图示)可以是图1的智能刷新命令SREN。
地址锁存单元330可以储存与多个字线相对应的多个行地址RA<0:12>之中的、目标字线的目标地址RHA<0:12>。
地址发生单元340可以在正常刷新操作被执行时响应于正常刷新命令N_REF来产生正常地址N_ADD，以及可以在智能刷新操作被执行时响应于第一智能模式信号SR1ST或第二智能模式信号SR2ND来产生与第一字线或第二字线相对应的智能地址S_ADD。在这种情况下，当第二智能模式信号SR2ND被使能时，地址发生单元340可以产生与第二字线和目标字线相对应的智能地址S_ADD。
第一字线可以最邻近于目标字线，并且距离目标字线具有第一地址间隔。第二字线可以第二或更大邻近于目标字线，并且距离目标字线具有第二地址间隔。例如，如果与目标字线相对应的地址是第N地址，则与第一字线相对应的地址可以是第(N-1)和第(N+1)地址。与第二字线相对应的地址可以是第(N-2)和第(N+2)地址。
熔丝单元350可以储存与多个正常字线NWL_1至NWL_N之中的要被修复的目标字线相对应的地址信息。在这种情况下，要被修复的目标字线可以是与多个存储单元中的缺陷存储单元相对应的正常字线。此外，熔丝单元350可以对修复目标地址和距离修复目标地址具有编程间隔的地址进行编程。在这种情况下，具有编程间隔的地址可以意指最邻近于修复目标地址的地址。因此，熔丝单元350可以通过将修复目标地址和最邻近地址编程在一起来储存地址信息。例如，如果修复目标地址是No.1地址，则No.2地址也可以被编程，尽管其不是修复目标地址。在这种情况下，与No.1地址和No.2地址相对应的地址信息可以被储存在熔丝单元350中。即，目标字线未被逐一修复，而是与邻近字线组合在一起并修复。邻近地址可以是与最邻近于目标字线的第一字线相对应的地址中的任意一个。
因此，当第一智能模式信号SR1ST被使能时，地址发生单元340可以仅产生与第一字线相对应的智能地址S_ADD，并输出产生的智能地址S_ADD。与此相反，当第二智能模式信号SR2ND被使能时，难以根据第二字线来检查目标字线是正常字线还是冗余字线，因为第二字线第二邻近或更大邻近于目标字线且不对应于编程间隔中的地址。因此，当第二智能模式信号SR2ND被使能时，地址发生单元340可以产生与目标字线和第二字线相对应的智能地址S_ADD。
字线驱动单元360可以响应于由熔丝单元350输出的修复信息来激活与正常地址N_ADD或智能地址S_ADD相对应的多个正常字线NWL_1至NWL_N或多个冗余字线RWL_1至RWL_N。
下面描述根据本发明的实施例的半导体存储器件的操作。
首先，当执行正常刷新操作时，半导体存储器件可以响应于正常刷新命令N_REF来产生正常地址N_ADD，可以响应于产生的正常地址N_ADD来激活多个正常字线NWL_1至NWL_N，并且可以执行刷新操作。属于多个正常字线NWL_1至NWL_N的修复目标字线可以用多个冗余字线RWL_1至RWL_N中的对应冗余字线来代替并被激活。
当执行智能刷新操作时，半导体存储器件可以响应于第一智能模式信号SR1ST或第二智能模式SR2ND来产生智能地址S_ADD。
在第一智能模式中，地址发生单元340可以产生与第一字线相对应的智能地址S_ADD，该第一字线距离具有目标地址RHA<0:12>的目标字线具有第一地址间隔。因此，字线驱动单元360可以激活第一字线。在这种情况下，字线驱动单元360可以通过检查与第一字线相对应的智能地址S_ADD来判断目标地址RHA<0:12>是否是修复目标地址。如果目标地址RHA<0:12>是正常地址，则字线驱动单元360可以激活多个正常字线NWL_1至NWL_N中的对应的字线并且对对应的字线执行刷新操作。如果目标地址RHA<0:12>是修复目标地址，则字线驱动单元360可以激活多个冗余字线RWL_1至RWL_N中的对应的字线。
在第二智能模式中，地址发生单元340可以产生目标地址RHA<0:12>和与第二字线相对应的智能地址S_ADD，该第二字线距离具有目标地址RHA<0:12>的目标字线具有第二地址间隔。因此，字线驱动单元360可以激活目标字线和第二字线。在这种情况下，字线驱动单元360可以判断目标地址RHA<0:12>是否是修复目标地址。首先，如果目标地址RHA<0:12>是正常地址，则字线驱动单元360可以激活多个正常字线NWL_1至NWL_N之中的与目标地址RHA<0:12>和智能地址S_ADD相对应的字线。如果目标地址RHA<0:12>是修复目标地址，则字线驱动单元360可以将目标字线和第二字线映射至多个冗余字线RWL_1至RWL_N中的对应的字线并且激活对应的字线。
参照图4至图7来详细描述智能刷新操作。
图4至图7图示目标字线是第五正常字线NWL_5作为示例。
图4是图示在第一智能模式中当目标地址是正常地址时的操作的时序图。
参照图3和图4，当刷新命令REF被智能刷新控制单元320计数从而第一智能模式信号SR1ST被使能时，主字线驱动信号MWL被使能两次。因此，距离目标字线具有第一地址间隔的第一字线可以被顺序地激活。因为目标字线是第五正常字线NWL_5，所以第四正常字线NWL_4和第六正常字线NWL_6可以被顺序地激活，这样可以执行刷新操作。在这种情况下，主字线驱动信号NWL可以是用于响应于智能刷新命令(未图示)来执行刷新操作的脉冲信号。
图5是图示在第二智能模式中当目标地址是正常地址时的操作的时序图。
参照图3和图5，在刷新命令REF被计数预定次数之后，第二智能模式信号SR2ND被使能，并且主字线驱动信号MWL被使能两次。因此，目标字线NWL_5以及距离目标字线NWL_5具有第二地址间隔的第二字线NWL_3和NWL_7中的第三正常字线NWL_3可以被顺序地激活。在这种情况下，距离目标字线NWL_5具有-2间隔的第三正常字线NWL_3被激活。在一些实施例中，距离目标字线NWL_5具有+2间隔的第七字线NWL_7可以被激活，或者第二字线NWL_3和NWL_7两者可以通过内部控制而被顺序地激活。
图6是在第一智能模式中当目标地址是冗余地址时的操作的时序图。
从图3和图6可以看出，目标字线NWL_5(即，修复目标字线)由第三冗余字线RWL_3来修复。因此，当第一智能模式信号SR1ST被使能从而主字线驱动信号MWL被顺序地使能时，第一字线被地址映射至冗余字线。距离第三冗余字线RWL_3具有第一地址间隔的第二冗余字线RWL_2和第四冗余字线RWL_4而非第四正常字线NWL_4和第六正常字线NWL_6可以被顺序地激活，这样可以执行刷新操作。
图7是图示在第二智能模式中当目标地址是冗余地址时的操作的时序图。
从图3和图7可以看出，目标字线NWL_5(即，修复目标字线)由第三冗余字线RWL_3来修复。在刷新命令REF被计数预定次数之后，第二智能模式信号SR2ND被使能，且主字线驱动信号NWL被使能两次。因此，修复的第三冗余字线RWL_3可以被激活，并且第二字线RWL_1和RWL_5中的冗余字线RWL_1可以被激活。在这种情况下，第二字线RWL_1和RWL_5可以距离第三冗余字线RWL_3具有第二地址间隔，第三正常字线NWL_3或第七正常字线NWL_7被地址映射至第三冗余字线RWL_3。
即，根据本发明的实施例的半导体存储器件能够根据第一智能模式或第二智能模式来选择性地执行智能刷新操作。此外，半导体存储器件能够根据目标地址是否是修复目标地址来刷新正常字线或冗余字线。半导体存储器件可以对最邻近于被频繁访问的目标字线的第一字线执行智能刷新操作，然后对第二邻近于目标字线的第二字线执行智能刷新操作。如果目标字线是修复目标字线，则半导体存储器件可以通过将第一字线和第二字线映射至冗余字线来激活冗余字线，并且执行刷新操作。因此，半导体存储器件能够改善智能刷新操作的效率，因为即使目标字线是修复目标字线，其也能够对冗余字线正确地执行智能刷新操作。半导体存储器件能够通过防止数据丢失来确保储存在其中的数据的可靠性。
根据本发明的实施例的半导体存储器件可以执行如下的这种操作。
半导体存储器件可以执行如下操作：将修复目标地址与距离修复目标地址具有编程间隔的地址组合并对该地址组编程，在第一智能模式中产生距离目标地址具有比编程间隔小的第一地址间隔的第一智能地址，在第二智能模式中产生距离目标地址具有比编程间隔大的第二地址间隔的第二智能地址，在第一智能模式中将第一智能地址与修复目标地址进行比较，在第二智能模式中将目标地址与修复目标地址进行比较，以及基于比较的结果来刷新与第一智能地址和第二智能地址相对应的正常字线或冗余字线。
根据本发明的实施例的半导体存储器件能够改善刷新操作的效率并且通过防止数据丢失来确保储存在其中的数据的可靠性。
虽然已经出于说明的目的而描述了各种实施例，但是对于本领域技术人员来说将明显的是，在不脱离如所附权利要求限定的本发明的精神和范围的情况下，可以做出各种改变和变型。
通过以上的实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体存储器件，包括：
存储体，具有以预定地址间隔布置的多个字线；
地址锁存单元，适用于储存与所述多个字线中的目标字线相对应的目标地址；以及
刷新控制单元，适用于响应于智能刷新命令来基于目标地址对第一字线至第N字线执行刷新操作，第一字线至第N字线距离目标字线具有不同的地址间隔，其中，N是自然数。
技术方案2.如技术方案1所述的半导体存储器件，还包括：
字线驱动单元，适用于基于刷新控制单元的控制来驱动第一字线至第N字线。
技术方案3.如技术方案1所述的半导体存储器件，其中，刷新控制单元包括：
第一运算单元至第N运算单元，适用于通过分别将目标地址增大或减小不同的间隔来产生第一地址至第N地址；以及
地址选择单元，适用于响应于智能刷新命令来选择性地输出第一地址至第N地址。
技术方案4.如技术方案3所述的半导体存储器件，其中，刷新控制单元还包括：
计数单元，适用于通过对智能刷新命令计数来产生用于控制地址选择单元的第一智能模式信号至第N智能模式信号。
技术方案5.如技术方案4所述的半导体存储器件，其中，地址选择单元分别响应于第一智能模式信号至第N智能模式信号来输出第一地址至第N地址。
技术方案6.如技术方案3所述的半导体存储器件，其中，N是自然数2，并且第一字线距离目标字线具有第一地址间隔，而第二字线距离目标字线具有比第一地址间隔大的第二地址间隔。
技术方案7.如技术方案6所述的半导体存储器件，其中，第一运算单元和第二运算单元通过分别将目标地址增大或减小第一地址间隔和第二地址间隔来产生第一地址和第二地址。
技术方案8.一种半导体存储器件，包括：
多个正常字线，以预定地址间隔来布置；
多个冗余字线，以预定间隔来布置并且适用于修复所述多个正常字线；
地址锁存单元，适用于储存与所述多个正常字线中的目标字线相对应的目标地址；
刷新控制单元，适用于在第一智能刷新模式和第二智能刷新模式中，基于目标地址来对第一字线和第二字线执行刷新操作，第一字线和第二字线以距离目标字线的不同的第一地址间隔和第二地址间隔来布置；
地址发生单元，适用于在第一智能刷新模式和第二智能刷新模式中分别产生与第一字线和第二字线相对应的第一地址和第二地址；
熔丝单元，适用于储存关于修复目标地址的信息；以及
字线驱动单元，适用于将关于修复目标地址的所述信息与第一地址和第二地址进行比较，以及驱动所述多个正常字线或所述多个冗余字线。
技术方案9.如技术方案8所述的半导体存储器件，其中，刷新控制单元在第一智能刷新模式中对第一字线执行刷新操作以及在第二智能刷新模式中对第二字线和目标字线执行刷新操作。
技术方案10.如技术方案9所述的半导体存储器件，其中，地址发生单元在第一智能刷新模式中输出第一地址以及在第二智能刷新模式中输出第二地址和目标地址。
技术方案11.如技术方案8所述的半导体存储器件，其中，熔丝单元将修复目标地址与距离修复目标地址具有编程间隔的地址组合并且储存关于组合的地址的信息。
技术方案12.如技术方案11所述的半导体存储器件，其中，编程间隔包括第一地址间隔。
技术方案13.如技术方案8所述的半导体存储器件，其中，刷新控制单元包括：
第一计数单元，适用于响应于刷新命令来产生智能刷新命令；以及
第二计数单元，适用于响应于智能刷新命令来产生用于控制第一智能刷新模式和第二智能刷新模式的第一智能模式信号和第二智能模式信号。
技术方案14.如技术方案13所述的半导体存储器件，其中，地址发生单元包括：
第一运算单元，适用于响应于第一智能模式信号来将目标地址增大或减小第一地址间隔而产生第一地址；以及
第二运算单元，适用于响应于第二智能模式信号来将目标地址增大或减小第二地址间隔而产生第二地址。
技术方案15.一种半导体存储器件，包括：
多个正常字线，以预定地址间隔来布置；
多个冗余字线，以预定间隔来布置并且适用于修复所述多个正常字线；
地址锁存单元，适用于储存与所述多个正常字线中的目标字线相对应的目标地址；以及
控制单元，适用于基于目标地址来刷新所述多个正常字线之中的距离目标字线分别具有第一地址间隔和第二地址间隔的第一字线和第二字线，
其中，如果目标地址是修复目标地址，则控制单元刷新所述多个冗余字线之中的距离修复目标字线的冗余字线具有第一地址间隔和第二地址间隔的第三字线和第四字线，而不是刷新第一字线和第二字线。
技术方案16.如技术方案15所述的半导体存储器件，其中，第一地址间隔小于第二地址间隔，且第一字线和第二字线分别为第一邻近于目标字线和第二邻近于目标字线。
技术方案17.如技术方案15所述的半导体存储器件，其中，控制单元包括：
刷新控制单元，适用于在第一智能刷新模式和第二智能刷新模式中对第一字线和第二字线执行刷新操作；
地址发生单元，适用于在第一智能刷新模式和第二智能刷新模式中分别产生与第一字线和第二字线相对应的第一地址和第二地址；
熔丝单元，适用于储存关于修复目标地址的信息；以及
字线驱动单元，适用于将修复目标地址与第一地址和第二地址进行比较，以及驱动所述多个正常字线或所述多个冗余字线。
技术方案18.如技术方案17所述的半导体存储器件，其中，控制单元在第一智能刷新模式中刷新第一字线以及在第二智能刷新模式中刷新第二字线和目标字线，
其中，在目标地址是修复目标地址时，控制单元在第一智能刷新模式中刷新第三字线以及在第二智能刷新模式中刷新第四字线和所述冗余字线。
技术方案19.如技术方案18所述的半导体存储器件，其中，地址发生单元在第一智能刷新模式中输出第一地址以及在第二智能刷新模式中输出第二地址和目标地址。
技术方案20.如技术方案17所述的半导体存储器件，其中，熔丝单元将修复目标地址与距离修复目标地址具有编程间隔的地址组合，并且储存关于组合的地址的信息。
技术方案21.如技术方案20所述的半导体存储器件，其中，编程间隔包括第一地址间隔。
技术方案22.如技术方案17所述的半导体存储器件，其中，刷新控制单元包括：
第一计数单元，适用于响应于刷新命令来产生智能刷新命令；以及
第二计数单元，适用于响应于智能刷新命令来产生用于控制第一智能刷新模式和第二智能刷新模式的第一智能模式信号和第二智能模式信号。
技术方案23.如技术方案22所述的半导体存储器件，其中，地址发生单元包括：
第一运算单元，适用于响应于第一智能模式信号来将目标地址增大或减小第一地址间隔而产生第一地址；以及
第二运算单元，适用于响应于第一智能模式信号来将目标地址增大或减小第二地址间隔而产生第二地址。
技术方案24.如技术方案22所述的半导体存储器件，其中，第二计数单元在智能刷新命令脉冲预定次数时使能第一智能模式信号，以及在智能刷新命令脉冲所述预定次数之后禁止第一智能模式并使能第二智能模式信号。

Claims (10)

1.一种半导体存储器件，包括：
存储体，具有以预定地址间隔布置的多个字线；
地址锁存单元，适用于储存与所述多个字线中的目标字线相对应的目标地址；以及
刷新控制单元，适用于响应于智能刷新命令来基于目标地址对第一字线至第N字线执行刷新操作，第一字线至第N字线距离目标字线具有不同的地址间隔，其中，N是自然数。
2.如权利要求1所述的半导体存储器件，还包括：
字线驱动单元，适用于基于刷新控制单元的控制来驱动第一字线至第N字线。
3.如权利要求1所述的半导体存储器件，其中，刷新控制单元包括：
第一运算单元至第N运算单元，适用于通过分别将目标地址增大或减小不同的间隔来产生第一地址至第N地址；以及
地址选择单元，适用于响应于智能刷新命令来选择性地输出第一地址至第N地址。
4.如权利要求3所述的半导体存储器件，其中，刷新控制单元还包括：
计数单元，适用于通过对智能刷新命令计数来产生用于控制地址选择单元的第一智能模式信号至第N智能模式信号。
5.如权利要求4所述的半导体存储器件，其中，地址选择单元分别响应于第一智能模式信号至第N智能模式信号来输出第一地址至第N地址。
6.如权利要求3所述的半导体存储器件，其中，N是自然数2，并且第一字线距离目标字线具有第一地址间隔，而第二字线距离目标字线具有比第一地址间隔大的第二地址间隔。
7.如权利要求6所述的半导体存储器件，其中，第一运算单元和第二运算单元通过分别将目标地址增大或减小第一地址间隔和第二地址间隔来产生第一地址和第二地址。
8.一种半导体存储器件，包括：
多个正常字线，以预定地址间隔来布置；
多个冗余字线，以预定间隔来布置并且适用于修复所述多个正常字线；
地址锁存单元，适用于储存与所述多个正常字线中的目标字线相对应的目标地址；
刷新控制单元，适用于在第一智能刷新模式和第二智能刷新模式中，基于目标地址来对第一字线和第二字线执行刷新操作，第一字线和第二字线以距离目标字线的不同的第一地址间隔和第二地址间隔来布置；
地址发生单元，适用于在第一智能刷新模式和第二智能刷新模式中分别产生与第一字线和第二字线相对应的第一地址和第二地址；
熔丝单元，适用于储存关于修复目标地址的信息；以及
字线驱动单元，适用于将关于修复目标地址的所述信息与第一地址和第二地址进行比较，以及驱动所述多个正常字线或所述多个冗余字线。
9.如权利要求8所述的半导体存储器件，其中，刷新控制单元在第一智能刷新模式中对第一字线执行刷新操作以及在第二智能刷新模式中对第二字线和目标字线执行刷新操作。
10.一种半导体存储器件，包括：
多个正常字线，以预定地址间隔来布置；
多个冗余字线，以预定间隔来布置并且适用于修复所述多个正常字线；
地址锁存单元，适用于储存与所述多个正常字线中的目标字线相对应的目标地址；以及
控制单元，适用于基于目标地址来刷新所述多个正常字线之中的距离目标字线分别具有第一地址间隔和第二地址间隔的第一字线和第二字线，
其中，如果目标地址是修复目标地址，则控制单元刷新所述多个冗余字线之中的距离修复目标字线的冗余字线具有第一地址间隔和第二地址间隔的第三字线和第四字线，而不是刷新第一字线和第二字线。
CN201510926366.6A 2015-04-06 2015-12-14 半导体存储器件 Active CN106057232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0048457 2015-04-06
KR1020150048457A KR20160119588A (ko) 2015-04-06 2015-04-06 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
CN106057232A true CN106057232A (zh) 2016-10-26
CN106057232B CN106057232B (zh) 2020-12-08

Family

ID=57016022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510926366.6A Active CN106057232B (zh) 2015-04-06 2015-12-14 半导体存储器件

Country Status (3)

Country Link
US (1) US9627096B2 (zh)
KR (1) KR20160119588A (zh)
CN (1) CN106057232B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630259A (zh) * 2017-03-17 2018-10-09 晶豪科技股份有限公司 可决定将被更新的字线的存储器元件
CN108694972A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 半导体存储器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069213A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20180102267A (ko) * 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR20220026419A (ko) * 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 집적 회로와 그의 테스트 동작 방법

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060209612A1 (en) * 2005-03-16 2006-09-21 Elpida Memory Inc. Semiconductor storage device
CN101154439A (zh) * 2006-09-29 2008-04-02 富士通株式会社 一种具有部分刷新功能的半导体存储器设备
US7379369B2 (en) * 2005-12-28 2008-05-27 Hynix Semiconductor Inc. Semiconductor device
US7379370B2 (en) * 2004-08-05 2008-05-27 Fujitsu Limited Semiconductor memory
CN102163456A (zh) * 2010-02-17 2011-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
CN103680595A (zh) * 2012-09-20 2014-03-26 爱思开海力士有限公司 单元阵列、存储器以及包括存储器的存储系统
US20140297986A1 (en) * 2013-04-02 2014-10-02 SK Hynix Inc. Semiconductor memory devices and semiconductor systems including the same
CN104183264A (zh) * 2013-05-28 2014-12-03 爱思开海力士有限公司 存储器及包括其的存储系统
US20140355332A1 (en) * 2013-05-30 2014-12-04 Samsung Electronics Co., Ltd. Volatile memory device and refresh method thereof
US20150043292A1 (en) * 2013-08-09 2015-02-12 SK Hynix Inc. Memory, memory system including the same and method for operating memory
TW201506923A (zh) * 2013-03-15 2015-02-16 Ps4 Luxco Sarl 半導體記憶裝置及備有此之系統
CN104376867A (zh) * 2013-08-13 2015-02-25 爱思开海力士有限公司 存储器和包括存储器的存储器系统
CN104464790A (zh) * 2013-09-25 2015-03-25 爱思开海力士有限公司 存储器和包括存储器的存储系统
US20150085564A1 (en) * 2013-09-25 2015-03-26 SK Hynix Inc. Memory and memory system including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140070304A (ko) 2012-11-29 2014-06-10 삼성전자주식회사 스페어 라인 인접 어드레스 생성 기능을 갖는 반도체 메모리 장치
KR102003851B1 (ko) 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102103873B1 (ko) 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102250622B1 (ko) * 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379370B2 (en) * 2004-08-05 2008-05-27 Fujitsu Limited Semiconductor memory
US20060209612A1 (en) * 2005-03-16 2006-09-21 Elpida Memory Inc. Semiconductor storage device
US7379369B2 (en) * 2005-12-28 2008-05-27 Hynix Semiconductor Inc. Semiconductor device
CN101154439A (zh) * 2006-09-29 2008-04-02 富士通株式会社 一种具有部分刷新功能的半导体存储器设备
CN102163456A (zh) * 2010-02-17 2011-08-24 三星电子株式会社 非易失性存储器件、其操作方法以及包括其的存储系统
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
CN103680595A (zh) * 2012-09-20 2014-03-26 爱思开海力士有限公司 单元阵列、存储器以及包括存储器的存储系统
TW201506923A (zh) * 2013-03-15 2015-02-16 Ps4 Luxco Sarl 半導體記憶裝置及備有此之系統
US20140297986A1 (en) * 2013-04-02 2014-10-02 SK Hynix Inc. Semiconductor memory devices and semiconductor systems including the same
CN104183264A (zh) * 2013-05-28 2014-12-03 爱思开海力士有限公司 存储器及包括其的存储系统
US20140355332A1 (en) * 2013-05-30 2014-12-04 Samsung Electronics Co., Ltd. Volatile memory device and refresh method thereof
US20150043292A1 (en) * 2013-08-09 2015-02-12 SK Hynix Inc. Memory, memory system including the same and method for operating memory
CN104376867A (zh) * 2013-08-13 2015-02-25 爱思开海力士有限公司 存储器和包括存储器的存储器系统
CN104464790A (zh) * 2013-09-25 2015-03-25 爱思开海力士有限公司 存储器和包括存储器的存储系统
US20150085564A1 (en) * 2013-09-25 2015-03-26 SK Hynix Inc. Memory and memory system including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630259A (zh) * 2017-03-17 2018-10-09 晶豪科技股份有限公司 可决定将被更新的字线的存储器元件
CN108630259B (zh) * 2017-03-17 2020-12-04 晶豪科技股份有限公司 可决定将被更新的字线的存储器元件
CN108694972A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 半导体存储器件
CN108694972B (zh) * 2017-04-11 2022-04-15 爱思开海力士有限公司 半导体存储器件

Also Published As

Publication number Publication date
US20160293243A1 (en) 2016-10-06
KR20160119588A (ko) 2016-10-14
US9627096B2 (en) 2017-04-18
CN106057232B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
CN106057232A (zh) 半导体存储器件
CN104240745B (zh) 半导体存储装置和包括其的存储系统
CN105679359B (zh) 半导体存储器件
CN105321550B (zh) 存储器件
CN101345086B (zh) 包括多电平单元的非易失性存储器设备和系统及方法
US9111631B2 (en) Reading memory cell history during program operation for adaptive programming
CN1949393B (zh) 闪存器件的编程方法
CN101617372B (zh) 具有动态多模式操作的非易失性存储器
CN103853582B (zh) 闪存更新方法
CN101040344B (zh) 可编程存储器电路及改进其单元阵列中数据保持的方法
US7535787B2 (en) Methods and apparatuses for refreshing non-volatile memory
US9921898B1 (en) Identifying asynchronous power loss
CN109213689A (zh) 粗略轮次和精细轮次多级nvm编程
US8498153B2 (en) Semiconductor memory device and method of operating the same
CN103680599B (zh) 存储器件以及包括存储器件的存储系统
CN107077879A (zh) 用于经划分的sgs线的设备及方法
CN102568569B (zh) 非易失性存储器件及其高速缓存编程方法
KR100908560B1 (ko) 플래시 메모리 소자의 프로그램 방법
CN103370746B (zh) 存储器及编程存储器的方法
CN108694989A (zh) 存储设备及其坏块指派方法
CN105874438A (zh) 多裸芯写入管理中的模式突破
US8164951B2 (en) Method and apparatus for providing a non-volatile memory with reduced cell capacitive coupling
US20120063237A1 (en) Nonvolatile memory device and method of operating the same
KR20080019115A (ko) 플래시 메모리 장치
US9355714B2 (en) Nonvolatile semiconductor memory device and method of controlling the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea