CN1949393B - 闪存器件的编程方法 - Google Patents
闪存器件的编程方法 Download PDFInfo
- Publication number
- CN1949393B CN1949393B CN2006100993607A CN200610099360A CN1949393B CN 1949393 B CN1949393 B CN 1949393B CN 2006100993607 A CN2006100993607 A CN 2006100993607A CN 200610099360 A CN200610099360 A CN 200610099360A CN 1949393 B CN1949393 B CN 1949393B
- Authority
- CN
- China
- Prior art keywords
- voltage
- unit
- empty
- mlc
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000011160 research Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010977 unit operation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种用于对非易失性存储器件编程的方法,包括将第一虚电压施加到多级单元(MLC)。第一编程电压施加至该MLC以对该MLC编程。该MLC被检验是否该MLC通过该第一编程电压正确地编程。在已施加该第一虚电压之后但在施加该第一编程电压之前,第二虚电压施加至该MLC,该第二虚电压比该第一虚电压高N伏,其中,施加至该MLC的该第二虚电压是充分低的电压,以便该第二虚电压不改变该MLC的初始状态。在已施加该第二虚电压之后,第三虚电压施加至该MLC,该第三虚电压比该第二虚电压高N伏。
Description
技术领域
本发明涉及闪存器件,更具体地,涉及一种编程方法,它可以减小具有多级单元的闪存器件的阈值电压分布宽度。
背景技术
当前,存在对可以电编程和擦除并且不需要刷新数据的半导体存储器件的增大的需求。此外,为开发大容量存储器件,已进行了研究以增大集成水平。因此,已对闪存进行了许多研究。
闪存通常分类为NAND闪存或NOR闪存。NOR闪存具有一种结构,其中存储单元独立地连接到位线和字线。它的主要优点是较快的随机存取时间。同时,NAND闪存具有一种结构,其中多个存储单元串联连接并且每个单元串只需要一个接触。其优点是较高水平的集成。因此,NAND型结构通常在高集成闪存中使用。
近些年,为进一步增大闪存的集成度,进行了在一个存储单元中存贮多于一个位的研究。这种类型的存储单元通常被称为“多级单元(MLC)”。对应于MLC的单个位的存储单元被称为“单级单元(SLC)”。
通常,MLC的阈值电压(Vt)可根据所存贮的数据而设置至各种状态。更详细地,因为2位数据可以被编程到MLC中,所以一个MLC可以存贮四个值(即11、10、01和00)中的任何一个,其中每个二进制值被指定一阈值电压(Vt)状态。
MLC的编程方法可大致分为两种。第一种方法在每次进行一个页面编程时使用不同的编程电压执行三个编程操作以便实施四个阈值电压电平。在此情形中,编程时间是具有相同容量的SLC的编程时间的三倍。此外,因为四个阈值电压之间的电压间隙非常窄(0.7至0.8V),所以在编程操作期间,递增阶梯脉冲编程(ISPP)电压必须设置为范围从0.15至0.2V。这意味着ISPP电压与SLC(约0.5V)相比必须降低。因此,全部编程时间是SLC的7至9倍。
为解决此问题,提出了给编程到一个单元中的2位分配不同的行地址的编程方法。如图1中所示,在第一编程,2位的最低有效位(LSB)数据(“11”→“10”)被编程。其后,在第二编程,最高有效位(MSB)数据(“11”→“01”或“10”→“00”)被编程。此时,通过读取第一页来确定当前单元是“11”还是“01”,并且然后施加不同的电压至位线。
如果MLC的被编程单元的阈值电压分布增大了,则每个编程状态的阈值电压之间的间隙进一步变窄。这对于单元操作的可靠性具有负面影响。因此有必要降低单元的阈值电压分布。通常,降低ISPP的阈值电压分布的最容易的方法是降低ISPP电压。如果ISPP电压被降低,则所需的脉冲数增加。因此,由于编程时间变长而产生了问题。
发明内容
本发明的一个实施例提供了一种闪存器件的编程方法,其中阈值电压分布可通过在ISPP编程操作之前将虚(dummy)脉冲施加至具有状态“10”的MLC来减小,在状态“10”处阈值电压宽度是宽的。
根据本发明的一个方面,提供了一种闪存器件的编程方法,包括如下步骤:在MLC的初始状态不改变的条件下,重复施加增大的虚阶梯脉冲;通过将编程阶梯脉冲施加至MLC来对MLC编程;执行检验操作以检验MLC的编程状态;并且如果MLC已被正常编程,则结束编程操作,并且如果MLC未被正常编程,则提高编程电压至预定电平并且然后返回到编程操作。
根据一个实施例,用于对非易失性存储器件编程的方法包括将第一虚电压施加至多级单元(MLC)。第一编程电压施加至MLC以对MLC编程。MLC被检验MLC是否已被第一编程电压正确地编程。在施加第一虚电压之后但在施加第一编程电压之前,第二虚电压施加至MLC,第二虚电压比第一虚电压高N伏,其中施加至MLC的第二虚电压是充分低的电压,以便第二虚电压不改变MLC的初始状态。在施加第二虚电压之后,第三虚电压施加至MLC,第三虚电压比第二虚电压高N伏。
在又另一个实施例中,在第一编程电压施加至MLC之前,预定数目的虚电压施加至MLC。此方法进一步包括如果MLC被确定未正确地编程则将第二编程电压施加至MLC,第二编程电压比第一编程电压高N伏。在所有的虚电压已施加至MLC之后,第一和第二编程电压施加至MLC。在一个实施中,N大于0.4或0.3或0.2。
附图说明
图1是示出了依赖于具有MLC的闪存器件的编程状态的阈值电压分布的视图;
图2是示出了当施加相同的ISSP电压时依赖于编程状态“10”、“00”和“01”的阈值电压分布的曲线图。
图3是示出了根据本发明的一个实施例的,ISPP编程起始电压、单元的初始阈值电压以及通过ISPP编程操作的单元的阈值电压之间的关系的曲线图;
图4是示出了根据本发明的一个实施例的闪存器件的LSB编程操作的流程图;以及
图5显示了ISSP电压的波形。
具体实施方式
将参考附图连同某些实施例详细描述本发明。为清楚讲述多个层及区域,在附图中层的厚度被放大。
图2是曲线图,其中各个编程检验操作移至0V以便相对地比较具有编程状态“10”、“00”和“01”的阈值电压分布。从图2可看出,“00”的阈值电压分布(b)是最窄的并且“10”的阈值电压分布(a)是最宽的。
从图3中可看出,在ISPP编程操作被充分执行之后,获得恒定的阈值电压而不管单元的初始阈值电压值,但是当执行初始ISPP编程操作时,通过ISPP的阈值电压的变化依赖于单元的初始阈值电压而不同,虽然使用ISPP编程起始电压执行编程。
换句话说,当初始阈值电压低(a)时,初始阈值电压的变化大,但随着ISPP编程操作进行,阈值电压以恒定斜率改变。另一方面,当初始阈值电压高(b)时,初始阈值电压的变化小,但随着ISPP编程操作进行,阈值电压以恒定斜率改变。
下面将详细描述MLC的编程操作。MLC的编程操作可包括三种编程操作,如“11”→“10”,“10”→“00”以及“11”→“01”。状态“11”对应于擦除状态,其中初始阈值电压低,状态“10”对应于一状态,其初始阈值电压比状态“11”的高,并且状态“01”对应于ISPP编程操作被充分执行后的状态。换句话说,下面将比较阈值电压分布的宽度。状态“00”具有最小的阈值电压分布宽度,状态“01”具有次小的阈值电压分布宽度,并且状态“10”(对应于LSB编程)具有最宽的阈值电压分布宽度。
因此,为减小状态“10”的阈值电压宽度,有必要充分降低ISPP编程起始电压。图3中显示了该效应。图3显示了当一般LSB编程操作执行时的情形(a)以及在施加五个初始虚ISPP脉冲之后执行LSB编程操作时的情形(b)。情形(b)示出状态“10”的阈值电压分布与状态“01”的阈值电压分布相等。
通过采用上述描述对根据本发明的一个实施例的闪存器件的LSB编程操作描述如下。
一种将具有状态“11”的MLC编程为具有状态“10”的MLC的方法将作为一个实例描述,在状态“10”中阈值电压分布为最宽。
为执行编程,在图4中的步骤101设置初始脉冲(n=1)。根据本发明假设ISPP电压步进是0.2V。
然后第一虚阶梯脉冲(n=1)在步骤102施加至将被编程的具有状态“11”的MLC。
具有比第一虚脉冲(n=1)的电压高的电压的第二虚阶梯脉冲(第一虚阶梯脉冲++0.2V;n=2)施加至MLC。其后,具有比第二虚阶梯脉冲的电压高的电压的第三虚阶梯脉冲(第二虚阶梯脉冲++0.2V;n=3)施加至MLC。以此方式,在步骤103依次施加第一虚阶梯脉冲至第五虚阶梯脉冲(n=5)。
如果从初始脉冲(n=1)至第五脉冲(n=5)的虚阶梯脉冲如上所述依次施加到MLC,MLC的阈值电压的变化如图3中的曲线(a)所指示地逐渐减弱。结果,随着脉冲数目的增加,编程电压的增量比和单元的阈值电压的增量比变得接近于1。这意味着MLC的阈值电压分布变窄。
在步骤104,确定图5中显示的第一至第五阶梯脉冲是否已依次施加至MLC。如图5中显示的编程阶梯脉冲然后在步骤105被施加至MLC。
然后,在步骤106通过对MLC执行检验操作来确定MLC的阈值电压分布是否已改变为状态“10”。如果MLC的阈值电压分布已改变为状态“10”,则在步骤107结束编程操作。如果MLC的阈值电压分布未改变至状态“10”,则具有比第五编程脉冲的电压高的电压的编程脉冲(阶梯脉冲0.2V)施加至MLC,以便再次执行编程操作。
重复执行步骤105至步骤108直到MLC的阈值电压分布变成“10”的状态。即,不同于相关技术,在本发明中,在虚阶梯脉冲施加至MLC几次后,编程脉冲施加操作和检验操作重复执行。
根据本发明,在具有MLC的闪存器件的编程操作中,不具有检验操作的虚脉冲施加至具有状态“10”的MLC,在状态“10”中,在施加编程电压前,阈值电压分布宽度是最宽的。因此,状态“10”的阈值电压分布宽度可减小。因此有可能改进快闪单元的保持特征和器件的可靠性。
尽管已经结合目前认为是特定的实施例描述了本发明,应该理解本发明不局限于所公开的实施例,而相反地,本发明旨在涵盖包括在所附权利要求的精神和范围内的各种修改和等效设置。
Claims (16)
1.一种闪存器件的编程方法,所述方法包括:
当逐步增大虚阶梯脉冲的电压时如果单元的初始状态不改变,则重复施加所述虚阶梯脉冲。
通过将编程电压施加至所述单元来对所述单元编程;以及
执行检验操作以检验所述单元的编程状态。
2.权利要求1所述的编程方法,进一步包括:
如果确定所述单元已被正确地编程,则终止所述编程操作;
如果确定所述单元未被正确地编程,则将所述编程电压提高预定的电平;并且
将所述提高的编程电压施加至所述单元以对所述单元编程。
3.权利要求1所述的编程方法,其中所述虚阶梯脉冲的电压低于所述编程电压的电压。
4.权利要求1所述的编程方法,其中不执行编程检验操作而施加所述虚阶梯脉冲。
5.权利要求1所述的编程方法,其中施加所述虚阶梯脉冲不超过五次。
6.权利要求1所述的编程方法,其中所述虚阶梯脉冲和所述编程电压是相同的电位。
7.权利要求1所述的编程方法,其中所述单元是多级单元。
8.权利要求2所述的编程方法,其中所述预定电平约为0.2伏。
9.一种用于对非易失性存储器件编程的方法,所述方法包括:
将第一虚电压施加至单元;
将第一编程电压施加至所述单元以对所述单元编程;并且
检验是否所述单元已被施加至所述单元的所述第一编程电压正确地编程。
10.权利要求9所述的方法,进一步包括:
在已施加所述第一虚电压之后但在施加所述第一编程电压之前,将第二虚电压施加至所述单元,所述第二虚电压比所述第一虚电压高N伏,
其中,施加至所述单元的所述第二虚电压是充分低的电压,以便所述第二虚电压不改变所述单元的初始状态。
11.权利要求10所述的方法,进一步包括:
在已施加所述第二虚电压之后,将第三虚电压施加至所述单元,所述第三虚电压比所述第二虚电压高N伏。
12.权利要求11所述的方法,其中在将所述第一编程电压施加至所述单元之前,预定数目的虚电压施加至所述单元,所述方法进一步包括:
如果确定所述单元未被所述第一编程电压正确地编程,则将第二编程电压施加至所述单元,所述第二编程电压比所述第一编程电压高N伏,
其中,在所有虚电压已施加至所述单元之后,所述第一和第二编程电压施加至所述单元。
13.权利要求12所述的方法,其中N伏不大于0.4伏。
14.权利要求12所述的方法,其中N伏不大于0.3伏。
15.权利要求12所述的方法,其中N伏不大于0.2伏。
16.权利要求9所述的方法,其中所述单元是多级单元。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0094930 | 2005-10-10 | ||
KR1020050094930 | 2005-10-10 | ||
KR1020050094930A KR100719697B1 (ko) | 2005-10-10 | 2005-10-10 | 플래시 메모리 소자의 프로그램 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1949393A CN1949393A (zh) | 2007-04-18 |
CN1949393B true CN1949393B (zh) | 2012-01-25 |
Family
ID=37910957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006100993607A Active CN1949393B (zh) | 2005-10-10 | 2006-07-17 | 闪存器件的编程方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7558115B2 (zh) |
JP (1) | JP2007109364A (zh) |
KR (1) | KR100719697B1 (zh) |
CN (1) | CN1949393B (zh) |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117471A (ja) * | 2006-11-02 | 2008-05-22 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性メモリシステム |
KR100890016B1 (ko) * | 2007-05-10 | 2009-03-25 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법 |
US7701769B2 (en) * | 2007-08-13 | 2010-04-20 | Macronix International Co., Ltd. | Method and apparatus for programming nonvolatile memory |
US8365040B2 (en) | 2007-09-20 | 2013-01-29 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
US7746704B1 (en) * | 2007-09-21 | 2010-06-29 | Marvell International Ltd. | Program-and-erase method for multilevel nonvolatile memory |
US20090150594A1 (en) * | 2007-09-28 | 2009-06-11 | Rothman Michael A | Method to minimize flash writes across a reset |
US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
KR100932368B1 (ko) * | 2007-11-21 | 2009-12-16 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 동작 방법 |
WO2009072101A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Apparatus and methods for generating row-specific reading thresholds in flash memory |
WO2009074978A2 (en) | 2007-12-12 | 2009-06-18 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
WO2009118720A2 (en) | 2008-03-25 | 2009-10-01 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
KR100976696B1 (ko) * | 2008-07-10 | 2010-08-18 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
US8458574B2 (en) * | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
KR101605827B1 (ko) * | 2009-08-24 | 2016-03-23 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 |
US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
US9037777B2 (en) * | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
US8516274B2 (en) * | 2010-04-06 | 2013-08-20 | Densbits Technologies Ltd. | Method, system and medium for analog encryption in a flash memory |
US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
US8468431B2 (en) | 2010-07-01 | 2013-06-18 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
KR20120004742A (ko) * | 2010-07-07 | 2012-01-13 | 주식회사 하이닉스반도체 | 비휘발성 메모리 및 이의 프로그램 방법 |
US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
US8996788B2 (en) | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
KR102372730B1 (ko) * | 2015-08-25 | 2022-03-10 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디 |
US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
KR20180077878A (ko) | 2016-12-29 | 2018-07-09 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US11114173B2 (en) | 2016-12-29 | 2021-09-07 | SK Hynix Inc. | Semiconductor memory device and method of operating the same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6046934A (en) * | 1999-01-12 | 2000-04-04 | Macronix International Co., Ltd. | Method and device for multi-level programming of a memory cell |
JP3497708B2 (ja) * | 1997-10-09 | 2004-02-16 | 株式会社東芝 | 半導体集積回路 |
JPH11134879A (ja) * | 1997-10-30 | 1999-05-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR100296331B1 (ko) * | 1997-12-29 | 2001-08-07 | 박종섭 | 스플리트게이트플래쉬메모리셀의프로그램방법 |
JP3933817B2 (ja) * | 1999-06-24 | 2007-06-20 | 富士通株式会社 | 不揮発性メモリ回路 |
KR100335769B1 (ko) * | 1999-12-29 | 2002-05-09 | 박종섭 | 플래쉬 메모리 소자의 프로그램 방법 |
JP4291505B2 (ja) * | 2000-10-30 | 2009-07-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
JP2004023044A (ja) * | 2002-06-20 | 2004-01-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
US6789697B2 (en) * | 2002-08-14 | 2004-09-14 | Traex Company | Adjustable cup dispenser |
KR100512181B1 (ko) | 2003-07-11 | 2005-09-05 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 |
ATE443330T1 (de) | 2003-07-30 | 2009-10-15 | Sandisk Il Ltd | Verfahren und system zur optimierung von zuverlässigkeit und leistungsfähigkeit von programmierdaten in nichtflüchtigen speicherbausteinen |
KR101080912B1 (ko) * | 2005-04-11 | 2011-11-09 | 주식회사 하이닉스반도체 | 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법 |
KR100739967B1 (ko) * | 2005-05-27 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래시 메모리 장치의 프로그램 방법 |
-
2005
- 2005-10-10 KR KR1020050094930A patent/KR100719697B1/ko active IP Right Grant
-
2006
- 2006-06-30 US US11/479,575 patent/US7558115B2/en active Active
- 2006-07-06 JP JP2006186170A patent/JP2007109364A/ja not_active Ceased
- 2006-07-17 CN CN2006100993607A patent/CN1949393B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007109364A (ja) | 2007-04-26 |
KR20070039720A (ko) | 2007-04-13 |
US7558115B2 (en) | 2009-07-07 |
CN1949393A (zh) | 2007-04-18 |
KR100719697B1 (ko) | 2007-05-17 |
US20070081388A1 (en) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1949393B (zh) | 闪存器件的编程方法 | |
US7525838B2 (en) | Flash memory device and method for programming multi-level cells in the same | |
CN109716440B (zh) | 在3d存储器的读取恢复阶段期间减少热电子注入类型的读取干扰 | |
CN101584005B (zh) | 非易失性存储器中的经分割擦除及擦除验证 | |
CN101584006B (zh) | 非易失性存储器中的经分割的软编程 | |
CN100589202C (zh) | 多级单元快闪存储器中较高级状态的较快编程 | |
US7020017B2 (en) | Variable programming of non-volatile memory | |
CN101630531B (zh) | 非易失性存储器设备及非易失性存储器设备的擦除方法 | |
JP4857278B2 (ja) | オーバープログラミングの低減を利用する高速プログラミングシステム | |
EP2306463A1 (en) | Word line compensation in non-volatile memory erase operations | |
US20040228194A1 (en) | Nonvolatile semiconductor memory and read method | |
USRE45544E1 (en) | Saw-shaped multi-pulse programming for program noise reduction in memory | |
CN101199024B (zh) | 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器 | |
CN101351848A (zh) | 用于非易失性存储器中经改进的编程检验操作的方法和装置 | |
JP2003196988A (ja) | 不揮発性半導体記憶装置 | |
JP2008525933A (ja) | フローティングゲート間の結合効果を低減させたnand形−eeprom | |
US20070076487A1 (en) | Semiconductor integrated circuit device | |
TW201413723A (zh) | 在具有多記憶體狀態的非依電性記憶體單元中執行操作之設備及方法 | |
WO2002073623A1 (fr) | Dispositif de stockage permanent semi-conducteur | |
KR100908560B1 (ko) | 플래시 메모리 소자의 프로그램 방법 | |
CN101595527B (zh) | 非易失性存储器的最高多级状态的较快编程 | |
US9502130B2 (en) | Semiconductor memory device | |
KR101495789B1 (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 방법 | |
US20180240525A1 (en) | Voltage generation circuit and semiconductor device including same | |
CN110838326B (zh) | 一种存储器的擦除方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |