CN101199024B - 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器 - Google Patents

利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器 Download PDF

Info

Publication number
CN101199024B
CN101199024B CN2006800099947A CN200680009994A CN101199024B CN 101199024 B CN101199024 B CN 101199024B CN 2006800099947 A CN2006800099947 A CN 2006800099947A CN 200680009994 A CN200680009994 A CN 200680009994A CN 101199024 B CN101199024 B CN 101199024B
Authority
CN
China
Prior art keywords
memory device
volatile memory
group
voltage
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800099947A
Other languages
English (en)
Other versions
CN101199024A (zh
Inventor
东谷正昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/295,755 external-priority patent/US7430138B2/en
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN101199024A publication Critical patent/CN101199024A/zh
Application granted granted Critical
Publication of CN101199024B publication Critical patent/CN101199024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously

Abstract

在擦除操作期间改变施加至非易失性存储器系统的存储器单元的电压条件，以使选择存储器单元与所述系统中当前正被擦除的其它存储器单元的擦除行为均衡化。所改变的条件可补偿NAND串内的电容性耦合电压。在偏置NAND串以进行擦除操作并开始施加擦除电压脉冲后，可使一个或一个以上内部存储器单元的字线浮动。通过使所选内部字线浮动，在耦合至其的单元的隧道电介质区域上所形成的峰值擦除电位从其正常电平降低。因此，这些单元的擦除速率被减慢以大致匹配所述串中较慢擦除的末端存储器单元。可在不同的时间使不同的字线浮动以使不同存储器单元的擦除行为改变不同的量。

Description

利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器
权利要求优先权
本申请案主张由Hemink等人于2005年3月31日申请的标题为“NON-VOLATILEMEMORY ERASE OPERATIONS WITH OVER-ERASE PROTECTION”的第60/667,043号美国临时专利申请案的优先权，所述申请案以全文引用的方式并入本文中。
相关申请案的交叉参考
以下申请案在本文中加以交叉参考并以全文引用的方式并入本文中：
由Masaaki Higashitani于2005年12月6日申请的标题为“SYSTEMS FORERASING NON-VOLATILE MEMORY UTILIZING CHANGING WORD LINECONDITIONS TO COMPENSATE FOR SLOWER ERASING MEMORY CELLS”的第11/296,032号(档案号SAND-01054US2)美国专利申请案；
由Wan等人于2004年12月29日申请的标题为“WORD LINE COMPENSATIONIN NONVOLATILE MEMORY ERASE OPERATIONS”的第11/025,620号(档案号SAND-01023US0)美国专利申请案；
由Hemink等人于2005年12月6日申请的标题为“ERASING NON-VOLATILEMEMORY USING INDIVIDUAL VERIFICATION AND ADDITIONAL ERASING OFSUBSETS OF MEMORY CELLS”的第11/296,055号(档案号SAND-01066US0)美国专利申请案；
由Hemink等人于2005年12月6日申请的标题为“SYSTEMS FOR ERASINGNON-VOLATILE MEMORY USING INDIVIDUAL VERIFICATION ANDADDITIONAL ERASING OF SUBSETS OF MEMORY CELLS”的第11/296,028号(档案号SAND-01066US1)美国专利申请案；
由Hemink等人于2005年12月6日申请的标题为“SOFT PROGRAMMINGNON-VOLATILE MEMORY UTILIZING INDIVIDUAL VERIFICATION ANDADDITIONAL SOFT PROGRAMMING OF SUBSETS OF MEMORY CELLS”的第11/295,747号(档案号SAND-01066US2)美国专利申请案；及
由Hemink等人于2005年12月6日申请的标题为“SYSTEMS FOR SOFTPROGRAMMING NONVOLATILE MEMORY UTILIZING INDIVIDUALVERIFICATION AND ADDITIONAL SOFT PROGRAMMING OF SUBSETS OFMEMORY CELLS”的第11/296,071号(档案号SAND-01066US3)美国专利申请案。
技术领域
本发明一般而言涉及用于擦除非易失性存储器装置的半导体技术。
背景技术
半导体存储器装置愈来愈普遍地用于各种电子装置中。举例而言，非易失性半导体存储器可用于蜂窝式电话、数字摄像机、个人数字助理、移动计算装置、非移动计算装置和其它装置中。在非易失性半导体存储器当中，电可擦除可编程唯读存储器(EEPROM)(包含快闪EEPROM)和电子可编程唯读存储器(EPROM)是最流行的。
快闪存储器系统的一个实例使用NAND结构，其包含夹在两个选择栅极之间以串联形式布置的多个晶体管。所述串联晶体管及所述选择栅极称作NAND串。图1为显示一个NAND串的俯视图。图2为其等效电路。图1及2中所描绘的NAND串包含夹于第一选择栅极120与第二选择栅极122之间的四个串联晶体管100、102、104及106。选择栅极120将NAND串连接至位线126。选择栅极122将NAND串连接至源极线128。通过经由选择线SGD给控制栅极120CG施加适宜的电压来控制选择栅极120。通过经由选择线SGS给控制栅极122CG施加适宜的电压来控制选择栅极122。每一晶体管100、102、104及106均包含控制栅极及浮动栅极，以形成存储器单元的栅极元件。举例而言，晶体管100具有控制栅极100CG及浮动栅极100FG。晶体管102包含控制栅极102CG及浮动栅极102FG。晶体管104包括控制栅极104CG及浮动栅极104FG。晶体管106包含控制栅极106CG及浮动栅极106FG。控制栅极100CG连接至字线WL3，控制栅极102CG连接至字线WL2，控制栅极104CG连接至字线WL1，而控制栅极106CG连接至字线WL0。
注意，虽然图1和图2显示NAND串中的四个存储器单元，但提供四个晶体管的使用仅作为实例。NAND串可具有少于四个存储器单元或多于四个存储器单元。举例而言，某些NAND串将包含八个存储器单元、16个存储器单元、32个存储器单元等。本文的论述并非局限于NAND串中的任何特定数量的存储器单元。
使用NAND结构的快闪存储器系统的典型架构将包含数个NAND串。举例而言，图3显示具有更多NAND串的存储器阵列的NAND串202、204及206。图3的每一NAND串包含两个选择晶体管及四个存储器单元。举例而言，NAND串202包含选择晶体管220及230与存储器单元222、224、226及228。NAND串204包含选择晶体管240及250与存储器单元242、244、246及248。每一串均是通过一个选择栅极(例如，选择栅极230及选择栅极250)连接至源极线。使用选择线SGS控制源极侧的选择栅极。各种NAND串是通过选择线SGD所控制的选择栅极220、240而连接至相应的位线。于其它实施例中，选择线未必需要共用。字线WL3连接至存储器单元222及存储器单元242的控制栅极。字线WL2连接至存储器单元224及存储器单元244的控制栅极。字线WL1连接至存储器单元226及存储器单元246的控制栅极。字线WL0连接至存储器单元228及存储器单元248的控制闸极。由此可见，位线及相应的NAND串包括所述存储器单元阵列的列。字线(WL3、WL2、WL1及WL0)包括所述阵列的行。每一字线连接所述行中的每一存储器单元的控制栅极。举例而言，字线WL2连接至存储器单元224、244及252的控制闸极。
每一存储器单元均可存储数据(模拟或数字)。当存储一个位的数字数据时，将存储器单元的可能的阈电压范围划分成两个范围，为这两个范围指派逻辑数据“1”及“0”。NAND型快闪存储器的一个实例中，在擦除存储器单元之后阈电压为负并定义为逻辑“1”。在编程操作后的阈电压为正并定义为逻辑“0”。当阈电压为负并通过向控制栅极施加0伏来尝试读取时，存储器单元将导通以指示正存储逻辑1。而当阈电压为正且通过向控制栅极施加0伏来尝试读取操作时，存储器单元将不会导通，此指示存储逻辑0。存储器单元还可存储多个级的信息，举例而言，存储多个位的数字数据。于存储多个级数据的情况下，可能的阈电压范围被划分成数据级的数量。举例而言，如果存储四个级的信息，则将存在四个阈电压范围，其被指派给数据值“11”、“10”、“01”及“00”。于NAND型存储器的一个实例中，在擦除操作之后阈电压为负并被定义为“11”。将不同的正阈电压用于为“10”、“01”、及“00”的状态。
在下列美国专利/专利申请案中提供有NAND型快闪存储器及其运作的相关实例，全部所述美国专利/专利申请案均以引用的方式并入本文中：美国专利第5,570,315号；美国专利第5,774,397号；美国专利第6,046,935号；美国专利第6,456,528号；美国专利申请案第09/893,277号(公开号US2003/0002348)。
当编程快闪存储器单元时，将编程电压施加至控制栅极(通过所选的字线)并将位线接地。来自p阱的电子会注入浮动栅极内。当电子于浮动栅极中积累时，浮动栅极会变成带负电并使所述单元的阈电压升高。所述单元的浮动栅极电荷及阈电压可表示对应于所存储数据的特定状态。
为擦除NAND型快闪存储器的存储器单元，将电子从每一存储器单元的浮动栅极转移至阱区域和衬底。通常，将一个或一个以上高电压(例如，～16伏-20伏)擦除脉冲施加至所述阱区域以将从每一存储器单元的浮动栅极离开的电子吸引至阱区域。将每一存储器单元的字线接地或供以O伏以在隧道氧化物区域上形成高电位来吸引电子。如果NAND串的每一存储器单元在施加擦除电压脉冲后未被擦除，则可增加脉冲的大小并将其重新施加至所述NAND串直至擦除每一存储器单元。
使用现有技术的典型擦除操作可在NAND串中的存储器单元中间导致不同的擦除速率。某些存储器单元可针对快于或慢于其它存储器单元的擦除状态而达到目标阈电压电平。这可导致对较快擦除的存储器单元的过擦除，因为较快擦除的存储器单元将继续经受施加以充分擦除所述NAND串的较慢存储器单元的擦除电压。因此，不同的擦除速率可导致存储器单元或NAND串的循环寿命更短。典型的擦除操作还可在NAND串的存储器单元中间导致完全不同的阈电压。亦即，当与所述串或装置的其它存储器单元相比时，所述NAND串的一个或一个以上存储器单元可在施加一个或一个以上擦除电压脉冲后具有不同的阈电压。为克服这种影响，已使用软件编程以在擦除后调节一个或一个以上存储器单元的阈电压。举例而言，可将相对低的编程电压(比用于实际编程的低)施加至一个或一个以上存储器单元来提升其阈电压以缩小及/或提升全体经擦除存储器单元的阈电压分布。然而，软件编程可增加编程及擦除时间。此外，不同的擦除速率可导致存储器串的循环寿命更短。
因此，需要一种可解决现有擦除技术中前述问题的非易失性存储器系统及相关的擦除技术。
发明内容
大体而言，本发明涉及用于以为存储器单元提供更高效及一致性擦除的方式擦除存储器装置的技术。根据一个实施例，提供考虑到擦除操作期间NAND串的一个或一个以上存储器单元的个别特征及擦除行为的系统及方法。
可在擦除操作期间改变施加至非易失性存储器系统的所选存储器单元的电压条件以均衡化所述系统中当前正被擦除的所选存储器单元与其它存储器单元的擦除行为。所改变的条件可补偿NAND串内的电容性耦合电压。例如，在针对擦除操作偏置NAND串并开始施加擦除电压脉冲后，可使一个或一个以上内部存储器单元的字线浮动。通过使所选内部字线浮动，在与所选内部字线耦合的所述单元的隧道电介质区域上形成的峰值擦除电位从其正常电平降低。因此，这些单元的擦除速率被减慢以大致匹配所述串中较慢擦除的末端存储器单元。可使不同的字线在不同的时间处浮动以使不同存储器单元的擦除行为改变不同的量。可将NAND串的内部存储器单元细分成各种子组以改变所施加的电压条件。
根据一个实施例，提供一种擦除非易失性存储器的方法，所述方法包含：将擦除电压施加至非易失性存储元件组的阱区域；并在开始施加所述擦除电压后，使所述非易失性存储元件组的子组中的每一非易失性存储元件的控制栅极浮动。使所述子组中的元件的控制栅极浮动是在施加所述擦除电压时开始。
根据另一实施例，提供一种擦除非易失性存储器的方法，所述方法包含：将第一电压信号施加至所述非易失性存储元件组的每一非易失性存储元件；将擦除电压施加至所述非易失性存储元件组的阱区域；及在开始将所述擦除电压施加至所述阱区域后，针对所述组的子组中的每一非易失性存储元件来改变所述第一电压信号。改变所述第一电压信号是在将所述擦除电压施加至所述阱区域时实施。
根据一个实施例，提供一种非易失性存储器系统，其包含：具有阱区域的非易失性存储元件组；及管理电路，其与所述非易失性存储元件组通信。所述管理电路接收擦除所述非易失性存储元件组的请求，并响应于所述请求将擦除电压施加至所述阱区域。在开始施加所述擦除电压后，所述管理电路使所述非易失性存储元件组的子组中的每一非易失性存储元件的控制栅极浮动。所述管理电路是在施加所述擦除电压时使所述控制栅极浮动。
根据另一实施例，提供一种非易失性存储器系统，其包含：具有阱区域的非易失性存储元件组；及管理电路，其与所述非易失性存储元件组通信。所述组包含第一和第二非易失性存储元件子组。所述第一子组在所述第二子组内部。所述管理电路接收擦除所述组的请求并响应于所述请求，将第一电压信号施加至所述组的每一非易失性存储元件、将擦除电压施加至所述阱区域，且在开始施加所述擦除电压后，针对所述第一子组中的每一非易失性存储元件来改变所述第一电压信号。所述管理电路是在将所述擦除电压施加至所述阱区域时改变所述第一电压信号。
通过审阅本发明的说明书、图式及权利要求书，可获得本发明的其它特征、方面及目的。
附图说明
图1是NAND串的俯视图。
图2是图1中所描绘的NAND串的等效电路图。
图3是描绘三个NAND串的电路图。
图4是其中可实施本发明各方面的非易失性存储器系统的一个实施例的方块图。
图5图解说明存储器阵列的实例性组织。
图6描绘根据本发明可施加至所选字线的实例性编程/验证电压信号。
图7是用于实施编程操作的实例性流程图。
图8描绘存储器单元群组的实例性阈分布。
图9描绘存储两个位的数据的存储器单元群组的实例性阈分布。
图10是描绘用于根据现有技术实施擦除操作的实例性偏置条件的表。
图11是描绘在理想的擦除操作期间NAND串的各部分处的电压的图表。
图12是描绘NAND串内各种电容性耦合电压的NAND串的剖面图。
图13是描绘在擦除操作期间NAND串的末端存储器单元的各种电压的图表。
图14描绘根据现有技术在接收擦除电压脉冲后NAND串的选择存储器单元的实例性阈电压分布。
图15是根据所施加的擦除电压脉冲量值描绘NAND串的选择存储器单元的平均阈电压的图表。
图16A描绘根据一个实施例用于实施擦除操作的偏置条件的表。
图16B是描绘根据一个实施例在擦除操作期间NAND串的内部存储器单元的各种电压的图表。
图17是根据一个实施例用于擦除NAND串的流程图。
图18是描绘根据一个实施例在被擦除后NAND串的选择存储器单元的实例性平均阈电压的图表。
图19是时序图，其描绘根据一个实施例在擦除操作期间施加至NAND串的各种信号及所得到的NAND串的存储器单元的浮动栅极电位。
图20是根据一个实施例用于在擦除操作期间改变存储器系统的所选字线上的电压信号的流程图。
图21是根据一个实施例的行控制器的方块图。
图22是描绘在一种情形中经浮动字线的电压的图表。
图23是描绘在另一种情形中字线经浮动随后重新连接至其的电压的图表。
具体实施方式
图4是可用于实施本发明的快闪存储器系统的一个实施例的方块图。可使用其它系统和实施方案。存储器单元阵列302由列控制电路304、行控制电路306、c源极控制电路310及p阱控制电路308控制。列控制电路304连接至存储器单元阵列302的位线，用于读取存储于所述存储器单元中的数据，用于在编程操作期间确定所述存储器单元的状态，及用于控制位线的电位电平以促进或禁止编程及擦除。行控制电路306连接至字线以选择所述字线中的一者，施加读取电压、施加与列控制电路304所控制的位线电位电平相组合的编程电压，及施加擦除电压。C源极控制电路310控制连接至所述存储器单元的共用源极线(在图5中标记为“C源极”)。P阱控制电路308控制p阱电压。
存储于存储器单元中的数据被列控制电路304读出并经由数据输入/输出缓冲器312输出至外部I/O线。要存储于存储器单元中的编程数据则经由所述外部I/O线输入至数据输入/输出缓冲器312，并转移至列控制电路304。所述外部I/O线连接至控制器318。
用于控制快闪存储器装置的命令数据输入至控制器318。命令数据会将所请求的为何种操作通知快闪存储器。将输入命令转移至是控制电路315一部分的状态机316。状态机316控制列控制电路304、行控制电路306、c源极控制310、p阱控制电路308及数据输入/输出缓冲器312。状态机316也可输出快闪存储器的状态数据，例如，READY/BUSY(准备好/忙)或PASS/FAIL(通过/失败)。
控制器318连接至主机系统或可与其相连接，例如，个人计算机、数字摄像机、或个人数字助理等。所述控制器与主机通信来起始命令(例如)以将数据存储至存储器阵列302或从存储器阵列302读取数据，及提供或接收此种数据。控制器318将此类命令转换成可由是控制电路315一部分的命令电路314解译和执行的命令信号。命令电路314与状态机316通信。控制器318通常包含用于正写入至存储器阵列或从存储器阵列读取的用户数据的缓冲器存储器。
一个实例性存储器系统包括一个集成电路，所述集成电路包含控制器318及一个或一个以上集成电路芯片，所述芯片各自包含存储器阵列及关联的控制、输入/输出及状态机电路。目前的趋势是将系统中的存储器阵列及控制器电路一同整合于一个或一个以上集成电路芯片上。存储器系统可作为主机系统的一部分嵌入，或者可包含于以可抽换方式插入主机系统内的存储卡(或其它封装)中。此类卡可包含整个存储器系统(例如，包含控制器)或仅包含具有关联外围电路的存储器阵列(其中控制器或控制功能被嵌于主机中)。因此，可将控制器嵌于主机中或包含于可抽换式存储器系统内。
参看图5，其阐述存储器单元阵列302的实例性结构。作为一个实例，阐述被分割成1,024个区块的NAND快闪EEPROM。可同时擦除存储于每一区块中的数据。在一个实施例中，区块是同时受到擦除的单元的最小单位。在每一区块中，于这个实例中，存在8,512个列。每一区块通常被划分成一定数量的可为编程单位的页。本发明也可涵盖用于编程的其它数据单位。在一个实施例中，可将个别页划分成多个段，且所述段可包含作为基本编程操作一次写入的最少数量的单元。在一个存储器单元行中通常存储一个或一个以上数据页。
在图5中的实例的每一区块中，均有8,512个列，所述列被划分成偶数列和奇数列。位线被划分成偶数位线(BLe)和奇数位线(BLo)。在奇数/偶数位线架构中，沿共用字线并连接至奇数位线的存储器单元在一个时间处编程，而沿共用字线并连接至偶数字线的存储器单元在另一时间处编程。图5显示四个存储器单元串联连接而形成NAND串。虽然图中显示每一NAND串中包含四个单元，但也可使用多于或少于四个存储器单元(例如，16个、32个或其它数量)。NAND串的一个终端经由第一选择晶体管或选择栅极(其连接至选择栅极漏极线SGD)连接至对应的位线，而另一终端经由第二选择晶体管(其连接至选择栅极源极线SGS)连接至c源极。
于其它实施例中，不将位线划分成奇数和偶数位线。此类架构通常被称作全位线架构。在全位线架构中，在读取和编程操作期间同时选择区块的所有位线。同时编程沿共用字线并连接至任一位线的存储器单元。
在一个实施例的读取和编程操作期间，同时选择4,256个存储器单元。所选存储器单元具有相同的字线(例如，WL2-i)及相同种类的位线(例如，偶数位线)。因此，可同时读取或编程532个字节的数据。同时受到读取或编程的这些532个字节的数据形成逻辑页。因此，在这个实例中，一个区块可存储至少8个页。当每一存储器单元存储两个位的数据时(例如，多级单元)，一个区块存储16个页。也可配合实施例使用其它尺寸的区块和页。另外，亦可使用不同于图4和5的架构来构建实施例。
在读取和验证操作中，所选区块的选择栅极被提升至一个或一个以上选择电压而所选区块的未选字线(例如，WL0、WL1和WL3)被提升至读取通过电压(例如，4.5伏)以使晶体管运作为通过门。所选区块的所选字线(例如，WL2)连接至参考电压，所述参考电压的电平是针对每一读取和验证操作来加以规定，以便确定所关注存储器单元的阈电压是在所述电平以上还是以下。举例而言，在一个位存储器单元的读取操作中，将所选字线WL2接地，以检测阈电压是否高于0伏。在一个位存储器单元的验证操作中，举例而言，将所选字线WL2连接至0.8伏，以便验证随着编程的进行阈电压是否已达到0.8伏。在读取和验证期间，源极和p阱在零伏下。所选位线(BLe)预充电至例如0.7伏的电平。如果阈电压高于读取或验证电平，则所关注位线(BLe)的电位电平会因相关联的不导电存储器单元而维持高电平。另一方面，如果阈电压低于读取或验证电平，则所关注位线(BLe)的电位电平会因导电的存储器单元而降至例如低于0.5伏的低电平。存储器单元的状态由读出放大器来检测，所述读出放大器连接至位线并读出所得到的位线电压。是编程还是擦除存储器单元之间的区别取决于是否将净负电荷存储于浮动栅极中。举例而言，如果将负电荷存储于浮动栅极中，则阈电压变得更高且晶体管可处于增强操作模式中。
当在一个实施例中编程存储器单元时，漏极和p阱接收0伏而控制栅极接收一系列具有增加量值的编程脉冲。在一个实施例中，所述系列中的脉冲量值介于从12伏至24伏的范围内。于其它实施例中，所述系列中的脉冲范围可不同，举例而言，具有高于12伏的开始电平。在编程存储器单元期间，在编程脉冲之间的周期中实施验证操作。亦即，在每一编程脉冲之间读取被并行编程的单元群组中每一单元的编程电平，以确定其是否达到或超出其正在编程至的验证电平。一种验证编程的方法是在特定比较点处测试导电情况。举例而言，于NAND单元中，通过将位线电压从0伏提升至Vdd(例如，2.5伏)来锁定经验证已充分编程的单元，以终止对那些单元的编程过程。在某些情况中，脉冲数量将受到限制(例如，20个脉冲)，且如果最后一个脉冲未将既定存储器单元完全编程，则假定出现错误。于某些实施方案中，存储器单元是在编程之前被擦除(以区块为单位或以其它单位)。
图6根据一个实施例描绘编程电压信号。这个信号具有一组具有增加的量值的脉冲。所述脉冲的量值随每一脉冲增加预定步长大小。在一个包含存储多个位的数据的存储器单元的实施例中，实例性步长大小为0.2伏(或0.4伏)。在每一编程脉冲之间为验证脉冲。图6的信号是假定四状态存储器单元，因此，其包含三个验证脉冲。举例而言，在编程脉冲330与332之间是三个连续验证脉冲。第一验证脉冲334描绘为在零伏验证电压电平下。第二验证脉冲336在第二验证电压电平下跟随第一验证脉冲。第三验证脉冲338在第三验证电压电平下跟随第二验证脉冲336。能够以八种状态存储数据的多状态存储器单元可能需要在七个比较点处实施验证操作。因此，依续施加七个验证脉冲以在两个连续编程脉冲之间以七个验证电平实施七个验证操作。根据所述七个验证操作，所述系统可确定存储器单元的状态。一种用于减小验证时间负担的方法是使用(例如)以下美国专利申请案中所揭示的更高效的验证过程：2002年12月5日申请的标题为“Smart Verify for Multi-State Memories”的第10/314,05系列号美国专利申请案；2005年10月27日申请的标题为“Method for Programming of Multi-StateNon-Volatile Memory Using Smart Verify”的第______系列号[档案号SAND-1051US1]美国专利申请案；及2005年10月27日申请的标题为“Apparatus forProgramming of Multi-State Non-Volatile Memory Using Smart Verify”的第_____系列号[档案号SAND-1051US0]美国专利申请案，所述专利申请案全部以全文引用的方式并入本文中。
上述读取和验证操作是根据现有技术中已知的技术所实施。因此，所属领域的技术人员可改变所解释的诸多细节。
图7是流程图，其阐述用于编程非易失性存储器的方法的一个实施例。在一种实施方案中，存储器单元是在编程之前被擦除(以区块为单位或以其它单位)并视需要加以软件编程。在图7的步骤350处，控制器318发出“数据载入”命令并将其输入至命令电路314，以允许将数据输入至数据输入/输出缓冲器312。输入数据被辨识为命令且由状态机316通过输入至命令电路304的命令锁存信号(未图解说明)予以锁存。在步骤352处，将用于指定页地址的地址数据从控制器或主机输入至行控制器或解码器306。输入数据被辨识为页地址并通过状态机316予以锁存，而锁存是通过输入至命令电路314的地址锁存信号来实现。在步骤354处，将已定址页的编程数据页输入至数据输入/输出缓冲器312供用于编程。例如，在一个实施例中可输入532个字节的数据。所述数据被锁存于用于所选位线的适宜寄存器中。于某些实施例中，也可将所述数据锁存于用于所选位线的第二寄存器中以供验证操作使用。在步骤356处，所述控制器发出“编程”命令并将其输入至数据输入/输出缓冲器312。所述命令由状态机316通过输入至命令电路314的命令锁存信号予以锁存。
在由“编程”命令触发后，使用施加至适宜字线的图6的步进式脉冲将在步骤354中锁存的数据编程至由状态机316控制的所选存储器单元中。在步骤358处，将Vpgm(施加至所选字线的编程脉冲电压电平)初始化至开始脉冲(例如，12伏)，且将状态机316维持的编程计数器PC初始化为0。在步骤360处，将第一Vpgm脉冲施加至所选字线。如果存储于特定数据锁存器中的逻辑“0”指示应编程对应的存储器单元，则将对应的位线接地。另一方面，如果存储于特定锁存器中的逻辑“1”指示对应的存储器单元应维持在其当前数据状态中，则将对应的位线连接至Vdd以禁止编程。
在步骤362处，验证所选存储器单元的状态。如果经检测所选单元的目标阈电压已达到适宜电平，则将存储于对应数据锁存器中的数据改变至逻辑“1”。如果经检测阈电压尚未达到适宜电平，则不改变存储于对应数据锁存器中的数据。以这种方式，无需编程具有存储于其对应数据锁存器中的逻辑“1”的位线。当所用数据锁存器均存储逻辑“1”时，则状态机知道所有的所选单元均已编程。在步骤364处，检查所有数据锁存器是否正存储逻辑“1”。如果是如此，则编程过程完成且是成功的，因为所有所选存储器单元已编程至其目标状态并被验证。在步骤366处报告“通过”状态。
如果在步骤364处确定并非所用的数据锁存器正存储逻辑“1”，则编程过程继续。在步骤368处，对照编程限制值检查编程计数器PC。编程限制值的一个实例为20，然而，可在各种实施方案中使用其它值。如果编程计数器PC不小于20，则在步骤369处确定尚未成功编程的位数量是否等于或小于预定数量。如果未成功编程位的数量等于或小于所述预定数量，则将编程过程用旗标表示为通过并在步骤371处报告通过状态。可在读取过程期间使用错误修正来修正未成功编程的位。然而，如果未成功编程位的数量大于所述预定数量，则将编程过程用旗标表示为失败并在步骤370处报告失败状态。如果编程计数器PC小于20，则Vpgm电平增加步长大小并在步骤372处递增编程计数器PC。在步骤372后，所述过程循环回至步骤360以施加下一Vpgm脉冲。
图7的流程图描绘单通编程方法，如可施加用于二进制存储的那样。在双通编程方法(如可施加用于多级存储的那样)中，举例而言，可在流程图的单个重复中使用多个编程或验证步骤。可针对编程操作的每一通过实施步骤358-372。在第一通过中，可施加一个或一个以上编程脉冲且其结果经验证以确定单元是否处于适宜的中间状态。在第二通过中，可施加一个或一个以上编程脉冲且其结果经验证以确定所述单元是否处于适宜的最终状态。
在成功的编程过程结束时，存储器单元的阈电压应介于阈电压的一个或一个以上分布内(对于经编程的存储器单元而言)或介于阈电压的分布内(对于经擦除的存储器单元而言)。图8图解说明当每一存储器单元存储一个位的数据时存储器单元阵列的阈电压分布。图8显示用于经擦除存储器单元的阈电压的第一分布380和用于经编程存储器单元的阈电压的第二分布382。在一个实施例中，第一分布380中的阈电压电平为负且对应于逻辑“1”而第二分布382中的阈电压电平为正且对应于逻辑“0”。
图9图解说明当每一存储器单元以四种物理状态存储两个位的数据时存储器单元阵列的实例性阈电压分布。分布384表示处于擦除状态(存储“11”)具有负阈电压电平的单元的阈电压分布。分布386表示处于第一编程状态存储“10”的单元的阈电压分布。分布388表示处于第二编程状态存储“00”的单元的阈电压分布。分布390表示处于第三编程状态存储“01”的单元的阈电压分布。在这个实例中，存储于单个存储器单元中的两个位的每一位来自不同的逻辑页。即，存储于每一存储器单元中的两个位的每一位携载不同的逻辑页地址。显示于方格中的位对应于下部页。显示于圆圈中的位对应于上部页。在一个实施例中，使用格雷码序列将逻辑状态指派至存储器单元的连续物理状态，以便如果浮动栅极的阈电压错误地移位至其最近的相邻阈电压状态范围，则仅影响一个位。为提供改善的可靠性，较佳使个别分布收紧(使分布变窄)，因为分布变紧会使读取余量(毗邻状态阈分布之间的距离)变宽。
当然，如果存储器以多于四种物理状态运作，则在存储器单元的所界定电压阈窗口内将存在与状态数量相等的阈电压分布数量。此外，虽然给分布或物理状态的每一者指派具体的位图案，但也可指派不同的位图案。
通常，并行编程的单元沿字线交替。举例而言，图3图解说明沿一个字线WL2的更多数量单元中的三个存储器单元224、244及252。一个交替单元组(其包含单元224及252)从逻辑页0及1(“偶数页”)存储位，而另一交替单元组(其包含单元244)从逻辑页2及3(“奇数页”)存储位。
在一个实施例中，通过在源极线及位线浮动的同时将p阱提升至擦除电压(例如，20伏)并将所选区块的字线接地或将0伏施加至所述字线来擦除存储器单元。图10描绘用于实施擦除操作的实例性偏置条件。由于电容性耦合，未选字线(例如，那些未选择且不想擦除区块中的字线)、位线、选择线及c源极也被提升至高的正电位(例如，20伏)。因此将强电场施加至所选区块的存储器单元的隧道氧化物层，且当浮动栅极的电子被发射至衬底时，擦除所选存储器单元的数据。当有充足的电子从浮动栅极转移至p阱区域时，所选单元的阈电压变为负。可对整个存储器阵列、所述阵列的一个或一个以上区块或所述单元的另一单位实施擦除。擦除电压信号Verase通常以一系列擦除电压脉冲的形式来施加，以便在每一脉冲中间实施擦除验证操作。如果在施加擦除电压脉冲后被擦除的单元单位并未被验证为已擦除，则可将另一擦除电压脉冲施加至p阱区域。在某些实施例中，擦除电压的峰值针对每一连续脉冲增加(例如，以1伏的增量从16伏增加至20伏)。
图11是描绘在针对典型擦除操作施加单个擦除电压脉冲期间NAND串各部分处的电压的图表(例如，在图10的偏置条件下)。图11的实例图解说明理想的情况，如下文所论述其中省略了栅极间的电容性电荷耦合。曲线410描绘接收擦除电压信号Verase的p阱区域的电压。擦除电压脉冲导致p阱直线上升至20伏且随后降回至0伏。曲线414描绘所述串的存储器单元的控制栅极电压。曲线412和413分别描绘未编程和已编程存储器单元的浮动栅极电压。在施加擦除电压脉冲之前，浮动栅极电压取决于存储器单元的编程状态。例如，浮动栅极电压可在存储器单元处于第一编程状态(例如，图9中所示的状态10)时约为-1伏，在存储器单元处于第二编程状态(例如，图9中所示的状态00)时约为-2伏，在存储器单元处于未编程状态时约为0伏。控制栅极电压414在整个擦除操作期间保持在0伏，而浮动栅极电压412和413与p阱电压成比例地提升。浮动栅极是穿过隧道电介质区域电容性耦合至p阱。在许多NAND串实施方案中，存储器单元的浮动栅极与p阱区域之间的电容耦合比率约为40-50％。因此，浮动栅极电压412以与p阱电压约为0.5∶1的比率(当耦合比率为50％时)提升至约为10伏的电压，而浮动栅极电压413提升至约8伏。以下为图11的图表中给出的所得到的擦除电位(在擦除电压脉冲开始时单元的浮动栅极与p阱区域之间的电位)。擦除电位等于p阱电压(Vetass＝20伏)与浮动栅极电压(例如，VFG＝10伏)之间的差。对于图11中所描绘的情形，擦除电位在针对未编程单元的第一擦除电压脉冲开始时约等于10伏(412)，而针对具有开始浮动栅极电压-2伏的单元等于12伏(413)。应注意，擦除电位在实际擦除电压脉冲期间将随着电子从浮动栅极被转移至p阱而改变。因此，当p阱在擦除电压脉冲后返回至0伏时，浮动栅极电压将不同于施加擦除电压脉冲之前的电压。通常，浮动栅极电压将在第一擦除电压脉冲后变为负，以对应于存储器单元的负(经擦除)阈电压。
NAND串内的实际电压电平将不同于针对图11理想情形所阐述的电压电平。由于相邻浮动栅极之间和选择栅极与相邻浮动栅极之间的电容性电荷耦合，因此NAND串的不同存储器单元可在施加相同擦除偏置条件下经历不同的擦除电位。
图12提供包含8个存储器单元的NAND串的剖面图。虽然实施例是关于图12及8单元NAND结构所提供，但本发明并非局限于此而是可根据众多包含少于或多于8个存储器单元(例如，4、12、16或更多个)的NAND结构来使用。如图12中所描绘，NAND串的存储器单元形成于p阱区域540中。每一存储器单元(502、504、506、508、510、512、514和516)包含堆叠栅极结构，所述结构由控制栅极(502c、504c、506c、508c、510c、512c、514c和516c)及浮动栅极(502f、504f、506f、510f、512f、514f和516f)组成。所述浮动栅极形成于氧化物或其它电介复合物膜顶部上的p阱表面上。所述控制栅极在浮动栅极之上，其中氧化物或其它隔离电介层将控制栅极与浮动栅极分离。存储器单元的控制栅极连接至或形成字线WL0、WL1、WL2、WL3、WL4、WL5、WL6和WL7。相邻单元之间共用N+扩散区域542，由此单元彼此串联连接以形成NAND串。所述N+扩散区域形成所述单元中每一单元的源极及漏极。N+扩散区域526连接至NAND串的位线，而N+扩散区域528连接至多个NAND串的共用源极线。选择栅极520和522由与存储器单元相同的结构所形成，然而，所述门区域电连接。
由于电容性耦合，当在擦除操作期间将高擦除电压施加至p阱时，浮动选择栅极522及520被提升至高的正电位。施加至p阱的擦除电压或其某一部分从阱区域耦合至每一选择栅极。在许多NAND结构中，可预期约90-100％的p阱电压耦合至每一选择栅极。因此，如果将20伏的擦除电压脉冲施加至p阱，则每一选择栅极上的电压将提升约18伏-20伏达到18伏-20伏的电压。于图12中，从p阱540至选择栅极522和520的耦合由箭头530来图解说明。虽然程度较低，但所述串的每一存储器单元也经历类似的耦合效应。存储器单元的p阱与浮动栅极之间的耦合通常约为40-50％。每一浮动栅极也以约50-60％的耦合耦合至其对应的控制栅极。在较小程度内，每一浮动栅极耦合至相邻的浮动栅极和控制栅极。所有不同的耦合加起来为100％的总数。假定从p阱至浮动栅极为50％耦合，则每一存储器单元的浮动栅极电压在施加20伏的擦除电压脉冲下被提升约10伏。这个耦合效应通过箭头532来图解说明。耦合至每一存储器单元的浮动栅极的电压会影响在隧道氧化物层上形成的Verase电位。例如，在擦除前向具有0伏浮动栅极电压的存储器单元的p阱施加20伏的擦除电压脉冲下，形成约为10伏(20伏-10伏)的擦除电位。
所述串的每一存储器单元将经历来自相邻存储器单元及/或晶体管的某种程度的电容性电荷耦合。这种耦合可影响单元的浮动栅极的电位且因此，所述单元的擦除电位。NAND串的末端存储器单元(例如，图12中的存储器单元502及516)，亦即，连接至所述串的第一及最后字线(末端字线)且毗邻于所述串的选择栅极的末端存储器单元将经历来自相邻选择栅极的电容性电荷耦合。于图12中，从选择栅极520至存储器单元520的浮动栅极502f的这种电容性耦合由箭头534来描绘，而从选择栅极522至存储器单元516的浮动栅极516f的这种电容性耦合由箭头538来描绘。耦合至存储器单元502及516的电压将与相应选择栅极处的电压量成比例地降低存在于那些单元的隧道电介质区域(例如，隧道氧化物)上的电场。
箭头538和534表示的耦合发生于两个方向上，这是因为在擦除操作期间，选择栅极也处于浮动状态。因此，存储器单元516和502的浮动栅极电压将对选择栅极522和520的电压造成某种影响。然而，从浮动栅极至选择栅极的耦合比从p阱至选择栅极的耦合小得多，且因此，选择栅极电压几乎完全由p阱电压确定。
在许多NAND实施方案中，可期望从NAND串的选择栅极至末端存储器单元的浮动栅极的电容性耦合约为2％至5％的数量级。如果将20伏的擦除电压施加至p阱区域，则在90％p阱至选择栅极耦合的情况下每一选择栅极的电压将提升约18伏。接下来，由于从选择栅极至相邻浮动栅极的2-5％的耦合，因此相邻浮动栅极(例如，516f和502f)上的电压将提升约0.4-1伏。跨越所述串的末端存储器单元的隧道氧化物所得到的电压将约为0.4伏至1伏，其小于针对图11中所示的理想情况的电压。应注意，上述电容性耦合可变化，这主要取决于存储器单元和选择栅极的实体尺寸、存储器单元与选择栅极之间的间隔及在将所述组件构造为隧道电介质中所用材料的电介特性、控制栅极与浮动栅极之间的电介质及选择栅极与存储器单元之间的电介质。在某些情况下，例如，上述耦合可大于或小于上述2-5％的范围。
除相邻浮动栅极之间的耦合外，另一因素是浮动栅极与相邻字线或控制栅极之间的耦合。这个耦合也为2-5％的数量级，但可取决于存储器单元的尺寸和形状而更小或更大。在某些情况下，特别是在选择栅极与相邻存储器单元之间的实体距离类似于两个内部存储器单元之间的距离时，从选择栅极至相邻浮动栅极的耦合将处在与来自相邻控制栅极(字线)和浮动栅极的耦合类似的范围内。在擦除操作期间，然而，当选择栅极与控制栅极和浮动栅极相比受到不同的偏置时，末端存储器单元的浮动栅极电压将高于内部存储器单元的浮动栅极电压且因此，用于末端存储器单元的擦除电位将较低，如后文中的阐述。
图13描绘在图10偏置条件下针对擦除操作施加单个擦除电压脉冲期间，NAND串的典型末端存储器单元的p阱电压420、浮动栅极电压422和控制栅极电压424。假定浮动栅极电压在施加擦除电压脉冲之前为0伏。p阱电压420从0伏提升至20伏的峰值，且随后降回至0伏。控制栅极电压424因连接至每一存储器单元的字线被供以0伏而保持在0伏。正如所有单元一样，末端存储器单元的浮动栅极在约40-50％的数量级上电容性耦合至p阱区域。当p阱区域电压增加至20伏时，这种电容性耦合导致浮动栅极电压在假定50％耦合时提升约10伏。末端存储器单元另外具有耦合至所述末端存储器单元的相邻选择栅极处的电压的一部分。因此，这些浮动栅极上的电压不仅将与电容性耦合至其的p阱电压成比例地增加，而且也将因来自选择栅极的2-5％耦合而增加。于图13中，假定来自选择栅极的耦合给浮动栅极电压添加额外的1伏。因此，与图11中描绘的理想情况的最大值10伏相比，浮动栅极电压422在擦除电压脉冲开始时提升至最大值11伏。以下图13的图表中给出了跨越末端存储器单元的隧道电介质区域的擦除电位。擦除电压脉冲开始时的擦除电位约为9伏，或约小于理想情况的10伏擦除电位1伏。如果浮动栅极电压在擦除电压脉冲之前已为-2伏，则与针对图11中所示具有-2伏开始浮动栅极电压的理想存储器单元的12伏对应擦除电位(曲线413)相比，浮动栅极电压将提升至9伏，从而针对末端存储器单元产生约11伏的擦除电位，。
在本文中可将NAND串不毗邻于选择栅极的存储器单元(亦即，除NAND串的末端存储器单元外的所有存储器单元)称作所述串的内部存储器单元。于图12中，NAND串的内部存储器单元为存储器单元504、506、508、510、512及514。虽然内部存储器单元将经历来自相邻浮动栅极的将降低其擦除电位(将在后文中论述)的电容性耦合，但其程度小于对末端存储器单元的程度。因此，内部存储器单元将作出与先前所述的理想情况大致的行为且具有10伏的擦除电位(假定所述单元处于未编程状态，而浮动栅极电压在擦除电压脉冲之前约为10伏)。由于与内部存储器单元相比，跨越末端存储器单元的隧道氧化物层的电位较低，因此末端存储器单元将擦除得较慢且在施加一个或一个以上擦除电压脉冲后不能与内部存储器单元一样被深度擦除(将具有极少从其浮动栅极转移来的电子)。
当浮动栅极上的电荷在预定电平(阈电压低于预定电平)以上时，NAND串的存储器单元被验证为已擦除。由于耦合至末端存储器单元的浮动栅极的附加耦合，因此增加擦除操作的总时间以充分擦除这些末端存储器单元。举例而言，内部存储器单元可在施加N数量的擦除电压脉冲后被充分擦除，而NAND串的末端存储器单元可能直到施加N+1或更多擦除电压脉冲也未被充分擦除。
图14描绘在施加单个擦除电压脉冲后存储器单元组的阈电压分布(类似于在多个擦除电压脉冲后将存在较低总VT值的分布)。分布430描绘NAND串的内部存储器单元(例如，图12中连接至WL1-WL6的存储器单元)的阈电压分布。分布432描绘末端存储器单元(例如，图12中连接至WL0及WL7的末端存储器单元)的阈电压分布。如所图解说明，在仅施加一个擦除电压脉冲后，那些连接至内部字线的存储器单元比末端字线的存储器单元被擦除得更多。在某些NAND存储器装置实施方案中，内部存储器单元可预期比所示实例中的末端存储器单元擦除得深约0.5-1伏。内部存储器单元的平均阈电压低于末端字线的存储器单元，这是因为从那些存储器单元的浮动栅极所转移的电子数量多于连接至末端字线的存储器单元的电子数量。内部字线和末端字线两者的存储器单元通常比所需要的擦除得深。为保证在一定数量的写入/擦除循环后使用一个擦除电压脉冲来擦除所有或多数存储器单元，所选择的第一擦除电压脉冲的大小通常大于以一个脉冲擦除新近装置(尚未遭受许多写入/擦除循环)的所有单元所需要的。因此，新近存储器装置在遭受擦除操作后可具有如图14中所示的阈电压分布。
图15是根据所施加的擦除电压信号描绘NAND串中存储器单元的平均阈电压的图表。在施加16伏擦除电压脉冲后，连接至WL0或WL7的存储器单元的平均阈电压几乎为-1伏。内部存储器单元(那些连接至WL1-WL6的存储器单元)的平均阈电压约为-1.5伏。在施加第二擦除电压脉冲后，WL0及WL7的平均阈电压已降至约-1.5伏而连接至WL1-WL6的存储器单元的平均阈电压约为-2.8伏。在施加附加擦除电压脉冲后，内部存储器单元及末端存储器单元的平均阈电压之间的差增加。这种效应通过图15中的第三线(增量Vt)图解说明，图15描绘在每一擦除电压脉冲后内部存储器单元与末端存储器单元之间的平均阈电压的差。
当在NAND串电平或更高电平下实施大量存储器单元的擦除验证(例如，对区块或串的其它单位)时，存储器单元之间的完全不同的擦除时间或行为可导致对某些存储器单元施加过度应力及过度擦除。举例而言，在试图充分擦除所述串的末端存储器单元时，NAND串的内部存储器单元可能会被过度擦除。如先前所述，内部存储器单元将擦除得快于末端存储器单元。如果在NAND串电平下实施验证，则NAND串将在p阱处继续接收擦除电压脉冲直至所述串的每一存储器单元均受到擦除。因此，即使在低于末端存储器单元的擦除电压脉冲数量后仍可充分擦除内部存储器单元，所述内部存储器单元也将接收附加的擦除电压脉冲直至所述串的每一存储器单元被验证为已擦除。
内部存储器单元上因过度擦除而被施加大于所需应力的应力。因末端存储器单元的较慢擦除时间而过度擦除内部存储器单元可降低内部存储器单元及整个非易失性存储器系统的寿命跨度。如现有技术中所了解，跨越晶体管的隧道氧化物层施加大的电位会使氧化物材料处于受力状态。跨越隧道氧化物层施加足够高的电位或大量时间施加较低电位可最终导致氧化物层断裂。
存储器单元之间的完全不同的擦除行为还可因附加操作而导致增加的擦除操作时间，所述附加操作可经实施以在进行擦除后改变存储器单元的阈电压。当擦除快闪存储器单元时，目标是所有已擦除的单元均具有介于预定负阈电压范围内的负阈电压。然而，如所图解说明，擦除过程可导致某些单元具有低于所述预定范围的负阈电压。具有太低阈电压的存储器单元不可能随后适当编程或可导致其它单元不能适当编程(例如，因编程干扰出现的概率增加)。因此，经过度擦除的装置通常将遭受所谓软件编程。其阈电压明显低于所述预定范围内的值的存储器单元将接受少量的编程，以使阈电压提升至所述预定范围内。软件编程过程需要实施附加操作且因增加的擦除时间而降低存储器效能，这是因为软件编程通常被视为擦除操作的一部分。
根据实施例，施加至NAND串的选择存储器单元的电压条件是在擦除操作期间将擦除电压施加至p阱区域后改变。通过改变选择存储器单元的电压条件，那些所选存储器单元可使其擦除行为经调节大致匹配所述NAND串的其它存储器单元的擦除行为。在一个实施例中，将0伏施加至NAND串的每一字线。然后，将擦除电压脉冲施加至p阱区域。在施加脉冲后，可改变内部存储器单元的电压条件以使其擦除得较慢。可改变所述条件以使内部存储器单元的擦除速率大致匹配末端存储器单元的擦除速率。在一个实施例中，针对存储器单元而改变电压条件可包含使所述存储器单元所连接到的字线浮动以不提供到达其的电连接。
图16A描绘根据一个实施例用于将选择存储器单元的擦除速率减慢至匹配NAND串中其它存储器单元的擦除速率的技术的偏置条件。图16B描绘在使用这些偏置条件施加单个擦除电压脉冲期间内部存储器单元的p阱电压440、浮动栅极电压446和控制栅极电压448。同样假定存储器单元的开始浮动栅极电压为0伏。所述末端存储器单元的电压将与图13中所示的相同。此时，NAND串经偏置以开始擦除。p阱电压440接着从0伏提升至20伏，且随后降回至0伏。内部字线处在0伏下直到时间t1以使控制栅极电压446保持在0伏直至时间t1。浮动栅极电压448从时间t0至t1提升至9伏(假定50％耦合耦合至p阱)，进而在那个时间期间攀升至18伏。在时间t1处，在擦除脉冲及p阱达到其峰值电压之前，通过使所述内部存储器单元连接至其的字线浮动来浮动内部存储器单元的控制栅极。在字线处于浮动状态的情况下，控制栅极通过浮动栅极耦合至p阱的耦合变强。因而，浮动栅极变得更多地电容性耦合至p阱区域。在字线处于浮动状态的情况下，单元的控制栅极和浮动栅极将在约100％下电容性耦合至p阱。在时间t1处，内部存储器单元的每一者的浮动栅极电压将以与p阱电压成1∶1比率地开始提升。当p阱电压从18伏增加另一2伏达到其峰值20伏时，浮动栅极电压也将增加2伏达到11伏的值。一旦字线处于浮动状态，控制栅极电压448将从0伏提升至2伏。因此，通过在时间t1处使字线浮动，使内部存储器单元的浮动栅极比在典型操作中假如字线保持在0伏的情况下所实现的情况提升额外的1伏。
如以下图16的图表所示，跨越每一内部存储器单元的隧道电介质区域形成的擦除电位现在将等于末端存储器单元的擦除电位。所述擦除电位(其等于所施加的p阱电压减去浮动栅极电压)等于所施加的峰值p阱电压20伏与浮动栅极电压11伏之间的差。因此，NAND串的每一存储器单元将具有跨越其隧道电介质区域所形成的一致电位9伏。对于具有不同开始状态的存储器单元，效应将相同。例如，具有-1伏开始浮动栅极电压的存储器单元将使其浮动栅极电压在时间t1处提升至8伏，且随后提升附加的2伏直到p阱电压达到其峰值的时间为止。这将形成10伏的擦除电位(20伏-10伏)，这个擦除电位与针对具有-1伏开始浮动栅极电压的末端存储器单元所获得的擦除电位相同。
于图16A和16B中，每一内部字线在时间t2处同样被供以0伏以减小p阱区域与浮动栅极之间的电容性耦合。控制栅极电压448将返回至0伏。同样地，浮动栅极电压446现在将根据50％耦合比率而非100％耦合比率来追踪p阱电压的降低。在所有实施例中未必都需要在时间t2处向内部字线重新施加0伏。在某些实施例中，字线被同样施以0伏以使所述装置的列控制器内的任何晶体管处不存在高电压。在某些实施方案中，未必需要如此。另外，再次将0伏施加至字线的时间可因实施例而改变。关于重新施加0伏至内部字线的更多细节将针对图21-23来加以阐述。
在一个实施例中，改变内部字线的电压条件包含将正的补偿电压施加至内部字线以减慢内部存储器单元的擦除速率。在我们的实例中，期望使内部存储器单元的擦除电位降低约1伏。这可通过向内部字线施加正电压来实现。在某些实施方案中，在擦除期间向字线施加电压的约50％将耦合所连接单元的浮动栅极。因此，如果向内部字线时间2伏的正补偿电压，可使擦除电位减小约1伏。在另一实施例中，末端字线可使其电压条件改变以加快其擦除速率。在这种情况下，可向末端字线施加负的补偿电压。这个负电压的一部分将耦合至末端存储器单元的浮动栅极，因此增加其擦除电位和擦除速率。关于直接施加补偿电压的更多细节，请参见2004年12月29日申请的标题为“WORD LINE COMPENSATION IN NON-VOLATILE MEMORY ERASEOPERATIONS”的第11/025,620号美国专利申请案，所述申请案以全文引用的方式并入本文中。
图17是根据一个实施例用于擦除NAND串的流程图，其中选择存储器单元的电压条件是在操作期间改变以均衡化所述NAND串的那些单元与其它存储器单元的擦除行为。虽然将根据单个NAND串来阐述图17，但所属领域的技术人员应了解，例如，可对多个NAND串并行实施所述流程图的操作，以擦除存储器单元的较大单位(例如，一个或一个以上区块)。在步骤460处，使NAND串的位、源极、源极选择栅极和漏极选择栅极浮动。在步骤462处，向NAND串的每一字线施加0伏。在步骤464处，向NAND串的p阱区域施加擦除电压脉冲。在步骤466处，改变施加至NAND串的内部字线的电压信号。所述信号是在擦除电压脉冲达到其峰值之前改变以降低所得到的擦除电位。步骤466可包含使内部存储器单元的字线浮动以使其浮动栅极可电容性耦合至p阱区域。使字线浮动会将这些单元的浮动栅极与p阱之间所形成的电位限制至当所述线处于浮动状态时其所在的电平。在步骤468处。将0伏重新施加至内部字线。如先前所述，步骤468未必在所用实施例中都需要。在步骤470处实施验证以确定NAND串是否已成功擦除。可根据实施例使用众多方法来验证擦除操作的结果。举例而言，可读取NAND串以确定所述串的每一存储器单元的阈电压低于规定值。在一个实施例中，这可包含将足以导通已擦除存储器单元的电压施加至每一存储器单元的栅极并沿(例如)从源极至位线的方向测试NAND串的导电性。关于擦除及擦除验证的更多细节可在标题为“COMPREHENSIVE ERASE VERIFICATION FORNON-VOLATILE MEMORY”的第10/857,245号共同待决美国专利申请案中找到，所述申请案阐述了更综合的擦除验证技术并以全文引用的方式并入本文中。
如果在步骤472处确定步骤470处的验证结果为成功，则在步骤474处报告NAND串的通过状态。然而，如果在步骤472处确定NAND串未充分擦除，则在步骤476处对照预定值检查验证计数器。如果验证计数器小于预定值(例如20)，则在步骤478处将擦除电压脉冲电平(Verase)递增预定值并使验证计数器增加1。然后，流程图的操作继续至步骤460以向上设定NAND串以便施加具有增加的峰值的附加擦除电压脉冲。如果在步骤476处验证计数器大于预定数量，则在步骤477处报告所述NAND串的失败状态。
图18是描绘当使用诸如图16和17中所描绘的改变的电压条件时，NAND串(例如，于图12中所描绘的)的存储器单元的平均阈电压的图表。图18所描绘的实际值仅是实例性且未必对应于先前所论述的实例。所述图表是根据当内部字线处于浮动状态时的Verase值(X轴)来描绘阈电压(Y轴)。字线WL0和WL7在每一种情形下均保持在0伏且因此无论内部存储器单元何时处于浮动状态均呈现接近恒定的电压。在施加擦除电压脉冲后，WL0和WL7的存储器单元的平均阈电压约为-1.5伏。如果内部字线根本未处于浮动状态(或在Verase达到其峰值20伏后浮动)，则在施加单个擦除电压脉冲后内部存储器单元的平均阈电压约为-2.6伏。如果内部字线在Verase为19伏时处于浮动状态(因此使内部存储器单元的擦除电位降低0.5伏)，则WL1-WL6的存储器单元的平均阈电压在施加擦除电压脉冲后增加至约-2伏。WL1-WL6的存储器单元的平均阈电压是通过使内部字线尽快浮动(亦即，当Verase较小时)而继续增加。如果内部字线在Verase等于18伏时处于浮动状态(因此，使擦除电位降低1伏)，则平均阈电压增加至约-1.5伏。这是NAND串的末端存储器单元的相同值。因此，如果内部字线在Verase等于18伏时处于浮动状态，则其将在与NAND串的末端存储器单元约相同的速率下擦除。如果尽可能快地使内部字线浮动(当Verase甚至更小时)，则内部存储器单元将开始擦除得比末端存储器单元慢。
以这种方式，通过减慢内部存储器单元的擦除速率以符合NAND串的末端存储器单元的擦除速率来避免对内部存储器单元的过度擦除。这样做的效应是正规化或使NAND串的末端存储器单元与内部存储器单元的阈电压分布大致相等。应用图16和17中所阐明的浮动技术将有效地使内部存储器单元的经擦除阈电压分布沿正方向移位。例如，图14的分布430将向右移位以大致匹配分布432的移位。除最小化或消除对选择存储器单元的过度擦除外，应用这些技术还可最小化或消除对软件编程的需要。由于每一存储器单元的分布将因在擦除电压脉冲的一部分期间使字线浮动而受到正规化，因此可能不需要软件编程选择存储器单元。这可降低时间以擦除且因此编程存储器系统。
除或或者从NAND串的选择栅极电容性耦合至末端字线的电压外，可考虑附加的电容性耦合电压以更精确地补偿从毗邻或相邻晶体管耦合的电压。图12通过箭头536图解说明NAND串中个别存储器单元的浮动栅极之间的附加电容性耦合效应。例如，WL0和WL1上的相邻浮动栅极之间的耦合可为2-5％的数量级，但可取决于存储器单元的尺寸和形状更小或更大。因此，存在于存储器单元516的浮动栅极上的电压将影响存储器单元514的浮动栅极的电压且反之亦然。类似耦合效应将出现在连接至WL2的存储器单元514和512的浮动栅极之间，依此类推。这种耦合存在于两个方向上，如由箭头536上的双头所指示。这些耦合效应将可在各种电平下的NAND串的所有存储器单元中间看见，但耦合影响将小于对末端存储器单元的影响，这是因为相邻控制栅极和浮动栅极上的偏置电压不同于选择栅极上的偏置条件。在擦除电压脉冲存在期间，每一浮动栅极的电压明显小于存在于选择栅极处的电压。因此，每一浮动栅极中因个别存储器单元的浮动栅极之间的耦合而诱发的电压量将小于末端存储器单元的浮动栅极中因毗邻选择栅极的耦合而诱发的电压。然而，可期望NAND串的每一存储器单元具有略不同的存在于其浮动栅极处的净电荷且因这种耦合而具有对应的不同擦除行为。
根据一个实施例，NAND串的内部存储器单元或字线被划分成多个由一个或一个以上存储器单元组成的子组。个别内部存储器单元子组将使施加至其的电压信号在不同时间处改变以进一步正规化这些存储器单元中每一者的擦除行为。存储器单元距选择栅极越远或换个样说，存储器单元越靠里，其受到来自相邻浮动栅极的电容性耦合电压的影响将越小。末端存储器单元将具有耦合至其的选择栅极处电压(～Verase峰值)的约2-5％。毗邻于末端存储器单元的单元将具有耦合至其的这个耦合电压的约2-5％，依此类推。当电容性耦合至存储器单元的浮动栅极的电荷量降低时，所述单元的擦除速度增加。因此，存储器单元越靠里，其字线浮动得越快以将其擦除行为减慢至匹配具有最大正电荷耦合的末端存储器单元的擦除行为。
图19A-191根据一个实施例描绘用于在不同时间处使NAND串的内部字线浮动以将每一内部存储器单元的擦除行为正规化成匹配末端存储器单元擦除行为。图19A描绘p阱电压根据擦除电压Verase从0伏提升至20伏。图19B和19C描绘施加至字线WL0和WL7的电压信号及所得到的连接至这些字线的存储器单元的浮动栅极电压。这些是末端存储器单元且在施加擦除电压脉冲期间其字线根本未被浮动。所施加的字线电压在整个操作期间保持在0伏。因此，如图13中所示，这些存储器单元中的每一者的浮动栅极电压提升至11伏。
图19D和19E描绘施加至字线WL1和WL6的电压信号及所得到的连接至这些字线的存储器单元的浮动栅极电压。字线WL1和WL6分别近接毗邻于字线WL0和WL7。在所有内部存储器单元中，WL1和WL6处的存储器单元将在其浮动栅极处具有最大正电荷且因此，需要最小的补偿量以大致匹配末端存储器单元。因此，使WL1和WL6在擦除电压脉冲达到其峰值之后不久的时间t3处浮动。例如，可使这些字线在p阱和Verase处在19伏时浮动。如图19E中所示，这导致WL1和WL6处的存储器单元的浮动栅极电位提升至与WLO和WL7处的存储器单元相同的电平，亦即11伏。
图19F和19G描绘施加至WL2和WL5的电压信号及所得到的连接至其的存储器单元的浮动栅极电压。由于这些字线在WL2和WL6的内部且在其存储器单元的浮动栅极处具有较少正电荷，因此需要尽早使其浮动以在较长的时间周期获得附加电容性耦合效应。使字线WL2和WL5在时间t3之前的时间t2处浮动。例如，时间t2可对应于p阱和Verase达到18伏的时间。如图19G中所示，这导致WL2和WL5处的存储器单元的浮动栅极电压从0伏攀升至11伏。通过使这些存储器单元的字线在时间t2处浮动，可使其擦除行为匹配末端存储器单元的擦除行为。
图19H和19I描绘施加至字线WL3和WL4的电压信号及所得到的连接至其的存储器单元的浮动栅极电压。WL3和WL4是NAND串最靠里的字线。由于其距选择栅极最远，因此耦合至其浮动栅极电荷最少。由于这些存储器单元具有耦合至其浮动栅极的最小正电荷量，因此必须使其字线浮动甚至更长的时间周期以正规化其擦除行为与末端存储器单元的擦除行为。因此，使WL3和WL4在时间t2和t3之前的时间t1处浮动。例如，时间t3可对应于当p阱和Vwase达到17伏时的时间。通过使这些字线在时间t1处浮动。所得到的WL3和WL4处的存储器单元的浮动栅极电压将从0伏提升至11伏以匹配末端存储器单元的浮动栅极电压。
所属领域的技术人员将了解，对于任一既定NAND串实施方案，可根据所述实施方案的设计来选择时间t1、t2、t3等。擦除电压和耦合效应将在不同实施方案中变化。因此，这些时间将因实施例而不同。然而，在每一种情况下，存储器单元越往里，应越快地使其对应字线浮动以正规化存储器单元的擦除行为与末端存储器单元的擦除行为。图19A至19I也描绘其中同样向每一字线施加0伏的时间t4、t5、t6。如先前所述，未必每一实施例中都需要向字线重新施加0伏。在当前情况下，在对应于允许其浮动的时间处将每一子组的字线重新连接至0伏。然而，在其它实施例中，可在同一时间处将所有内部存储器单元的每一字线重新连接至0伏或可在与图19中所描绘的不同时间处且以不同次序来重新连接所述字线。将在图21-23中阐述更多细节。
图20是根据一个实施例的流程图，其中内部字线被划分成可使其在不同时间处浮动以更精确地正规化其擦除行为与末端存储器单元的擦除行为的子组。所属领域的技术人员将了解，图20中提供的实例仅出于实例性目的且其它实施例将包含具有更多或更少字线的NAND串并可对本文中的步骤进行其它配置。图20对应于图17的步骤466和468。步骤480至484对应于其中改变内部字线的电压信号的步骤466，步骤486至490对应于其中将内部字线重新连接至0伏的步骤468。
在步骤480处，使最靠里的字线浮动。在这个实例中，字线WL3和WL4是在时间t1处浮动。在步骤482处，使其次最靠里的字线浮动。在这个实例中，字线WL2和WL5是在时间t2处浮动。在步骤484处，使接下来最靠里的字线浮动。可根据实施例实施各种替代方案。多于或少于2个字线可聚在一起组成为子组以使其字线在特定时间处浮动。例如，字线WL3、WL4、WL2和WL5可聚在一起形成一个子组并在同一时间浮动。因此，步骤480将包含使字线WL2、WL3、WL4和WL5都在时间t1处浮动。在这个实例中，步骤482不存在且在下一时间周期处，使字线WL1和WL6浮动。类似地，字线WL2、WL5、WL1和WL6可聚在一起形成群组。在NAND串中包含多于8个存储器单元的实施例中，可将内部字线细分成众多分部。例如，在具有字线WL0至WL15的16存储器单元NAND串中，可将内部字线(WL1-WL14)细分成两个子组。第一子组可包含最靠里的字线(例如，WL4-WL11)，而第二子组可包含较不靠里的字线(WL1-WL3和WL12-WL14)。在这种情况下，WL4-WL11将在第一时间处浮动，而WL1-WL3和WL12-WL14将在稍后的第二时间处浮动。也可组成不同的子组。例如，可在个别时间处使14个字线的每一者个别地浮动，或可将字线成对地聚在一起形成群组(例如，WL1-WL14、WL2-WL13等)且每一群组使其字线在特定时间处浮动。
在步骤486(时间t4)处，将WL1和WL6重新连接至零伏。在步骤488(时间t5)处，将WL2和WL5重新连接至0伏且在步骤490(时间t6)处，将WL3和WL4重新连接至0伏。如先前所述，未必在所有实施例中都需要步骤486至490。此外，将每一字线重新连接至零伏的时间可因实施例而改变。
图21至23图解说明在允许字线浮动后将其重新连接至0伏。未必在所有实施例中都需要这种步骤。然而，在某些实施方案中，将字线重新连接至诸如0伏的电压可能是必需以避免损坏存储器系统内的晶体管。图21描绘行控制器306的一个实施例。行控制器306包含控制栅极驱动器608和三个字线开关栅极602、604、606。图21仅描绘所述行控制器的一部分。可为所述系统的每一字线提供开关栅极。每一开关栅极602、604和606负责为要做各种操作的字线供应适宜的电压。例如，通过将0伏从控制栅极驱动器供应至控制栅极驱动器线(例如，开关栅极602的CGDn-2)并以电压VDD来驱动开关栅极的栅极端(以导通晶体管)，可将0伏施加于连接至所述开关栅极的对应字线上。如已根据实施例所阐述，为使字线浮动，控制栅极驱动器608可使开关栅极(例如，CGDn-2)的控制栅极驱动器线浮动。通过使控制栅极驱动器线浮动，连接至对应开关栅极的字线也将浮动。
如果在p阱电压降回至0伏时仍维持浮动条件，则开关栅极晶体管602、604或606可受到损坏。图22描绘字线的字线电压，所述字线在时间t1处浮动且被允许在整个施加擦除电压脉冲期间继续浮动。当字线在时间t1处浮动时，其变成耦合至浮动栅极，而所述浮动栅极极强地耦合至p阱区域。字线电压将因从允许字线浮动时p阱电压的增加而提升。如果允许字线在时间t1处浮动，则当p阱电压为18伏且此后p阱电压攀升至20伏时，字线电压将提升至2伏。于图22中，时间t2是p阱电压开始从其20伏峰值降低的时间。由于字线是通过控制和浮动栅极耦合至p阱，因此其电压将与p阱电压降低量成1∶1比率降低。因此，字线电压将从2伏降至-18伏。字线上的这种大负电压将可在开关栅极602的源极端处可见。如果WLn-2上存在极大的负电压，则开关栅极602可开始泄漏电流，从而导致对开关栅极602的损坏。
根据一个实施例，将在施加擦除电压脉冲期间浮动的字线重新连接至0伏以避免这种条件出现。图23图解说明这样一种实例。于图23中，字线在时间t1处浮动。然而，字线是在时间t3处重新连接至0伏。时间t3可对应于擦除电压脉冲已从其20伏峰值降至18伏的时间。由于2伏的降低，因此字线电压将从2伏降至0伏。此时，将字线重新连接至0伏以使其在此后保持在0伏。因此，选择栅极602源极处的电压(例如)将保持在0伏且不损坏栅极。可将字线重新连接至0伏或另一电压。此外，时间未必必须对应于浮动时间，只要可避免高的负电压即可，可进行多种变化。
在一个实施例中，字线开关栅极信号在整个施加擦除电压脉冲期间保持在VDD。为将字线重新连接至0伏，控制栅极驱动器608将0伏供应至控制栅极驱动器线(例如，CGDn-2)。以这种方式，将0伏提供于字线WLN-2上且在选择栅极处看不见损坏。在替代实施例中，控制栅极驱动器608可在控制栅极驱动器线上提供大于VDD的电压，而非允许控制栅极驱动器线浮动。如果控制栅极驱动器线电压大于开关栅极信号提供的电压，则这也将导致字线浮动。在再一实施例中，行控制器306可包含用于每一选择栅极的个别字线开关栅极信号。在这样一种实施例中，可通过控制栅极驱动器608在控制栅极驱动器线上提供0伏来向字线供应0伏且字线开关栅极信号提供等于VDD的电压。这将导致连接至开关栅极的字线处在0伏。在这样一种实施例中，不必使控制栅极驱动器线浮动或向其提供大于VDD的电压。通过将0伏供应至选择栅极的栅极，迫使字线浮动。此后，为将字线重新连接至0伏，可以VDD再次驱动开关栅极以导通选择栅极晶体管并将0伏提供至字线。
上述实例是针对NAND型快闪存储器而提供。然而，本发明的原理也适用于使用串联结构的其它类型的非易失性存储器，包括那些当前存在的非易失性存储器及那些设想使用正开发的新技术的非易失性存储器。
出于例示及说明目的，上文已提供了对本发明的详细说明。本文不意欲包罗无遗或将本发明限制于所揭示的精确形式。根据上文的教示也可作出许多种修改及改变。所述各实施例的选择旨在最佳地解释本发明的原理及其实际应用，藉以使其他所属领域的技术人员能够以适合于所构想特定应用的各种实施例形式及使用各种修改来最佳地利用本发明。本发明的范畴打算由随附权利要求书来界定。

Claims (27)

1.一种擦除非易失性存储器的方法，其包括：
将第一电压信号施加至一组非易失性存储元件中的每一非易失性存储元件；
将擦除电压施加至所述组非易失性存储元件的阱区域；及
在开始将所述擦除电压施加至所述阱区域后，针对所述组的子组中的每一非易失性存储元件改变所述第一电压信号，在将所述擦除电压施加至所述阱区域时实施所述改变所述第一电压信号；
其中，针对所述子组中的每一非易失性存储元件改变所述第一电压信号包括使所述子组中的每一非易失性存储元件的控制栅极浮动。 
2.如权利要求1所述的方法，其中：
所述擦除电压是具有峰值的擦除电压脉冲；及
在所述擦除电压脉冲达到所述峰值之前实施所述使控制栅极浮动。
3.如权利要求2所述的方法，其中：
所述施加第一电压信号包括将第一电压施加至所述组中的每一非易失性存储元件；及
所述改变所述第一电压信号进一步包括在使所述子组中的每一非易失性存储元件的所述控制栅极浮动后将所述第一电压重新施加至所述非易失性存储元件子组，所述重新施加是在所述擦除电压脉冲正被施加至所述阱区域时且在所述擦除电压脉冲达到所述峰值后开始。
4.如权利要求1所述的方法，其中：
使所述控制栅极浮动包括不提供到达耦合至所述非易失性存储元件子组中的每一非易失性存储元件的字线的电连接。
5.如权利要求1所述的方法，其中：
所述改变所述第一电压信号是由针对所述子组中的每一非易失性存储元件单一改变所述第一电压信号组成。
6.如权利要求1所述的方法，其中：
所述非易失性存储元件子组为第一子组；
所述非易失性存储元件组包含第二子组，所述第二子组包括不在所述第一子组中的每一非易失性存储元件；
施加所述擦除电压和施加所述第一电压信号导致在所述第二子组中的每一非易失性存储元件的浮动栅极与所述阱区域之间存在第一电位；及
施加所述擦除电压、施加所述第一电压信号并针对所述第一子组中的每一非易失性存储元件改变所述第一电压信号导致在所述第一子组中的每一非易失性存储元件的浮动栅极与所述阱区域之间存在第二电位，所述第一电位大致等于所述第二电位。
7.如权利要求1所述的方法，其中：
在施加所述擦除电压时，针对所述子组中的每一非易失性存储元件改变所述第一电压信号降低在所述子组中的每一非易失性存储元件的隧道区域上形成的峰值擦除电位。
8.如权利要求1所述的方法，其中：
所述非易失性存储元件子组为第一子组；及
所述方法进一步包括在开始将所述擦除电压施加至所述阱区域后，针对所述非易失性存储元件组的第二子组中的每一非易失性存储元件改变所述第一电压信号。
9.如权利要求8所述的方法，其中：
所述组的所述非易失性存储元件串联地耦合在一起且包含毗邻于所述组的第一选择栅极的第一非易失性存储元件和毗邻于所述组的第二选择栅极的第二非易失性存储元件；
所述第一非易失性存储元件子组在所述第一和第二非易失性存储元件的内部；
所述第二非易失性存储元件子组在所述第一非易失性存储元件子组的内部；
在开始施加所述擦除电压后的第一时间实施所述针对所述第一子组中的每一非易失性存储元件改变所述第一电压信号；
在开始施加所述擦除电压后的第二时间实施所述针对所述第二子组中的每一非易失性存储元件改变所述第一电压信号；及
所述第二时间在所述第一时间之前。
10.如权利要求9所述的方法，其中：
所述第一非易失性存储元件子组包含毗邻于所述第一非易失性存储元件的第三非易失性存储元件和毗邻于所述第二非易失性存储元件的第四非易失性存储元件。
11.如权利要求1所述的方法，其中：
所述改变所述第一电压信号是在开始将所述擦除电压施加至所述阱区域后的第一时间开始；及
根据所述非易失性存储元件子组的擦除行为来选择所述第一时间。
12.如权利要求11所述的方法，其中：
通过对所述子组的所述擦除行为与参考非易失性存储元件的擦除行为进行比较来选择所述第一时间。
13.如权利要求1所述的方法，其中：
所述改变所述第一电压信号会增加所述子组中的每一非易失性存储元件的浮动栅极与所述阱区域之间的电容性耦合。
14.如权利要求1所述的方法，其进一步包括：
在将所述擦除电压施加至所述阱区域时，从所述非易失性存储元件组中的每一非易失性存储元件的浮动栅极中转移电荷。
15.如权利要求1所述的方法，其中：
所述非易失性存储元件组为NAND串。
16.如权利要求1所述的方法，其中：
所述非易失性存储元件组为一组二进制快闪存储器装置。
17.如权利要求1所述的方法，其中：
所述非易失性存储元件组为一组多状态快闪存储器装置；
所述多状态快闪存储器装置组为多状态快闪存储器装置阵列的一部分；
所述阵列与主机系统通信；及
所述阵列可从所述主机系统中拆除。
18.一种非易失性存储器系统，其包括：
一组具有阱区域的非易失性存储元件，所述组包含第一和第二非易失性存储元件子组；及
管理电路，其与所述非易失性存储元件组通信，所述管理电路接收擦除所述组的请求，所述管理电路响应于所述请求而将第一电压信号施加至所述组中的每一非易失性存储元件、将擦除电压施加至所述阱区域、且在开始施加所述擦除电压后针对所述第一子组中的每一非易失性存储元件来改变所述第一电压信号并同时针对所述第二子组中的每一非易失性存储元件来保持所述第一电压信号，所述管理电路在将所述擦除电压施加至所述阱区域时改变所述第一电压信号。
19.如权利要求18所述的非易失性存储器系统，其中：
所述管理电路通过使所述第一子组中的每一非易失性存储元件的控制栅极浮动而针对所述第一子组中的每一非易失性存储元件来改变所述第一电压信号。
20.如权利要求19所述的非易失性存储器系统，其中：
所述擦除电压是具有峰值的擦除电压脉冲；及
所述管理电路是在所述擦除电压脉冲达到所述峰值之前开始使所述第一子组中的每一非易失性存储元件的控制栅极浮动。
21.如权利要求20所述的非易失性存储器系统，其中：
所述管理电路是通过将第一电压施加至所述组中的每一非易失性存储元件来施加所述第一电压信号；及
所述管理电路通过在使所述第一子组中的每一非易失性存储元件的所述控制栅极浮动后将所述第一电压重新施加至所述第一子组的非易失性存储元件来改变所述第一电压信号，所述重新施加是在所述擦除电压脉冲正被施加至所述阱区域时且在所述擦除电压脉冲达到所述峰值后开始。
22.如权利要求21所述的非易失性存储器系统，其中：
所述管理电路通过不提供到达耦合至所述第一子组的每一非易失性存储元件的字线的电连接来使所述第一子组中的每一非易失性存储元件的控制栅极浮动。
23.如权利要求18所述的非易失性存储器系统，其中：
所述管理电路通过针对所述第一子组中的每一非易失性存储元件单一改变所述第一电压信号来改变所述第一电压信号。
24.如权利要求18所述的非易失性存储器系统，其中 ：
非易失性存储元件的所述组包括第三非易失性存储元件子组；且
所述管理电路在开始施加所述擦除电压后针对所述组的非易失性存储元件的所述第三子组中的每一非易失性存储元件来改变所述第一电压信号，所述管理电路在施加所述擦除电压时针对所述第三子组来改变所述第一电压信号。
25.如权利要求24所述的非易失性存储器系统，其中 ：
所述组的所述非易失性存储元件串联地耦合在一起；所述第二子组包含毗邻于所述组的第一选择栅极的第一非易失性存储元件和毗邻于所述组的第二选择栅极的第二非易失性存储元件；
所述第一非易失性存储元件子组在所述第一和第二非易失性存储元件的内部；
所述第三非易失性存储元件子组在所述第一非易失性存储元件子组的内部；
所述管理电路在开始施加所述擦除电压后的第一时间针对所述第一子组中的每一非易失性存储元件来改变所述第一电压信号；
所述管理电路在开始施加所述擦除电压后的第二时间针对所述第三子组中的每一非易失性存储元件来改变所述第一电压信号；及
所述第二时间在所述第一时间之前。
26.如权利要求25所述的非易失性存储器系统，其中：
所述第一非易失性存储元件子组包含毗邻于所述第一非易失性存储元件的第三非易失性存储元件和毗邻于所述第二非易失性存储元件的第四非易失性存储元件。
27.如权利要求18所述的非易失性存储器系统，其中：
所述非易失性存储元件组为NAND串。
28.如权利要求18所述的非易失性存储器系统，其中：
所述非易失性存储元件组为一组多状态快闪存储器装置。
29.如权利要求18所述的非易失性存储器系统，其中：
所述非易失性存储元件组为快闪存储器装置的NAND串；
所述快闪存储器装置组为快闪存储器装置阵列的一部分；
所述阵列与主机系统通信；及
所述阵列可从所述主机系统中拆除。
CN2006800099947A 2005-03-31 2006-03-29 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器 Active CN101199024B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US66704305P 2005-03-31 2005-03-31
US60/667,043 2005-03-31
US11/295,755 US7430138B2 (en) 2005-03-31 2005-12-06 Erasing non-volatile memory utilizing changing word line conditions to compensate for slower erasing memory cells
US11/295,755 2005-12-06
US11/296,032 US7403428B2 (en) 2005-03-31 2005-12-06 Systems for erasing non-volatile memory utilizing changing word line conditions to compensate for slower erasing memory cells
US11/296,032 2005-12-06
PCT/US2006/011651 WO2006124122A2 (en) 2005-03-31 2006-03-29 Erasing non-volatile memory utilizing changing word line conditions to compensate for slower frasing memory cells

Publications (2)

Publication Number Publication Date
CN101199024A CN101199024A (zh) 2008-06-11
CN101199024B true CN101199024B (zh) 2010-09-01

Family

ID=37074447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800099947A Active CN101199024B (zh) 2005-03-31 2006-03-29 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器

Country Status (8)

Country Link
EP (1) EP1864292B1 (zh)
JP (1) JP4762305B2 (zh)
KR (1) KR100909720B1 (zh)
CN (1) CN101199024B (zh)
AT (1) ATE457518T1 (zh)
DE (1) DE602006012170D1 (zh)
TW (1) TWI319878B (zh)
WO (1) WO2006124122A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2057635B1 (en) * 2006-10-13 2014-03-19 SanDisk Technologies Inc. Partitioned erase and erase verification in non-volatile memory
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
KR100960479B1 (ko) * 2007-12-24 2010-06-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
JP4975794B2 (ja) 2009-09-16 2012-07-11 株式会社東芝 不揮発性半導体記憶装置
KR101972167B1 (ko) * 2012-05-29 2019-04-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102218735B1 (ko) 2014-01-21 2021-02-23 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
US9652381B2 (en) * 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
JP5952366B2 (ja) 2014-10-02 2016-07-13 ウィンボンド エレクトロニクス コーポレーション 高信頼性不揮発性半導体メモリ
JP5883494B1 (ja) * 2014-11-19 2016-03-15 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
KR102347182B1 (ko) 2015-09-04 2022-01-04 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
CN105976867A (zh) * 2016-07-06 2016-09-28 北京兆易创新科技股份有限公司 一种存储单元的擦除方法
KR102545044B1 (ko) * 2018-06-01 2023-06-19 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
KR20220019547A (ko) * 2020-08-10 2022-02-17 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 이의 소거 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576993A (en) * 1995-05-05 1996-11-19 United Microelectronics Corporation Flash memory array with self-limiting erase
US6249459B1 (en) * 1999-06-24 2001-06-19 Amic Technology, Inc. Circuit and method for equalizing erase rate of non-volatile memory cells
US6452840B1 (en) * 2000-10-21 2002-09-17 Advanced Micro Devices, Inc. Feedback method to optimize electric field during channel erase of flash memory devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995417A (en) * 1998-10-20 1999-11-30 Advanced Micro Devices, Inc. Scheme for page erase and erase verify in a non-volatile memory array
JP4641697B2 (ja) * 1999-12-17 2011-03-02 スパンション エルエルシー 信頼性の改善のためにｅｅｐｒｏｍの消去中に減じられた一定の電界を提供するための方法
KR100414146B1 (ko) * 2000-06-27 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법
JP4005895B2 (ja) * 2002-09-30 2007-11-14 株式会社東芝 不揮発性半導体メモリ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576993A (en) * 1995-05-05 1996-11-19 United Microelectronics Corporation Flash memory array with self-limiting erase
US6249459B1 (en) * 1999-06-24 2001-06-19 Amic Technology, Inc. Circuit and method for equalizing erase rate of non-volatile memory cells
US6452840B1 (en) * 2000-10-21 2002-09-17 Advanced Micro Devices, Inc. Feedback method to optimize electric field during channel erase of flash memory devices

Also Published As

Publication number Publication date
CN101199024A (zh) 2008-06-11
EP1864292A2 (en) 2007-12-12
TWI319878B (en) 2010-01-21
JP2008536249A (ja) 2008-09-04
TW200703339A (en) 2007-01-16
DE602006012170D1 (de) 2010-03-25
KR20080044203A (ko) 2008-05-20
ATE457518T1 (de) 2010-02-15
EP1864292B1 (en) 2010-02-10
WO2006124122A2 (en) 2006-11-23
JP4762305B2 (ja) 2011-08-31
WO2006124122A3 (en) 2006-12-28
KR100909720B1 (ko) 2009-07-29

Similar Documents

Publication Publication Date Title
CN101199024B (zh) 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器
CN101095198B (zh) 非易失性存储器和擦除该非易失性存储器的方法
CN101584006B (zh) 非易失性存储器中的经分割的软编程
CN101584005B (zh) 非易失性存储器中的经分割擦除及擦除验证
CN101006519B (zh) 非易失性存储器系统及其编程的方法
KR100868570B1 (ko) 비휘발성 메모리의 동시 프로그래밍
CN101689400B (zh) 基于阈值电压分布的动态检验
CN100568392C (zh) 用于非易失性存储器的自升压技术
CN100547688C (zh) 非易失性存储装置的编程校验方法
JP5470461B2 (ja) ビットラインをフロートさせる不揮発性メモリの中速及び全速プログラム
CN102160118B (zh) 非易失性存储器阵列的最后字线的数据保持的改进
CN100589202C (zh) 多级单元快闪存储器中较高级状态的较快编程
CN101213614B (zh) 擦除非易失性存储器的方法和装置
CN101595529B (zh) 非易失性存储器软编程中的受控升压
CN101095197B (zh) 浮动栅极之间的耦合效应减小的nand电可擦除可编程只读存储器
CN102292775B (zh) 存储器的适应性擦除和软编程
CN101589436B (zh) 在非易失性存储器中使用多个升压模式减少程序干扰
CN102187399B (zh) 使用字线耦合的用于存储器的多趟次编程
CN102099867B (zh) 非易失性存储器的擦除-验证处理
CN101796591B (zh) 使用针对改进感测的不同参考电平的非易失性存储器中的粗略/精细编程验证
CN101218651B (zh) 非易失性存储器系统及软编程方法
KR20120062807A (ko) 메모리 소자의 데이터 라인 관리
CN101405812A (zh) 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
CN103119655A (zh) 对非易失性存储器的快速随机访问
EP2057635B1 (en) Partitioned erase and erase verification in non-volatile memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120327

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120327

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: SANDISK TECHNOLOGIES, INC.

CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American Texas

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.