KR100335769B1 - 플래쉬 메모리 소자의 프로그램 방법 - Google Patents

플래쉬 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR100335769B1
KR100335769B1 KR1019990065019A KR19990065019A KR100335769B1 KR 100335769 B1 KR100335769 B1 KR 100335769B1 KR 1019990065019 A KR1019990065019 A KR 1019990065019A KR 19990065019 A KR19990065019 A KR 19990065019A KR 100335769 B1 KR100335769 B1 KR 100335769B1
Authority
KR
South Korea
Prior art keywords
program
cell
programming
memory device
flash memory
Prior art date
Application number
KR1019990065019A
Other languages
English (en)
Other versions
KR20010065151A (ko
Inventor
이문화
이희기
김태규
김점수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990065019A priority Critical patent/KR100335769B1/ko
Publication of KR20010065151A publication Critical patent/KR20010065151A/ko
Application granted granted Critical
Publication of KR100335769B1 publication Critical patent/KR100335769B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 프로그램방법에 관한 것으로, 기존의 프로그램 동작에 더미 프로그램 동작을 추가하므로써 프로그램 마진을 충분히 확보할 수 있는 플래쉬 메모리 소자의 프로그램방법이 개시된다.

Description

플래쉬 메모리 소자의 프로그램 방법{Method of programming flash memory device}
본 발명은 플래쉬 메모리 소자의 프로그램 방법에 관한 것으로 플래쉬 메모리 소자를 프로그램한 후, 검증된 소자에 대한 더미 프로그램을 실시하므로써 프로그램 마진을 확보해 소자의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자의 프로그램 방법에 관한 것이다.
도 1에 도시한 바와 같이, 일반 플래쉬 메모리 소자는 프로그램 동작시 선택된 셀을 4㎲동안의 프리 프로그램단계(10)를 거쳐 프로그램시킨 후, 셀의 프로그램 여부를 검증하는 프로그램 검증단계(11)를 실시한다. 프로그램 검증 단계(11)에서 셀이 성공적으로 프로그램 되었다고 판단되면 선택된 셀의 프로그램 동작을 완료한 후 다음셀(13)로 넘어가고 만약, 셀의 프로그램이 실패되었다고 판단되면 실패 횟수를 카운트(12)한 후 다시 프로그램 단계(10)를 실시한다. 성공적으로 프로그램 될때까지 이러한 과정을 일정횟수 예를 들어, 1000번 미만까지 반복 수행하고, 반복수행하는 동안 프로그램 검증단계(11)에서 셀이 성공적으로 프로그램 되었다는 판단을 얻으면 다음셀(13)로 넘어가지만 정해진 횟수동안 셀의 프로그램이 실패되었다고 판단하면 불량소자로 분류(14)한다.
이럴 경우, 셀 자체의 프로그램 속도가 바를 경우에는 문제가 없지만 느릴 경우에는, 도 2에 도시한 리드 마진(Read Margin)에서와 같이 프로그램 된 셀의 문턱전압이 프로그램 검증선(Program_Vfy Line) 바로 위인 4.6 내지 4.5V에 가까운 전압을 유지하게 되어 베이킹(Baking)후 약간의 문턱전압 강하에도 오동작을 유발하는 문제가 발생한다. 또한 프로그램 된 셀에 대한 정밀 테스트(Probe Test)에서 전원전압 6.5V 독출(Read)을 실시하는데 있어서, 프로그램 검증선(Program_Vfy Line)을 간신히 통과한 셀은 데이타 저장 특성이 나쁘지 않은데도 불량이 발생하게 된다.
도 3은 한 다이(Die) 내에서 프로그램 동작을 실시한 후 프로그램 된 셀들에 대한 분포도로써 도면부호 A는 프로그램 속도가 빠른 다이이고, 도면부호 B는 프로그램 속도가 느린 다이이며, 도면부호 C는 프로그램 검증선이고, 도면부호 D는 리드라인이다. 도 3에 도시한 바와 같이, 프로그램 검증선(C)을 두 다이(A 및 B) 모두 통과를 해도 프로그램 속도가 빠른 다이(A)는 7.5V이상으로 올라가 있지만 느린 다이(B)의 경우는 프로그램 검증선(C)을 간신히 통과해 6.5V에서 오동작(Fail)이 발생하는 문제점이 생긴다.
따라서 본 발명은 프로그램이 완료된 셀에 더미프로그램을 실시하므로써 프로그램된 플래쉬 메모리 소자의 신뢰성을 향상시킬 수 있는 플래쉬 메모리 소자의 프로그램 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 프로그램 방법은 프로그램 검증을 위해 셀을 프로그램 하는 제 1 단계; 상기 셀의 프로그램 여부를 검증하는 제 2 단계; 상기 프로그램 검증 단계에서 상기 셀이 성공적으로 프로그램 되었다고 판단되면 더미 프로그램을 수행하여 상기 셀의 프로그램 동작을 완료한 후 다음 셀로 넘어가고, 셀의 프로그램이 실패되었다고 판단되면 실패횟수를 카운트하는 제 3 단계; 및 상기 셀이 성공적으로 프로그램 될때까지 상기 제 1 단계 내지 제 3 단계를 일정 횟수만큼 수행하고, 일정 횟수동안 셀의 프로그램이 실패되었다고 판단되면 불량소자로 분류하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 종래의 플래쉬 메모리 소자의 프로그램 동작 흐름도.
도 2는 플래쉬 메모리 소자의 리드 마진 도표.
도 3은 종래의 플래쉬 메모리 소자의 프로그램 분포도.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 프로그램 동작 흐름도.
도 5는 본 발명에 따른 플래쉬 메모리 소자의 프로그램 분포도.
도 6은 본 발명에 따른 플래쉬 메모리 소자의 소거 동작 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
A : 프로그램 속도가 빠른 다이 B : 프로그램 속도가 느린 다이
B' : 프로그램 속도가 빨라진 다이 C : 프로그램 검증 선
D : 리드 라인
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 4에 도시한 바와 같이, 본 발명에 따른 프로그램 방법은 선택된 셀을 4㎲동안의 프리 프로그램단계(20)를 거쳐 프로그램시킨 후, 셀의 프로그램 여부를 겸증하는 프로그램 검증단계(21)를 실시한다. 프로그램 검증 단계(21)에서 셀이 성공적으로 프로그램 되었다고 판단되면 프로그램된 셀을 한번더 프로그램하는 더미 프로그램(23)을 실시하고 프로그램을 완료한 후 다음셀(23)로 넘어가고 만약, 셀의 프로그램이 실패되었다고 판단되면 실패 횟수를 카운트(22)한 후 다시 프로그램 단계(20)를 실시한다. 성공적으로 프로그램 될때까지 이러한 과정을 일정횟수 예를 들어, 1000번 미만까지 반복 수행하고, 반복수행하는 동안 프로그램 검증단계(21)에서 셀이 성공적으로 프로그램 되었다는 판단을 얻으면 다음셀(24)로 넘어가지만 정해진 횟수동안 셀의 프로그램이 실패되었다고 판단하면 불량소자로 분류(25)한다.
셀이 프로그램후 검증이 되고 다음 셀을 프로그램하기전에 4㎲동안 더미 프로그램 하는 더미 프로그램단계(23)가 추가되어 있다. 이 단계가 추가되므로써 셀의 프로그램 마진을 크게 확보할 수 있다. 이는 프로그램 마진이 부족해 6.5V에서 독출 정밀 테스트나 베이킹후에 오동작을 방지한다.
검증된 셀을 더미 프로그램 하는 과정에서 특정한 단위로 하여 여러개의 셀을 한번에 실시한다. 예를 들어, 비트라인(Bit line)을 이용해 1 바이트(Byte) 단위로 프로그램을 하는 경우 데이타 폭(Data Width)에 따라 프로그램 하는 경우, 여러개의 비트라인을 동시에 프로그램하는 경우 및 섹터(Sector) 전체를 한번에 프로그램하는 경우가 있다.
도 5를 참조하면, 도면 부호 B는 종래의 프로그램 속도가 느린 다이이며, 도면부호 B'는 속도가 느린 다이(B)에 더미프로그램을 실시하여 개선된 다이이고, 도면부호 C는 프로그램 검증선이고, 도면부호 D는 리드라인이다. 도 3에 도시한 바와 같이, 프로그램 검증선(C)을 두 다이(A 및 B) 모두 통과를 해도 프로그램 속도가 빠른 다이(A)는 7.5V이상으로 올라가 있지만 느린 다이(B)의 경우는 프로그램 검증선(C)을 간신히 통과해 6.5V에서 오동작(Fail)이 발생하는 문제점이 생긴다.
상기에서 서술한 더미 프로그램 단계에 의해, 프로그램 속도가 느려 프로그램 마진이 부족한 다이(B)가 종래의 프로그램 속도가 빠른 다이(A)와 비슷한 다이(B')로 바뀐 분포를 나타내고 있다.
이는 프로그램이 부족하게 진행된 셀은 4㎲동안 프로그램을 추가할 경우 충분히 프로그램 되나, 프로그램 된 셀은 약간 쉬프트(Shift)하는 것을 볼 수 있는데이것은 프로그램이 된 셀의 경우 셀의 문턱전압이 높아(플로팅 게이트에 전자가 많아서) 프로그램을 한번 더 실시해도 셀의 게이트 전압이 프로그램이 충분히 되지않은 셀보다 훨씬 낮아 그 만큼 프로그램이 안되는 것이다. 따라서 더미 프로그램을 추가해도 프로그램 마진이 부족한 셀만 영향을 미치고 프로그램 마진이 충분한 셀에는 영향을 덜 미친다.
셀의 소거 동작에서도 일단 셀을 프로그램 한 후에 소거동작을 실시한다. 이러한 셀 소거 동작에서의 프로그램 동작도 상기와 같은 방법으로 실시된다.
도 6을 참조하여, 본 발명에 따른 셀의 소거 방법은 선택된 셀을 4㎲동안의 프리 프로그램단계(30)를 거쳐 프로그램시킨 후, 셀의 프로그램 여부를 검증하는 프로그램 검증단계(31)를 실시한다. 프로그램 검증 단계(31)에서 셀이 성공적으로 프로그램 되었다고 판단되면 프로그램된 셀을 한번더 프로그램하는 더미 프로그램(33)을 실시하고 프로그램을 완료한 후 셀 소거 단계(36)로 넘어가고 만약, 셀의 프로그램이 실패되었다고 판단되면 실패 횟수를 카운트(32)한 후 다시 프로그램 단계(30)를 실시한다. 성공적으로 프로그램 될때까지 이러한 과정을 일정횟수 예를 들어, 1000번 미만까지 반복 수행하고, 반복수행하는 동안 프로그램 검증단계(31)에서 셀이 성공적으로 프로그램 되었다는 판단을 얻으면 셀 소거 단계(36)로 넘어가지만 정해진 횟수동안 셀의 프로그램이 실패되었다고 판단하면 불량소자로 분류(35)한다.
이후, 더미 프로그램까지 실시된 셀을 셀 소거 단계(36)를 거쳐 소거시킨후, 셀의 소거 여부를 검증하는 소거 검증단계(37)를 실시한다. 소거 검증 단계(37)에서 셀이 성공적으로 소거 되었다고 판단되면 소거를 완료하는 단계(40)로 넘어가고, 셀의 소거가 실패되었다고 판단되면 실패횟수를 카운트(38)한 후 다시 소거 단계(36)를 실시한다. 성공적으로 소거 될때까지 이러한 과정을 일정횟수 예를 들어, 1000번 미만까지 반복 수행하고, 반복수행하는 동안 소거 검증 단계(37)에서 셀이 성공적으로 소거 되었다는 판단을 얻으면 소거 완료단계(40)로 넘어간다.
상술한 바와 같이, 본 발명은 더미 프로그램 단계를 추가하여 프로그램 마진을 충분히 확보하므로써 셀에 대한 불량률을 줄일 수 있다.

Claims (3)

  1. 프로그램 검증을 위해 셀을 프로그램 하는 제 1 단계;
    상기 셀의 프로그램 여부를 검증하는 제 2 단계;
    상기 프로그램 검증 단계에서 상기 셀이 성공적으로 프로그램 되었다고 판단되면 더미 프로그램을 수행하여 상기 셀의 프로그램 동작을 완료한 후 다음 셀로 넘어가고, 셀의 프로그램이 실패되었다고 판단되면 실패횟수를 카운트하는 제 3 단계; 및
    상기 셀이 성공적으로 프로그램 될때까지 상기 제 1 단계 내지 제 3 단계를 일정 횟수만큼 수행하고, 일정 횟수동안 셀의 프로그램이 실패되었다고 판단되면 불량소자로 분류하는 제 4 단계로 이루어 지는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 프로그램은 4㎲동안 실시되는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그램 방법.
  3. 제 1 항에 있어서,
    상기 제 4 단계는 프로그램이 실패된 셀을 반복 프로그램 하는 횟수를 1000번 미만으로 하는 것을 특징으로 하는 플래쉬 메모리 소자의 프로그램 방법.
KR1019990065019A 1999-12-29 1999-12-29 플래쉬 메모리 소자의 프로그램 방법 KR100335769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065019A KR100335769B1 (ko) 1999-12-29 1999-12-29 플래쉬 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065019A KR100335769B1 (ko) 1999-12-29 1999-12-29 플래쉬 메모리 소자의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20010065151A KR20010065151A (ko) 2001-07-11
KR100335769B1 true KR100335769B1 (ko) 2002-05-09

Family

ID=19632225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065019A KR100335769B1 (ko) 1999-12-29 1999-12-29 플래쉬 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR100335769B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403367B2 (en) 2016-12-29 2019-09-03 SK Hynix Inc. Semiconductor memory device and method of operating the same
US11114173B2 (en) 2016-12-29 2021-09-07 SK Hynix Inc. Semiconductor memory device and method of operating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719697B1 (ko) * 2005-10-10 2007-05-17 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
KR100769258B1 (ko) 2006-10-23 2007-10-22 삼성전자주식회사 문턱 전압 분포를 줄일 수 있는 불 휘발성 메모리 장치
KR20100000776A (ko) 2008-06-25 2010-01-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20160059174A (ko) 2014-11-18 2016-05-26 에스케이하이닉스 주식회사 반도체 장치
EP3899711B1 (en) * 2020-02-20 2024-02-07 Yangtze Memory Technologies Co., Ltd. Method of programming multi-plane memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403367B2 (en) 2016-12-29 2019-09-03 SK Hynix Inc. Semiconductor memory device and method of operating the same
US11114173B2 (en) 2016-12-29 2021-09-07 SK Hynix Inc. Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
KR20010065151A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US7623390B2 (en) Programming method for non-volatile memory and non-volatile memory-based programmable logic device
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
JP3672435B2 (ja) 不揮発性メモリ装置
IL152465A (en) Method for erasing a memory cell
JP2007052907A (ja) 不揮発性メモリセルの読出し方法
US20080285368A1 (en) Method for nrom array word line retry erasing and threshold voltage recovering
US20060109710A1 (en) Memory device having a virtual ground array and methods using program algorithm to improve read margin loss
KR100335769B1 (ko) 플래쉬 메모리 소자의 프로그램 방법
JPH08249895A (ja) 不輝発性半導体記憶装置
US6515910B1 (en) Bit-by-bit Vt-correction operation for nonvolatile semiconductor one-transistor cell, nor-type flash EEPROM
CN114758689A (zh) 用于非易失性存储器的擦除方法和上电修复方法
KR20080061937A (ko) 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법
EP2667382B1 (en) Erasing a non-volatile memory (NVM) system having error correction code (ECC)
CN110431633B (zh) 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
CN111933202B (zh) 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
US11978520B2 (en) Method of erasing flash memory and electronic system
CN114664356B (zh) 非易失性存储器的擦除方法和擦除装置
CN109390016B (zh) Nor型闪存的擦除方法及装置
TWI443665B (zh) 反或閘型快閃記憶體與其過抹除驗證與修復方法
KR20070109684A (ko) 낸드 플래시 메모리 장치의 소거방법
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
CN114005479A (zh) 一种提高NOR Flash数据读写可靠性的方法、装置及其应用
KR100330679B1 (ko) 저장 유닛의 소거 장치 및 소거 방법, 및 저장 유닛의 소거 프로그램을 저장하는 저장 매체
CN110838318A (zh) 提高存储器数据可靠性的方法和系统
KR100358059B1 (ko) 플래쉬 메모리 소자의 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee