KR20080061937A - 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법 - Google Patents

모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법 Download PDF

Info

Publication number
KR20080061937A
KR20080061937A KR1020060137146A KR20060137146A KR20080061937A KR 20080061937 A KR20080061937 A KR 20080061937A KR 1020060137146 A KR1020060137146 A KR 1020060137146A KR 20060137146 A KR20060137146 A KR 20060137146A KR 20080061937 A KR20080061937 A KR 20080061937A
Authority
KR
South Korea
Prior art keywords
cell
voltage
program
monitoring
monitoring cell
Prior art date
Application number
KR1020060137146A
Other languages
English (en)
Inventor
김형석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060137146A priority Critical patent/KR20080061937A/ko
Publication of KR20080061937A publication Critical patent/KR20080061937A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

오버프로그램 또는 소거불량을 방지할 수 있는 플래시 메모리소자는, 드레인 및 소스 선택트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링들이 배열되어 있는 메모리 셀 영역과, 스페어 셀(spare cell) 영역을 구비하는 플래시 메모리소자에 있어서, 상기 스페어 셀 영역에 배치된 모니터링 셀(monitoring cell) 스트링을 구비하는 것을 특징으로 한다.
낸드 플래시 메모리, 오버프로그램, 스페어 셀, 모니터링

Description

모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램 및 소거 방법{Flash memory device having monitoring cell, program and erase method thereof}
도 1은 초기 상태의 플래시 메모리 셀의 문턱전압 분포를 나타낸 도면이다.
도 2는 프로그램/소거 싸이클링 횟수가 증가함에 따라 오버프로그램이 발생한 경우의 셀의 문턱전압 분포를 나타낸 도면이다.
도 3은 프로그램/소거 싸이클링 횟수가 증가함에 따라 소거불량이 발생한 경우의 셀의 문턱전압 분포를 나타낸 도면이다.
도 4는 본 발명에 의한 모니터링 셀을 구비하는 플래시 메모리소자를 나타낸 도면이다.
도 5는 본 발명의 모니터링 셀 스트링을 구비하는 플래시 메모리소자의 프로그램 방법을 설명하기 위한 흐름도이다.
도 6은 본 발명의 모니터링 셀 스트링을 구비하는 플래시 메모리소자의 데이터 소거 방법을 설명하기 위한 흐름도이다.
도 7은 모니터링 셀을 이용하여 프로그램 전압을 조절하는 과정을 설명하기 위하여 나타낸 도면이다.
본 발명은 플래시 메모리소자 및 그 구동방법에 관한 것으로, 특히 메모리 셀의 오버프로그램(over-program) 또는 소거 불량을 방지하기 위한 모니터링(monitoring) 셀을 구비하는 플래시 메모리소자, 그의 프로그램 및 소거 방법에 관한 것이다.
낸드형 플래시 메모리소자는 프로그램(program)과 소거(erase)의 원리로 파울러-노드하임 터널링(Fowler-Nordheim tunneling) 현상을 이용한다. 즉, 약 100Å 정도의 얇은 산화막으로 이루어진 터널산화막을 통해 전자가 이동(터널링)하면서 셀의 문턱전압(threshold voltage)을 변화시켜 프로그램 및 소거기능을 수행하게 된다. 플래쉬 메모리소자의 프로그램 동작은 페이지(page) 단위로 실행되며, 선택된 페이지의 메모리 셀들이 연결된 워드라인에 프로그램을 위한 바이어스 전압이 인가됨에 따라 메모리 셀들이 프로그램된다. 한편, 워드라인 바이어스 전압을 소정의 스텝 바이어스(step bias) 단위로 점차 증가시키면서 선택된 페이지를 여러 번 프로그램하는 아이에스피피(ISPP; Incremetal Step Pulse Program) 방식을 이용한 프로그램 방법이 실시되고 있다.
낸드(NAND) 플래시 메모리소자에서 소거/프로그램 동작이 반복되면, 프로그램 속도는 빨라지고 소거속도는 느려지는 경향을 보이게 된다. 이러한 프로그램/소거 동작의 반복이 지속되어 프로그램 속도가 점차 빨라지면, 어느 순간 리드전압(Vread)보다 높은 문턱전압(Vt)으로 셀이 프로그램되는 현상이 발생하는데, 이러 한 현상을 오버프로그램(over-program)이라 한다. 오버프로그램이 일어나면 메모리 셀의 문턱전압이 리드전압(Vread)보다 높아지게 되므로, 그 메모리 셀이 속한 스트링에 전류가 흐를 수 없게 되어 결국 그 스트링의 모든 메모리 셀이 프로그램된 것으로 읽히게 되는 현상이 발생한다. 이러한 오버프로그램 또는 소거불량(erase fail)이 발생하면 플래시 메모리소자는 더 이상 사용이 불가능하여 폐기하여야 하므로, 오버프로그램 또는 소거불량은 플래시 메모리의 수명을 줄이는 요소가 된다.
도 1 내지 도 3은 플래시 메모리소자에서 메모리 셀의 문턱전압 분포를 나타낸 도면들이다.
도 1은 초기 상태의 메모리 셀의 문턱전압 분포를 나타낸 도면으로서, "A"는 소거상태의 메모리 셀의 문턱전압 분포를 타나내고, "B"는 프로그램된 상태의 문턱전압 분포를 나타낸다. 소거상태의 경우 모든 셀이 0V 보다 낮은 문턱전압을 나타내고, 프로그램된 상태의 경우 0V보다 크고 리드전압(Vread)보다 낮은 문턱전압을 나타낸다.
도 2는 프로그램/소거 싸이클링 횟수가 증가함에 따라 오버프로그램이 발생한 경우의 메모리 셀의 문턱전압 분포를 나타낸 도면으로서, "C"는 프로그램되기 전 소거상태의 문턱전압 분포를 타나내고, "D"는 ISPP 방식으로 프로그램된 상태의 메모리 셀의 문턱전압 분포를 나타낸다. 도시된 바와 같이, 프로그램/소거 싸이클링이 증가함에 따라 오버프로그램이 발생하여 리드전압(Vread)보다 높은 문턱전압을 갖는 메모리 셀이 존재하는 것을 나타낸다.
도 3은 프로그램/소거 싸이클링 횟수가 증가함에 따라 소거불량이 발생한 경 우의 메모리 셀의 문턱전압 분포를 나타낸 도면으로서, "E"는 소거동작이 수행되기 전 소정 전압으로 프로그램된 상태의 문턱전압 분포를 타나내고, "F"는 프로그램된 데이터를 소거한 상태의 문턱전압을 나타낸다. 도시된 바와 같이, 메모리소자의 프로그램/소거 싸이클링이 증가함에 따라 소거 후에도 OV보다 높은 문턱전압을 갖는 갖는 셀이 존재하여 소거불량이 발생한 것을 나타낸다.
이렇게 오버프로그램 또는 소거불량이 발생한 셀들은 ISPP 동작 또는 ISPE(Incremental Step Pulse Erase) 동작시 첫 번째 프로그램 또는 소거 펄스에 의해 발생한다. 프로그램 시작 전압을 낮추어주거나, 소거불량의 경우 소거 시작전압을 낮추어 주면 이를 해결할 수도 있다. 그러나, 제품이 출시된 후 소자를 사용하는 중에는 프로그램 또는 소거 시작전압을 바꾸어줄 수 있는 방법이 없기 때문에 제품이 출시된 후에는 오버프로그램 또는 소거불량을 방지할 수 있는 방법이 없었다.
본 발명이 이루고자 하는 기술적 과제는 제품이 출시된 후 사용중에도 프로그램 또는 소거 전압의 조절이 가능하여 오버프로그램 또는 소거불량을 방지할 수 있는 플래시 메모리소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 제품이 출시된 후 사용중에도 전압 조절이 가능하여 오버프로그램 또는 소거불량을 방지할 수 있는 플래시 메모리소자의 프로그램 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 제품이 출시된 후 사용중에도 프로그램 전압 조절이 가능하여 오버프로그램 또는 소거불량을 방지할 수 있는 플래시 메모리소자의 데이터 소거방법을 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명에 의한 플래시 메모리소자는, 드레인 선택 트랜지스터, 소스 선택트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링들이 배열되어 있는 메모리 셀 영역과, 스페어 셀(spare cell) 영역을 구비하는 플래시 메모리소자에 있어서, 상기 스페어 셀 영역에 배치된 모니터링 셀(monitoring cell) 스트링을 구비하는 것을 특징으로 한다.
상기 모니터링 셀 스트링은 상기 메모리 셀 스트링과 동일한 구조를 가질 수 있다.
상기 모니터링 셀 스트링은 소스 및 드레인 선택 트랜지스터와, 상기 소스 선택 트랜지스터와 드레인 선택 트랜지스터 사이에 배열된 다수의 메모리 셀로 구성될 수 있다.
상기 다른 기술적 과제를 이루기 위하여 본 발명에 의한 플래시 메모리소자의 프로그램 방법은, 드레인 선택 트랜지스터, 소스 선택트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링들이 배열되어 있는 메모리 셀 영역과, 상기 메모리 셀 영역의 셀 스트링과 동일한 구조를 가지며 스페어 셀 영역에 배치된 모니터링 셀(monitoring cell) 스트링을 구비하는 플래시 메모리소자의 프로그램 방법에 있어서, 상기 모니터링 셀 스트링을 이용하여 상기 메모리 셀을 프로그램하기 위한 프로그램 전압을 검출하는 단계; 및 상기 검출된 프로그램 전압을 시작전압으로 하 여 상기 메모리 셀을 프로그램하는 단계를 포함하는 것을 특징으로 한다.
상기 프로그램 전압을 검출하는 단계는, 소정의 제1 전압으로 상기 모니터링 셀을 프로그램하는 단계와, 프로그램된 상기 모니터링 셀의 문턱전압을 소정의 기준전압과 비교하는 단계, 및 상기 모니터링 셀의 문턱전압이 상기 기준전압보다 높지 않은 경우, 상기 제1 전압을 상기 메모리 셀의 프로그램 전압으로 검출하는 단계로 이루어질 수 있다.
프로그램된 상기 모니터링 셀의 문턱전압이 상기 기준전압보다 높은 경우, 상기 모니터링 셀에 프로그램된 데이터를 소거하는 단계와, 상기 제1 전압을 스텝전압만큼 낮추어 상기 모니터링 셀을 프로그램하는 단계를, 상기 모니터링 셀의 오버프로그램이 일어나지 않을 때까지 반복하여 수행할 수 있다.
그리고, 상기 메모리 셀을 프로그램하는 단계는 ISPP(Incremental Step Pulse Program) 방식으로 이루어질 수 있다.
상기 또다른 기술적 과제를 이루기 위하여 본 발명에 의한 플래시 메모리소자의 데이터 소거방법은, 드레인 선택 트랜지스터, 소스 선택트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링들이 배열되어 있는 메모리 셀 영역과, 상기 메모리 셀 영역의 셀 스트링과 동일한 구조를 가지며 스페어 셀 영역에 배치된 모니터링 셀(monitoring cell) 스트링을 구비하는 플래시 메모리소자의 데이터 소거방법에 있어서, 상기 모니터링 셀 스트링을 이용하여 상기 메모리 셀의 데이터를 소거하기 위한 소거 전압을 검출하는 단계; 및 상기 검출된 소거 전압을 시작전압으로 하여 상기 메모리 셀의 데이터를 소거하는 단계를 포함하는 것을 특징으로 한다.
상기 소거 전압을 검출하는 단계는, 소정의 제1 전압으로 상기 모니터링 셀의 데이터를 소거하는 단계와, 상기 모니터링 셀의 문턱전압을 소정의 기준전압과 비교하는 단계, 및 상기 모니터링 셀의 문턱전압이 상기 기준전압보다 높지 않은 경우, 상기 제1 전압을 상기 메모리 셀의 소거 전압으로 검출하는 단계로 이루어질 수 있다.
상기 모니터링 셀의 문턱전압이 상기 기준전압보다 높은 경우, 상기 모니터링 셀에 소정의 데이터를 프로그램하는 단계와, 상기 제1 전압을 스텝전압만큼 증가시켜 상기 모니터링 셀의 데이터를 소거하는 단계를, 상기 모니터링 셀의 소거 불량이 일어나지 않을 때까지 반복하여 수행할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
낸드 플래시 메모리에서 오버프로그램이 일어나면, 셀의 문턱전압이 리드전압(Vread)보다 높아지게 되므로 셀이 속한 스트링에는 전류가 흐를 수 없게 되어 그 스트링의 모든 셀이 프로그램된 것으로 읽히게 된다. 이와 같은 오버프로그램된 셀들은 ISPP 프로그램 동작 중 첫 번째로 가해지는 프로그램 펄스에 의해 일어난다. 이를 해결하기 위해서는 프로그램 시작 전압을 낮춰주면 되지만, 종래에는 제품이 제조완료되어 출시되면 사용중에 프로그램 시작 전압을 바꾸어줄 수 있는 방법이 없었기 때문에, 오버 프로그램에 의한 문제를 해결할 수가 없었다. 이러한 문 제를 해결하기 위하여 본 발명은, 제품의 사용중에 프로그램 속도의 변화를 모니터링(monitoring)할 수 있는 모니터링 셀을 도입하여 프로그램 시작 전압을 조절할 수 있도록 한다. 상기 모니터링 셀은 일반 메모리 셀의 특성을 대변해주어야 하므로 메모리 셀들과 동일한 구조로 형성되고, 또한 동일한 방식으로 동작한다. 다만, 모니터링 셀의 목적은 프로그램 또는 소거 속도를 모니터링하는 데 있으므로 일반 메모리 셀이 ISPP 또는 ISPE 방식으로 프로그램되는 반면에, 모니터링 셀은 정해진 하나의 펄스에 의해 프로그램 또는 소거동작이 이루어진다.
도 4는 본 발명에 의한 모니터링 셀을 구비하는 플래시 메모리소자를 나타내 보인 도면이다.
낸드 플래시 메모리의 셀 어레이영역(100)은 메모리 셀들이 규칙적으로 배열되어 있는 메인 메모리 셀 영역(110)과 메모리 셀에 이상이 생겼을 때 메모리 셀을 대체하기 위한 스페어 셀(spare cell) 등이 배치되어 있는 스페어 셀(spare cell) 영역(120)으로 구성된다. 프로그램 속도를 모니터링하기 위한 모니터링 셀이 배열된 모니터링 셀 스트링(121)은 도시된 바와 같이, 스페어 셀 영역(120)에 위치한다.
메모리 셀 영역의 하나의 스트링은 드레인 선택 트랜지스터(DST), 소스 선택 트랜지스터(SST) 및 복수의 메모리 셀 트랜지스터들(111, 112, 113, 114, 115, 116)로 이루어진다. 메모리 셀 트랜지스터들의 소스/드레인은 공통으로 직렬 연결된다.
모니터링 셀 스트링(121)도 메모리 셀 영역의 스트링과 마찬가지로, 드레인 선택 트랜지스터(DST), 소스 선택 트랜지스터(SST) 및 복수의 모니터링 셀 트랜지스터들(121, 122, 123, 124, 125, 126)로 이루어진다. 상기 모니터링 셀 트랜지스터들의 컨트롤게이트들은 메모리 셀 트랜지스터와 함께 워드라인과 연결되고, 모니터링 셀 트랜지스터들의 소스/드레인은 메모리 셀 트랜지스터들의 소스/드레인과 함게 공통으로 직렬 연결된다.
상기 모니터링 셀 스트링(121)의 모니터링 셀은 플래시 메모리소자가 프로그램/소거 동작을 수행할 때 항상 동작하며, 소자의 프로그램/소거 싸이클링(cycling) 횟수만큼의 프로그램/소거 동작을 수행하게 된다. 프로그램/소거 동작을 수행하는 중 모니터링 셀의 문턱전압이 소정의 전압을 넘어설 경우 불량을 발생하여 메인 메모리 셀의 프로그램 전압을 스텝전압(Vstep)만큼 낮추도록 하는 역할을 한다.
도 5는 본 발명의 모니터링 셀 스트링을 구비하는 플래시 메모리소자의 프로그램 방법을 설명하기 위한 흐름도이다.
메모리 셀을 프로그램하기 전에 먼저, 모니터링 셀에 대한 프로그램을 수행하는데, 소정의 프로그램 전압을 모니터링 셀의 워드라인에 인가하여 모니터링 셀을 프로그램한다(단계 210). 프로그램된 모니터링 셀의 문턱전압을 소정의 리드전압(Vread)과 비교하여 모니터링 셀의 프로그램 상태를 검증한다(단계 220).
모니터링 셀의 문턱전압을 확인한 결과 모니터링 셀이 리드전압보다 큰 문턱전압으로 프로그램되어 오버프로그램이 발생되었다면, 프로그램 전압을 소정의 스텝전압(Vstep)만큼 감소시키고 소거전압은 스텝전압만큼 증가시킨다(단계 230). 조 절된 프로그램 전압으로 다시 모니터링 셀을 프로그램한 다음 검증한다. 모니터링 셀을 프로그램하는 이유는 메인 메모리 셀의 적절한 프로그램 시작전압을 찾기 위한 것이므로, 모니터링 셀을 다시 프로그램하기 전에 이전에 프로그램한 데이터를 소거하여야 한다(단계 240). 모니터링 셀의 데이터를 소거하기 위한 소거전압은 모니터링 셀을 프로그램하기 전에 사용한 소거전압에 스텝 전압만큼 증가시킨 전압을 사용한다.
모니터링 셀을 소거한 다음에는 스텝전압만큼 감소시킨 프로그램 전압을 모니터링 셀에 인가하여 다시 프로그램한다(단계 210). 이렇게 소거-프로그램-검증 동작을 반복하여 모니터링 스트링의 모든 셀이 정상적으로 프로그램된 상태로 패스되면 이제 메인 메모리 셀에 대한 프로그램을 수행한다.
모니터링 셀에 대한 프로그램 동작에서 검증된 적정 전압을 프로그램 시작전압으로 사용하여 ISPP 방식으로 메인 메모리 셀을 프로그램한다(단계 250). 언급한 바와 같이, 플래시 메모리소자의 오버프로그램 현상은 ISPP 프로그램 동작 중 첫 번째 프로그램 펄스에 의해 일어난다. 그러나, 본 발명은 모니터링 셀을 통해 오버프로그램이 일어나지 않을 것으로 검증된 전압을 메인 메모리 셀에 대한 프로그램 시작전압으로 사용하여 프로그램하기 때문에, 오버프로그램이 발생할 확률은 거의 없다.
다음에, 메인 메모리 셀의 문턱전압을 스캐닝하여 프로그램 상태를 검증한다(단계 260). 검증결과 모든 셀이 원하는 레벨로 프로그램된 것으로 확인되면 프로그램을 완료하고, 프로그램 검증단계를 패스하지 못했다면 스텝전압만큼 프로그 램 전압을 증가시켜 프로그램을 반복해서 수행한다.
도 6은 본 발명의 모니터링 셀 스트링을 구비하는 플래시 메모리소자의 데이터 소거 방법을 설명하기 위한 흐름도이다.
메모리 셀의 데이터를 소거하기 전에 먼저, 모니터링 셀에 대한 소거동작을 수행하는데, 소정의 소거전압을 모니터링 셀에 인가하여 모니터링 셀의 데이터를 소거한다(단계 310). 모니터링 셀의 문턱전압을 확인하여 0V보다 높은 문턱전압을 가진 슬로우 셀(slow cell)이 존재하는지를 확인한다(단계 320).
모니터링 셀의 문턱전압을 확인한 결과 0V보다 큰 문턱전압을 가진 슬로우 셀이 발생되었다면, 소거전압을 스텝전압(Vstep)만큼 증가시키고, 프로그램 전압은 스텝전압만큼 감소시킨다(단계 330). 다시 모니터링 셀을 소거하기 전에 모니터링 셀에 적정 전압을 인가하여 프로그램한다(단계 340). 다음, 조절된 소거전압을 모니터링 셀에 인가하여 프로그램된 데이터를 소거한다(단계 310). 이렇게 프로그램-소거-검증 동작을 반복하여 모니터링 스트링의 모든 셀이 정상적으로 소거된 상태로 패스되면 이제 메인 메모리 셀에 대한 소거동작을 수행한다.
모니터링 셀에 대한 소거 및 검증 단계에서 슬로우 셀이 발생되지 않는 적정 소거전압을 소거 시작전압으로 사용하여 ISPE 방식으로 메인 메모리 셀에 대한 소거동작을 수행한다(단계 350, 360).
도 7은 모니터링 셀을 이용하여 프로그램 전압을 조절하는 과정을 설명하기 위하여 나타내보인 도면이다.
"①"은 소거상태의 모니터링 셀을 소정 프로그램 전압으로 프로그램하는 과 정에서 오버프로그램이 발생한 경우를 나타내고, "②"는 오버프로그램이 발생한 모니터링 셀을 다시 프로그램하기 위하여 모니터링 셀의 데이터를 소거하는 과정을 나타내며, "③"은 프로그램 전압을 스텝전압만큼 감소시켜 다시 프로그램하는 과정을 나타낸다. 도시된 바와 같이, 조절된 프로그램 전압으로 프로그램하였을 경우 오버프로그램이 발생되지 않게 된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
상술한 본 발명에 의한 플래시 메모리소자에 따르면, 메모리 셀의 프로그램 또는 소거속도를 모니터링할 수 있는 모니터링 셀을 스페어 셀 영역에 구비함으로써, 제품이 출시되어 사용하는 중에 프로그램 속도의 변화를 모니터링하여 프로그램 또는 소거전압을 적절한 수준으로 조절할 수 있게 하여 오버프로그램 또는 소거불량이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 모니터링 셀을 구비하는 플래시 메모리소자의 프로그램 또는 소거방법에 따르면, 메인 메모리 셀을 프로그램 또는 소거하기 전에 모니터링 셀에 대한 프로그램 또는 소거를 수행하여 소자의 프로그램 속도의 변화를 모니터링하여 프로그램 또는 소거전압을 적절한 수준으로 조절할 수 있다. 따라서, 제품이 출시되어 사용하는 중에도 오버프로그램 및 소거불량을 방지할 수 있으며, 결과적으로 플래시 메모리소자의 수명을 연장할 수 있다.

Claims (9)

  1. 드레인 선택 트랜지스터, 소스 선택 트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링들이 배열되어 있는 메모리 셀 영역과, 스페어 셀(spare cell) 영역을 구비하는 플래시 메모리소자에 있어서,
    상기 스페어 셀 영역에 배치된 모니터링 셀(monitoring cell) 스트링을 구비하는 것을 특징으로 하는 플래시 메모리소자.
  2. 제1항에 있어서,
    상기 모니터링 셀 스트링은 상기 메모리 셀 스트링과 동일한 구조로 이루어진 것을 특징으로 하는 플래시 메모리소자.
  3. 드레인 선택 트랜지스터, 소스 선택트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링들이 배열되어 있는 메모리 셀 영역과, 상기 메모리 셀 영역의 셀 스트링과 동일한 구조를 가지며 스페어 셀 영역에 배치된 모니터링 셀(monitoring cell) 스트링을 구비하는 플래시 메모리소자의 프로그램 방법에 있어서,
    상기 모니터링 셀 스트링을 이용하여 상기 메모리 셀을 프로그램하기 위한 프로그램 전압을 검출하는 단계; 및
    상기 검출된 프로그램 전압을 시작전압으로 하여 상기 메모리 셀을 프로그램하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  4. 제3항에 있어서,
    상기 프로그램 전압을 검출하는 단계는,
    소정의 제1 전압으로 상기 모니터링 셀을 프로그램하는 단계와,
    프로그램된 상기 모니터링 셀의 문턱전압을 소정의 기준전압과 비교하는 단계, 및
    상기 모니터링 셀의 문턱전압이 상기 기준전압보다 높지 않은 경우, 상기 제1 전압을 상기 메모리 셀의 프로그램 전압으로 검출하는 단계로 이루어지는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  5. 제4항에 있어서,
    프로그램된 상기 모니터링 셀의 문턱전압이 상기 기준전압보다 높은 경우,
    상기 모니터링 셀에 프로그램된 데이터를 소거하는 단계와, 상기 제1 전압을 스텝전압만큼 낮추어 상기 모니터링 셀을 프로그램하는 단계를, 상기 모니터링 셀의 오버프로그램이 일어나지 않을 때까지 반복하여 수행하는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  6. 제3항에 있어서,
    상기 메모리 셀을 프로그램하는 단계는 ISPP(Incremental Step Pulse Program) 방식으로 이루어지는 것을 특징으로 하는 플래시 메모리소자의 프로그램 방법.
  7. 드레인 선택 트랜지스터, 소스 선택트랜지스터 및 다수의 메모리 셀로 구성된 셀 스트링들이 배열되어 있는 메모리 셀 영역과, 상기 메모리 셀 영역의 셀 스트링과 동일한 구조를 가지며 스페어 셀 영역에 배치된 모니터링 셀(monitoring cell) 스트링을 구비하는 플래시 메모리소자의 데이터 소거방법에 있어서,
    상기 모니터링 셀 스트링을 이용하여 상기 메모리 셀의 데이터를 소거하기 위한 소거 전압을 검출하는 단계; 및
    상기 검출된 소거 전압을 시작전압으로 하여 상기 메모리 셀의 데이터를 소거하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리소자의 데이터 소거 방법.
  8. 제7항에 있어서,
    상기 소거 전압을 검출하는 단계는,
    소정의 제1 전압으로 상기 모니터링 셀의 데이터를 소거하는 단계와,
    상기 모니터링 셀의 문턱전압을 소정의 기준전압과 비교하는 단계, 및
    상기 모니터링 셀의 문턱전압이 상기 기준전압보다 높지 않은 경우, 상기 제1 전압을 상기 메모리 셀의 소거 전압으로 검출하는 단계로 이루어지는 것을 특징으로 하는 플래시 메모리소자의 데이터 소거 방법.
  9. 제8항에 있어서,
    상기 모니터링 셀의 문턱전압이 상기 기준전압보다 높은 경우,
    상기 모니터링 셀에 소정의 데이터를 프로그램하는 단계와, 상기 제1 전압을 스텝전압만큼 증가시켜 상기 모니터링 셀의 데이터를 소거하는 단계를, 상기 모니터링 셀의 소거 불량이 일어나지 않을 때까지 반복하여 수행하는 것을 특징으로 하는 플래시 메모리소자의 데이터 소거 방법.
KR1020060137146A 2006-12-28 2006-12-28 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법 KR20080061937A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060137146A KR20080061937A (ko) 2006-12-28 2006-12-28 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137146A KR20080061937A (ko) 2006-12-28 2006-12-28 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법

Publications (1)

Publication Number Publication Date
KR20080061937A true KR20080061937A (ko) 2008-07-03

Family

ID=39814131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060137146A KR20080061937A (ko) 2006-12-28 2006-12-28 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법

Country Status (1)

Country Link
KR (1) KR20080061937A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005133B1 (ko) * 2009-02-10 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 이의 동작 방법
KR101415744B1 (ko) * 2013-02-20 2014-07-09 서울대학교산학협력단 스트링선택트랜지스터들의 문턱전압을 모니터링하는 ｓｓｌ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법
US8987832B2 (en) 2012-12-04 2015-03-24 Samsung Electronics Co., Ltd. Nonvolatile memory including memory cell array having three-dimensional structure
US9576666B2 (en) 2015-06-22 2017-02-21 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, memory system including the non-volatile memory device, and operating method of the memory system
KR20210147947A (ko) * 2020-05-27 2021-12-07 윈본드 일렉트로닉스 코포레이션 반도체 기억장치 및 이의 판독 방법
US11217318B2 (en) 2016-01-15 2022-01-04 Samsung Electronics Co., Ltd. Non-volatile memory device and program method of a non-volatile memory device
TWI765582B (zh) * 2020-05-22 2022-05-21 華邦電子股份有限公司 半導體記憶裝置及讀取方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005133B1 (ko) * 2009-02-10 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 이의 동작 방법
US8987832B2 (en) 2012-12-04 2015-03-24 Samsung Electronics Co., Ltd. Nonvolatile memory including memory cell array having three-dimensional structure
KR101415744B1 (ko) * 2013-02-20 2014-07-09 서울대학교산학협력단 스트링선택트랜지스터들의 문턱전압을 모니터링하는 ｓｓｌ 상태 확인 빌딩을 구비한 3차원 적층형 낸드 플래시 메모리 어레이, 그 모니터링 및 구동방법
US9576666B2 (en) 2015-06-22 2017-02-21 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, memory system including the non-volatile memory device, and operating method of the memory system
US11217318B2 (en) 2016-01-15 2022-01-04 Samsung Electronics Co., Ltd. Non-volatile memory device and program method of a non-volatile memory device
TWI765582B (zh) * 2020-05-22 2022-05-21 華邦電子股份有限公司 半導體記憶裝置及讀取方法
KR20210147947A (ko) * 2020-05-27 2021-12-07 윈본드 일렉트로닉스 코포레이션 반도체 기억장치 및 이의 판독 방법

Similar Documents

Publication Publication Date Title
KR100859258B1 (ko) 플래시 메모리 장치 및 동작 방법
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
US8223555B2 (en) Multiple level program verify in a memory device
US5400286A (en) Self-recovering erase scheme to enhance flash memory endurance
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
KR100869849B1 (ko) 플래시 메모리소자의 구동방법
JP4796125B2 (ja) メモリセルの部分集合を個別に検証して追加的に消去する不揮発性メモリの消去
JP4796126B2 (ja) メモリセルの部分集合を個別に検証してさらにソフトプログラミングすることによる不揮発性メモリのソフトプログラミング
US20070025155A1 (en) Method and apparatus for controlling slope of word line voltage in nonvolatile memory device
KR100909961B1 (ko) 프로그램 전압 발생 회로 및 방법, 그리고 이를 이용한불휘발성 메모리 장치
JP5058461B2 (ja) フラッシュメモリのための選択的消去方法
KR20090121983A (ko) 불휘발성 메모리 장치의 프로그램 방법
EP1386323B1 (en) Threshold voltage compacting for non-volatile semiconductor memory designs
KR20080061937A (ko) 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법
TW201417104A (zh) 使用軟程式化之非揮發性記憶體
KR20090121984A (ko) 불휘발성 메모리 장치의 소거 방법
JP2012022767A (ja) 不揮発性メモリブロックのソフトプログラム
JP2001307492A (ja) 不揮発性半導体メモリ装置の消去方法
KR20110065759A (ko) 불휘발성 메모리 소자의 동작 방법
KR20090048102A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
US7020021B1 (en) Ramped soft programming for control of erase voltage distributions in flash memory devices
KR100967010B1 (ko) 불휘발성 메모리 장치 및 그 프로그램 방법
KR100546343B1 (ko) 플래시 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination