KR102103873B1 - 메모리 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102103873B1
KR102103873B1 KR1020130075498A KR20130075498A KR102103873B1 KR 102103873 B1 KR102103873 B1 KR 102103873B1 KR 1020130075498 A KR1020130075498 A KR 1020130075498A KR 20130075498 A KR20130075498 A KR 20130075498A KR 102103873 B1 KR102103873 B1 KR 102103873B1
Authority
KR
South Korea
Prior art keywords
refresh
address
word line
input
activated
Prior art date
Application number
KR1020130075498A
Other languages
English (en)
Other versions
KR20150002112A (ko
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130075498A priority Critical patent/KR102103873B1/ko
Priority to US14/086,506 priority patent/US8923084B1/en
Priority to TW103104293A priority patent/TWI613664B/zh
Priority to CN201410185034.2A priority patent/CN104252878B/zh
Publication of KR20150002112A publication Critical patent/KR20150002112A/ko
Application granted granted Critical
Publication of KR102103873B1 publication Critical patent/KR102103873B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인; 하나 이상의 워드라인에 대응하는 하나 이상의 타겟 어드레스를 저장하는 어드레스 저장부; 및 소정의 간격으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 활성화하되, 상기 리프레시 커맨드가 2회 이상의 소정의 횟수만큼 입력될 때마다 상기 다수의 워드라인 중 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 제어부를 포함할 수 있다.

Description

메모리 및 이를 포함하는 메모리 시스템{MEMORY AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허문헌은 메모리 및 메모리 시스템에 관한 것으로, 더욱 상세하게는 메모리 및 메모리 시스템의 리프레시 기술에 관한 것이다.
메모리의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작이라 한다.
리프레시 동작은 메모리 컨트롤러로부터 메모리로 리프레시 커맨드이 인가될 때마다 수행되는데, 메모리 컨트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레시 커맨드을 인가한다. 예를 들어, 메모리의 데이터 유지 시간(data retention time)이 64ms이고, 리프레시 커맨드이 8000번 인가되어야 메모리 내부의 전체 메모리 셀이 리프레시 될 수 있는 경우에, 메모리 컨트롤러는 64ms 동안에 8000번의 리프레시 커맨드을 메모리로 인가한다. 한편, 메모리의 테스트 과정에서 메모리에 포함된 일부 메모리 셀들의 데이터 유지 시간(data retention time)이 규정된 기준시간을 초과하지 못하는 경우 메모리는 페일로 처리되는데, 이렇게 페일로 처리된 메모리의 경우 버려져야 한다.
일 실시예는 데이터 보유 시간이 부족한 메모리 셀을 포함하는 경우에도 정상적으로 동작하는 메모리 및 메모리 시스템을 제공한다.
또한 일 실시예는 워드라인 디스터번스로 인해 메모리 셀의 데이터가 열화될 수 있는 가능성이 있는 경우에도 정상적으로 동작하는 메모리 및 메모리 시스템을 제공한다.
일 실시예에 따른 메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인; 하나 이상의 워드라인에 대응하는 하나 이상의 타겟 어드레스를 저장하는 어드레스 저장부; 및 소정의 간격으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 활성화하되, 상기 리프레시 커맨드가 2회 이상의 소정의 횟수만큼 입력될 때마다 상기 다수의 워드라인 중 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 제어부를 포함할 수 있다.
일 실시예에 따른 메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인; 외부로부터 어드레스를 입력받는 어드레스 입력부; 리프레시 커맨드가 입력되면 카운팅 동작을 수행하고, 카운팅 동작을 수행한 결과에 따라 카운팅 어드레스를 생성하는 어드레스 카운팅부; 하나 이상의 워드라인에 대응하는 하나 이상의 타겟 어드레스를 저장하는 어드레스 저장부; 및 액티브 커맨드가 입력되면 상기 어드레스 입력부로 입력된 입력 어드레스에 대응하는 워드라인을 활성화하고, 상기 리프레시 커맨드에 응답하여 상기 카운팅 어드레스에 대응하는 워드라인을 활성화하되, 상기 리프레시 커맨드가 2회 이상의 소정의 횟수만큼 입력될 때마다 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 제어부를 포함할 수 있다.
일실시예에 따른 메모리 시스템은 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하고, 소정의 간격으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 활성화하되, 상기 리프레시 커맨드가 2회 이상의 소정의 횟수만큼 입력될 때마다 상기 다수의 워드라인 중 저장된 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 메모리; 및 리프레시 동작시 상기 메모리로 상기 리프레시 커맨드를 상기 소정의 간격으로 입력하는 메모리 컨트롤러를 포함할 수 있다.
일실시예에 따른 메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하는 다수의 셀 어레이; 상기 다수의 셀 어레이의 하나 이상의 워드라인에 대응하는 하나 이상의 타겟 어드레스를 저장하는 어드레스 저장부; 소정의 간격으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 셀 어레이에 대응하는 다수의 제1리프레시 액티브 신호를 활성화하되, 상기 리프레시 커맨드가 2회 이상의 소정의 횟수만큼 입력될 때마다 상기 다수의 셀 어레이에 대응하는 다수의 제2리프레시 액티브 신호를 활성화하는 리프레시 제어부; 및 상기 다수의 제1리프레시 액티브 신호 중 대응하는 제1리프레시 액티브 신호에 응답하여 대응하는 셀 어레이의 다수의 워드라인을 차례로 활성화하되, 상기 다수의 제2리프레시 액티브 신호 중 대응하는 제2리프레시 액티브 신호에 응답하여 대응하는 셀 어레이의 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 다수의 워드라인 제어부를 포함할 수 있다.
본 기술은 주기적으로 데이터 보유 시간이 부족한 메모리 셀들에 대해 추가적인 리프레시를 수행하여 데이터 보유 시간이 부족한 메모리 셀을 포함하는 메모리 및 메모리 시스템도 정상적으로 동작할 수 있다.
또한 본 기술은 주기적으로 워드라인 디스터번스로 인해 데이터의 열화가 발생할 수 있는 메모리 셀들에 대해 추가적인 리프레시를 수행하여 워드라인 디스터번스가 발생하는 메모리 및 메모리 시스템도 정상적으로 동작할 수 있다.
도 1은 리프레시 동작을 설명하기 위한 메모리의 구성도,
도 2는 도 1의 메모리의 리프레시 동작모드에 따른 리프레시 동작에 대해 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 메모리의 구성도,
도 4는 워드라인 제어부(342)의 구성도,
도 5는 도 3의 메모리의 동작에 대해 설명하기 위한 도면,
도 6는 본 발명의 다른 일 실시예에 따른 메모리의 구성도,
도 7는 본 발명의 다른 일 실시예에 따른 메모리의 구성도,
도 8은 리프레시 제어부(741)의 구성도,
도 9는 도 7의 메모리의 동작에 대해 설명하기 위한 도면,
도 10는 본 발명의 다른 일 실시예에 따른 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 리프레시 커맨드에 응답하여 워드라인이 활성화되면, 활성화된 워드라인에 연결된 메모리 셀은 리프레시 된다. 따라서 리프레시 커맨드에 응답하여 워드라인이 활성화된다는 것은 해당 워드라인에 연결된 메모리 셀이 리프레시 된다는 것을 의미한다. 또한 워드라인을 리프레시한다는 것은 해당 워드라인에 연결된 메모리 셀들을 리프레시하는 것을 의미한다.
도 1은 리프레시 동작을 설명하기 위한 메모리의 구성도이다.
도 1에 도시된 바와 같이, 메모리는 커맨드 입력부(110), 어드레스 입력부(120), 커맨드 디코더(130), 리프레시 제어부(140), 어드레스 카운팅부(150), 워드라인 제어부(160) 및 다수의 워드라인(WL0 - WLN)을 포함하는 셀 어레이(170)를 포함한다. 각 워드라인에는 다수의 메모리 셀(MC)이 연결된다.
커맨드 입력부(110)는 메모리 컨트롤러로부터 인가되는 커맨드(CMDs)를 수신하며, 어드레스 입력부(120)는 메모리 컨트롤러로부터 인가되는 어드레스(ADDs)를 수신한다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함한다.
커맨드 디코더(130)는 커맨드 입력부(110)를 통해 입력된 커맨드(CMDs)를 디코딩해 액티브 커맨드(ACT)와 리프레시 커맨드(REF)를 생성한다. 입력된 커맨드 신호들(CMDs)의 조합이 액티브 커맨드(ACT)에 대응하면 액티브 커맨드(ACT)를 활성화하고, 입력된 커맨드 신호들(CMDs)의 조합이 리프레시 커맨드(REF)를 나타내면 리프레시 커맨드(REF)를 활성화한다. 이외에도, 커맨드 디코더(130)는 입력된 커맨드 신호들(CMDs)을 디코딩해 프리차지(precharge), 리드(read) 및 라이트(write) 등의 명령도 생성하지만, 이는 본 발명과 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
리프레시 제어부(140)는 리프레시 커맨드(REF)에 응답하여 메모리의 리프레시 동작을 제어한다. 리프레시 제어부(140)는 리프레시 커맨드(REF)가 입력되면 셀 어레이(170)의 리프레시를 제어하는 리프레시 액티브 신호(REF_ACT)를 1회 이상 활성화한다. 이때 리프레시 커맨드(REF)가 1회 입력되었을 때 리프레시 액티브 신호(REF_ACT)가 활성화되는 횟수는 리프레시 동작모드의 설정에 따라 달라질 수 있으며, 이는 리프레시 커맨드(REF)가 1회 입력되었을 때 리프레시되는 워드라인의 개수에 대응한다.
예를 들어 메모리의 리프레시 동작모드가 제1모드로 설정된 경우(제1모드신호(MODE1)가 활성화됨) 리프레시 커맨드(REF)가 1회 입력되었을 때 리프레시 액티브 신호(REF_ACT)가 1회 활성화되고, 메모리의 리프레시 동작모드가 제2모드로 설정된 경우(제2모드신호(MODE2)가 활성화됨) 리프레시 커맨드(REF)가 1회 입력되었들 때 리프레시 액티브 신호(REF_ACT)가 2회 활성될 수 있다.
어드레스 카운팅부(150)는 리프레시 커맨드(REF)가 입력되면 1회 이상의 카운팅을 수행하고, 그 결과를 이용하여 셀 어레이(170)의 리프레시 동작시에 사용될 카운팅 어드레스(CNT_ADD)를 생성한다. 어드레스 카운팅부(150)는 리프레시 액티브 신호(REF_ACT)가 활성화될 때마다 카운팅을 수행하여 카운팅 어드레스(CNT_ADD)를 생성한다. 예를 들어, 어드레스 카운팅부(150)는 리프레시 액티브 신호(REF_ACT)가 활성화되면 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 어드레스를 변화시킨다는 것을 의미한다.
워드라인 제어부(160)는 어드레스(IN_ADD 또는 CNT_ADD)에 의해 선택된 워드라인을 활성화하고, 필요한 동작이 완료되면 활성화된 워드라인을 프리차지(비활성화)한다. 워드라인 제어부(160)는 액티브 동작시 액티브 커맨드(ACT)에 응답하여 어드레스 입력부(120)로 입력된 어드레스(IN_ADD)에 의해 선택된 워드라인을 활성화하고, 리프레시 동작시 리프레시 액티브 신호(REF_ACT)에 응답하여 카운팅 어드레스(CNT_ADD)에 의해 선택된 워드라인을 활성화(리프레시)한다.
도 2는 도 1의 메모리의 리프레시 동작모드에 따른 리프레시 동작에 대해 설명하기 위한 도면이다. 참고로 리프레시 동작모드는 메모리 내부적으로 리프레시 빈도를 높이기 위해 사용되는 것일 수 있고, 메모리 컨트롤러로부터 리프레시 커맨드가 입력되는 빈도는 일정하다고 가정한다.
도 2a는 메모리의 리프레시 동작모드가 제1모드로 설정된 경우 메모리의 리프레시 동작을 설명하기 위한 도면이다.
도 2a에 도시된 바와 같이, 리프레시 커맨드(REF)가 입력될 때마다 메모리 내부적으로 리프레시 액티브 신호(REF_ACT)가 1회 활성화되고, 1개의 워드라인이 리프레시된다. 제1동작모드의 경우 데이터 보유 시간이 짧은 메모리 셀들은 데이터가 열화 되어 메모리가 오동작을 일으킬 수 있다.
도 2b는 메모리의 리프레시 동작모드가 제1모드로 설정된 경우 메모리의 리프레시 동작을 설명하기 위한 도면이다.
도 2b에 도시된 바와 같이, 리프레시 커맨드(REF)가 입력될 때마다 메모리 내부적으로 리프레시 액티브 신호(REF_ACT)가 2회 활성화되고, 2개의 워드라인이 리프레시된다. 제2동작모드를 사용하는 경우 메모리는 동일한 시간에 2배의 리프레시를 수행하게 되므로 메모리에 요구되는 데이터 보유 시간이 제1동작모드의 1/2로 줄어들고 따라서 데이터 보유 시간이 짧은 메모리 셀이 연결된 워드라인을 구제할 수 있다.
한편 워드라인의 리프레시 빈도를 높이면 그만큼 많은 전류가 소모된다. 따라서 제2동작모드로 리프레시 동작을 수행하는 경우 제1동작모드로 리프레시 동작을 수행하는 경우보다 전류소모가 많아진다.
도 3은 본 발명의 일 실시예에 따른 메모리의 구성도이다.
도 3에 도시된 바와 같이, 메모리는 커맨드 입력부(310), 어드레스 입력부(320), 커맨드 디코더(330), 제어부(340), 어드레스 카운팅부(350), 어드레스 저장부(360) 및 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLN)을 포함하는 셀 어레이(370)를 포함할 수 있다. 도 3에서는 메모리에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다.
도 3을 참조하여 메모리에 대해 설명한다.
커맨드 입력부(310)는 메모리 컨트롤러로부터 인가되는 커맨드(CMDs)를 수신하며, 어드레스 입력부(320)는 메모리 컨트롤러로부터 인가되는 어드레스(ADDs)를 수신한다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함한다.
커맨드 디코더(330)는 커맨드 입력부(310)를 통해 입력된 커맨드(CMDs)를 디코딩해 액티브 커맨드(ACT)와 리프레시 커맨드(REF)를 생성한다. 커맨드 디코더(330)에 대한 자세한 설명은 도 1의 설명에서 상술한 바와 동일하다.
제어부(340)는 커맨드(ACT, REF)에 응답하여 셀 어레이(370)의 다수의 워드라인(WL0 - WLN) 중 어드레스(IN_ADD, CNT_ADD, TAR_ADD)에 의해 선택된 워드라인을 활성화한다. 제어부(340)는 액티브 동작시 액티브 커맨드(ACT)가 입력되면 어드레스 입력부(320)에 의해 입력된 입력 어드레스(IN_ADD)에 대응하는 워드라인을 활성화한다. 제어부(340)는 리프레시 동작시 소정의 간격으로 입력되는 리프레시 커맨드(REF)에 응답하여 다수의 워드라인(WLO - WLN)을 차례로 활성화하고, 리프레시 커맨드(REF)가 2회 이상의 소정의 횟수(이하 N이라 함)만큼 입력될 때마다 타겟 어드레스(TAR_ADD)를 이용하여 선택된 워드라인을 활성화한다. 제어부(340)는 타겟 어드레스(TAR_ADD)를 이용하여 타겟 어드레스(TAR_ADD)에 대응하는 워드라인 또는 타겟 어드레스(TAR_ADD)에 대응하는 워드라인에 인접한 워드라인 중 하나 이상의 워드라인을 선택할 수 있다.
제어부(340)는 리프레시 커맨드(REF)가 입력될 때마다 하나 이상의 워드라인을 활성화하되, 리프레시 커맨드(REF)가 N(N은 2이상의 자연수)회 입력될 때마다 하나 이상의 워드라인보다 많은 둘 이상의 워드라인(타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 포함함)을 활성화한다. 즉, 제어부(340)는 리프레시 커맨드(REF)가 N회 입력될 때마다 일반적인 경우보다 많은 수의 워드라인을 리프레시한다. 이러한 동작을 위해 제어부(340)는 리프레시 제어부(341) 및 워드라인 제어부(342)를 포함할 수 있다.
이하에서는 제어부(340)가 리프레시 커맨드(REF)가 입력될 때마다 1개의 워드라인을 활성화하되, 리프레시 커맨드(REF)가 8(N=8인 경우)회 입력될 때마다 2개의 워드라인을 활성화하며, 그 중 1개는 타겟 어드레스(TAR_ADD)에 대응하는 워드라인인 경우에 대해 설명한다.
리프레시 제어부(341)는 리프레시 커맨드(REF)에 응답하여 메모리의 리프레시 동작을 제어한다. 리프레시 제어부(341)는 리프레시 커맨드(REF)에 응답하여 제1리프레시 액티브 신호(REF1_ACT)를 활성화하되, 리프레시 커맨드(REF)가 N(N은 2이상의 자연수)회 입력될 때마다 제2리프레시 액티브 신호(REF2_ACT)를 1회 이상 활성화한다.
이하의 설명에서 리프레시 제어부(341)는 리프레시 커맨드(REF)가 입력될 때마다 제1리프레시 액티브 신호(REF1_ACT)를 1회 활성화하고, 리프레시 커맨드(REF)가 8회 입력될 때마다 제1리프레시 액티브 신호(REF1_ACT)를 1회 활성화한 후 제2리프레시 액티브 신호(REF2_ACT)를 1회 추가로 활성화한다.
워드라인 제어부(342)는 액티브 커맨드(ACT)가 입력되면 입력 어드레스(IN_ADD)에 대응하는 워드라인을 활성화하고, 제1리프레시 액티브 신호(REF1_ACT)가 활성화되면 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 활성화하고, 제2리프레시 액티브 신호(REF2_ACT)가 활성화되면 타겟 어드레스(TAR_ADD)를 이용하여 선택되는 워드라인을 활성화한다. 타겟 어드레스(TAR_ADD)를 이용하여 선택되는 워드라인은 타겟 어드레스(TAR_ADD)에 대응하는 워드라인 및 타겟 어드레스(TAR_ADD)에 대응하는 워드라인에 인접한 워드라인들 중 하나 이상의 워드라인을 포함할 수 있다.
어드레스 카운팅부(350)는 리프레시 커맨드(REF)가 입력되면 1회 이상의 카운팅을 수행하고, 그 결과를 이용해 카운팅 어드레스(CNT_ADD)를 생성한다. 어드레스 카운팅부(350)는 제1리프레시 액티브 신호(REF1_ACT)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 어드레스를 변화시킨다는 것을 의미한다. 따라서 카운팅 어드레스(CNT_ADD)를 이용하면 다수의 워드라인(WL0 - WLN)이 차례로 리프레시된다.
어드레스 저장부(360)는 다수의 워드라인(WL0 - WLN) 중 하나 이상의 워드라인에 대응하는 하나 이상의 타겟 어드레스(TAR_ADD)를 저장하고, 제2리프레시 액티브 신호(REF2_ACT)가 활성화된 경우 저장된 타겟 어드레스(TAR_ADD)를 출력한다. 이때 어드레스 저장부(360)에 저장된 타겟 어드레스(TAR_ADD)가 2개 이상인 경우 어드레스 저장부(360)는 제2리프레시 액티브 신호(REF2_ACT)가 활성화될 때마다 저장된 2개의 타겟 어드레스(TAR_ADD)를 1개씩 차례로 출력할 수 있다.
타켓 어드레스(TAR_ADD)를 이용하여 선택되는 워드라인은 (1) 데이터 유지 시간(data retention time)이 기준시간보다 짧은 메모리 셀이 연결된 경우, (2) 액티브 커맨드(ACT)에 응답하여 활성화된 횟수가 기준횟수보다 많은 경우 또는 액티브 커맨드(ACT)에 응답하여 활성화된 횟수가 기준횟수보다 많은 워드라인에 인접한 경우 및 (3) 액티브 커맨드(ACT)에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 경우 또는 액티브 커맨드(ACT)에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인에 인접한 경우 중 하나 이상의 조건을 만족하는 워드라인일 수 있다. 도 3에는 타겟 어드레스(TAR_ADD)에 대응하는 워드라인이 (1) 데이터 유지 시간이 기준시간보다 짧은 메모리 셀인 경우를 도시하였으며 (2), (3)에 대한 설명은 도 6의 설명에서 후술한다.
데이터 유지 시간이 기준시간보다 짧은 메모리 셀(MC)이 연결된 워드라인은 메모리의 제조과정 등에서 수행된 테스트를 통해 검출될 수 있다. 따라서 타겟 어드레스(TAR_ADD)는 메모리의 제조과정 등에서 수행된 테스트를 통해 검출되어 어드레스 저장부(360)에 저장될 수 있다. 참고로 기준시간이란 설계의 기준으로 채택된 스펙에서 정해지는 것일 수 있다. 예를 들어 스펙에서 기준시간을 64ms로 정하고 있는 경우 데이터 보유 시간이 64ms보다 짧은 메모리 셀(MC)이 연결된 워드라인은 추가적인 64ms가 지나기 전에 추가적인 리프레시를 해주어야 한다.
참고로 제1리프레시 액티브 신호(REF1_ACT)는 도 2에서 리프레시 커맨드(REF)가 입력된 후 첫번째로 활성화된 리프레시 커맨드 신호(REF_ACT)에 대응하고, 제2리프레시 액티브 신호(REF2_ACT)는 리프레시 커맨드(REF)가 입력된 후 두번째로 활성화된 리프레시 커맨드 신호(REF_ACT)에 대응한다고 할 수 있다.
도 4는 워드라인 제어부(342)의 구성도이다.
도 4에 도시된 바와 같이, 워드라인 제어부(342)는 어드레스 전달부(410) 및 워드라인 드라이버(420)를 포함할 수 있다.
어드레스 전달부(410)는 입력 어드레스(IN_ADD), 카운팅 어드레스(CNT_ADD) 및 타겟 어드레스(TAR_ADD) 중 하나를 어드레스 신호(ATR_ADD)로 전달한다. 어드레스 전달부(410)는 액티브 커맨드(ACT)가 활성화되면 입력 어드레스(IN_ADD)를 어드레스 신호(ATR_ADD)로 전달하고, 제1리프레시 액티브 신호(REF1_ACT)가 활성화되면 카운팅 어드레스(CNT_ADD)를 어드레스 신호(ATR_ADD)로 전달하고, 제2리프레시 액티브 신호(REF2_ACT)가 활성화되면 타겟 어드레스(TAR_ADD)를 어드레스 신호(ATR_ADD)로 전달한다.
워드라인 드라이버(420)는 액티브 커맨드(ACT), 제1리프레시 액티브 신호(REF1_ACT), 제2리프레시 액티브 신호(REF2_ACT) 중 하나의 신호가 활성화되면 다수의 워드라인(WL0 - WLN) 중 어드레스 신호(ATR_ADD)에 대응하는 워드라인을 활성화한다. 워드라인 드라이버(420)는 어드레스 신호(ATR_ADD)에 의해 선택된 워드라인을 활성화 레벨에 대응하는 전압으로 구동할 수 있다.
도 5는 도 3의 메모리의 동작에 대해 설명하기 위한 도면이다.
도 5에서는 리프레시 커맨드(REF)가 입력되면 1개의 워드라인을 리프레시하되, 리프레시 커맨드(REF)가 8회 입력될 때마다 타겟 어드레스(TAR_ADD)를 이용하여 선택되는 1개의 워드라인을 포함하는 2개의 워드라인을 리프레시하는 경우에 대해 설명한다. 리프레시 커맨드(REF)는 소정의 간격으로 입력되며, 리프레시 커맨드(REF) 사이에는 액티브 커맨드(ACT)가 입력될 수 있다. 이하에서 리프레시 동작이 'WL0'부터 시작되고, 'WLK'가 타겟 어드레스(TAR_ADD)에 대응한다고 가정하자.
도 3 내지 도 5를 참조하여 메모리의 동작에 대해 설명한다.
리프레시 커맨드(REF)가 1회째 입력되면 제1리프레시 액티브 신호(REF1_ACT)가 활성화되고, 어드레스 신호(ATR_ADD)로 카운팅 어드레스(CNT_ADD)가 전달된다. 이때 카운팅 어드레스(CNT_ADD)는 'WL0'에 대응하는 값을 가지고, 따라서 다수의 워드라인(WL0 - WLN) 중 'WL0'이 리프레시된다. 리프레시 커맨드(REF)가 2 - 7회째 입력되는 경우 리프레시 커맨드(REF)가 1회째 입력된 경우와 마찬가지로 카운팅 어드레스(CNT_ADD)가 어드레스 신호(ATR_ADD)로 전달되고, 'WL1' - 'WL6'가 차례로 리프레시된다.
리프레시 커맨드(REF) 사이에 액티브 커맨드(ACT)가 입력되면, 어드레스 신호(ATR_ADD)로 입력 어드레스(IN_ADD)가 전달되고, 다수의 워드라인(WL0 - WLN) 중 입력 어드레스(IN_ADD)에 대응하는 워드라인이 활성화된다.
리프레시 커맨드(REF)가 8회째 입력되면 먼저 제1리프레시 액티브 신호(REF1_ACT)가 활성화되고, 카운팅 어드레스(CNT_ADD)가 어드레스 신호(ATR_ADD)로 전달되어 'WL7'이 활성화된다. 다음으로 제2리프레시 액티브 신호(REF2_ACT)가 활성화되고, 타겟 어드레스(TAR_ADD)가 어드레스 신호(ATR_ADD)로 전달되어 진행 중인 일반적인 리프레시와 관계 없이 'WLK'아 추가로 리프레시 된다.
이후 리프레시 커맨드(REF)가 입력되면 리프레시 커맨드(REF)가 1회째 입력된 경우와 같이 카운팅 어드레스(CNT_ADD)가 어드레스 신호(ATR_ADD)로 전달하여 워드라인을 리프레시하되, 리프레시 커맨드(REF)가 8의 배수 회째 입력될 때마다 추가로 타겟 어드레스(TAR_ADD)를 어드레스 신호(ATR_ADD)로 전달하여 타겟 어드레스(TAR_ADD)를 어드레스 신호(ATR_ADD)로 전달하여 'WLK'을 리프레시 한다.
본 발명에 따른 메모리는 리프레시 커맨드(REF)가 입력될 때마다 다수의 워드라인을 1개씩 차례로 리프레시하되, 리프레시 커맨드(REF)가 2회 이상 소정의 횟수만큼 입력되면 타겟 어드레스(TAR_ADD)를 이용하여 선택되는 워드라인을 추가로 리프레시하여 데이터 보유 시간이 짧은 메모리 셀(MC)이 연결된 워드라인을 정상적으로 사용하면서, 매 리프레시마다 리프레시되는 횟수는 최소화하여 메모리의 소모 전류를 줄일 수 있다.
상술한 예에서는 리프레시 커맨드(REF)가 입력될 때마다 다수의 워드라인을 1개씩 리프레시하되, 리프레시 커맨드(REF)가 8회 입력될 때마다 추가로 타겟 어드레스(TAR_ADD)를 이용하여 선택되는 워드라인을 리프레시하는 경우에 대해 설명하였다. 설계에 따라 리프레시 커맨드(REF)가 입력될 때마다 1개 이상의 워드라인을 활성화하고, 리프레시 커맨드(REF)가 8이 아닌 다른 2 이상의 소정의 횟수만큼 인가될 때마다 그렇지 않은 경우보다 많은 워드라인을 리프레시 하도록 설계될 수 있다. 리프레시 커맨드(REF)가 N회 입력될 때마다 타겟 어드레스(TAR_ADD)를 이용하여 선택되는 워드라인만 리프레시할 수도 있다. 이 경우 어드레스 카운팅부(350)는 리프레시 커맨드(REF)가 N회 입력될 때마다 카운팅 동작을 수행하지 않고, 리프레시 제어부(341)는 제1리프레시 액티브 신호(REF1_ACT)를 활성화하지 않도록 설계될 수 있다.
도 6는 본 발명의 다른 일 실시예에 따른 메모리의 구성도이다.
도 6의 메모리는 도 3의 메모리의 구성에 추가로 어드레스 검출부(610)를 더 포함할 수 있다. 도 6의 메모리의 나머지 구성 및 동작은 건은 도 3의 메모리와 동일하다.
도 3의 설명에서 상술한 바와 같이, 타겟 어드레스(TAR_ADD)를 이용하여 선택되는 워드라인은 상술한 (1), (2), (3)의 조건 중 하나 이상의 조건을 만족하는 워드라인일 수 있다. (1)의 조건을 만족하는 워드라인의 타겟 어드레스(TAR_ADD)는 메모리의 제조과정에서 저장될 수 있다. (2), (3)의 조건을 만족하는 워드라인의 타겟 어드레스(TAR_ADD)는 메모리의 동작 중에 어드레스 검출부(610)에 의해 검출되어 저장된 어드레스일 수 있다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인 사이의 간격이 줄어들고 있다. 워드라인 사이의 간격이 줄어들면서 인접한 워드라인 사이의 커플링 효과가 증가하고 있다. 이로 인해 메모리에서 특정 워드라인이 리프레시 사이에 지나치게 여러번 활성화되거나 자주 활성화되는 경우 특정 워드라인에 인접한 워드라인에 연결된 메모리 셀(MC)의 데이터가 손상될 수 있다.
따라서 메모리는 도 3의 설명에서 상술한 (2), (3) 중 하나에 해당하는 워드라인에 대응하는 어드레스를 타겟 어드레스(TAR_ADD)로 어드레스 저장부(360)에 저장할 수 있다. 이를 위해 메모리는 액티브 커맨드(ACT)에 응답하여 활성화된 횟수가 기준횟수보다 많은 워드라인에 인접한 경우 및 액티브 커맨드(ACT)에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인에 인접한 경우 중 하나 이상의 조건을 만족하는 워드라인을 검출하고, 검출된 워드라인의 어드레스(DET_ADD) 또는 검출된 워드라인에 인접한 워드라인의 어드레스(ADJ_ADD)를 어드레스 저장부(360)에 저장한다.
검출부(610)는 다수의 워드라인(WL0 - WLN)이 활성화된 횟수를 카운팅하고, 카운팅한 결과를 이용해 다수의 워드라인(WL0 - WLN) 중 액티브된 횟수가 기준횟수이상인 워드라인을 검출한다. 그리고 이러한 워드라인의 어드레스(DET_ADD) 또는 이러한 워드라인에 인접한 워드라인의 어드레스(ADJ_ADD)를 어드레스 저장부(360)로 저장한다.
또한 검출부(610)는 다수의 워드라인(WL0 - WLN)이 활성화되는 히스토리를 저장하고, 이러한 히스토리를 이용해 다수의 워드라인(WL0 - WLN) 중 액티브된 횟수가 소정의 조건을 만족하는 워드라인을 검출한다. 그리고 이러한 워드라인의 어드레스(DET_ADD) 또는 이러한 워드라인에 인접한 워드라인의 어드레스(ADJ_ADD)를 어드레스 저장부(360)로 저장한다. 여기서 소정의 조건이란 특정 워드라인이 액티브 커맨드(ACT)가 제1횟수 입력될 때마다 제2횟수 이상 활성화되는 조건일 수 있다. 또는 전술한 조건을 제3횟수 이상 만족하는 조건일 수 있다.
예를 들어보면 소정의 조건은 액티브 커맨드(ACT)가 10회 입력될 때마다 3회 이상 활성화되는 것일 수 있다. 또는 소정의 조건은 전술한 조건을 5회 이상 만족하는 것일 수 있다. 소정의 조건은 설계에 따라 다양하게 설정될 수 있다.
참고로 어드레스 검출부(610)가 검출한 워드라인에 인접한 워드라인이 워드라인 디스터번스의 영향을 받는 워드라인이므로 제어부(340)는 추가 리프레시 동작을 수행할 때 검출된 어드레스(DET_ADD)에 대응하는 워드라인에 인접한 워드라인의 리프레시해야한다.
어드레스 저장부(360)가 검출된 어드레스(DET_ADD)를 저장하는 경우 어드레스 저장부(360)는 검출된 어드레스(DET_ADD)를 그대로 타겟 어드레스(TAR_ADD)로 출력하고, 워드라인 제어부(340)는 타겟 어드레스(TAR_ADD)를 이용하여 타겟 어드레스(TAR_ADD)에 대응하는 워드라인에 인접한 워드라인을 선택하여 활성화할 수 있다.
어드레스 저장부(360)가 검출된 어드레스(DET_ADD)를 저장하되, 검출된 어드레스(DET_ADD)를 검출된 어드레스(DET_ADD)에 대응하는 워드라인에 인접한 워드라인의 어드레스로 변환하여 타겟 어드레스(TAR_ADD)로 출력하고, 워드라인 제어부(340)는 타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 선택하여 활성화할 수 있다. 이때 검출된 어드레스(DET_ADD)에 소정의 값을 더하거나 빼주어 어드레스를 변환할 수 있다. 예를 들어 인접한 워드라인이 서로 1씩 차이 나는 어드레스를 갖는 경우 어드레스 저장부(360)는 검출된 어드레스(DET_ADD)에 1을 더하거나 1을 빼서 타겟 어드레스(TAR_ADD)로 출력할 수 있다.
어드레스 저장부(360)가 검출된 어드레스(DET_ADD)에 대응하는 워드라인에 인접한 워드라인의 어드레스(ADJ_ADD)를 저장하는 경우 어드레스 저장부(360)는 인접 어드레스(ADJ_ADD)를 그대로 타겟 어드레스(TAR_ADD)로 출력하고, 워드라인 제어부(340)는 타겟 어드레스(TAR_ADD)를 이용하여 타겟 어드레스(TAR_ADD)에 대응하는 워드라인에 인접한 워드라인을 선택하여 활성화할 수 있다.
본 발명에 따른 메모리는 리프레시 커맨드(REF)가 입력될 때마다 다수의 워드라인을 1개씩 차례로 리프레시하되, 리프레시 커맨드(REF)가 2회 이상 소정의 횟수만큼 입력되면 타겟 어드레스(TAR_ADD)를 이용하여 선택되는 워드라인을 추가로 리프레시하여 데이터 보유 시간이 짧은 메모리 셀(MC)이 연결된 워드라인, 활성화 횟수가 기준횟수보다 많거나 활성화 빈도가 높은 워드라인에 인접한 워드라인을 정상적으로 사용하면서, 매 리프레시마다 리프레시되는 횟수는 최소화하여 메모리의 소모 전류를 줄일 수 있다.
도 7는 본 발명의 다른 일 실시예에 따른 메모리의 구성도이다.
도 7에 도시된 바와 같이 메모리는 커맨드 입력부(710), 어드레스 입력부(720), 커맨드 디코더(730), 리프레시 제어부(740), 다수의 워드라인 제어부(750_1 - 750_4), 어드레스 카운팅부(760), 어드레스 저장부(770) 및 다수의 셀 어레이(780_1 - 780_4, 도 7에서는 4개인 경우에 대해 도시함)를 포함할 수 있다. 도 7에서는 메모리에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다. 도 7의 메모리는 리프레시 동작시 모든 셀 어레이를 함께 리프레시 한다.
도 7을 참조하여 메모리에 대해 설명한다.
커맨드 입력부(710), 어드레스 입력부(720) 및 커맨드 디코더(730)에 대한 설명은 도 3의 커맨드 입력부(310), 어드레스 입력부(320) 및 커맨드 디코더(330)에 대한 설명과 같다. 도 7에서 어드레스 입력부(720)로 입력받은 입력 어드레스(IN_ADD)는 다수의 셀 어레이(780_1 - 780_4) 중 하나의 셀 어레이를 선택하기 위한 셀 어레이 어드레스(SA_ADD)를 포함할 수 있다.
리프레시 제어부(740)는 리프레시 커맨드(REF)에 응답하여 메모리의 리프레시 동작을 제어한다. 리프레시 제어부(740)는 리프레시 커맨드(REF)에 응답하여 다수의 셀 어레이(780_1 - 780_4)에 각각 대응하는 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4)를 차례로 활성화한다. 또한 리프레시 제어부(741)는 리프레시 커맨드(REF)가 N(N은 2이상의 자연수)회 입력될 때마다 다수의 셀 어레이(780_1 - 780_4)에 각각 대응하는 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)를 1회 이상 활성화한다.
이하의 설명에서 리프레시 제어부(740)는 리프레시 커맨드(REF)가 입력될 때마다 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4)를 1회 활성화하고, 리프레시 커맨드(REF)가 8회 입력될 때마다 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4)를 1회 활성화한 후 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)를 1회 추가로 활성화한다. 참고로, 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4) 및 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)를 소정의 시간차이를 두고 차례로 활성화하는 것은 이는 리프레쉬 동작에 의한 순간 전류(peak current)를 줄이기 위함이다. 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4) 및 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)는 리프레쉬 동작 구간, 즉 tRFC(refresh cycle) 내에 모두 활성화된다.
다수의 워드라인 제어부(750_1 - 750_4)는 다수의 셀 어레이(780_1 - 780_4) 중 대응하는 셀 어레이가 선택되면 액티브 커맨드(ACT)에 응답하여 입력 어드레스(IN_ADD)에 대응하는 워드라인을 활성화한다. 또한 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4) 중 대응하는 제1리프레시 액티브 신호가 활성화되면 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 활성화하고, 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)가 활성화되면 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 이용하여 선택되는 워드라인을 활성화한다. 다수의 워드라인 제어부(750_1 - 750_4)는 다수의 셀 어레이(780_1 - 780_4)에서 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 이용하여 워드라인이 선택되는 방법은 도 3 내지 도 6의 설명에서 상술한 바와 동일하다.
어드레스 카운팅부(760)는 리프레시 커맨드(REF)가 입력되면 1회 이상의 카운팅을 수행하고, 그 결과를 이용해 카운팅 어드레스(CNT_ADD)를 생성한다. 어드레스 카운팅부(760)는 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4) 중 1개가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다. 도 7에서는 어드레스 카운팅부(760)가 'REF1_ACT4'에 응답하여 카운팅 동작을 수행하는 경우를 도시하였다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 어드레스를 변화시킨다는 것을 의미한다. 따라서 카운팅 어드레스(CNT_ADD)를 이용하면 다수의 셀 어레이(780_1- 780_4)의 다수의 워드라인(WL0 - WLN)이 차례로 리프레시된다.
어드레스 저장부(770)는 다수의 셀 어레이(780_1 - 780_4)의 다수의 워드라인(WL0 - WLN) 중 하나 이상의 워드라인에 대응하는 하나 이상의 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 저장하고, 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)가 활성화된 경우 저장된 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 출력한다. 이때 어드레스 저장부(770)에 저장된 타겟 어드레스(TAR_ADD1 - TAR_ADD4)가 2개 이상인 경우 어드레스 저장부(770)는 제2리프레시 액티브 신호(REF2_ACT)가 활성화될 때마다 저장된 2개의 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 1개씩 차례로 출력할 수 있다. 또한 어드레스 저장부(770)는 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)가 차례로 활성화되면 다수의 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 차례로 출력할 수 있다.
타켓 어드레스(TAR_ADD1 - TAR_ADD4)를 이용하여 선택되는 워드라인은 도 3의 설명에서 상술한 조건들 중 하나 이상의 조건을 만족하는 워드라인일 수 있다.
데이터 유지 시간이 기준시간보다 짧은 메모리 셀(MC)이 연결된 워드라인은 메모리의 제조과정 등에서 수행된 테스트를 통해 검출될 수 있다. 따라서 타겟 어드레스(TAR_ADD1 - TAR_ADD4)는 메모리의 제조과정 등에서 수행된 테스트를 통해 검출되어 어드레스 저장부(760)에 저장될 수 있다. 참고로 기준시간이란 설계의 기준으로 채택된 스펙에서 정해지는 것일 수 있다. 예를 들어 스펙에서 기준시간을 64ms로 정하고 있는 경우 데이터 보유 시간이 64ms보다 짧은 메모리 셀(MC)이 연결된 워드라인은 추가적인 64ms가 지나기 전에 추가적인 리프레시를 해주어야 한다. (2), (3)의 조건을 만족하는 워드라인의 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 검출하기 위해 메모리는 도 6의 어드레스 검출부(610, 도 7에 미도시됨)를 포함할 수 있다.
도 8은 리프레시 제어부(740)의 구성도이다.
도 8에 도시된 바와 같이, 리프레시 제어부(740)는 제1신호 생성부(810) 및 제2신호 생성부(820)를 포함한다.
제1신호 생성부(810)는 리프레시 커맨드(REF)가 입력될 때마다 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4)를 차례로 활성화한다. 제2신호 생성부(820)는 리프레시 커맨드(REF)가 8회 입력될 때마다 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)를 차례로 활성화한다.
제2신호 생성부(820)는 카운팅부(821) 및 신호 생성부(822)를 포함한다. 카운팅부(820)는 리프레시 커맨드(REF)가 입력되는 횟수를 카운팅하여 리프레시 커맨드(REF)가 입력된 횟수가 8회 카운팅되면 자신의 출력(OUT)을 활성화하고, 신호 생성부(822)는 카운팅부(821)의 출력(OUT)이 활성화되면 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4)를 차례로 활성화한다. 카운팅부(821)는 자신의 출력(OUT)이 활성화된 후 초기값부터 다시 카운팅 동작을 수행한다.
카운팅부(821)는 설계에 따라 8회가 아닌 다른 횟수가 카운팅된 경우 자신의 출력(OUT)을 활성화할 수 있다.
도 9는 도 7의 메모리의 동작에 대해 설명하기 위한 도면이다.
도 9에서는 리프레시 커맨드(REF)가 입력되면 다수의 셀 어레이(780_1 - 780_4)에서 1개의 워드라인을 리프레시하되, 리프레시 커맨드(REF)가 8회 입력될 때마다 다수의 셀 어레이(780_1 - 780_4)에서 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 이용하여 선택되는 1개의 워드라인을 포함하는 2개의 워드라인을 리프레시하는 경우에 대해 설명한다. 리프레시 커맨드(REF)는 소정의 간격으로 입력되며, 리프레시 커맨드(REF) 사이에는 액티브 커맨드(ACT)가 입력될 수 있다. 이하에서 리프레시 동작이 'WL0'부터 시작되고, 각 셀 어레이에서 'WLA', 'WLB', 'WLC', 'WLD'가 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 이용하여 선택된다고 가정하자.
도 3 내지 도 5를 참조하여 메모리의 동작에 대해 설명한다.
리프레시 커맨드(REF)가 1회째 입력되면 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4)가 차례로 활성화되고, 다수의 셀 어레이(780_1 - 780_4)에서 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인이 리프레시 된다. 이때 카운팅 어드레스(CNT_ADD)는 'WL0'에 대응하는 값을 가진다. 리프레시 커맨드(REF)가 2 - 7회째 입력되는 경우 리프레시 커맨드(REF)가 1회째 입력된 경우와 마찬가지로 다수의 셀 어레이(780_1 - 780_4)에서 카운팅 어드레스(CNT_ADD)에 대응하는 'WL1' - 'WL6'가 차례로 리프레시된다.
리프레시 커맨드(REF) 사이에 액티브 커맨드(ACT)가 입력되면, 선택된 셀 어레이에서 입력 어드레스(IN_ADD)에 대응하는 워드라인이 활성화된다.
리프레시 커맨드(REF)가 8회째 입력되면 먼저 다수의 제1리프레시 액티브 신호(REF1_ACT1 - REF1_ACT4)가 활성화되고, 다수의 셀 어레이(780_1 - 780_4)에서 카운팅 어드레스(CNT_ADD)에 대응하는 'WL7'이 활성화된다. 다음으로 다수의 제2리프레시 액티브 신호(REF2_ACT1 - REF2_ACT4))가 차례로 활성화되고, 셀 어레이 '780_1' 내지 '780_4'에서 'TAR_ADD1' 내지 'TAR_ADD4' 중 대응하는 타겟 어드레스를 이용하여 선택되는 워드라인인 'WLA', 'WLB', 'WLC', 'WLD'가 리프레시된다.
이후 리프레시 커맨드(REF)가 입력되면 리프레시 커맨드(REF)가 1회째 입력된 경우와 같이 다수의 셀 어레이(780_1 - 780_4)에서 카운팅 어드레스(CNT_ADD)에 대응하는 워드라인을 리프레시하되, 리프레시 커맨드(REF)가 8의 배수 회째 입력될 때마다 다수의 셀 어레이(780_1 - 780_4)에서 추가로 타겟 어드레스(TAR_ADD1 - TAR_ADD4)를 이용하여 선택되는 워드라인 'WLA', 'WLB', 'WLC', 'WLD'가 리프레시된다.
본 발명에 따른 메모리는 리프레시 커맨드(REF)가 입력될 때마다 다수의 워드라인을 1개씩 차례로 리프레시하되, 리프레시 커맨드(REF)가 2회 이상 소정의 횟수만큼 입력되면 타겟 어드레스를 사용하여 선택되는 워드라인을 추가로 리프레시하여 데이터 보유 시간이 짧은 메모리 셀(MC)이 연결된 워드라인을 정상적으로 사용하면서, 매 리프레시마다 리프레시되는 횟수는 최소화하여 메모리의 소모 전류를 줄일 수 있다.
도 10는 본 발명의 다른 일 실시예에 따른 메모리 시스템의 구성도이다.
도 10에 도시된 바와 같이, 메모리 시스템은 메모리(1010) 및 메모리 컨트롤러(1020)를 포함한다.
메모리 컨트롤러(1020)는 메모리(1010)에 커맨드(CMDs)와 어드레스(ADDs)를 인가하는 것에 의해 메모리(1010)의 동작을 제어하고, 리드 및 라이트 동작시에 메모리(1010)와 데이터(DATA)를 주고 받는다. 메모리 컨트롤러(1020)는 커맨드(CMDs)를 전송함으로써 메모리(1010)로 리프레시 커맨드(REF) 또는 액티브 커맨드(ACT)를 입력할 수 있다. 액티브 커맨드(ACT)를 입력하는 경우 셀 어레이 및 활성화할 워드라인을 선택하기 위해 메모리 컨트롤러(1020)가 메모리(1010)로 어드레스(ADDs)를 전송해야한다. 리프레시 커맨드(REF)를 입력하는 경우 메모리(1010) 내부적으로 생성된 어드레스(CNT_ADD)나 메모리(1010) 내부에 저장된 어드레스(TAR_ADD)가 사용되므로 메모리 컨트롤러(1020)가 메모리 장치(1010)로 어드레스(ADDs)를 전송할 필요는 없다.
메모리(1010, 도 3, 도 6 및 도 7 중 하나일 수 있음)는 커맨드(CMDs)와 어드레스(ADDs)를 입력받아, 액티브 커맨드(ACT)가 입력된 경우 액티브 동작을 수행하고, 리프레시 커맨드(REF)가 입력된 경우 리프레시 동작을 수행한다. 이때 메모리(1010)가 액티브 동작 또는 리프레시 동작을 수행하는 방법은 도 3 내지 도 9의 설명에서 상술한 바와 동일하다. 한편, 메모리 컨트롤러(1020)로부터 리드 및 라이트 명령이 인가되는 경우에, 메모리(1010)는 메모리 컨트롤러(1020)와 데이터(DATA)를 주고 받는다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (23)

  1. 하나 이상의 메모리 셀이 연결된 다수의 워드라인;
    하나 이상의 워드라인에 대응하는 하나 이상의 타겟 어드레스를 저장하는 어드레스 저장부; 및
    소정의 간격으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 활성화하되, 상기 리프레시 커맨드가 2회 이상의 소정의 횟수만큼 입력될 때마다 상기 다수의 워드라인 중 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 제어부
    를 포함하는 메모리.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 타겟 어드레스를 이용하여 선택되는 워드라인은
    데이터 유지 시간(data retention time)이 기준시간보다 짧은 메모리 셀이 연결된 경우, 액티브 커맨드에 응답하여 활성화된 횟수가 기준횟수보다 많은 경우, 액티브 커맨드에 응답하여 활성화된 횟수가 기준횟수보다 많은 워드라인에 인접한 경우, 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인인 경우 및 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인에 인접한 경우 중 하나 이상의 조건을 만족하는 워드라인인 메모리.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제어부는
    액티브 커맨드가 입력되면 외부로부터 입력된 입력 어드레스에 대응하는 워드라인을 활성화하고, 상기 리프레시 커맨드가 입력되면 카운팅 어드레스 - 상기 카운팅 어드레스는 상기 리프레시 커맨드가 입력될 때마다 카운팅 동작을 수행하여 생성된 어드레스임 - 에 대응하는 워드라인을 활성화하되, 상기 리프레시 커맨드가 상기 소정의 횟수만큼 입력될 때마다 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 메모리.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드가 입력될 때마다 하나 이상의 워드라인을 활성화하되, 상기 리프레시 커맨드가 N(N은 2이상의 자연수)회 입력될 때마다 상기 하나 이상의 워드라인보다 많은 둘 이상의 워드라인 - 상기 둘 이상의 워드라인은 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 포함함 - 을 활성화하는 메모리.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드에 응답하여 제1리프레시 액티브 신호를 활성화하되, 상기 리프레시 커맨드가 N(N은 2이상의 자연수)회 입력될 때마다 제2리프레시 액티브 신호를 1회 이상 활성화하는 리프레시 제어부; 및
    상기 액티브 커맨드가 입력되면 외부로부터 입력된 입력 어드레스에 대응하는 워드라인을 활성화하고, 상기 제1리프레시 액티브 신호가 활성화되면 상기 카운팅 어드레스에 대응하는 워드라인을 활성화하고, 상기 제2리프레시 액티브 신호가 활성화되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 워드라인 제어부
    를 포함하는 메모리.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 어드레스 저장부는
    상기 제2리프레시 액티브 신호가 활성화되면 상기 타겟 어드레스를 출력하는 메모리.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 액티브 커맨드에 응답하여 활성화된 횟수가 상기 기준횟수보다 많은 경우 및 상기 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 경우 중 하나 이상의 조건을 만족하는 워드라인을 검출하고, 검출된 워드라인의 어드레스 및 검출된 워드라인에 인접한 워드라인의 어드레스 중 하나 이상의 어드레스를 상기 어드레스 저장부에 저장하는 어드레스 검출부
    를 더 포함하는 메모리.
  8. 하나 이상의 메모리 셀이 연결된 다수의 워드라인;
    외부로부터 어드레스를 입력받는 어드레스 입력부;
    리프레시 커맨드가 입력되면 카운팅 동작을 수행하고, 카운팅 동작을 수행한 결과에 따라 카운팅 어드레스를 생성하는 어드레스 카운팅부;
    하나 이상의 워드라인에 대응하는 하나 이상의 타겟 어드레스를 저장하는 어드레스 저장부; 및
    액티브 커맨드가 입력되면 상기 어드레스 입력부로 입력된 입력 어드레스에 대응하는 워드라인을 활성화하고, 상기 리프레시 커맨드에 응답하여 상기 카운팅 어드레스에 대응하는 워드라인을 활성화하되, 상기 리프레시 커맨드가 2회 이상의 소정의 횟수만큼 입력될 때마다 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 제어부
    를 포함하는 메모리.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 타겟 어드레스를 이용하여 선택되는 워드라인은
    데이터 유지 시간(data retention time)이 기준시간보다 짧은 메모리 셀이 연결된 경우, 액티브 커맨드에 응답하여 활성화된 횟수가 기준횟수보다 많은 경우, 액티브 커맨드에 응답하여 활성화된 횟수가 기준횟수보다 많은 워드라인에 인접한 경우, 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인인 경우 및 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인에 인접한 경우 중 하나 이상의 조건을 만족하는 워드라인인 메모리.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드가 입력될 때마다 하나 이상의 워드라인을 활성화하되, 상기 리프레시 커맨드가 N(N은 2이상의 자연수)회 입력될 때마다 상기 하나 이상의 워드라인보다 많은 둘 이상의 워드라인 - 상기 둘 이상의 워드라인은 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 포함함 - 을 활성화하는 메모리.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드에 응답하여 제1리프레시 액티브 신호를 활성화하되, 상기 리프레시 커맨드가 N(N은 2이상의 자연수)회 입력될 때마다 제2리프레시 액티브 신호를 1회 이상 활성화하는 리프레시 제어부; 및
    상기 액티브 커맨드가 입력되면 외부로부터 입력된 입력 어드레스에 대응하는 워드라인을 활성화하고, 상기 제1리프레시 액티브 신호가 활성화되면 상기 카운팅 어드레스에 대응하는 워드라인을 활성화하고, 상기 제2리프레시 액티브 신호가 활성화되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 워드라인 제어부
    를 포함하는 메모리.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 어드레스 저장부는
    상기 제2리프레시 액티브 신호가 활성화되면 상기 타겟 어드레스를 출력하는 메모리.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 액티브 커맨드에 응답하여 활성화된 횟수가 상기 기준횟수보다 많은 경우 및 상기 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 경우 중 하나 이상의 조건을 만족하는 워드라인을 검출하고, 검출된 워드라인의 어드레스 및 검출된 워드라인에 인접한 워드라인의 어드레스 중 하나 이상의 어드레스를 상기 어드레스 저장부에 저장하는 어드레스 검출부
    를 더 포함하는 메모리.
  14. 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하고, 소정의 간격으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 활성화하되, 상기 리프레시 커맨드가 2회 이상의 소정의 횟수만큼 입력될 때마다 상기 다수의 워드라인 중 저장된 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 메모리; 및
    리프레시 동작시 상기 메모리로 상기 리프레시 커맨드를 상기 소정의 간격으로 입력하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 타겟 어드레스를 이용하여 선택되는 워드라인은
    데이터 유지 시간(data retention time)이 기준시간보다 짧은 메모리 셀이 연결된 경우, 액티브 커맨드에 응답하여 활성화된 횟수가 기준횟수보다 많은 경우, 액티브 커맨드에 응답하여 활성화된 횟수가 기준횟수보다 많은 워드라인에 인접한 경우, 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인인 경우 및 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인에 인접한 경우 중 하나 이상의 조건을 만족하는 워드라인인 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 메모리 컨트롤러는
    액티브 동작시 상기 메모리로 액티브 커맨드 및 어드레스를 입력하고,
    상기 메모리는
    상기 액티브 커맨드에 응답하여 상기 메모리 컨트롤러로부터 입력된 어드레스에 대응하는 워드라인을 활성화하는 메모리 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서,
    상기 메모리는
    액티브 커맨드가 입력되면 외부로부터 입력된 입력 어드레스에 대응하는 워드라인을 활성화하고, 상기 리프레시 커맨드가 입력되면 카운팅 어드레스 - 상기 카운팅 어드레스는 상기 리프레시 커맨드가 입력될 때마다 카운팅 동작을 수행하여 생성된 어드레스임 - 에 대응하는 워드라인을 활성화하되, 상기 리프레시 커맨드가 상기 소정의 횟수만큼 입력될 때마다 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 메모리 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 메모리는
    상기 리프레시 커맨드가 입력될 때마다 하나 이상의 워드라인을 활성화하되, 상기 리프레시 커맨드가 N(N은 2이상의 자연수)회 입력될 때마다 상기 하나 이상의 워드라인보다 많은 둘 이상의 워드라인 - 상기 둘 이상의 워드라인은 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 포함함 - 을 활성화하는 메모리 시스템.
  19. 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하는 다수의 셀 어레이;
    상기 다수의 셀 어레이의 하나 이상의 워드라인에 대응하는 하나 이상의 타겟 어드레스를 저장하는 어드레스 저장부;
    소정의 간격으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 셀 어레이에 대응하는 다수의 제1리프레시 액티브 신호를 활성화하되, 상기 리프레시 커맨드가 2회 이상의 소정의 횟수만큼 입력될 때마다 상기 다수의 셀 어레이에 대응하는 다수의 제2리프레시 액티브 신호를 활성화하는 리프레시 제어부; 및
    상기 다수의 제1리프레시 액티브 신호 중 대응하는 제1리프레시 액티브 신호에 응답하여 대응하는 셀 어레이의 다수의 워드라인을 차례로 활성화하되, 상기 다수의 제2리프레시 액티브 신호 중 대응하는 제2리프레시 액티브 신호에 응답하여 대응하는 셀 어레이의 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 다수의 워드라인 제어부
    를 포함하는 메모리.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19항에 있어서,
    상기 타겟 어드레스를 이용하여 선택되는 워드라인은
    데이터 유지 시간(data retention time)이 기준시간보다 짧은 메모리 셀이 연결된 경우, 액티브 커맨드에 응답하여 활성화된 횟수가 기준횟수보다 많은 경우, 액티브 커맨드에 응답하여 활성화된 횟수가 기준횟수보다 많은 워드라인에 인접한 경우, 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인인 경우 및 액티브 커맨드에 응답하여 활성화된 빈도가 소정의 조건을 만족하는 워드라인에 인접한 경우 중 하나 이상의 조건을 만족하는 워드라인인 메모리.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19항에 있어서,
    외부로부터 어드레스를 입력받는 어드레스 입력부; 및
    상기 리프레시 커맨드가 입력되면 카운팅 동작을 수행하고, 카운팅 동작을 수행한 결과에 따라 카운팅 어드레스를 생성하는 어드레스 카운팅부
    를 더 포함하는 메모리.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21항에 있어서,
    상기 다수의 워드라인 제어부는
    액티브 커맨드가 입력되고, 대응하는 셀 어레이가 선택된 경우 상기 어드레스 입력부로 입력된 입력 어드레스에 대응하는 워드라인을 활성화하고, 대응하는 상기 제1리프레시 액티브 신호가 활성화되면 상기 카운팅 어드레스에 대응하는 워드라인을 활성화하되, 상기 제2리프레시 액티브 신호가 활성화되면 상기 타겟 어드레스를 이용하여 선택되는 워드라인을 활성화하는 메모리.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19항에 있어서,
    상기 리프레시 제어부는
    상기 리프레시 커맨드가 입력될 때마다 상기 다수의 제1리프레시 신호를 차례로 활성화하고, 상기 리프레시 커맨드가 상기 소정의 횟수만큼 입력될 때마다 상기 다수의 제2리프레시 신호를 차례로 활성화하는 메모리.
KR1020130075498A 2013-06-28 2013-06-28 메모리 및 이를 포함하는 메모리 시스템 KR102103873B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130075498A KR102103873B1 (ko) 2013-06-28 2013-06-28 메모리 및 이를 포함하는 메모리 시스템
US14/086,506 US8923084B1 (en) 2013-06-28 2013-11-21 Memory and memory system including the same
TW103104293A TWI613664B (zh) 2013-06-28 2014-02-10 記憶體及包含其之記憶體系統
CN201410185034.2A CN104252878B (zh) 2013-06-28 2014-05-04 存储器和包括存储器的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130075498A KR102103873B1 (ko) 2013-06-28 2013-06-28 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150002112A KR20150002112A (ko) 2015-01-07
KR102103873B1 true KR102103873B1 (ko) 2020-04-24

Family

ID=52112534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130075498A KR102103873B1 (ko) 2013-06-28 2013-06-28 메모리 및 이를 포함하는 메모리 시스템

Country Status (4)

Country Link
US (1) US8923084B1 (ko)
KR (1) KR102103873B1 (ko)
CN (1) CN104252878B (ko)
TW (1) TWI613664B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130136343A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR101881366B1 (ko) * 2012-06-04 2018-07-24 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR101976452B1 (ko) * 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
EP3237517B1 (en) * 2014-12-26 2020-03-18 Compagnie Générale des Etablissements Michelin Method for making tire treads with functionalized rubber
KR20160119588A (ko) 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20170023249A (ko) 2015-08-19 2017-03-03 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20170054182A (ko) 2015-11-09 2017-05-17 에스케이하이닉스 주식회사 반도체 장치
JP6924524B2 (ja) * 2016-04-08 2021-08-25 ウルトラメモリ株式会社 半導体記憶装置
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
JP6622843B2 (ja) * 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
KR20200068942A (ko) * 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
CN112927735A (zh) * 2019-12-06 2021-06-08 爱思开海力士有限公司 存储器和存储系统
KR20210103746A (ko) * 2020-02-14 2021-08-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR20210149447A (ko) * 2020-06-02 2021-12-09 에스케이하이닉스 주식회사 어드레스 생성 회로를 포함하는 반도체 메모리 장치 및 그의 동작 방법
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110141836A1 (en) 2009-12-16 2011-06-16 Innovative Silicon Isi Sa Techniques for reducing impact of array disturbs in a semiconductor memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251177A (en) * 1989-01-23 1993-10-05 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having an improved refresh operation
US6327209B1 (en) * 2000-08-30 2001-12-04 Micron Technology, Inc. Multi stage refresh control of a memory device
US7085186B2 (en) * 2001-04-05 2006-08-01 Purple Mountain Server Llc Method for hiding a refresh in a pseudo-static memory
US6940774B2 (en) * 2001-07-26 2005-09-06 Infineon Technologies Ag Integrated dynamic memory and operating method
JP4534141B2 (ja) * 2005-02-09 2010-09-01 エルピーダメモリ株式会社 半導体記憶装置
KR20130009591A (ko) 2011-07-15 2013-01-23 삼성전자주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
US9036439B2 (en) * 2011-07-15 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor memory device having improved refresh characteristics

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110141836A1 (en) 2009-12-16 2011-06-16 Innovative Silicon Isi Sa Techniques for reducing impact of array disturbs in a semiconductor memory device

Also Published As

Publication number Publication date
TWI613664B (zh) 2018-02-01
US20150003179A1 (en) 2015-01-01
TW201501129A (zh) 2015-01-01
KR20150002112A (ko) 2015-01-07
US8923084B1 (en) 2014-12-30
CN104252878A (zh) 2014-12-31
CN104252878B (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102168115B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102312178B1 (ko) 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102157772B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
KR102122892B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102124987B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102469065B1 (ko) 메모리 장치
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
CN105845170B (zh) 存储器件及包括其的存储系统
US9396786B2 (en) Memory and memory system including the same
KR102204240B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
CN105989870B (zh) 存储器件和包括存储器件的存储系统
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
KR102118520B1 (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
KR20170121498A (ko) 메모리 장치
KR20150064953A (ko) 반도체 메모리 장치
KR20170030215A (ko) 메모리 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right