KR102157772B1 - 메모리 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102157772B1
KR102157772B1 KR1020130158151A KR20130158151A KR102157772B1 KR 102157772 B1 KR102157772 B1 KR 102157772B1 KR 1020130158151 A KR1020130158151 A KR 1020130158151A KR 20130158151 A KR20130158151 A KR 20130158151A KR 102157772 B1 KR102157772 B1 KR 102157772B1
Authority
KR
South Korea
Prior art keywords
refresh
target
word line
signal
memory
Prior art date
Application number
KR1020130158151A
Other languages
English (en)
Other versions
KR20150071294A (ko
Inventor
이요셉
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130158151A priority Critical patent/KR102157772B1/ko
Priority to US14/298,581 priority patent/US9311985B2/en
Priority to CN201410424735.7A priority patent/CN104733035B/zh
Publication of KR20150071294A publication Critical patent/KR20150071294A/ko
Application granted granted Critical
Publication of KR102157772B1 publication Critical patent/KR102157772B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Abstract

메모리는 다수의 워드라인; 저장된 어드레스를 이용하여 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 주기적으로 입력되는 리프레시 커맨드에 응답하여 리프레시 신호를 활성화하고, 셀프 리프레시 모드에서 상기 리프레시 신호를 주기적으로 활성화하는 리프레시 제어부; 상기 리프레시 신호가 M회 활성화되면 타겟 리프레시 신호를 활성화하되, 상기 셀프 리프레시 모드에서 상기 타겟 리프레시 신호를 비활성화하는 타겟 리프레시 제어부; 및 상기 리프레시 신호에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 타겟 리프레시 신호가 활성화되면 상기 리프레시 신호에 응답하여 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하는 로우 제어부를 포함할 수 있다.

Description

메모리 및 이를 포함하는 메모리 시스템{MEMORY AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허문헌은 메모리 및 메모리 시스템에 관한 것이다.
메모리의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시efresh) 동작이라 한다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1에서 셀 어레이 내에서 'WLK-1', 'WLK', 'WLK+1'은 나란히 배치된 3개 워드라인이다. 'HIGH_ACT'가 표시된 'WLK'는 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 액티브 및 프리차지(디액티브)되면 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승 및 하강하면서 셀 캐패시터(CAP_K-1,CAP_K+1)에 저장된 전하량에도 영향을 미친다. 따라서 'WLK'가 많이 액티브-프리차지되어 'WLK'이 액티브 상태와 프리차지 상태에서 토글하는 경우 'CAP_K-1', 'CAP_K+1'에 저장된 전하량의 변화로 인해 'CELL_K-1', ' CELL_K+1'에 저장된 데이터가 손상될 수 있다.
또한 워드라인이 액티브 상태와 프리차지 상태를 토글하면서 발생한 전자기파가 인접 워드라인에 연결된 메모리 셀에 포함된 셀 캐패시터의 전자를 유입/유출시킴으로서 메모리 셀의 데이터가 손상될 수 있다.
본 발명의 일 실시예는 하이 액티브 워드라인에 인접한 워드라인을 리프레시하여, 하이 액티브 워드라인에 연결된 메모리 셀의 데이터가 손상되는 것을 방지하는 메모리 및 메모리 시스템을 제공할 수 있다.
본 발명의 일 실시예는 하이 액티브 워드라인이 발생할 염려가 없는 경우 불필요한 리프레시 동작을 줄임으로써 소모 전류 및 소모 전력을 줄인 메모리 및 메모리 시스템을 제공할 수 있다.
본 발명의 일 실시예에 따른 메모리는 다수의 워드라인; 저장된 어드레스를 이용하여 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 주기적으로 입력되는 리프레시 커맨드에 응답하여 리프레시 신호를 활성화하고, 셀프 리프레시 모드에서 상기 리프레시 신호를 주기적으로 활성화하는 리프레시 제어부; 상기 리프레시 신호가 M회 활성화되면 타겟 리프레시 신호를 활성화하되, 상기 셀프 리프레시 모드에서 상기 타겟 리프레시 신호를 비활성화하는 타겟 리프레시 제어부; 및 상기 리프레시 신호에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 타겟 리프레시 신호가 활성화되면 상기 리프레시 신호에 응답하여 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하는 로우 제어부를 포함할 수 있다.
상기 메모리는 상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함할 수 있다.
상기 리프레시 제어부는 셀프 리프레시 진입 커맨드에 응답하여 구간 신호를 활성화하고, 셀프 리프레시 종료 커맨드에 응답하여 상기 구간 신호를 비활성화하는 구간 신호 생성부; 상기 구간 신호가 활성화된 구간에서 주기적으로 셀프 리프레시 신호를 활성화하는 셀프 리프레시 신호 생성부; 및 상기 리프레시 커맨드 또는 상기 셀프 리프레시 신호에 응답하여 상기 리프레시 신호를 생성하는 리프레시 신호 생성부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리는 다수의 워드라인; 저장된 어드레스를 이용하여 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및 주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하고, 셀프 리프레시 모드에서 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드에 응답하여 워드라인들을 리프레시하는 경우에만 상기 워드라인이 M회 리프레시되면 상기 타겟 어드레스에 대응하는 워드라인을 리프레시는 제어부를 포함할 수 있다.
상기 메모리는 상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 시스템은 다수의 워드라인 및 저장된 어드레스를 이용하여 하나 이상의 타겟 어드레스를 생성하는 어드레스 생성부를 포함하고, 주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하고, 셀프 리프레시 진입 커맨드에 응답하여 진입하고, 셀프 리프레시 종료 커맨드에 응답하여 종료되는 셀프 리프레시 모드에서 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드에 응답하여 워드라인들을 리프레시하는 경우에만 상기 워드라인이 M회 리프레시되면 상기 타겟 리프레시 어드레스에 대응하는 워드라인을 리프레시하는 메모리; 및 상기 메모리로 상기 리프레시 커맨드를 주기적으로 입력하고, 상기 메모리로 상기 셀프 리프레시 진입 커맨드 및 상기 셀프 리프레시 종료 커맨드를 차례로 입력하는 메모리 컨트롤러를 포함할 수 있다.
상기 메모리는 주기적으로 입력되는 상기 리프레시 커맨드에 응답하여 리프레시 신호를 활성화하고, 상기 셀프 리프레시 모드에서 상기 리프레시 신호를 주기적으로 활성화하는 리프레시 제어부; 상기 리프레시 신호가 M회 활성화되면 타겟 리프레시 신호를 생성하되, 상기 셀프 리프레시 모드에서 상기 타겟 리프레시 신호를 비활성화하는 타겟 리프레시 제어부; 및 상기 리프레시 신호에 응답하여 상기 다수의 워드라인을 차례로 리프레사하되, 상기 타겟 리프레시 신호과 활성화되면 상기 리프레시 신호에 응답하여 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하는 로우 제어부를 포함할 수 있다.
본 기술은 하이 액티브 워드라인에 인접한 워드라인을 리프레시하여, 하이 액티브 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 손상되는 것을 방지한다.
본 기술은 하이 액티브 워드라인이 발생하지 않는 경우 타겟 리프레시를 수행하지 않음으로써, 리프레시에 소모되는 전류 및 전력을 줄일 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 리프레시 동작을 설명하기 위해 메모리의 일부를 나타낸 도면,
도 3은 도 2의 메모리의 동작을 설명하기 위한 파형도,
도 4는 본 발명의 일 실시예에 따른 메모리의 구성도,
도 5는 리프레시 제어부(441)의 구성도,
도 6은 타겟 리프레시 제어부(442)의 구성도,
도 7은 도 4의 메모리의 동작을 설명하기 위한 파형도,
도 8은 일 실시예에 따른 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 하이 액티브 워드라인은 설정된 구간에서 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인을 나타낼 수 있다. 이하에서 노멀 리프레시 동작은 메모리가 다수의 워드라인을 차례로 리프레시하는 동작을 나타내고, 타겟 리프레시 동작은 메모리가 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하는 동작을 나타낼 수 있다.
도 2는 리프레시 동작을 설명하기 위해 메모리의 일부를 나타낸 도면이다.
도 2에 도시된 바와 같이, 메모리는 리프레시 제어부(210), 카운팅부(220), 타겟 어드레스 생성부(230), 로우 제어부(240) 및 셀 어레이(250)를 포함할 수 있다. 셀 어레이(250)는 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLN)을 포함할 수 있다. 다수의 워드라인(WL0 - WLN)은 'WL0' - 'WLN'의 순서대로 배치될 수 있다.
도 2를 참조하여 메모리의 리프레시 동작에 대해 설명한다.
리프레시 제어부(210)는 리프레시 커맨드(REF)가 입력되면 리프레시 신호(IREF)를 활성화하고, 셀프 리프레시 모드에서 리프레시 신호(IREF)를 주기적을 활성화할 수 있다. 셀프 리프레시 모드는 셀프 리프레시 진입 커맨드(ENTRY)에 응답하여 진입하고, 셀프 리프레시 종료 커맨드(EXIT)에 응답하여 종료되는 동작 모드일 수 있다. 셀프 리프레시 모드에서 메모리는 리프레시 커맨드(REF)가 입력되지 않아도 다수의 워드라인(WL0 - WLN)을 차례로 리프레시할 수 있다. 리프레시 제어부(230)는 리프레시 신호(IREF)가 M회(M은 자연수) 활성화될때마다 타겟 리프레시 신호(TRR)를 활성화할 수 있다. 메모리는 타겟 리프레시 신호(TRR)가 활성화되면 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하기 위한 타겟 리프레시 동작을 수행할 수 있다. 타겟 리프레시 신호(TRR)는 리프레시 동작을 수행하는데 필요한 시간만큼 활성화되도록 설정될 수 있다. 타겟 리프레시 신호(TRR)는 리프레시 신호(IREF)가 활성화된 구간에 대응하는 구간만큼 활성화되도록 설정될 수 있다.
카운팅부(220)는 리프레시 신호(IREF)가 활성화될 때마다 그 값이 변경되는 카운팅 정보(CNT_ADD)를 생성할 수 있다. 카운팅부(220)는 리프레시 신호(IREF)가 활성화될 때마다 카운팅 정보(CNT_ADD)의 값을 1씩 증가시킬 수 있다. 여기서 카운팅 정보(CNT_ADD)의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 어드레스를 변화시킨다는 것을 의미한다.
타겟 어드레스 생성부(230)는 소정의 구간 동안 메모리에서 액티브된 워드라인에 대한 정보를 참조하여 하이 액티브 워드라인을 검출하고, 하이 액티브 워드라인의 어드레스를 저장할 수 있다. 타겟 어드레스 생성부(230)는 저장된 어드레스를 이용해 하이 액티브 워드라인에 인접한 인접 워드라인에 대응하는 타겟 어드레스(TAR_ADD)를 생성할 수 있다. 타겟 어드레스 생성부(230)는 타겟 리프레시 신호(TRR)가 활성화되면 타겟 어드레스(TAR_ADD)를 출력할 수 있다. 타겟 어드레스(TAR_ADD)는 하이 액티브 워드라인의 어드레스에 1을 더하거나 1을 뺀값일 수 있다.
로우 제어부(240)는 리프레시 신호(IREF)가 활성화되면 카운팅 정보(CNT_ADD)에 대응하는 워드라인을 리프레시하되, 타겟 리프레시 신호(TRR)가 활성화된 경우 리프레시 신호(IREF)가 활성화되면 타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 리프레시할 수 있다.
도 3은 도 2의 메모리의 동작을 설명하기 위한 파형도이다.
도 3에는 리프레시 커맨드(REF)에 응답하여 리프레시 동작을 하는 경우(A) 및 셀프 리프레시 모드에서 리프레시 동작을 하는 경우(B)에 커맨드(CMD), 리프레시 신호(IREF), 타겟 리프레시 신호(TRR)의 파형도를 도시한다. 이하에서는 리프레시 신호(IREF)가 4회 활성화될때마다 타겟 리프레시 신호(TRR)가 활성화되는 경우에 대해 설명한다.
리프레시 커맨드(REF)에 응답하여 리프레시 동작을 하는 경우(A), 리프레시 커맨드(REF)에 응답하여 리프레시 신호(IREF)가 활성화되며, 리프레시 신호(IREF)가 1회, 2회, 3회 활성화된 경우 카운팅 정보(CNT_ADD)에 대응하는 워드라인이 리프레시되고, 4회 활성화된 경우 타겟 리프레시 신호(TRR)가 활성화되고 타겟 어드레스(TAR_ADD)에 대응하는 워드라인이 리프레시될 수 있다. 이 경우 리프레시 커맨드(REF) 사이에 메모리가 액티브, 리드, 라이트 동작을 수행하여 하이 액티브 워드라인이 발생할 수 있으므로 타겟 리프레시 동작을 하는 것이 바람직하다.
셀프 리프레시 모드에서 리프레시 동작을 하는 경우(B), 먼저 셀프 리프레시 진입 커맨드(ENTRY)에 응답하여 메모리가 셀프 리프레시 모드로 진입하고, 셀프 리프레시 종료 커맨드(EXIT)에 응답하여 메모리가 셀프 리프레시 모드를 종료할 수 있다. 셀프 리프레시 구간(SELF_REFRESH)에서 리프레시 신호(IREF)는 주기적으로 활성화되며, 리프레시 신호(IREF)가 4회 활성화되면 리프레시 커맨드(REF)에 응답하여 리프레시 동작을 하는 경우(A)와 마찬가지로 타겟 리프레시 신호(TRR)가 활성화되고 타겟 어드레스(TAR_ADD)에 대응하는 워드라인이 리프레시될 수 있다.
그런데 셀프 리프레시 모드는 메모리가 파워 다운(power down) 상태 등 메모리 셀의 데이터를 액세스하기 위한 워드라인의 액티브-프리차지 동작을 수행하지 않는 상태에서 수행되는 리프레시이다. 따라서 셀프 리프레시 모드에서는 메모리 셀의 데이터를 액세스하기 위한 워드라인의 액티브-프리차지가 없으므로 하이 액티브 워드라인이 발생하지 않는다.
타겟 리프레시는 하이 액티브 워드라인에 인접한 워드라인에 대해 추가적인 리프레시를 하는 것이므로 소모 전류 및 소모 전력이 증가한다. 따라서 셀프 리프레시 모드에서 타겟 리프레시를 하는 것은 메모리의 소모 전류 및 소모 전력을 증가시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 메모리의 구성도이다.
도 4에 도시된 바와 같이, 메모리는 커맨드 입력부(410), 어드레스 입력부(420), 커맨드 디코더(430), 제어부(440), 카운팅부(450), 어드레스 검출부(460), 타겟 어드레스 생성부(470) 및 셀 어레이(480)를 포함할 수 있다. 셀 어레이(480)는 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLN)을 포함할 수 있다. 다수의 워드라인(WL0 - WLN)은 'WL0' - 'WLN'의 순서대로 배치될 수 있다. 도 4에서는 메모리에서 액티브 동작, 리프레시 동작과 관련된 구성만을 도시하였으며, 그 이외의 리드, 라이트 등 본 발명과 직접적인 관련이 없는 동작과 관련된 구성은 그 도시를 생략하였다.
도 4를 참조하여 메모리에 대해 설명한다.
커맨드 입력부(410)는 커맨드(CMDs)를 입력받고, 어드레스 입력부(420)는 어드레스(ADDs)를 입력받을 수 있다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함할 수 있다.
커맨드 디코더(430)는 커맨드 입력부(410)를 통해 입력된 커맨드 신호들(CMDs)을 디코딩해 액티브 커맨드(ACT), 프리차지 커맨드(PRE), 리프레시 커맨드(REF), 셀프 리프레시 진입 커맨드(ENTRY), 셀프 리프레시 종료 커맨드(EXIT)를 생성할 수 있다. 커맨드 디코더(430)는 액티브 커맨드(ACT), 프리차지 커맨드(PRE), 리프레시 커맨드(REF), 셀프 리프레시 진입 커맨드(ENTRY), 셀프 리프레시 종료 커맨드(EXIT) 중 입력된 커맨드 신호들(CMDs)의 조합이 나타내는 커맨드를 활성화할 수 있다.
카운팅부(450)는 워드라인(WL0 - WLN)이 리프레시될 때마다 그 값이 변경되는 카운팅 정보(CNT_ADD)를 생성할 수 있다. 카운팅부(450)는 리프레시 신호(IREF)가 활성화될 때마다 카운팅 정보(CNT_ADD)의 값을 1씩 증가시킬 수 있다. 카운팅 정보(CNT_ADD)는 노멀 리프레시 동작에서 리프레시를 수행할 워드라인을 선택하는 어드레스로 사용되며, 카운팅 정보의 값을 1씩 증가시킨다는 것은 이전에 K번 워드라인(WLK)이 선택되었다면 다음번에는 K+1번 워드라인(WLK+1)이 선택되도록 카운팅 정보를 변화시킨다는 것을 의미한다.
카운팅부(450)는 타겟 리프레시 신호(TRR)가 활성화된 경우, 리프레시 신호(IREF)가 활성화되어도 카운팅 정보(CNT_ADD)의 값을 변경하지 않고, 유지할 수 있다. 타겟 리프레시 동작시 카운팅 정보(CNT_ADD)가 아닌 타겟 어드레스(TAR_ADD)를 이용하여 리프레시할 워드라인을 선택하므로, 다음번 노멀 리프레시 동작에서 이전에 리프레시된 워드라인의 다음 워드라인을 선택하고, 리프레시하기 위함이다.
어드레스 검출부(460)는 하이 액티브 워드라인(또는 하이 액티브 어드레스)이 검출되면, 검출신호(DET)를 활성화하고 하이 액티브 워드라인의 어드레스(HIGH_ADD)를 출력할 수 있다. 어드레스 검출부(460)는 다수의 워드라인(WL0 - WLN) 중 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인을 하이 액티브 워드라인으로 검출할 수 있다.
어드레스 검출부(460)는 액티브 커맨드(ACT) 및 입력 어드레스(IN_ADD)를 입력받아 소정의 구간에서 각 워드라인이 액티브된 횟수를 카운팅하고, 각 워드라인이 액티브된 횟수와 설정된 기준횟수를 비교하여 소정의 구간에서 기준횟수 이상 액티브된 워드라인을 검출할 수 있다. 또한 어드레스 검출부(460)는 소정의 구간에서 각 워드라인이 액티브된 히스토리를 저장하고, 각 워드라인이 액티브된 빈도와 설정된 기준빈도를 비교하여 소정의 구간에서 기준빈도 이상 액티브된 워드라인을 검출할 수 있다. 각 워드라인이 액티브된 히스토리란 소정의 구간 동안 어떤 워드라인들이 액티브되었는지 나타내는 것일 수 있다. 어드레스 검출부(660)는 상술한 두가지 방법 중 하나 이상의 방법에 의해서 검출된 워드라인을 하이 액티브 워드라인으로 검출할 수 있다. 참고로 기준횟수 및 기준빈도는 메모리 셀(MC)이 워드라인 디스터번스에 견딜 수 있는 정도를 고려하여 설정될 수 있다. 어드레스 검출부(460)는 셀 어레이(480)로부터 각 워드라인이 액티브된 횟수, 각 워드라인이 액티브된 히스토리에 관한 정보를 직접 입력받아 하이 액티브 워드라인을 검출할 수도 있다.
예를 들어 어드레스 검출부(460)는 기준횟수를 10^5회로 설정하여, 소정의 구간 동안 액티브 횟수가 10^5회 이상인 워드라인을 검출할 수 있다. 또는 어드레스 검출부(460)는 기준빈도를 액티브 동작 5회당 2회 이상 액티브 되는 것으로 설정하여, 소정의 구간 동안 매 액티브 동작 5회당 2회 이상 액티브된 워드라인을 검출할 수 있다. 참고로 소정의 구간은 타이머를 이용해 특정 시간에 대응하도록 설정될 수도 있고, 액티브 커맨드(ACT) 또는 리프레시 커맨드(REF) 등을 카운팅하여 위 커맨드가 소정의 횟수만큼 입력된 구간에 대응하도록 설정될 수도 있다.
타겟 어드레스 생성부(470)는 검출신호(DET)가 활성화되면 어드레스 검출부(460)에서 출력된 하이 액티브 워드라인의 어드레스(HIGH_ADD, 이하 하이 액티브 어드레스라 함)를 저장하고, 타겟 리프레시 신호(TRR)가 활성화되면 타겟 어드레스(TAR_ADD)를 생성할 수 있다. 여기서 타겟 어드레스(TAR_ADD)는 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인의 어드레스일 수 있다. 타겟 어드레스 생성부(470)는 타겟 리프레시 신호(TRR)가 활성화되면 저장된 하이 액티브 어드레스(HIGH_ADD)의 값에서 1을 빼거나 1을 더하여 타겟 어드레스(TAR_ADD)를 생성하고, 타겟 리프레시 신호(TRR)가 활성화되면 출력할 수 있다. 하이 액티브 워드라인이 K번 워드라인(WLK)인 경우 하이 액티브 어드레스(HIGH_ADD)의 값에서 1을 뺀 값은 K-1번 워드라인(WLK-1)에 대응하고, 1을 더한 값은 K+1번 워드라인(WLK+1)에 대응할 수 있다.
제어부(440)는 주기적으로 입력되는 리프레시 커맨드(REF)에 응답하여 다수의 워드라인(WL0 - WLN)을 차례로 리프레시(노멀 리프레시)하고, 셀프 리프레시 모드에서 다수의 워드라인(WL0 - WLN)을 차례로 리프레시(셀프 리프레시)하고, 워드라인이 M회 리프레시되면 타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 리프레시하되(타겟 리프레시), 셀프 리프레시 모드에서 타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 리프레시하지 않을 수 있다.
제어부(440)는 셀프 리프레시 진입 커맨드(ENTRY)에 응답하여 셀프 리프레시 모드로 진입하고, 셀프 리프레시 종료 커맨드(EXIT)에 응답하여 셀프 리프레시 모드를 종료할 수 있다. 제어부(440)는 셀프 리프레시 모드에서 리프레시가 시작된 워드라인의 리프레시가 완료된 후에 타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 리프레시할 수 있다. 이러한 동작은 셀프 리프레시 모드에서 리프레시가 시작된 워드라인이 리프레시가 완료되기 전에 타겟 리프레시로 진입하여, 워드라인 선택에 사용되는 어드레스가 카운팅 정보(CNT_ADD)에서 타겟 어드레스(TAR_ADD)로 바뀌는 것을 방지할 수 있다.
제어부(440)는 상술한 동작을 수행하기 위해 리프레시 제어부(441), 타겟 리프레시 제어부(442) 및 로우 제어부(443)를 포함할 수 있다. 리프레시 제어부(441)는 메모리의 노멀 리프레시 및 셀프 리프레시를 제어하기 위한 신호를 생성할 수 있다. 리프레시 제어부(441)는 주기적으로 입력되는 리프레시 커맨드(REF)에 응답하여 리프레시 신호(IREF)를 활성화하고, 셀프 리프레시 모드에서는 리프레시 커맨드(REF)가 입력되지 않아도 리프레시 신호(IREF)를 주기적으로 활성화할 수 있다. 리프레시 제어부(441)는 셀프 리프레시 진입 커맨드(ENTRY)에 응답하여 메모리가 셀프 리프레시 모드임을 나타내는 구간 신호(SREF)를 활성화하고, 셀프 리프레시 종료 커맨드(EXIT)에 응답하여 구간 신호(SREF)를 비활성화할 수 있다.
타겟 리프레시 제어부(442)는 메모리의 타겟 리프레시를 제어하기 위한 신호를 생성할 수 있다. 타겟 리프레시 제어부(442)는 리프레시 신호(IREF)가 M회 활성화되면 타겟 리프레시 신호(TRR)를 활성화하되, 구간 신호(SREF)가 활성화된 경우(셀프 리프레시 모드) 리프레시 신호(IREF)의 활성화 횟수에 관계없이 타겟 리프레시 신호(TRR)를 비활성화할 수 있다. 타겟 리프레시 제어부(442)는 리프레시 신호(IREF)를 카운팅하여, M회 카운팅될 때마다 타겟 리프레시 신호(TRR)를 활성화하되, 구간 신호(SREF)가 활성화된 경우 타겟 리프레시 신호(TRR)를 비활성화할 수 있다. 타겟 리프레시 신호(TRR)는 리프레시 동작을 수행하는데 필요한 시간만큼 활성화되도록 설정될 수 있다. 타겟 리프레시 신호(TRR)는 리프레시 신호(IREF)가 활성화된 구간에 대응하는 구간만큼 활성화되도록 설정될 수 있다.
타겟 리프레시 제어부(442)는 셀프 리프레시 모드에서 활성화된 리프레시 신호(IREF)가 비활성화된 후에 타겟 리프레시 신호(TRR)를 활성화할 수 있다. 즉, 타겟 리프레시 제어부(442)는 구간 신호(SREF)가 활성화된 구간에서 활성화된 리프레시 신호(IREF)가 구간 신호(SREF)가 비활성화된 후에도 활성화된 상태인 경우, 이러한 리프레시 신호(IREF)가 활성화된 후부터 타겟 리프레시 신호(TRR)를 활성화할 수 있다. 리프레시 도중에 어드레스가 바뀌는 것을 막기 위함이다.
로우 제어부(443)는 액티브 커맨드(ACT)에 응답하여 입력 어드레스(IN_ADD)에 대응하는 워드라인을 액티브하고, 프리차지 커맨드(PRE)에 응답하여 액티브된 워드라인을 프리차지할 수 있다. 로우 제어부(443)는 리프레시 신호(IREF)에 응답하여 다수의 워드라인(WL0 - WLN)을 차례로 리프레시하고, 타겟 리프레시 신호(TRR)가 활성화되면 리프레시 신호(IREF)에 응답하여 타겟 어드레스(TAR_ADD)에 대응하는 워드라인을 리프레시할 수 있다.
메모리는 노멀 리프레시 동작시 워드라인들을 차례로 리프레시하되, 워드라인이 수회 리프레시될 때마다 타겟 리프레시를 수행함으로써 하이 액티브 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 워드라인 디스터번스로 인해 열화되는 것을 방지할 수 있다. 또한 메모리는 워드라인 디스터번스가 발생할 가능성이 낮은 셀프 리프레시 모드의 경우 타겟 리프레시를 수행하지 않음으로써 리프레시로 인해 소모되는 전류 및 전력을 줄일 수 있다.
도 5는 리프레시 제어부(441)의 구성도이다.
도 5에 도시된 바와 같이 리프레시 제어부(441)는 구간 신호 생성부(510), 셀프 리프레시 신호 생성부(520), 리프레시 신호 생성부(530)를 포함할 수 있다.
구간 신호 생성부(510)는 구간 신호(SREF)를 생성하며, 셀프 리프레시 진입 커맨드(ENTRY)에 응답하여 구간 신호(SREF)를 활성화하고, 셀프 리프레시 종료 커맨드(EXIT)에 응답하여 구간 신호(SREF)를 비활성화할 수 있다.
셀프 리프레시 신호 생성부(520)는 구간 신호(SREF)가 활성화된 구간에서 주기적으로 셀프 리프레시 신호(SREF_OSC)를 활성화할 수 있다. 셀프 리프레시 신호 생성부(520)는 구간 신호(SREF)에 응답하여 활성화되는 오실레이터(osillator)일 수 있다.
리프레시 신호 생성부(530)는 리프레시 커맨드(REF) 또는 셀프 리프레시 신호(SREF_OSC)에 응답하여 리프레시 신호(IREF)를 생성할 수 있다. 리프레시 신호 생성부(530)는 리프레시 커맨드(REF) 또는 셀프 리프레시 신호(SREF_OSC)가 활성화되면 리프레시 신호(IREF)를 활성화할 수 있다.
도 6은 타겟 리프레시 제어부(442)의 구성도이다.
도 6에 도시된 바와 같이, 타겟 리프레시 제어부(442)는 인버터(INV), 다수의 게이트(AND1, AND2, NOR1, NOR2) 및 프리신호 생성부(610)를 포함할 수 있다.
프리신호 생성부(610)는 'AND1'의 출력이 활성화(하이) 될 때마다 카운팅을 수행하고, 카운팅이 M회 수행되면 설정된 구간 동안 프리 신호(PRE_TRR)를 활성화할 수 있다.
인버터(INV) 및 노어 게이트들(NOR1, NOR2)은 구간 신호(SREF) 및 셀프 리프레시 신호(SREF_OSC)를 입력받아 타겟 리프레시 신호(TRR)의 활성화를 차단하기 위한 신호(A)를 생성할 수 있다.
먼저 구간 신호(SREF) 및 셀프 리프레시 신호(SREF_OSC)가 로우(비활성화)인 경우 'A'로 하이가 출력될 수 있다. 이 경우 'AND1'의 출력은 리프레시 신호(IREF)와 같고, 타겟 리프레시 신호(TRR)는 프리 신호(PRE_TRR)과 같다. 따라서 리프레시 신호(IREF)가 활성화될 때마다 프리신호 생성부(610)가 카운팅을 수행하여, 카운팅이 M회 수행되면 프리 신호(PRE_TRR)를 활성화할 수 있다.
셀프 리프레시 모드로 진입하여 구간 신호(SREF)가 하이(활성화)가 되고, 셀프 리프레시 신호(SREF_OSC)가 하이(활성화)가 되면 'A'로 로우가 출력되어 'AND1' 및 'AND2'의 출력은 로우가 되어 리프레시 신호(IREF) 및 프리 신호(PRE_TRR)는 각각 'AND1' 및 'AND2'에 의해 차단될 수 있다. 따라서 리프레시 신호(IREF)가 활성화되어도 'AND1'의 출력이 활성화되지 않아 프리신호 생성부(610)가 카운팅 동작을 수행하지 않고, 프리신호(PRE_TRR)가 활성화되어도 'AND2'의 출력, 즉 타겟 리프레시 신호(TRR)가 활성화되지 않아 메모리는 타겟 리프레시 동작을 수행하지 않는다.
셀프 리프레시 모드가 종료되어 구간 신호(SREF)가 로우(비활성화)가 되고, 셀프 리프레시 신호(SREF_OSC)가 로우(비활성화)가 되면 다시 'A'로 하이가 출력되어 리프레시 신호(IREF)가 'AND1'의 출력으로 전달되고, 프리 신호(PRE_TRR)가 타겟 리프레시 신호(TRR)로 전달되어 메모리는 타겟 리프레시 동작을 수행할 수 있다.
도 7은 도 4의 메모리의 동작을 설명하기 위한 파형도이다.
노멀 리프레시 동작을 수행하는 경우 메모리의 동작은 도 3의 설명에서 상술한 바와 동일하다. 셀프 리프레시 동작을 수행하는 경우 메모리의 동작은 다음과 같다. 이하에서는 리프레시 신호(IREF)가 4회 활성화될때마다 타겟 리프레시 신호(TRR)가 활성화되는 경우에 대해 설명한다.
셀프 리프레시 진입 커맨드(ENTRY)가 입력되면, 구간 신호(SREF)가 활성화되고, 셀프 리프레시 구간(SELF_REFRESH)이 시작될 수 있다. 셀프 리프레시 구간(SELF_REFRESH)에서는 셀프 리프레시 신호(SREF_OSC)가 주기적으로 활성화되고, 셀프 리프레시 신호(SREF_OSC)에 응답하여 리프레시 신호(IREF)가 활성화될 수 있다. 리프레시 신호(IREF)가 1회, 2회, 3회 활성화된 경우 카운팅 정보(CNT_ADD)에 대응하는 워드라인이 리프레시될 수 있다. 리프레시 신호(IREF)가 4회 활성화된 경우 노멀 리프레시 동작이라면 타겟 리프레시 신호(TRR)가 활성화되어야 하나 구간 신호(SREF)가 활성화된 상태이므로 타겟 리프레시 신호(TRR)가 활성화되지 않을 수 있다. 따라서 카운팅 정보(CNT_ADD)에 대응하는 워드라인이 리프레시될 수 있다.
셀프 리프레시 종료 커맨드(EXIT)가 입력되면, 구간 신호(SREF)가 비활성화되고, 셀프 리프레시 구간(SELF_REFRESH)이 종료될 수 있다. 여기서 리프레시 신호(IREF)가 4회 카운팅된 상태일 때, 리프레시 신호(IREF)가 활성화되는 시점에는 구간 신호(SREF)가 활성화된 상태(E1)였으나 리프레시 신호(IREF)가 활성화된 상태에서 구간 신호(SREF)가 비활성화된 경우(E2), 워드라인을 선택하는데 사용되는 어드레스가 변경되는 것을 막기 위해 리프레시 신호(IREF)기 비활성화될 때(E3)까지 타겟 리프레시 신호(TRR)는 활성화되지 않을 수 있다.
도 4의 메모리는 상술한 바와 같이, 구간 신호(SREF) 및 리프레시 신호(IREF) 등을 이용하여 셀프 리프레시 모드에서 타겟 리프레시 동작을 수행하는 것을 차단하고, 리프레시에 소모되는 전류 및 전력을 줄일 수 있다.
도 7은 일 실시예에 따른 메모리 시스템의 구성도이다.
도 7에 도시된 바와 같이, 메모리 시스템은 메모리(810) 및 메모리 컨트롤러(820)를 포함할 수 있다.
메모리 컨트롤러(820)는 메모리(810)에 커맨드(CMDs)와 어드레스(ADDs)를 인가하는 것에 의해 메모리(810)의 동작을 제어하고, 리드 및 라이트 동작시에 메모리(810)와 데이터(DATA)를 주고 받는다. 메모리 컨트롤러(820)는 커맨드 신호들(CMDs)을 전송함으로써 메모리(810)로 액티브 커맨드(ACT), 프리차지 커맨드(PRE), 리프레시 커맨드(REF), 셀프 리프레시 진입 커맨드(ENTRY) 및 셀프 리프레시 종료 커맨드(EXIT) 등을 입력할 수 있다. 메모리 컨트롤러(820)는 액티브 커맨드(ACT)를 입력하는 경우 메모리(810)에서 셀블록 및 액티브할 워드라인을 선택하기 위한 어드레스(ADDs)를 전송할 수 있다. 메모리 컨트롤러(820)는 메모리(810)에 주기적으로 리프레시 커맨드(REF)를 전송하고, 메모리(810)의 셀프 리프레시 모드를 제어하기 위해 셀프 리프레시 진입 커맨드(ENTRY) 및 셀프 리프레시 종료 커맨드(EXIT)를 전송할 수 있다.
메모리(810)는 도 4의 설명에서 상술한 메모리일 수 있다. 메모리(810)는 하이 액티브 워드라인의 어드레스를 검출할 수 있다. 메모리(810)는 하이 액티브 워드라인의 어드레스를 검출하여 저장하고, 타겟 어드레스를 생성할 수 있다. 메모리(810)는 노멀 리프레시 동작시 리프레시 동작을 소정의 횟수만큼 수행할 때마다 타겟 어드레스를 이용한 타겟 리프레시 동작을 수행할 수 있다. 또한 메모리(810)는 셀프 리프레시 모드로 진입하면 메모리 컨트롤러(820)로부터 리프레시 커맨드(REF)를 입력받지 않아도 주기적으로 리프레시 동작을 수행할 수 있다. 특히 메모리(820)는 셀프 리프레시 모드에서는 타겟 리프레시 동작을 수행하지 않을 수 있다. 참고로 메모리(810)가 위 리프레시 동작들을 수행하기 위한 구성 및 동작은 도 4 내지 도 7의 설명에서 상술한 바와 동일하다.
메모리 시스템은 하이 액티브 워드라인에 인접한 워드라인을 타겟 리프레시하여 워드라인 디스터번스로 인한 오류를 줄이면서, 셀프 리프레시 모드의 경우 타겟 리프레시를 수행하지 않으므로써 소모 전류 및 전력을 줄일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (16)

  1. 다수의 워드라인;
    저장된 어드레스를 이용하여 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부;
    주기적으로 입력되는 리프레시 커맨드에 응답하여 리프레시 신호를 활성화하고, 셀프 리프레시 모드에서 상기 리프레시 신호를 주기적으로 활성화하는 리프레시 제어부;
    상기 리프레시 신호가 M회 활성화되면 타겟 리프레시 신호를 활성화하되, 상기 셀프 리프레시 모드에서 상기 타겟 리프레시 신호를 비활성화하는 타겟 리프레시 제어부; 및
    상기 리프레시 신호에 응답하여 상기 다수의 워드라인을 차례로 리프레시하되, 상기 타겟 리프레시 신호가 활성화되면 상기 리프레시 신호에 응답하여 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하는 로우 제어부
    를 포함하는 메모리.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함하고,
    상기 타겟 어드레스 생성부는
    상기 어드레스 검출부가 검출한 어드레스를 저장하고, 상기 하나 이상의 타겟 어드레스는 상기 검출한 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인에 대응하는 메모리.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 리프레시 신호에 응답하여 변경되는 카운팅 정보를 생성하되, 상기 타겟 리프레시 신호가 활성화된 경우 상기 카운팅 정보를 유지하는 카운팅부를 포함하는 메모리.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서,
    상기 로우 제어부는
    상기 리프레시 신호에 응답하여 상기 카운팅 정보에 대응하는 워드라인을 리프레시하되, 상기 타겟 리프레시 신호가 활성화되면 상기 리프레시 신호에 응답하여 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하는 메모리.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 리프레시 제어부는
    셀프 리프레시 진입 커맨드에 응답하여 구간 신호를 활성화하고, 셀프 리프레시 종료 커맨드에 응답하여 상기 구간 신호를 비활성화하는 구간 신호 생성부;
    상기 구간 신호가 활성화된 구간에서 주기적으로 셀프 리프레시 신호를 활성화하는 셀프 리프레시 신호 생성부; 및
    상기 리프레시 커맨드 또는 상기 셀프 리프레시 신호에 응답하여 상기 리프레시 신호를 생성하는 리프레시 신호 생성부를 포함하고,
    상기 타겟 리프레시 제어부는
    상기 리프레시 신호가 M회 카운팅되면 상기 타겟 리프레시 신호를 활성하되, 상기 구간 신호가 활성화되면 상기 타겟 리프레시 신호를 비활성화하는 메모리.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 타겟 리프레시 제어부는
    상기 셀프 리프레시 모드에서 활성화된 리프레시 신호가 비활성화된 후에 상기 타겟 리프레시 신호를 활성화하는 메모리.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 타겟 어드레스 생성부는
    상기 타겟 리프레시 신호가 활성화되면 상기 하나 이상의 타겟 어드레스를 출력하는 메모리.
  8. 다수의 워드라인;
    저장된 어드레스를 이용하여 하나 이상의 타겟 어드레스를 생성하는 타겟 어드레스 생성부; 및
    주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하고, 셀프 리프레시 모드에서 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드에 응답하여 워드라인들을 리프레시하는 경우에만 상기 워드라인이 M회 리프레시되면 상기 타겟 어드레스에 대응하는 워드라인을 리프레시는 제어부
    를 포함하는 메모리.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하는 어드레스 검출부를 포함하고,
    상기 타겟 어드레스 생성부는
    상기 어드레스 검출부가 검출한 어드레스를 저장하고, 상기 하나 이상의 타겟 어드레스는 상기 검출한 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인에 대응하는 메모리.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 워드라인이 리프레시되면 변경되는 카운팅 정보를 생성하되, 상기 타겟 어드레스를 이용하여 워드라인이 선택된 경우 상기 카운팅 정보를 유지하는 카운팅부
    를 포함하는 메모리.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 제어부는
    상기 리프레시 커맨드에 응답하여 상기 카운팅 정보에 대응하는 워드라인을 리프레시하되, 상기 워드라인이 M회 리프레시되면 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하고, 상기 셀프 리프레시 모드에서 상기 카운팅 정보에 대응하는 워드라인을 리프레시하는 메모리.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제어부는
    상기 셀프 리프레시 모드에서 리프레시가 시작된 워드라인의 리프레시가 완료된 후에 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하는 메모리.
  13. 다수의 워드라인 및 저장된 어드레스를 이용하여 하나 이상의 타겟 어드레스를 생성하는 어드레스 생성부를 포함하고, 주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 리프레시하고, 셀프 리프레시 진입 커맨드에 응답하여 진입하고, 셀프 리프레시 종료 커맨드에 응답하여 종료되는 셀프 리프레시 모드에서 상기 다수의 워드라인을 차례로 리프레시하되, 상기 리프레시 커맨드에 응답하여 워드라인들을 리프레시하는 경우에만 상기 워드라인이 M회 리프레시되면 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하는 메모리; 및
    상기 메모리로 상기 리프레시 커맨드를 주기적으로 입력하고, 상기 메모리로 상기 셀프 리프레시 진입 커맨드 및 상기 셀프 리프레시 종료 커맨드를 차례로 입력하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 메모리는
    상기 다수의 워드라인 중 액티브 횟수가 소정의 횟수 이상인 경우 및 액티브 빈도가 소정의 빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인의 어드레스를 검출하고,
    상기 하나 이상의 타겟 어드레스는 상기 검출한 어드레스에 대응하는 워드라인에 인접한 하나 이상의 인접 워드라인에 대응하는 메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 메모리는
    주기적으로 입력되는 상기 리프레시 커맨드에 응답하여 리프레시 신호를 활성화하고, 상기 셀프 리프레시 모드에서 상기 리프레시 신호를 주기적으로 활성화하는 리프레시 제어부;
    상기 리프레시 신호가 M회 활성화되면 타겟 리프레시 신호를 생성하되, 상기 셀프 리프레시 모드에서 상기 타겟 리프레시 신호를 비활성화하는 타겟 리프레시 제어부; 및
    상기 리프레시 신호에 응답하여 상기 다수의 워드라인을 차례로 리프레사하되, 상기 타겟 리프레시 신호과 활성화되면 상기 리프레시 신호에 응답하여 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하는 로우 제어부
    를 포함하는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 메모리는
    상기 셀프 리프레시 모드에서 리프레시가 시작된 워드라인의 리프레시가 완료된 후에 상기 타겟 어드레스에 대응하는 워드라인을 리프레시하는 메모리 시스템.
KR1020130158151A 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템 KR102157772B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130158151A KR102157772B1 (ko) 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템
US14/298,581 US9311985B2 (en) 2013-12-18 2014-06-06 Memory and memory system for periodic targeted refresh
CN201410424735.7A CN104733035B (zh) 2013-12-18 2014-08-26 存储器和包括存储器的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130158151A KR102157772B1 (ko) 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150071294A KR20150071294A (ko) 2015-06-26
KR102157772B1 true KR102157772B1 (ko) 2020-09-18

Family

ID=53369290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130158151A KR102157772B1 (ko) 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US9311985B2 (ko)
KR (1) KR102157772B1 (ko)
CN (1) CN104733035B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR102168115B1 (ko) * 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102193993B1 (ko) * 2014-02-21 2020-12-22 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR20180075761A (ko) * 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) * 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140006703A1 (en) 2012-06-30 2014-01-02 Kuljit S. Bains Row hammer refresh command

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385858B2 (en) 2005-11-30 2008-06-10 Mosaid Technologies Incorporated Semiconductor integrated circuit having low power consumption with self-refresh
KR20120049031A (ko) 2010-11-08 2012-05-16 삼성전자주식회사 반도체 메모리 디바이스 및 그 리프레시 방법
KR101212738B1 (ko) * 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 리프레쉬 제어회로 및 이를 포함하는 반도체 메모리 장치 및 리프레쉬 제어방법
JP5917307B2 (ja) * 2012-06-11 2016-05-11 ルネサスエレクトロニクス株式会社 メモリコントローラ、揮発性メモリの制御方法及びメモリ制御システム
US9171605B1 (en) * 2012-12-21 2015-10-27 Samsung Electronics Co., Ltd. Concentrated address detecting method of semiconductor device and concentrated address detecting circuit using the same
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
KR102103873B1 (ko) 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9355689B2 (en) * 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140006703A1 (en) 2012-06-30 2014-01-02 Kuljit S. Bains Row hammer refresh command

Also Published As

Publication number Publication date
CN104733035A (zh) 2015-06-24
CN104733035B (zh) 2019-03-01
US20150170733A1 (en) 2015-06-18
US9311985B2 (en) 2016-04-12
KR20150071294A (ko) 2015-06-26

Similar Documents

Publication Publication Date Title
KR102157772B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102168115B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
KR102189533B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102469065B1 (ko) 메모리 장치
KR102468728B1 (ko) 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR102182381B1 (ko) 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
KR102312178B1 (ko) 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
CN105845170B (zh) 存储器件及包括其的存储系统
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
KR102118520B1 (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
US20150085564A1 (en) Memory and memory system including the same
KR20160000626A (ko) 메모리 장치
KR102405054B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20160011021A (ko) 메모리 장치
KR20150064953A (ko) 반도체 메모리 장치
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
US8626999B2 (en) Dynamic random access memory unit and data refreshing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant