CN104733035A - 存储器和包括存储器的存储系统 - Google Patents

存储器和包括存储器的存储系统 Download PDF

Info

Publication number
CN104733035A
CN104733035A CN201410424735.7A CN201410424735A CN104733035A CN 104733035 A CN104733035 A CN 104733035A CN 201410424735 A CN201410424735 A CN 201410424735A CN 104733035 A CN104733035 A CN 104733035A
Authority
CN
China
Prior art keywords
refresh
wordline
signal
self
activated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410424735.7A
Other languages
English (en)
Other versions
CN104733035B (zh
Inventor
李荣燮
宋清基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104733035A publication Critical patent/CN104733035A/zh
Application granted granted Critical
Publication of CN104733035B publication Critical patent/CN104733035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种存储器，其可以包括：多个字线；目标地址发生单元，适于通过使用储存的地址来产生一个或多个目标地址；刷新控制部，适于响应于周期输入的刷新命令而激活刷新信号，以及在自刷新模式下周期性激活所述刷新信号；目标刷新控制部，适于当所述刷新信号被激活M次时激活目标刷新信号，其中M是自然数，以及在所述自刷新模式下去激活所述目标刷新信号；以及行控制部，适于响应于所述刷新信号而顺序地刷新所述多个字线，以及当所述目标刷新信号被激活时，响应于所述刷新信号而刷新与所述目标地址相对应的字线。

Description

存储器和包括存储器的存储系统
相关申请的交叉引用
本申请要求2013年12月18日提交的申请号为10-2013-0158151的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及存储器和存储系统。
背景技术
存储器的存储器单元包括用作开关的晶体管和储存电荷(数据)的电容器。根据存储器单元的电容器中是否存在电荷，即，电容器的端电压是高还是低来确定“高”(逻辑1)和“低”(逻辑0)数据值。
由于数据的储存表示电容器中电荷的累积，所以理论上在数据储存期间不消耗能量。然而，由于储存在电容器中的初始电荷因PN结处以及MOS晶体管的其他位置的电流泄露而减少，所以数据可能会丢失。为了防止这种丢失，读取存储器单元中的数据，并且基于读取信息来在数据丢失之前对存储器单元进行再充电。仅当这种操作被周期性重复时，数据的储存可以得到维持。这种存储器单元再充电处理被称作为刷新操作。
图1是说明包括在存储器中的单元阵列的一部分的示意图，为了解释字线干扰现象。‘BL’表示位线。
在图1中，单元阵列中的‘WLK-1’、‘WLK’和‘WLK+1’表示彼此平行布置的三个字线。‘HIGH_ACT’标记的字线WLK表示具有大量激活次数或高激活频率的字线，而字线WLK-1和WLK+1是与字线WLK相邻布置的字线。‘CELL_K-1’、‘CELL_K’和‘CELL_K+1’表示分别与字线‘WLK-1’、‘WLK’和‘WLK+1’电耦接的存储器单元。存储器单元‘CELL_K-1’、‘CELL_K’和‘CELL_K+1’分别包括单元晶体管TR_K-1和单元电容器CAP_K-1、单元晶体管TR_K和单元电容器CAP_K以及单元晶体管TR_K+1和单元电容器CAP_K+1。
在图1中，当字线WLK被激活以及被预充电(去激活)时，字线WLK-1和字线WLK+1的电压由于字线WLK与字线WLK-1和字线WLK+1之间出现的耦合现象而升高和下降，导致对储存在单元电容器CAP_K-1和CAP_K+1中的电荷量的影响。因此，当字线WLK被过度激活、预充电，以及在激活状态和预充电状态之间切换时，储存在存储器单元CELL_K-1和CELL_K+1中的数据可能由于储存在电容器CAP_K-1和CAP_K+1中的电荷量的改变而丢失。
此外，字线在激活状态和预充电状态之间切换时产生的电磁波引起电子向/从相邻字线中的电耦接的存储器单元电容器的迁移，这导致数据丢失。
发明内容
本发明的各种实施例涉及刷新与高激活字线相邻的字线并且实质上防止电耦接的存储器单元的数据丢失的一种存储器和一种存储系统。
另外，本发明的各种实施例涉及在产生高激活字线是低概率的情况下减少执行刷新操作的次数(减少功耗)的一种存储器和一种存储系统。
在一个实施例中，存储器可以包括：多个字线；目标地址发生单元，适于通过使用储存的地址来产生一个或多个目标地址；刷新控制部，适于响应于周期性输入的刷新命令而激活刷新信号，以及在自刷新模式下周期性激活刷新信号；目标刷新控制部，适于当刷新信号被激活M次时，激活目标刷新信号，其中，M是自然数，以及在自刷新模式下去激活目标刷新信号；以及行控制部，适于响应于刷新信号而顺序地刷新多个字线，以及当目标刷新信号被激活时响应于刷新信号而刷新与目标地址对应的字线。
存储器可以包括地址检测单元，适于检测多个字线中的已被激活参考次数或更多次数、或者以具有参考值或更高值的频率被激活的字线的地址。
刷新控制部可以包括：周期信号发生部分，适于响应于自刷新进入命令而激活周期信号，以及响应于自刷新退出命令而去激活周期信号，其中，周期信号表示自刷新模式；自刷新信号发生部分，适于当周期信号被激活时周期性激活自刷新信号；以及刷新信号发生部分，适于响应于刷新命令或自刷新信号而产生刷新信号。
在一个实施例中，存储器可以包括：多个字线；目标地址发生单元，适于通过使用储存的地址来产生一个或多个目标地址；以及控制单元，适于：响应于周期性输入的刷新命令而顺序地刷新多个字线，同时具有目标刷新操作，所述目标刷新操作当字线被刷新参考次数时刷新与目标地址对应的字线，以及在自刷新模式下顺序地刷新多个字线而不具有目标刷新操作。
存储器可以包括地址检测单元，适于检测被激活参考次数或更多次数、，或者以具有参考值或更高值的频率激活的字线的地址。
在一个实施例中，一种存储系统可以包括：存储器控制器，适于周期性产生刷新命令以及顺序地产生自刷新进入命令和自刷新退出命令；以及存储器，包括多个字线和地址发生单元，该地址发生单元通过使用储存的地址来产生一个或多个目标地址，并且存储器适于分别响应于自刷新进入命令和自刷新退出命令而进入自刷新模式和退出自刷新模式，其中，存储器适于响应于刷新命令而顺序地刷新多个字线，在自刷新模式下顺序刷新多个字线，以及仅响应于刷新命令而当将字线刷新参考次数时刷新与目标地址对应的字线。
存储器可以包括：刷新控制部，适于响应于刷新命令而激活刷新信号以及在自刷新模式下周期性激活刷新信号；目标刷新控制部，适于当刷新信号被激活参考次数时激活目标刷新信号，以及在自刷新模式下去激活目标刷新信号；以及行控制部，适于响应于刷新信号而顺序地刷新多个字线，以及当目标刷新信号被激活时，响应于刷新信号而刷新与目标地址对应的字线。
根据本公开的一个实施例，与高激活字线相邻的字线被刷新，使得与相邻于高激活字线的字线电耦接的存储器单元的数据被防止被丢失。
根据本公开的另一个实施例，当不产生激活字线以减少功耗时，不执行目标刷新操作。
附图说明
图1是说明包括在存储器中的单元阵列的一部分的示意图，为了解释字线干扰现象；
图2是说明存储器的一部分的示意图，为了解释刷新操作；
图3是用于解释图2的存储器的操作的波形图；
图4是根据本发明的一个实施例的存储器的配置图；
图5是刷新控制部441的配置图；
图6是目标刷新控制部442的配置图；
图7是用于解释图4的存储器的操作的波形图；
图8是根据本发明的一个实施例的存储系统的配置图。
具体实施方式
以下将参照附图更详细地描述各种实施例。然而，本发明可以以不同形式体现并且不应当被解释为局限于本文中提出的实施例。更确切地，提供这些实施例，使得本公开全面和完整，并且将本发明的范围全面地传达给本领域中的技术人员。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相同的部件。
附图不一定按比例，并且在一些示例中，比例可能被夸大以清楚地说明实施例的特征。当第一层被指在第二层“上”或衬底“上”时，其不仅指第一层直接形成在第二层或衬底上的情形，还指在第一层和第二层或衬底之间存在第三层的情形。
在下文中，高激活字线可以表示满足下列条件中的一个或多个的字线：激活次数大于或等于参考次数、和/或激活频率大于或等于参考频率。在下文中，“正常刷新”操作表示存储器顺序刷新多个字线的操作，以及“目标刷新”操作表示存储器刷新与高激活字线相邻的一个或多个字线的操作。
图2是说明存储器的一部分的示意图，为了解释刷新操作。
如在图2中所示，存储器可以包括刷新控制单元210、计数单元220、目标地址发生单元230、行控制单元240和单元阵列250。单元阵列250可以包括与一个或多个存储器单元MC电耦接的多个字线WL0至WLN。可以以‘WL0’至‘WLN’的顺序来布置多个字线WL0至WLN。
将参照图2描述存储器的刷新操作。
刷新控制单元210可以当输入刷新命令REF时激活刷新信号IREF，而在自刷新模式下周期性激活刷新信号IREF。自刷新模式可以是响应于自刷新进入命令ENTRY而被进入并且响应于自刷新退出命令EXIT而被退出的操作模式。在自刷新模式中，即使刷新命令REF未被输入，存储器也可以顺序地刷新多个字线WL0至WLN。每当刷新信号IREF被激活M次(M是自然数)时，刷新控制单元210可以激活目标刷新信号TRR。当目标刷新信号TRR被激活时，存储器可以执行用于刷新与高激活字线相邻的一个或多个字线的目标刷新操作。目标刷新信号TRR可以在执行刷新操作必要的次数时被激活。目标刷新信号TRR可以对应于刷新信号IREF已被激活的时段被激活。
计数单元220可以产生计数信息CNT_ADD，其具有每当刷新信号IREF被激活时而变化的值。每当刷新信号IREF被激活时，计数单元220可以将计数信息CNT_ADD的值增加一。将计数信息CNT_ADD的值增加一表示改变地址使得第K+1字线WLK+1在先前已选中第K字线WLK之后被选中。
目标地址发生单元230可以参照已经在存储器中被激活预定的时段的字线的信息来检测高激活字线，并且储存高激活字线的地址。目标地址发生单元230可以通过使用储存的地址来产生与相邻于高激活字线的字线对应的目标地址TAR_ADD。当目标刷新信号TRR被激活时，目标地址发生单元230可以输出目标地址TAR_ADD。可以通过向/从高激活字线的地址加一或减一来获得目标地址TAR_ADD。
行控制单元240可以当刷新信号IREF被激活时刷新与计数信息CNT_ADD对应的字线，以及在目标刷新信号TRR已被激活的情况下当刷新信号IREF被激活时，刷新与目标地址TAR_ADD对应的字线。
图3是用于解释图2的存储器的操作的波形图。
图3示出了在响应于刷新命令REF而执行刷新操作的情形A和以自刷新模式执行刷新操作的情形B下命令CMD、刷新信号IREF以及目标刷新信号TRR的波形。在下文中，将提供其中每当刷新信号IREF被激活四次时目标刷新信号TRR被激活的情形的描述。
在响应于刷新命令REF而执行刷新操作的情形A中，响应于刷新命令REF而激活刷新信号IREF。当刷新信号IREF被激活一次、二次以及三次时，可以刷新与计数信息CNT_ADD对应的字线。当刷新信号IREF第四次被激活时，可以激活目标刷新信号TRR以及可以刷新与目标地址TAR_ADD对应的字线。由于存储器随着刷新命令REF的刷新操作执行激活、读取和写入操作并且会产生高激活字线，所以执行目标刷新操作是优选的。
在以自刷新模式执行刷新操作的情形B中，存储器可以响应于自刷新进入命令ENTRY而进入自刷新模式，以及响应于自刷新退出命令EXIT而结束自刷新模式。在自刷新时段SELF_REFRESH中刷新信号IREF被周期性激活。与响应于刷新命令REF而执行刷新操作的情形A类似，当刷新信号IREF第四次被激活时，可以激活目标刷新信号TRR，以及可以刷新与目标地址TAR_ADD对应的字线。
然而，在自刷新模式下，刷新操作是在用于访问存储器单元的数据的读取和写入操作未被执行的状态(诸如存储器的掉电状态)下执行的。因此，在自刷新模式下，仅针对刷新操作、而不针对读取和写入操作来执行字线的激活-预充电操作。由于字线针对刷新操作而被顺序地激活，所以没有产生高激活字线。
在目标刷新中，针对与高激活字线相邻的字线执行另外的刷新操作，导致电流和功耗增加。因此，当以自刷新模式执行目标刷新时，存储器功耗可能增加。
图4是根据本发明的一个实施例的存储器的配置图。
如在图4中所示，存储器可以包括命令输入单元410、地址输入单元420、命令解码器430、控制单元440、计数单元450、地址检测单元460、目标地址发生单元470以及单元阵列480。单元阵列480可以包括与一个或多个存储器单元MC电耦接的多个字线WL0至WLN。多个字线WL0至WLN可以按‘WL0’至‘WLN’的顺序来布置。图4仅说明与存储器的激活操作和刷新操作相关的配置。将省略与本发明不直接相关的配置(例如，读取和写入操作等)。
将参照图4来描述存储器。
命令输入单元410可以接收命令CMDs，以及地址输入单元420可以接收地址ADDs。命令CMD和地址ADDs中的每个可以包括多比特位信号。
命令解码器430可以对经由命令输入单元410输入的命令信号CMDs进行解码、并产生激活命令ACT、预充电命令PRE、刷新命令REF、自刷新进入命令ENTRY以及自刷新退出命令EXIT。命令解码器430可以激活输入的命令信号CMDs(激活命令ACT、预充电命令PRE、刷新命令REF、自刷新进入命令ENTRY以及自刷新退出命令EXIT)的组合表示的命令。
计数单元450可以产生计数信息CNT_ADD，其具有每当刷新字线WL0至WLN时而变化的值。每当刷新信号IREF被激活时，计数单元450可以将计数信息CNT_ADD的值增加一。计数信息CNT_ADD用作用于选择待被以正常刷新操作执行刷新的字线的地址。将计数信息的值增加一表示改变计数信息使得第(K+1)字线WLK+1在第K字线WLK已被先前选中时下一个被选中。
当目标刷新信号TRR已被激活时，即使刷新信号IREF被激活，计数单元450也可以保持计数信息CNT_ADD的值而不改变值。在目标刷新操作中，由于使用目标地址TAR_ADD而不是计数信息CNT_ADD来选择要被刷新的字线，所以在先被刷新的字线之后的下一个字线通过在目标刷新操作中保持计数信息CNT_ADD来在下一个正常刷新操作中被选中并且被刷新。
当高激活字线(或高激活地址)被检测到时，地址检测单元460可以激活检测信号DET以及输出高激活字线的地址HIGH_ADD。地址检测单元460可以检测多个字线WL0至WLN中的高激活字线，其中高激活字线满足一个或多个条件。检测条件可以是激活的次数大于或等于参考数量和/或激活频率大于或等于参考频率。
地址检测单元460可以接收激活命令ACT和输入地址IN_ADD，对每个字线在预定时段中已经被激活的次数进行计数，将每个字线已经被激活的次数与参考次数比较，以及检测在预定时段中被激活多于参考次数的字线。地址检测单元460可以储存每个字线在预定时段中已被激活的次数的历史，将每个字线已经被激活的频率与预定参考频率比较，以及检测在预定时段中以高于参考频率的频率被激活的字线。每个字线已被激活的次数的历史可以用于表示在预定时段中哪条字线已被高激活。地址检测单元460可以通过前述方法中的一种或多种来检测字线作为高激活字线。通过考虑存储器单元MC容忍字线干扰的程度来设置参考次数和参考频率。地址检测单元460可以从单元阵列480中直接接收关于每个字线已被激活的次数的信息和历史，并且因此检测高激活字线。
例如，地址检测单元460可以将参考数量设置为105，并且检测在预定时段中被激活多于105次的字线。地址检测单元460可以将参考频率设置为每五个激活操作二次或多次、并且检测在预定时段中被激活高于每五个激活操作二次或更多次的字线。可以通过使用定时器将预定时段设置为对应于特定时间，或者激活命令ACT或刷新命令REF可以被计数、而那么预定时段可以被设置为对应于命令已被输入预定次数的时段。
当检测信号DET被激活时，目标地址发生单元470可以储存从地址检测单元460输出的高激活字线的地址(HIGH_ADD，在下文中，被称作为高激活地址)，并且当目标刷新信号TRR被激活时产生目标地址TAR_ADD。目标地址TAR_ADD可以包括与高激活字线相邻的一个或多个字线的地址。当目标刷新信号TRR被激活时，目标地址发生单元470可以通过向/从储存的高激活地址HIGH_ADD的值加一或减一来产生目标地址TAR_ADD，并且输出目标地址TAR_ADD。当高激活字线是第K字线WLK时，通过从高激活地址HIGH_ADD的值减一获得的值可以对应于第(K-1)字线WLK-1，以及通过向高激活地址HIGH_ADD的值增加一获得的值可以对应于第(K+1)字线WLK+1。
控制单元440可以响应于周期性输入的刷新命令REF而顺序地刷新多个字线WL0至WLN(正常刷新)，可以在自刷新模式下顺序地刷新多个字线WL0至WLN(自刷新)，可以当字线被刷新M次时刷新与目标地址TAR_ADD对应的字线(目标刷新)，以及可以在自刷新模式下不刷新与目标地址TAR_ADD对应的字线。
控制单元440可以响应于自刷新进入命令ENTRY而进入自刷新模式，以及响应于自刷新退出命令EXIT而结束自刷新模式。控制单元440可以在自刷新模式下开始的字线的刷新操作完成之后刷新与目标地址TAR_ADD对应的字线。这种操作可以实质防止目标刷新操作在自刷新模式下开始的字线的刷新操作完成之前被执行，且因而防止字线选择中使用的地址从计数信息CNT_ADD改变至目标地址TAR_ADD。
为了执行前述操作，控制单元440可以包括刷新控制部441、目标刷新控制部442以及行控制部443。刷新控制部441可以产生用于控制存储器的正常刷新操作和自刷新操作的信号。刷新控制部441可以响应于周期性输入的刷新命令REF而激活刷新信号IREF，以及即使刷新命令REF未被输入，也在自刷新模式下周期性激活刷新信号IREF。刷新控制部441可以响应于自刷新进入命令ENTRY而激活表示存储器处于自刷新模式的周期信号SREF，以及响应于自刷新退出命令EXIT而去激活周期信号SREF。
目标刷新控制部442可以产生用于控制存储器的目标刷新操作的信号。目标刷新控制部442可以当刷新信号IREF被激活M次时激活目标刷新信号TRR，以及当周期信号SREF已被激活(自刷新模式)时，不管刷新信号IREF的激活次数如何而去激活目标刷新信号TRR。目标刷新控制部442可以对刷新信号IREF进行计数，每当刷新信号IREF被计数M次时激活目标刷新信号TRR，以及当周期信号SREF已被激活时去激活目标刷新信号TRR。目标刷新信号TRR可以在执行刷新操作必要的次数时被激活。目标刷新信号TRR可以对应于刷新信号IREF被激活的时段被激活。
在以自刷新模式激活的刷新信号IREF被去激活之后，目标刷新控制部442可以激活目标刷新信号TRR。即，在即使周期信号SREF被去激活之后刷新信号IREF(当周期信号SREF已被激活时被激活的)也处于激活状态的情况下，目标刷新控制部442可以在刷新信号IREF被去激活之后将目标刷新信号TRR激活。目的是防止地址在刷新操作期间被改变。
行控制部443可以响应于激活命令ACT而激活与输入地址IN_ADD相对应的字线，以及响应于预充电命令PRE而对激活的字线进行预充电。行控制部443可以响应于刷新信号IREF而顺序地刷新多个字线WL0至WLN，以及当目标刷新信号TRR被激活时，响应于刷新信号IREF而刷新与目标地址TAR_ADD相对应的字线。
存储器可以在正常刷新操作下来顺序地刷新字线，以及每当字线被刷新数次时执行目标刷新操作，因而防止电耦接至与高激活字线相邻的字线的存储器单元的数据由于字线干扰而恶化。此外，在自刷新模式下存储器不执行目标刷新，这时字线干扰的概率低，因而降低刷新操作消耗的功率。
图5是刷新控制部441的配置图。
如在图5中所示，刷新控制部441可以包括周期信号发生部分510、自刷新信号发生部分520和刷新信号发生部分530。
周期信号发生部分510可以产生周期信号SREF，响应于自刷新进入命令ENTRY而激活周期信号SREF，以及响应于自刷新退出命令EXIT而去激活周期信号SREF。
当周期信号SREF已经被激活时，自刷新信号发生部分20周期性激活自刷新信号SREFOSC。自刷新信号发生部分520可以包括响应于周期信号SREF而被激活的振荡器。
刷新信号发生部分530可以响应于刷新命令REF或自刷新信号SREF_OSC而产生刷新信号IREF。当刷新命令REF或自刷新信号SREF_OSC被激活时，刷新信号发生部分530可以激活刷新信号IREF。
图6是目标刷新控制部442的配置图。
如在图6中所示，目标刷新控制部442可以包括反相器INV、多个门AND1、AND2、NOR1和NOR2，以及前置信号发生部分610。
每当“与(AND)门”AND1的输出被激活(高)时，前置信号发生部分610可以执行计数，并且当计数被执行M次时，前置信号发生部分610可以将前置信号PRE_TRR激活预设时段。
反相器INV和“或(NOR)门”NOR1和NOR2可以接收周期信号SREF和自刷新信号SREF_OSC以及产生用以实质防止目标刷新信号TRR的激活的信号A。
当周期信号SREF和自刷新信号SREF_OSC为低(去激活)时，信号A可以被输出为高(激活)。在这种情况下，AND门AND1的输出大体等于刷新信号IREF，以及目标刷新信号TRR大体等于前置信号PRE_TRR。因此，每当刷新信号IREF被激活时，前置信号发生部分610执行计数，从而当计数被执行M次时，激活前置信号PRE_TRR。
当存储器进入自刷新模式时，周期信号SREF为高(激活)，自刷新信号SREF_OSC为高(激活)，信号A可以被输出为低(去激活)，以及AND门AND1的输出和AND门AND2的输出为低，使得刷新信号IREF和前置信号PRE_TRR可以分别被AND门AND1’和AND2阻挡。尽管刷新信号IREF被激活，但由于AND门AND1的输出未被激活，所以前置信号发生部分610不执行计数操作。尽管前置信号PRE_TRR被激活，但由于AND门AND2的输出(即目标刷新信号TRR)未被激活，所以存储器不执行目标刷新操作。
当自刷新模式结束时，周期信号SREF为低(去激活)以及自刷新信号SREF_OSC为低(去激活)。由于信号A可以被再次输出为高(激活)，所以刷新信号IREF被传输作为AND门AND1的输出，以及前置信号PRE_TRR被传输作为目标刷新信号TRR，使得存储器可以执行目标刷新操作。
图7是用于解释图4的存储器的操作的波形图。
在执行正常刷新操作时，存储器操作与参照图3描述的大体相同。执行存储器的自刷新操作如下。现在将针对当刷新信号IREF被激活四次时目标刷新信号TRR被激活的情形提供说明。
当输入自刷新进入命令ENTRY时，可以激活周期信号SREF以及可以开始自刷新时段SELF_REFRESH。在自刷新时段SELF_REFRESH中，自刷新信号SREF_OSC可以被周期性激活，并且刷新信号IREF可以响应于自刷新信号SREF_OSC而被激活。当刷新信号IREF已经被激活一次、二次以及三次时，可以刷新与计数信息CNT_ADD对应的字线。当刷新信号IREF已经被第四次激活时，在正常刷新操作的情形下目标刷新信号TRR被激活，但由于周期信号SREF被激活，所以目标刷新信号TRR可以不被激活。因此，可以刷新与计数信息CNT_ADD对应的字线。
当输入自刷新退出命令EXIT时，可以去激活周期信号SREF以及可以结束自刷新时段SELF_REFRESH。在刷新信号IREF已经被激活四次的状态下，在刷新信号IREF被激活的点(E1)周期信号SREF已被激活。然而，在刷新信号IREF已被激活的状态下，当周期信号SREF已被去激活(E2)时，目标刷新信号TRR可以不被激活直到刷新信号IREF被去激活(E3)为止，以实质防止用于选择字线的地址被改变。
如上所述，图4的存储器可以通过使用周期信号SREF和刷新信号IREF来实质防止目标刷新操作在自刷新模式下被执行，以及可以降低刷新操作消耗的功率。
图8是根据本发明的一个实施例的存储系统的配置图。
如在图8中所示，存储系统可以包括存储器810和存储器控制器820。
存储器控制器820通过将命令CMDs和地址ADDs施加至存储器810来控制存储器810的操作、并且在读取和写入操作中与存储器810交换数据DATA。存储器控制器820传送命令信号CMDs，从而将激活命令ACT、预充电命令PRE、刷新命令REF、自刷新进入命令ENTRY以及自刷新退出命令EXIT输入至存储器810。在输入激活命令ACT的情况下，存储器控制器820可以传送当存储器810选择要被激活的单元块和字线时使用的地址ADDs。存储器控制器820可以将刷新命令REF周期性传送至存储器810，以及可以传送自刷新进入命令ENTRY和自刷新退出命令EXIT以控制存储器810的自刷新模式。
存储器810可以包括图4中所示的存储器。存储器810可以检测高激活字线的地址。存储器810可以检测并且储存高激活字线的地址以及产生目标地址。每当在正常刷新操作下刷新操作被执行预定次数时，存储器810可以使用目标地址执行目标刷新操作。在进入自刷新模式的情况下，即使从存储器控制器820未输入刷新命令REF，存储器810也可以周期性执行刷新操作。具体地，在自刷新模式下存储器810可以不执行目标刷新操作。存储器810的用于执行刷新操作的配置和操作与图4至图7描述的大体相同。
存储系统针对与高激活字线相邻的字线执行目标刷新操作，减少由于字线干扰而导致的错误，以及在自刷新模式下不执行目标刷新操作，从而降低功耗。
尽管已出于说明性的目的描述了各种实施例，但对于本领域中的技术人员将显然的是，在不脱离所附权利要求中限定的本发明的精神和范围的情况下，可以作出各种改变和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储器，包括：
多个字线；
目标地址发生单元，适于通过使用储存的地址来产生一个或多个目标地址；
刷新控制部，适于：响应于周期性输入的刷新命令而激活刷新信号，以及在自刷新模式下周期性激活所述刷新信号；
目标刷新控制部，适于：当所述刷新信号被激活M次时激活目标刷新信号，其中M是自然数，以及在所述自刷新模式下去激活所述目标刷新信号；以及
行控制部，适于：响应于所述刷新信号而顺序地刷新所述多个字线，以及当所述目标刷新信号被激活时，响应于所述刷新信号而刷新与所述目标地址相对应的字线。
技术方案2.如技术方案1所述的存储器，还包括：
地址检测单元，适于检测所述多个字线中的被激活参考次数或更多次数、或者以具有参考值或更高值的频率激活的字线的地址，
其中，所述目标地址发生单元储存由所述地址检测单元检测到的所述地址，并且所述一个或多个目标地址对应于与对应于检测到的地址的字线相邻的一个或多个相邻字线。
技术方案3.如技术方案1所述的存储器，还包括：
计数单元，适于：产生响应于所述刷新信号而改变的计数信息，当所述目标刷新信号被激活时大体保持所述计数信息，以及将所述计数信息输出至所述行控制部。
技术方案4.如技术方案3所述的存储器，其中，当所述目标刷新信号被去激活时，所述行控制部响应于所述刷新信号而刷新与所述计数信息相对应的字线。
技术方案5.如技术方案1所述的存储器，其中，所述刷新控制部包括：
周期信号发生部分，适于：响应于自刷新进入命令而激活周期信号，以及响应于自刷新退出命令而去激活所述周期信号，其中，所述周期信号表示所述自刷新模式；
自刷新信号发生部分，适于：当所述周期信号被激活时，周期性激活自刷新信号；以及
刷新信号发生部分，适于响应于所述刷新命令或所述自刷新信号而产生所述刷新信号，
其中，所述目标刷新控制部当所述刷新信号被计数M次时激活所述目标刷新信号，以及当所述周期信号被激活时去激活所述目标刷新信号。
技术方案6.如技术方案5所述的存储器，其中，在所述自刷新模式下激活的刷新信号被去激活之后，所述目标刷新控制部激活所述目标刷新信号。
技术方案7.如技术方案1所述的存储器，其中，当所述目标刷新信号被激活时，所述目标地址发生单元将所述一个或多个目标地址输出至所述行控制部。
技术方案8.一种存储器，包括：
多个字线；
目标地址发生单元，适于通过使用储存的地址来产生一个或多个目标地址；以及
控制单元，适于：响应于周期性输入的刷新命令而顺序地刷新所述多个字线，同时具有目标刷新操作，所述目标刷新操作当所述字线被刷新参考次数时刷新与所述目标地址对应的字线；以及在自刷新模式下顺序地刷新所述多个字线而不具有所述目标刷新操作。
技术方案9.如技术方案8所述的存储器，还包括：
地址检测单元，适于检测所述多个字线中的被激活参考次数或更多次数、或者以具有参考值或更高值的频率激活的字线的地址，
其中，所述目标地址发生单元储存由所述地址检测单元检测到的地址，并且所述一个或多个目标地址对应于与对应于所述检测到的地址的字线相邻的一个或多个相邻字线。
技术方案10.如技术方案8所述的存储器，还包括：
计数单元，适于：产生当字线被刷新时而改变的计数信息，在所述目标刷新操作中大体保持所述计数信息，以及将所述计数信息输出至所述控制单元。
技术方案11.如技术方案10所述的存储器，其中，所述控制单元：响应于所述刷新命令而刷新与所述计数信息相对应的字线，在所述目标刷新操作下刷新与所述目标地址相对应的字线，以及在所述自刷新模式下刷新与所述计数信息相对应的字线。
技术方案12.如技术方案8所述的存储器，其中，在所述自刷新模式末尾开始被刷新的字线的刷新操作完成之后，所述控制单元刷新与所述目标地址相对应的字线。
技术方案13.一种存储系统，包括：
存储器控制器，适于周期性产生刷新命令，以及顺序地产生自刷新进入命令和自刷新退出命令；以及
存储器，所述存储器包括多个字线和用于通过使用储存的地址产生一个或多个目标地址的地址发生单元，并且适于分别响应于所述自刷新进入命令和所述自刷新退出命令而进入和结束自刷新模式，
其中，所述存储器适于：响应于所述刷新命令而顺序地刷新所述多个字线，在所述自刷新模式下顺序地刷新所述多个字线，以及仅响应于所述刷新命令而当所述字线被刷新参考次数时刷新与所述目标地址相对应的字线。
技术方案14.如技术方案13所述的存储系统，其中，所述存储器检测所述多个字线中的被激活参考次数或更多次数、或者以具有参考值或更高值的频率被激活的字线的地址，
其中，所述一个或多个目标地址对应于与对应于检测到的地址的字线相邻的一个或多个字线。
技术方案15.如技术方案13所述的存储系统，其中，所述存储器包括：
刷新控制部，适于：响应于所述刷新命令而激活刷新信号，以及在所述自刷新模式下周期性激活所述刷新信号；
目标刷新控制部，适于：当所述刷新信号被激活所述参考次数时激活目标刷新信号，以及在所述自刷新模式下去激活所述目标刷新信号；以及
行控制部，适于：响应于所述刷新信号而顺序地刷新所述多个字线，以及当所述目标刷新信号被激活时响应于所述刷新信号而刷新与所述目标地址相对应的字线。
技术方案16.如技术方案15所述的存储系统，其中，在所述自刷新模式末尾开始被刷新的字线的刷新操作完成之后，所述存储器刷新与所述目标地址相对应的字线。

Claims (10)

1.一种存储器，包括：
多个字线；
目标地址发生单元，适于通过使用储存的地址来产生一个或多个目标地址；
刷新控制部，适于：响应于周期性输入的刷新命令而激活刷新信号，以及在自刷新模式下周期性激活所述刷新信号；
目标刷新控制部，适于：当所述刷新信号被激活M次时激活目标刷新信号，其中M是自然数，以及在所述自刷新模式下去激活所述目标刷新信号；以及
行控制部，适于：响应于所述刷新信号而顺序地刷新所述多个字线，以及当所述目标刷新信号被激活时，响应于所述刷新信号而刷新与所述目标地址相对应的字线。
2.如权利要求1所述的存储器，还包括：
地址检测单元，适于检测所述多个字线中的被激活参考次数或更多次数、或者以具有参考值或更高值的频率激活的字线的地址，
其中，所述目标地址发生单元储存由所述地址检测单元检测到的所述地址，并且所述一个或多个目标地址对应于与对应于检测到的地址的字线相邻的一个或多个相邻字线。
3.如权利要求1所述的存储器，还包括：
计数单元，适于：产生响应于所述刷新信号而改变的计数信息，当所述目标刷新信号被激活时大体保持所述计数信息，以及将所述计数信息输出至所述行控制部。
4.如权利要求3所述的存储器，其中，当所述目标刷新信号被去激活时，所述行控制部响应于所述刷新信号而刷新与所述计数信息相对应的字线。
5.如权利要求1所述的存储器，其中，所述刷新控制部包括：
周期信号发生部分，适于：响应于自刷新进入命令而激活周期信号，以及响应于自刷新退出命令而去激活所述周期信号，其中，所述周期信号表示所述自刷新模式；
自刷新信号发生部分，适于：当所述周期信号被激活时，周期性激活自刷新信号；以及
刷新信号发生部分，适于响应于所述刷新命令或所述自刷新信号而产生所述刷新信号，
其中，所述目标刷新控制部当所述刷新信号被计数M次时激活所述目标刷新信号，以及当所述周期信号被激活时去激活所述目标刷新信号。
6.如权利要求5所述的存储器，其中，在所述自刷新模式下激活的刷新信号被去激活之后，所述目标刷新控制部激活所述目标刷新信号。
7.如权利要求1所述的存储器，其中，当所述目标刷新信号被激活时，所述目标地址发生单元将所述一个或多个目标地址输出至所述行控制部。
8.一种存储器，包括：
多个字线；
目标地址发生单元，适于通过使用储存的地址来产生一个或多个目标地址；以及
控制单元，适于：响应于周期性输入的刷新命令而顺序地刷新所述多个字线，同时具有目标刷新操作，所述目标刷新操作当所述字线被刷新参考次数时刷新与所述目标地址对应的字线；以及在自刷新模式下顺序地刷新所述多个字线而不具有所述目标刷新操作。
9.如权利要求8所述的存储器，还包括：
地址检测单元，适于检测所述多个字线中的被激活参考次数或更多次数、或者以具有参考值或更高值的频率激活的字线的地址，
其中，所述目标地址发生单元储存由所述地址检测单元检测到的地址，并且所述一个或多个目标地址对应于与对应于所述检测到的地址的字线相邻的一个或多个相邻字线。
10.一种存储系统，包括：
存储器控制器，适于周期性产生刷新命令，以及顺序地产生自刷新进入命令和自刷新退出命令；以及
存储器，所述存储器包括多个字线和用于通过使用储存的地址产生一个或多个目标地址的地址发生单元，并且适于分别响应于所述自刷新进入命令和所述自刷新退出命令而进入和结束自刷新模式，
其中，所述存储器适于：响应于所述刷新命令而顺序地刷新所述多个字线，在所述自刷新模式下顺序地刷新所述多个字线，以及仅响应于所述刷新命令而当所述字线被刷新参考次数时刷新与所述目标地址相对应的字线。
CN201410424735.7A 2013-12-18 2014-08-26 存储器和包括存储器的存储系统 Active CN104733035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0158151 2013-12-18
KR1020130158151A KR102157772B1 (ko) 2013-12-18 2013-12-18 메모리 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN104733035A true CN104733035A (zh) 2015-06-24
CN104733035B CN104733035B (zh) 2019-03-01

Family

ID=53369290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410424735.7A Active CN104733035B (zh) 2013-12-18 2014-08-26 存储器和包括存储器的存储系统

Country Status (3)

Country Link
US (1) US9311985B2 (zh)
KR (1) KR102157772B1 (zh)
CN (1) CN104733035B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242248A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 存储器件、包括存储器件的存储系统及其操作方法
CN111354393A (zh) * 2018-12-21 2020-06-30 美光科技公司 用于目标刷新操作的时序交错的设备和方法
CN111383682A (zh) * 2018-12-26 2020-07-07 美光科技公司 用于分布式目标刷新操作的设备及方法
US11715512B2 (en) 2019-10-16 2023-08-01 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11749331B2 (en) 2020-08-19 2023-09-05 Micron Technology, Inc. Refresh modes for performing various refresh operation types
US11798610B2 (en) 2019-06-04 2023-10-24 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11810612B2 (en) 2020-12-18 2023-11-07 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11935576B2 (en) 2018-12-03 2024-03-19 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US11955158B2 (en) 2018-10-31 2024-04-09 Micron Technology, Inc. Apparatuses and methods for access based refresh timing

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR102168115B1 (ko) * 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102193993B1 (ko) 2014-02-21 2020-12-22 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
US20130332669A1 (en) * 2012-06-11 2013-12-12 Renesas Electronics Corporation Memory controller, memory control method, and memory control system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385858B2 (en) 2005-11-30 2008-06-10 Mosaid Technologies Incorporated Semiconductor integrated circuit having low power consumption with self-refresh
KR20120049031A (ko) 2010-11-08 2012-05-16 삼성전자주식회사 반도체 메모리 디바이스 및 그 리프레시 방법
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9087554B1 (en) * 2012-12-21 2015-07-21 Samsung Electronics Co., Ltd. Memory device, method for performing refresh operation of the memory device, and system including the same
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
KR102103873B1 (ko) 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9355689B2 (en) * 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法
US20130332669A1 (en) * 2012-06-11 2013-12-12 Renesas Electronics Corporation Memory controller, memory control method, and memory control system

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242248A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 存储器件、包括存储器件的存储系统及其操作方法
US11955158B2 (en) 2018-10-31 2024-04-09 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US11935576B2 (en) 2018-12-03 2024-03-19 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393A (zh) * 2018-12-21 2020-06-30 美光科技公司 用于目标刷新操作的时序交错的设备和方法
CN111354393B (zh) * 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
CN111383682A (zh) * 2018-12-26 2020-07-07 美光科技公司 用于分布式目标刷新操作的设备及方法
CN111383682B (zh) * 2018-12-26 2024-03-26 美光科技公司 用于分布式目标刷新操作的设备及方法
US11798610B2 (en) 2019-06-04 2023-10-24 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11715512B2 (en) 2019-10-16 2023-08-01 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11749331B2 (en) 2020-08-19 2023-09-05 Micron Technology, Inc. Refresh modes for performing various refresh operation types
US11810612B2 (en) 2020-12-18 2023-11-07 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Also Published As

Publication number Publication date
KR102157772B1 (ko) 2020-09-18
US20150170733A1 (en) 2015-06-18
US9311985B2 (en) 2016-04-12
CN104733035B (zh) 2019-03-01
KR20150071294A (ko) 2015-06-26

Similar Documents

Publication Publication Date Title
CN104733035A (zh) 存储器和包括存储器的存储系统
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9336852B2 (en) Memory and memory system including the same
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102189533B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9396786B2 (en) Memory and memory system including the same
US10249359B2 (en) Address generation circuit and memory device including the same
US10020073B2 (en) Memory device and operating method thereof
CN105989870B (zh) 存储器件和包括存储器件的存储系统
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
US9514798B2 (en) Address storage circuit and memory and memory system including the same
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
KR20160000626A (ko) 메모리 장치
CN104252878A (zh) 存储器和包括存储器的存储系统
CN104464790A (zh) 存储器和包括存储器的存储系统
US9361954B2 (en) Memory device, memory system and operating method thereof
CN104240745A (zh) 半导体存储装置和包括其的存储系统
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR102419535B1 (ko) 메모리 장치
KR20170030215A (ko) 메모리 장치
US20120089773A1 (en) Dynamic random access memory unit and data refreshing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant