CN111354393B - 用于目标刷新操作的时序交错的设备和方法 - Google Patents

用于目标刷新操作的时序交错的设备和方法 Download PDF

Info

Publication number
CN111354393B
CN111354393B CN201911220229.5A CN201911220229A CN111354393B CN 111354393 B CN111354393 B CN 111354393B CN 201911220229 A CN201911220229 A CN 201911220229A CN 111354393 B CN111354393 B CN 111354393B
Authority
CN
China
Prior art keywords
refresh
memory
signal
refresh operation
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911220229.5A
Other languages
English (en)
Other versions
CN111354393A (zh
Inventor
J·S·雷赫迈耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202311312851.5A priority Critical patent/CN117198356A/zh
Publication of CN111354393A publication Critical patent/CN111354393A/zh
Application granted granted Critical
Publication of CN111354393B publication Critical patent/CN111354393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开的实施例涉及用于目标刷新操作的时序交错的设备和方法。存储器管芯可能需要周期性地执行刷新操作，所述刷新操作可以是自动刷新操作或目标刷新操作。目标刷新操作可能比自动刷新操作消耗更少的电流。当将管芯聚集成一组(例如，存储器堆栈、存储器模块)时，可以使目标刷新操作的时序在不同管芯之间交错，以有助于减少消耗的峰值电流。目标刷新操作可以交错，使得当最大数量的管芯执行刷新操作时，所述管芯中的至少一个执行目标刷新操作而不是自动刷新操作。

Description

用于目标刷新操作的时序交错的设备和方法
技术领域
本公开涉及用于目标刷新操作的设备和方法，特别涉及用于目标刷新操作的时序交错的设备和方法。
背景技术
信息可以作为物理信号(例如，电容性元件上的电荷)存储在存储器的各个存储器单元上。所述存储器可以是易失性存储器，并且所述物理信号可以随着时间而衰减(这可能破坏存储在存储器单元中的信息或使其降级)。可能需要周期性地刷新存储器单元中的信息，例如通过重写信息以将物理信号恢复到初始值。
随着存储器组件尺寸的减小，存储器单元的密度大大增大。可以执行自动刷新操作；在自动刷新操作中，一系列存储器单元被周期性地刷新。对特定存储器单元或存储器单元组的重复访问(通常被称为“行锤”)可能会使附近的存储器单元中数据降级的速率增加。除了自动刷新操作之外，可能期望的是在目标刷新操作中标识并且刷新受行锤影响的存储器单元。所述目标刷新操作可以以在自动刷新操作之间穿插的时序进行。
发明内容
本申请的一个方面涉及一种设备，其包括：第一存储器管芯，其被配置成响应于刷新信号的第一激活执行目标刷新操作；和第二存储器管芯，所述第二存储器管芯被配置成响应于所述刷新信号的第二激活而不是所述刷新信号的所述第一激活执行目标刷新操作。
本申请的另一方面涉及一种设备，其包括：多个存储器管芯，其中响应于刷新命令，所述多个存储器管芯中的每个存储器管芯被配置成执行一或多个刷新操作，其中所述刷新操作中的每个刷新操作可以是第一类型的刷新操作或第二类型的刷新操作，并且其中当所述多个存储器管芯中的最大数量的存储器管芯同时执行刷新操作时，所述多个存储器管芯中的至少一个执行所述第一类型的刷新操作并且所述多个存储器管芯中的至少另一个执行所述第二类型的刷新操作。
本申请的又一方面涉及一种设备，其包括：接口，其被配置成提供刷新信号；第一存储器管芯，其被配置成响应于所述刷新信号提供第一刷新泵信号的激活，其中所述第一存储器管芯进一步被配置成在所述第一刷新泵信号的第一数量的激活之后执行目标刷新操作；第二存储器管芯，其被配置成响应于所述刷新信号提供第二刷新泵信号的激活，其中所述第二存储器管芯进一步被配置成在所述第二刷新泵信号的第二数量的激活之后执行目标刷新操作，其中所述第二数量不同于所述第一数量。
附图说明
图1是根据本公开的一个实施例的半导体装置的框图。
图2是根据本公开的一个实施例的存储器封装的主/从配置的框图。
图3是根据本公开的一个实施例的存储器封装的框图。
图4是根据本公开的一个实施例的存储器模块的框图。
图5是根据本公开的一个实施例的刷新地址控制电路的框图。
图6是根据本公开的一个实施例的行解码器的框图。
图7是根据本公开的一个实施例的刷新操作的时序图。
图8是根据本公开的一个实施例的刷新泵之间的交错刷新时序的时序图。
图9是根据本公开的一个实施例的交错刷新操作的时序图。
具体实施方式
以下对某些实施例的说明在本质上仅仅是示范性的并且并非旨在以任何方式限制本公开或其应用或用途的范围。在以下对本系统和方法的实施例的详细说明中，对附图进行了参考，所述附图构成详细说明的一部分并且在可以实践所述系统和方法的具体实施例中以说明方式示出。对这些实施例进行了足够详细的说明，以使本领域技术人员能够实践当前公开的系统和方法，并且应当理解，在不脱离本公开的精神和范围的情况下，可以利用其它实施例并且可以进行结构和逻辑改变。此外，为了清楚起见，当某些特征的详细说明对于本领域技术人员而言显而易见时，将不对它们进行讨论，以免模糊本公开的实施例的说明。因此以下详细说明不应以限制的含义来理解，并且本公开的范围仅由所附权利要求来限定。
存储器装置可以包含多个存储器单元。存储器单元可以存储信息，并且可以被组织在字线(行)和位线(列)的交点处。字线和位线可以被组织成存储器库，并且所述存储器装置可以包含至少一个存储器管芯，所述至少一个存储器管芯包含一或多个存储器库。一或多个存储器管芯可以被组织成存储器封装。在一些实施例中，存储器封装的所述存储管芯可以彼此堆叠。在一些实施例中，一或多个存储器封装可以被组织成存储器模块。存储器装置可以接收一或多个命令信号，所述命令信号可以指示在一或多个存储器封装的一或多个管芯中的操作。存储器管芯可以共同耦合到命令信号，可以从主管芯和/或接口芯片接收命令，和/或可以单独接收命令。例如，封装的存储器管芯可以接收刷新信号，所述刷新信号可以控制存储器管芯中的刷新操作的时序。
存储器单元中的信息可随时间衰减。可以逐行刷新存储器单元。在刷新操作期间，可以读出一或多个行中的信息，并且然后将其写回到相应的行中。刷新信号(例如，自动刷新信号AREF)可以控制刷新操作的时序。在一些实施例中，存储器装置可以生成一或多个“泵”，所述泵可以是响应于接收到刷新信号的激活的内部刷新信号的激活。存储器管芯可以能够响应于刷新信号和/或刷新泵执行多于一种类型的刷新操作。存储器管芯可以具有确定执行哪种类型的刷新操作的内部逻辑和/或可以(例如，从接口和/或控制器)接收指示应执行哪种类型的刷新操作的信号。
一种类型的刷新操作可以是自动刷新操作。响应于自动刷新操作(其可以具有基于自动刷新信号的激活和/或泵的激活的时序)，存储器堆栈中的每个管芯可以刷新序列中的存储器的一组多个行，并且然后可以响应于下一自动刷新操作刷新存储器的下一组多个行。自动刷新操作可以循环通过存储器的不同行以防止数据丢失，并且可以以基于存储器单元中的正常数据降级速率的时序刷新每个行。
另一种类型的刷新操作可以是目标行刷新操作。对特定存储器行(例如，攻击者行)的重复访问可能导致相邻行(例如，受害者行)中的衰减速率增加，这是由于例如行之间的电磁耦合。受害者行中的信息可能以一定速率衰减，使得如果所述数据在所述行的下一自动刷新操作之前未被刷新，则所述数据可能丢失。为了防止信息丢失，可能有必要标识攻击者行，并且然后执行目标刷新操作；在目标刷新操作中，能够刷新一或多个关联的受害者行。在一些实施例中，目标刷新操作可以“窃取”本将以其它方式用于自动刷新操作的时隙(例如，泵的激活、自动刷新信号的激活)。
可能重要的是，在刷新操作期间控制存储器装置消耗的电流量。自动刷新操作可能比目标刷新操作消耗更多的电流，因为与给定目标刷新操作期间相比，可能在给定自动刷新操作期间刷新更多个行。在一些实施例中，太多的存储器管芯同时执行自动刷新操作可以使存储器装置消耗比允许电流量更多的电流。
本公开涉及用于交错刷新操作的时序的设备、系统和方法。因为目标刷新操作比自动刷新操作消耗更少的电流，所以可能希望通过让一些管芯替代地执行目标刷新操作来减少同时执行自动刷新操作的存储器管芯的数量。例如，在最大数量的管芯执行刷新操作时的某一时刻，至少一个管芯可以执行目标刷新操作而不是自动刷新操作。在一个示范性实施方案中，每个管芯可以在刷新时序信号(例如，自动刷新信号和/或泵)的不同激活下执行目标刷新操作。因此，响应于刷新时序信号的第一激活，第一存储器管芯可以执行目标刷新操作，并且第二管芯可以执行自动刷新操作；并且响应于刷新时序信号的第二激活，第一存储器管芯可以执行自动刷新操作，并且第二管芯可以执行目标刷新操作。
图1是根据本公开的至少一个实施例的半导体装置的框图。半导体装置100可以是半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。图1的示范性装置100包含存储器封装，例如位于基板123上的存储器管芯的堆栈125，其可以用作(并且可以被称为)接口。尽管在堆栈125的管芯中示出了某些组件，并且在基板123上示出了某些组件，但是在其它示范性实施例中，堆栈125和基板123之间的装置100的组件的其它布置是可能的。在一些实施例中，装置100可以包含多个堆栈125。
为了图示的简洁和清晰，图1中仅示出了存储器堆栈125中的一个存储器管芯的组件。通常，堆栈125的不同管芯可以各自具有彼此类似的组件。在一些实施例中，堆栈125的每个管芯可以在物理上彼此相同。基板123可以用作接口，并且可以向外部发送并从外部接收信息(例如，数据、命令)，而堆栈125中的存储器管芯与基板的组件进行通信。如本文所描述，由基板123发送的命令和其它信号可以被发送到堆栈125中的所有管芯，或可以被单独寻址到堆栈125的各个管芯。
半导体装置100包含存储器阵列118。存储器阵列118可以位于存储器堆栈125的管芯中。存储器阵列118被示出为包含多个存储器库。在图1的实施例中，存储器阵列118被示出为包含八个存储器库BANK0-BANK7。在其它实施例的存储器阵列118中可以包含更多或更少的存储器库。每个存储器库包含多个字线WL、多个位线BL和/BL、和布置在多个字线WL与多个位线BL和/BL的交点处的多个存储器单元MC。字线WL的选择由行解码器108执行，并且位线BL和/BL的选择由列解码器110执行。行解码器108和列解码器110也可以位于存储器堆栈125的管芯中。在图1的实施例中，行解码器108包含每个存储器库的相应的行解码器，并且列解码器110包含每个存储器库的相应的列解码器。位线BL和/BL耦合到相应的感测放大器(SAMP)。来自位线BL或/BL的读取数据通过感测放大器SAMP放大，并且通过互补的局部数据线(LIOT/B)、传输门(TG)和互补的主数据线(MIOT/B)传输到读取/写入放大器120。相反地，从读取/写入放大器120输出的写入数据通过互补的主数据线MIOT/B、传输门TG和互补的局部数据线LIOT/B传输到感测放大器SAMP，并且写入耦合到位线BL或/BL的存储器单元MC中。
半导体装置100可以采用多个外部端子，所述多个外部端子包含耦合到命令和地址总线以接收命令和地址的命令和地址(C/A)端子、和CS信号、用于接收时钟CK和/CK的时钟端子、用于提供数据的数据端子DQ、以及用于接收电源电位VDD、VSS、VDDQ和VSSQ的电源端子。外部端子可以位于基板123上。
时钟端子配有提供给输入电路112的外部时钟CK和/CK。外部时钟可以是互补的。输入电路112基于CK和/CK时钟生成内部时钟ICLK。ICLK时钟被提供给命令解码器110和内部时钟发生器114。内部时钟发生器114基于ICLK时钟提供各种内部时钟LCLK。ICLK时钟可以用于各种内部电路的时序操作。内部数据时钟LCLK被提供给输入/输出电路122以对输入/输出电路122中包含的电路的操作进行时序控制，例如被提供给数据接收器以对写入数据的接收进行时序控制。
C/A端子可以配有存储器地址。向C/A端子提供的存储器地址经由命令/地址输入电路102传输到地址解码器104。地址解码器104接收所述地址，并且向行解码器108提供解码的行地址XADD并向列解码器110提供解码的列地址YADD。地址解码器104还可以提供解码的库地址BADD，所述库地址可以指示含有解码的行地址XADD和列地址YADD的存储器阵列118的库。在一些实施例中，地址解码器104还可以指示用于激活的存储器堆栈125的特定存储器管芯。C/A端子可以配有命令。命令的实例包含用于控制各种操作的时序的时序命令、用于访问存储器的访问命令(例如，用于执行读取操作的读取命令和用于执行写入操作的写入命令)以及其它命令和操作。访问命令可以与一或多个行地址XADD、列地址YADD和库地址BADD相关联以指示待访问的一(或多)个存储器单元。
命令可以以内部命令信号的形式经由命令/地址输入电路102被提供给命令解码器106。命令解码器106包含用于解码内部命令信号以生成用于执行操作的各种内部信号和命令的电路。例如，命令解码器106可以提供用于选择字线的行命令信号和用于选择位线的列命令信号。
装置100可以接收访问命令，所述访问命令为写入命令。当接收读取命令并且库地址、行地址和列地址(和任选的管芯地址)及时地配有读取命令时，从对应于行地址和列地址的存储器阵列118中的存储器单元读取读取数据。读取命令由命令解码器106接收，所述命令解码器106提供内部命令，使得来自存储器阵列118的读取数据被提供给读取/写入放大器120。读取数据经由输入/输出电路122从数据端子DQ输出到外部。
装置100可以接收访问命令，所述访问命令为写入命令。当接收写入命令并且库地址、行地址和列地址(和任选的管芯地址)及时地配有写入命令时，将提供给数据端子DQ的写入数据写入对应于行地址和列地址的存储器阵列118中的存储器单元中。写入命令由命令解码器106接收，所述命令解码器106提供内部命令，使得写入数据由输入/输出电路122中的数据接收器接收。还可以向外部时钟端子提供写入时钟，以对输入/输出电路122的数据接收器对写入数据的接收进行时序控制。写入数据经由输入/输出电路122被提供给读取/写入放大器120，并且通过读取/写入放大器120被提供给存储器阵列118以被写入存储器单元MC中。
装置100还可以接收命令，使其执行刷新操作。刷新信号AREF可以是脉冲信号，所述脉冲信号在命令解码器106接收到指示刷新命令的信号时被激活。在一些实施例中，刷新命令可以从外部发布到存储器装置100。在一些实施例中，刷新命令可以由装置的组件周期性地生成。在一些实施例中，当外部信号指示自刷新进入命令时，还可以激活刷新信号AREF。刷新信号AREF可以在命令输入后立即激活一次，并且此后可以以期望的内部时序循环地激活。因此，刷新操作可以自动继续。自刷新退出命令可以使刷新信号AREF的自动激活停止并返回IDLE状态。
刷新信号AREF被提供给刷新地址控制电路116。刷新地址控制电路116向行解码器108提供刷新行地址RXADD，所述行解码器108可以刷新由刷新行地址RXADD指示的字线WL。刷新地址控制电路116可以控制刷新操作的时序，并且可以生成并提供刷新地址RXADD。可以控制刷新地址控制电路116以改变刷新地址RXADD的细节(例如，如何计算刷新地址、刷新地址的时序)，或刷新地址控制电路116可以基于内部逻辑进行操作。
刷新地址控制电路116可以选择性地作为目标刷新操作的一部分提供目标刷新地址(例如，受害者地址)或作为自动刷新操作的一部分提供一或多个自动刷新地址(自动刷新地址)来作为刷新地址RXADD。自动刷新地址可以是基于自动刷新信号AREF的激活而提供的一系列地址的一部分。刷新地址控制电路116可以以由AREF确定的速率循环通过所述一系列自动刷新地址。可以作为自动刷新操作的一部分提供多个地址来作为刷新地址RXADD。在一些实施例中，一组或一批地址可以全部由刷新地址RXADD指示，并且行解码器108可以刷新整组或整批地址。
刷新地址控制电路116还可以基于存储器阵列118中的附近地址(例如，对应于攻击者行的攻击者地址)的访问模式来确定目标刷新地址，所述目标刷新地址是需要刷新的地址(例如，对应于受害者行的受害者地址)。刷新地址控制电路116可以选择性地使用装置100的一或多个信号计算目标刷新地址RXADD。例如，可以基于由地址解码器提供的行地址XADD来计算刷新地址RXADD。在一些实施例中，刷新地址控制电路116可以对由地址解码器104提供的行地址XADD的当前值进行采样，并且基于一或多个采样地址来确定目标刷新地址。
目标刷新地址可以基于从地址解码器104接收的行地址XADD的随时间的特性。刷新地址控制电路116可以对当前行地址XADD进行采样以确定其随时间的特性。采样可以间歇性地进行，其中每个样本都是基于随机或半随机时序而获取的。刷新地址控制电路116可以基于采样行地址XADD而使用不同的方法计算目标刷新地址。例如，刷新地址控制电路116可以确定给定行是否是攻击者地址，并且然后计算对应于攻击者地址的受害者地址并将其作为目标刷新地址提供。在一些实施例中，多于一个受害者地址可以对应于给定攻击者地址。在这种情况下，刷新地址控制电路可以将多个目标刷新地址排队，并且在确定应提供目标刷新地址时顺序地提供所述多个目标刷新地址。刷新地址控制电路116可以立即提供目标刷新地址，或可以将目标刷新地址排队以在稍后的时间(例如，在可进行目标刷新的下一时隙中)提供。
刷新地址RXADD可以设有基于刷新信号AREF时序的时序。刷新地址控制电路116可以具有对应于AREF时序的时隙，并且可以在每个时隙期间提供一或多个刷新地址RXADD。在一些实施例中，可以在本将以其它方式分配给自动刷新地址的(例如，“窃取”)时隙中发布目标刷新地址。在一些实施例中，可以为目标刷新地址保留某些时隙，并且刷新地址控制电路116可以确定是否提供目标刷新地址，在所述时隙期间不提供地址，或在所述时隙期间替代地提供自动刷新地址。
在一些实施例中，刷新地址控制电路116可以包含逻辑(例如，状态机和/或计数器)，所述逻辑用于确定是否将执行自动刷新操作或目标刷新操作。例如，刷新地址控制电路可以用计数器对刷新信号AREF的激活次数进行计数。当计数器达到最大值并且“翻转”回最小值时，可以执行目标刷新操作。逻辑还可以耦合到设置(例如，熔丝(fuse)设置)，所述设置可以用于更改给定管芯中逻辑的操作。
由于与目标刷新操作期间相比，可能在自动刷新操作期间以刷新地址RXADD的形式提供更多个地址，所以自动刷新操作可能比目标刷新操作消耗更多的电流(例如，更多的功率)。为了减少在刷新操作期间任何给时间点由装置100拉动的峰值电流，可以使目标刷新操作可以在存储器堆栈的不同管芯之间(和/或存储器阵列118的其它组织之间)在时间上交错。存储器堆栈125的不同管芯可以具有使目标刷新操作在不同管芯中在不同时间进行的设置。在一个示范性实施方案中，在存储器堆栈125中的不同管芯中的刷新地址控制电路116可以指示基于刷新信号的频率的目标刷新操作(例如，可以响应于刷新信号AREF的每n次激活执行目标刷新操作)。每个管芯可以以相同的频率执行目标刷新操作，但是每个管芯中的设置(例如，熔丝设置)可以偏移目标刷新操作的相位。
如前所述，目标刷新操作的时序可以在时间上交错，以减少在刷新操作期间由存储器装置100消耗的峰值功率。可以设置堆栈125的不同管芯的设置，使得当在一或多个管芯上进行最大次数的同时刷新操作时，所述管芯中的至少一个执行目标刷新操作而不是自动刷新操作。
电源端子配有电源电位VDD和VSS。电源电位VDD和VSS被提供给内部电压发生器电路124。内部电压发生器电路124基于提供给电源端子的电源电位VDD和VSS来生成各种内部电位VPP、VOD、VARY、VPERI等。内部电位VPP主要用于行解码器108中，内部电位VOD和VARY主要用于存储器单元阵列118中包含的感测放大器SAMP中，并且内部电位VPERI用于多种外围电路块中。
电源端子还配有电源电位VDDQ和VSSQ。电源电位VDDQ和VSSQ被提供给输入/输出电路122。在本公开的一个实施例中，提供给电源端子的电源电位VDDQ和VSSQ可以是与提供给电源端子的电源电位VDD和VSS相同的电位。在本公开的另一个实施例中，提供给电源端子的电源电位VDDQ和VSSQ可以是与提供给电源端子的电源电位VDD和VSS不同的电位。提供给电源端子的电源电位VDDQ和VSSQ用于输入/输出电路122，使得由输入/输出电路122生成的电源噪声不会传播到其它电路块。
图2是根据本公开的一个实施例的存储器封装的主/从配置的框图。在一些实施例中，存储器封装200可以是图1的半导体装置100和存储器堆栈125的一个实施方案。存储器封装200是表示一种可能将存储器管芯(和基板/接口)组织成可以在存储器装置中使用的存储器封装的一个实例。存储器封装200包含封装基板227，所述封装基板227包含向存储器封装200外部的其它组件发送信息和自其接收信息的端子。封装200还包含主存储器管芯(主管芯或主DRAM)228和多个从存储器管芯(从管芯或从DRAM)229a-c。主管芯228向基板227发送信号并且从基板227接收信号，并且进而向从管芯229a-c提供信号并且从从管芯229a-c接收信号。尽管仅示出了管芯228和229a-c的单个堆栈，但是在一些实施例中，封装基板227可以包含多个管芯堆栈。
大体上类似于存储器封装200的结构的实施例可以被称为3DS封装，并且每个管芯通常可以被称为逻辑秩。图2的存储器封装200示出了具有4个不同的存储器管芯(例如，主管芯228和3个从管芯229a-c)的一个示范性实施例。在其它示范性实施例中，可以使用更多或更少的存储器管芯。例如，一些存储器堆栈可以包含8或2个存储器管芯。
主存储器管芯228和从存储器管芯229a-c中的每个存储器管芯可以包含一或多个存储器阵列(例如，图1的存储器阵列118)。管芯228和229a-c还可以各自包含存储器装置的其它组件，例如刷新地址控制电路(例如，图1的刷新地址控制电路116)和行解码器和列解码器(例如，图1的108和110)。存储器装置的其它组件(例如，在基板123上示出的图1的存储器装置100的组件)可以分布在基板227和存储器管芯228和229a-c之间。在一些实施例中，主管芯228和每个从管芯229a-c可以在物理上彼此相同。
主管芯228可以耦合到基板227和第一从管芯229a。第一从管芯229a耦合到主管芯228并且还耦合到下一从管芯229b，依此类推。管芯228和229a-c可以通过多种方法彼此耦合(并且耦合到基板227)。在一些实施例中，管芯可以通过引线键合而耦合在一起。在一些实施例中，管芯可以使用硅穿孔(TSV)而耦合在一起。在3DS封装中，可以存在另外的基于峰值功率(和/或电流)的功率约束，所述峰值功率(和/或电流)可以通过管芯之间的耦合(例如，引线键合和/或TSV)拉动。
基板227可以接收指示封装200应被置于刷新状态的刷新命令。在一些实施例中，命令可以指定应被置于刷新状态的一或多个管芯228和229a-c。当处于刷新状态时，管芯228和229a-c中的每个管芯可以执行一或多次刷新操作(例如，自动刷新操作和/或目标刷新操作)。在一些实施例中，响应于刷新命令，3DS封装200可以不将所有管芯228和229a-c(逻辑秩)同时置于刷新状态。相反地，在逻辑秩中的一个开始执行刷新操作之后，在下一逻辑秩可以开始执行刷新操作之前，可能存在必须经过的最小时序。因此，在第一逻辑秩的第一刷新操作和第二逻辑秩的第一刷新操作之间可能存在至少所述最小时序的偏移。
当封装200处于刷新模式时，基板227可以接收刷新命令并且将其提供给主管芯228。主管芯228可以解码所述刷新命令并且将刷新信号AREF提供给从管芯229a-c(以及主管芯228的内部组件)。刷新信号可以被周期性地激活(例如，升高到逻辑高电平)。每个逻辑秩可以从基板接收刷新信号(例如，AREF)，其可以控制逻辑秩中的刷新操作的时序。在一些实施例中，逻辑秩(例如，管芯228和229a-c)可以响应于刷新信号的激活执行一或多次刷新操作。在一些实施例中，逻辑秩可以响应于接收刷新信号开始提供刷新泵信号的激活，并且可以响应于刷新泵信号的激活执行刷新操作。
在一些实施例中，每个逻辑秩可以具有刷新地址控制电路(例如，图1的116)，所述刷新地址控制电路确定将进行自动刷新操作还是目标刷新操作。每个逻辑秩(例如，管芯228和229a-c)可以包含一或多个设置，所述设置可以确定自动刷新操作和目标刷新操作的时序。例如，管芯228和229a-c中的每个管芯中的熔丝可以用于控制每个管芯中不同类型的刷新操作的时序。在一些实施例中，响应于刷新信号(和/或刷新泵信号)，管芯可以执行自动刷新操作。然而，管芯可以具有计数器，使得在刷新信号(和/或刷新泵信号)的某一次数的激活之后，它们替代地执行目标刷新操作。在一些实施例中，管芯可以以相同频率(例如，在对刷新信号的相同次数的激活进行计数之后)执行目标刷新操作，但是可以通过使用设置来更改计数的初始值来对其进行时间偏移。其它实施例可以使用其它方法来在时间上交错目标刷新操作。
在一些实施例中，主管芯228可以确定主管芯228和每个从管芯229a-c中的自动刷新和目标刷新操作的时序。例如，主管芯可以为每个从管芯229a-c提供单独的目标刷新信号(例如，RHR)。主管芯228可以包含内部逻辑，并且可以对内部逻辑何时将每个单独的目标刷新信号提供给其相应的管芯进行时序控制。作为一个示范性操作，当主管芯228接收刷新信号的第一激活时，其可以向从管芯229a发送目标刷新信号。当主管芯228接收刷新信号的第二激活时，其可以向从管芯229b发送目标刷新信号。当主管芯228接收刷新信号的第三激活时，其可以向从管芯229c发送目标刷新信号。在刷新信号的随后激活中，主管芯228可以再次重复所述循环。在其它示范性实施例中可以使用其它操作方法。
在一些实施例中，可以在组装存储器封装200时确定控制自动刷新和目标刷新操作的时序的刷新时序设置。在一些实施例中，可以基于管芯彼此的相对位置来确定时序设置(例如，管芯229a可以基于其远离主管芯228的管芯的数量等来采取某些时序设置)。
图3是根据本公开的一个实施例的存储器封装的框图。在一些实施例中，存储器封装300可以是图1的存储器堆栈125和接口123的示范性布置。存储器封装300与存储器封装200的不同之处可以在于，在存储器封装300中，管芯329a和329b(例如，DRAM229a-b)各自单独地耦合到基板327，而不是通过主管芯而耦合。管芯329a-b可以通过引线键合或TSV耦合到基板327。存储器封装300通常可以以类似于图2的存储器封装200的方式进行操作。为了简洁起见，不再重复与前面描述的那些相似的组件、结构和/或操作。
基板327可以接收命令，然后所述命令被传递给管芯329a-b中的一或两个。在一个实施例中，每个管芯329a和329b可以接收单独的命令。在一个实施例中，管芯329a-b可以同时接收相同的命令。在任一种情况下，两个管芯329a-b可以同时处于刷新模式。
响应于处于刷新模式，管芯329a-b可以执行一或多次刷新操作。管芯329a-b可以以基于基板327可以提供的刷新信号的时序执行刷新操作。管芯329a-b可以响应于刷新信号执行自动刷新操作或目标刷新操作。管芯329a-b可以交错目标刷新操作的时序。例如，第一管芯329a可以响应于刷新信号的第一激活执行目标刷新操作，而第二管芯329b可以响应于刷新信号的第二激活执行目标刷新操作。管芯329a-b中的设置(例如，熔丝设置)可以用于控制刷新操作的时序。
尽管存储器封装300示出了一对管芯329a-b，但是在其它实施例中可以使用更多或更少的管芯。使用一对管芯的实施例通常可以被称为双管芯封装(DDP)，而具有单管芯的一个实施例可以是单管芯封装(SDP)。
图4是根据本公开的一个实施例的存储器模块的框图。一或多个存储器封装425可以被组织在一起成为存储器模块400。存储器封装425可以包含在存储器模块400的一侧或两侧上。每个存储器封装425可以是存储器封装的任何布置，例如图1的存储器装置100、图2的存储器封装200和/或图3的存储器封装300中的一或多个。在一些实施例中，存储器封装425可以都是相同类型的存储器封装，在一些实施例中，可以使用不同类型的存储器封装的混合。控制器426可以向存储器封装425提供各种命令信号。
尽管图4中所示出的存储器模块400具有9个存储器封装425，但是在其它实施例中可以使用更多或更少的封装425。例如，在一些实施例中，可以将存储器封装425组织成不同的物理秩。例如，在模块400的第一侧上可以存在第一物理秩(例如，如图4中所示出的9个存储器封装425)，并且在模块400的后侧上可以存在第二物理秩(例如，在模块400的相反侧上的另外9个存储器封装)。在一些实施例中，每个物理秩可以存在18个封装425，并且在存储器模块400中存在一或多个物理秩。
类似于如本文所描述的使存储器封装425内的自动刷新和目标刷新操作间隔开，也可能期望管理模块400的封装425之间的时序。为了简洁起见，不再重复与前面描述的那些相似的组件、结构和/或操作。例如，一或多个封装425可以进入刷新模式，其中其相应的管芯中的一或多个执行自动刷新操作或目标刷新操作。除了在给定存储器封装的管芯之间交错之外，目标刷新操作还可以在模块的不同封装425之间交错。图7示出了目标刷新操作分布在封装内的不同管芯(例如，不同的逻辑秩)之间和不同的封装(例如，不同的物理秩)之间的一个实施例的示范性操作。图8示出了目标刷新操作在管芯同时开始执行刷新操作时分布在不同管芯中的不同刷新泵之间的一个实施例的示范性操作。图9示出了类似于图8的一个实施例的示范性操作，只是每个管芯在不同时间开始执行刷新操作。
图5是根据本公开的一个实施例的刷新地址控制电路的框图。刷新地址控制电路516的某些内部组件和信号被示出以说明刷新地址控制电路516的操作。在某些实施例中，虚线518被示出以表示每个组件(例如，刷新地址控制电路516和行解码器508)可以对应于特定存储器库，并且对于对每个存储器库来说，这些组件可以针重复。在一些实施例中，虚线518内所示出的组件可以位于每个存储器库中。因此，可以存在多个刷新地址控制电路516和行解码器508。为了简洁起见，将仅描述单个库的组件。在一些实施例中，刷新地址控制电路516可以实施图1的刷新地址控制电路116，并且可以位于存储器封装的每个管芯中。
DRAM接口526可以向地址刷新控制电路516和行解码器508提供一或多个信号。刷新地址控制电路516可以包含样本时序发生器530、地址采样器532、行锤刷新(RHR)状态控制器536和刷新地址发生器534。DRAM接口526可以提供一或多个控制信号，例如自动刷新信号AREF和行地址XADD。样本时序发生器530生成采样信号ArmSample。
刷新地址控制电路516示出了与通过以随机或半随机时序对行地址XADD的传入值进行采样来检测攻击者地址的特定实施方案相关联的组件。在其它实施例中可以使用检测攻击者地址的其它方法，并且可以在刷新地址控制电路516中提供其它组件。
地址采样器532可以响应于ArmSample的激活来对当前行地址XADD进行采样(例如，锁存)。地址采样器532还可以向刷新地址发生器534提供一或多个锁存地址作为匹配地址HitXADD。RHR状态控制器536可以提供信号RHR以指示应进行行锤刷新操作(例如，对应于标识的攻击者行的受害者行的刷新)。RHR状态控制器536还可以提供内部刷新信号IREF以指示应进行自动刷新操作。RHR状态控制器536可以用于控制目标刷新操作和自动刷新操作的时序。RHR状态控制器536可以耦合到特定于管芯的设置，例如熔丝设置(和/或可以包含设置)。在一些实施例中，RHR状态控制器536可以包含计数器，并且可以基于刷新信号AREF的激活次数来提供信号RHR。在一些实施例中，熔丝设置可以控制RHR状态控制器536中计数器的初始值。以这种方式，可以在不同的管芯(和/或模块的不同封装)中生成RHR和IREF的不同模式以交错目标刷新操作的时序。
响应于RHR的激活，刷新地址发生器534可以提供刷新地址RXADD，所述刷新地址RXADD可以是自动刷新地址或可以是与对应于与匹配地址HitXADD的攻击者行的受害者行对应的一或多个受害者地址。行解码器508可以响应于刷新地址RXADD和行锤刷新信号RHR执行刷新操作。行解码器508可以基于刷新地址RXADD和内部刷新信号IREF来执行自动刷新操作。
DRAM接口526可以表示向库的组件提供信号的一或多个组件。在一些实施例中，DRAM接口526可以表示耦合到半导体存储器装置(例如，图1的装置100)的存储器控制器。在一些实施例中，DRAM接口526可以表示组件，例如图1的命令地址输入电路102、地址解码器104和/或命令解码器106。DRAM接口526可以提供行地址XADD、自动刷新信号AREF、激活信号ACT和预充电信号Pre。自动刷新信号AREF可以是周期性信号，所述周期性信号可以指示何时应进行自动刷新操作。在一些实施例中(例如，其中DRAM接口526表示存储器控制器)，DRAM接口526可以向管芯提供刷新信号，并且管芯可以在内部生成自动刷新信号AREF。可以提供激活信号ACT以激活给定存储器库。可以提供预充电信号Pre以对给定存储器库预充电。行地址XADD可以是包含多个位(其可以串行或并行传输)的信号，并且可以对应于激活的存储器库的特定行。
样本时序发生器230提供采样信号ArmSample。ArmSample可以在逻辑低电平和逻辑高电平之间交替。ArmSample的激活可以是“脉冲”，其中ArmSample升高到逻辑高电平并且然后返回到逻辑低电平。ArmSample的脉冲之间的间隔可以是随机的、伪随机的和/或基于装置的一或多个信号(例如，AREF)。
地址采样器532可以从DRAM接口526接收行地址XADD，并且从样本时序发生器530接收ArmSample。行地址XADD可以随着DRAM接口526将访问操作(例如，读取和写入操作)指向存储器单元阵列(例如，图1的存储器单元阵列118)的不同行而改变。每次地址采样器532接收ArmSample的激活(例如，脉冲)时，地址采样器532可以对XADD的当前值进行采样。在一些实施例中，地址采样器532可以提供XADD的当前采样值作为匹配地址HitXADD。刷新地址发生器234可以提供与匹配地址HitXADD相关联的一或多个受害者地址作为刷新地址RXADD。
在一些实施例中，响应于ArmSample的激活，地址采样器532可以基于采样的行地址XADD来确定一或多行是否是攻击者行，并且可以提供标识的攻击者行作为匹配地址HitXADD。作为本确定的一部分，地址采样器532可以响应于ArmSample的激活记录(例如，通过锁存和/或存储在寄存器中)XADD的当前值。XADD的当前值可以与地址采样器532中先前记录的地址(例如，存储在锁存器/寄存器中的地址)进行比较，以确定采样地址随时间的访问模式。如果地址采样器532确定当前行地址XADD正被重复地访问(例如，是攻击者行)，则ArmSample的激活也可以使地址采样器532提供攻击者行的地址作为匹配地址HitXADD。在一些实施例中，匹配地址(例如，攻击者地址)HitXADD可以存储在锁存器电路中，以供稍后由刷新地址发生器534检索。例如，可以存储一或多个匹配地址HitXADD的值，直到信号RHR指示目标刷新操作。
RHR状态控制器536可以接收自动刷新信号AREF并且提供行锤刷新信号RHR。自动刷新信号AREF可以周期性地生成并且可以用于控制刷新操作的时序。存储器装置可以执行一系列自动刷新操作，以便周期性地刷新存储器装置的行。可以生成RHR信号，以便指示所述装置应刷新特定目标行(例如，受害者行)，而不是来自所述一些列自动刷新地址的地址。RHR状态控制器536可以使用内部逻辑来提供RHR信号。在一些实施例中，RHR状态控制器536可以基于AREF的某一激活次数(例如，AREF的每4次激活)来提供RHR信号。在一些实施例中，计数器电路可以用于跟踪AREF的激活次数。耦合到RHR状态控制器536的管芯特定设置可以改变计数器电路的初始值。
RHR状态控制器536还可以提供内部刷新信号IREF，所述内部刷新信号可以控制刷新操作的时序。在一些实施例中，针对刷新信号AREF的每次激活，可能存在IREF的多次激活。在一些实施例中，内部刷新信号IREF可以用作刷新泵信号以控制信号泵的激活。在一些实施例中，AREF的每次激活可以与IREF的激活次数相关联，所述IREF的激活次数可以与刷新操作的次数相关联，所述刷新操作可以是目标刷新操作和自动刷新操作的混合。例如，IREF的每次激活可以对刷新地址RXADD的刷新操作相关联，而RHR的状态可以确定刷新地址RXADD与自动刷新操作相关联还是与目标刷新操作相关联。在一些实施例中，信号IREF可以用于指示应进行自动操作，而信号RHR用于指示应进行目标刷新操作。例如，可以生成信号RHR和IREF，使得其不同时处于激活状态(例如，不同时均处于逻辑高电平)，并且IREF的每次激活可以与自动刷新操作相关联，而RHR的每次激活可以与目标刷新操作相关联。
在一些实施例中，DRAM接口526和/或RHR状态控制器536可以在刷新信号AREF的每次激活时执行多次刷新操作。在这些实施例中，响应于刷新信号AREF的激活，接口526和/或状态控制器536可以提供刷新泵信号的一或多次激活。响应于刷新泵信号的每次激活，RHR状态控制器536可以提供IREF或RHR。在一些实施例中，针对刷新信号AREF的每次激活，可能存在刷新泵信号的4-6次激活。在其它实施例中可以使用更多或更少的泵。
刷新地址发生器534可以接收行锤刷新信号RHR和匹配地址HitXADD。匹配地址HitXADD可以表示攻击者行。刷新地址发生器534可以基于匹配地址HitXADD来确定一或多个受害者行的位置，并且提供其作为刷新地址RXADD。在一些实施例中，受害者行可以包含在物理上与攻击者行相邻的行(例如，HitXADD+1和HitXADD-1)。在一些实施例中，受害者行还可以包含在物理上与攻击者行的物理上相邻行相邻的行(例如，HitXADD+2和HitXADD-2)。在其它实例中，可以使用受害者行和标识的攻击者行之间的其它关系。
刷新地址发生器534可以基于行锤刷新信号RHR来确定刷新地址RXADD的值。在一些实施例中，当信号RHR不处于激活状态时，刷新地址发生器534可以提供一系列自动刷新地址中的一个。当信号RHR处于激活状态时，刷新地址发生器534可以提供目标刷新地址(例如，受害者地址)作为刷新地址RXADD。
行解码器508可以基于接收的信号和地址来对存储器阵列(未示出)执行一或多次操作。例如，响应于激活信号ACT和行地址XADD(并且IREF和RHR处于逻辑低电平)，行解码器508可以在特定的行地址XADD上引导一或多次访问操作(例如，读取操作)。响应于RHR信号处于激活状态，行解码器508可以刷新刷新地址RXADD。
图6是根据本公开的一个实施例的行解码器的框图。在本公开的一些实施例中，行解码器600可以包含在图1的行解码器108中。行解码器600可以确定是否激活对应于行地址XADD或刷新地址RXADD的存储器库(例如，图1的存储器阵列118的库)的字线。
如图6中所示，行解码器600设有行激活时序发生器642，所述行激活时序发生器642接收内部刷新信号IREF和行锤刷新信号RHR、激活信号ACT和预充电信号Pre，并且提供状态信号RefPD、字线激励信号wdEn、感测放大器激励信号saEn和位线均衡信号BLEQ。在一些实施例中，信号IREF和RHR可以是自动刷新信号AREF。将状态信号RefPD被提供给多路复用器640，所述多路复用器640选择行地址XADD和刷新地址RXADD中的一个。由多路复用器640选择的地址XADDi被提供给行冗余控制电路644。如果由地址XADDi指示的字线被冗余字线替换，则命中信号RedMatch被激活，并且生成作为替换目的地的行地址XADDd1。地址XADDi和XADDd1被提供给多路复用器646；其中如果命中信号RedMatch未被激活，则选择地址XADDi；并且如果命中信号RedMatch被激活，则选择地址XADDd1。选择的地址XADD2被提供给X地址解码器648。X地址解码器648基于字线激励信号wdEn、感测放大器激励信号saEn和位线均衡信号BLEQ来控制由地址XADD2指示的字线、与其对应的感测放大器、均衡电路等的操作。
图7是根据本公开的一个实施例的刷新操作的时序图。时序图700可以说明包含两个物理秩(物理秩0和物理秩1)的特定示范性存储器装置的交错刷新时序，所述物理秩中的每个物理秩包含4个物理秩(例如，逻辑0-3)。根据时序图700操作的示范性存储器装置可以具有在第一逻辑秩进入刷新模式之后、下一逻辑秩可以进入刷新之前的最小时间。在一些实施例中，时序图700可以说明包含两个3DS封装(例如，类似于图2的存储器封装200的封装)的存储器模块(例如，图4的存储器模块400)。所述两个封装中的每个封装可以表示物理秩，而所述封装内的每个管芯可以表示其相应的物理秩的逻辑秩。
在第一时间t0(并且在随后的时间t1-t4)，两个物理秩均可以接收刷新信号(例如，AREF)。这可能使两个物理秩在第一逻辑秩中开始执行刷新操作(自动刷新或目标刷新)。在时序图700的示范性实施例中，存在在下一逻辑秩可以进入刷新操作之前必须经过的最小时间tmin。这个时间tmin可以表示系统的属性，并且可以例如是存储器装置的设置。时序图700说明了以最小允许时序(例如，以由刷新信号触发的每次刷新操作之间的tmin)执行刷新操作的场景。因此，在t0时，逻辑0开始执行刷新操作。t0后不久(由存储器的最小时序确定)，逻辑1开始执行刷新操作。在其后不久，逻辑2开始执行刷新操作，以此类推。
在一些实施例中，每个逻辑秩执行的刷新操作可以长于最小延迟时间，并且因此在不同逻辑秩中的刷新操作可以在时间上彼此重叠。在一些实施例中，刷新操作和AREF信号的时序可以是这样的，使得只要最终刷新操作结束(例如，在逻辑3完成其刷新操作之后)，就接收新的AREF，这使第一逻辑秩(例如，逻辑0)再次开始刷新操作。
每次逻辑秩中的一个响应于刷新信号中的一个执行刷新操作时，其可以执行自动刷新操作或目标刷新操作。与自动刷新期间相比，可能在目标刷新期间刷新更少的字线，并且因此目标刷新可以消耗更少的功率。逻辑秩中的每个逻辑秩(例如，单独的存储器管芯，例如图2的管芯228和229a-c和/或图3的管芯329a-b)可以以相同的速率执行自动刷新操作，但是可以在时间上交错。在一些实施例中，所述速率可以与刷新信号AREF有关联，使得针对给定逻辑秩，在每对目标刷新操作之间存在AREF的某一次数的激活。在时序图700中所示的特定实施例中，在给定的一对目标刷新操作之间可以存在四次自动刷新操作。换言之，在AREF的每第五次激活时可以进行目标刷新操作。
为了交错目标刷新操作，逻辑秩中的每个逻辑秩(例如，存储器管芯)可以包含在时间上偏移目标刷新操作的设置。在一个示范性实施方案中，每个逻辑秩可以包含计数器(例如，在图1的刷新地址控制电路116中)，所述计数器对AREF激活进行计数，但是每个逻辑秩可以包含设置(例如，熔丝设置)以改变计数器的初始值。所述设置还可以在两个逻辑秩之间变化。以这种方式，通过交错管芯之间的目标刷新操作的时序，可以减少在给定时间进行的自动刷新操作的最大次数，这可以减少刷新操作期间的最大功率。
在第一时间t0时，两个物理秩接收第一AREF命令。响应于第一AREF命令，物理秩0中的逻辑0执行目标刷新操作，而其余秩执行自动刷新操作。在第二时间t1时，接收下一AREF，并且与第一AREF命令相反，物理秩0的逻辑1和物理秩1的逻辑0均执行目标刷新操作，而其余秩执行自动刷新操作。在第三时间t2时，响应于第三AREF命令，物理秩0中的逻辑2和物理秩1的逻辑1均执行目标刷新操作，而其余秩执行自动刷新操作。在第四时间t3时，响应于第四AREF命令，物理秩0中的逻辑3和物理秩1的逻辑2均执行目标刷新操作，而其余秩执行自动刷新操作。在第五时间t4时，响应于第五AREF命令，物理秩1中的逻辑3执行目标刷新操作，而其余秩执行自动刷新操作。在接收AREF的下一时间，所述循环可以重复，并且物理秩0中的逻辑0可以执行目标刷新操作。
如图7的示范性操作所示，存在响应于任何给定刷新命令AREF执行自动刷新操作的最多7个秩。这可以减小在存储器装置执行刷新操作时被拉动的峰值功率。
图8是根据本公开的一个实施例的刷新泵之间的交错刷新时序的时序图。时序图800示出了用于存储器装置的一个实施例，其中响应于每个刷新信号(例如，AREF)，每个存储器管芯生成多个刷新泵，所述刷新泵中的每个刷新泵在其相应的管芯中触发自动刷新或目标刷新操作。目标刷新操作可以在存储器装置的不同管芯之间交错，使得在任何给定时间点进行的自动刷新操作的最大次数减少。
时序图800可以说明具有四个管芯的存储器装置的示范性刷新操作(在其它实施例中可以使用更多或更少的管芯)。所述管芯全都可以在初始时间t0时接收刷新信号AREF。在时序图700所示的示范性实施例中，所述管芯中的每个管芯可以响应于接收刷新信号AREF产生一系列刷新泵。由于所有四个管芯都接收到相同的AREF激活，所以刷新泵通常可以彼此同步。
所述管芯中的每个管芯包含确定响应于给定泵执行自动刷新操作还是目标刷新操作的设置。所述设置可以用于交错不同刷新泵之间的目标刷新操作。在图8的示范性实施例中，响应于AREF的每次激活，生成四个刷新泵(在其它实施例中可以生成更多或更少的泵)。每个管芯可以具有对一或多个特定刷新泵执行目标刷新操作的设置(例如，管芯2可以被设置成对四个泵中的第二个泵执行目标刷新，而管芯3可以被设置为对四个泵中的第三个泵执行目标刷新)。通过改变管芯之间的设置，可以交错目标刷新，这可以降低峰值刷新功率需求。
在初始时间t0之后的第一时间t1时，所述管芯中的每个管芯生成第一刷新泵。管芯1执行目标刷新操作，而管芯2-4执行自动刷新操作。在第二时间t2时，所述管芯中的每个管芯生成第二刷新泵，并且管芯2执行目标刷新操作，而其余管芯执行自动刷新操作。在第三时间t3时，每个管芯生成第三刷新泵，并且管芯3执行目标刷新操作，而其余管芯执行自动操作。在第四时间t4时，所述管芯中的每个管芯生成第四刷新泵，并且管芯4执行目标刷新操作，而其余管芯执行自动操作。以这种方式，在任何给定刷新泵期间，自动刷新操作绝不会超过3次。
图9是根据本公开的一个实施例的交错刷新操作的时序图。时序图900可以表示一个示范性实施例，其中目标刷新操作在刷新泵之间交错，但是逻辑秩中的每个逻辑秩(例如，管芯)不是同时开始生成泵。时序图900中说明的存储器装置可以类似于图7的时序图700中的实例，因为存储器装置可能要求，在给定逻辑秩(例如，管芯)开始生成刷新泵之后、在下一逻辑秩开始生成刷新泵之前需经过至少最小时间量tMin。在时序图900中，逻辑秩可以开始生成刷新泵，所述刷新泵在本实例中可以是足够的时间，使得给定秩在下一逻辑秩可以开始生成刷新泵之前生成两个刷新泵。在本实施例中，每个逻辑秩可以响应于进入刷新模式(例如，响应于刷新信号(例如，AREF))生成六个刷新泵。
在第一时间t0时，逻辑秩0可以开始生成刷新泵。逻辑秩0中的泵1和2可以均指示自动刷新操作。在第二时间t1时，逻辑秩1也可以开始生成刷新泵。逻辑秩0的泵3和4以及逻辑秩1的泵1和2均可以与自动刷新操作相关联。在第二时间t2时，逻辑秩2可以开始生成刷新泵。逻辑秩0的泵5和逻辑秩1的泵4均可以与目标刷新操作相关联，而逻辑秩0的泵6、逻辑秩1中的泵3和逻辑秩2的泵1和2均可以与自动刷新操作相关联。在第四时间t3时，逻辑秩0可以停止提供刷新泵，由于其已响应于进入刷新状态提供了6个刷新泵。在t3时，逻辑秩3可以开始生成自动刷新泵。逻辑秩2的泵3和逻辑秩3的泵2可以与其相应的逻辑秩中的目标刷新操作相关联，而逻辑秩1的泵5和6、逻辑秩2的泵4和逻辑秩3的泵1均可以与其相应的逻辑秩中的自动刷新操作相关联。在第五时间t4时，逻辑秩1可以停止提供刷新泵(由于其已提供了6个泵)。t4之后，逻辑秩2和逻辑秩3中的其余泵均可以与其相应的管芯中的自动刷新操作相关联。
在图9的实施例中，不同逻辑秩中的每个逻辑秩在不同数量的相应泵之后执行目标刷新操作(例如，逻辑秩0对泵5执行目标刷新操作，而逻辑秩1对泵4执行目标刷新操作)。在一些实施例中，所述不同逻辑秩中的每个逻辑秩可以包含管芯内部的设置(例如，熔丝设置)以在执行目标刷新操作之前控制泵的数量。由于逻辑秩都在不同时间开始提供泵，所以可以延迟第一目标刷新操作(例如，在逻辑秩0中的泵5)，直到在给定时间存在最大数量的泵。在时序图900的示范性实施例中，在给定时间存在的泵的最大数量是3，其发生在t2和t4之间。对每个管芯中的目标刷新进行时序控制，使得当在给定时间存在最大数量的刷新泵(例如，3)时，所述泵中的至少一个与在所述管芯中的至少一个中的目标刷新操作相关联。在一些实施例中，可以对目标刷新操作进行时序控制，使得所述目标刷新操作直到存在最大数量的同时刷新泵时才开始(例如，在t2)，并且在不再存在最大数量的同时刷新泵时结束(例如，在t4)。因此，在任何给定时间点进行的自动刷新操作绝不会超过两次。
当然，应当理解，根据本系统、装置和方法，本文描述的实例、实施例或过程中的任何一个可以与一或多个其它实例、实施例和/或过程组合或是分开的，和/或在不同的装置或装置部分中执行。
最后，上述讨论仅旨在说明本系统，并且不应被解释为将所附权利要求限制为任何特定实施例或实施例组。因此，尽管已经参照示范性实施例特别详细地描述了本系统，但是还应当理解，本领域普通技术人员可以设计出许多修改和替代实施例而不脱离如以下权利要求中阐述的本系统的更广泛和预期的精神和范围。因此，本说明书和附图应以说明性方式看待，并且并非旨在限制所附权利要求的范围。

Claims (18)

1.一种存储器设备，其包括：
第一存储器管芯，其被配置成响应于刷新信号的第一激活执行目标刷新操作；和
第二存储器管芯，所述第二存储器管芯被配置成响应于所述刷新信号的第二激活而不是所述刷新信号的所述第一激活执行目标刷新操作，
其中所述第一存储器管芯进一步被配置成响应于所述刷新信号的所述第二激活执行自动刷新操作，并且其中所述第二存储器管芯进一步被配置成响应于所述刷新信号的所述第一激活执行自动刷新操作。
2.根据权利要求1所述的存储器设备，其中当由所述第一存储器管芯或所述第二存储器管芯执行时，所述目标刷新操作比所述自动刷新操作消耗更少的功率。
3.根据权利要求1所述的存储器设备，其中所述第一存储器管芯和所述第二存储器管芯是存储器堆栈的一部分。
4.根据权利要求1所述的存储器设备，其进一步包括接口，所述接口被配置成当所述存储器设备处于刷新模式时提供所述刷新信号的激活。
5.一种存储器设备，其包括：
第一存储器管芯，其被配置成响应于刷新信号的第一激活执行目标刷新操作；和
第二存储器管芯，所述第二存储器管芯被配置成响应于所述刷新信号的第二激活而不是所述刷新信号的所述第一激活执行目标刷新操作，
其中所述第一存储器管芯进一步被配置成在所述刷新信号的所述第一激活之后的所述刷新信号的多次激活之后执行下一目标刷新操作，并且其中所述第二存储器管芯进一步被配置成在所述刷新信号的所述第二激活之后的所述刷新信号的相同次数的激活之后执行下一目标刷新操作。
6.一种存储器设备，其包括：
多个存储器管芯，其中响应于刷新命令，所述多个存储器管芯中的每个存储器管芯被配置成执行一或多个刷新操作，其中所述刷新操作中的每个刷新操作是第一类型的刷新操作或第二类型的刷新操作，
其中当所述多个存储器管芯中的最大数量的存储器管芯同时执行刷新操作时，所述多个存储器管芯中的至少一个执行所述第一类型的刷新操作并且所述多个存储器管芯中的至少另一个执行所述第二类型的刷新操作，以及
其中所述多个存储器管芯中的每个存储器管芯包括多个字线，其中在所述第一类型的刷新操作期间，所述多个字线中的第一数量的字线被刷新，在所述第二类型的刷新操作期间，所述多个字线中的第二数量的字线被刷新，并且其中所述多个字线的所述第一数量大于所述多个字线的所述第二数量。
7.根据权利要求6所述的存储器设备，其中所述第一类型的刷新操作是自动刷新操作，并且所述第二类型的刷新操作是目标刷新操作。
8.根据权利要求6所述的存储器设备，其进一步包括接口，所述接口被配置成接收所述刷新命令并且响应于所述刷新命令周期性地激活刷新信号，其中所述多个存储器管芯响应于所述刷新信号的每次激活执行所述一或多个刷新操作。
9.根据权利要求6所述的存储器设备，其中所述多个存储器管芯被组织成至少一个存储器堆栈。
10.一种存储器设备，其包括：
多个存储器管芯，其中响应于刷新命令，所述多个存储器管芯中的每个存储器管芯被配置成执行一或多个刷新操作，其中所述刷新操作中的每个刷新操作是第一类型的刷新操作或第二类型的刷新操作，
其中当所述多个存储器管芯中的最大数量的存储器管芯同时执行刷新操作时，所述多个存储器管芯中的至少一个执行所述第一类型的刷新操作并且所述多个存储器管芯中的至少另一个执行所述第二类型的刷新操作，以及
接口，所述接口被配置成接收所述刷新命令并且响应于所述刷新命令周期性地激活刷新信号，其中所述多个存储器管芯响应于所述刷新信号的每次激活执行所述一或多个刷新操作，
其中响应于所述刷新信号的激活，所述多个存储器管芯中的每个存储器管芯在不同时间开始执行所述一或多个刷新操作。
11.一种存储器设备，其包括：
多个存储器管芯，其中响应于刷新命令，所述多个存储器管芯中的每个存储器管芯被配置成执行一或多个刷新操作，其中所述刷新操作中的每个刷新操作是第一类型的刷新操作或第二类型的刷新操作，
其中当所述多个存储器管芯中的最大数量的存储器管芯同时执行刷新操作时，所述多个存储器管芯中的至少一个执行所述第一类型的刷新操作并且所述多个存储器管芯中的至少另一个执行所述第二类型的刷新操作，以及
接口，所述接口被配置成接收所述刷新命令并且响应于所述刷新命令周期性地激活刷新信号，其中所述多个存储器管芯响应于所述刷新信号的每次激活执行所述一或多个刷新操作，
其中响应于所述刷新命令的每次激活，所述多个存储器管芯中的每个存储器管芯提供多个相应的刷新泵，并且响应于所述多个刷新泵中的每个刷新泵执行刷新操作。
12.根据权利要求11所述的存储器设备，其中响应于所述刷新命令的每次激活，所述多个存储器管芯中的每个存储器管芯在不同时间开始提供所述多个相应的刷新泵。
13.一种存储器设备，其包括：
接口，其被配置成提供刷新信号；
第一存储器管芯，其被配置成响应于所述刷新信号提供第一刷新泵信号的激活，其中所述第一存储器管芯进一步被配置成在所述第一刷新泵信号的第一数量的激活之后执行目标刷新操作；
第二存储器管芯，其被配置成响应于所述刷新信号提供第二刷新泵信号的激活，其中所述第二存储器管芯进一步被配置成在所述第二刷新泵信号的第二数量的激活之后执行目标刷新操作，其中所述第二数量不同于所述第一数量。
14.根据权利要求13所述的存储器设备，其中所述第一存储器管芯被配置成在第一时间开始提供所述第一刷新泵信号，并且所述第二存储器管芯被配置成在所述第一时间之后的第二时间开始提供所述第二刷新泵信号。
15.根据权利要求13所述的存储器设备，其中所述第一刷新泵信号和所述第二刷新泵信号以相同的频率被激活。
16.根据权利要求13所述的存储器设备，其中所述第一刷新泵信号的至少一些激活与所述第二刷新泵信号的至少一些激活重叠。
17.根据权利要求13所述的存储器设备，其中所述第一存储器管芯和所述第二存储器管芯被配置成当未执行目标刷新操作时，分别响应于所述第一刷新泵信号和所述第二刷新泵信号执行自动刷新操作。
18.根据权利要求17所述的存储器设备，其中当所述第一或所述第二存储器管芯中的一个执行目标刷新操作时，所述第一或所述第二存储器管芯中的另一个执行自动刷新操作。
CN201911220229.5A 2018-12-21 2019-12-03 用于目标刷新操作的时序交错的设备和方法 Active CN111354393B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311312851.5A CN117198356A (zh) 2018-12-21 2019-12-03 用于目标刷新操作的时序交错的设备和方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201816230300A 2018-12-21 2018-12-21
US16/230,300 2018-12-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311312851.5A Division CN117198356A (zh) 2018-12-21 2019-12-03 用于目标刷新操作的时序交错的设备和方法

Publications (2)

Publication Number Publication Date
CN111354393A CN111354393A (zh) 2020-06-30
CN111354393B true CN111354393B (zh) 2023-10-20

Family

ID=71196960

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311312851.5A Pending CN117198356A (zh) 2018-12-21 2019-12-03 用于目标刷新操作的时序交错的设备和方法
CN201911220229.5A Active CN111354393B (zh) 2018-12-21 2019-12-03 用于目标刷新操作的时序交错的设备和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311312851.5A Pending CN117198356A (zh) 2018-12-21 2019-12-03 用于目标刷新操作的时序交错的设备和方法

Country Status (2)

Country Link
US (2) US10825505B2 (zh)
CN (2) CN117198356A (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) * 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) * 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11947840B2 (en) 2020-10-30 2024-04-02 Micron Technology, Inc. Inter-die refresh control
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11948660B2 (en) 2021-07-20 2024-04-02 Micron Technology, Inc. Fuse delay of a command in a memory package
US11710514B2 (en) 2021-10-04 2023-07-25 Micron Technology, Inc. Delay of self-refreshing at memory die
CN116072177B (zh) * 2023-03-14 2023-06-16 长鑫存储技术有限公司 一种存储器
CN116434800B (zh) * 2023-06-06 2023-08-18 长鑫存储技术有限公司 刷新电路及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841551A (zh) * 2005-03-30 2006-10-04 尔必达存储器株式会社 具有多个层叠的存储芯片的半导体存储器件
CN104733035A (zh) * 2013-12-18 2015-06-24 爱思开海力士有限公司 存储器和包括存储器的存储系统
CN107025927A (zh) * 2016-01-25 2017-08-08 三星电子株式会社 执行锤刷新操作的存储器设备和包括其的存储器系统

Family Cites Families (375)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465050B1 (en) 1990-06-19 1997-09-03 Dell Usa L.P. A digital computer having a system for sequentially refreshing an expandable dynamic RAM memory circuit
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US5654929A (en) 1995-09-14 1997-08-05 Samsung Electronics Co., Ltd. Refresh strategy for DRAMs
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US5956288A (en) 1997-12-22 1999-09-21 Emc Corporation Modular memory system with shared memory access
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
JP4106811B2 (ja) 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
DE19955601C2 (de) * 1999-11-18 2001-11-29 Infineon Technologies Ag Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
JP2002074988A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
US6306721B1 (en) * 2001-03-16 2001-10-23 Chartered Semiconductor Maufacturing Ltd. Method of forming salicided poly to metal capacitor
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
GB2380035B (en) 2001-09-19 2003-08-20 3Com Corp DRAM refresh command operation
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
JP4416372B2 (ja) * 2002-02-25 2010-02-17 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US7290080B2 (en) 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP4236901B2 (ja) 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
JP4354917B2 (ja) * 2003-02-27 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
JP4139734B2 (ja) 2003-05-16 2008-08-27 セイコーエプソン株式会社 擬似スタティックメモリ装置および電子機器
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
EP1657723B1 (en) 2003-08-18 2013-03-06 Fujitsu Semiconductor Limited Semiconductor memory and operation method of semiconductor memory
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100621619B1 (ko) 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
US20050108460A1 (en) * 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US20050213408A1 (en) 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ripple refresh circuit and method for sequentially refreshing a semiconductor memory system
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
JP4753873B2 (ja) 2004-06-23 2011-08-24 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7164615B2 (en) 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
KR100608370B1 (ko) 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
DE102004062150A1 (de) 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
US7170808B2 (en) * 2005-03-25 2007-01-30 Infineon Technologies Ag Power saving refresh scheme for DRAMs with segmented word line architecture
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
KR100682174B1 (ko) 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
KR100670665B1 (ko) 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치의 레이턴시 제어 회로
KR101183684B1 (ko) * 2005-07-13 2012-10-18 삼성전자주식회사 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
JP2007035151A (ja) 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
KR100745074B1 (ko) 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
US8000134B2 (en) * 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
JP2008165847A (ja) * 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080270683A1 (en) 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080306723A1 (en) 2007-06-08 2008-12-11 Luca De Ambroggi Emulated Combination Memory Device
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
JP4957800B2 (ja) * 2007-07-11 2012-06-20 富士通セミコンダクター株式会社 半導体記憶装置及びシステム
WO2009008079A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7813210B2 (en) * 2007-08-16 2010-10-12 Unity Semiconductor Corporation Multiple-type memory
KR100899392B1 (ko) 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US7864588B2 (en) * 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US7945825B2 (en) * 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
JP5228472B2 (ja) 2007-12-19 2013-07-03 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009252278A (ja) 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) * 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
TW201011777A (en) 2008-09-09 2010-03-16 Amic Technology Corp Refresh method for a non-volatile memory
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
KR101481578B1 (ko) * 2008-10-16 2015-01-21 삼성전자주식회사 지연 동기 루프 회로의 동작을 제어하는 반도체 메모리 장치
KR20100054985A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 모드 가변 리프레쉬 동작을 갖는 반도체 메모리 장치
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
KR101020284B1 (ko) * 2008-12-05 2011-03-07 주식회사 하이닉스반도체 초기화회로 및 이를 이용한 뱅크액티브회로
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
JP2010170608A (ja) 2009-01-21 2010-08-05 Elpida Memory Inc 半導体記憶装置
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
US8943224B2 (en) 2010-03-15 2015-01-27 Rambus Inc. Chip selection in a symmetric interconnection topology
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8572423B1 (en) * 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
JP2012022751A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
WO2012074724A1 (en) 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
WO2012082656A2 (en) 2010-12-13 2012-06-21 Aplus Flash Technology, Inc. Universal timing waveforms sets to improve random access read and write speed of memories
JP5695895B2 (ja) 2010-12-16 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US8711647B2 (en) 2011-05-09 2014-04-29 Inphi Corporation DRAM refresh method and system
JP2012252742A (ja) * 2011-06-02 2012-12-20 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP5742508B2 (ja) 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
JP2013030001A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US8588022B2 (en) 2011-08-24 2013-11-19 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
KR20130024158A (ko) * 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
KR20130032703A (ko) 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체메모리장치
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US9087613B2 (en) 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
DE112012006171B4 (de) 2012-03-30 2020-06-18 Intel Corporation On-Chip-Redundanzreparatur für Speichergeräte
WO2013147841A1 (en) 2012-03-30 2013-10-03 Intel Corporation Generic address scrambler for memory circuit test engine
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8811110B2 (en) * 2012-06-28 2014-08-19 Intel Corporation Configuration for power reduction in DRAM
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
KR101977665B1 (ko) 2012-07-12 2019-08-28 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8717841B2 (en) 2012-07-20 2014-05-06 Etron Technology, Inc. Method of controlling a refresh operation of PSRAM and related device
TWI498890B (zh) 2012-08-10 2015-09-01 Etron Technology Inc 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US8949698B2 (en) * 2012-09-27 2015-02-03 Intel Corporation Method, apparatus and system for handling data faults
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
CN104488031B (zh) 2012-10-22 2018-05-25 慧与发展有限责任合伙企业 响应于数据访问执行存储装置的刷新
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR20140076735A (ko) 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US10079044B2 (en) * 2012-12-20 2018-09-18 Advanced Micro Devices, Inc. Processor with host and slave operating modes stacked with memory
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9076499B2 (en) 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
US9355704B2 (en) 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102107470B1 (ko) 2013-02-07 2020-05-07 삼성전자주식회사 메모리 장치 및 메모리 장치의 리프레시 방법
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US9412432B2 (en) 2013-03-15 2016-08-09 Ps4 Luxco S.A.R.L. Semiconductor storage device and system provided with same
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
US10691344B2 (en) * 2013-05-30 2020-06-23 Hewlett Packard Enterprise Development Lp Separate memory controllers to access data in memory
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
US9524771B2 (en) 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150019317A (ko) * 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102124987B1 (ko) * 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9396786B2 (en) 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
WO2015047304A1 (en) 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Refresh row address
US20150127389A1 (en) 2013-11-07 2015-05-07 Wagesecure, Llc System, method, and program product for calculating premiums for employer-based supplemental unemployment insurance
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
US10020045B2 (en) 2013-11-26 2018-07-10 Micron Technology, Inc. Partial access mode for dynamic random access memory
KR102181373B1 (ko) 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US10699796B2 (en) 2014-05-27 2020-06-30 Hewlett Packard Enterprise Development Lp Validation of a repair to a selected row of data
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
KR20160000626A (ko) 2014-06-25 2016-01-05 에스케이하이닉스 주식회사 메모리 장치
WO2016004388A1 (en) 2014-07-03 2016-01-07 Yale University Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
US9905199B2 (en) 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
WO2016083865A1 (zh) 2014-11-25 2016-06-02 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
US20160155491A1 (en) * 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR20160093988A (ko) * 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
EP3160176B1 (en) 2015-10-19 2019-12-11 Vodafone GmbH Using a service of a mobile packet core network without having a sim card
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR20170057704A (ko) * 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102432701B1 (ko) 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR20170060205A (ko) * 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9754655B2 (en) * 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9865328B1 (en) 2015-12-04 2018-01-09 Integrated Device Technology, Inc. Nullifying incorrect sampled data contribution in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
US10268405B2 (en) * 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102441031B1 (ko) 2016-04-01 2022-09-07 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) * 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102433093B1 (ko) * 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
CN109478443A (zh) 2016-06-28 2019-03-15 亨斯迈先进化工材料许可(瑞士)有限公司 用于发电机和马达的基于环氧树脂的电绝缘系统
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR20180028783A (ko) 2016-09-09 2018-03-19 삼성전자주식회사 커맨드 컨트롤러를 포함하는 메모리 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
WO2018063308A1 (en) 2016-09-30 2018-04-05 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR20180042488A (ko) 2016-10-17 2018-04-26 에스케이하이닉스 주식회사 메모리 장치
KR20180043520A (ko) 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
EP3533058B1 (en) * 2016-10-31 2021-09-22 Intel Corporation Applying chip select for memory device identification and power management control
KR20180049314A (ko) * 2016-10-31 2018-05-11 에스케이하이닉스 주식회사 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10249351B2 (en) * 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US20180137005A1 (en) * 2016-11-15 2018-05-17 Intel Corporation Increased redundancy in multi-device memory package to improve reliability
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
US10490251B2 (en) * 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180092513A (ko) 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 반도체장치
US10347333B2 (en) * 2017-02-16 2019-07-09 Micron Technology, Inc. Efficient utilization of memory die area
KR102650497B1 (ko) * 2017-02-28 2024-03-25 에스케이하이닉스 주식회사 적층형 반도체 장치
KR20180100804A (ko) 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US10020046B1 (en) * 2017-03-03 2018-07-10 Micron Technology, Inc. Stack refresh control for memory device
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10198369B2 (en) 2017-03-24 2019-02-05 Advanced Micro Devices, Inc. Dynamic memory remapping to reduce row-buffer conflicts
US10545692B2 (en) 2017-04-04 2020-01-28 Sandisk Technologies Llc Memory maintenance operations during refresh window
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US10192608B2 (en) 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
US10818337B2 (en) 2017-08-02 2020-10-27 Zentel Japan Corporation Semiconductor memory device for preventing occurrence of row hammer issue
US10332582B2 (en) * 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10310757B2 (en) * 2017-08-23 2019-06-04 Qualcomm Incorporated Systems and methods for memory power saving via kernel steering to memory balloons
US10504580B2 (en) 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
CN109658961B (zh) 2017-10-12 2021-08-03 华邦电子股份有限公司 易失性存储器存储装置及其刷新方法
US10672449B2 (en) 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10303398B2 (en) * 2017-10-26 2019-05-28 Advanced Micro Devices, Inc. Swizzling in 3D stacked memory
KR102350957B1 (ko) 2017-10-26 2022-01-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 리프레시 제어 방법
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US11004495B2 (en) * 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP6622843B2 (ja) 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102534631B1 (ko) 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10657377B2 (en) 2018-06-12 2020-05-19 At&T Intellectual Property I, L.P. Model-driven learning for video analytics
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
US10872652B2 (en) 2018-06-19 2020-12-22 Apple Inc. Method and apparatus for optimizing calibrations of a memory subsystem
US10510396B1 (en) 2018-06-19 2019-12-17 Apple Inc. Method and apparatus for interrupting memory bank refresh
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
JP2020003838A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 メモリシステム
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102479500B1 (ko) * 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US10490250B1 (en) 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10468076B1 (en) 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
TWI676180B (zh) 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10923171B2 (en) * 2018-10-17 2021-02-16 Micron Technology, Inc. Semiconductor device performing refresh operation in deep sleep mode
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
KR20200068942A (ko) 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10790005B1 (en) 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841551A (zh) * 2005-03-30 2006-10-04 尔必达存储器株式会社 具有多个层叠的存储芯片的半导体存储器件
CN104733035A (zh) * 2013-12-18 2015-06-24 爱思开海力士有限公司 存储器和包括存储器的存储系统
CN107025927A (zh) * 2016-01-25 2017-08-08 三星电子株式会社 执行锤刷新操作的存储器设备和包括其的存储器系统

Also Published As

Publication number Publication date
US10825505B2 (en) 2020-11-03
US20200219555A1 (en) 2020-07-09
CN117198356A (zh) 2023-12-08
US11222683B2 (en) 2022-01-11
US20200395063A1 (en) 2020-12-17
CN111354393A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
CN111354393B (zh) 用于目标刷新操作的时序交错的设备和方法
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US11610622B2 (en) Apparatuses and methods for staggered timing of skipped refresh operations
US11227649B2 (en) Apparatuses and methods for staggered timing of targeted refresh operations
US11315619B2 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
US11380382B2 (en) Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US20240071460A1 (en) Apparatuses and methods for distributed targeted refresh operations
US10923172B2 (en) Apparatuses and methods for multi-bank refresh timing
CN111326188B (zh) 用于半导体存储器中的刷新操作的设备和方法
KR20220045252A (ko) 멀티-다이 메모리의 리프레시 동작
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
CN116564379A (zh) 用于直接刷新管理命令的设备、系统及方法
CN116386702A (zh) 用于堆叠式存储器装置中的基于计数器的读取时钟的设备、系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant