TWI498890B - 偽靜態隨機存取記憶體之運作方法及相關記憶裝置 - Google Patents

偽靜態隨機存取記憶體之運作方法及相關記憶裝置 Download PDF

Info

Publication number
TWI498890B
TWI498890B TW101128970A TW101128970A TWI498890B TW I498890 B TWI498890 B TW I498890B TW 101128970 A TW101128970 A TW 101128970A TW 101128970 A TW101128970 A TW 101128970A TW I498890 B TWI498890 B TW I498890B
Authority
TW
Taiwan
Prior art keywords
pseudo
random access
static random
access memory
state
Prior art date
Application number
TW101128970A
Other languages
English (en)
Other versions
TW201407610A (zh
Inventor
Ho Yin Chen
Shi Huei Liu
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to TW101128970A priority Critical patent/TWI498890B/zh
Priority to CN201210366232.XA priority patent/CN103000223B/zh
Priority to US13/772,342 priority patent/US8917568B2/en
Publication of TW201407610A publication Critical patent/TW201407610A/zh
Application granted granted Critical
Publication of TWI498890B publication Critical patent/TWI498890B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Description

偽靜態隨機存取記憶體之運作方法及相關記憶裝置
本發明相關於一種偽靜態隨機存取記憶體之運作方法及相關記憶裝置，尤指一種可自動調整偽靜態隨機存取記憶體之延遲時間的方法及相關記憶裝置。
隨機存取記憶體(random access memory,RAM)是一種資料儲存裝置，主要可分為靜態隨機存取記憶體(static random access memory,SRAM)和動態隨機存取記憶體(dynamic random access memory,DRAM)兩種類型。在動態隨機存取記憶體中，每一記憶單元是由一對電晶體-電容所組成，電容可呈現帶電狀態或未帶電狀態，而電晶體之作用等同開關，使得週邊控制電路能讀取或變更電容狀態。電容內儲存的電量僅能維持幾毫秒，因此需要週期性地執行刷新動作以維持正確資料。在靜態隨機存取記憶體中，每一記憶單元是由正反器所組成，在通電狀態下不需要執行刷新動作就能維持資料，因此存取速度較快，但體積和耗電量亦較大。
偽靜態隨機存取記憶體(pseudo-static random access memory,PSRAM)採用動態隨機存取記憶體的記憶單元結構 和靜態隨機存取記憶體之時脈控制，因此結合了上述兩種隨機存取記憶體的優點。偽靜態隨機存取記憶體具備可變延遲時間(variable latency)，亦即能調整存取一特定行位址之資料所需要的準備時間。延遲時間的單位為中央時脈訊號之週期，其值越大代表資料存取速度越慢。若將延遲時間設定為一個時脈週期，在收到一外部指令時，若此時偽靜態隨機存取記憶體正在執行一特定運作，或已經完成特定運作但尚未符合相對應之時序參數，則可能無法正確地讀取資料；若將延遲時間設定為兩個時脈週期，在收到一外部指令時可讓偽靜態隨機存取記憶體有足夠時間完成特定運作且符合相對應之時序參數，但是會降低整體資料存取速度。
本發明提供一種運作一偽靜態隨機存取記憶體之方法，其包含在收到一外部指令訊號時，若該偽靜態隨機存取記憶體並未在執行一特定運作，或已經完成該特定運作且符合一相對應之時序參數，依據一第一延遲時間來執行該外部指令訊號；以及在收到該外部指令訊號時，若該偽靜態隨機存取記憶體正在執行該特定運作，或已經完成該特定運作但尚未符合該時序參數，依據一第二延遲時間來執行該外部指令訊號，其中該第二延遲時間大於該第一延遲時間。
本發明另提供一種可自動調整延遲時間之記憶裝置，其包含一偽靜態隨機存取記憶體，用來依據一外部指令訊號來運作；一執行狀態偵測器，用來在收到該外部指令訊號時，判斷該偽靜態隨機存取記憶體之一目前狀態；以及一延遲控制器，其依據該目前狀態來設定該偽靜態隨機存取記憶體之一延遲時間。
第1圖為本發明中一種可自動調整延遲時間之記憶裝置100的功能方塊圖。記憶裝置100包含一偽靜態隨機存取記憶體10、一執行狀態偵測器20、一自我刷新控制器30，以及一延遲控制器40。偽靜態隨機存取記憶體10可依據一外部指令訊號SEXT 或一內部刷新訊號SREF 來運作。執行狀態偵測器20可偵測偽靜態隨機存取記憶體10的狀態，再依此控制自我刷新控制器30和延遲控制器40之運作。自我刷新控制器30可提供內部刷新訊號SREF ，讓偽靜態隨機存取記憶體10能週期性地執行刷新運作。延遲控制器40可設定偽靜態隨機存取記憶體10之延遲時間。
第2圖至第4圖為本發明記憶裝置100運作時之時序圖。CLK代表記憶裝置100之中央時脈訊號，WL代表偽靜態隨機存取記憶體10中一特定位元線的電位，ADD代表位址訊號，而DQ代表從資料接腳的訊號。
在本發明實施例中，在收到對應於非同步讀取(asynchronous read)運作的外部指令訊號SEXT 時，偽靜態隨機存取記憶體10可呈現不同狀態：第一狀態係為偽靜態隨機存取記憶體10並未執行任何特定運作，或已經完成特定運作且符合相對應之時序參數。第二狀態係為偽靜態隨機存取記憶體10正在執行一特定運作，或已經完成特定運作但尚未符合相對應之時序參數。第三狀態係為偽靜態隨機存取記憶體10正在執行一特定運作，或已經完成特定運作但尚未符合相對應之時序參數，且此時依據內部刷新訊號SREF 需要執行刷新動作。
在本發明中，特定運作可為讀(read)、寫(write)、自我刷新(self-refresh)，或預充電(precharge)等運作。時序參數可為主動至預充電延遲(active to precharge delay)TRAS 、寫入恢復時間(write recovery time)TWR 、列周期時間(row cycle time)TRC 、列位址至行位址延遲(row address to column address delay)TRCD 等時序參數。上述運作和時序參數僅為本發明之實施例，並不限定本發明之範疇。
在第2圖所示之實施例中，當收到外部指令訊號SEXT 時，狀態偵測器20可判定偽靜態隨機存取記憶體10目前呈現第一狀態，偽靜態隨機存取記憶體10可立即開始進行非 同步讀取運作。此時，自我刷新控制器30會持續輸出內部刷新訊號SREF ，而延遲控制器40會將偽靜態隨機存取記憶體10之延遲時間設為中央時脈訊號CLK之一個時脈週期LC，偽靜態隨機存取記憶體10可依據此延遲時間LC來執行該外部指令訊號SEXT 。
在第3圖所示之實施例中，當收到外部指令訊號SEXT 時，狀態偵測器20可判定偽靜態隨機存取記憶體10目前呈現第二狀態，偽靜態隨機存取記憶體10需在完成特定運作且符合相對應之時序參數後才能開始進行非同步讀取運作。此時，自我刷新控制器30會持續輸出內部刷新訊號SREF ，而延遲控制器40會將偽靜態隨機存取記憶體10之延遲時間設為中央時脈訊號CLK之兩個時脈週期2LC，偽靜態隨機存取記憶體10可依據此延遲時間2LC來執行該外部指令訊號SEXT 。
在第4圖所示之實施例中，當收到外部指令訊號SEXT 時，狀態偵測器20可判定偽靜態隨機存取記憶體10目前呈現第三狀態，偽靜態隨機存取記憶體10需在完成特定運作且符合相對應之時序參數後才能開始進行非同步讀取運作。此時，延遲控制器40會將偽靜態隨機存取記憶體10之延遲時間設為中央時脈訊號CLK之兩個時脈週期2LC，偽靜態隨機存取記憶體10可依據此延遲時間2LC來執行該外 部指令訊號SEXT 。另一方面，自我刷新控制器30會中斷輸出內部刷新訊號SREF ，進而避免自我刷新運作延遲讀取資料的時間。
綜上所述，當本發明之記憶裝置接收到對應於非同步讀取運作的外部指令訊號時，可依據偽靜態隨機存取記憶體之目前狀態來自動調整其延遲時間，進而同時最佳化資料讀取效率和正確性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧偽靜態隨機存取記憶體
20‧‧‧執行狀態偵測器
30‧‧‧自我刷新控制器
40‧‧‧延遲控制器
100‧‧‧記憶裝置
第1圖為本發明中一種可自動調整延遲時間之記憶裝置的功能方塊圖。
第2圖至第4圖為本發明記憶裝置運作時之時序圖。
10‧‧‧偽靜態隨機存取記憶體
20‧‧‧執行狀態偵測器
30‧‧‧自我刷新控制器
40‧‧‧延遲控制器
100‧‧‧記憶裝置

Claims (12)

  1. 一種運作一偽靜態隨機存取記憶體(pseudo-static random access memory,PSRAM)之方法，其包含：在收到一外部指令訊號時，判斷該偽靜態隨機存取記憶體之一目前狀態；如果該目前狀態是一第一狀態，則依據一第一延遲時間來執行該外部指令訊號，其中當該目前狀態是該第一狀態時，該偽靜態隨機存取記憶體並未執行一特定運作，或已經完成該特定運作且符合一相對應之時序參數；以及如果該目前狀態是一第二狀態或一第三狀態，則依據一第二延遲時間來執行該外部指令訊號，其中該第二延遲時間大於該第一延遲時間，其中當該目前狀態是該第二狀態時，該偽靜態隨機存取記憶體正在執行該特定運作，或已經完成該特定運作但尚未符合該相對應之時序參數；其中當該目前狀態是該第三狀態時，該偽靜態隨機存取記憶體正在執行該特定運作，或已經完成該特定運作但尚未符合該相對應之時序參數後，依據一內部刷新訊號需要執行一刷新動作。
  2. 如請求項1所述之方法，其另包含：該偽靜態隨機存取記憶體依據該內部刷新訊號來週期性 地執行該刷新運作；以及若在依據該內部刷新訊號需執行該刷新運作時收到該外部指令訊號，則中斷該內部刷新訊號。
  3. 如請求項1所述之方法，其中該外部指令訊號係相關於一非同步讀取(asynchronous read)運作。
  4. 如請求項1所述之方法，其中該特定運作係包含一讀(read)運作、一寫(write)運作、該自我刷新(self-refresh)運作，或一預充電(precharge)運作。
  5. 如請求項1所述之方法，其中該時序參數係包含一主動至預充電延遲(active to precharge delay)、一寫入恢復時間(write recovery time)、一列周期時間(row cycle time)，或一列位址至行位址延遲(row address to column address delay)。
  6. 如請求項1所述之方法，其中該偽靜態隨機存取記憶體係依據一中央時脈訊號來運作，該第一延遲時間係為該中央時脈訊號之一個週期，而該第二延遲時間係為該中央時脈訊號之兩個週期。
  7. 一種可自動調整延遲時間之記憶裝置，其包含： 一偽靜態隨機存取記憶體，用來依據一外部指令訊號來運作；一執行狀態偵測器，用來在收到該外部指令訊號時，判斷該偽靜態隨機存取記憶體之一目前狀態，其中當該目前狀態是該第一狀態時，該偽靜態隨機存取記憶體並未執行一特定運作，或已經完成該特定運作且符合一相對應之時序參數；當該目前狀態是該第二狀態時，該偽靜態隨機存取記憶體正在執行該特定運作，或已經完成該特定運作但尚未符合該相對應之時序參數；當該目前狀態是該第三狀態時，該偽靜態隨機存取記憶體正在執行該特定運作，或已經完成該特定運作但尚未符合該相對應之時序參數後，依據一內部刷新訊號需要執行一刷新動作；以及一延遲控制器，其依據該目前狀態來設定該偽靜態隨機存取記憶體之一延遲時間，其中當該目前狀態是該第一狀態時，該延遲控制器控制該偽靜態隨機存取記憶體依據一第一延遲時間來執行該外部指令訊號，以及當該目前狀態是該第二狀態或該第三狀態時，該延遲控制器控制該偽靜態隨機存取記憶體依據一第二延遲時間來執行該外部指令訊號。
  8. 如請求項7所述之記憶裝置，其中該外部指令訊號係相 關於一非同步讀取運作。
  9. 如請求項7所述之記憶裝置，其中該特定運作係包含一讀運作、一寫運作、該自我刷新運作，或一預充電運作。
  10. 如請求項7所述之記憶裝置，其中該時序參數係包含一主動至預充電延遲、一寫入恢復時間、一列周期時間、一列位址至行位址延遲。
  11. 如請求項7所述之記憶裝置，其中該偽靜態隨機存取記憶體另依據一中央時脈訊號來運作，該第一延遲時間係為該中央時脈訊號之一個週期，而該第二延遲時間係為該中央時脈訊號之兩個週期。
  12. 如請求項7所述之記憶裝置，其另包含一自我刷新控制器，用來：提供該內部刷新訊號以使該偽靜態隨機存取記憶體依此週期性地執行該自我刷新運作；以及在收到該外部指令訊號時，若該執行狀態偵測器判斷依據該內部刷新訊號需執行該自我刷新運作，則該自我刷新控制器中斷該內部刷新訊號。
TW101128970A 2012-08-10 2012-08-10 偽靜態隨機存取記憶體之運作方法及相關記憶裝置 TWI498890B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101128970A TWI498890B (zh) 2012-08-10 2012-08-10 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
CN201210366232.XA CN103000223B (zh) 2012-08-10 2012-09-27 伪静态随机存取记忆体的运作方法及相关记忆装置
US13/772,342 US8917568B2 (en) 2012-08-10 2013-02-21 Method of operating PSRAM and related memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101128970A TWI498890B (zh) 2012-08-10 2012-08-10 偽靜態隨機存取記憶體之運作方法及相關記憶裝置

Publications (2)

Publication Number Publication Date
TW201407610A TW201407610A (zh) 2014-02-16
TWI498890B true TWI498890B (zh) 2015-09-01

Family

ID=47928694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128970A TWI498890B (zh) 2012-08-10 2012-08-10 偽靜態隨機存取記憶體之運作方法及相關記憶裝置

Country Status (3)

Country Link
US (1) US8917568B2 (zh)
CN (1) CN103000223B (zh)
TW (1) TWI498890B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767267B (zh) * 2020-07-03 2022-06-11 華邦電子股份有限公司 記憶體控制器
TWI777847B (zh) * 2021-11-08 2022-09-11 華邦電子股份有限公司 虛擬靜態隨機存取記憶體

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236042B2 (en) 2016-10-28 2019-03-19 Integrated Silicon Solution, Inc. Clocked commands timing adjustments method in synchronous semiconductor integrated circuits
US10068626B2 (en) 2016-10-28 2018-09-04 Integrated Silicon Solution, Inc. Clocked commands timing adjustments in synchronous semiconductor integrated circuits
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
JP6476325B1 (ja) * 2018-02-01 2019-02-27 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 擬似ｓｒａｍ及びその制御方法
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
JP6751460B1 (ja) 2019-05-30 2020-09-02 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 疑似スタティックランダムアクセスメモリ及びそのデータ書き込み方法
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
KR20210041158A (ko) 2019-10-04 2021-04-15 삼성전자주식회사 기입 오류가 발생한 데이터를 복구하는 메모리 시스템 및 호스트의 동작 방법
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11783883B2 (en) 2020-08-31 2023-10-10 Micron Technology, Inc. Burst mode for self-refresh
US11922061B2 (en) * 2020-08-31 2024-03-05 Micron Technology, Inc. Adaptive memory refresh control
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11783885B2 (en) 2020-10-30 2023-10-10 Micron Technology, Inc. Interactive memory self-refresh control
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809233A (en) * 1986-12-19 1989-02-28 Fujitsu Limited Pseudo-static memory device having internal self-refresh circuit
US5206830A (en) * 1988-07-06 1993-04-27 Kabushiki Kaisha Toshiba Refresh control circuit of pseudo static random access memory and pseudo static random access memory apparatus
US6977865B2 (en) * 2004-04-20 2005-12-20 Hynix Semiconductor Inc. Method and circuit for controlling operation mode of PSRAM
US7120085B2 (en) * 2004-04-13 2006-10-10 Hynix Semiconductor Inc. Pseudo SRAM having combined synchronous and asynchronous mode register set
US7301842B2 (en) * 2005-06-30 2007-11-27 Hynix Semiconductor Inc. Synchronous pseudo static random access memory
US7327631B2 (en) * 2003-02-13 2008-02-05 Samsung Electronics Co., Ltd. Semiconductor memory device and method of operating semiconductor memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100409365C (zh) * 2003-12-05 2008-08-06 晶豪科技股份有限公司 伪静态随机存取存储器的数据刷新方法
CN102024492B (zh) * 2009-09-23 2012-10-03 北京兆易创新科技有限公司 伪静态存储器及其写操作与刷新操作的控制方法
CN102237128A (zh) * 2010-04-22 2011-11-09 复旦大学 一种刷新操作方法以及基于该刷新操作方法的psram
CN101894584B (zh) * 2010-06-12 2013-01-16 苏州国芯科技有限公司 一种动态随机存储器读写模式信号时序参数的实现方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809233A (en) * 1986-12-19 1989-02-28 Fujitsu Limited Pseudo-static memory device having internal self-refresh circuit
US5206830A (en) * 1988-07-06 1993-04-27 Kabushiki Kaisha Toshiba Refresh control circuit of pseudo static random access memory and pseudo static random access memory apparatus
US7327631B2 (en) * 2003-02-13 2008-02-05 Samsung Electronics Co., Ltd. Semiconductor memory device and method of operating semiconductor memory device
US7120085B2 (en) * 2004-04-13 2006-10-10 Hynix Semiconductor Inc. Pseudo SRAM having combined synchronous and asynchronous mode register set
US6977865B2 (en) * 2004-04-20 2005-12-20 Hynix Semiconductor Inc. Method and circuit for controlling operation mode of PSRAM
US7301842B2 (en) * 2005-06-30 2007-11-27 Hynix Semiconductor Inc. Synchronous pseudo static random access memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767267B (zh) * 2020-07-03 2022-06-11 華邦電子股份有限公司 記憶體控制器
TWI777847B (zh) * 2021-11-08 2022-09-11 華邦電子股份有限公司 虛擬靜態隨機存取記憶體

Also Published As

Publication number Publication date
US20140043888A1 (en) 2014-02-13
CN103000223B (zh) 2016-03-16
US8917568B2 (en) 2014-12-23
CN103000223A (zh) 2013-03-27
TW201407610A (zh) 2014-02-16

Similar Documents

Publication Publication Date Title
TWI498890B (zh) 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
KR102408867B1 (ko) 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
JP5952771B2 (ja) メモリ装置及びメモリコントローラ並びにメモリシステム
TW201911308A (zh) 用於預充電及刷新控制之方法及裝置
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
US9361967B2 (en) Semiconductor memory device
US9767882B2 (en) Method of refreshing memory device
KR100899517B1 (ko) 반도체 기억 장치
JP2002184174A (ja) 半導体記憶装置
US7894290B2 (en) Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation
JP4518563B2 (ja) 半導体記憶装置
US9015389B2 (en) Volatile memory device and memory controller
TWI582580B (zh) 記憶體儲存裝置及其操作方法
KR20170102709A (ko) 리프레쉬 제어 장치
JP4934118B2 (ja) 半導体記憶装置
JP2008034082A (ja) 非同期式半導体記憶装置
KR102165736B1 (ko) 반도체 메모리 장치 및 그 동작방법
US7573772B2 (en) Semiconductor memory device and self-refresh method therefor
US20180293189A1 (en) Memory manager for autonomous memory device
JP5676169B2 (ja) フラッシュｒｏｍエミュレータおよびデータ制御方法
US9583172B1 (en) Self-refresh control device
TWI428916B (zh) 虛擬靜態隨機存取記憶體的控制器及其控制方法
JP2002269981A (ja) 半導体メモリ装置
JP2009289305A (ja) 半導体メモリ、半導体メモリのデータ読み出し方法およびメモリ制御システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees