CN112106138B - 用于行锤击刷新采样的纯时间自适应采样的设备和方法 - Google Patents

用于行锤击刷新采样的纯时间自适应采样的设备和方法 Download PDF

Info

Publication number
CN112106138B
CN112106138B CN201880092561.5A CN201880092561A CN112106138B CN 112106138 B CN112106138 B CN 112106138B CN 201880092561 A CN201880092561 A CN 201880092561A CN 112106138 B CN112106138 B CN 112106138B
Authority
CN
China
Prior art keywords
signal
period
time
counter
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880092561.5A
Other languages
English (en)
Other versions
CN112106138A (zh
Inventor
吴俊�
潘栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112106138A publication Critical patent/CN112106138A/zh
Application granted granted Critical
Publication of CN112106138B publication Critical patent/CN112106138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

用于RHR刷新的纯时间自适应采样的设备和方法。一种示例设备包含：存储器组，所述存储器组包括各自与相应行地址相关联的多个行；以及采样定时发生器电路，所述采样定时发生器电路被配置成提供具有多个脉冲的定时信号。所述多个脉冲中的每个脉冲被配置成发起对与所述多个行中的行相关联的相应行地址的采样，以检测行锤击攻击。所述采样定时发生器电路包含第一电路系统并且包含第二电路系统，所述第一电路系统被配置成在第一时间段期间提供所述多个脉冲中的第一脉冲子集，所述第二电路系统被配置成发起在所述第一时间段之后的第二时间段期间提供所述多个脉冲中的第二脉冲子集。

Description

用于行锤击刷新采样的纯时间自适应采样的设备和方法
背景技术
半导体存储器要求高数据可靠性、高速存储器存取和减小芯片尺寸。作为典型的半导体存储器装置的动态随机存取存储器(DRAM)通过单元电容器中积累的电荷来存储信息，并且因此，除非定期执行刷新操作，否则信息将丢失。由于行锤击效应和/或Ras-Clobber效应，信息可能由于位错误而进一步丢失。在任何一种情况下，这种位错误都可能发生在一或多个存储器单元上，每个存储器单元耦接到非所选字线，所述非所选字线邻近于经受行锤击(指示所选字线被连续多次驱动到有效电平)或Ras-Clobber(指示所选字线在相当长的时段内连续被驱动到有效电平)的所选字线。因此，在丢失存储在其中的信息之前，需要刷新耦接到这种非所选字线的存储器单元。另一方面，指示刷新操作的自动刷新(AREF)命令是从控制DRAM的控制装置(如存储器控制器)定期发出的。在所有字线在一个刷新周期(例如，64毫秒)内一定被刷新一次的频率下，从控制装置提供AREF命令。然而，根据AREF命令的刷新地址由DRAM中提供的刷新计数器确定。因此，响应于AREF命令的刷新操作可能无法防止由于行锤击效应和/或Ras-Clobber效应而引起的位错误。因此，执行窃取刷新以执行行锤击刷新(RHR)操作，其中响应于AREF命令的刷新操作中的一些刷新操作从其中被窃取，并且然后分配给RHR操作以刷新耦接到邻近于经受行锤击和/或Ras-Clobber的所选字线的非所选字线的存储器单元。
动态控制窃取刷新的一种方法是通过随机化采样定时来对行地址进行基于时间的随机采样。然而，如果RHR操作之间的时间过长，则使用随机采样的一些实施方案可能会具有不进行采样的时段。
发明内容
本文描述了示例设备。一种示例设备可以包含：存储器组，所述存储器组包括各自与相应行地址相关联的多个行；以及采样定时发生器电路，所述采样定时发生器电路被配置成提供具有多个脉冲的定时信号。所述多个脉冲中的每个脉冲被配置成发起对与所述多个行中的行相关联的相应行地址的采样，以检测行锤击攻击。所述采样定时发生器电路包含第一电路系统并且包含第二电路系统，所述第一电路系统被配置成在第一时间段期间提供所述多个脉冲中的第一脉冲子集，所述第二电路系统被配置成发起在所述第一时间段之后的第二时间段期间提供所述多个脉冲中的第二脉冲子集。
另一种示例方法可以包含多个存储器组。所述多个存储器组中的每个存储器组包含被配置成存储中断刷新的地址的锁存器。所述示例设备可以进一步包含采样定时发生器电路，所述采样定时发生器电路被配置成接收振荡信号。所述采样定时发生器电路包括第一电路系统，所述第一电路系统被配置成在第一时间段期间在触发信号上提供第一脉冲集合以对所述地址进行采样。所述采样定时发生器电路进一步包括第二电路系统，所述第二电路系统被配置成确定是否发起在第二时间段期间在所述触发信号上提供第二脉冲集合以对地址进行采样。所述第一时间段和所述第二时间段是非重叠的时间段。
本文描述了示例方法。一种示例方法可以包含：在行锤击刷新间隔的第一时间段期间，在来自采样定时发生器电路的定时信号上提供第一脉冲子集，以触发对与存储器组的多个行中的行相关联的相应行地址的采样；以及发起在所述第一时间段之后的所述行锤击刷新间隔的第二时间段期间在所述定时信号上提供第二脉冲子集。
附图说明
图1描绘了根据本公开的实施例的半导体装置的框图。
图2A描绘了根据本公开的实施例的采样电路的电路图。
图2B描绘了根据本公开的实施例的图2A的采样电路中的信号的定时图。
图3A和3B描绘了根据本公开的实施例的采样定时发生器电路和RHR自动刷新振荡器电路的示意图。
图4描绘了根据本公开的实施例的与采样定时发生器电路的操作相关联的示范性定时图。
图5A和5B描绘了根据本公开的一些实施例的与采样定时发生器电路的操作相关联的示范性定时图。
具体实施方式
下面将参考附图详细地解释本公开的各个实施例。以下详细描述参考了附图，附图通过说明的方式示出了本公开的具体方面和实施例。这些实例被足够详细地描述以使得本领域技术人员能够实践本公开的各个实施例。在不脱离本公开的范围的情况下，可以利用其它实施例，并且可以进行结构、逻辑和电气改变。本文所公开的各个实施例不必相互排斥，因为一些已公开的实施例可以与一或多个其它已公开的实施例组合以形成新的实施例。
图1是根据本公开的实施例的半导体装置100的框图。根据本公开的实施例，半导体装置100可以包含多个存储器组150和采样定时发生器电路120，以及与多个对应的存储器组150相关联的多个采样电路160。半导体装置100可以是集成到单个半导体芯片中的半导体存储器，例如，LPDDR4 SDRAM。半导体装置100可以进一步包含存储器接口电路190(例如，DRAM接口)、行锤击刷新(RHR)状态控制电路130、采样定时发生器电路120、RHR自动刷新振荡器电路140和测试模式(TM)块110。例如，存储器接口电路190可以是可以接收和发射时钟信号、命令信号、地址信号和数据信号等的DRAM接口。
TM块110可以提供窃取速率控制信号tmfzRHR以便调整窃取率。窃取速率是RHR进入测试模式的速率。RHR自动刷新振荡器电路140可以至少部分地响应于窃取速率控制信号tmfzRHR来控制分频RHR振荡信号(RHROsc)的频率(周期)。RHROsc信号可以用作用于发信号通知内部周期的时钟信号。行锤击刷新(RHR)状态控制电路130可以基于每个自动刷新(AREF)命令来提供指令信号StealSlot，所述指令信号StealSlot是用于执行窃取刷新(或RHR)操作而不是正常刷新的指令信号。例如，RHR状态控制电路130可以接收窃取速率控制信号tmfzRHR和RXCNT信号，并且可以提供用于执行窃取刷新(或RHR)而不是正常刷新的指令信号StealSlot。RXCNT信号是从自动刷新(AREF)命令获得的时钟信号，并且RXCNT信号被提供给存储器接口电路190中的刷新计数器(CBR计数器)190b和RHR状态控制电路130。
可以为图1中的多个存储器组150共同提供采样定时发生器电路120。采样定时发生器电路120可以从RHR状态控制电路130接收指令信号StealSlot，并且可以进一步从用于自动刷新的RHR自动刷新振荡器电路140接收分频RHR振荡信号(RHROsc)。采样定时发生器电路120可以在随机定时向多个存储器组15(例如，组0、...、组7)中的每个存储器组的每个采样电路160提供用于采样的触发信号(ArmSample)。ArmSample信号可以通过ArmSample信号的激活频率的随机化和RHR执行的间隔(例如，每次提供自动刷新命令)与分频RHR振荡信号(RhrOsc)的间隔(例如，周期)之间的差的随机化来随机化。由于RHR间隔长度可以是随机的，其中一些定时间隔明显大于其它定时间隔，因此一些常规电路系统可能会在RHR间隔期间具有不进行采样的时段，这可能会在这些扩展的RHR间隔期间构成行锤击攻击风险。为了减轻这些无采样时间段的影响，采样定时发生器电路120可以包含被配置成发起在较长的RHR间隔期间触发随机化采样的电路系统。所述电路系统划定定时时段，从初始时间段PHASE0到最后时间段PHASE4。定时阶段PHASE0-PHASE3中的每个定时阶段的持续时间可以基于预设的最大计数器值。最后时间段PHASE4可以持续到RHR间隔结束。应当理解，在不背离本公开的范围的情况下，可以包含更多或更少的时间段。所述电路系统可以利用随机计数值来随机地发起在PHASE1到PHASE4时间段期间的采样事件。此随机化采样可以在扩展的RHR间隔期间提供采样覆盖，这比具有采样间隙的当前基于时间的解决方案有所改善。
采样电路160可以响应于ArmSample信号并且进一步响应于在接收到预充电命令时生成的下一个PrePulse信号来提供采样信号(Sample)。多个存储器组150(例如，组0、...、组7)中的每个存储器组的锁存器和计算器180(例如，锁存器、触发器等)可以捕获(例如，锁存)地址总线上的响应于采样信号(Sample)的行(X)地址。地址总线上的行地址用于存取设置在多个存储器组150(例如，组0、...、组7)中的每个存储器组中的存储器阵列(未示出)。锁存器和计算器180可以进一步计算所锁存行地址的邻近地址，并且可以提供邻近地址作为RHR刷新地址。
复用器MUX 170可以是可以用作刷新电路的开关，所述刷新电路被配置成执行窃取刷新操作以刷新由RHR刷新地址指定的存储器单元。复用器MUX 170可以响应于从Rfsh信号生成的RHR信号，从锁存器和计算器180接收邻近地址，并且从地址总线接收行地址，并且提供邻近地址和行地址中的任一个。Rfsh信号可以在接收到自动刷新(AREF)命令时生成。在RHR操作中，复用器MUX 170可以响应于处于活动状态的RHR信号来提供邻近地址。复用器MUX 170可以响应于处于非活动状态的RHR信号来提供行地址。因此，最近捕获的行地址或邻近地址成为提供给对应存储器组中的存储器阵列的有效地址。
到复用器MUX 170的行地址可以由接口电路190的复用器MUX 190c提供。复用器MUX 190c可以接收与通过地址总线供应给存储器接口190的用于数据读取或写入的活动命令相关联的存取行地址。复用器MUX 190c可以进一步从刷新计数器(CBR计数器)190b接收刷新地址。CBR计数器190b可以通过逻辑与(AND)电路190a接收RXCNT信号的逻辑与信号和用于RHR执行的指令信号StealSlot的反相信号。在从Rfsh信号生成RHR信号时，当RHR状态控制电路130基本上同时提供用于RHR执行的指令信号StealSlot时，刷新计数器(CBR计数器)190b可以停止。复用器MUX 190c可以响应于自动刷新(AREF)命令(处于活动状态的Rfsh信号)从刷新计数器(CBR计数器)190b提供刷新地址。复用器MUX 190c可以进一步响应于读取或写入命令来提供行(X)地址。因此，复用器MUX 190c可以向耦接到复用器MUX 170的每个存储器组的地址总线提供刷新地址或行(X)地址。
图2A描绘了根据本公开的实施例的采样电路200的电路图。采样电路200可以是图1中的采样电路160。采样电路200可以包含锁存器电路210和与非电路(NAND)220。例如，锁存器电路210可以是触发器，所述触发器可以在时钟输入处从采样定时发生器电路120接收用于采样的触发信号(ArmSample)，并且可以在数据输入处接收正功率电势(Vdd，逻辑高电平)，并且将所锁存ArmSample信号作为启用信号提供给与非电路220。与非电路220可以接收对于多个存储器组中的一个组可以是活动的PrePulse信号。如果与接收的PrePulse信号有关的组是活动的，则与非电路220可以在反相器230处进行反相之后提供所锁存ArmSample信号作为采样信号(Sample)。锁存器电路210可以通过对与非电路220的输出信号进行反相来复位，其中具有来自延迟电路240的延迟。
图2B描绘了根据本公开的实施例的图2A的采样电路中的信号的定时图。响应于ActPulse信号的脉冲，提供了ArmSample信号上的脉冲。锁存器电路210可以响应于ArmSample信号的脉冲而提供处于活动状态的启用信号。当启用能信号处于活动状态时，与非电路220可以响应于PrePulse信号的脉冲而在Sample信号上提供脉冲。
图3A和3B包含根据本公开的实施例的采样定时发生器电路300和RHR自动刷新振荡器电路301的示意图。例如，采样定时发生器电路300可以用作图1的采样定时发生器电路120，并且RHR自动刷新振荡器电路301可以在图1的RHR自动刷新振荡器电路140中实施。
RHR自动刷新振荡器电路301可以包含：被配置成提供振荡信号的自动刷新振荡器302；以及被配置成将振荡信号除以X值以生成RHROsc信号的时钟分频器304，其中X为正整数值。
采样定时发生器电路300可以包含间隔电路310、采样触发电路315、次级计数器电路316、计数器复位电路350和随机化计数器电路380。间隔电路310可以包含与非门311、或(OR)门312和反相器313。与非门311被配置成接收窃取时隙信号和刷新信号，并且基于窃取时隙信号和刷新信号在输出处提供反相的RHRF信号。反相器313被配置成将RHRF信号反相以提供RHR信号，所述RHR信号可以指示活动的RHR操作。或门312被配置成接收M计数器复位信号MRST和RHRF信号并且基于MRST和RHRF信号提供N计数器时钟锁存信号NLATCLK。
采样触发电路315包含被配置成基于RHROsc信号和RHR信号提供ArmSample信号的电路系统。采样触发电路315包含耦接到锁存器330的N计数器320。N计数器320可以是自由运行计数器，所述自由运行计数器被配置成响应于RHROsc信号而从0到NMAX信号的值-1进行计数。在一些实例中，N计数器320是四位计数器。在一些实例中，NMAX信号可以被设置为9。N计数器320将N<3:0>计数值提供给锁存器330。响应于来自间隔电路310的NLATCLK信号，锁存器330可以锁存N<3:0>计数的值作为NLAT<3:0>计数值。当N<3:0>计数值等于NMAX值时，可以置位N计数器复位信号NRST。
采样触发电路315可以进一步包含M计数器360，所述M计数器被配置成响应于ArmSample信号而切换以提供M<3:0>计数值。在比较器370处比较NLAT<3:0>和M<3:0>计数值以提供反向匹配信号MATCHF(例如，当NLAT<3:0>和M<3:0>计数值不匹配时，MATCHF信号为高)。与门372被配置成接收MATCHF信号和RHROsc信号以及通过反相器371的延迟的RHROsc信号。与门372的输出与ARM2信号一起被提供给或门373，并且或门373被配置成当置位与门372的输出或ARM2信号中的任意一个时，将控制信号提供给脉冲发生器374。
次级计数器电路316包含P1计数器317、P2计数器318和触发器319。P1计数器317可以包含自由运行计数器，所述自由运行计数器响应于RHROsc信号而连续地从0到NMAX值-1进行计数，并且当P1计数器317的计数值等于NMAX值-1时，在P计数器时钟信号PCLK上提供脉冲。P2计数器318也是自由运行计数器，所述自由运行计数器响应于PCLK信号来计数，以在输出处提供P2<2:0>计数值。P1计数器317和P2计数器318可以被配置成由来自间隔电路310的RHR信号复位。在一些实例中，P1计数器317是四位计数器，并且P2计数器318是三位计数器。触发器319被配置成响应于P2<2>位值切换为高而将PHASE4信号设置为高值。
随机化计数器电路380是随机化两位计数器电路。随机化计数器电路380包含Q计数器381、Q计数器382和锁存器383。Q计数器381被配置成响应于RHROsc信号、激活信号ACT或Refresh信号之一来切换Q<0>值。Q计数器382被配置成响应于RHROscF信号、ACT信号或Refresh信号之一来切换Q<1>位值。锁存器383被配置成响应于NRST信号(例如，当N<3:0>计数值等于NMAX值-1时)而锁存Q<1:0>计数值。
计数器复位电路350包含被配置成响应于PHASE4信号的值以及P2<1>和P2<0>位值而分别提供PHASE1、PHASE2、PHASE3信号的与门392、与门393、与门394。例如，与门392被配置成在PHASE4信号和P2<1>位未被置位并且P2<0>位被置位时置位PHASE1信号。与门393被配置成在PHASE4信号和P2<0>位未被置位并且P2<1>位被置位时置位PHASE2信号。与门394被配置成在PHASE4信号未被置位并且P2<1>和P2<0>位被置位时置位PHASE3信号。如果PHASE1、PHASE2、PHASE3和PHASE4信号全都未被置位，则采样定时发生器电路300处于初始阶段(例如，PHASE0)。
计数器复位电路350进一步包含与门395，所述与门被配置成在PHASE4、NRST信号和QLAT<1:0>计数值的位全都被置位时置位ARM2信号。或门399被配置成在满足三个条件之一时置位MRST信号。首先，或门399被配置成在RHR信号被置位时(例如，指示RHR事件)置位MRST信号。其次，或门399被配置成当PHASE4和ARM2信号被置位时(例如，通过与门397)置位MRST信号。最后，或门399被配置成在PCLK信号和QLAT<0>位被置位并且PHASE1、PHASE2或PHASE3信号中的任何一个信号被置位(例如，通过或门396)时通过与门398置位MRST信号。
在操作中，RHR自动刷新振荡器电路301被配置成提供RHROsc信号，所述RHROsc信号是充当N计数器320、Q计数器381和Q计数器382的计数器时钟的振荡信号。采样定时发生器电路300被配置成通过ArmSample信号触发采样事件。RHR事件之间的定时(例如，由RHR信号的连续脉冲定义的RHR间隔)可以是随机的，其中一些定时间隙明显大于其它定时间隙。可以基于RHROsc信号的时钟周期计数来预期定时，并且可以将NMAX信号设置为略大于预期RHR事件间隙的值。在RHR间隔的此第一或初始时间段期间，第一电路系统(例如，N计数器320、锁存器330和M计数器360)可以在此0到NMAX采样时间段期间执行采样操作。然而，当RHR间隔长于预期的最大值时，常规的基于定时的RHR电路系统可能会具有其中ArmSample信号不会触发任何采样的间隙。在这些扩展的RHR间隔期间，这可能会构成行锤击攻击风险。为了减轻这些无采样时间段的影响，采样定时发生器电路300可以实施第二电路系统(例如，或门312、次级计数器电路316、计数器复位电路350和随机化计数器电路380)，所述第二电路系统被配置成发起由第一电路系统在较长的RHR间隔期间触发随机化采样。第二电路系统划定定时阶段，从初始时间段PHASE0(例如，当P2<2:0>计数值等于0时)直到PHASE4(例如，当PHASE4信号被置位时(例如，通过触发器319))。定时阶段PHASE0-PHASE3中的每个定时阶段可以具有RHROsc信号的NMAX振荡的持续时间。PHASE4时间段可以持续到RHR间隔结束。第二电路系统可以利用随机QLAT<1:0>计数值来随机地发起由第一电路系统进行的采样事件。
在RHR间隔的初始阶段或时间段(例如，PHASE0)期间，N计数器320响应于RHROsc信号而重复地从0到NMAX值-1进行计数。锁存器330响应于NLATCLK信号锁存N<3:0>计数值以提供NLAT<3:0>计数值。NLATCLK信号由MRST信号或RHRF信号置位。在阶段PHASE1-PHASE4中的一个阶段期间，MRST信号由计数器复位电路350响应于RHR信号(例如，指示新的RHR间隔的发起)或以随机化方式(例如，基于随机化QLAT<1:0>位的值)来置位。将NLAT<3:0>计数值与M计数器360的M<3:0>计数值进行比较。当NLAT<3:0>计数值和M<3:0>计数值不匹配时，置位MATCHF信号。当MATCHF信号被置位时，与门372响应于通过反相器371的RHROsc信号提供脉冲输出，这使得脉冲发生器374在ArmSample信号上提供脉冲。M计数器360响应于ArmSample信号的脉冲来递增M<3:0>计数。当NLAT<3:0>计数值与M<3:0>计数值之间存在匹配时，将MATCHF信号设置为低。响应于MATCHF信号转变为低，与门372提供连续的低输出，并且作为响应，脉冲发生器374不再在ArmSample信号上提供脉冲。如果仅在RHR间隔开始时通过RHR信号复位N计数器320和M计数器360，则在超过NMAX RHROsc振荡的长RHR间隔期间，采样触发电路315将停止通过ArmSample信号触发采样事件。
为了减轻较长的RHR间隔期间的这种无采样时段，次级计数器电路316的P1计数器317和P2计数器318可以提供用于跟踪从PHASE0(例如，当P2<2:0>计数值为0)直到PHASE4(例如，响应于P2<2>位被置位而通过触发器319置位)的不同阶段时间段的次级计数器电路系统。与门392、与门393和与门394可以基于PHASE4信号并基于P2<1:0>计数值的值来置位PHASE1、PHASE2和PHASE3信号。例如，与门392被配置成在PHASE4信号和P2<1>位未被置位并且P2<0>位被置位时置位PHASE1信号。与门393被配置成在PHASE4信号和P2<0>位未被置位并且P2<1>位被置位时置位PHASE2信号。与门394被配置成在PHASE4信号未被置位并且P2<1>和P2<0>位被置位时置位PHASE3信号。如果PHASE1-PHASE4信号全都未被置位，则采样触发电路315在初始时间段PHASE0中操作。响应于RHR事件(例如，RHR信号被置位)，P1计数器317和P2计数器318被复位，这可以将采样定时发生器电路300的电路系统移回到初始阶段PHASE0。
由随机化计数器电路380提供的QLAT<1:0>位可以在PHASE1-PHASE4的时间段期间通过ArmSample信号(例如，通过PHASE4的与门395以及通过PHASE1、PHASE2和PHASE3的或门396和与门398)提供随机化元素以发起新的采样事件。也就是说，当QLAT<1:0>位都被置位时，可以响应于NRST信号的脉冲而在PHASE4时间段期间置位ARM2信号。当QLAT<0>位被置位时，响应于PCLK信号上的脉冲，可以将MRST信号置位成在PHASE1到PHASE3时间段中的任何时间段期间复位锁存器330和M计数器360计数器。
一起，采样定时发生器电路300的电路系统为长RHR间隔提供采样覆盖，这与没有针对较长RHR间隔的采样覆盖的电路系统相比，使得装置不容易受到行锤击攻击。应当理解，在不脱离本公开的范围的情况下，随机化计数器中的位数可以与所示出的不同。例如，分别对N计数器320、锁存器330、M计数器360和P2计数器318的值进行计数的N<3:0>(例如，四个位)、NLAT<3:0>(例如，四个位)、M<3:0>(例如，四个位)、P2<2:0>(例如，三个位)可以包含比所示出的位数更多或更少的位数。另外，实施方案可以包含QLAT<1:0>的多于两个随机位。250的逻辑可以使用QLAT<1:0>位的不同组合来置位MRST信号。例如，与门398可以被配置成接收QLAT<1>位，而不是QLAT<0>位。进一步地，与门395可以被配置成接收QLAT<1:0>位中的至少一个位的反相值。
图4描绘了根据本公开的实施例的与采样定时发生器电路的操作相关联的示范性定时图400。定时图400可以展示图1的采样定时发生器电路120和/或图3A和3B的采样定时发生器电路300的操作。QLAT<1:0>位是可以对应于图3A的随机化计数器电路380的QLAT<1:0>位的随机信号。NRST信号可以对应于图3A的采样触发电路315的NRST信号。PCLK信号可以对应于图3A的次级计数器电路316的PCLK。MRST信号可以对应于图3A和3B的间隔电路310、采样触发电路315和计数器复位电路350的MRST信号。ARM2信号可以对应于图3A和3B的采样触发电路315和计数器复位电路350的ARM2信号。NLAT<3:0>可以对应于图3A的采样触发电路315的NLAT<3:0>计数值。ArmSample信号可以对应于图1的采样定时发生器电路120的ArmSample和/或3A的采样触发电路315的ArmSample信号。
因为NRST和PCLK信号两者都是从由RHROsc信号的振荡控制的计数器(例如，分别为图3A的N计数器320和P1计数器317)生成的并且两者都从0到NMAX值-1进行计数，所以那些信号上的脉冲之间的时间段相同。脉冲的定时可能不同，因为P1计数器通过RHR信号复位，并且N计数器从不复位。
在PHASE0时间段期间，响应于MRST信号上的脉冲，锁存器(例如，图3A的锁存器330)可以锁存NLAT<3:0>计数值的新值(例如，MRST信号脉冲通过图3A的或门312置位NLATCLK信号)，并且M计数器(例如，图3A的M计数器360)被复位。在此实例中，NLAT<3:0>计数值被设置为3(b0011)。因为M计数器已初始化为0，所以NLAT<3:0>计数值与M<3:0>计数值不匹配。响应于NLAT<3:0>计数值与M<3:0>计数值不匹配，置位MATCHF信号。响应于MATCHF信号被置位，使ArmSample信号以等于RHROsc信号的频率的频率脉动(例如，通过与门372)。在ArmSample信号的每个脉冲中，M<3:0>计数值都会递增。在3个脉冲之后(例如，因为NLAT<3:0>计数值被设置为3)，M<3:0>计数值与NLAT<3:0>计数值匹配，并且作为响应，MATCHF信号被设置为低。响应于MATCHF信号被设置为低，ArmSample信号上的脉冲停止(例如，通过与门372)。采样定时发生器电路可以保持这种状态，直到通过MRST信号将M计数器复位为止。响应于NRST信号上的脉冲，新的QLAT<1:0>计数值2(b10)被锁存(例如，经由图3A的锁存器383)。
采样定时发生器电路可以响应于PCLK信号(例如，响应于来自P2计数器318的P2<2:0>计数值到为1的值的递增)而转变到PHASE1。在PHASE1时间段期间，没有提供ArmSample信号脉冲，因为M计数器信号没有通过MRST信号复位(例如，MRST信号保持为低)。由于QLAT<0>位值低(例如，使用图3B的计数器复位电路350的或门396和与门398的逻辑)，因此MRST信号可以保持为低。响应于NRST信号上的脉冲，新的QLAT<1:0>计数值1(b01)被锁存(例如，经由图3A的锁存器383)。
采样定时发生器电路可以响应于PCLK信号(例如，响应于来自P2计数器318的P2<2:0>计数值到为2的值的递增)而转变到PHASE2。在PHASE2时间段期间，响应于QLAT<0>位被置位，可以在MRST信号上提供脉冲(例如，使用图3B的计数器复位电路350的或门396、与门398和或门399的逻辑)。响应于MRST信号上的脉冲，锁存器(例如，图3A的锁存器330)可以锁存NLAT<3:0>计数值的新值(例如，MRST信号脉冲通过图3A的或门312置位NLATCLK信号)，并且M计数器(例如，图3A的M计数器360)被复位。在此实例中，NLAT<3:0>计数值被设置为4(b0100)。因为M计数器已初始化为0，所以NLAT<3:0>计数值与M<3:0>计数值不匹配。响应于NLAT<3:0>与M<3:0>计数值不匹配，置位MATCHF信号。响应于MATCHF信号被置位，使ArmSample信号以等于RHROsc信号的频率的频率脉动(例如，通过与门372)。在ArmSample信号的每个脉冲中，M<3:0>计数都会递增。在4个脉冲之后(例如，因为NLAT<3:0>计数值被设置为4)，M<3:0>计数值与NLAT<3:0>计数值匹配，并且作为响应，MATCHF信号被设置为低。响应于MATCHF信号被设置为低，ArmSample信号上的脉冲停止(例如，通过与门372)。采样定时发生器电路可以保持这种状态，直到将M计数器复位为止。响应于NRST信号上的脉冲，新的QLAT<1:0>计数值0(b00)被锁存(例如，经由图3A的锁存器383)。
采样定时发生器电路可以响应于PCLK信号(例如，响应于来自P2计数器318的P2<2:0>计数值到为3的值的递增)而转变到PHASE3。在PHASE3时间段期间，没有提供ArmSample信号脉冲，因为M计数器信号没有通过MRST信号复位(例如，MRST信号保持为低)。由于QLAT<0>位值低(例如，使用图3B的计数器复位电路350的或门396和与门398的逻辑)，因此MRST信号可以保持为低。响应于NRST信号上的脉冲，新的QLAT<1:0>计数值0(b00)被锁存(例如，经由图3A的锁存器383)。
采样定时发生器电路可以响应于PCLK信号(例如，响应于来自P2计数器318的P2<2:0>计数值到为4的值的递增，以及响应于间隔电路310锁存PHASE4信号)而转变到PHASE4。PHASE4时间段可以持续直到RHR事件(例如，RHR信号被置位)。在PHASE4期间，当QLAT<1:0>值为3(b11)低时(例如，使用图3B的计数器复位电路350的与门395、与门397和或门399的逻辑)，MRST信号被置位。因此，尽管QLAT<1:0>信号的值为0(b00)，但不会生成ArmSample信号脉冲。响应于NRST信号上的脉冲，新的QLAT<1:0>计数值3(b11)被锁存(例如，经由图3A的锁存器383)。响应于QLAT<1:0>值为3(b11)，ARM2信号被置位(例如，使用图3B的与门395)。响应于ARM2信号被置位，ArmSample信号被切换(例如，使用图3A的或门373和脉冲发生器374)，这可能使M计数器递增。响应于M计数器的递增，MATCHF信号转变为高。进一步地，当ARM2信号被置位时，在PHASE4时使MRST信号脉动。响应于MRST信号上的脉冲，锁存器(例如，图3A的锁存器330)可以锁存NLAT<3:0>计数值的新值(例如，MRST信号脉冲通过图3A的或门312置位NLATCLK信号)，并且M计数器(例如，图3A的M计数器360)被复位。在此实例中，NLAT<3:0>计数值被设置为2(b0010)。因为M计数器已初始化为0，所以NLAT<3:0>计数值与M<3:0>计数值不匹配。响应于NLAT<3:0>与M<3:0>计数值不匹配，MATCHF信号保持置位。响应于MATCHF信号被置位，使ArmSample信号以等于RHROsc信号的频率的频率脉动(例如，通过与门372)。在ArmSample信号的每个脉冲中，M<3:0>计数都会递增。在2个脉冲之后(例如，因为NLAT<3:0>计数值被设置为2)，M<3:0>计数值与NLAT<3:0>计数值匹配，并且作为响应，MATCHF信号被设置为低。响应于MATCHF信号被设置为低，ArmSample信号上的脉冲停止(例如，通过与门372)。采样定时发生器电路可以保持这种状态，直到将M计数器复位为止。响应于NRST信号上的脉冲，新的QLAT<1:0>计数值0(b00)被锁存(例如，经由图3A的锁存器383)。
图5A和5B分别描绘了根据本公开的实施例的与采样定时发生器电路的操作相关联的示范性定时图500和501。定时图500可以展示图1的采样定时发生器电路120和/或图3A和3B的采样定时发生器电路300的操作。具体地，定时图500和501描绘了QLAT<1:0>的随机值对ArmSample信号是否触发采样事件的影响。QLAT<1:0>位是可以对应于图3A的随机化计数器电路380的QLAT<1:0>信号的随机信号。NRST信号可以对应于图3A的采样触发电路315的NRST信号。PCLK信号可以对应于图3A的次级计数器电路316的PCLK。MRST信号可以对应于图3A和3B的间隔电路310、采样触发电路315和计数器复位电路350的MRST信号。ARM2信号可以对应于图3A和3B的采样触发电路315和计数器复位电路350的ARM2信号。NLAT<3:0>可以对应于图3A的采样触发电路315的NLAT<3:0>计数值。ArmSample信号可以对应于图1的采样定时发生器电路120的ArmSample和/或3A的采样触发电路315的ArmSample信号。
因为NRST和PCLK信号两者都是从由RHROsc信号的振荡控制的计数器(例如，分别为图3A的N计数器320和P1计数器317)生成的并且两者都从0到NMAX值-1进行计数，所以那些信号上的脉冲之间的时间段相同。脉冲的定时可能不同，因为P1计数器通过RHR信号复位，并且N计数器从不复位。
参考定时图500和501两者，在PHASE0时间段期间，响应于MRST信号上的脉冲，锁存器(例如，图3A的锁存器330)可以锁存NLAT<3:0>计数值的新值(例如，MRST信号脉冲通过图3A的或门312置位NLATCLK信号)，并且M计数器(例如，图3A的M计数器360)被复位。在此实例中，NLAT<3:0>计数值被设置为3(b0011)。因为M计数器已初始化为0，所以NLAT<3:0>计数值与M<3:0>计数值不匹配。响应于NLAT<3:0>计数值与M<3:0>计数值不匹配，置位MATCHF信号。响应于MATCHF信号被置位，使ArmSample信号以等于RHROsc信号的频率的频率脉动(例如，通过与门372)。在ArmSample信号的每个脉冲中，M<3:0>计数值都会递增。在3个脉冲之后(例如，因为NLAT<3:0>计数值被设置为3)，M<3:0>计数值与NLAT<3:0>计数值匹配，并且作为响应，MATCHF信号被设置为低。响应于MATCHF信号被设置为低，ArmSample信号上的脉冲停止(例如，通过与门372)。采样定时发生器电路可以保持这种状态，直到通过MRST信号将M计数器复位为止。
对于定时图500，响应于NRST信号上的脉冲，新的QLAT<1:0>计数值2(b10)被锁存(例如，经由图3A的锁存器383)。对于定时图501，响应于NRST信号上的脉冲，新的QLAT<1:0>计数值1(b10)被锁存(例如，经由图3A的锁存器383)。因为QLAT<0>值用于确定在PHASE1到PHASE3期间是否置位MRST信号(例如，使用图3B的计数器复位电路350的与门398)，所以定时图500和501以不同的方式操作。
在定时图500中，采样定时发生器电路可以响应于PCLK信号(例如，响应于来自P2计数器318的P2<2:0>计数值到为1的值的递增)而转变到PHASE1。在PHASE1时间段期间，没有提供ArmSample信号脉冲，因为M计数器信号没有通过MRST信号复位(例如，MRST信号保持为低)。由于QLAT<0>位值低(例如，使用图3B的计数器复位电路350的或门396和与门398的逻辑)，因此MRST信号可以保持为低。
在定时图501中，响应于QLAT<0>位被置位，可以在MRST信号上提供脉冲(例如，使用图3B的计数器复位电路350的或门396、与门398和或门399的逻辑)。响应于MRST信号上的脉冲，锁存器(例如，图3A的锁存器330)可以锁存NLAT<3:0>计数值的新值(例如，MRST信号脉冲通过图3A的或门312置位NLATCLK信号)，并且M计数器(例如，图3A的M计数器360)被复位。在此实例中，NLAT<3:0>计数值被设置为2(b0010)。因为M计数器已初始化为0，所以NLAT<3:0>计数值与M<3:0>计数值不匹配。响应于NLAT<3:0>与M<3:0>计数值不匹配，置位MATCHF信号。响应于MATCHF信号被置位，使ArmSample信号以等于RHROsc信号的频率的频率脉动(例如，通过与门372)。在ArmSample信号的每个脉冲中，M<3:0>计数都会递增。在2个脉冲之后(例如，因为NLAT<3:0>计数值被设置为2)，M<3:0>计数值与NLAT<3:0>计数值匹配，并且作为响应，MATCHF信号被设置为低。响应于MATCHF信号被设置为低，ArmSample信号上的脉冲停止(例如，通过与门372)。采样定时发生器电路可以保持这种状态，直到将M计数器复位为止。
图4的定时图400以及图5A和5B相应的定时图500和501是示范性的。相对定时在不同的实施方案中可能不同，并且各种信号的锁存值可能与所描绘的不同。具体地，NLAT<3:0>和QLAT<1:0>计数值旨在基于其被锁存的时间是随机的。
在上文所描述的实施例中使用的信号逻辑电平、晶体管的类型、数据输入电路的类型仅是实例。然而，在其它实施例中，除了本公开具体描述的那些之外，可以在不脱离本公开的范围的情况下使用信号的逻辑电平、晶体管的类型、数据输入电路的类型的组合。
尽管已经公开了本公开的各种实施例，但是本领域技术人员将理解的是，本公开的范围超出了具体公开的实施例，延伸到其它替代性实施例和/或其用途以及其明显的修改和等效物。另外，在本公开的范围内的其它修改对本领域技术人员而言将是显而易见的。还设想了，可以对实施例的具体特征和方面进行各种组合或子组合并且所述组合或子组合仍然落入本公开的范围内。应理解，所公开的实施例的各个特征和方面可以相互组合或取代以形成本公开的替代性实施例。因此，其旨在使本公开中的至少一些的范围不应受到上文所描述的特定公开的实施例的限制。

Claims (20)

1.一种设备，其包括：
存储器组，所述存储器组包括各自与相应行地址相关联的多个行；以及
采样定时发生器电路，所述采样定时发生器电路被配置成提供具有多个脉冲的定时信号，其中所述多个脉冲中的每个脉冲被配置成发起对与所述多个行中的行相关联的相应行地址的采样，以检测行锤击攻击，其中所述采样定时发生器电路包含第一电路系统并且包含第二电路系统，所述第一电路系统被配置成在第一时间段期间提供所述多个脉冲中的第一脉冲子集，所述第二电路系统被配置成发起在所述第一时间段之后的第二时间段期间提供所述多个脉冲中的第二脉冲子集。
2.根据权利要求1所述的设备，其中所述第一时间段的长度等于所述第二时间段的长度。
3.根据权利要求1所述的设备，其中所述第一时间段的长度是基于第一计数器的最大值和振荡信号来设置的，并且其中所述第二时间段的长度是基于第二计数器的最大值和所述振荡信号来设置的。
4.根据权利要求3所述的设备，其中第一电路系统被配置成在所锁存计数值不同于第三计数器的计数值时提供所述第一脉冲子集，其中所述第三计数器响应于所述第一脉冲子集中的每个脉冲而递增。
5.根据权利要求4所述的设备，其中所述第二电路系统被配置成基于随机计数值发起由所述第一电路系统在所述第二时间段期间提供所述第二脉冲子集。
6.根据权利要求5所述的设备，其中所述第二电路系统被配置成当所述随机计数值具有第一值时，发起由所述第一电路系统在所述第二时间段期间提供所述第二脉冲子集。
7.根据权利要求6所述的设备，其中所述第二电路系统被配置成当所述随机计数值具有第二值时，跳过由所述第一电路系统在所述第二时间段期间提供所述第二脉冲子集。
8.根据权利要求6所述的设备，其中所述第二电路系统被配置成当所述随机计数值具有第二值时，发起由所述第一电路系统在第三时间段期间提供所述多个脉冲中的第三脉冲子集。
9.根据权利要求3所述的设备，其中所述采样定时发生器电路包括被配置成传输所述振荡信号的逻辑电路。
10.根据权利要求1所述的设备，其中所述第二电路系统被配置成响应于行锤击刷新信号被置位而复位到所述第一时间段。
11.一种设备，其包括：
多个存储器组，其中所述多个存储器组中的每个存储器组包含被配置成存储中断刷新的地址的锁存器；以及
采样定时发生器电路，所述采样定时发生器电路被配置成接收振荡信号，其中所述采样定时发生器电路包括第一电路系统，所述第一电路系统被配置成在第一时间段期间在触发信号上提供第一脉冲集合以对所述地址进行采样，其中所述采样定时发生器电路进一步包括第二电路系统，所述第二电路系统被配置成确定是否发起在第二时间段期间在所述触发信号上提供第二脉冲集合以对所述地址进行采样，其中所述第一时间段和所述第二时间段是非重叠的时间段。
12.根据权利要求11所述的设备，其中所述第二电路系统被配置成响应于随机计数器提供第一值而在所述第二时间段期间发起提供所述第二脉冲集合，其中所述第二电路系统被配置成响应于所述随机计数器电路提供第二值而跳过在所述第二时间段期间发起提供所述第二脉冲集合。
13.根据权利要求11所述的设备，所述第二电路系统被配置成响应于行锤击刷新信号被置位而复位到所述第一时间段。
14.根据权利要求11所述的设备，其中所述第一电路系统包含计数器和锁存器，其中所述锁存器被配置成在所第一时间段期间锁存所述计数器的第一随机值，其中响应于所述第二电路系统确定发起提供所述第二脉冲集合，所述锁存器被配置成在所述第二时间段期间锁存所述计数器的第二随机值。
15.根据权利要求14所述的设备，其中所述第一脉冲集合的计数等于所述第一随机值，并且其中所述第二脉冲集合的计数等于所述第二随机值。
16.根据权利要求11所述的设备，其中所述第一时间段和所述第二时间段两者均在同一行锤击刷新间隔内发生。
17.一种方法，其包括：
在行锤击刷新间隔的第一时间段期间，在来自采样定时发生器电路的定时信号上提供第一脉冲子集，以触发对与存储器组的多个行中的行相关联的相应行地址的采样；以及
发起在所述行锤击刷新间隔的在所述第一时间段之后的第二时间段期间在所述定时信号上提供第二脉冲子集。
18.根据权利要求17所述的方法，其中发起提供所述第二脉冲子集是对随机计数器电路提供第一计数值的响应。
19.根据权利要求17所述的方法，其中所述第一时间段的长度等于所述第二时间段的长度。
20.根据权利要求17所述的方法，其进一步包括在第二行锤击刷新间隔开始时复位到所述第一时间段。
CN201880092561.5A 2018-05-24 2018-05-24 用于行锤击刷新采样的纯时间自适应采样的设备和方法 Active CN112106138B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/088203 WO2019222960A1 (en) 2018-05-24 2018-05-24 Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling

Publications (2)

Publication Number Publication Date
CN112106138A CN112106138A (zh) 2020-12-18
CN112106138B true CN112106138B (zh) 2024-02-27

Family

ID=68616301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880092561.5A Active CN112106138B (zh) 2018-05-24 2018-05-24 用于行锤击刷新采样的纯时间自适应采样的设备和方法

Country Status (3)

Country Link
US (2) US11017833B2 (zh)
CN (1) CN112106138B (zh)
WO (1) WO2019222960A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) * 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11749333B2 (en) 2020-12-10 2023-09-05 SK Hynix Inc. Memory system
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
CN115083467B (zh) * 2021-03-15 2024-05-03 长鑫存储技术有限公司 刷新控制电路及存储器
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230051835A (ko) * 2021-10-12 2023-04-19 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20230074478A (ko) * 2021-11-19 2023-05-30 창신 메모리 테크놀로지즈 아이엔씨 해머 리프레시 방법, 해머 리프레시 회로 및 반도체 메모리
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
KR20230083929A (ko) 2021-12-03 2023-06-12 에스케이하이닉스 주식회사 샘플링 회로를 포함하는 집적 회로 및 메모리 장치
US20230205872A1 (en) * 2021-12-23 2023-06-29 Advanced Micro Devices, Inc. Method and apparatus to address row hammer attacks at a host processor
CN116935916A (zh) * 2022-04-08 2023-10-24 长鑫存储技术有限公司 半导体存储器、刷新方法和电子设备
CN117524275A (zh) * 2022-07-29 2024-02-06 长鑫存储技术有限公司 一种刷新控制方法、刷新控制电路和存储器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE825677A (fr) * 1974-02-20 1975-08-18 Inrichting voor onderzoek door middel van ultrasone trillingen
JPS6282887A (ja) * 1985-10-08 1987-04-16 Canon Inc 映像信号補正装置
US5225839A (en) * 1980-12-29 1993-07-06 Okurowski Frank A All weather tactical strike system (AWTSS) and method of operation
KR20030063947A (ko) * 2002-01-24 2003-07-31 주식회사 하이닉스반도체 개선된 펄스 생성기를 사용한 디램 리프레쉬 콘트롤러
KR20070109104A (ko) * 2006-05-09 2007-11-15 주식회사 하이닉스반도체 반도체 메모리 장치의 로우 어드레스 제어 회로 및 방법
CN101243450A (zh) * 2005-08-19 2008-08-13 Nxp股份有限公司 具有非易失性存储模块的电路布置和用于在所述非易失性存储模块上登记攻击的方法
CN104737234A (zh) * 2012-11-30 2015-06-24 英特尔公司 基于所存储的行锤击阈值的值的行锤击监视
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
CN107871516A (zh) * 2016-09-26 2018-04-03 爱思开海力士有限公司 刷新控制器件
CN107919150A (zh) * 2016-10-06 2018-04-17 爱思开海力士有限公司 锁存控制信号发生电路和半导体器件

Family Cites Families (389)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911510B1 (zh) 1968-06-07 1974-03-18
EP0465050B1 (en) 1990-06-19 1997-09-03 Dell Usa L.P. A digital computer having a system for sequentially refreshing an expandable dynamic RAM memory circuit
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
US5654929A (en) 1995-09-14 1997-08-05 Samsung Electronics Co., Ltd. Refresh strategy for DRAMs
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
KR0172404B1 (ko) 1995-12-21 1999-03-30 김광호 반도체 메모리장치의 리프레쉬별 내부 승압전원 제어방법
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US5956288A (en) 1997-12-22 1999-09-21 Emc Corporation Modular memory system with shared memory access
JPH11203862A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
JP4106811B2 (ja) 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
DE19955601C2 (de) 1999-11-18 2001-11-29 Infineon Technologies Ag Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
JP2002074988A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
US6306721B1 (en) 2001-03-16 2001-10-23 Chartered Semiconductor Maufacturing Ltd. Method of forming salicided poly to metal capacitor
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP4768163B2 (ja) 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
GB2380035B (en) 2001-09-19 2003-08-20 3Com Corp DRAM refresh command operation
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
JP4416372B2 (ja) 2002-02-25 2010-02-17 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US7290080B2 (en) 2002-06-27 2007-10-30 Nazomi Communications Inc. Application processors and memory architecture for wireless applications
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP4236901B2 (ja) 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
JP4354917B2 (ja) 2003-02-27 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
JP4139734B2 (ja) 2003-05-16 2008-08-27 セイコーエプソン株式会社 擬似スタティックメモリ装置および電子機器
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
JP4664208B2 (ja) 2003-08-18 2011-04-06 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
US20050108460A1 (en) 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
KR100621619B1 (ko) 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US20050213408A1 (en) 2004-03-29 2005-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ripple refresh circuit and method for sequentially refreshing a semiconductor memory system
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
KR100653688B1 (ko) 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
CN1969338B (zh) 2004-06-23 2012-03-21 帕特兰尼拉财富有限公司 存储器
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7164615B2 (en) 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
KR100608370B1 (ko) 2004-11-15 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 리프레쉬 수행 방법
DE102004062150A1 (de) 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
US7254074B2 (en) 2005-03-07 2007-08-07 Micron Technology, Inc. Open digit line array architecture for a memory array
US7170808B2 (en) 2005-03-25 2007-01-30 Infineon Technologies Ag Power saving refresh scheme for DRAMs with segmented word line architecture
JP4309368B2 (ja) 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
KR100682174B1 (ko) 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
KR100670665B1 (ko) 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치의 레이턴시 제어 회로
KR101183684B1 (ko) 2005-07-13 2012-10-18 삼성전자주식회사 디램 메모리 장치 및 부분 어레이 셀프 리프레시 방법
JP2007035151A (ja) 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
KR100745074B1 (ko) 2005-12-28 2007-08-01 주식회사 하이닉스반도체 반도체 장치
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
JP2008165847A (ja) 2006-12-26 2008-07-17 Elpida Memory Inc 半導体メモリ装置、半導体装置、メモリシステム及びリフレッシュ制御方法
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080270683A1 (en) 2007-04-25 2008-10-30 International Business Machines Corporation Systems and methods for a dram concurrent refresh engine with processor interface
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080306723A1 (en) 2007-06-08 2008-12-11 Luca De Ambroggi Emulated Combination Memory Device
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
WO2009008078A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
WO2009008079A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7813210B2 (en) 2007-08-16 2010-10-12 Unity Semiconductor Corporation Multiple-type memory
KR100899392B1 (ko) 2007-08-20 2009-05-27 주식회사 하이닉스반도체 리프레시 특성 테스트 회로 및 이를 이용한 리프레시 특성테스트 방법
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor
US7864588B2 (en) 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
US7945825B2 (en) 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
US7551505B1 (en) * 2007-12-05 2009-06-23 Qimonda North America Corp. Memory refresh method and apparatus
JP5228472B2 (ja) 2007-12-19 2013-07-03 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009252278A (ja) 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
TW201011777A (en) 2008-09-09 2010-03-16 Amic Technology Corp Refresh method for a non-volatile memory
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
KR101481578B1 (ko) 2008-10-16 2015-01-21 삼성전자주식회사 지연 동기 루프 회로의 동작을 제어하는 반도체 메모리 장치
KR20100054985A (ko) 2008-11-17 2010-05-26 삼성전자주식회사 모드 가변 리프레쉬 동작을 갖는 반도체 메모리 장치
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
KR101020284B1 (ko) 2008-12-05 2011-03-07 주식회사 하이닉스반도체 초기화회로 및 이를 이용한 뱅크액티브회로
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
JP2010170608A (ja) 2009-01-21 2010-08-05 Elpida Memory Inc 半導体記憶装置
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
US8943224B2 (en) 2010-03-15 2015-01-27 Rambus Inc. Chip selection in a symmetric interconnection topology
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
JP2012022751A (ja) 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
WO2012074724A1 (en) 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
US8634241B2 (en) 2010-12-13 2014-01-21 Aplus Flash Technology, Inc. Universal timing waveforms sets to improve random access read and write speed of memories
JP5695895B2 (ja) * 2010-12-16 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US8711647B2 (en) 2011-05-09 2014-04-29 Inphi Corporation DRAM refresh method and system
JP2012252742A (ja) 2011-06-02 2012-12-20 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP5742508B2 (ja) * 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
JP2013030001A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US8588022B2 (en) 2011-08-24 2013-11-19 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
KR20130024158A (ko) 2011-08-30 2013-03-08 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체메모리장치의 리프레쉬 방법
KR20130032703A (ko) 2011-09-23 2013-04-02 에스케이하이닉스 주식회사 반도체메모리장치
CN104081465B (zh) 2011-12-28 2020-05-19 英特尔公司 用于存储器电路测试引擎的通用地址加扰器
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US9087613B2 (en) 2012-02-29 2015-07-21 Samsung Electronics Co., Ltd. Device and method for repairing memory cell and memory system including the device
DE112012006171B4 (de) 2012-03-30 2020-06-18 Intel Corporation On-Chip-Redundanzreparatur für Speichergeräte
US9190173B2 (en) 2012-03-30 2015-11-17 Intel Corporation Generic data scrambler for memory circuit test engine
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US8811110B2 (en) 2012-06-28 2014-08-19 Intel Corporation Configuration for power reduction in DRAM
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
KR101977665B1 (ko) 2012-07-12 2019-08-28 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US8717841B2 (en) 2012-07-20 2014-05-06 Etron Technology, Inc. Method of controlling a refresh operation of PSRAM and related device
TWI498890B (zh) 2012-08-10 2015-09-01 Etron Technology Inc 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
US8949698B2 (en) 2012-09-27 2015-02-03 Intel Corporation Method, apparatus and system for handling data faults
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US20150294711A1 (en) 2012-10-22 2015-10-15 Hewlett-Packard Development Company, L.P. Performing refresh of a memory device in response to access of data
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR20140076735A (ko) 2012-12-13 2014-06-23 삼성전자주식회사 휘발성 메모리 장치 및 메모리 시스템
US10079044B2 (en) 2012-12-20 2018-09-18 Advanced Micro Devices, Inc. Processor with host and slave operating modes stacked with memory
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9355704B2 (en) 2012-12-28 2016-05-31 Mediatek Inc. Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9076499B2 (en) 2012-12-28 2015-07-07 Intel Corporation Refresh rate performance based on in-system weak bit detection
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102107470B1 (ko) 2013-02-07 2020-05-07 삼성전자주식회사 메모리 장치 및 메모리 장치의 리프레시 방법
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
KR20150132366A (ko) 2013-03-15 2015-11-25 피에스4 뤽스코 에스.에이.알.엘. 반도체 기억 장치 및 이를 구비한 시스템
WO2014193376A1 (en) 2013-05-30 2014-12-04 Hewlett-Packard Development Company, L.P. Separate memory controllers to access data in memory
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
US9524771B2 (en) 2013-07-12 2016-12-20 Qualcomm Incorporated DRAM sub-array level autonomic refresh memory controller optimization
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR20150019317A (ko) 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
US9396786B2 (en) 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
US9117542B2 (en) 2013-09-27 2015-08-25 Intel Corporation Directed per bank refresh command
US9690505B2 (en) 2013-09-27 2017-06-27 Hewlett Packard Enterprise Development Lp Refresh row address
KR102157769B1 (ko) 2013-10-28 2020-09-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US20150127389A1 (en) 2013-11-07 2015-05-07 Wagesecure, Llc System, method, and program product for calculating premiums for employer-based supplemental unemployment insurance
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
KR20150064953A (ko) 2013-12-04 2015-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102181373B1 (ko) 2013-12-09 2020-11-23 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로 및 리프레쉬 방법
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR102168115B1 (ko) 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
WO2015183245A1 (en) 2014-05-27 2015-12-03 Hewlett-Packard Development Company, L.P. Validation of a repair to a selected row of data
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
KR20160000626A (ko) * 2014-06-25 2016-01-05 에스케이하이닉스 주식회사 메모리 장치
WO2016004388A1 (en) 2014-07-03 2016-01-07 Yale University Circuitry for ferroelectric fet-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
WO2016083865A1 (zh) 2014-11-25 2016-06-02 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
US20160155491A1 (en) 2014-11-27 2016-06-02 Advanced Micro Devices, Inc. Memory persistence management control
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
KR20160093988A (ko) 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9349491B1 (en) 2015-04-17 2016-05-24 Micron Technology, Inc. Repair of memory devices using volatile and non-volatile memory
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
EP3160176B1 (en) 2015-10-19 2019-12-11 Vodafone GmbH Using a service of a mobile packet core network without having a sim card
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR20170055222A (ko) 2015-11-11 2017-05-19 삼성전자주식회사 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템
KR20170057704A (ko) 2015-11-17 2017-05-25 삼성전자주식회사 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102432701B1 (ko) 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR20170060205A (ko) 2015-11-23 2017-06-01 에스케이하이닉스 주식회사 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9860088B1 (en) 2015-12-04 2018-01-02 Intergrated Device Technology, Inc. Inferring sampled data in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US10268405B2 (en) 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102441031B1 (ko) 2016-04-01 2022-09-07 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
US9576637B1 (en) 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
KR102433093B1 (ko) * 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
JP2019527912A (ja) 2016-06-28 2019-10-03 ハンツマン・アドヴァンスト・マテリアルズ・ライセンシング・（スイッツランド）・ゲーエムベーハー ジェネレーター及びモーターのためのエポキシ樹脂に基づく電気絶縁系
US9911484B2 (en) * 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR20180028783A (ko) 2016-09-09 2018-03-19 삼성전자주식회사 커맨드 컨트롤러를 포함하는 메모리 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
US10950301B2 (en) 2016-09-30 2021-03-16 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR20180042488A (ko) 2016-10-17 2018-04-26 에스케이하이닉스 주식회사 메모리 장치
KR20180043520A (ko) 2016-10-20 2018-04-30 에스케이하이닉스 주식회사 리프레쉬 타이밍 생성 회로, 리프레쉬 제어 회로 및 이를 포함하는 반도체 장치
US10839887B2 (en) 2016-10-31 2020-11-17 Intel Corporation Applying chip select for memory device identification and power management control
KR20180049314A (ko) 2016-10-31 2018-05-11 에스케이하이닉스 주식회사 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US20180137005A1 (en) 2016-11-15 2018-05-17 Intel Corporation Increased redundancy in multi-device memory package to improve reliability
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180092513A (ko) 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 반도체장치
US10347333B2 (en) 2017-02-16 2019-07-09 Micron Technology, Inc. Efficient utilization of memory die area
KR102650497B1 (ko) 2017-02-28 2024-03-25 에스케이하이닉스 주식회사 적층형 반도체 장치
KR20180100804A (ko) 2017-03-02 2018-09-12 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10198369B2 (en) 2017-03-24 2019-02-05 Advanced Micro Devices, Inc. Dynamic memory remapping to reduce row-buffer conflicts
US10545692B2 (en) 2017-04-04 2020-01-28 Sandisk Technologies Llc Memory maintenance operations during refresh window
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
WO2019026197A1 (ja) 2017-08-02 2019-02-07 ゼンテルジャパン株式会社 半導体記憶装置
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10310757B2 (en) 2017-08-23 2019-06-04 Qualcomm Incorporated Systems and methods for memory power saving via kernel steering to memory balloons
US10504580B2 (en) 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
CN109658961B (zh) 2017-10-12 2021-08-03 华邦电子股份有限公司 易失性存储器存储装置及其刷新方法
US10672449B2 (en) * 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10303398B2 (en) 2017-10-26 2019-05-28 Advanced Micro Devices, Inc. Swizzling in 3D stacked memory
KR102350957B1 (ko) 2017-10-26 2022-01-14 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 리프레시 제어 방법
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP6622843B2 (ja) 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102358563B1 (ko) 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102534631B1 (ko) 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
US10510396B1 (en) 2018-06-19 2019-12-17 Apple Inc. Method and apparatus for interrupting memory bank refresh
US10872652B2 (en) 2018-06-19 2020-12-22 Apple Inc. Method and apparatus for optimizing calibrations of a memory subsystem
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
JP2020003838A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 メモリシステム
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102479500B1 (ko) 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US10490250B1 (en) 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US10468076B1 (en) 2018-08-17 2019-11-05 Micron Technology, Inc. Redundancy area refresh rate increase
TWI676180B (zh) 2018-09-04 2019-11-01 華邦電子股份有限公司 記憶體裝置以及虛擬靜態隨機存取記憶體之刷新方法
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10923171B2 (en) 2018-10-17 2021-02-16 Micron Technology, Inc. Semiconductor device performing refresh operation in deep sleep mode
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
KR20200068942A (ko) 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
TWI737140B (zh) 2020-01-22 2021-08-21 緯創資通股份有限公司 檢測裝置
US20210406170A1 (en) 2020-06-24 2021-12-30 MemRay Corporation Flash-Based Coprocessor
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE825677A (fr) * 1974-02-20 1975-08-18 Inrichting voor onderzoek door middel van ultrasone trillingen
US5225839A (en) * 1980-12-29 1993-07-06 Okurowski Frank A All weather tactical strike system (AWTSS) and method of operation
JPS6282887A (ja) * 1985-10-08 1987-04-16 Canon Inc 映像信号補正装置
KR20030063947A (ko) * 2002-01-24 2003-07-31 주식회사 하이닉스반도체 개선된 펄스 생성기를 사용한 디램 리프레쉬 콘트롤러
CN101243450A (zh) * 2005-08-19 2008-08-13 Nxp股份有限公司 具有非易失性存储模块的电路布置和用于在所述非易失性存储模块上登记攻击的方法
KR20070109104A (ko) * 2006-05-09 2007-11-15 주식회사 하이닉스반도체 반도체 메모리 장치의 로우 어드레스 제어 회로 및 방법
CN104737234A (zh) * 2012-11-30 2015-06-24 英特尔公司 基于所存储的行锤击阈值的值的行锤击监视
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
CN107871516A (zh) * 2016-09-26 2018-04-03 爱思开海力士有限公司 刷新控制器件
CN107919150A (zh) * 2016-10-06 2018-04-17 爱思开海力士有限公司 锁存控制信号发生电路和半导体器件

Also Published As

Publication number Publication date
US11626152B2 (en) 2023-04-11
CN112106138A (zh) 2020-12-18
WO2019222960A1 (en) 2019-11-28
US20210335411A1 (en) 2021-10-28
US20200294569A1 (en) 2020-09-17
US11017833B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
CN112106138B (zh) 用于行锤击刷新采样的纯时间自适应采样的设备和方法
CN111247586B (zh) 用于刷新存储器的设备及方法
US11081160B2 (en) Apparatus and methods for triggering row hammer address sampling
US10755763B2 (en) Apparatuses and methods for detection refresh starvation of a memory
US10490252B2 (en) Apparatus and methods for refreshing memory
US11315619B2 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
US11322192B2 (en) Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
CN112236822B (zh) 用于多个行锤击刷新地址序列的设备及方法
KR102600320B1 (ko) 리프레쉬 제어 장치
US10388363B1 (en) Apparatuses and methods for detecting a row hammer attack with a bandpass filter
CN114420181A (zh) 刷新电路和存储器
KR101096255B1 (ko) 카운터 제어신호 생성회로 및 리프레쉬회로
CN116434800B (zh) 刷新电路及存储器
KR20240032432A (ko) 샘플링 회로를 포함하는 집적 회로 및 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant