KR102105894B1 - 휘발성 메모리 장치 및 그것의 리프레쉬 방법 - Google Patents

휘발성 메모리 장치 및 그것의 리프레쉬 방법 Download PDF

Info

Publication number
KR102105894B1
KR102105894B1 KR1020130061979A KR20130061979A KR102105894B1 KR 102105894 B1 KR102105894 B1 KR 102105894B1 KR 1020130061979 A KR1020130061979 A KR 1020130061979A KR 20130061979 A KR20130061979 A KR 20130061979A KR 102105894 B1 KR102105894 B1 KR 102105894B1
Authority
KR
South Korea
Prior art keywords
refresh
memory device
volatile memory
interference
warning signal
Prior art date
Application number
KR1020130061979A
Other languages
English (en)
Other versions
KR20140141783A (ko
Inventor
윤재윤
김수아
박철우
손영수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130061979A priority Critical patent/KR102105894B1/ko
Priority to US14/219,374 priority patent/US9087602B2/en
Publication of KR20140141783A publication Critical patent/KR20140141783A/ko
Application granted granted Critical
Publication of KR102105894B1 publication Critical patent/KR102105894B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 휘발성 메모리 장치의 리프레쉬 방법은, 제 1 메모리 영역에 대한 액세스 횟수의 증가에 따라 제 2 메모리 영역이 받는 간섭의 크기를 검출하는 단계, 상기 검출된 간섭의 크기가 임계치에 도달하면, 상기 휘발성 메모리 장치의 외부로 경고 신호를 출력하는 단계, 그리고 상기 제 2 메모리 영역에 대한 리프레쉬 동작을 수행하는 단계를 포함한다.

Description

휘발성 메모리 장치 및 그것의 리프레쉬 방법{VOLATILE MEMORY DEVICE AND SENSE AMPLIFIEF CONTROL METHOD THEREOF}
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 디스터브의 크기를 검출하여 경고 신호를 출력하고 리프레쉬 동작을 수행하는 휘발성 메모리 장치 및 그것의 리프레쉬 방법에 관한 것이다.
반도체 메모리 장치(Semiconductor Memory Device)는 크게 휘발성 메모리 장치(Volatile Memory Device)와 불휘발성 메모리 장치(Non-volatile Memory Device)로 구분된다. 휘발성 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버린다. 반면에, 불휘발성 메모리 장치는 전원 공급이 중단되더라도 저장된 데이터를 유지한다.
사용자들의 고성능 요구에 따라 다양한 전자 시스템에 사용되는 반도체 메모리 장치의 용량 및 속도는 비약적으로 증가하고 있다. 특히, 휘발성 메모리 장치의 대표적인 예로 다이나믹 랜덤 액세스 메모리(Dynamic Random Access Memory; 이하, DRAM)를 들 수 있다. 디램(DRAM)은 셀 커패시터(Cell Capacitor)에 충전되는 전하(Charge) 형태로 데이터를 저장한다. 셀 커패시터에 저장된 전하는 시간의 경과에 따라 누설되므로, 디램(DRAM)은 유한 데이터 보유(Finite Data Retention) 특성을 갖는다.
유한 데이터 보유 특성에 따라, 디램(DRAM)에서는 저장된 데이터를 유지하기 위하여 리프레쉬(Refresh) 동작을 수행한다. 즉, 디램은 리프레쉬 동작을 통해서 셀 커패시터에 저장된 데이터를 유지할 수 있다. 집적도의 증가와 같은 공정 기술의 발전에 따라 디램(DRAM)의 셀간 간격은 점차 좁아지고 있다. 그리고 셀간 간격의 축소로 인하여 인접한 셀이나 워드 라인에 의한 간섭이 점점 중요한 데이터 신뢰성(Data Integrity) 요인으로 작용하고 있다. 특정 셀에 상술한 간섭이 집중되더라도, 디램(DRAM)과 같은 랜덤 액세스 메모리에서는 특정 어드레스에 대한 접근을 제한하기 어려운 실정이다. 따라서, 특정 셀에 대한 간섭(Disturbance)이 발생할 수 있고, 이러한 셀에 대한 리프레쉬 특성에도 영향을 미친다.
본 발명의 목적은 반도체 메모리 장치에서 특정 셀에 간섭이 집중되더라도 리프레쉬 동작을 수행 또는 유도할 수 있는 휘발성 메모리 장치 및 그것의 리프레쉬 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 휘발성 메모리 장치의 리프레쉬 방법은, 제 1 메모리 영역에 대한 액세스 횟수의 증가에 따라 제 2 메모리 영역이 받는 간섭의 크기를 검출하는 단계, 상기 검출된 간섭의 크기가 임계치에 도달하면, 상기 휘발성 메모리 장치의 외부로 경고 신호를 출력하는 단계, 그리고 상기 제 2 메모리 영역에 대한 리프레쉬 동작을 수행하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 휘발성 메모리 장치는, 복수의 디램 셀들을 포함하는 셀 어레이, 상기 셀 어레이의 제 1 메모리 영역에 대한 액세스 횟수를 카운트하고, 상기 카운트된 액세스 횟수가 임계치에 도달하면 검출 신호를 생성하는 간섭 검출기, 상기 검출 신호에 응답하여 상기 제 1 메모리 영역에 각각 인접한 제 2 메모리 영역 및 제 3 메모리 영역에 대한 리프레쉬를 수행하기 위한 리프레쉬 제어 로직, 그리고 상기 검출 신호에 응답하여 상기 제 2 내지 제 3 영역에 대한 간섭이 임계치 이상으로 발생했음을 외부로 알려주기 위한 경고 신호를 생성하는 경고 신호 발생기를 포함한다.
이상과 같은 본 발명의 실시 예에 따르면, 간섭의 크기에 따라 자체적으로 또는 외부에 리프레쉬 명령을 요청할 수 있는 불휘발성 메모리 장치가 제공된다. 특히, 외부에서 제어되는 리프레쉬 동작이 특정 시간에 집중되는 메모리 시스템의 경우, 본 발명의 리프레쉬 방법을 통해서 자체적으로 또는 외부로부터 리프레쉬 명령을 제공받을 수 있다. 따라서, 본 발명의 휘발성 메모리 장치 및 그것의 리프레쉬 방법에 따르면 특정 어드레스에 간섭이 집중되더라도 리프레쉬 동작의 수행이 가능하여 데이터 보유 특성을 높일 수 있다.
도 1은 디램의 셀간 간섭 현상을 설명하기 위한 회로도이다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 3은 본 발명의 휘발성 메모리 장치를 보여주는 블록도이다.
도 4는 도 3의 리프레쉬 제어 로직을 간략히 보여주는 블록도이다.
도 5는 도 3의 간섭 검출기의 예시적인 구성을 보여주는 블록도이다.
도 6은 본 발명의 제 1 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 7은 도 6의 리프레쉬 방법을 예시적으로 보여주는 타이밍도이다.
도 8은 본 발명의 제 2 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 9는 도 8의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다.
도 10은 본 발명의 제 3 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 11은 도 10의 리프레쉬 방법을 예시적으로 보여주는 타이밍도이다.
도 12는 본 발명의 제 4 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 13은 도 12의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다.
도 14는 본 발명의 제 5 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 15는 도 14의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다.
도 16은 본 발명의 제 6 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 17은 도 16의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다.
도 18은 본 발명의 제 7 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 19는 도 18의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다.
도 20은 본 발명의 제 8 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 21은 도 20의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다.
도 22는 본 발명의 제 9 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 23은 도 22의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다.
도 24는 본 발명의 제 10 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다.
도 25는 도 24의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다.
도 26은 본 발명의 실시 예에 따른 반도체 메모리 장치를 포함하는 휴대용 단말기를 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 동기식 디램(SDRAM)이 본 발명의 특징 및 기능을 설명하기 위한 반도체 장치의 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 셀간 간섭을 설명하기 위한 회로도이다. 도 1을 참조하면, 본 발명의 휘발성 메모리 장치는 메모리 셀들(10, 20, 30)과 비트 라인 감지 증폭기(40)를 포함한다.
메모리 셀들(10, 20, 30) 각각은 동일한 비트 라인(BL)에 연결된 것으로 가정한다. 그리고 메모리 셀(10)은 워드 라인(WL<n-1>)에, 메모리 셀(20)은 워드 라인(WL<n>)에, 그리고 메모리 셀(30)은 워드 라인(WL<n+1>)에 연결된다. 메모리 셀(10)은 액세스 트랜지스터(ST1)와 셀 커패시터(Cs1)를 포함한다. 액세스 트랜지스터(ST1)의 게이트 단은 워드 라인(WL<n-1>)에 연결되고, 일단은 비트 라인(BL)에 연결된다. 메모리 셀(20)은 액세스 트랜지스터(ST2)와 셀 커패시터(Cs2)를 포함한다. 액세스 트랜지스터(ST2)의 게이트 단은 워드 라인(WL<n>)에, 일단은 비트 라인(BL)에 연결된다. 그리고 메모리 셀(30)은 액세스 트랜지스터(ST3)와 셀 커패시터(Cs3)를 포함한다. 액세스 트랜지스터(ST3)의 게이트 단은 워드 라인(WL<n+1>)에 연결되고, 일단은 비트 라인(BL)에 연결된다.
비트 라인 감지 증폭기(40)는 비트 라인들(BL, BLB) 중에 저전위 비트 라인을 방전하는 N 감지 증폭기(NSA)와 비트 라인들(BL, BLB) 중에 고전위 비트 라인을 충전하는 P 감지 증폭기(PSA)를 포함할 수 있다. 리프레쉬 동작시에, 비트 라인 감지 증폭기(40)는 N 감지 증폭기(NSA) 또는 P 감지 증폭기(PSA)를 통해서 저장된 데이터를 선택된 메모리 셀에 재기입하게 될 것이다.
읽기 동작이나 쓰기 동작시 워드 라인(WL<n>)에 선택 전압(예를 들면, Vpp)이 제공될 것이다. 그러면, 용량성 커플링(Capacitive Coupling) 효과에 의해서 인접한 워드 라인(WL<n-1>, WL<n+1>)의 전압은 선택 전압이 제공되지 않았음에도 상승하게 될 것이다. 이러한 용량성 커플링은 워드 라인들 간의 기생성 용량(Cc1, Cc2)으로 도시하였다. 리프레쉬 동작이 진행되지 않는 기간 동안에 워드 라인(WL<n>)이 반복적으로 액세스되면, 워드 라인(WL<n-1>, WL<n+1>)에 연결된 메모리 셀들(10, 30)의 셀 커패시터들(Cs1, Cs3)에 저장된 전하는 점점 누설될 수 있다. 이 경우, 셀 커패시터(Cs1)에 저장된 논리 '0'과 셀 커패시터(Cs3)에 저장된 논리 '1'의 신뢰성은 보장되기 어렵다. 따라서, 적절한 시점에 워드 라인(WL<n-1>, WL<n+1>)에 연결된 메모리 셀들에 대한 리프레쉬가 필요하다.
본 발명의 실시 예에 따르면, 워드 라인(WL<n-1>, WL<n+1>)에 연결된 메모리 셀들에 대한 리프레쉬 동작의 필요성이 판단되면, 휘발성 메모리 장치의 외부로 이러한 내부의 상태에 대한 정보가 제공될 수 있다. 이러한 상태 정보의 생성 또는 출력을 통해서 외부에 리프레쉬 명령어를 유도하거나 휘발성 메모리 장치의 내부적으로 리프레쉬 동작을 강제적으로 실행할 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 시스템을 간략히 보여주는 블록도이다. 도 2를 참조하면, 메모리 시스템은 휘발성 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함한다.
휘발성 메모리 장치(100)는 리프레쉬 동작이 수행되지 않는 동작 구간에서 특정 어드레스에 간섭(또는, 디스터브)이 집중되는지를 검출할 수 있다. 또는, 휘발성 메모리 장치(100)는 리프레쉬 동작의 발생 빈도가 상대적으로 낮은 동작 구간에서 특정 어드레스에 간섭(또는, 디스터브)이 집중되는지를 검출할 수 있다. 휘발성 메모리 장치(100)는 검출된 간섭의 횟수가 임계치를 초과하면, 외부로 경고 신호(ALERT)를 출력하게 될 것이다. 여기서, 경고 신호(ALERT)는 특정 핀(Pin)을 통해서 출력되는 신호일 수도 있고, 데이터 형태로 출력되는 상태 데이터일 수도 있다.
휘발성 메모리 장치(100)는 외부로 경고 신호(ALERT)를 출력한 이후에 메모리 컨트롤러(200)로부터의 리프레쉬 명령어(Refresh CMD)를 수신할 수 있다. 휘발성 메모리 장치(100)는 메모리 컨트롤러(200)로부터의 리프레쉬 명령어(Refresh CMD)에 응답하여 리프레쉬 동작을 적어도 2회 수행할 수 있다. 예컨대, 간섭이 집중되는 워드 라인에 인접한 워드 라인들에 대한 리프레쉬 동작을 연속적으로 수행할 수 있을 것이다. 휘발성 메모리 장치(100)는 메모리 컨트롤러(200)로부터의 리프레쉬 명령어(Refresh CMD)에 응답하여 도 1의 워드 라인들(WL<n-1>, WL<n+1>)에 대한 리프레쉬 동작을 수행할 수 있을 것이다. 하지만, 휘발성 메모리 장치(100)는 외부로 경고 신호(ALERT)를 출력한 이후에, 메모리 컨트롤러(200)로부터의 리프레쉬 명령(Refresh CMD)의 수신없이 자체적으로 리프레쉬 동작을 수행할 수 있음은 잘 이해될 것이다.
메모리 컨트롤러(200)는 호스트(Host)와 휘발성 메모리 장치(100) 사이에서 인터페이싱을 제공한다. 메모리 컨트롤러(200)는 제어 신호 라인들(/RAS, /CAS, /WE), 어드레스 라인(ADD), 데이터 라인들(DQ), 그리고 경고 신호 라인(ALERT) 등에 의해서 휘발성 메모리 장치(100)와 데이터 및 신호를 교환한다. 특히, 메모리 컨트롤러(200)는 휘발성 메모리 장치(100)로부터 제공되는 경고 신호(ALERT)를 참조하여 리프레쉬 명령어(Refresh CMD)를 전달할 수 있다. 예를 들면, 휘발성 메모리 장치(100)로부터 출력되는 경고 신호(ALERT)가 활성화되면, 메모리 컨트롤러(200)는 제어 신호들(/RAS, /CAS, /WE)에 의한 오토 리프레쉬(Auto Refresh) 명령어 셋을 휘발성 메모리 장치(100)로 전달할 수 있다.
메모리 컨트롤러(200)는 제어 신호들(/RAC, /CAS, /WE)을 참조하여 휘발성 메모리 장치(100)로 제공되는 명령어 셋을 전달할 수 있다. 통상적인 디램(DRAM)에서는 제어 신호들(/CS, /RAC, /CAS, /WE)의 조합에 의해서 액티브 명령어(Active Command)와 오토 리프레쉬 명령어(Auto refresh command)가 결정된다. 또한, 오토 리프레쉬 명령어와 클록 인에이블 신호(CKE, 미도시됨)의 조합에 의해 셀프 리프레쉬 명령어가 식별될 수 있다. 하지만, 본 발명의 메모리 컨트롤러(200)에 의해서 발행되는 리프레쉬 명령은 상술한 방식에만 국한되지 않음은 잘 이해될 것이다.
본 발명의 휘발성 메모리 장치(100)와 메모리 컨트롤러(200)로 구성되는 메모리 시스템은 특정 메모리 영역에 간섭(또는, 디스터브)이 집중되는 경우, 간섭이 집중된 메모리 영역에 대한 리프레쉬 동작을 강제적으로 수행할 수 있다. 이를 위하여 휘발성 메모리 장치(100)는 간섭의 회수나 크기를 검출할 수 있다. 휘발성 메모리 장치(100)는 간섭이 임계치에 도달하면 경고 신호(ALERT)를 외부로 출력한다. 그러면, 메모리 컨트롤러(200)는 경고 신호(ALERT)를 리프레쉬 요구로 판단하여 리프레쉬 명령어를 휘발성 메모리 장치(100)에 제공할 수 있다. 물론, 휘발성 메모리 장치(100)는 메모리 컨트롤러(200)의 리프레쉬 명령의 제공없이도 내부적으로 간섭에 과도하게 노출된 메모리 영역에 대한 리프레쉬 동작을 수행할 수도 있다.
도 3은 본 발명의 휘발성 메모리 장치를 보여주는 블록도이다. 도 3을 참조하면, 본 발명의 휘발성 메모리 장치(100)는 셀 어레이(110), 행 디코더(120), 어드레스 버퍼(130), 열 디코더(140), 감지 증폭기(150), 리프레쉬 제어 로직(160), 명령어 디코더(170), 간섭 검출기(180), 그리고 경고 신호 발생기(190)를 포함한다.
셀 어레이(110)는 복수의 메모리 셀들(MCs)이 각각 워드 라인(WL)들과 비트 라인(BL)들에 연결되어 행 방향과 열 방향으로 배열된다. 각각의 메모리 셀들은 셀 커패시터(Cell Capacitor)와 액세스 트랜지스터(Access Transistor)로 구성될 수 있다. 액세스 트랜지스터의 게이트는 행 방향으로 배열된 워드 라인(WL)들 중 어느 하나에 연결된다. 액세스 트랜지스터의 일단은 열 방향으로 배열되어 있는 비트 라인(BL) 혹은 상보 비트 라인(BLB)에 연결된다. 액세스 트랜지스터의 타단은 셀 커패시터에 연결될 수 있다.
행 디코더(120)는 입력되는 어드레스(ADD)에 응답하여 액세스될 메모리 셀의 워드 라인을 선택한다. 행 디코더(120)는 입력되는 어드레스(ADD)를 디코딩하여 해당 워드 라인을 인에이블한다. 또한, 행 디코더(120)는 셀프 리프레쉬 동작 모드에서는 어드레스 카운터(미도시됨)로부터 발생되는 행 어드레스를 디코딩하여 해당 워드 라인을 인에이블할 수 있다. 열 디코더(140)는 데이터가 입력 혹은 출력될 메모리 셀의 비트 라인을 선택한다.
어드레스 버퍼(130)는 외부에서 입력되는 어드레스를 일시 저장한다. 어드레스 버퍼(130)는 저장된 어드레스를 행 디코더(120) 또는 열 디코더(140)에 공급한다. 어드레스 버퍼(130)에 의해서 외부 시그널링 방식의 어드레스(ADD)가 반도체 메모리 장치(100)의 내부의 시그널링 방식으로 변환될 수 있다.
감지 증폭기(150)는 선택된 비트 라인으로 선택된 메모리 셀에 데이터를 기입하거나, 이미 기입된 데이터를 센싱한다. 감지 증폭기(150)는 메모리 셀에 저장된 데이터를 비트 라인을 통해서 센싱하여 출력할 수 있다. 또한, 감지 증폭기(150)는 입력되는 데이터를 선택된 메모리 셀에 저장하기 위한 구성들을 더 포함할 수 있다. 감지 증폭기(150)는 리프레쉬 동작시 메모리 셀에 저장된 데이터를 재기입할 수 있다. 감지 증폭기(150)는 본 발명의 리프레쉬 제어 로직(160)의 제어에 따라 선택된 메모리 셀들에 대한 리프레쉬 동작을 수행할 수 있다. 즉, 감지 증폭기(150)는 리프레쉬를 위해서 선택된 메모리 셀들의 데이터를 증폭하여 재기입할 수 있다. 이러한 리프레쉬 동작을 위해 감지 증폭기(150)는 도시되지 않았지만, 비트 라인들(BL, BLB) 중에 저전위의 비트 라인을 방전하는 N 감지 증폭기(NSA)와 비트 라인들(BL, BLB) 중에 고전위의 비트 라인을 충전하는 P 감지 증폭기(PSA)를 포함할 수 있다.
리프레쉬 제어 로직(160)은 명령어 디코더(170)에서 출력되는 명령(CMD)에 응답하여 휘발성 메모리 장치(100)의 리프레쉬 동작을 제어한다. 일반적인 오토 리프레쉬 동작(Auto Refresh Operation)은 제어 신호들(/RAS, /CAS, /WE)의 조합을 통해서 입력될 것이다. 그러면, 명령어 디코더(170)에 의해서 리프레쉬 동작이 판단되고, 리프레쉬 명령(CMD)이 리프레쉬 제어 로직(160)에 제공될 것이다. 그러면, 리프레쉬 제어 로직(160)은 선택된 영역에 대한 리프레쉬 동작을 위해 행 디코더(120) 및 감지 증폭기(150)를 제어할 수 있다. 리프레쉬 동작을 위해서 리프레쉬 제어 로직(160)은 행 어드레스(Row Address)를 생성하기 위한 어드레스 카운터(Address counter)를 더 포함할 수 있다.
리프레쉬 제어 로직(160)은 간섭이 집중되는 행 어드레스(R_ADD)를 저장하기 위한 내부 레지스터를 더 포함할 수 있다. 리프레쉬 제어 로직(160)은 액세스되는 행 어드레스(Row Address) 중에서 간섭 검출기(180)로부터의 검출 신호(DET)가 발생하는 시점의 행 어드레스(R_ADD) 또는 인접한 행들의 어드레스를 저장할 수 있다. 리프레쉬 제어 로직(160)은 검출 신호(DET)에 대응하는 행 어드레스(R_ADD)에 대해서 자체적으로 또는 외부의 명령어에 응답해서 리프레쉬 동작을 수행할 수 있다.
명령어 디코더(170)는 외부로부터 인가되는 신호들(/RAC, /CAS, /WE)을 참조하여 입력되는 명령어를 판단한다. 통상적인 디램에서는 신호들(/CS, /RAC, /CAS, /WE)의 조합에 의해서 액티브 명령어(Active Command)와 오토 리프레쉬 명령어(Auto refresh command)가 결정된다. 명령어 디코더(170)는 액티브 명령어(Active CMD)를 디코딩하여 간섭 검출기(180)에 액티브 신호(ACT)로 제공할 수 있다.
간섭 검출기(180)는 특정 영역에 대한 간섭의 횟수를 카운트할 수 있다. 예를 들면, 간섭 검출기(180)는 특정 워드 라인 또는 특정 메모리 영역에 대한 액티브 명령어의 발생 횟수를 카운트할 수 있다. 간섭 검출기(180)는 명령어 디코더(170)로부터 제공되는 액티브 신호(ACT)의 발생 횟수를 제공받을 수 있다. 간섭 검출기(180)는 특정 시간 동안에 특정 메모리 영역에 대한 액티브 신호(ACT)의 발생 횟수를 카운트한다. 그리고 카운트 수가 임계치에 도달하면, 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 검출 신호(DET)는 리프레쉬 제어 로직(160) 및 경고 신호 발생기(190)로 제공될 것이다.
경고 신호 발생기(190)는 간섭 검출기(180)로부터 제공되는 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 생성한다. 경고 신호(ALERT)는 예를 들면 별도로 구비되는 핀(Pin)을 통해서 출력되는 펄스 신호로 생성될 수 있다. 또는, 경고 신호(ALERT)는 핀(Pin)을 통해서 검출 신호(DET)가 발생한 시점에 'Low' 레벨로 천이하고, 검출된 영역에 대한 리프레쉬 동작의 완료 시점에 'High' 레벨로 천이하도록 설정될 수 있다. 경고 신호의 'Low'와 'High' 레벨은 반대여도 무방하다. 더불어, 경고 신호(ALERT)는 별도의 출력 핀이 아닌 상태 데이터(Status Data)로서 외부에 출력될 수도 있을 것이다.
이상에서 도시된 본 발명의 실시 예에 따른 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 간섭이 임계치에 도달하면 경고 신호(ALERT)를 외부로 출력한다. 더불어, 휘발성 메모리 장치(100)는 외부로부터 리프레쉬 명령어에 따라서 또는 내부적인 리프레쉬 명령의 생성을 통해서 간섭이 발생한 메모리 영역에 대한 리프레쉬 동작을 수행하게 될 것이다.
도 4는 도 3의 리프레쉬 제어 로직을 간략히 보여주는 블록도이다. 도 4를 참조하면, 리프레쉬 제어 로직(160)은 어드레스 카운터(161), 타이머(163), 감지 증폭기 제어기(165), 그리고 어드레스 레지스터(167)를 포함하다.
어드레스 카운터(161)는 명령어 디코더(170, 도 3 참조)로부터 출력되는 리프레쉬 명령에 응답하여 리프레쉬 동작의 대상이 되는 리프레쉬 어드레스(RF_ADD1)를 생성한다. 어드레스 카운터(161)는 외부에서 제공되는 리프레쉬 명령에 응답하여 전체 메모리 영역에 대한 리프레쉬 동작을 수행하기 위하여 리프레쉬 어드레스(RF_ADD1)를 생성할 것이다. 어드레스 카운터(161)는 타이머(163)로부터 제공되는 클록 신호(CK)에 응답하여 시작 어드레스로부터 종료 어드레스까지 순차적으로 생성하게 될 것이다. 이때, 종료 어드레스(ADD_max)에 도달하면 어드레스 카운터(161)는 시작 어드레스로 카운팅 값을 초기화할 것이다.
타이머(163)는 명령어 디코더(170)로부터 출력되는 리프레쉬 명령에 응답하여 규정된 주기에 따라 클록 신호(CK)를 생성한다. 타이머(163)는 명령어 디코더(170)로부터의 규정된 주기마다 워드 라인 인에이블 신호(WL_EN)를 생성한다. 워드 라인 인에이블 신호(WL_EN)에 의해서 선택 영역의 워드 라인이 활성화될 수 있다.
감지 증폭기 제어기(165)는 리프레쉬 동작을 위해서 감지 증폭기(150)를 제어하는 제어 신호(REF)를 생성한다. 감지 증폭기 제어기(165)는 선택된 메모리 셀들의 셀 커패시터와 비트 라인들의 전하가 셰어링되고, 증폭 및 재기입이 발생하도록 감지 증폭기(150)를 제어한다.
간섭 어드레스 레지스터(167)는 어드레스 버퍼(167)로부터 입력되는 행 어드레스 중에서 검출 신호(DET)에 대응하는 어드레스를 저장할 수 있다. 간섭 어드레스 레지스터(167)는 입력되는 행 어드레스(R_ADD) 중에서 액티브 회수가 임계치에 도달한 행 어드레스를 일시 저장할 수 있다. 그리고 저장된 행과 인접한 2개의 어드레스가 순차적으로 제 2 리프레쉬 어드레스(RF_ADD2)가 출력될 것이다. 제 2 리프레쉬 어드레스(RF_ADD2)에 따라 2개의 행에 대해 올뱅크 리프레쉬(All bank refresh) 또는 퍼뱅크 리프레쉬(Per bank refresh)가 수행될 수 있다.
도 5는 도 3의 간섭 검출기의 예시적인 구성을 보여주는 블록도이다. 도 5를 참조하면, 간섭 검출기(180)는 액세스 카운터(181), 임계치 레지스터(183), 그리고 비교기(185)를 포함할 수 있다.
액세스 카운터(181)는 특정 어드레스에 대한 액티브 횟수를 카운트할 수 있다. 예를 들면, 액세스 카운터(181)는 특정 워드 라인에 대한 액티브 횟수를 카운트할 수 있다. 액티브 횟수는 특정 워드 라인에 대해, 또는 적어도 2개의 워드 라인들로 구성되는 워드 라인 그룹에 대해 카운트될 수 있다. 뿐만 아니라, 액티브 횟수의 카운트는 특정 블록 단위, 뱅크 단위, 그리고 칩 단위로 수행될 수도 있을 것이다.
임계치 레지스터(183)는 특정 워드 라인이나 메모리 단위에서 데이터의 신뢰성을 보장할 수 있는 최대 간섭 발생 횟수를 저장한다. 예를 들면, 하나의 워드 라인에 대한 임계치가 임계치 레지스터(183)에 저장될 수도 있을 것이다. 또는 하나의 워드 라인 그룹이나, 하나의 블록, 하나의 뱅크 단위, 하나의 칩에 대한 임계치가 임계치 레지스터에 저장될 수 있을 것이다.
비교기(185)는 임계치 레지스터(183)에 저장된 임계치와 액세스 카운트(181)에 의해서 카운트되는 특정 메모리 영역에 대한 액티브 횟수를 비교한다. 만일, 카운트된 액티브 횟수가 임계치에 도달하는 메모리 영역이 존재하는 경우, 비교기(185)는 검출 신호(DET)를 생성할 것이다.
도 6은 본 발명의 제 1 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다. 도 6을 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 간섭이 임계치(Threshold)에 도달한 것으로 검출하면 경고 신호(ALERT)를 출력할 것이다.
S110 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수를 카운트하는 단위는 하나의 워드 라인에 해당될 수 있다. 또는, 액티브 횟수를 카운트하는 단위는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 뱅크 단위, 칩 단위가 될 수 있다.
S120 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 경고 신호(ALERT)를 생성하기 위한 S130 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S110 단계로 이동한다.
S130 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 생성한다. 경고 신호 발생기(190)는 펄스 형태의 경고 신호(ALERT)를 핀(Pin)을 통해서 휘발성 메모리 장치(100)의 외부로 출력할 것이다.
S140 단계에서, 메모리 컨트롤러(200)는 첫 번째 올뱅크 리프레쉬 명령어(All bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 휘발성 메모리 장치(100)는 경고 신호(ALERT)에 응답하여 메모리 컨트롤러(200, 도 2 참조)로부터 제공되는 첫 번째 올뱅크 리프레쉬 명령어(All bank refresh command)를 수신한다. 메모리 컨트롤러(200)는 경고 신호(ALERT)가 출력되는 즉시 강제적으로 리프레쉬 동작을 수행하도록 휘발성 메모리 장치(100)에 올뱅크 리프레쉬 명령어를 인가할 것이다.
S150 단계에서, 휘발성 메모리 장치(100)는 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 전체 메모리 뱅크들의 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 1 워드 라인의 어드레스 정보는 앞서 설명된 도 4의 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다.
S160 단계에서, 메모리 컨트롤러(200)는 두 번째 올뱅크 리프레쉬 명령어(All bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 그러면, 휘발성 메모리 장치(100)는 두 번째 올뱅크 리프레쉬 명령어(All bank refresh command)를 수신한다.
S170 단계에서, 휘발성 메모리 장치(100)는 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 전체 메모리 뱅크들의 제 2 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 2 워드 라인의 어드레스 정보는 앞서 설명된 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다. 여기서, 제 1 워드 라인 및 제 2 워드 라인은 액세스 횟수(또는, 액티브 횟수)가 임계치를 초과한 워드 라인에 인접한 워드 라인들일 수 있다.
S180 단계에서, 리프레쉬 동작에 의해서 처리된 메모리 영역에 대한 동적 간섭 횟수(DDN)의 카운트값은 초기화될 것이다.
이상에서는 경고 신호(ALERT)를 외부로 출력하고, 외부로부터의 리프레쉬 명령어를 제공받는 휘발성 메모리 장치의 리프레쉬 방법이 설명되었다.
도 7은 도 6의 리프레쉬 방법을 예시적으로 보여주는 타이밍도이다. 도 7을 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)가 발생하는 시점에 외부의 리프레쉬 명령어에 의해서 올뱅크 리프레쉬(AB refresh) 동작을 수행한다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 메모리 영역에 대한 액세스 횟수를 시점 T0에서 시작할 것이다. 예시적으로 간섭 검출기(180)는 하나의 행에 대한 액세스 횟수를 카운트하는 것으로 가정하기로 한다. 하나의 행에 대한 액세스 횟수는 예를 들면 액티브 명령(ACT)이 인가되는 횟수로 카운트될 수 있다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)에 도달하는 시점이다. 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 그리고 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)를 출력할 것이다. 여기서 경고 신호(ALERT)는 논리 'Low' 값이 일정 구간 동안 유지되는 펄스로 출력될 수 있다. 따라서, 펄스 구간이 경과되면 경고 신호(ALERT)는 다시 논리 'High'로 천이될 것이다. 경고 신호(ALERT)는 별도의 핀으로 출력되거나, 상태 데이터로 외부에 출력될 수 있음은 잘 이해될 것이다. 경고 신호(ALERT)에 의해서 특정 메모리 영역에 대한 간섭이 임계치에 도달되었음이 휘발성 메모리 장치(100)의 외부로 전달된다.
T2 시점에서, 메모리 컨트롤러(200, 도 2 참조)는 경고 신호(ALERT)에 응답하여 리프레쉬 명령어(CMD1)를 제공할 것이다. 이러한 리프레쉬 명령어(CMD1)는 제어 신호들(/CAS, /RAS, /WE)을 사용하여 제공될 수 있다. 그러면, T3 시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 T4 시점에서 완료된다. 여기서, 제 1 리프레쉬 동작(1st REFR)은 모든 메모리 뱅크들의 제 1 워드 라인에 대한 리프레쉬 동작일 수 있다.
T5 시점에서, 메모리 컨트롤러(200)는 리프레쉬 명령어(CMD1)에 대한 올뱅크 리프레쉬 동작에 소요되는 시간(tRFCab)을 고려하여 추가적인 리프레쉬 명령어(CMD2)를 인가한다. 그러면, T6시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 수행할 것이다. 제 2 리프레쉬 동작(2nd REFR)은 T7 시점에서 완료된다. 여기서, 제 2 리프레쉬 동작(2nd REFR)은 모든 메모리 뱅크들의 제 2 워드 라인에 대한 리프레쉬 동작일 수 있다.
휘발성 메모리 장치(100)의 외부 명령어에 의한 2회의 리프레쉬 동작이 완료되면 후속하는 액티브 명령(ACT)이나 프리차지 명령이 제공될 수 있을 것이다. 더불어, 모니터링 되는 특정 워드 라인에 대한 동적 간섭 횟수(DDN)의 카운트값은 초기화될 것이다. 이러한 동작은 간섭 검출기(180)에서 수행될 것이다.
이상에서는 특정 메모리 영역에 대해서 카운트되는 간섭의 횟수가 임계치(Threshold)에 도달하면, 외부로 경고 신호(ALERT)를 출력하는 휘발성 메모리 장치(100)의 리프레쉬 방법이 설명되었다. 더불어, 메모리 컨트롤러(200)는 경고 신호(ALERT)에 응답하여 2회의 리프레쉬 명령을 휘발성 메모리 장치(100)에 제공한다. 휘발성 메모리 장치(100)는 외부에서 제공되는 리프레쉬 명령어(CMD1, CMD2)에 따라서 간섭에 노출된 메모리 영역들에 대한 리프레쉬 동작을 수행할 것이다.
도 8은 본 발명의 제 2 실시 예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 보여주는 순서도이다. 도 8을 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 간섭 횟수가 임계치(Threshold)에 도달한 것으로 판단되면, 경고 신호(ALERT)를 출력할 것이다. 그리고 리프레쉬 동작 중에 특정 뱅크에 대한 액세스가 가능한 퍼뱅크 리프레쉬 동작을 수행할 것이다.
S210 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수를 카운트하는 단위는 하나의 워드 라인일 수 있다. 또는, 액티브 횟수를 카운트하는 단위는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 뱅크 단위, 칩 단위가 될 수 있다.
S220 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 S230 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S210 단계로 이동한다.
S230 단계에서, 간섭에 노출된 메모리 영역의 어드레스가 레지스터 셋에 저장된다. 물론, 리프레쉬 제어 로직(160)에 구비되는 간섭 어드레스 레지스터(167, 도 6 참조)에 저장되는 어드레스도 포함된다. 그러나 레지스터 셋에 저장되는 어드레스는 이후 모드 레지스터 읽기 명령(MRR CMD)에 의해서 출력될 수 있을 것이다.
S240 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 생성한다. 경고 신호 발생기(190)는 펄스 형태의 경고 신호(ALERT)를 휘발성 메모리 장치(100)의 외부로 출력할 수 있다. 여기서, S230 단계와 S240 단계의 실행 순서는 동일한 시점이라도 상관없다. 또는, S240 단계가 S230 단계보다 앞설 수도 있음은 잘 이해될 것이다.
S250 단계에서, 메모리 컨트롤러(200)는 퍼뱅크 리프레쉬 명령어를 발행하기 위하여 모드 레지스터 읽기 명령어(MRR CMD)를 휘발성 메모리 장치(100)로 제공한다. 휘발성 메모리 장치(100)는 모드 레지스터 읽기 명령어(MRR CMD)에 응답하여 모드 레지스터에 저장된 간섭에 노출된 메모리 영역의 어드레스 정보를 외부로 출력하게 될 것이다. 따라서, 리프레쉬될 메모리 뱅크에 대한 외부의 접근은 메모리 컨트롤러(200)에서 차단할 수 있다.
S260 단계에서, 메모리 컨트롤러(200)는 첫 번째 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 휘발성 메모리 장치(100)는 메모리 컨트롤러(200)로부터 제공되는 첫 번째 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 수신한다.
S270 단계에서, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크에서 간섭을 받은 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크들의 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다.
S280 단계에서, 메모리 컨트롤러(200)는 두 번째 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 그러면, 휘발성 메모리 장치(100)는 두 번째 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 수신한다.
S290 단계에서, 휘발성 메모리 장치(100)는 간섭을 받은 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크의 제 2 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 2 워드 라인의 어드레스 정보는 앞서 설명된 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다. 여기서, 제 1 워드 라인 및 제 2 워드 라인은 액세스 횟수(또는, 액티브 횟수)가 임계치에 도달한 워드 라인에 인접한 워드 라인들일 수 있다.
S295 단계에서, 리프레쉬 동작에 의해서 데이터가 재기입된 메모리 영역에 대한 동적 간섭 횟수(DDN)의 카운트값은 초기화될 것이다.
이상에서는 경고 신호(ALERT)를 외부로 출력하고, 외부로부터의 모드 레지스터 읽기 명령과 리프레쉬 명령어를 제공받는 휘발성 메모리 장치의 리프레쉬 방법이 설명되었다. 이때, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크에 대해서만 리프레쉬 동작을 수행할 수 있다.
도 9는 도 8의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다. 도 9를 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)가 발생하는 시점에 외부의 리프레쉬 명령에 의해서 퍼뱅크 리프레쉬 동작을 수행한다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 메모리 영역에 대한 액세스 횟수의 카운트 동작을 T0 시점에서 시작할 것이다. 특정 메모리 영역은 하나의 행 또는 워드 라인에 대한 액세스 횟수를 카운트하는 것으로 가정하기로 한다. 하나의 워드 라인에 대한 액세스 횟수는, 예를 들면, 특정 시간 동안의 액티브 횟수를 카운트하는 것으로 측정될 수 있다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)에 도달하는 시점이다. 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 그러면, 간섭에 노출된 메모리 영역(예를 들면, 특정 행)의 어드레스 정보가 구비되는 레지스터 셋에 저장된다. 또한, 간섭에 노출된 메모리 영역의 어드레스 정보는 리프레쉬 제어 로직(160)에 구비되는 간섭 어드레스 레지스터(167, 도 6 참조)에도 저장될 수 있음은 잘 이해될 것이다.
더불어, T1 시점에서, 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)를 출력할 것이다. 여기서 경고 신호(ALERT)는 논리 'Low' 값이 일정 구간 동안 유지되는 펄스로 출력될 수 있다. 따라서, 펄스 구간이 경과되면 경고 신호(ALERT)는 다시 논리 'High'로 천이될 것이다. 경고 신호(ALERT)는 별도의 핀으로 출력되거나, 상태 데이터로 외부에 출력될 수 있음은 잘 이해될 것이다. 경고 신호(ALERT)에 의해서 특정 메모리 영역에 대한 간섭이 임계치에 도달되었음이 휘발성 메모리 장치(100)의 외부로 전달된다.
T2 시점에서, 메모리 컨트롤러(200, 도 2 참조)는 경고 신호(ALERT) 펄스에 응답하여 모드 레지스터 읽기 명령(MRR CMD)을 전달할 것이다. 그러면, 레지스터에 저장된 간섭에 노출된 메모리 영역의 어드레스 정보가 메모리 컨트롤러(200)에 제공될 수 있다. 메모리 컨트롤러(200)는 리프레쉬되지 않을 메모리 뱅크들에 대해서는 자유롭게 액세스할 수 있다.
T3 시점에서, 메모리 컨트롤러(200)는 리프레쉬 명령어(CMD1)를 제공할 것이다. 이러한 리프레쉬 명령어(CMD1)는 제어 신호들(/CAS, /RAS, /WE)을 사용하여 제공될 수 있다. 그러면, T4 시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 레지스터에 저장된 하나의 뱅크에 대해서만 수행될 수 있다. 제 1 리프레쉬 동작(1st REFR)은 T5 시점에서 완료된다.
T6 시점에서, 메모리 컨트롤러(200)는 리프레쉬 명령어(CMD1)에 대한 퍼뱅크 리프레쉬 동작에 소요되는 시간(tRFCpb)을 고려하여 추가적인 리프레쉬 명령어(CMD2)를 인가한다. 그러면, T7시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 선택된 메모리 뱅크에 대해서 수행할 것이다. 제 2 리프레쉬 동작(2nd REFR)은 T8 시점에서 완료된다.
휘발성 메모리 장치(100)의 외부 명령어에 의한 2회의 퍼뱅크 리프레쉬 동작이 완료되면 후속하는 액티브 명령(ACT)이나 프리차지 명령이 제공될 수 있을 것이다. 더불어, 모니터링되는 특정 워드 라인에 대한 동적 간섭 횟수(DDN)의 카운트 값은 초기화될 것이다.
이상에서는 모니터링되는 메모리 영역에서 간섭의 횟수가 임계치(Threshold)에 도달하면, 외부로 경고 신호(ALERT)를 출력하고, 모드 레지스터 읽기 명령(MRR CMD) 및 리프레쉬 명령을 제공받는 휘발성 메모리 장치(100)의 리프레쉬 방법이 설명되었다.
도 10은 본 발명의 제 3 실시 예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 보여주는 순서도이다. 도 10을 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 영역에 대한 간섭의 카운트 수가 임계치(Threshold)를 초과하면, 경고 신호(ALERT)를 출력하고 1회의 리프레쉬 명령을 제공받는다.
S310 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수를 카운트하는 단위는 하나의 워드 라인일 수 있다. 또는, 액티브 횟수를 카운트하는 단위는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 메모리 뱅크 단위, 칩 단위가 될 수 있다.
S320 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 경고 신호(ALERT)를 생성하기 위한 S330 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S310 단계로 귀환한다.
S330 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 생성한다. 경고 신호 발생기(190)는 펄스 형태의 경고 신호(ALERT)를 별도의 핀을 통해서 휘발성 메모리 장치(100)의 외부로 출력할 수 있을 것이다. 하지만, 경고 신호(ALERT)의 출력 방식은 본 실시 예에만 국한되지 않음은 잘 이해될 것이다.
S340 단계에서, 메모리 컨트롤러(200)는 올뱅크 리프레쉬 명령어(All bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 휘발성 메모리 장치(100)는 경고 신호(ALERT)에 응답하여 메모리 컨트롤러(200, 도 2 참조)로부터 제공되는 올뱅크 리프레쉬 명령어(All bank refresh command)를 수신한다.
S350 단계에서, 휘발성 메모리 장치(100)는 올뱅크 리프레쉬 명령어(All bank refresh command)에 응답하여 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 전체 메모리 뱅크들의 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 1 워드 라인의 어드레스 정보는 앞서 설명된 도 4의 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다.
S360 단계에서, 휘발성 메모리 장치(100)는 추가적인 리프레쉬 명령어의 수신없이 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 전체 메모리 뱅크들의 제 2 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 여기서, 제 2 리프레쉬 동작을 위해서 휘발성 메모리 장치(100)는 제 1 리프레쉬 동작의 종료 시점에 내부적으로 올뱅크 리프레쉬 명령어를 생성할 수도 있을 것이다.
S370 단계에서, 리프레쉬 동작에 의해서 데이터가 재기입된 메모리 영역에 대한 동적 간섭 횟수(DDN)의 카운트값은 초기화될 것이다.
이상에서는 경고 신호(ALERT)를 외부로 출력하고, 외부로부터의 한 번의 올뱅크 리프레쉬 명령어를 제공받는 휘발성 메모리 장치(100)의 리프레쉬 방법이 설명되었다. 하지만, 휘발성 메모리 장치(100)는 간섭에 노출된 워드 라인들 각각에 대한 2회의 리프레쉬 동작을 수행할 것이다.
도 11은 도 10의 리프레쉬 방법을 예시적으로 보여주는 타이밍도이다. 도 11을 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)가 발생하는 시점에서 외부로부터 하나의 리프레쉬 명령에 응답하여 2회의 올뱅크 리프레쉬(AB refresh) 동작을 수행한다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 메모리 영역에 대한 액세스 횟수를 특정 시점(T0)에서 시작할 것이다. 예시적으로 간섭 검출기(180)는 하나의 행에 대한 액세스 횟수를 카운트하는 것으로 가정하기로 한다. 하나의 행에 대한 액세스 횟수는 예를 들면 액티브 명령(ACT)이 인가되는 횟수로 카운트될 수 있다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)에 도달하는 시점이다. 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 그리고 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)를 출력할 것이다. 여기서, 경고 신호(ALERT)는 특정 펄스 폭을 갖는 펄스 신호로 출력될 수 있다. 경고 신호(ALERT)는 별도로 구비되는 핀(Pin)으로 출력되거나, 상태 데이터로 외부에 출력될 수 있음은 잘 이해될 것이다. 경고 신호(ALERT)에 의해서 특정 영역에 대한 간섭이 임계치에 도달되었음이 휘발성 메모리 장치(100)의 외부로 전달된다.
T2 시점에서, 메모리 컨트롤러(200, 도 2 참조)는 경고 신호(ALERT)에 응답하여 리프레쉬 명령어(CMD)를 제공할 것이다. 1회로 제공되는 리프레쉬 명령어(CMD)에 따라 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 제 1 리프레쉬 동작(1st REFR) 및 제 2 리프레쉬 동작(2nd REFR)을 수행한다. 즉, T3 시점에서 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 T4 시점에서 완료된다. 뒤따르는 T5 시점에서, 리프레쉬 제어 로직(160)은 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 수행할 것이다. 제 2 리프레쉬 동작(2nd REFR)은 T6 시점에서 완료된다.
휘발성 메모리 장치(100)의 외부 명령어에 의한 2회의 리프레쉬 동작이 완료되면 후속하는 액티브 명령(ACT)이나 프리차지 명령이 제공될 수 있을 것이다. 더불어, 모니터링 되는 특정 워드 라인에 대한 동적 간섭 횟수(DDN)의 카운트값은 초기화될 것이다. 이러한 동작은 간섭 검출기(180)에서 수행될 것이다.
이상에서는 모니터링되는 메모리 영역에 대해서 카운트되는 간섭의 횟수가 임계치(Threshold)에 도달하면, 외부로 경고 신호(ALERT)를 출력하는 휘발성 메모리 장치(100)의 리프레쉬 방법이 설명되었다. 더불어, 메모리 컨트롤러(200)는 경고 신호(ALERT)에 응답하여 1회의 리프레쉬 명령어를 휘발성 메모리 장치(100)에 제공한다. 휘발성 메모리 장치(100)는 1회의 리프레쉬 명령어(CMD)에 응답하여 2회의 리프레쉬 동작을 수행할 수 있다.
도 12는 본 발명의 제 4 실시 예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 보여주는 순서도이다. 도 12를 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 간섭 횟수가 임계치(Threshold)에 도달한 것으로 판단되면, 경고 신호(ALERT)를 출력할 것이다. 그리고 휘발성 메모리 장치(100)는 외부로부터 2회의 퍼뱅크 리프레쉬 동작을 수행하기 위한 1회의 리프레쉬 명령을 수신할 것이다.
S410 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브(ACT) 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수가 카운트되는 단위는 하나의 워드 라인일 수 있다. 또는, 액티브 횟수는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 뱅크 단위, 칩 단위로 카운트될 수 있다.
S420 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 S430 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S410 단계로 이동한다.
S430 단계에서, 간섭에 노출된 메모리 영역의 어드레스(예를 들면, 뱅크 어드레스)가 레지스터 셋에 저장된다. 물론, 리프레쉬 제어 로직(160)에 구비되는 간섭 어드레스 레지스터(167, 도 6 참조)에도 간섭에 노출된 메모리 영역의 어드레스 정보가 저장될 수 있을 것이다.
S440 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 생성한다. 여기서, S430 단계와 S440 단계의 실행 순서는 동일한 시점이라도 상관없다. 또는, S440 단계가 S430 단계보다 앞설 수도 있음은 잘 이해될 것이다.
S450 단계에서, 메모리 컨트롤러(200)는 퍼뱅크 리프레쉬 명령어를 발행하기 위하여 모드 레지스터 읽기 명령어(MRR CMD)를 휘발성 메모리 장치(100)로 제공한다. 휘발성 메모리 장치(100)는 모드 레지스터 읽기 명령어(MRR CMD)에 응답하여 레지스터 셋에 저장된 어드레스 정보를 외부로 출력하게 될 것이다. 따라서, 간섭에 노출되어 리프레쉬되어야 할 메모리 뱅크에 대한 외부의 접근은 메모리 컨트롤러(200)에서 차단될 수 있다.
S460 단계에서, 메모리 컨트롤러(200)는 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 휘발성 메모리 장치(100)는 메모리 컨트롤러(200)로부터 제공되는 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 수신한다.
S470 단계에서, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크에서 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크의 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다.
S480 단계에서, 휘발성 메모리 장치(100)는 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크의 제 2 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 2 워드 라인의 어드레스 정보는 앞서 설명된 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다. 여기서, 제 1 워드 라인 및 제 2 워드 라인은 액세스 횟수(또는, 액티브 횟수)가 임계치를 초과한 워드 라인에 인접한 워드 라인들일 수 있다.
S490 단계에서, 리프레쉬 동작에 의해서 데이터가 재기입된 메모리 영역에 대한 동적 간섭 횟수(DDN)는 초기화될 것이다.
이상에서는 경고 신호(ALERT)를 외부로 출력하고, 외부로부터의 모드 레지스터 읽기 명령과 리프레쉬 명령어를 제공받는 휘발성 메모리 장치의 리프레쉬 방법이 설명되었다. 이때, 휘발성 메모리 장치(100)는 1회의 리프레쉬 명령에 응답하여 2회의 퍼뱅크 리프레쉬 동작을 수행할 수 있다.
도 13은 도 12의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다. 도 13을 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)가 발생하는 시점에 외부의 리프레쉬 명령에 의해서 퍼뱅크 리프레쉬 동작을 수행한다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 메모리 영역에 대한 액세스 횟수의 카운트 동작을 T0 시점에서 시작할 것이다. 특정 메모리 영역은 하나의 행 또는 워드 라인에 대한 액세스 횟수를 카운트하는 것으로 가정하기로 한다. 하나의 워드 라인에 대한 액세스 횟수는, 예를 들면, 특정 시간 동안의 액티브 횟수를 카운트하는 것으로 측정될 수 있다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)는 임계치(Threshold)에 도달한다. 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 그러면, 간섭에 노출된 메모리 영역(예를 들면, 특정 행)의 어드레스 정보가 구비되는 레지스터에 저장된다. 예를 들면, 간섭에 노출된 메모리 영역의 어드레스 정보는 리프레쉬 제어 로직(160)에 구비되는 간섭 어드레스 레지스터(167, 도 6 참조)에 저장될 수 있다.
더불어, T1 시점에서, 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)를 출력할 것이다. 여기서, 경고 신호(ALERT)는 논리 'Low' 값이 일정 구간 동안 유지되는 펄스로 출력될 수 있다. 따라서, 펄스 구간이 경과되면 경고 신호(ALERT)는 다시 논리 'High'로 천이될 것이다. 경고 신호(ALERT)는 별도의 핀으로 출력되거나, 상태 데이터로 외부에 출력될 수 있음은 잘 이해될 것이다. 경고 신호(ALERT)에 의해서 특정 영역에 대한 간섭이 임계치에 도달되었음이 휘발성 메모리 장치(100)의 외부로 전달된다.
T2 시점에서, 메모리 컨트롤러(200, 도 2 참조)는 경고 신호(ALERT)에 응답하여 모드 레지스터 읽기 명령(MRR CMD)을 전달할 것이다. 그러면, 레지스터에 저장된 간섭에 노출된 메모리 영역의 어드레스 정보가 메모리 컨트롤러(200)에 제공될 수 있다. 메모리 컨트롤러(200)는 리프레쉬되지 않을 메모리 뱅크들에 대해서는 자유롭게 액세스할 수 있다.
T3 시점에서, 메모리 컨트롤러(200)는 리프레쉬 명령어(CMD)를 제공할 것이다. 이러한 리프레쉬 명령어(CMD)는 제어 신호들(/CAS, /RAS, /WE)을 사용하여 제공될 수 있다. 그러면, T4 시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 레지스터에 저장된 하나의 뱅크에 대해서만 수행될 수 있다. 제 1 리프레쉬 동작(1st REFR)은 T5 시점에서 완료된다.
T6 시점에서, 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 별도의 명령어 없이도 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 선택된 메모리 뱅크에 대해서 수행할 것이다. 제 2 리프레쉬 동작(2nd REFR)은 T7 시점에서 완료된다.
휘발성 메모리 장치(100)의 외부 명령어에 의한 2회의 퍼뱅크 리프레쉬 동작이 완료되면 후속하는 액티브 명령(ACT)이나 프리차지 명령이 제공될 수 있을 것이다. 더불어, 모니터링되는 특정 워드 라인에 대한 동적 간섭 횟수(DDN)의 카운트 값은 초기화될 것이다.
이상에서는 모니터링되는 메모리 영역에서 간섭의 횟수가 임계치(Threshold)에 도달하면, 외부로 경고 신호(ALERT)를 출력하고, 모드 레지스터 읽기 명령 및 리프레쉬 명령을 제공받는 휘발성 메모리 장치(100)의 리프레쉬 방법이 설명되었다. 외부에서 메모리 컨트롤러(200)는 한 번의 퍼뱅크 리프레쉬 명령어를 제공하면, 휘발성 메모리 장치(100)는 2회의 퍼뱅크 리프레쉬 동작을 수행할 수 있다.
도 14는 본 발명의 제 5 실시 예에 따른 리프레쉬 방법을 보여주는 순서도이다. 도 14를 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 영역에 대한 간섭 횟수가 임계치(Threshold)에 도달한 것으로 검출되면, 경고 신호(ALERT)를 논리 'High'로부터 논리 'Low'로 천이시킨다. 그리고 외부로부터의 명령어에 따라 간섭에 노출된 메모리 영역에 대한 리프레쉬 동작이 완료되면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)를 논리 'Low'로부터 논리 'High'로 천이시킨다.
S510 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수를 카운트하는 단위는 하나의 워드 라인일 수 있다. 또는, 액티브 횟수를 카운트하는 단위는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 뱅크 단위, 칩 단위로 카운트될 수 있다.
S520 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 경고 신호(ALERT)를 생성하기 위한 S530 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S510 단계로 이동한다.
S530 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 논리 'Low'로 천이시킨다. 경고 신호 발생기(190)는 경고 신호(ALERT)를 별도의 핀을 통해서 휘발성 메모리 장치(100)의 외부로 출력할 것이다.
S540 단계에서, 메모리 컨트롤러(200)는 첫 번째 올뱅크 리프레쉬 명령어(All bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 휘발성 메모리 장치(100)는 메모리 컨트롤러(200, 도 2 참조)로부터 제공되는 첫 번째 올뱅크 리프레쉬 명령어(All bank refresh command)를 수신한다.
S550 단계에서, 휘발성 메모리 장치(100)는 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 전체 메모리 뱅크들의 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 1 워드 라인의 어드레스 정보는 앞서 설명된 도 4의 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다.
S560 단계에서, 메모리 컨트롤러(200)는 두 번째 올뱅크 리프레쉬 명령어(All bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 그러면, 휘발성 메모리 장치(100)는 두 번째 올뱅크 리프레쉬 명령어(All bank refresh command)를 수신한다.
S570 단계에서, 휘발성 메모리 장치(100)는 간섭을 받은 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 전체 메모리 뱅크들의 제 2 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 2 워드 라인의 어드레스 정보는 앞서 설명된 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다. 여기서, 제 1 워드 라인 및 제 2 워드 라인은 액세스 횟수(또는, 액티브 횟수)가 임계치를 초과한 워드 라인에 인접한 워드 라인들일 수 있다.
S580 단계에서, 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)의 레벨을 논리 'Low'로부터 논리 'High'로 천이시킨다.
S590 단계에서, 리프레쉬 동작에 의해서 데이터가 재기입된 메모리 영역에 대한 동적 간섭 횟수(DDN)는 초기화될 것이다.
이상에서는 휘발성 메모리 장치(100)는 간섭 횟수가 임계치에 도달한 경우에 논리 'Low'로 천이하고, 간섭에 노출된 메모리 영역에 대한 리프레쉬가 완료되면 논리 'High'로 천이하는 경고 신호(ALERT)를 출력한다. 따라서, 경고 신호(ALERT)를 통해서 좀더 다양한 상태 정보를 외부로 제공할 수 있는 휘발성 메모리 장치(100)의 구현이 가능하다.
도 15는 도 14의 리프레쉬 방법을 예시적으로 보여주는 타이밍도이다. 도 15를 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)가 논리 'Low' 레벨로 출력하고, 외부의 리프레쉬 명령에 의해서 올뱅크 리프레쉬 동작을 수행한다. 그리고 올뱅크 리프레쉬 동작이 완료되면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)를 논리 'High'로 천이시킨다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 영역에 대한 액세스 횟수를 특정 시점(T0)에서 시작할 것이다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)에 도달한다. 그러면, 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)를 논리 'Low' 레벨로 출력할 것이다.
T2 시점에서, 메모리 컨트롤러(200, 도 2 참조)는 경고 신호(ALERT)의 논리 'Low' 천이에 응답하여 올뱅크 리프레쉬 명령어(CMD1)를 제공할 것이다.
T3 시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 T4 시점에서 완료된다. 여기서, 제 1 리프레쉬 동작(1st REFR)은 모든 메모리 뱅크들의 제 1 워드 라인에 대한 리프레쉬 동작일 수 있다.
T5 시점에서, 메모리 컨트롤러(200)는 리프레쉬 명령어(CMD1)에 대한 올뱅크 리프레쉬 동작에 소요되는 시간(tRFCab)을 고려하여 추가적인 리프레쉬 명령어(CMD2)를 인가한다. 그러면, T6시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 수행할 것이다. 제 2 리프레쉬 동작(2nd REFR)은 T7시점에서 완료된다. 여기서, 제 2 리프레쉬 동작(2nd REFR)은 모든 메모리 뱅크들의 제 2 워드 라인에 대한 리프레쉬 동작일 수 있다.
간섭에 노출된 메모리 영역에 대한 리프레쉬 동작이 완료되는 T7 시점에서, 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)를 논리 'High' 레벨로 천이시킬 것이다. 휘발성 메모리 장치(100)의 외부 명령어에 의한 2회의 리프레쉬 동작이 완료되면 후속하는 액티브 명령(ACT)이나 프리차지 명령이 제공될 수 있을 것이다. 더불어, 모니터링 되는 특정 워드 라인에 대한 동적 간섭 횟수(DDN)의 카운트값은 초기화될 것이다. 이러한 동작은 간섭 검출기(180)에서 수행될 것이다.
이상에서는 모니터링되는 메모리 영역에 대해서 카운트되는 간섭의 횟수가 임계치(Threshold)에 도달하면, 외부로 출력되는 경고 신호(ALERT)의 레벨을 천이시키는 휘발성 메모리 장치(100)의 리프레쉬 방법이 설명되었다. 하지만, 경고 신호(ALERT)의 논리 'Low' 구간과 논리 'High' 구간은 상호 치환될 수 있음은 잘 이해될 것이다.
도 16은 본 발명의 제 6 실시 예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 보여주는 순서도이다. 도 16을 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 간섭 횟수가 임계치(Threshold)에 도달한 것으로 판단되면, 경고 신호(ALERT)를 출력할 것이다. 그리고 외부로부터 특정 뱅크에 대한 액세스가 가능한 퍼뱅크 리프레쉬 동작을 수행할 것이다.
S610 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수를 카운트하는 단위는 하나의 워드 라인일 수 있다. 또는, 액티브 횟수를 카운트하는 단위는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 뱅크 단위, 칩 단위가 될 수 있다.
S620 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 S630 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S610 단계로 이동한다.
S630 단계에서, 간섭에 노출된 메모리 영역의 어드레스(Disturb address)가 특정 레지스터에 저장된다. 물론, 리프레쉬 제어 로직(160)에 구비되는 간섭 어드레스 레지스터(167, 도 6 참조)에 저장되는 어드레스도 포함된다.
S640 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 논리 'Low'로 출력한다. 여기서, S630 단계와 S640 단계의 실행 순서는 변경될 수 있다. 또는, S630 단계와 S640 단계가 동시에 수행될 수도 있다.
S650 단계에서, 메모리 컨트롤러(200)는 퍼뱅크 리프레쉬 명령어를 발행하기 위하여 모드 레지스터 읽기 명령어(MRR CMD)를 휘발성 메모리 장치(100)로 제공한다. 휘발성 메모리 장치(100)는 모드 레지스터 읽기 명령어(MRR CMD)에 응답하여 모드 레지스터에 저장된 상태 데이터를 외부로 출력하게 될 것이다. 따라서, 간섭이 검출되어 리프레쉬 되어야 할 메모리 뱅크에 대한 외부의 접근은 메모리 컨트롤러(200)에서 차단하게 될 것이다.
S660 단계에서, 메모리 컨트롤러(200)는 첫 번째 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 휘발성 메모리 장치(100)는 메모리 컨트롤러(200)로부터 제공되는 첫 번째 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 수신한다.
S665 단계에서, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크에서 간섭을 받은 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크들의 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다.
S670 단계에서, 메모리 컨트롤러(200)는 두 번째 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 그러면, 휘발성 메모리 장치(100)는 두 번째 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 수신한다.
S675 단계에서, 휘발성 메모리 장치(100)는 간섭을 받은 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 전체 메모리 뱅크들의 제 2 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 2 워드 라인의 어드레스 정보는 앞서 설명된 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다. 여기서, 제 1 워드 라인 및 제 2 워드 라인은 액세스 횟수(또는, 액티브 횟수)가 임계치에 도달한 워드 라인에 인접한 워드 라인들일 수 있다.
S680 단계에서, 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)를 논리 'High'로 천이시킨다.
S690 단계에서, 리프레쉬 동작에 의해서 데이터가 재기입된 메모리 영역에 대한 동적 간섭 횟수(DDN)는 초기화될 것이다.
이상에서는 경고 신호(ALERT)를 통해서 특정 메모리 영역의 간섭 노출 여부와, 그에 따르는 리프레쉬 동작의 완료 여부가 외부로 출력될 수 있는 휘발성 메모리 장치(100)의 특징이 설명되었다.
도 17은 도 16의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다. 도 17을 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)의 논리 'Low' 구간에서 외부의 리프레쉬 명령에 따른 퍼뱅크 리프레쉬 동작을 수행한다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 영역에 대한 액세스 횟수의 카운트 동작을 T0 시점에서 시작할 것이다. 특정 영역은 하나의 행 또는 워드 라인에 대한 액세스 횟수를 카운트하는 것으로 가정하기로 한다. 하나의 워드 라인에 대한 액세스 횟수는, 예를 들면, 특정 시간 동안의 액티브 횟수를 카운트하는 것으로 측정될 수 있다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)에 도달한다. 그러면, 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 그러면, 간섭에 노출된 메모리 영역(예를 들면, 특정 행)의 어드레스 정보가 구비되는 레지스터에 저장된다. 예를 들면, 간섭에 노출된 메모리 영역의 어드레스 정보는 리프레쉬 제어 로직(160)에 구비되는 간섭 어드레스 레지스터(167, 도 6 참조)에 저장될 수 있음은 잘 이해될 것이다. 또한, 간섭에 노출된 메모리 영역의 어드레스 정보는 별도의 레지스터 셋에 저장될 수 있다.
더불어, T1 시점에서 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)를 논리 'High'로부터 논리 'Low'로 천이시킬 것이다. 따라서, 경고 신호(ALERT)는 별도의 핀으로 출력되거나, 상태 데이터로 외부에 출력될 수 있음은 잘 이해될 것이다. 경고 신호(ALERT)에 의해서 특정 영역에 대한 간섭이 임계치에 도달되었음이 휘발성 메모리 장치(100)의 외부로 전달된다.
T2 시점에서, 메모리 컨트롤러(200, 도 2 참조)는 경고 신호(ALERT)에 응답하여 모드 레지스터 읽기 명령(MRR CMD)을 전달할 것이다. 그러면, 레지스터 셋에 저장된 간섭에 노출된 메모리 영역의 어드레스 정보가 메모리 컨트롤러(200)에 제공될 수 있다. 메모리 컨트롤러(200)는 리프레쉬되지 않을 메모리 뱅크들에 대해서는 자유롭게 액세스할 수 있다.
T3 시점에서, 메모리 컨트롤러(200)는 리프레쉬 명령어(CMD1)를 제공할 것이다. 그러면, T4 시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 레지스터에 저장된 하나의 뱅크에 대해서만 수행될 수 있다. 제 1 리프레쉬 동작(1st REFR)은 T5 시점에서 완료된다.
T6 시점에서, 메모리 컨트롤러(200)는 리프레쉬 명령어(CMD1)에 대한 퍼뱅크 리프레쉬 동작에 소요되는 시간(tRFCpb)을 고려하여 추가적인 리프레쉬 명령어(CMD2)를 인가한다. 그러면, T7시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 선택된 메모리 뱅크에 대해서 수행할 것이다. 제 2 리프레쉬 동작(2nd REFR)은 T8 시점에서 완료된다.
제 2 리프레쉬 동작(2nd REFR)이 완료되면, 리프레쉬 제어 로직(160)의 상태에 따라 경고 신호 발생기(190)는 경고 신호(ALERT)를 논리 'High'로 천이할 것이다.
휘발성 메모리 장치(100)의 외부 명령어에 의한 2회의 퍼뱅크 리프레쉬 동작이 완료되면 후속하는 액티브 명령(ACT)이나 프리차지 명령이 제공될 수 있을 것이다. 더불어, 모니터링 되는 특정 워드 라인에 대한 동적 간섭 횟수(DDN)의 카운트 값은 초기화될 것이다.
이상에서 설명된 제 6 실시 예에 따르면, 외부로 경고 신호(ALERT)는 모니터링 되는 메모리 영역의 간섭에 대한 노출 여부와 리프레쉬 여부에 대한 정보를 포함할 수 있다.
도 18은 본 발명의 제 7 실시 예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 보여주는 순서도이다. 도 18을 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 영역에 대한 간섭의 카운트 수가 임계치(Threshold)에 도달하면, 경고 신호(ALERT)의 레벨을 변경하고, 1회의 리프레쉬 명령을 제공받는다.
S710 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수를 카운트하는 단위는 하나의 워드 라인일 수 있다. 또는, 액티브 횟수를 카운트하는 단위는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 뱅크 단위, 칩 단위가 될 수 있다.
S720 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 S730 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S710 단계로 귀환한다.
S730 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 논리 'Low'로 천이시킨다. 경고 신호 발생기(190)는 경고 신호(ALERT)를 별도의 핀을 통해서 휘발성 메모리 장치(100)의 외부로 출력할 수 있을 것이다. 하지만, 경고 신호(ALERT)의 출력 방식은 본 실시 예에만 국한되지 않음은 잘 이해될 것이다.
S740 단계에서, 메모리 컨트롤러(200)는 올뱅크 리프레쉬 명령어(All bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 휘발성 메모리 장치(100)는 경고 신호(ALERT)에 응답하여 메모리 컨트롤러(200, 도 2 참조)로부터 제공되는 올뱅크 리프레쉬 명령어(All bank refresh command)를 수신한다.
S750 단계에서, 휘발성 메모리 장치(100)는 올뱅크 리프레쉬 명령어(All bank refresh command)에 응답하여 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 전체 메모리 뱅크들의 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 1 워드 라인의 어드레스 정보는 앞서 설명된 도 4의 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다.
S760 단계에서, 휘발성 메모리 장치(100)는 추가적인 리프레쉬 명령어의 수신없이 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 전체 메모리 뱅크들의 제 2 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 여기서, 제 2 리프레쉬 동작을 위해서 휘발성 메모리 장치(100)는 제 1 리프레쉬 동작의 종료 시점에 내부적으로 올뱅크 리프레쉬 명령어를 생성할 수도 있을 것이다.
S770 단계에서, 경고 신호 발생기(190)는 리프레쉬 제어 로직(160)에 의한 제 2 리프레쉬 동작이 완료되면, 경고 신호(ALERT)를 논리 'High'로 천이시킨다.
S780 단계에서, 리프레쉬 동작에 의해서 데이터가 재기입된 메모리 영역에 대한 동적 간섭 횟수(DDN)는 초기화될 것이다.
이상에서는 경고 신호(ALERT)를 외부로 출력하고, 외부로부터의 한 번의 올뱅크 리프레쉬 명령어를 제공받는 휘발성 메모리 장치(100)의 리프레쉬 방법이 설명되었다. 하지만, 휘발성 메모리 장치(100)는 간섭에 노출된 워드 라인들 각각에 대한 2회의 리프레쉬 동작을 수행할 수 있다. 여기서, 경고 신호(ALERT)에는 간섭의 발생 여부, 그리고 간섭에 노출된 메모리 영역에 대한 리프레쉬 동작의 완료 여부에 대한 정보가 포함된다.
도 19는 도 18의 리프레쉬 방법을 예시적으로 보여주는 타이밍도이다. 도 19를 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)가 발생하는 시점에서 외부로부터 하나의 리프레쉬 명령에 의해서 2회의 올뱅크 리프레쉬 동작을 수행한다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 영역에 대한 액세스 횟수를 특정 시점(T0)에서 시작할 것이다. 예시적으로 간섭 검출기(180)는 하나의 행에 대한 액세스 횟수를 카운트하는 것으로 가정하기로 한다. 하나의 행에 대한 액세스 횟수는 예를 들면 액티브 명령(ACT)이 인가되는 횟수로 카운트될 수 있다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)에 도달한다. 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 그리고 경고 신호 발생기(190, 도 3 참조)는 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 논리 'Low' 레벨로 천이시킬 것이다.
T2 시점에서, 메모리 컨트롤러(200, 도 2 참조)는 경고 신호(ALERT)의 천이에 응답하여 리프레쉬 명령어(CMD)를 제공할 것이다. 1회로 제공되는 리프레쉬 명령어(CMD)에 따라 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 제 1 리프레쉬 동작(1st REFR) 및 제 2 리프레쉬 동작(2nd REFR)을 수행한다. 즉, T3 시점에서 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 T4 시점에서 완료된다. 뒤따르는 T5 시점에서, 리프레쉬 제어 로직(160)은 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 수행할 것이다. 제 2 리프레쉬 동작(2nd REFR)은 T6 시점에서 완료된다
휘발성 메모리 장치(100)에서의 2회의 리프레쉬 동작이 완료되면, T6 시점에서 경고 신호(ALERT)의 레벨은 논리 'High' 레벨로 천이한다. 그러면, 후속하는 액티브 명령(ACT)이나 프리차지 명령이 제공될 수 있을 것이다. 더불어, 모니터링 되는 특정 워드 라인에 대한 동적 간섭 횟수(DDN)의 카운트값은 초기화될 것이다. 이러한 동작은 간섭 검출기(180)에서 수행될 것이다.
도 20은 본 발명의 제 8 실시 예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 보여주는 순서도이다. 도 20을 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 간섭 횟수가 임계치(Threshold)에 도달한 것으로 판단되면, 경고 신호(ALERT)의 레벨을 변경하여 출력한다. 그리고 휘발성 메모리 장치(100)는 2회의 퍼뱅크 리프레쉬 동작을 수행하기 위하여 외부로부터 1회의 리프레쉬 명령을 수신할 것이다.
S810 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브(ACT) 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수를 카운트하는 단위는 하나의 워드 라인일 수 있다. 또는, 액티브 횟수를 카운트하는 단위는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 뱅크 단위, 칩 단위가 될 수 있다.
S820 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 S830 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S810 단계로 이동한다.
S830 단계에서, 간섭에 노출된 메모리 영역의 어드레스(예를 들면, 뱅크 어드레스)가 특정 레지스터 셋에 저장된다. 물론, 리프레쉬 제어 로직(160)에 구비되는 간섭 어드레스 레지스터(167, 도 6 참조)에 저장되는 어드레스도 포함될 수 있을 것이다.
S840 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 논리 'Low'로 천이시킨다. 여기서, S830 단계와 S840 단계의 실행 순서는 동일하거나, 전환되어도 상관없다.
S850 단계에서, 메모리 컨트롤러(200)는 퍼뱅크 리프레쉬 명령어를 발행하기 위하여 모드 레지스터 읽기 명령어(MRR CMD)를 휘발성 메모리 장치(100)로 제공한다. 휘발성 메모리 장치(100)는 모드 레지스터 읽기 명령어(MRR CMD)에 응답하여 레지스터 셋에 저장된 어드레스 정보를 외부로 출력하게 될 것이다. 따라서, 간섭에 노출되어 리프레쉬되어야 할 메모리 뱅크에 대한 외부의 접근은 메모리 컨트롤러(200)에서 차단될 수 있다.
S860 단계에서, 메모리 컨트롤러(200)는 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 휘발성 메모리 장치(100)에 제공할 것이다. 휘발성 메모리 장치(100)는 메모리 컨트롤러(200)로부터 제공되는 퍼뱅크 리프레쉬 명령어(Per bank refresh command)를 수신한다.
S870 단계에서, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크에서 간섭을 받은 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크의 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다.
S880 단계에서, 휘발성 메모리 장치(100)는 간섭을 받은 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 선택된 메모리 뱅크의 제 2 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 2 워드 라인의 어드레스 정보는 앞서 설명된 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다. 여기서, 제 1 워드 라인 및 제 2 워드 라인은 액세스 횟수(또는, 액티브 횟수)가 임계치를 초과한 워드 라인에 인접한 워드 라인들일 수 있다.
S890 단계에서, 리프레쉬 동작에 의해서 데이터가 재기입된 메모리 영역에 대한 동적 간섭 횟수(DDN)는 초기화될 것이다.
이상에서는 경고 신호(ALERT)를 외부로 출력하고, 외부로부터의 모드 레지스터 읽기 명령과 리프레쉬 명령어를 제공받는 휘발성 메모리 장치의 리프레쉬 방법이 설명되었다. 이때, 휘발성 메모리 장치(100)는 1회의 리프레쉬 명령에 응답하여 2회의 퍼뱅크 리프레쉬 동작을 수행할 수 있다.
도 21은 도 20의 리프레쉬 방법을 구체적으로 보여주는 타이밍도이다. 도 21을 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)가 발생하는 시점에 외부의 리프레쉬 명령에 의해서 퍼뱅크 리프레쉬 동작을 수행한다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 영역에 대한 액세스 횟수의 카운트 동작을 T0 시점에서 시작할 것이다. 특정 영역은 하나의 행 또는 워드 라인에 대한 액세스 횟수를 카운트하는 것으로 가정하기로 한다. 하나의 워드 라인에 대한 액세스 횟수는, 예를 들면, 특정 시간 동안의 액티브 횟수를 카운트하는 것으로 측정될 수 있다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)는 임계치(Threshold)에 도달한다. 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 그러면, 간섭에 노출된 메모리 영역(예를 들면, 특정 행)의 어드레스 정보가 구비된 레지스터 셋에 저장될 수 있다. 예를 들면, 간섭에 노출된 메모리 영역의 어드레스 정보는 리프레쉬 제어 로직(160)에 구비되는 간섭 어드레스 레지스터(167, 도 6 참조)에 저장될 수 있다.
더불어, T1 시점에서, 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)를 논리 'Low'로 출력할 것이다. 경고 신호(ALERT)는 별도의 핀으로 출력되거나, 상태 데이터로 외부에 출력될 수 있음은 잘 이해될 것이다. 경고 신호(ALERT)에 의해서 특정 영역에 대한 간섭이 임계치에 도달되었음이 휘발성 메모리 장치(100)의 외부로 전달된다.
T2 시점에서, 메모리 컨트롤러(200, 도 2 참조)는 경고 신호(ALERT)에 응답하여 모드 레지스터 읽기 명령(MRR CMD)을 전달할 것이다. 그러면, 구비된 레지스터 셋에 저장된 메모리 영역의 어드레스 정보가 메모리 컨트롤러(200)에 제공될 수 있다. 메모리 컨트롤러(200)는 리프레쉬되지 않을 메모리 뱅크들에 대해서는 자유롭게 액세스할 수 있다.
T3 시점에서, 메모리 컨트롤러(200)는 리프레쉬 명령어(CMD)를 제공할 것이다. 이러한 리프레쉬 명령어(CMD)는 제어 신호들(/CAS, /RAS, /WE)을 사용하여 제공될 수 있다. 그러면, T4 시점에서 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 레지스터에 저장된 하나의 뱅크에 대해서만 수행될 수 있다. 제 1 리프레쉬 동작(1st REFR)은 T5 시점에서 완료된다.
T6 시점에서, 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 별도의 명령어 없이도 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 선택된 메모리 뱅크에 대해서 수행할 것이다. 제 2 리프레쉬 동작(2nd REFR)은 T7 시점에서 완료된다. 제 2 리프레쉬 동작(2nd REFR)이 완료되는 T7 시점에서, 경고 신호(ALERT)는 논리 'High'로 천이한다.
휘발성 메모리 장치(100)의 1회의 외부 명령어에 의한 2회의 퍼뱅크 리프레쉬 동작이 완료되면, 후속하는 액티브 명령(ACT)이나 프리차지 명령이 제공될 수 있을 것이다. 더불어, 모니터링 되는 특정 워드 라인에 대한 동적 간섭 횟수(DDN)의 카운트 값은 초기화될 것이다.
도 22는 본 발명의 제 9 실시 예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 보여주는 순서도이다. 도 22를 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 영역에 대한 간섭이 임계치(Threshold)에 도달한 것으로 검출하면 경고 신호(ALERT)를 출력할 것이다. 그리고 휘발성 메모리 장치(100)는 외부 명령어의 제공없이 간섭에 노출된 메모리 영역에 대한 리프레쉬 동작을 수행할 수 있다.
S910 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수를 카운트하는 단위는 하나의 워드 라인일 수 있다. 또는, 액티브 횟수를 카운트하는 단위는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 뱅크 단위, 칩 단위로 카운트될 수 있다.
S920 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 경고 신호(ALERT)를 생성하기 위한 S930 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S910 단계로 이동한다.
S930 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 생성한다. 경고 신호 발생기(190)는 펄스 형태의 경고 신호(ALERT)를 휘발성 메모리 장치(100)의 외부로 출력할 수 있다.
S940 단계에서, 휘발성 메모리 장치(100)는 외부의 명령어 없이 자체적으로 간섭을 받은 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 1 워드 라인의 어드레스 정보는 앞서 설명된 도 4의 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다.
S950 단계에서, 휘발성 메모리 장치(100)는 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 제 2 워드 라인의 어드레스 정보는 앞서 설명된 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다. 여기서, 제 1 워드 라인 및 제 2 워드 라인은 액세스 횟수(또는, 액티브 횟수)가 임계치를 초과한 워드 라인에 인접한 워드 라인들일 수 있다. 그리고 제 1 및 제 2 리프레쉬 동작은 올뱅크 리프레쉬 동작 또는 퍼뱅크 리프레쉬 동작으로 수행될 수 있다.
S960 단계에서, 리프레쉬 동작에 의해서 데이터가 재기입된 메모리 영역에 대한 동적 간섭 횟수(DDN)는 초기화될 것이다.
이상에서는 경고 신호(ALERT)를 외부로 출력하지만, 외부로부터의 리프레쉬 명령어 없이도 간섭에 노출된 메모리 영역을 리프레쉬하는 휘발성 메모리 장치의 리프레쉬 방법이 설명되었다.
도 23은 도 22의 리프레쉬 방법을 예시적으로 보여주는 타이밍도이다. 도 23을 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)를 출력한 이후에, 자체적으로 간섭에 노출된 메모리 영역에 대한 리프레쉬 동작을 수행한다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 영역에 대한 액세스 횟수를 특정 시점(T0)에서 시작할 것이다. 예시적으로 간섭 검출기(180)는 하나의 행에 대한 액세스 횟수를 카운트하는 것으로 가정하기로 한다. 하나의 행에 대한 액세스 횟수는 예를 들면 액티브 명령(ACT)이 인가되는 횟수일 수 있다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)에 도달한다. 그러면, 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 그리고 경고 신호 발생기(190, 도 3 참조)는 펄스 형태의 경고 신호(ALERT)를 출력할 것이다.
T2 시점에서, 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 T3 시점에서 완료된다.
T4 시점에서, 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 수행할 것이다. 제 2 리프레쉬 동작(1st REFR)은 T5시점에서 완료된다.
휘발성 메모리 장치(100)의 외부 명령어에 의한 2회의 리프레쉬 동작이 완료되면 후속하는 액티브 명령(ACT)이나 프리차지 명령이 제공될 수 있을 것이다. 더불어, 모니터링 되는 특정 워드 라인에 대한 동적 간섭 횟수(DDN)의 카운트값은 초기화될 것이다. 이러한 동작은 간섭 검출기(180)에서 수행될 것이다.
이상에서는 메모리 영역의 간섭의 횟수가 임계치(Threshold)에 도달하면, 외부로 경고 신호(ALERT)를 출력하지만, 자체적으로 리프레쉬 동작을 수행하는 휘발성 메모리 장치(100)의 리프레쉬 방법이 설명되었다. 더불어, 메모리 컨트롤러(200)는 경고 신호(ALERT)를 액세스 동작이나 메모리 관리 동작에 참조할 수 있을 것이다.
도 24는 본 발명의 제 10 실시 예에 따른 휘발성 메모리 장치의 리프레쉬 방법을 보여주는 순서도이다. 도 24를 참조하면, 본 발명의 휘발성 메모리 장치(100)는 특정 영역에 대한 간섭이 임계치(Threshold)에 도달한 것으로 검출하면 경고 신호(ALERT)의 레벨을 논리 'Low'로 천이시킬 것이다. 그리고 휘발성 메모리 장치(100)는 간섭에 노출된 메모리 영역에 대한 리프레쉬 동작이 완료되면, 경고 신호(ALERT)의 레벨을 논리 'High'로 천이시킬 것이다. 휘발성 메모리 장치(100)는 간섭에 노출된 메모리 영역에 대한 리프레쉬 동작을 외부 명령어의 제공없이 자체적으로 수행할 수 있다.
S1010 단계에서, 휘발성 메모리 장치(100, 도 3 참조)는 특정 메모리 영역에 대한 동적 간섭 횟수(DDN)를 카운트한다. 예를 들면, 휘발성 메모리 장치(100)는 특정 메모리 영역에 대한 액티브 횟수를 카운트할 수 있을 것이다. 여기서, 액티브 횟수를 카운트하는 단위는 하나의 워드 라인일 수 있다. 또는, 액티브 횟수를 카운트하는 단위는 복수의 워드 라인들로 구성되는 워드 라인 그룹 단위, 블록 단위, 뱅크 단위, 칩 단위로 카운트될 수 있다.
S1020 단계에서, 휘발성 메모리 장치(100)는 카운트된 동적 간섭 횟수(DDN)와 임계치(Threshold)를 비교한다. 규정된 시간 내에서 발행하는 동적 간섭 횟수(DDN)가 임계치(Threshold) 이상인 경우, 절차는 경고 신호(ALERT)의 레벨을 천이시키기 위한 S1030 단계로 이동한다. 반면, 규정된 시간 내에서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)보다 작은 경우, 절차는 계속해서 동적 간섭 횟수(DDN)를 모니터링하기 위한 S1010 단계로 이동한다.
S1030 단계에서, 경고 신호 발생기(190, 도 3 참조)는 간섭 검출기(180)로부터의 검출 신호(DET)에 응답하여 경고 신호(ALERT)를 논리 'Low'로 천이시킨다.
S1040 단계에서, 휘발성 메모리 장치(100)는 외부의 명령어 없이 자체적으로 간섭을 받은 제 1 워드 라인에 대한 제 1 리프레쉬 동작을 수행한다. 즉, 휘발성 메모리 장치(100)는 제 1 워드 라인에 대해 리프레쉬 동작을 수행할 것이다. 제 1 워드 라인의 어드레스 정보는 앞서 설명된 도 4의 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다.
S1050 단계에서, 휘발성 메모리 장치(100)는 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작을 수행한다. 제 2 워드 라인의 어드레스 정보는 앞서 설명된 간섭 어드레스 레지스터(167)에 의해서 제공될 수 있다. 여기서, 제 1 워드 라인 및 제 2 워드 라인은 액세스 횟수(또는, 액티브 횟수)가 임계치를 초과한 워드 라인에 인접한 워드 라인들일 수 있다. 그리고 제 1 및 제 2 리프레쉬 동작은 올뱅크 리프레쉬 동작 또는 퍼뱅크 리프레쉬 동작으로 수행될 수 있다.
S1060 단계에서, 경고 신호 발생기(190)는 간섭에 노출된 메모리 영역에 대한 리프레쉬 동작의 완료에 응답하여 경고 신호(ALERT)를 논리 'High'로 천이시킨다.
S1070 단계에서, 리프레쉬 동작에 의해서 데이터가 재기입된 메모리 영역에 대한 동적 간섭 횟수(DDN)는 초기화될 것이다.
이상에서는 경고 신호(ALERT)의 레벨을 통해서 특정 메모리 영역에 대한 간섭 여부, 그리고 특정 메모리 영역에 대한 리프레쉬 동작의 완료 정보가 외부로 제공될 수 있는 휘발성 메모리 장치의 리프레쉬 방법이 게시되었다. 특히, 리프레쉬 동작은 외부의 명령어 없이 휘발성 메모리 장치(100)의 내부에서 수행될 수 있다.
도 25는 도 24의 리프레쉬 방법을 예시적으로 보여주는 타이밍도이다. 도 25를 참조하면, 휘발성 메모리 장치(100)는 경고 신호(ALERT)를 출력한 이후에, 자체적으로 간섭에 노출된 메모리 영역에 대한 리프레쉬 동작을 수행한다.
T0 시점은 동적 간섭 횟수(DDN)의 카운트가 시작되는 시점을 나타낸다. 간섭 검출기(180, 도 3 참조)는 특정 영역에 대한 액세스 횟수를 특정 시점(T0)에서 시작할 것이다. 예시적으로 간섭 검출기(180)는 하나의 행에 대한 액세스 횟수를 카운트하는 것으로 가정하기로 한다. 하나의 행에 대한 액세스 횟수는 예를 들면 액티브 명령(ACT)이 인가되는 횟수일 수 있다.
T1 시점에서, 간섭 검출기(180)에 의해서 카운트되는 동적 간섭 횟수(DDN)가 임계치(Threshold)에 도달한다. 그러면, 간섭 검출기(180)는 검출 신호(DET)를 생성한다. 그리고 경고 신호 발생기(190, 도 3 참조)는 경고 신호(ALERT)의 레벨을 논리 'Low'로 천이시킬 것이다.
T2 시점에서, 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 1 워드 라인에 대한 제 1 리프레쉬 동작(1st REFR)을 수행할 것이다. 제 1 리프레쉬 동작(1st REFR)은 T3 시점에서 완료된다.
T4 시점에서, 휘발성 메모리 장치(100)의 리프레쉬 제어 로직(160)은 간섭에 노출된 제 2 워드 라인에 대한 제 2 리프레쉬 동작(2nd REFR)을 수행할 것이다. 제 2 리프레쉬 동작(1st REFR)은 T5시점에서 완료된다. 제 2 리프레쉬 동작이 완료되는 T5 시점에서, 경고 신호 발생기(190)는 경고 신호(ALERT)의 레벨을 논리 'High'로 천이시킨다.
이상에서는 메모리 영역의 간섭의 횟수가 임계치(Threshold)에 도달하면, 경고 신호(ALERT)의 레벨을 천이시키지만, 외부의 명령어 제공없이 자체적으로 리프레쉬 동작을 수행하는 휘발성 메모리 장치(100)의 리프레쉬 방법이 설명되었다.
도 26은 본 발명의 실시 예에 따른 본 발명의 실시 예에 따른 휘발성 메모리 장치를 포함하는 휴대용 단말기를 나타내는 블록도이다. 도 26을 참조하면, 본 발명의 실시 예에 따른 휴대용 단말기(1000)는 이미지 처리부(1100), 무선 송수신부(1200), 오디오 처리부(1300), 이미지 파일 생성부(1400), 디램(1500), 유저 인터페이스(1600), 그리고 컨트롤러(1700)를 포함한다.
이미지 처리부(1100)는 렌즈(1110), 이미지 센서(1120), 이미지 프로세서(1130), 그리고 디스플레이부(1140)를 포함한다. 무선 송수신부(1200)는 안테나(1210), 트랜시버(1220), 모뎀(1230)을 포함한다. 오디오 처리부(1300)는 오디오 프로세서(1310), 마이크(1320), 그리고 스피커(1330)를 포함한다. 이미지 파일 생성부(1400)는 휴대용 단말기(1000)의 내부에서 이미지 파일을 생성하기 위한 구성이다. 디램(DRAM)은 휴대용 단말기(1000)의 워킹 메모리로 제공된다. 유저 인터페이스(1600)는 사용자 입력 신호를 제공받기 위한 구성이다.
여기서, 디램(1500)은 모바일 디램으로 제공될 수 있다. 디램(1500)은 특정 영역에 대한 간섭의 횟수가 임계치에 도달하면, 컨트롤러(1700)에 경고 신호(ALERT)를 출력할 수 있다. 그리고 컨트롤러(1700)로부터의 명령어 또는 자체적으로 생성하는 명령어에 의해서 간섭에 노출된 메모리 영역에 대한 리프레쉬 동작을 수행할 수 있다. 이러한 리프레쉬 동작에 따라서 디램(1500)은 높은 데이터 신뢰성 및 저전력 특성을 제공할 수 있다.
본 발명에 따른 반도체 메모리 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 반도체 메모리 장치는 PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flatpack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline), TQFP(Thin Quad Flatpack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 20, 30 : 메모리 셀 40 : 비트 라인 감지 증폭기
100 : 휘발성 메모리 장치 200 : 메모리 컨트롤러
110 : 셀 어레이 120 : 행 디코더
130 : 어드레스 버퍼 140 : 열 디코더
150 : 감지 증폭기 160 : 리프레쉬 제어 로직
161 : 어드레스 카운터 163 : 타이머
165 : 감지 증폭기 제어기 167 : 간섭 어드레스 레지스터
170 : 명령어 디코더 180 : 간섭 검출기
181 : 액세스 카운터 183 : 임계치 레지스터
185 : 비교기 190 : 경고 신호 발생기
1110 : 렌즈 1120 : 이미지 센서
1130 : 이미지 프로세서 1140 : 디스플레이 유닛
1210 : 안테나 1220 : 송수신기
1230 : 모뎀 1310 : 오디오 처리기
1320 : 마이크 1330 : 스피커
1400 : 이미지 파일 생성 유닛 1500 : DRAM
1600 : 유저 인터페이스 1700 : 컨트롤러

Claims (10)

  1. 휘발성 메모리 장치의 리프레쉬 방법에 있어서:
    제 1 메모리 영역에 대한 액세스 횟수의 증가에 따라 제 2 메모리 영역이 받는 간섭의 크기를 검출하는 단계;
    상기 검출된 간섭의 크기가 임계치에 도달하면, 상기 휘발성 메모리 장치의 외부로 경고 신호를 출력하는 단계; 그리고
    상기 제 2 메모리 영역에 대한 리프레쉬 동작을 수행하는 단계를 포함하는 리프레쉬 방법.
  2. 제 1 항에 있어서,
    상기 경고 신호에 응답하여 메모리 컨트롤러로부터 제공되는 리프레쉬 명령어를 수신하는 단계를 더 포함하는 리프레쉬 방법.
  3. 제 2 항에 있어서,
    상기 제 2 메모리 영역에 대한 리프레쉬 동작을 수행하는 단계는:
    상기 제 1 메모리 영역의 일측에 위치하는 제 1 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작을 수행하는 단계; 및
    상기 제 1 메모리 영역의 타측에 위치하는 제 2 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작을 수행하는 단계를 포함하는 리프레쉬 방법.
  4. 제 1 항에 있어서,
    상기 경고 신호에 응답하여 메모리 컨트롤러로부터 제공되는 제 1 리프레쉬 명령어를 수신하는 단계; 그리고
    상기 메모리 컨트롤러로부터 상기 제 1 리프레쉬 명령어에 후속되는 제 2 리프레쉬 명령어를 수신하는 단계를 더 포함하는 리프레쉬 방법.
  5. 제 4 항에 있어서,
    상기 제 2 메모리 영역에 대한 리프레쉬 동작을 수행하는 단계는:
    상기 제 1 리프레쉬 명령어에 응답하여 상기 제 1 메모리 영역의 일측에 위치하는 제 1 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작을 수행하는 단계; 그리고
    상기 제 2 리프레쉬 명령어에 응답하여 상기 제 1 메모리 영역의 타측에 위치하는 제 2 워드 라인에 연결된 메모리 셀들에 대한 리프레쉬 동작을 수행하는 단계를 포함하는 리프레쉬 방법.
  6. 제 1 항에 있어서,
    상기 제 1 메모리 영역 또는 상기 제 2 메모리 영역의 어드레스를 레지스터 셋에 저장하는 단계; 그리고
    상기 레지스터 셋에 저장된 어드레스를 출력하기 위한 모드 레지스터 읽기 명령(MRR CMD)을 수신하는 단계를 더 포함하는 리프레쉬 방법.
  7. 제 6 항에 있어서,
    상기 제 2 메모리 영역에 대한 리프레쉬 동작을 수행하는 단계는:
    리프레쉬 명령어에 응답하여,
    상기 제 2 메모리 영역 중에서 상기 제 1 메모리 영역의 일측에 위치하는 제 1 워드 라인에 연결된 메모리 셀들에 대한 퍼뱅크 리프레쉬 동작을 수행하는 단계; 그리고
    상기 제 2 메모리 영역 중에서 상기 제 1 메모리 영역의 타측에 위치하는 제 2 워드 라인에 연결된 메모리 셀들에 대한 퍼뱅크 리프레쉬 동작을 수행하는 단계를 포함하는 리프레쉬 방법.
  8. 제 1 항에 있어서,
    상기 휘발성 메모리 장치의 외부로 상기 경고 신호를 출력하는 단계에서, 상기 경고 신호는 특정 펄스 폭을 갖는 펄스 신호로 출력되는 리프레쉬 방법.
  9. 제 1 항에 있어서,
    상기 휘발성 메모리 장치의 외부로 경고 신호를 출력하는 단계에서,
    상기 경고 신호는 상기 검출된 간섭의 크기가 상기 임계치에 도달하면 제 1 논리 레벨로부터 제 2 논리 레벨로 천이되고, 상기 제 2 메모리 영역에 대한 리프레쉬 동작이 완료되면 상기 제 2 논리 레벨로부터 상기 제 1 논리 레벨로 변경되는 리프레쉬 방법.
  10. 복수의 디램 셀들을 포함하는 셀 어레이;
    상기 셀 어레이의 제 1 메모리 영역에 대한 액세스 횟수를 카운트하고, 상기 카운트된 액세스 횟수가 임계치에 도달하면 검출 신호를 생성하는 간섭 검출기;
    상기 검출 신호에 응답하여 상기 제 1 메모리 영역에 각각 인접한 제 2 메모리 영역 및 제 3 메모리 영역에 대한 리프레쉬를 수행하기 위한 리프레쉬 제어 로직; 그리고
    상기 검출 신호에 응답하여 상기 제 2 내지 제 3 영역에 대한 간섭이 임계치 이상으로 발생했음을 외부로 알려주기 위한 경고 신호를 생성하는 경고 신호 발생기를 포함하는 휘발성 메모리 장치.
KR1020130061979A 2013-05-30 2013-05-30 휘발성 메모리 장치 및 그것의 리프레쉬 방법 KR102105894B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130061979A KR102105894B1 (ko) 2013-05-30 2013-05-30 휘발성 메모리 장치 및 그것의 리프레쉬 방법
US14/219,374 US9087602B2 (en) 2013-05-30 2014-03-19 Volatile memory device capable of relieving disturbances of adjacent memory cells and refresh method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130061979A KR102105894B1 (ko) 2013-05-30 2013-05-30 휘발성 메모리 장치 및 그것의 리프레쉬 방법

Publications (2)

Publication Number Publication Date
KR20140141783A KR20140141783A (ko) 2014-12-11
KR102105894B1 true KR102105894B1 (ko) 2020-05-06

Family

ID=51984935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130061979A KR102105894B1 (ko) 2013-05-30 2013-05-30 휘발성 메모리 장치 및 그것의 리프레쉬 방법

Country Status (2)

Country Link
US (1) US9087602B2 (ko)
KR (1) KR102105894B1 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9202547B2 (en) * 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9230689B2 (en) * 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102194768B1 (ko) * 2014-09-24 2020-12-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
KR101689458B1 (ko) * 2015-03-16 2016-12-23 한양대학교 산학협력단 반도체 메모리 장치 및 반도체 메모리 장치 제어 방법
KR20160112439A (ko) * 2015-03-19 2016-09-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 동작 방법
KR20160119588A (ko) * 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160125740A (ko) * 2015-04-22 2016-11-01 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR101678124B1 (ko) * 2016-06-17 2016-11-21 윤봉수 전방향 라이다 장치를 이용한 라이다 데이터 모델링 방법
KR102550685B1 (ko) * 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
TWI628659B (zh) * 2017-05-04 2018-07-01 華邦電子股份有限公司 非揮發性記憶體裝置及其刷新方法
US11004495B2 (en) * 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
US10304516B1 (en) * 2017-12-22 2019-05-28 Nanya Technology Corporation DRAM for storing data and method of operating the same
US10262719B1 (en) * 2017-12-22 2019-04-16 Nanya Technology Corporation DRAM and refresh method thereof
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10672486B2 (en) * 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
KR102649315B1 (ko) * 2018-12-03 2024-03-20 삼성전자주식회사 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) * 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
KR20220111444A (ko) 2021-02-02 2022-08-09 삼성전자주식회사 리프레쉬 동작을 수행하는 메모리 장치, 그 동작방법 및 메모리 시스템
KR20220120771A (ko) 2021-02-23 2022-08-31 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11579797B2 (en) * 2021-04-29 2023-02-14 Micron Technology, Inc. Memory sub-system refresh
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230045774A (ko) 2021-09-29 2023-04-05 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11823756B2 (en) * 2021-11-01 2023-11-21 Changxin Memory Technologies, Inc. Method and device for testing memory array structure, and storage medium
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US20220262428A1 (en) * 2022-05-06 2022-08-18 Intel Corporation Method of polling row hammer (rh) indicator inside memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781908B1 (en) 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
US7193917B2 (en) 2001-12-11 2007-03-20 Nec Electronics Corporation Semiconductor storage device, test method therefor, and test circuit therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379400A (en) * 1992-08-07 1995-01-03 International Business Machines Corp. Method and system for determining memory refresh rate
JPH1196755A (ja) 1997-09-25 1999-04-09 Mitsubishi Electric Corp Ｄｒａｍ搭載の集積回路
US6005810A (en) 1998-08-10 1999-12-21 Integrated Silicon Solution, Inc. Byte-programmable flash memory having counters and secondary storage for disturb control during program and erase operations
KR100363107B1 (ko) 1998-12-30 2003-02-20 주식회사 하이닉스반도체 반도체메모리 장치
US6772352B1 (en) 2000-09-29 2004-08-03 Intel Corporation Method and apparatus for reducing the rate of commands being issued if the rate exceeds a threshold which is based upon a temperature curve
KR100652414B1 (ko) 2005-06-10 2006-12-01 삼성전자주식회사 딥 파워 다운 모드일 때 일부 데이터를 보존할 수 있는메모리 장치 및 그 동작 방법
JP4597829B2 (ja) 2005-09-27 2010-12-15 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7619944B2 (en) 2007-01-05 2009-11-17 Innovative Silicon Isi Sa Method and apparatus for variable memory cell refresh
JP2008181380A (ja) 2007-01-25 2008-08-07 Toshiba Corp メモリシステムおよびその制御方法
KR100855578B1 (ko) 2007-04-30 2008-09-01 삼성전자주식회사 반도체 메모리 소자의 리프레시 주기 제어회로 및 리프레시주기 제어방법
US7742355B2 (en) 2007-12-20 2010-06-22 Agere Systems Inc. Dynamic random access memory with low-power refresh
KR101597513B1 (ko) 2008-12-26 2016-02-25 삼성전자주식회사 셀프 리프레쉬에 의한 데이터 복구력을 향상시킨 반도체 메모리 장치 및 그 시스템
US8284615B2 (en) 2010-12-28 2012-10-09 Hynix Semiconductor Inc. Refresh control circuit and method for semiconductor memory device
KR101879442B1 (ko) 2011-05-25 2018-07-18 삼성전자주식회사 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193917B2 (en) 2001-12-11 2007-03-20 Nec Electronics Corporation Semiconductor storage device, test method therefor, and test circuit therefor
US6781908B1 (en) 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor

Also Published As

Publication number Publication date
US20140355332A1 (en) 2014-12-04
US9087602B2 (en) 2015-07-21
KR20140141783A (ko) 2014-12-11

Similar Documents

Publication Publication Date Title
KR102105894B1 (ko) 휘발성 메모리 장치 및 그것의 리프레쉬 방법
EP3662475B1 (en) Partial refresh technique to save memory refresh power
US10127974B2 (en) Memory device and memory system performing request-based refresh, and operating method of the memory device
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9286157B2 (en) Address detection circuit and memory including the same
US8284615B2 (en) Refresh control circuit and method for semiconductor memory device
WO2020139422A1 (en) An apparatus with a row-hammer address latch mechanism
KR102122892B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102398209B1 (ko) 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법
US8358554B2 (en) Semiconductor memory device performing partial self refresh and memory system including same
KR20150064953A (ko) 반도체 메모리 장치
JP2012518242A (ja) ダイナミックランダムアクセスメモリ（ｄｒａｍ）リフレッシュ
US11417385B1 (en) Semiconductor memory apparatus
US11508429B2 (en) Memory system performing hammer refresh operation and method of controlling refresh of memory device
EP4141872A1 (en) Memory controller and memory system including the same
US9607679B1 (en) Refresh control device
CN107230500B (zh) 包括替换储存单元的半导体系统
JP2016212934A (ja) 半導体装置及びその制御方法
US11670354B2 (en) Memory device for reducing row hammer disturbance and a method of refreshing the same
US11922031B1 (en) Apparatus with directed refresh management mechanism
KR102524199B1 (ko) 반도체 메모리 장치
CN117765997A (zh) 用于执行目标刷新操作的存储器装置及其操作方法
TW202238587A (zh) 半導體記憶體裝置
KR20230022345A (ko) 메모리 장치 및 그것의 동작 방법
KR20170093053A (ko) 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right