TWI628659B - 非揮發性記憶體裝置及其刷新方法 - Google Patents
非揮發性記憶體裝置及其刷新方法 Download PDFInfo
- Publication number
- TWI628659B TWI628659B TW106114755A TW106114755A TWI628659B TW I628659 B TWI628659 B TW I628659B TW 106114755 A TW106114755 A TW 106114755A TW 106114755 A TW106114755 A TW 106114755A TW I628659 B TWI628659 B TW I628659B
- Authority
- TW
- Taiwan
- Prior art keywords
- refresh
- reference voltage
- memory
- memory cell
- voltage
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
一種非揮發性記憶體裝置及其刷新方法。控制電路判斷記憶體區段中的記憶胞的臨界電壓是否大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,其中若記憶胞的臨界電壓大於該刷新讀取參考電壓且小於刷新寫入驗證參考電壓,判斷記憶胞需進行刷新。
Description
本發明是有關於一種記憶體裝置,且特別是有關於一種非揮發性記憶體裝置及其刷新方法。
傳統快閃記憶體包括複數個記憶體區塊(blocks)。一實體區塊(physical block)中的所有記憶胞為設置在一井結構(well)中,共享井控制信號。各物理區塊有專用的複數條位元線(bit lines)以及字元線(word lines)。各記憶胞位於在位元線與字元線交錯處,以進行編址。
快閃記憶體利用施加電壓至記憶胞以設定其臨界電壓,而臨界電壓之準位代表記憶胞中所儲存之資料。通過對選取之記憶胞之閘極施加不同電壓可以驗證記憶胞於寫入、抹除、過度抹除(over-erased)後之臨界電壓準位。一般而言,快閃記憶體在寫入資料之前都會先進行抹除,其中透過對實體區塊的非選擇部份施加適當的反相偏壓,即可對實體區塊進行部份抹除(partial erase)。然如此將對於非選擇區塊的記憶胞造成抹除干擾(erase disturb)而造成之資料錯誤,故須對非選擇區塊的記憶胞逐一地進行刷新(refresh)以保證所儲存的資料正確。如此一來,將使得記憶體操作的時間拉長,而導致刷新效率低下,且刷新的過程中也會對周邊的記憶胞造成寫入干擾而改變其臨界電壓。此外,刷新具有較低臨界電壓、較高臨界電壓或低轉導值的記憶胞,可能會造成位元線驅動電壓不足、資料保存特性變差以及刷新資料錯誤等問題。
另外,快閃記憶體具有有限的抹除/寫入次數,隨著抹除以及寫入的次數增加,快閃記憶體會逐步的老化。隨著快閃記憶體的老化,寫入或抹除記憶胞至想要的臨界電壓則需要較長的寫入或抹除時間。
本發明提供一種非揮發性記憶體裝置及其刷新方法,可有效提高非揮發性記憶體裝置的刷新效率,並進一步確保刷新後的儲存資料正確。
本發明的非揮發性記憶體裝置包括非揮發性記憶體以及控制電路。控制電路耦接非揮發性記憶體,於進行抹除操作時對非選擇區塊進行刷新,非選擇區塊包括多個記憶體區段,各記憶體區段包括多個記憶胞,控制電路判斷記憶體區段的記憶胞的臨界電壓是否大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,其中若記憶胞的臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,判斷記憶胞需進行刷新。
在本發明的一實施例中,上述的控制電路更判斷目前位址對應的第一個記憶體區段是否包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞,若目前位址對應的第一個記憶體區段未包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞,跳過非選擇區塊中剩餘的記憶體區段的刷新操作,而完成非選擇區塊的刷新操作。
在本發明的一實施例中,其中若目前位址對應的第一個記憶體區段包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞,控制電路對目前位址對應的記憶體區段以及剩餘的區段中需進行刷新的記憶胞進行刷新。
在本發明的一實施例中,上述的控制電路為以批次的方式判斷記憶胞是否需進行刷新。
在本發明的一實施例中,上述的控制電路包括多個感測電路,各感測電路包括第一感測放大器、第二感測放大器以及刷新致能電路。第一感測放大器的正、負輸入端分別接收對應目標感測記憶胞的儲存資料的感測電壓以及第一參考電壓。第二感測放大器的正、負輸入端分別接收對應感測電壓以及第二參考電壓。刷新致能電路耦接第一感測放大器與第二感測放大器,依據第一感測放大器與第二感測放大器的比較結果輸出刷新致能信號,刷新致能信號致能控制電路刷新目標感測記憶胞。
在本發明的一實施例中,上述的控制電路更包括旗標信號產生電路,其依據感測電路輸出的刷新致能信號產生旗標信號,控制電路依據旗標信號判斷感測電路對應的記憶胞中是否有記憶胞需進行刷新。
在本發明的一實施例中,上述的旗標信號產生電路包括反及閘電路、反相閘以及鎖存電路。反及閘電路的輸入端接收感測電路輸出的刷新致能信號。反相閘的輸入端耦接反及閘電路的輸出端。鎖存電路耦接反相閘的輸出端,鎖存反相閘的輸出信號而產生旗標信號。
本發明的非揮發性記憶體裝置的刷新方法,適於在進行抹除操作時對非選擇區塊進行刷新,非選擇區塊包括多個記憶體區段,各記憶體區段包括多個記憶胞。非揮發性記憶體裝置的刷新方法包括,判斷記憶體區段的記憶胞的臨界電壓是否大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,若記憶胞的臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,判斷記憶胞需進行刷新。
在本發明的一實施例中,上述非揮發性記憶體裝置的刷新方法包括,判斷目前位址對應的第一個記憶體區段是否包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞,若目前位址對應的第一個記憶體區段未包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞,跳過非選擇區塊中剩餘的記憶體區段的刷新操作,而完成非選擇區塊的刷新操作。
在本發明的一實施例中,其中若目前位址對應的第一個記憶體區段包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞,對目前位址對應的記憶體區段以及剩餘的區段中需進行刷新的記憶胞進行刷新。
在本發明的一實施例中,上述非揮發性記憶體裝置的刷新方法包括,以批次的方式判斷記憶胞是否需進行刷新。
基於上述,本發明的實施例判斷記憶體區段中的記憶胞的臨界電壓是否大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,其中臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞被判斷為需進行刷新,如此可進一步避免對不需進行刷新的記憶胞進行刷新,而可有效提高非揮發性記憶體裝置的刷新效率,並進一步確保刷新後的儲存資料正確。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是依照本發明一實施例的一種非揮發性記憶體裝置的示意圖,請參照圖1。非揮發性記憶體裝置100包括非揮發性記憶體102以及控制電路104,非揮發性記憶體102包括多個記憶胞,非揮發性記憶體102可例如為快閃記憶體(如NOR快閃記憶體,然不以此為限)。控制電路104耦接非揮發性記憶體102,對非揮發性記憶體102進行記憶體操作,例如寫入操作、抹除操作、部分抹除操作、讀取操作…等等。其中當控制電路104進行部分抹除操作時,會依序執行預先寫入、部份抹除、後續寫入以及刷新等步驟,詳細來說,預先寫入的步驟將所有選擇區塊先寫入資料「0」。然後,部份抹除的步驟可將選擇區塊的記憶胞,即將預先寫入資料「0」之記憶體胞抹除至資料「1」之狀態。由於在抹除的過程中,部分記憶體胞可能會有過度抹除(over-erased)之現象而造成漏電,因此需由後續寫入步驟來將過度抹除的記憶體單元回復至儲存「1」之正常狀態。然而,由於進行部分抹除的動作時,會對共用井區的非選擇區塊的記憶胞造成抹除干擾,因此需藉由刷新步驟將非選擇區塊的記憶胞所儲存之資料讀取出來並再次寫入。
其中,非選擇區塊可包括多個記憶體區段,各記憶體區段可包括多個記憶胞,在本實施例中,控制電路104在對非選擇區塊進行刷新時,可判斷記憶體區段中的記憶胞的臨界電壓是否大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,若記憶胞的臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,便可判斷記憶胞需進行刷新。相反地,若記憶胞的臨界電壓未大於刷新讀取參考電壓且未小於刷新寫入驗證參考電壓(亦即記憶胞的臨界電壓未落於刷新讀取參考電壓與刷新寫入驗證參考電壓之間),控制電路104可判斷此記憶胞不需進行刷新。
舉例來說,圖2是依照本發明一實施例的非選擇區塊的記憶胞的臨界電壓分佈示意圖,請參照圖2。在圖2中,假設處於抹除狀態的記憶胞的臨界電壓分布為臨界電壓分布DA,而處於寫入狀態的記憶胞的臨界電壓分布為臨界電壓分布DB,刷新讀取參考電壓VRD被設計位於臨界電壓分布DA與臨界電壓分布DB之間,而刷新寫入驗證參考電壓VPV則被設計高於刷新讀取參考電壓VRD,例如位於略高於臨界電壓分布DB的邊界的位置。值得注意的是,刷新讀取參考電壓VRD與刷新寫入驗證參考電壓VPV之值並不以本實施例為限,可依設計者的需求進行調整。
控制電路104可判斷記憶體區段中的記憶胞的臨界電壓是否大於刷新讀取參考電壓VRD且小於刷新寫入驗證參考電壓VPV,若記憶胞的臨界電壓大於刷新讀取參考電壓VRD且小於刷新寫入驗證參考電壓VPV,則判斷記憶胞需進行刷新,而若記憶胞的臨界電壓未落在刷新讀取參考電壓VRD與刷新寫入驗證參考電壓VPV之間,則判斷記憶胞不需進行刷新。由於刷新具有較低臨界電壓、較高臨界電壓或低轉導值的記憶胞,可能會造成位元線驅動電壓不足、資料保存特性變差以及刷新資料錯誤等問題,透過僅對臨界電壓落在刷新讀取參考電壓VRD與刷新寫入驗證參考電壓VPV之間的記憶胞進行刷新可有效地避免刷新後的記憶胞除存錯誤的資料。此外,對臨界電壓落在刷新讀取參考電壓VRD與刷新寫入驗證參考電壓VPV之間的電壓範圍外的記憶胞不進行刷新動作,還可縮短刷新操作所需的時間,而提升非揮發性記憶體裝置的刷新效率。
值得注意的是,在部分實施例中,控制電路104還可判斷目前位址對應的第一個記憶體區段是否包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞。當目前位址對應的第一個記憶體區段未包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞時,亦即目前位址對應的第一個記憶體區段中所有的記憶胞的臨界電壓皆未落於刷新讀取參考電壓與刷新寫入驗證參考電壓之間時,控制電路104亦可直接跳過非選擇區塊中剩餘的記憶體區段的刷新操作,而完成非選擇區塊的刷新操作,如此可進一步地縮短刷新操作所需的時間,提升非揮發性記憶體裝置的刷新效率。而若目前位址對應的第一個記憶體區段包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞,則需對目前位址對應的記憶體區段以及剩餘的區段進行刷新操作,例如對記憶體區段中需進行刷新的記憶胞進行刷新。並在完成目前位址對應的記憶體區段的刷新操作後,接著對下一位址的記憶體區段的記憶胞進行是否需進行刷新的判斷與刷新操作,直到完成非選擇區塊的刷新操作。
進一步來說,控制電路104可例如包括感測電路,感測電路可依據對應的目標記憶胞的儲存資料的感測電壓是否落於第一參考電壓與第二參考電壓之間來判斷記憶胞是否需進行刷新。圖3是依照本發明一實施例的感測電路的示意圖。如圖3所示,感測電路300可包括感測放大器302、304以及刷新致能電路306。感測放大器302的正、負輸入端分別接收目標感測記憶胞的感測電壓VS以及第一參考電壓VR1,感測放大器304的正、負輸入端分別接收目標感測記憶胞的感測電壓VS以及第二參考電壓VR2,其中第一參考電壓VR1與第二參考電壓VR2的電壓值可例如分別參考刷新讀取參考電壓VRD與刷新寫入驗證參考電壓VPV的電壓值來設定,然不以此為限,設計者亦可依據實際需求設定第一參考電壓VR1與第二參考電壓VR2的電壓值。
另外,刷新致能電路306耦接感測放大器302與感測放大器304的輸出端,依據感測放大器302與感測放大器304的比較結果輸出刷新致能信號REN,刷新致能信號REN用以致能控制電路104刷新目標感測記憶胞。刷新致能電路306可例如以邏輯電路來實施,舉例來說,本實施例的刷新致能電路306可包括反相閘INV1以及反及閘NAND1,其中反相閘INV1的輸入端與輸出端分別耦接感測放大器302的輸出端與反及閘NAND1的一輸入端,反及閘NAND1的另一輸入端則耦接感測放大器304的輸出端,反及閘NAND1的輸出端用以輸出刷新致能信號REN。假設在本實施例中第一參考電壓VR1與第二參考電壓VR2可分別設定為5伏特(V)與7伏特,當感測電壓VS小於5V時,感測放大器302、304的輸出皆為低電壓準位(邏輯“1”),如此刷新致能電路306將輸出邏輯“1”的刷新致能信號REN,而使得控制電路104不刷新對應的目標感測記憶胞。當感測電壓VS大於7V時,感測放大器302、304的輸出皆為高電壓準位(邏輯“0”),如此刷新致能電路306將輸出邏輯“1”的刷新致能信號REN,同樣將使得控制電路104不刷新對應的目標感測記憶胞。而當感測電壓VS的電壓值落於5V~7V之間時,感測放大器302、304的輸出分別為高電壓準位(邏輯“0”)與低電壓準位(邏輯“1”),如此刷新致能電路306將輸出邏輯“0”的刷新致能信號REN,而使得控制電路104刷新對應的目標感測記憶胞。值得注意的是,本實施例的刷新致能電路306僅為一示範性的實施例,刷新致能電路306亦可例如以不同的邏輯閘組合來實施,而並不以本實施例為限。
在部分實施例中,控制電路104可以批次的方式判斷記憶體區段的記憶胞是否需進行刷新(例如一次判斷32個記憶胞是否需進行刷新,然不以此為限),以提高非揮發性記憶體裝置100的刷新效率。舉例來說,控制電路104可包括多個感測電路(例如32個感測電路,然不以此為限)以及圖4所示的旗標信號產生電路400,旗標信號產生電路400可接收多個感測電路所分別輸出的刷新致能信號REN,並據以輸出旗標信號SF1,控制電路104可依據控制電路104判斷此些刷新致能信號REN所對應的記憶胞中是否有需進行刷新的記憶胞。詳細來說,旗標信號產生電路400可例如包括反及閘電路402、反相閘INV2以及鎖存電路404,其中反及閘電路402的輸入端接收多個感測電路輸出的刷新致能信號REN,反相閘INV2的輸入端耦接反及閘電路402的輸出端,鎖存電路404則耦接反相閘INV的輸出端,以鎖存反相閘INV2的輸出信號而產生旗標信號SF1。其中當所有的刷新致能信號REN皆為邏輯 “1”時,旗標信號SF1為邏輯 “1”,代表所有感測電路對應的記憶胞皆不需進行刷新,控制電路104可控制此些感測電路依據下一批次的記憶胞產生刷新致能信號REN,以接著判斷下一批次的記憶胞是否需進行刷新,進而縮短刷新操作所需的時間。而當任一個刷新致能信號REN邏輯為“0“時,旗標信號SF1為邏輯 “0”,代表感測電路對應的記憶胞中有需進行刷新的記憶胞,控制電路104在對需進行刷新的記憶胞進行刷新後,才控制此些感測電路依據下一批次的記憶胞產生刷新致能信號REN,而接著判斷下一批次的記憶胞是否需進行刷新。
圖5是依照本發明一實施例的非揮發性記憶體裝置的刷新方法的步驟流程圖,請參照圖5。由上述實施例可知,非揮發性記憶體裝置的刷新方法可包括下列步驟。首先,依據記憶體區段的記憶胞的臨界電壓是否落於特定電壓範圍內來分別判斷記憶體區段的記憶胞是否需進行刷新(步驟S502)。例如可判斷記憶體區段的各個記憶胞的臨界電壓是否大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓(步驟S504),若記憶胞的臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,判斷此記憶胞需進行刷新(步驟S506),而若記憶胞的臨界電壓未大於刷新讀取參考電壓或未小於刷新寫入驗證參考電壓,則判斷此記憶胞不需進行刷新(步驟S508)。其實施方式可例如為判斷對記憶胞執行刷新讀取所獲得的感測電壓是否介於第一參考電壓與第二參考電壓之間,若感測電壓介於第一參考電壓與第二參考電壓之間,代表此記憶胞需進行刷新,其中第一參考電壓與第二參考電壓的電壓值可例如分別參考刷新讀取參考電壓與刷新寫入驗證參考電壓的電壓值來設定,然不以此為限。其中,在部分實施例中可以批次的方式同時判斷多個記憶胞是否需進行刷新。
接著,可判斷目前位址對應的第一個記憶體區段是否包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞(步驟S510),若目前位址對應的第一個記憶體區段未包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞,可跳過非選擇區塊中剩餘的記憶體區段的刷新操作(步驟S512),而完成非選擇區塊的刷新操作(步驟S514)。而若目前位址對應的第一個記憶體區段包括臨界電壓大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓的記憶胞,則對目前位址對應的記憶體區段以及剩餘的區段中需進行刷新的記憶胞進行刷新(步驟S516)。在完成目前位址對應的記憶體區段的刷新操作後,接著判斷目前位址對應的記憶體區段是否為非選擇區塊的最後一個記憶體區段(步驟S518),若是,則進入步驟S514,完成非選擇區塊的刷新操作,若否,則移往下一個位址(步驟S520),並回到步驟S502,繼續判斷下一個位址所對應的記憶體區段的記憶胞是否需進行刷新。
綜上所述,本發明的實施例依據記憶體區段中的記憶胞的臨界電壓是否大於刷新讀取參考電壓且小於刷新寫入驗證參考電壓,來判斷記憶胞是否需進行刷新,如此可進一步避免對不需進行刷新的記憶胞進行刷新,以提高非揮發性記憶體裝置的刷新效率,並避免刷新具有較低臨界電壓、較高臨界電壓或低轉導值的記憶胞所造成位元線驅動電壓不足、資料保存特性變差以及刷新資料錯誤等問題,而可進一步確保刷新後的儲存資料正確。此外,在部分實施例中,還可在目前位址對應的第一個記憶體區段中所有的記憶胞的臨界電壓皆未落於刷新讀取參考電壓與刷新寫入驗證參考電壓之間時,直接跳過非選擇區塊中剩餘的記憶體區段的刷新操作,而完成非選擇區塊的刷新操作,以進一步地縮短刷新操作所需的時間,提升非揮發性記憶體裝置的刷新效率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧非揮發性記憶體裝置
102‧‧‧非揮發性記憶體
104‧‧‧控制電路
300‧‧‧感測電路
302、304‧‧‧感測放大器
306‧‧‧刷新致能電路
400‧‧‧旗標信號產生電路
402‧‧‧反及閘電路
404‧‧‧鎖存電路
DA、DB‧‧‧臨界電壓分布
VRD‧‧‧刷新讀取參考電壓
VPV‧‧‧刷新寫入驗證參考電壓
VS‧‧‧感測電壓
VR1‧‧‧第一參考電壓
VR2‧‧‧第二參考電壓
REN‧‧‧刷新致能信號
INV1、INV2‧‧‧反相閘
NAND1‧‧‧反及閘
SF1‧‧‧輸出旗標信號
S502~S520‧‧‧刷新方法的步驟
102‧‧‧非揮發性記憶體
104‧‧‧控制電路
300‧‧‧感測電路
302、304‧‧‧感測放大器
306‧‧‧刷新致能電路
400‧‧‧旗標信號產生電路
402‧‧‧反及閘電路
404‧‧‧鎖存電路
DA、DB‧‧‧臨界電壓分布
VRD‧‧‧刷新讀取參考電壓
VPV‧‧‧刷新寫入驗證參考電壓
VS‧‧‧感測電壓
VR1‧‧‧第一參考電壓
VR2‧‧‧第二參考電壓
REN‧‧‧刷新致能信號
INV1、INV2‧‧‧反相閘
NAND1‧‧‧反及閘
SF1‧‧‧輸出旗標信號
S502~S520‧‧‧刷新方法的步驟
圖1是依照本發明一實施例的一種非揮發性記憶體裝置的示意圖。 圖2是依照本發明一實施例的非選擇區塊的記憶胞的臨界電壓分佈示意圖。 圖3是依照本發明一實施例的感測電路的示意圖。 圖4是依照本發明一實施例的旗標信號產生電路的示意圖。 圖5是依照本發明一實施例的非揮發性記憶體裝置的刷新方法的步驟流程圖。
Claims (11)
- 一種非揮發性記憶體裝置,包括: 一非揮發性記憶體;以及 一控制電路,耦接該非揮發性記憶體,於進行一抹除操作時對一非選擇區塊進行刷新,該非選擇區塊包括多個記憶體區段,各該記憶體區段包括多個記憶胞,該控制電路判斷該些記憶體區段的該些記憶胞的臨界電壓是否大於一刷新讀取參考電壓且小於一刷新寫入驗證參考電壓,其中若一記憶胞的臨界電壓大於該刷新讀取參考電壓且小於該刷新寫入驗證參考電壓,判斷該記憶胞需進行刷新。
- 如申請專利範圍第1項所述的非揮發性記憶體裝置,其中該控制電路更判斷目前位址對應的第一個記憶體區段是否包括臨界電壓大於該刷新讀取參考電壓且小於該刷新寫入驗證參考電壓的記憶胞,若該目前位址對應的第一個記憶體區段未包括臨界電壓大於該刷新讀取參考電壓且小於該刷新寫入驗證參考電壓的記憶胞,跳過該非選擇區塊中剩餘的記憶體區段的刷新操作,而完成該非選擇區塊的刷新操作。
- 如申請專利範圍第2項所述的非揮發性記憶體裝置,若該目前位址對應的第一個記憶體區段包括臨界電壓大於該刷新讀取參考電壓且小於該刷新寫入驗證參考電壓的記憶胞,該控制電路對該目前位址對應的記憶體區段以及剩餘的區段中需進行刷新的記憶胞進行刷新。
- 如申請專利範圍第1項所述的非揮發性記憶體裝置,其中該控制電路為以批次的方式判斷該些記憶胞是否需進行刷新。
- 如申請專利範圍第1項所述的非揮發性記憶體裝置,其中該控制電路包括多個感測電路,各該感測電路包括: 一第一感測放大器,其正、負輸入端分別接收對應一目標感測記憶胞的儲存資料的一感測電壓以及一第一參考電壓; 一第二感測放大器,其正、負輸入端分別接收對應該感測電壓以及一第二參考電壓;以及 一刷新致能電路,耦接該第一感測放大器與該第二感測放大器,依據該第一感測放大器與該第二感測放大器的比較結果輸出一刷新致能信號,該刷新致能信號致能該控制電路刷新該目標感測記憶胞。
- 如申請專利範圍第5項所述的非揮發性記憶體裝置,其中該控制電路更包括: 一旗標信號產生電路,耦接該些感測電路,依據該些感測電路輸出的刷新致能信號產生一旗標信號,該控制電路依據該旗標信號判斷該些感測電路對應的記憶胞中是否有記憶胞需進行刷新。
- 如申請專利範圍第6項所述的非揮發性記憶體裝置,其中該旗標信號產生電路包括: 一反及閘電路,其輸入端接收該些感測電路輸出的刷新致能信號; 一反相閘,其輸入端耦接該反及閘電路的輸出端;以及 一鎖存電路,耦接該反相閘的輸出端,鎖存該反相閘的輸出信號而產生該旗標信號。
- 一種非揮發性記憶體裝置的刷新方法,適於在進行一抹除操作時對一非選擇區塊進行刷新,該非選擇區塊包括多個記憶體區段,各該記憶體區段包括多個記憶胞,該非揮發性記憶體裝置的刷新方法包括: 判斷該些記憶體區段的該些記憶胞的臨界電壓是否大於一刷新讀取參考電壓且小於一刷新寫入驗證參考電壓;以及 若一記憶胞的臨界電壓大於該刷新讀取參考電壓且小於該刷新寫入驗證參考電壓,判斷該記憶胞需進行刷新。
- 如申請專利範圍第8項所述的非揮發性記憶體裝置的刷新方法,包括: 判斷目前位址對應的第一個記憶體區段是否包括臨界電壓大於該刷新讀取參考電壓且小於該刷新寫入驗證參考電壓的記憶胞;以及 若該目前位址對應的第一個記憶體區段未包括臨界電壓大於該刷新讀取參考電壓且小於該刷新寫入驗證參考電壓的記憶胞,跳過該非選擇區塊中剩餘的記憶體區段的刷新操作,而完成該非選擇區塊的刷新操作。
- 如申請專利範圍第9項所述的非揮發性記憶體裝置的刷新方法,其中若該目前位址對應的第一個記憶體區段包括臨界電壓大於該刷新讀取參考電壓且小於該刷新寫入驗證參考電壓的記憶胞,對該目前位址對應的記憶體區段以及剩餘的區段中需進行刷新的記憶胞進行刷新。
- 如申請專利範圍第8項所述的非揮發性記憶體裝置的刷新方法,包括: 以批次的方式判斷該些記憶胞是否需進行刷新。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106114755A TWI628659B (zh) | 2017-05-04 | 2017-05-04 | 非揮發性記憶體裝置及其刷新方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106114755A TWI628659B (zh) | 2017-05-04 | 2017-05-04 | 非揮發性記憶體裝置及其刷新方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI628659B true TWI628659B (zh) | 2018-07-01 |
TW201843682A TW201843682A (zh) | 2018-12-16 |
Family
ID=63640566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106114755A TWI628659B (zh) | 2017-05-04 | 2017-05-04 | 非揮發性記憶體裝置及其刷新方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI628659B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI815489B (zh) * | 2021-06-03 | 2023-09-11 | 美商美光科技公司 | 記憶體單元之自我更新 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080068912A1 (en) * | 2006-09-19 | 2008-03-20 | Jong-Soo Lee | Flash memory device and refresh method thereof |
US20140112086A1 (en) * | 2012-10-19 | 2014-04-24 | Samsung Electronics Co., Ltd. | Refresh method, refresh address generator, volatile memory device including the same |
US20140146605A1 (en) * | 2012-11-29 | 2014-05-29 | Silicon Motion Inc. | Refresh method for flash memory and related memory controller thereof |
US20140160858A1 (en) * | 2010-07-09 | 2014-06-12 | Samsung Electronics Co., Ltd. | Nonvolatile memory system and refresh method |
US20140355332A1 (en) * | 2013-05-30 | 2014-12-04 | Samsung Electronics Co., Ltd. | Volatile memory device and refresh method thereof |
-
2017
- 2017-05-04 TW TW106114755A patent/TWI628659B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080068912A1 (en) * | 2006-09-19 | 2008-03-20 | Jong-Soo Lee | Flash memory device and refresh method thereof |
US20140160858A1 (en) * | 2010-07-09 | 2014-06-12 | Samsung Electronics Co., Ltd. | Nonvolatile memory system and refresh method |
US20160225455A1 (en) * | 2010-07-09 | 2016-08-04 | Samsung Electronics Co., Ltd. | Nonvolatile memory system and refresh method |
US20140112086A1 (en) * | 2012-10-19 | 2014-04-24 | Samsung Electronics Co., Ltd. | Refresh method, refresh address generator, volatile memory device including the same |
US20140146605A1 (en) * | 2012-11-29 | 2014-05-29 | Silicon Motion Inc. | Refresh method for flash memory and related memory controller thereof |
US20140355332A1 (en) * | 2013-05-30 | 2014-12-04 | Samsung Electronics Co., Ltd. | Volatile memory device and refresh method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI815489B (zh) * | 2021-06-03 | 2023-09-11 | 美商美光科技公司 | 記憶體單元之自我更新 |
Also Published As
Publication number | Publication date |
---|---|
TW201843682A (zh) | 2018-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101126006B1 (ko) | 열화에 응답한 메모리 장치의 제어 | |
KR101162000B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
KR101099835B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
JP2006331615A (ja) | フラッシュメモリ装置のプログラム方法 | |
JP2013125576A (ja) | 不揮発性半導体記憶装置 | |
TWI585768B (zh) | 非揮發性記憶裝置與用於非揮發性記憶裝置的寫入電路及方法 | |
US20150098278A1 (en) | Non-volatile memory apparatus and data verification method thereof | |
JP2011040135A (ja) | 不揮発性半導体記憶装置 | |
JP2016157495A (ja) | 半導体記憶装置 | |
KR20130072518A (ko) | 반도체 장치 및 이의 동작 방법 | |
JP4560073B2 (ja) | 不揮発性半導体記憶装置 | |
JP2010135023A (ja) | 半導体記憶装置 | |
JP3404712B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
TWI628659B (zh) | 非揮發性記憶體裝置及其刷新方法 | |
CN107154275B (zh) | 半导体存储装置及输入数据的验证方法 | |
JP6515606B2 (ja) | 半導体集積回路装置及びそれを用いた電子機器 | |
CN108806740B (zh) | 非易失性存储器装置及其刷新方法 | |
KR20150051056A (ko) | 반도체 장치 및 그 동작 방법 | |
JP2013127827A (ja) | 不揮発性半導体記憶装置 | |
JP2009070531A (ja) | 半導体装置及びその制御方法 | |
JP2006185483A (ja) | 不揮発性記憶装置 | |
US20220262444A1 (en) | Semiconductor storage device | |
JP6306777B2 (ja) | 半導体記憶装置 | |
JPH09306191A (ja) | 不揮発性半導体記憶装置 | |
TWI514391B (zh) | 半導體記憶裝置及其抹除方法 |