JP2009070531A - 半導体装置及びその制御方法 - Google Patents
半導体装置及びその制御方法 Download PDFInfo
- Publication number
- JP2009070531A JP2009070531A JP2007241065A JP2007241065A JP2009070531A JP 2009070531 A JP2009070531 A JP 2009070531A JP 2007241065 A JP2007241065 A JP 2007241065A JP 2007241065 A JP2007241065 A JP 2007241065A JP 2009070531 A JP2009070531 A JP 2009070531A
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- stress
- data
- writing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Read Only Memory (AREA)
Abstract
【解決手段】主記憶領域である不揮発性の第1記憶領域12と、第1記憶領域と同一の消去単位に属する不揮発性の第2記憶領域14と、第1記憶領域12及び第2記憶領域14に記憶されたデータを消去した後、第2記憶領域14にデータを書き込み、第2記憶領域14に対しデータの書き込みを行った際のストレスに関する情報であるストレス情報に基づき、第1記憶領域12に対しデータの書き込みを行う際に加えるストレスの条件であるストレス条件を決定する制御部10と、を具備する半導体装置である。
【選択図】図1
Description
12 主記憶領域
14 リファレンス領域
16 補助記憶領域
20 アドレスデコーダ
22 昇圧回路
24 入出力回路
Claims (13)
- 主記憶領域である不揮発性の第1記憶領域と、
前記第1記憶領域と同一の消去単位に属する不揮発性の第2記憶領域と、
前記第1記憶領域及び前記第2記憶領域に記憶されたデータを消去した後、前記第2記憶領域にデータを書き込み、前記第2記憶領域に対しデータの書き込みを行った際のストレスに関する情報であるストレス情報に基づき、前記第1記憶領域に対しデータの書き込みを行う際に加えるストレスの条件であるストレス条件を決定する制御部と、
を具備することを特徴とする半導体装置。 - 前記第2記憶領域は、前記第1記憶領域からデータの読み出しを行う際に参照されるリファレンス情報を記憶する領域であることを特徴とする請求項1に記載の半導体装置。
- 前記ストレス情報は、前記第2記憶領域に対し加えられたストレスによる前記第2記憶領域の閾値電圧の変化量を含むことを特徴とする請求項1または2に記載の半導体装置。
- 前記制御部は、前記閾値電圧の変化量が大きい場合には、前記第1記憶領域に対しデータの書き込みを行う際のストレスが小さくなるように制御し、前記閾値電圧の変化量が小さい場合には、前記第1記憶領域に対しデータの書き込みを行う際のストレスが大きくなるように制御することを特徴とする請求項3に記載の半導体装置。
- 前記制御部は、前記第2記憶領域に対しデータの書き込みを行う際に、書き込みベリファイに合格しなかった場合には、前記第2記憶領域の前記閾値電圧の変化量に基づいて、前記第2記憶領域に対し加えるストレスの条件を変更して再度データの書き込みを行うことを特徴とする請求項3または4に記載の半導体装置。
- 前記ストレス情報は、前記第2記憶領域に対するデータの書き込みが完了するまでに、前記第2記憶領域に対し加えられたストレスの回数を含むことを特徴とする請求項1から5のうちいずれか1項に記載の半導体装置。
- 前記制御部は、前記第1記憶領域に対しデータの書き込みを行う際に、前記第2記憶領域に対するデータの書き込みが完了するまでに前記第2記憶領域に対し加えられたストレスの回数が少ない場合には、前記第1記憶領域に対しデータの書き込みを行う際のストレスが小さくなるように制御し、前記第2記憶領域に対するデータの書き込みが完了するまでに前記第2記憶領域に対し加えられたストレスの回数が多い場合には、前記第1記憶領域に対しデータの書き込みを行う際のストレスが大きくなるように制御することを特徴とする請求項6に記載の半導体装置。
- 前記ストレス条件は、加える電圧の大きさ及び電圧を加える時間の少なくとも一方を含むことを特徴とする請求項1から7のうちいずれか1項に記載の半導体装置。
- 前記ストレス情報、及び前記ストレス条件の少なくとも一方を記憶する第3記憶領域を具備することを特徴とする請求項1から8のうちいずれか1項に記載の半導体装置。
- 前記第1記憶領域及び前記第2記憶領域は、同一ワードライン上に設けられていることを特徴とする請求項1から9のうちいずれか1項に記載の半導体装置。
- 主記憶領域である第1記憶領域と、前記第1記憶領域と同一の消去単位に属する第2記憶領域と、を具備することを特徴とする半導体装置の制御方法であって、
前記第1記憶領域及び前記第2記憶領域に記憶されたデータを同時に消去するステップと、
前記第2記憶領域に対しデータの書き込みを行うステップと、
前記第2記憶領域に対しデータの書き込みを行った際のストレスに関する情報であるストレス情報に基づき、前記第1記憶領域に対しデータの書き込みを行う際に加えるストレスの条件であるストレス条件を決定するステップと、
を具備することを特徴とする半導体装置の制御方法。 - 前記第2記憶領域に対しデータの書き込みを行うステップは、
前記第2記憶領域に対しデータ書き込みのためのストレスを加えるステップと、
前記ストレスによる前記第2記憶領域の閾値電圧の変化量を測定するステップと、
を含み、
前記ストレス情報に基づき、前記ストレス条件を決定するステップは、
前記閾値電圧の変化量が大きい場合に、前記第1記憶領域に対しデータの書き込みを行う際のストレスを小さく設定するステップと
前記閾値電圧の変化量が小さい場合に、前記第1記憶領域に対しデータの書き込みを行う際のストレスを大きく設定するステップと、
を含むことを特徴とする請求項11に記載の半導体装置の制御方法。 - 前記第2記憶領域に対しデータの書き込みを行うステップは、
前記第2記憶領域に対しデータ書き込みのためのストレスを加えるステップと、
前記第2記憶領域に対するデータの書き込みが完了するまでに、前記第2記憶領域に対し加えられたストレスの回数を測定するステップと、
を含み、
前記ストレス情報に基づき、前記ストレス条件を決定するステップは、
前記ストレスの回数が少ない場合には、前記第1記憶領域に対しデータの書き込みを行う際のストレスを小さく設定するステップと、
前記ストレスの回数が多い場合には、前記第1記憶領域に対しデータの書き込みを行う際のストレスを大きく設定するステップと、
を含むことを特徴とする請求項11または12に記載の半導体装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007241065A JP5280027B2 (ja) | 2007-09-18 | 2007-09-18 | 半導体装置及びその制御方法 |
US12/233,577 US8064262B2 (en) | 2007-09-18 | 2008-09-18 | Semiconductor device and method using stress information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007241065A JP5280027B2 (ja) | 2007-09-18 | 2007-09-18 | 半導体装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009070531A true JP2009070531A (ja) | 2009-04-02 |
JP5280027B2 JP5280027B2 (ja) | 2013-09-04 |
Family
ID=40606610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007241065A Expired - Fee Related JP5280027B2 (ja) | 2007-09-18 | 2007-09-18 | 半導体装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8064262B2 (ja) |
JP (1) | JP5280027B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8255642B2 (en) * | 2009-12-03 | 2012-08-28 | International Business Machines Corporation | Automatic detection of stress condition |
US9646705B2 (en) | 2013-06-12 | 2017-05-09 | Samsung Electronics Co., Ltd. | Memory systems including nonvolatile memory devices and dynamic access methods thereof |
CN113821156A (zh) * | 2020-06-18 | 2021-12-21 | 桑迪士克科技有限责任公司 | 前瞻识别潜在不可校正的误差校正存储器单元和现场对策 |
JP2023137061A (ja) * | 2022-03-17 | 2023-09-29 | キオクシア株式会社 | メモリシステム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6278633B1 (en) * | 1999-11-05 | 2001-08-21 | Multi Level Memory Technology | High bandwidth flash memory that selects programming parameters according to measurements of previous programming operations |
WO2002027729A2 (en) * | 2000-09-27 | 2002-04-04 | Sandisk Corporation | Writable tracking cells |
US20030002374A1 (en) * | 2001-06-22 | 2003-01-02 | Tedrow Kerry D. | Charging a capacitance of a memory cell and charger |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163021A (en) * | 1989-04-13 | 1992-11-10 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
JP4132323B2 (ja) * | 1998-12-17 | 2008-08-13 | 富士通株式会社 | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の内部動作方法 |
JP2000348491A (ja) | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 不揮発性メモリー及びマイコン |
US6906951B2 (en) * | 2001-06-14 | 2005-06-14 | Multi Level Memory Technology | Bit line reference circuits for binary and multiple-bit-per-cell memories |
JP3796457B2 (ja) * | 2002-02-28 | 2006-07-12 | 富士通株式会社 | 不揮発性半導体記憶装置 |
JP2003346482A (ja) | 2002-05-23 | 2003-12-05 | Hitachi Ltd | フラッシュメモリ |
KR100960479B1 (ko) * | 2007-12-24 | 2010-06-01 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 동작 방법 |
-
2007
- 2007-09-18 JP JP2007241065A patent/JP5280027B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-18 US US12/233,577 patent/US8064262B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6278633B1 (en) * | 1999-11-05 | 2001-08-21 | Multi Level Memory Technology | High bandwidth flash memory that selects programming parameters according to measurements of previous programming operations |
WO2002027729A2 (en) * | 2000-09-27 | 2002-04-04 | Sandisk Corporation | Writable tracking cells |
US20030002374A1 (en) * | 2001-06-22 | 2003-01-02 | Tedrow Kerry D. | Charging a capacitance of a memory cell and charger |
Also Published As
Publication number | Publication date |
---|---|
JP5280027B2 (ja) | 2013-09-04 |
US20090251970A1 (en) | 2009-10-08 |
US8064262B2 (en) | 2011-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2427885B1 (en) | Multiple level program verify in a memory device | |
TWI402849B (zh) | 用於控制記憶體之系統及方法 | |
JP5583185B2 (ja) | 不揮発性半導体メモリ | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
JP5106817B2 (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
US8432743B2 (en) | Method and system for programming non-volatile memory cells based on programming of proximate memory cells | |
US7149121B2 (en) | Method and apparatus for changing operating conditions of nonvolatile memory | |
US8027200B2 (en) | Reduction of quick charge loss effect in a memory device | |
JP2009301616A (ja) | 不揮発性半導体記憶装置 | |
JP2003217288A (ja) | リードディスターブを緩和したフラッシュメモリ | |
KR101668340B1 (ko) | Nand형 플래시 메모리 및 그의 프로그래밍 방법 | |
KR20210145073A (ko) | 반도체 기억장치 및 판독 방법 | |
US20070140017A1 (en) | Nonvolatile semiconductor memory device | |
KR20110065759A (ko) | 불휘발성 메모리 소자의 동작 방법 | |
JP5280027B2 (ja) | 半導体装置及びその制御方法 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
JP5868381B2 (ja) | 半導体記憶装置 | |
JP5814961B2 (ja) | 不揮発性半導体記憶装置 | |
KR20210111679A (ko) | 반도체 메모리 장치 및 판독 방법 | |
JP2013125575A (ja) | 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100413 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20100601 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20100601 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100913 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120808 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120813 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5280027 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |