CN107230500B - 包括替换储存单元的半导体系统 - Google Patents

包括替换储存单元的半导体系统 Download PDF

Info

Publication number
CN107230500B
CN107230500B CN201610921961.5A CN201610921961A CN107230500B CN 107230500 B CN107230500 B CN 107230500B CN 201610921961 A CN201610921961 A CN 201610921961A CN 107230500 B CN107230500 B CN 107230500B
Authority
CN
China
Prior art keywords
replacement
bank
condition
storage unit
semiconductor system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610921961.5A
Other languages
English (en)
Other versions
CN107230500A (zh
Inventor
李庚玟
宋永旭
金基中
金龙珠
权正贤
赵上球
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107230500A publication Critical patent/CN107230500A/zh
Application granted granted Critical
Publication of CN107230500B publication Critical patent/CN107230500B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3442—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for planning or managing the needed capacity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3471—Address tracing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种半导体系统包括：包括多个存储体的一个或更多个核心芯片；一个或更多个替换储存单元；以及基础芯片，该基础芯片适用于：第一检测具有满足第一条件的访问频率的存储体；第二检测第一检出存储体的利用率是否满足第二条件；以及用在替换储存单元之中的一个来替换第二检出存储体。

Description

包括替换储存单元的半导体系统
相关申请的交叉引用
本申请主张于2016年3月24日向韩国知识产权局提交的韩国专利申请No.10-2016-0035039的优先权，该案的全部内容以引用的方式全文并入本文中。
技术领域
本公开总体而言涉及一种半导体系统及其操作方法。
背景技术
半导体封装体包括多个彼此层叠的芯片。一般来说，作为层叠芯片的最底层芯片的基础芯片可以用于执行与其余芯片(下文中称作核心芯片)的外部通信。该基础芯片可以响应于从外部设备接收的命令等来产生用于控制多个核心芯片的控制信号，并通过硅通孔(TSV)将该控制信号传输至每个核心芯片。该控制信号可以是例如用于激活操作、预充电操作、刷新操作、读取操作和写入操作的控制信号。
每个存储芯片可以包括多个存储体，并且每个存储体可以包括多个字线。访问或刷新存储体会消耗大量电力。随着在每个核心芯片中所包括的存储体的数目增加，用于产生控制信号，将该控制信号传输至每个核心芯片并对字线激活-预充电所消耗的电力也会不可避免地增加。
发明内容
本发明提供一种表现出降低的功耗的半导体系统及其操作方法。
在本公开中所公开的技术包括一种半导体系统及半导体系统的操作方法，其通过将所有所包括存储体都被替换的通道设置为低功率模式来降低功耗。
在一实施例中，一种半导体系统可以包括：包括多个存储体的一个或更多个核心芯片；一个或更多个替换储存单元；以及基础芯片，该基础芯片适用于：第一检测具有满足第一条件的访问频率的存储体，第二检测第一检出存储体的利用率是否满足第二条件，以及将第二检出存储体用替换储存单元中的一个来替换。
在一实施例中，一种操作半导体系统的方法包括：通过与一个或更多个核心芯片连接的基础芯片来检测第一存储体，在包括多个存储体的一个或更多个核心芯片中，所述第一存储体具有满足第一条件的访问频率，且在多个存储体中第一存储体的利用率满足第二条件；以及将第一存储体用一个或多个替换储存单元来替换，其中，基础芯片用于控制第一存储体的数据被传输和存储在替换储存单元中。
附图说明
通过结合以下附图对本发明实施例进行详细描述，本发明的上述及其他特征和优点对于本领域技术人员将变得一目了然。
图1是示出根据本发明一实施例的半导体系统的简化配置图。
图2是示出根据本发明一实施例的半导体系统的简化配置图。
图3是示出根据本发明一实施例的利用率的概念的图示。
图4A至图4C是示出根据本发明一实施例的执行替换操作的过程的图示。
图5A至图5C是示出根据本发明一实施例的执行恢复操作的过程的图示。
图6示出根据本发明一实施例的在与访问命令对应的时延期间执行的替换操作或恢复操作的图示。
图7是示出在图1中的半导体系统的基础芯片的简化配置图。
图8是示出在图2中的半导体系统的操作方法的流程图。
具体实施方式
下文将参照附图详细描述各实施例。但是，本发明可以体现为不同形式，并且不应被理解为受限于本文所阐述实施例。相反，提供这些实施例是为了使本公开透彻且完整，且将本发明全面地传达给本领域技术人员。
贯穿本公开，在各个附图和本发明的实施例中，相同的附图标记指代相同的部分。
还应理解，尽管本文中可能使用术语“第一”、“第二”、“第三”等来描述各个元件，这些元件不受这些术语限制。这些术语用于将一个元件与另一个元件相区分。因此，在不偏离本发明精神和范围的前提下，下文所描述的第一元件也可以被称作第二元件或第三元件。
附图不一定按比例绘制，在一些例子中，可能夸大比例来更清楚地图示实施例中的各元件。例如，在附图中，为便于图示，与实际大小和间隔相比，各元件的大小和元件相互间的间隔可能被夸大。
还应理解，当将一元件称作“连接至”或“耦接至”另一元件时，其可以直接接触、连接至或耦合至该另一元件，或者可能存在一个或多个中间元件。此外，还应理解，当将一元件称作位于两个元件“之间”时，其可以是在该两个元件之间的唯一元件，或者还可能存在一个或多个中间元件。
本文中所用术语仅用于描述特定实施例的目的，且并非用于限制本发明。
如本文中所使用，单数形式也意图包含复数形式，除非上下文另有清晰指示。
还应理解，在本说明书中所用术语“包含”、“包含有”、“包括”、“包括有”用于指明所列元件的存在，但并非排除一个或多个其他元件的存在或添加。
如本文中所使用，术语“和/或”包括相关所列项目的一个或多个的任何和所有组合。
除非另有定义，基于本公开，本文中使用的包括科学术语和技术术语在内的所有术语具有与本发明所属领域的一般技术人员通常所理解的含义相同的含义。还应理解，术语，诸如在常用词典中定义的术语，应被理解为具有与其在本公开和相关技术背景中的含义相一致的含义，不应被理解为理想化或过于形式化的含义，除非本文中明确如此定义。
在以下描述中，阐述众多特定细节以提供本发明的彻底理解。也可以在没有这些特定细节的一些或全部的前提下实践本发明。在其他例子中，没有详细描述熟知工艺结构和/或过程以免使本发明不必要地模糊。
还应注意，在一些例子中，对于相关领域技术人员显然地，结合一个实施例描述的特征或元件可以单独使用或与另一实施例的其他特征或元件组合使用，除非另有特别指示。
下文中将参照附图详细描述本发明的各实施例。
现在将参照图1，图1是根据本发明一实施例的半导体系统的简化配置图。图1示出在基础芯片BASE中包括多个替换储存单元BUF0至BUF3的半导体系统。
参见图1，半导体系统可以包括多个芯片，即基础芯片BASE和多个核心芯片CORE0至CORE3。该多个核心芯片CORE0至CORE3以所列次序顺序层叠在基础芯片BASE上以形成层叠结构。
该多个核心芯片CORE0至CORE3可以通过多个通孔VIA与基础芯片BASE交换信号。在核心芯片CORE0至CORE3与基础芯片BASE之间交换的信号可以包括用于控制核心芯片CORE0至CORE3的操作的控制信号和数据。该多个核心芯片CORE0至CORE3可以包括易失性存储器(诸如动态随机存取存储器(DRAM)、移动DRAM、静态随机存取存储器(SRAM)等)或非易失性存储器(诸如只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等)或可以通过执行相似功能来存储数据的各种电路中的任一种。在一个实施例中，该多个核心芯片CORE0至CORE3可以是DRAM。
该多个核心芯片CORE0至CORE3中的每一个可以包括多个存储体BK0至BK15。该多个存储体BK0至BK15中的每一者可以包括多个存储单元(未示出)。该多个存储体BK0至BK15中的每一者可以根据从外部设备接收的访问命令来执行激活操作、预充电操作、刷新操作，以及写入操作或读取操作。
基础芯片BASE可以响应于访问命令来控制在核心芯片CORE0至CORE3中的每一者中所包括的存储体BK0至BK15，并且可以在核心芯片CORE0至CORE3与外部设备之间传输数据。
例如，在写入操作中的从外部设备(位于半导体系统之外)接收的数据通过基础芯片BASE而被传输至核心芯片CORE0至CORE3中的存储体BK0至BK15中的至少一个。另外，在读取操作中从核心芯片CORE0至CORE3的存储体BK0至BK15中的至少一个输出的数据通过基础芯片BASE而被传输至位于半导体系统之外的外部设备。
该访问命令可以包括激活命令、刷新命令、预充电命令、读取命令和写入命令中的至少一种。激活命令可以是用于激活在存储体中所包括的字线的命令。该预充电命令可以是用于给被激活字线预充电的命令。该刷新命令可以是用于将待激活-预充电的字线刷新的命令。该写入命令可以是用于将数据写入至被选中存储体中的命令。该读取命令可以是用于从被选中存储体读取数据的命令。
基础芯片BASE可以包括多个替换储存单元BUF0至BUF3。该多个替换储存单元BUF0至BUF3中的每一个可以是用于替换从该多个存储体BK0至BK3中选中的具有比第一利用阈值率小的利用率的至少一个存储体的电路。例如，替换储存单元BUF0至BUF3中的每一个可以是具有数据储存功能的数据缓存器。但是，替换储存单元BUF0至BUF3中的每一个不限于数据缓存器。例如，替换储存单元BUF0至BUF3中的每一个可以是：易失性存储电路(诸如动态随机存取存储器(DRAM)、移动DRAM、静态随机存取存储器(SRAM)等)或非易失性存储电路(诸如只读存储器(ROM)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等)或可以通过执行相似功能来存储数据的各种电路。在一示例性实施例中，替换储存单元BUF0至BUF3可以包括DRAM。替换储存单元BUF0至BUF3可以被设计为具有大于、等于或小于存储体BK0至BK15中的每一个的储存容量的储存容量。
下文将参考图3来描述利用率。
基础芯片BASE可以第一检测具有满足第一条件的访问频率的存储体(下文也称作第一检出存储体)，第二检测第一检出存储体的利用率是否满足第二条件，以及使用在多个储存单元BUF0至BUF3中的与满足第一条件和第二条件的存储体(下文中也称作第二检出存储体)对应的替换储存单元，以用对应的替换储存单元来替换第二检出存储体。基础芯片BASE可以监测该多个存储体BK0至BK15是否被访问，并根据监测结果来第一检测多个存储体BK0至BK15之中的满足第一条件的存储体(例如，BK0)。通过监测第一检出存储体(例如BK0)的利用率，当第一检出存储体的利用率满足第二条件时，然后基础芯片BASE可以将该存储体定义为第二检出存储体(例如，存储体BK0)，并控制第二检出存储体(例如BK0)的数据以使之传输并存储在对应的替换储存单元(例如，与第二检出存储体BK0对应的BUF0)中。
接着存储体BK0为第二检出存储体的示例继续，当第二存储体BK0的全部数据被传输到并存储在对应的替换储存单元BUF0中之后，基础芯片BASE可以响应于与存储体BK0对应的访问命令来访问替换储存单元BUF0，或者中断与存储体BK0对应的访问命令以使得不执行与该访问命令对应的操作。下文中，被替换储存单元完全替换的第二检出存储体也可以被称作替换-目标存储体。因此，在存储体BK0满足第一条件和第二条件的前述示例中，存储体BK0是替换-目标存储体。
当输入访问命令时，基础芯片BASE可以产生用于执行该访问命令的控制信号，并且将这些控制信号传输至所设置的存储体，除非所设置的存储体为替换-目标存储体。
例如，当存储体BK0被识别为替换-目标存储体时，如果接收到与存储体BK0对应的激活命令、预充电命令和刷新命令中的至少一者，那么基础芯片BASE可以中断与存储体BK0对应的命令，以使得不执行与该命令对应的操作。当接收到与存储体BK0(已被识别为替换-目标存储体)对应的写入命令时，基础芯片BASE可以将该数据写入至替换储存单元BUF0中。当接收到与存储体BK0(已被识别为替换-目标存储体)对应的读取命令时，基础芯片BASE可以读取并输出替换储存单元BUF0的数据。
当满足第一条件的检出存储体(例如BK1)是替换-目标存储体，如替换储存单元(例如BUF1)，且第一检出存储体BK1的利用率满足第三条件时，基础芯片BASE可以第三检测存储体BK1并控制替换储存单元BUF1的数据以使该数据被传输并存储在第三检出替换-目标存储体BK1中。
下文中，在上述过程中，第二检出存储体的数据被传输到并存储在替换储存单元中的操作被称作替换操作。另外，替换储存单元的数据被传输到并被存储在第三检出替换-目标存储体中的操作被称作恢复操作。之后将参考图4A至图5C来描述在替换操作和恢复操作期间输入用于存储体的访问命令的存储系统的操作。
多个存储体BK0至BK3可以被包括在被分别独立控制的多个通道CH0至CH3中的一个通道中。因此，例如，如图1所示，存储体BK0、BK4、BK8和BK12可以被包括在通道CH0中，存储体BK1、BK5、BK9和BK13可以被包括在通道CH1中，存储体BK2、BK6、BK10和BK14可以被包括在通道CH2中，以及存储体BK3、BK7、BK11和BK15可以被包括在通道CH3中。
本文中所用术语“分别独立控制”表示针对每个通道独立地输入访问命令，并且一个通道的操作不会影响其余通道的操作。因此，在通道执行的相同操作或不同操作可以被控制为同时或以不同时间(例如，按顺序)执行。
当一个通道的所有存储体被替换储存单元替换时，基础芯片BASE可以将对应通道设置为低功率模式(power down)。例如，当在通道CH0中所包括的所有存储体BK0、BK4、BK8和BK12被替换储存单元BUF0至BUF3所替换时，通道CH0可以被设置为低功率模式。低功率模式可以使对应通道的功耗最小化。
所述利用率可以表示为替换储存单元中的储存容量的所用储存容量所占比例。利用率可以表示为通过将所用储存容量除以可用的总储存容量所得的值。
在所有所包括的存储体被完全替换且设置低功率模式的通道中，当替换-目标存储体中的一个或多个被恢复时，基础芯片BASE可以终止对应通道的低功率模式。
第一条件可以是用于执行检测利用率将会被监测的存储体的第一检测操作的条件。第一条件可以是，例如，访问频率必须大于参考访问频率的条件(下文中也称作第一条件1-1)。在另一示例中，第一条件可以是访问频率必须小于参考访问频率的条件(下文中也称作第一条件1-2)。即，通过第一条件被第一检出的存储体可以是比参考访问频率更常访问的存储体，或者是比参考访问频率更少访问的存储体。第一条件可以根据设计被选择为条件1-1和1-2中的任一者。
例如，参考访问频率可以是在时间周期T1期间的S1次。当第一条件为第一条件1-1时，在时间周期T1内被访问多于S1次的存储体可以被第一步检测到。另外，当第一条件时第一条件1-2时，在时间周期T1内被访问少于S1次的存储体可以被第一检测到。
第二条件可以是用于执行检测第一检出存储体是否为将会被替换储存单元替换的存储体的第二检测操作的条件。第二条件可以是存储体的利用率必须大于替换利用阈值率的条件(下文中也称作第二条件2-1)，或存储体的利用率必须小于替换利用阈值率的条件(下文中也称作第二条件2-2)。即，通过第二条件被第二步检出的存储体可以是比替换利用阈值率更常使用的存储体或者是比替换利用阈值率更少使用的存储体。第二条件可以根据设计被选择为第二条件2-1和2-2中的任何一者。
例如，可以假设替换利用阈值率表示在存储体中所包括的全部字线中使用了三分之一的字线。当第二条件被选中作为第二条件2-1时，使用了超过全部字线三分之一的字线的存储体可以被第二检出并用替换储存单元来替换。当第二条件被选中作为第二条件2-2时，使用了少于全部字线三分之一的字线的存储体可以被第二检出并用替换储存单元来替换。
第三条件可以是用于执行检测第一检出替换-目标存储体是否为要被恢复的存储体的第三检测操作的条件。第三条件可以是利用率必须大于恢复利用阈值率的条件(下文中也称作第三条件3-1)或利用率必须小于恢复利用阈值率的条件(下文中也称作第三条件3-2)。即，通过第三条件被第三检出的替换-目标存储体可以是比恢复利用阈值率更常使用的存储体或比恢复利用阈值率更少使用的存储体。第三条件可以根据设计被选择为第三条件3-1和3-2中的一者。
例如，可以假设恢复利用阈值率表示在存储体中所包括的字线中使用了一半。当所选的第三条件为第三条件3-1时，使用了多于全部字线中一半字线的替换-目标存储体可以被第三检出，并且在替换储存单元中的数据可以在第三检出替换-目标存储体中恢复。另外，当所选的第三条件为第三条件3-2时，使用了少于全部字线中的一半字线的替换-目标存储体可以被第三检出，并且在替换储存单元中的数据可以在第三检出替换-目标存储体中恢复。
在图1中的半导体系统中，基础芯片BASE可以不一定通过用替换储存单元替换存储体来产生并传输用于控制存储体的控制信号来使用替换储存单元。因此，由于被完全替换的存储体的字线不需要激活、预充电或刷新，因此可以减少功耗。此外，当在一个通道中的所有存储体都被完全替换时，可以通过将对应通道设置为低功率模式来进一步减少功耗。
此时，用替换储存单元来待替换的存储体可以根据各种条件来选择。另外，恢复替换-目标存储体的条件可以根据设计来改变。例如，当第一条件被选中作为第一条件1-2，第二条件被选中作为第二条件2-2且第三条件被选中作为第三条件3-1时，基础芯片可以用替换储存单元来替换在具有低访问频率的存储体之中的具有低利用率的存储体，并且，当替换-目标存储体的利用率大于设置参考时，该基础芯片可以恢复替换-目标存储体。在另一示例中，当第一条件被选中作为第一条件1-1，第二条件被选中作为第二条件2-1且第三条件被选中作为第三条件3-2时，该基础芯片可以用替换储存单元来替换在具有高访问频率的存储体之中的具有高利用率的存储体，并且，当替换-目标存储体的利用率低于设置参考时，该基础芯片可以恢复该替换-目标存储体。除上述条件以下，第一至第三条件可以通过各种其他组合来选择。
图1示出基础芯片BASE包括四个替换储存单元BUF0至BUF3，并且，核心芯片CORE0至CORE3和通道CH0至CH3中的每一个包括四个存储体，但是在基础芯片BASE中所包括的替换储存单元的数目或在核心芯片CORE0至CORE3和通道中所包括的存储体的数目可以根据设计而改变。
图2是示出根据本发明一实施例的半导体系统的简化配置图。图2是示出在替换芯片REPL中包括多个替换储存单元BUF0至BUF3的半导体系统的图示。
参见图2，半导体系统可以包括多个芯片，即基础芯片BASE、替换芯片REPL和多个核心芯片CORE0至CORE3。该多个芯片BASE、REPL和CORE0至CORE3被顺序层叠以形成层叠结构。
多个核心芯片CORE0至CORE3和替换芯片REPL可以通过通孔VIA与基础芯片BASE交换信号。在核心芯片CORE0至CORE3、替换芯片REPL与基础芯片BASE之间交换的信号可以包括用于控制核心芯片CORE0至CORE3和替换芯片REPL的操作的控制信号和数据。
除了多个替换储存单元BUF0至BUF3未包括在基础芯片中而是被包括在替换芯片REPL中以外，图2中的半导体系统的配置和操作与图1中的半导体系统的配置和操作基本上相同。替换芯片REPL可以是中介层(interposer)。
在一示例性实施例中，半导体系统可以是高带宽存储器(HBM)。通孔VIA的数目可以是1024或更多。通孔VIA可以包括穿通硅通孔(TSV)、导电凸块或两者的组合。
图3是示出根据本发明的一实施例的利用率的概念的图示。
参见图3，存储体BK0可以包括多个字线WL0至WLn(n是自然数)、多个位线BL0至BLm(m是自然数)以及多个存储单元MC。
字线的使用状态表示多个存储单元MC之中与该字线耦合的至少一个存储单元存储数据的状态。字线的未用状态表示与该字线耦合的所有存储单元MC都没有存储数据。
存储体的利用率表示在使用状态的字线的数目相对于在存储体中的字线WL0至WLn的总数目的比例，或者也可以表示设置比例。与使用状态的字线占所有字线WL0至WLn的比例对应的设置比例实质上可以不表示全部字线与使用状态的字线之间的比例。设置比例可以看做与该比例相同的含义。
基础芯片BASE可以使用访问命令和地址来检测利用率。当存储体没有被替换时，由基础芯片BASE检测到的结果可以表示在存储体中的全部字线与实质使用状态的字线之间的比例。当存储体被替换时，由于在该存储体中没有存储数据，所以由基础芯片BASE检测到的结果可以表示在该存储体没有被替换时全部字线与使用状态的字线之间的比例。因此，利用率可以定义为如上所述。
例如，当在存储体BK0中的使用状态的字线的数目为k(0≤k≤n)(k是等于或大于0且等于或小于n的自然数)时，存储体BK0的利用率可以表示为
Figure BDA0001135982180000091
图4A至图4C是示出根据本发明一实施例的执行“替换操作”的过程的图示。将参考图4A至图4C来描述存储体BK0被替换储存单元BUF0替换的过程。图4A至图4C中仅图示了存储体BK0配置中的字线WL0至WLn，将省略关于其他配置(位线和存储单元)的图示。
图4A是示出在存储体BK0中的数据被传输至替换储存单元BUF0的过程的图示。
当向替换储存单元BUF0的数据传输在存储体BK0中开始时，在存储体BK0中的多个字线WL0至WLn可以被顺序选中，并且与选中字线耦合的存储单元的数据可以被传输至替换储存单元BUF0(第0传输T0至第n传输Tn)。在存储体BK0的数据的传输期间，当未输入与存储体BK0对应的访问命令时，存储体BK0的数据传输可以从头到尾连续地执行。
但是，由于在执行“替换操作”时，存储体BK0的访问没有被禁止，所以在执行“替换操作”时，访问存储体BK0的命令可以被输入。
在访问存储体BK0的时段(写入或读取数据的时段)中，存储体BK0的数据传输可以中断。在访问存储体BK0的时段终止之后，“替换操作”可以连续地执行。然而，可以在从写入命令被输入的时间到待写入数据被输入的时间之间的时延时间(即写入时延)以及从读取命令被输入的时间到所读取数据被输出的时间之间的时延时间(即读取时延)的一部分或全部期间执行“替换操作”(之后在图6中描述)。
下文将参考图4B和图4C分别描述下列情况的访问操作，当作为访问命令目标的字线的数据被完全存储在替换储存单元BUF0中(下文中称作替换状态)时和当作为访问命令目标的字线的数据没有存储在替换储存单元BUF0中(下文中称作非替换状态)时的访问操作。
图4B是示出作为访问命令目标的字线处于替换状态(替换完成)时的访问操作的图示。
作为存取命令的目标字线(例如WLk)，即当由地址确定的字线WLk处于替换状态时，该访问命令可以被中断，或者可以访问替换储存单元BUF0而不是存储体BK0(访问1)。当访问命令是激活命令、预充电命令或刷新命令时，该访问命令可以中断。当访问命令是写入命令或读取命令时，数据可以被写入至与字线WLk对应的替换储存单元BUF0的一部分而不是存储体BK0的字线WLk，或者数据可以从与字线WLk对应的替换储存单元BUF0的一部分而不是存储体BK0的字线WLk来读取。
图4C是示出作为访问命令的目标的字线处于非替换状态(替换未完成)时的访问操作的图示。
当作为访问命令目标的字线(例如，WLk，即，由地址指示的字线WLk)处于非替换状态时，存储体BK0可以被访问。可以对字线WLk执行与该访问命令对应的访问操作(访问2)。
图5A至图5C是示出根据本发明一实施例的执行“恢复操作”的过程的图示。将参考图5A至图5C来描述在替换储存单元BUF1中的数据被恢复到存储体BK1的过程。
图5A是示出在替换储存单元BUF1中的数据被传输至存储体BK1的过程的图示。
当向存储体BK1的数据传输在替换储存单元BUF1中开始时，在存储体BK1中的多个字线WL0至WLn可以被顺序选中，并且，替换储存单元BUF1的数据被传输至与选中字线耦合的存储单元(第0传输至第n传输)。在替换储存单元BUF1中的数据被传输时，当未输入与存储体BK1对应的访问命令时，则对存储体BK1的数据传输可以从头到尾连续地执行。
然而，由于执行“恢复操作”时，存储体BK1的访问没有被禁止，所以在执行“恢复操作”时，访问存储体BK1的命令可以被输入。但是，可以在从写入命令被输入的时间到待写入数据被输入的时间之间的时延时间(即写入时延)以及在从读取命令被输入的时间到所读取数据被输出的时间之间的时延时间(即读取时延)的一部分或全部期间执行“恢复操作”(下文在图6中描述)。
将参考图5B和图5C分别描述下列情况的访问操作，当替换储存单元BUF1的数据没有复制到作为访问命令的目标的字线(即替换状态)时、以及当替换储存单元BUF1的数据被复制到作为访问命令目标的字线(非替换)时的访问操作。
图5B是示出当作为访问命令目标的字线处于替换状态(恢复未完成)时的访问操作的图示。
作为访问命令目标的字线(例如，WLk)，即，当由地址所指示的字线WLk处于未恢复状态时，该访问命令可以中断，或者可以访问替换储存单元BUF1而不是存储体BK1(访问1)。
图5C是示出当作为访问命令目标的字线处于非替换状态(恢复完成)时的访问操作的图示。
当作为访问命令目标的字线(例如，WLk)，即，由地址指示的字线WLk处于恢复状态时，可以访问存储体BK1。可以对字线WLk执行与访问命令对应的访问操作(访问2)。
图6是示出根据本发明一实施例的在与访问命令对应的时延时间期间执行的“替换操作”或“恢复操作”的图示。
参见图6，替换操作可以表示在写入操作的时延时间期间执行“替换操作”或“恢复操作”，恢复操作可以表示在读取操作的时延时间期间执行“替换操作”或“恢复操作”。
图7是示出在图1中的半导体系统的基础芯片BASE的简化配置图。
参见图7，基础芯片BASE可以包括多个替换储存单元BUF0至BUF3、第一控制单元710、第二控制单元720以及监测单元730。
第一控制单元710可以响应于访问命令CMD产生控制信号CH0_CON至CH3_CON来控制通过地址ADD选中的通道。第一控制单元710可以将控制信号CH0_CON至CH3_CON传输至包括由地址ADD选中的存储体的核心芯片。控制信号CH0_CON至CH3_CON可以包括用于控制在每个通道中所包括的存储体的激活操作、预充电操作、刷新操作、写入操作和读取操作所需的信号。此时，用于控制通道CH0至CH3的控制信号可以被分别独立地产生。
当作为被替换储存单元替换的存储体地址的替换存储体地址REP_BA0至REP_BA3中的一个和地址ADD相同时，第一控制单元710可以不产生控制信号CH0_CON至CH3_CON。此外，当表示存储体的数据被传输并存储在替换存储单元中的操作正在处理的替换信号REPLACE被激活时，当表示在替换储存单元中存储的数据被传输并存储在存储体中的操作正在处理的恢复信号RESTORE被激活时，或当标志信号FLAG被激活时，第一控制单元710可以不产生控制信号CH0_CON至CH3_CON。
这是因为当替换存储体地址REP_BA0至REP_BA3中的一者和地址ADD相同时，当替换信号REPLACE和标志信号FLAG被激活时，或当恢复信号RESTORE和标志信号FLAG被激活时，替换储存单元被访问而不是与地址ADD对应的存储体。
第一控制单元710可以响应于访问命令CMD而检测存储体BK0至BK15是否被访问，以及第一检测满足第一条件的存储体。在满足第一条件的存储体被检出之后，第一控制单元710可以激活第一检测信号DET1，并输出第一检出存储体的存储体地址DET_BA。
在写入操作中，第一控制单元710可以将从半导体系统外部输入的数据DATA传输至由地址ADD选中的存储体。只有当被地址ADD选中的存储体是非替换存储体时，第一控制单元710可以将输入数据DATA传输至替换储存单元。
在读取操作中，第一控制单元710可以将从由地址ADD选中的存储体输出的数据DATA输出至半导体系统的外部。只有当由地址ADD选中的存储体被替换储存单元替换时，第一控制单元710可以将从替换储存单元输出的数据DATA输出至半导体系统的外部。
当第一检测信号DET1被激活时，监测单元730可以检测与存储体地址DET_BA对应的存储体的利用率，当利用率满足第二条件时，监测单元730可以激活第二检测信号DET2，当与存储体地址DET_BA对应的存储体是非替换存储体且利用率满足第三条件时，监测单元730可以激活第三检测信号DET3。
第二控制单元720可以控制存储体BK0至BK15和替换储存单元BUF0至BUF3的操作。第二控制单元720可以产生用于控制存储体BK0至BK15的控制信号CON_BK以及用于控制替换储存单元BUF0至BUF3的控制信号CON_BUF0至CON_BUF3。用于控制存储体BK0至BK15的控制信号CON_BK可以包括用于选择存储体的控制信号、用于将数据写入至存储体的控制信号以及用于读取存储体的数据的控制信号。用于控制替换储存单元BUF0至BUF3的控制信号CON_BUF0至CON_BUF3可以包括用于选择替换储存单元的控制信号、用于将数据写入至替换储存单元中的控制信号以及用于读取替换储存单元的数据的控制信号。
当第二检测信号DET2被激活时，第二控制单元720可以选择替换储存单元BUF0至BUF3中的未被使用的一个替换储存单元，并控制与存储体地址DET_BA对应的存储体的数据被读取并传输和写入至选中替换储存单元中。第二控制单元720可以在从存储体的数据被传输并存储在替换储存单元中的开始时间到其完成时间的时间里激活替换信号REPLACE。
当第三检测信号DET3被激活时，第二控制单元720可以选择用于替换与存储体地址DET_BA对应的存储体的替换储存单元，并控制选中替换储存单元的数据被读取并传输和写入至与存储体地址DET_BA对应的存储体中。第二控制单元720可以在从替换储存单元的数据被传输并存储在存储体中的开始时间到其完成时间之间的时间里激活恢复信号RESTORE。
第二控制单元720可以将从存储体的“替换操作”的开始时间到“恢复操作”的完成时间的时间里被替换的存储体(例如，BK0)与将其替换的替换储存单元相匹配。在“替换操作”完成之后，当在“恢复操作”执行之前的时段输入对存储体BK0的写入命令时，第二控制单元720可以执行将数据从第一控制单元710传输并写入至替换储存单元BUF0中，并且当输入读取命令时，第二控制单元720可以执行读取在替换储存单元BUF0中的数据并将数据传输至第一控制单元710。
当执行“替换操作”和“恢复操作”时，输入对存储体BK0的写入命令或读取命令时，第二控制单元720可以参考每个标志信息FLAG<0:n>和地址ADD来访问替换储存单元BUF0。标志信息FLAG<0:n>可以对应于存储体BK0的字线WL0至WLn，并且，当对应的字线是非替换状态时，标志信息可以具有第一值，当对应的字线是替换状态时，标志信息可以具有第二值。当与地址ADD对应的字线的标志信息是第一值时，第二控制单元720可以不访问替换储存单元BUF0，而当与地址ADD对应的字线的标志信息是第二值时，第二控制单元720可以访问替换储存单元BUF0。第二控制单元720可以将在标志信息FLAG<0:n>之中的与地址ADD对应的信号作为标志信号FLAG输出至第一控制单元710。
在“替换操作”期间的字线的非替换状态可以表示字线的数据没有被传输至并完全存储在替换储存单元中的状态，而在“替换操作”期间的字线的替换状态可以表示字线的数据被传输至并完全存储在替换储存单元中的状态。在“恢复操作”期间字线的非替换状态可以表示替换储存单元的数据被传输至并完全存储在字线中的状态，在“恢复操作”期间的字线的替换状态可以表示替换储存单元的数据没有被传输至并完全存储在字线中的状态。
多个替换储存单元BUF0至BUF3可以存储以下内容：表示存储体的多个字线WL0至WLn是否均处于被替换状态的信息以及被替换储存单元替换的存储体中所储存的数据。此时，当字线处于替换状态时，多个替换储存单元BUF0至BUF3可以存储对应信息作为第一值，当字线处于非替换状态时，多个替换储存单元BUF0至BUF3可以存储对应信息作为第二值。当执行“替换操作”和“恢复操作”时，多个替换储存单元BUF0至BUF3可以输出所存储的信息作为标志信息FLAG<0:n>。
数据D_BK0至D_BK15可以表示数据被输入至各个存储体BK0至BK15以及从各个存储体BK0至BK15输出数据，而数据D_BUF0至D_BUF3可以表示数据被输入至各个替换储存单元BUF0至BUF3以及从各个替换储存单元BUF0至BUF3输出数据。
与在图7中的基础芯片BASE不同，在图2中的半导体系统的基础芯片BASE可以不包括多个替换储存单元BUF0至BUF3，但是，其他配置和操作可以与图7中的基础芯片相同。
图8是示出图2中的半导体系统的操作方法的流程图。
参见图8，半导体系统的操作方法可以包括访问监测步骤S810、利用率检测步骤S820、替换步骤S830以及恢复步骤S840。
在访问监测步骤S810处，第一控制单元710可以监测多个存储体BK0至BK15是否被访问。在访问监测步骤S810处，当满足第一条件的存储体被第一检出(在S811的是方向)时，进行利用率检测步骤S820，当满足第一条件的存储体未被检测到(在S811的否方向)时，可以重复访问监测步骤S810。
在利用率检测步骤S820处，监测单元730可以检测由第一控制单元710检测到的存储体的利用率。当在利用率检测步骤S820处检测到的存储体的利用率满足第二条件(在S821处进行S1方向)，可以进行替换步骤S830，当在利用率检测步骤S820处检测到的存储体的利用率不满足第二条件和第三条件全部(在S821处进行S2方向)时，可以进行访问监测步骤S810，当在利用率检测步骤S820处检测到的存储体的利用率满足第三条件(在S821处进行S3方向)时，监测单元730可以决定对应存储体是否是替换-目标存储体(S822)，然后，当该存储体是替换-目标存储体(在S822处进行是方向)时，可以进行恢复步骤S840，当存储体不是替换-目标存储体(在S822处进行否方向)时，可以进行访问监测步骤S810。
在替换步骤S830处，存储体的数据可以被传输至并存储在替换储存单元中。在替换步骤S830处，当与作为“替换操作”目标的存储体对应的访问命令被输入时，以及当与地址ADD对应的字线处于替换状态时，可以访问该替换储存单元，当与地址ADD对应的字线处于非替换状态时，可以访问与地址ADD对应的字线。
在恢复步骤S840处，存储体的数据可以被传输至并存储在替换储存单元中。在恢复步骤S840处，当与作为“恢复操作”目标的存储体对应的访问命令被输入时，以及当与地址ADD对应的字线处于替换状态中时，可以访问该替换储存单元，当与地址ADD对应的字线处于非替换状态时，可以访问与地址ADD对应的字线。
当替换步骤S830和恢复步骤S840完成时，可以进行访问监测步骤S810。
尽管已经出于说明性目的描述了各个实施例，但是对于本领域技术人员显然的，可以在不偏离由所附权利要求所定义的精神和范围的前提下做出各种改变和修改。

Claims (25)

1.一种半导体系统，包括：
一个或更多个核心芯片，包括多个存储体；
一个或更多个替换储存单元；以及
基础芯片，适用于：
第一检测具有满足第一条件的访问频率的存储体，
第二检测第一检出存储体的利用率是否满足第二条件，以及
用替换储存单元之中的一个替换储存单元来替换第二检出存储体；
其中，所述一个或更多个核心芯片包括一个或更多个通道，所述一个或更多个通道包括所述多个存储体中的一个或更多个存储体，并且所述一个或更多个通道被分别独立控制，以及
其中，基础芯片适用于将在所述一个或更多个通道之中的所有所包括存储体均被替换储存单元替换的通道设置为低功率模式。
2.根据权利要求1所述的半导体系统，其中，第一条件是访问频率大于参考访问频率的条件。
3.根据权利要求1所述的半导体系统，其中，第一条件是访问频率小于参考访问频率的条件。
4.根据权利要求1所述的半导体系统，其中，第二条件是第一检出存储体的利用率大于替换利用阈值率的条件。
5.根据权利要求1所述的半导体系统，其中，第二条件是第一检出存储体的利用率小于替换利用阈值率的条件。
6.根据权利要求1所述的半导体系统，其中，所述多个存储体中的每一个包括多个字线，以及
第一检出存储体的利用率是使用状态字线的数目相对于第一检出存储体的所述多个字线总数目的比例。
7.根据权利要求1所述的半导体系统，其中，基础芯片适用于监测在所述一个或更多个核心芯片中的所述多个存储体是否被访问，以及适用于使用监测结果来执行第一检测。
8.根据权利要求1所述的半导体系统，其中，基础芯片适用于控制第二检出存储体的数据被传输至并存储在替换储存单元中。
9.根据权利要求1所述的半导体系统，其中，在第二检出存储体的数据被传输并存储在替换储存单元中时如果输入对第二检出存储体的访问命令，则基础芯片适用于当作为访问命令的目标的字线处于替换状态时，控制访问替换储存单元，以及适用于当作为访问命令的目标的字线处于非替换状态时，控制访问第二检出存储体，所述替换状态是指字线的所有数据均被存储在替换储存单元中，所述非替换状态是指字线的所有数据未被存储在替换储存单元中。
10.根据权利要求9所述的半导体系统，其中，基础芯片适用于：当第二检出存储体的数据被传输并存储在替换储存单元中时输入对第二检出存储体的访问命令时，在与所述访问命令对应的时延时间处控制执行数据的传输和存储。
11.根据权利要求1所述的半导体系统，其中，基础芯片适用于访问替换了第一存储体的替换储存单元，或适用于响应于与在所述多个存储体之中的被替换储存单元替换的替换-目标存储体对应的访问命令来中断所述访问命令，其中，所述访问命令包括激活命令、预充电命令、刷新命令、写入命令和读取命令之中的一种或更多种命令。
12.根据权利要求11所述的半导体系统，其中，基础芯片适用于当访问命令是激活命令、预充电命令或刷新命令时中断所述访问命令，以及适用于当访问命令是写入命令或读取命令时访问替换了替换-目标存储体的替换储存单元。
13.根据权利要求1所述的半导体系统，其中，基础芯片适用于当第一检出存储体是替换-目标存储体时，第三检测第一检出替换-目标存储体是否满足第三条件，以及适用于将替换了第三检出替换-目标存储体的替换储存单元恢复至第三检出替换-目标存储体。
14.根据权利要求13所述的半导体系统，其中，第三条件是第一检出替换-目标存储体的利用率必须大于恢复利用阈值率的条件。
15.根据权利要求13所述的半导体系统，其中，第三条件是第一检出替换-目标存储体的利用率必须小于恢复利用阈值率的条件。
16.根据权利要求13所述的半导体系统，其中，基础芯片适用于控制替换了第三检出替换-目标存储体的替换储存单元的数据被传输至并存储在第三检出替换-目标存储体中。
17.根据权利要求13所述的半导体系统，其中，在替换了第三检出替换-目标存储体的替换储存单元的数据被传输至并存储在第三检出替换-目标存储体中时如果输入对第三检出替换-目标存储体的访问命令，则基础芯片适用于在作为访问命令的目标的字线处于替换状态时，控制访问替换储存单元，以及适用于在作为访问命令的目标的字线处于非替换状态时，控制访问第三检出替换-目标存储体，所述替换状态是指字线的全部数据被存储在替换储存单元中，所述非替换状态是指字线的全部数据未存储在替换储存单元中。
18.根据权利要求17所述的半导体系统，其中，基础芯片适用于：在替换了第三检出替换-目标存储体的替换储存单元的数据被传输并存储在第三检出替换-目标存储体中时，输入对第三检出替换-目标存储体的访问命令时，在与所述访问命令对应的时延时间处控制执行数据的传输和存储。
19.根据权利要求1所述的半导体系统，其中，基础芯片包括：
第一控制单元，适用于通过接收访问命令来产生一个或更多个控制信号，适用于将所述一个或更多个控制信号传输至所述一个或更多个核心芯片，以及适用于监测所述一个或更多个核心芯片中的所述多个存储体是否被访问；
第二控制单元，适用于控制在所述一个或更多个替换储存单元与所述一个或更多个核心芯片中的所述多个存储体之间的数据传输，以及所述一个或更多个替换储存单元与第一控制单元之间的数据传输；以及
监测单元，适用于通过监测在所述一个或更多个核心芯片中的所述多个存储体是否被访问来执行第一检测，以及通过监测利用率来执行第二检测。
20.根据权利要求1所述的半导体系统，其中，所述一个或更多个替换储存单元被包括在基础芯片中。
21.根据权利要求1所述的半导体系统，还包括与基础芯片连接的替换芯片，
其中，所述一个或更多个替换储存单元被包括在替换芯片中。
22.一种操作半导体系统的方法，包括：
通过与一个或更多个核心芯片连接的基础芯片来检测第一存储体，其中，在包括所述多个存储体的所述一个或更多个核心芯片中，所述第一存储体具有满足第一条件的访问频率，并且在所述多个存储体中，所述第一存储体的利用率满足第二条件；
用一个或多个替换储存单元来替换第一存储体；
检测其利用率满足第三条件的替换储存单元；以及
将所述替换储存单元恢复至第一存储体，
其中，基础芯片用于控制第一存储体的数据被传输并存储在替换储存单元中；
其中，基础芯片用于控制所述替换储存单元的数据被传输并存储在第一存储体中。
23.根据权利要求22所述的方法，其中，第一条件是访问频率必须小于参考访问频率的条件，
其中，第二条件是利用率必须小于替换利用阈值率的条件。
24.根据权利要求22所述的方法，其中，所述一个或多个替换储存单元在基础芯片中。
25.根据权利要求22所述的方法，其中，第三条件是利用率必须大于恢复利用阈值率的条件。
CN201610921961.5A 2016-03-24 2016-10-21 包括替换储存单元的半导体系统 Active CN107230500B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0035039 2016-03-24
KR1020160035039A KR102469099B1 (ko) 2016-03-24 2016-03-24 반도체 시스템

Publications (2)

Publication Number Publication Date
CN107230500A CN107230500A (zh) 2017-10-03
CN107230500B true CN107230500B (zh) 2020-11-06

Family

ID=59897983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610921961.5A Active CN107230500B (zh) 2016-03-24 2016-10-21 包括替换储存单元的半导体系统

Country Status (3)

Country Link
US (1) US9842035B2 (zh)
KR (1) KR102469099B1 (zh)
CN (1) CN107230500B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543177B1 (ko) 2018-03-12 2023-06-14 삼성전자주식회사 고 대역폭 메모리 장치 및 이 장치를 포함하는 시스템 장치
KR20210034784A (ko) * 2019-09-23 2021-03-31 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059288A (ja) * 2001-08-09 2003-02-28 Mitsubishi Electric Corp 半導体装置
JP4734003B2 (ja) * 2005-03-17 2011-07-27 富士通株式会社 ソフトエラー訂正方法、メモリ制御装置及びメモリシステム
US8281074B2 (en) 2008-10-07 2012-10-02 Micron Technology, Inc. Interface device for memory in a stack, storage devices and a processor
CN101763901B (zh) * 2008-12-23 2014-02-12 上海芯豪微电子有限公司 在片自测试自修复方法
CN101552032B (zh) * 2008-12-12 2012-01-18 深圳市晶凯电子技术有限公司 用较大容量dram参与闪存介质管理构建高速固态存储盘的方法及装置
US8760922B2 (en) * 2012-04-10 2014-06-24 Sandisk Technologies Inc. System and method for micro-tiering in non-volatile memory
US9165620B2 (en) * 2012-11-08 2015-10-20 SK Hynix Inc. Memory system and operating method thereof
US9170948B2 (en) 2012-12-23 2015-10-27 Advanced Micro Devices, Inc. Cache coherency using die-stacked memory device with logic die
US9620181B2 (en) * 2013-01-31 2017-04-11 Hewlett Packard Enterprise Development Lp Adaptive granularity row-buffer cache
KR20150093473A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
CN106462501B (zh) 2014-05-08 2019-07-09 美光科技公司 基于混合存储器立方体系统互连目录的高速缓冲存储器一致性方法

Also Published As

Publication number Publication date
KR102469099B1 (ko) 2022-11-24
CN107230500A (zh) 2017-10-03
US9842035B2 (en) 2017-12-12
KR20170113719A (ko) 2017-10-13
US20170277606A1 (en) 2017-09-28

Similar Documents

Publication Publication Date Title
CN108154895B (zh) 执行锤击刷新操作和关联操作的存储器设备和存储器系统
US9607678B2 (en) Semiconductor memory device and memory system including same
US9892779B2 (en) Memory device performing hammer refresh operation and memory system including the same
US9335951B2 (en) Memory device for reducing a write fail, a system including the same, and a method thereof
CN110675904B (zh) 存储器设备及其操作方法
CN110556156A (zh) 半导体存储器件、存储系统及操作半导体存储器件的方法
US20150213871A1 (en) Semiconductor memory device and method for refreshing memory cells
CN114341813B (zh) 具有修改命令的半导体装置以及相关联方法和系统
US10083090B2 (en) Nonvolatile dual in-line memory module and method for operating the same
US10096345B2 (en) Semiconductor devices
CN107204197B (zh) 存储模块及其存储系统和操作方法
US10846220B2 (en) Memory system and operation method thereof
US10073744B2 (en) Power-down interrupt of nonvolatile dual in-line memory system
CN110415743B (zh) 半导体器件
CN107230500B (zh) 包括替换储存单元的半导体系统
US9015389B2 (en) Volatile memory device and memory controller
KR102591121B1 (ko) 반도체장치
US8750068B2 (en) Memory system and refresh control method thereof
KR20160074920A (ko) 메모리 장치
TWI810024B (zh) 用於防止干擾的半導體記憶體裝置
US20220374168A1 (en) Memory with memory-initiated command insertion, and associated systems, devices, and methods
US20170329540A1 (en) Semiconductor device and semiconductor system
US20230045263A1 (en) Memory device and operation method thereof
US20240126476A1 (en) Activate information on preceding command
US20240079074A1 (en) Memory device included in memory system and method for detecting fail memory cell thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant