JP4734003B2 - ソフトエラー訂正方法、メモリ制御装置及びメモリシステム - Google Patents
ソフトエラー訂正方法、メモリ制御装置及びメモリシステム Download PDFInfo
- Publication number
- JP4734003B2 JP4734003B2 JP2005078010A JP2005078010A JP4734003B2 JP 4734003 B2 JP4734003 B2 JP 4734003B2 JP 2005078010 A JP2005078010 A JP 2005078010A JP 2005078010 A JP2005078010 A JP 2005078010A JP 4734003 B2 JP4734003 B2 JP 4734003B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- address
- controller
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本発明は、ソフトエラー訂正方法、メモリ制御装置及びメモリシステムに係り、特にメモリ内のソフトエラーを訂正するソフトエラー訂正方法、そのようなソフトエラー訂正方法に好適なメモリ制御装置及びそのようなソフトエラー訂正方法を採用するメモリシステムに関する。
図１は、従来のメモリシステムの一例を示すブロック図である。同図に示すメモリシステム１０は、バイトスライスされたデータをアクセスする構成を有し、複数のメモリ（ＭＥＭ）１−１〜１−ｎと、複数のメモリ（アクセス）コントローラ（ＭＡＣ）２−１〜２−ｎと、システムコントローラ３（ＳＣ）と、複数のＭＰＵ５−１〜５−ｍとからなる。同図中、白抜きの矢印はデータバスを示し、太い実線の矢印はアドレスバスを示し、実線の矢印はステータスバスを示す。
メモリコントローラ２−１〜２−ｎは、バイトスライスされたデータのバイト単位でのメモリ１−１〜１−ｎのアクセスを同期したアクセスサイクルで行うように構成されている。つまり、メモリ１−１〜１−ｎのアクセスに同期ずれを起こさないよう、全てのメモリコントローラ２−１〜２−ｎが常に同一タイミングで全てのメモリ１−１〜１−ｎに対するメモリアクセスを同時に行う。
一方、ＤＲＡＭ／ＳＲＡＭ等のメモリデバイスからなるメモリ１−１〜１−ｎにおいては、一定確率でソフトエラーが発生する。そこで、メモリシステム１０に信頼性が要求される場合には、ＥＣＣ等のデータ保護機構によりメモリ１−１〜１−ｎ内のデータを訂正するようにしている。
例えば、１つのメモリ１−１で訂正可能なソフトエラーが発生し、システムコントローラ３でこのソフトエラーを検出した場合、システムコントローラ３のハードウェアが自立でエラー訂正動作を行うことが一般的である。この場合、以下のような一連の動作が必要となる。
図２及び図３は、この場合のエラー訂正動作を説明するための図である。図２は、メモリシステム１０の要部を機能的に示すブロック図であり、図３は、エラー訂正動作を説明するためのタイムチャートである。尚、図２中、破線の矢印はコマンドの流れ、太い破線の矢印はアドレスの流れ、実線の矢印はステータスの流れ、太い実線の矢印はデータの流れを示す。又、図２中、括弧内に示す数値はビット数を示す。
図２に示すように、各メモリコントローラ２−１〜２−ｎは、図示を省略する制御部に加え、レジスタ５２１，５２２，５２５，５２６を含む。システムコントローラ３は、図示を省略する制御部に加え、セレクタ５３１，５３２、レジスタ５３３，５３４、アンド回路５３５、エラー検出部５３６、セレクタ５３７、エラー訂正部５３８及びレジスタ５３９を含む。
先ず、図２及び図３に示すように、ＭＰＵ５−１からリードコマンドがアドレスと共にシステムコントローラ３に入力されると、システムコントローラ３はセレクタ３１，３２を介してリードコマンド（Read cmd）をアドレス（Address）と共にメモリコントローラ２−１に入力する。メモリコントローラ２−１は、レジスタ５２１，５２２に一旦保持されたメモリ規定のタイミングでリードコマンド（Command）とアドレス（Address）をメモリ１−１に入力する。メモリ１−１からリードされた（MEM Read）ＥＣＣを含むデータ（Data）は、メモリコントローラ２−１に入力され、メモリコントローラ２−１内のレジスタ５２５に一旦保持されて規定のタイミングでシステムコントローラ３に入力される。システムコントローラ３のエラー検出部５３６におけるＥＣＣを用いたエラー検出（Read Data Check）の結果、リードデータ（Read
Data）にエラー（Error）がなければ（Correct Data）、ＭＰＵ５−１に入力される。
Data）にエラー（Error）がなければ（Correct Data）、ＭＰＵ５−１に入力される。
他方、システムコントローラ３におけるＥＣＣを用いたエラー検出の結果、リードデータにエラーがあって（Error Data）ＥＣＣによる訂正（Error
Correct）が可能であると、エラーが検出されたアドレス（Error
Address）に対するエラー訂正のためのリードコマンド（Scrub
cmd）をメモリコントローラ２−１に入力することで、メモリ１−１からエラーデータ（Error Data）をリードする。ここで、リードデータのエラーはシステムコントローラ３内のエラー訂正部５３８においてＥＣＣにより訂正可能であるため、リードデータをレジスタ５３９及びセレクタ５３７を介してエラー訂正部５３８に入力して訂正してからエラー訂正のためのライトコマンドと共に訂正データをメモリコントローラ３に入力する。メモリコントローラ３は、訂正データをレジスタ５２６に一旦保持して規定のタイミングで上記エラーが検出されたアドレスにリライトする。これにより、メモリ１−１内の訂正可能なソフトエラーが訂正される。
Correct）が可能であると、エラーが検出されたアドレス（Error
Address）に対するエラー訂正のためのリードコマンド（Scrub
cmd）をメモリコントローラ２−１に入力することで、メモリ１−１からエラーデータ（Error Data）をリードする。ここで、リードデータのエラーはシステムコントローラ３内のエラー訂正部５３８においてＥＣＣにより訂正可能であるため、リードデータをレジスタ５３９及びセレクタ５３７を介してエラー訂正部５３８に入力して訂正してからエラー訂正のためのライトコマンドと共に訂正データをメモリコントローラ３に入力する。メモリコントローラ３は、訂正データをレジスタ５２６に一旦保持して規定のタイミングで上記エラーが検出されたアドレスにリライトする。これにより、メモリ１−１内の訂正可能なソフトエラーが訂正される。
尚、通常のデータライトの場合、ＭＰＵ５−１からのデータをシステムコントローラ３を介してメモリコントローラ２−１に入力する（MEM Write）。
上記の如く、メモリシステム１０は、全てのメモリコントローラ２−１〜２−ｎが常に同一タイミングで全てのメモリ１−１〜１−ｎに対するメモリアクセスを同時に行う構成であるため、メモリコントローラ２−１を介したメモリ１−１に対するソフトエラーの訂正動作と同様のソフトエラーの訂正動作が、メモリ１−２〜１−ｎにおけるソフトエラーの有無にかかわらず他のメモリコントローラ２−２〜２−ｎを介してメモリ１−２〜１−ｎに対しても同時に行われる。
尚、メモリエラーの救済方式としては、特許文献１の如き方式が知られている。
特開昭５９−２１７２９８号公報
しかし、従来のメモリシステムでは、システムコントローラにおいてエラー検出及びエラー訂正を行う構成であるため、システムコントローラの構成が複雑になると共に、システムコントローラへの負荷が大きいという問題があった。又、システムコントローラとクロスバスイッチとが別体であるメモリシステムには適用できないという問題もあった。
そこで、本発明は、システムコントローラの構成を比較的簡単にすると共に、システムコントローラへの負荷を軽減し、且つ、システムコントローラとクロスバスイッチとが別体であるメモリシステムへも適用可能なソフトエラー訂正方法、メモリ制御装置及びメモリシステムを提供することを目的とする。
上記の課題は、バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるソフトエラー訂正方法であって、ｍ，ｎは２以上の整数であり、メモリからのリードデータに訂正可能なエラーを検出すると、該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持すると共に、該対応するメモリコントローラから該システムコントローラに対してエラー通知を行い、該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とするソフトエラー訂正方法によって達成できる。
上記の課題は、バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるソフトエラー訂正方法であって、ｍ，ｎは２以上の整数であり、メモリからのリードデータに訂正可能なエラーを検出すると、該エラーの発生と該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持し、該エラーの発生に応答して、定期的に或いはアイドル状態が一定時間続くと、ＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラにより対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とするソフトエラー訂正方法によっても達成できる。
上記の課題は、バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるメモリ制御装置であって、ｍ，ｎは２以上の整数であり、メモリからのリードデータに訂正可能なエラーを検出すると、該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持すると共に、該対応するメモリコントローラから該システムコントローラに対してエラー通知を行う手段と、該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトする手段とを備えたことを特徴とするメモリ制御装置によっても達成できる。
上記の課題は、バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるメモリ制御装置であって、ｍ，ｎは２以上の整数であり、メモリからのリードデータに訂正可能なエラーを検出すると、該エラーの発生と該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持する手段と、該エラーの発生に応答して、定期的に或いはアイドル状態が一定時間続くと、ＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラにより対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトする手段とを備えたことを特徴とするメモリ制御装置によっても達成できる。
上記の課題は、バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムであって、ｍ，ｎは２以上の整数であり、メモリからのリードデータに訂正可能なエラーを検出すると、該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持すると共に、該対応するメモリコントローラから該システムコントローラに対してエラー通知を行い、該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とするメモリシステムによっても達成できる。
上記の課題は、バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムであって、ｍ，ｎは２以上の整数であり、メモリからのリードデータに訂正可能なエラーを検出すると、該エラーの発生と該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持する手段と、該エラーの発生に応答して、定期的に或いはアイドル状態が一定時間続くと、ＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラにより対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトする手段とを備えたことを特徴とするメモリシステムによっても達成できる。
上記の課題は、バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとメモリコントローラとＭＰＵの間でデータのスイッチングを行うクロスバスイッチとで構成されるメモリシステムにおけるソフトエラー訂正方法であって、ｍ，ｎは２以上の整数であり、メモリからのリードデータに訂正可能なエラーを検出すると、該対応するメモリコントローラから該システムコントローラに対してエラー通知と共に該エラーが検出されたエラーアドレスを送信し、該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該メモリコントローラに該エラーが検出されたエラーアドレスを送信し、該メモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とするソフトエラー訂正方法、メモリ制御装置又はメモリシステムによっても達成できる。
本発明によれば、システムコントローラの構成を比較的簡単にすると共に、システムコントローラへの負荷を軽減し、且つ、システムコントローラとクロスバスイッチとが別体であるメモリシステムへも適用可能なソフトエラー訂正方法、メモリ制御装置及びメモリシステムを実現することができる。
以下に、本発明になるソフトエラー訂正方法、メモリ制御装置及びメモリシステム各実施例を、図４以降と共に説明する。
と共に説明する
と共に説明する
図４は、本発明になるメモリシステムの第１実施例を示すブロック図である。メモリシステムの本実施例は、本発明になるソフトエラー訂正方法の第１実施例を採用する。本実施例では、エラーを検出したメモリコントローラからシステムコントローラにエラーアドレスを送信し、改めてシステムコントローラから全てのメモリコントローラに対してエラーアドレスを送信してエラー訂正動作を行う。
図４に示すメモリシステム１３０は、バイトスライスされたデータをアクセスする構成を有し、複数のメモリ（ＭＥＭ）１０１−１〜１０１−ｎと、複数のメモリ（アクセス）コントローラ（ＭＡＣ）１０２−１〜１０２−ｎと、システムコントローラ１０３（ＳＣ）と、クロスバスイッチ（ＸＢ）１０４と、複数のＭＰＵ１０５−１〜１０５−ｍとからなる。同図中、白抜きの矢印はデータバスを示し、太い実線の矢印はアドレスバスを示し、実線の矢印はステータスバスを示し、破線の矢印はエラーアドレスバスを示す。
メモリコントローラ１０２−１〜１０２−ｎは、バイトスライスされたデータのバイト単位でのメモリ１０１−１〜１０１−ｎのアクセスを同期したアクセスサイクルで行うように構成されている。つまり、メモリ１０１−１〜１０１−ｎのアクセスに同期ずれを起こさないよう、全てのメモリコントローラ１０２−１〜１０２−ｎが常に同一タイミングで全てのメモリ１０１−１〜１０１−ｎに対するメモリアクセスを同時に行う。
一方、ＤＲＡＭ／ＳＲＡＭ等のメモリデバイスからなるメモリ１０１−１〜１０１−ｎにおいては、一定確率でソフトエラーが発生する。そこで、メモリシステム１３０に信頼性が要求される場合には、ＥＣＣ等のデータ保護機構によりメモリ１０１−１０１〜１−ｎ内のデータを訂正するようにしている。
例えば、１つのメモリ１０１−１で訂正可能なソフトエラーが発生し、メモリコントローラ１０２−１でこのソフトエラーを検出した場合、メモリコントローラ１０２−１〜１０２−ｎは全て同期動作しているため、ソフトエラーを検出したメモリコントローラ１０２−１が単独でエラー訂正動作を行うことができず、例えばシステムコントローラ１０３からの指示によりエラー訂正動作を行う必要がある。このため、メモリ１０１−１内で訂正可能なソフトエラーが発生し、システムコントローラ１０３がメモリコントローラ１０２−１を介してがメモリ１０１−１内のソフトエラーに対するエラー訂正動作を行う場合、以下のような一連の動作が必要となる。
図５及び図６は、この場合のエラー訂正動作を説明するための図である。図５は、メモリシステム１３０の要部を機能的に示すブロック図であり、図６は、第１実施例のエラー訂正動作を説明するためのタイムチャートである。尚、図５中、破線の矢印はコマンドの流れ、太い破線の矢印はアドレスの流れ、実線の矢印はステータスの流れ、太い実線の矢印はデータの流れを示す。又、図５中、括弧内に示す数値はビット数を示す。
尚、図６及び後述する図９においては、図３と同様の表記を用いる。
図５に示すように、各メモリコントローラ１０２−１〜１０２−ｎは、図示を省略する制御部に加え、レジスタ３２１〜３２６と、エラー検出部（Checker）３２７と、セレクタ３２８とエラー訂正部（Correct）３２９とを含む。システムコントローラ１０３は、図示を省略する制御部に加え、セレクタ３３１，３３２と、レジスタ３３３とを含む。
先ず、図５及び図６に示すように、ＭＰＵ１０５−１からリードコマンドがアドレスと共にシステムコントローラ３に入力されると、システムコントローラ１０３はセレクタ３３１，３３２を介してリードコマンドをアドレスと共にメモリコントローラ１０２−１に入力する。メモリコントローラ１０２−１は、レジスタ３２１，３２２に一旦保持されたリードコマンドとアドレスをメモリ１０１−１に入力する。メモリ１０１−１からリードされたＥＣＣを含むデータは、メモリコントローラ１０２−１に入力される。メモリコントローラ１０２−１のエラー検出部３２７におけるＥＣＣを用いたエラー検出の結果、リードデータにエラーがなければ、リードデータはレジスタ３２５に保持されてからクロスバスイッチ１０４を介してＭＰＵ１０５−１に入力される。
他方、メモリコントローラ１０２−１におけるＥＣＣを用いたエラー検出の結果、リードデータにエラーがあってＥＣＣによる訂正が可能であると、エラーステータス（Error Status）がレジスタ３２４に保持されてからシステムコントローラ１０３へ通知されると共に、エラーが検出されたアドレス（Error Address）がレジスタ３２３に保持されてからシステムコントローラ１０３へ通知されてシステムコントローラ１０３内のレジスタ３３３に保持される。システムコントローラ１０３は、エラーステータスによるエラー通知を受けると、ＭＰＵ１０５−１の介在なしに、エラーが検出されたアドレスに対するエラー訂正コマンド（Scrub Cmd）をセレクタ３３１に入力する。これにより、システムコントローラ１０３は、エラー訂正コマンドを、レジスタ３３３に保持されているエラーが検出されたアドレスと共にセレクタ３３１，３３２を介してメモリコントローラ１０２−１に入力することで、メモリ１０１−１からデータをリードする。ここで、リードデータのエラーはＥＣＣにより訂正可能であるため、メモリコントローラ１０２−１はエラー訂正コマンドに基づいてリードデータをエラー訂正部３２９により訂正してから上記エラーが検出されたアドレスにリライトする。具体的には、メモリコントローラ１０２−１は、リードデータをセレクタ３２８を介してエラー訂正部３２９へ入力し、エラー訂正部３２９により訂正されたリードデータをレジスタ３２６に保持してからメモリ１０１−１に入力して、訂正されたリードデータを上記エラーが検出されたアドレスにリライトする。これにより、メモリ１０１−１内の訂正可能なソフトエラーが訂正される。
尚、通常のデータライトの場合、ＭＰＵ１０５−１はライトデータをクロスバスイッチ１０４を介してメモリコントローラ１０２−１のセレクタ３２８に入力する。
上記の如く、メモリシステム１３０は、全てのメモリコントローラ１０２−１〜１０２−ｎが常に同一タイミングで全てのメモリ１０１−１〜１０１−ｎに対するメモリアクセスを同時に行う構成であるため、メモリコントローラ１０２−１を介したメモリ１０１−１に対するソフトエラーの訂正動作と同様のソフトエラーの訂正動作が、メモリ１０１−２〜１０１−ｎにおけるソフトエラーの有無にかかわらず他のメモリコントローラ１０２−２〜１０２−ｎを介してメモリ１０１−２〜１０１−ｎに対しても同時に行われる。
本実施例によれば、システムコントローラ１０３の構成を比較的簡単にすると共に、システムコントローラ１０３への負荷を軽減し、且つ、システムコントローラ１０３とクロスバスイッチ１０４とが別体であるメモリシステム１３０への適用が可能となる。
図７は、本発明になるメモリシステムの第２実施例を示すブロック図である。メモリシステムの本実施例は、本発明になるソフトエラー訂正方法の第２実施例を採用する。本実施例は、エラーアドレスがシステムコントローラ内ではなく、メモリコントローラ内に保持される点が上記第１実施例と異なる。
図７に示すメモリシステム３０は、バイトスライスされたデータをアクセスする構成を有し、複数のメモリ（ＭＥＭ）２１−１〜２１−ｎと、複数のメモリ（アクセス）コントローラ（ＭＡＣ）２２−１〜２２−ｎと、システムコントローラ２３（ＳＣ）と、クロスバスイッチ（ＸＢ）２４と、複数のＭＰＵ２５−１〜２５−ｍとからなる。同図中、白抜きの矢印はデータバスを示し、太い実線の矢印はアドレスバスを示し、実線の矢印はステータスバスを示す。
本発明になるメモリ制御装置の第１実施例は、少なくとも１つのメモリコントローラ、又は、少なくとも１つのメモリコントローラとシステムコントローラ、又は、少なくとも１つのメモリコントローラとシステムコントローラとクロスバスイッチにより構成される。
メモリコントローラ２２−１〜２２−ｎは、バイトスライスされたデータのバイト単位でのメモリ２１−１〜２１−ｎのアクセスを同期したアクセスサイクルで行うように構成されている。つまり、メモリ２１−１〜２１−ｎのアクセスに同期ずれを起こさないよう、全てのメモリコントローラ２２−１〜２２−ｎが常に同一タイミングで全てのメモリ２１−１〜２１−ｎに対するメモリアクセスを同時に行う。
一方、ＤＲＡＭ／ＳＲＡＭ等のメモリデバイスからなるメモリ２１−１〜２１−ｎにおいては、一定確率でソフトエラーが発生する。そこで、メモリシステム３０に信頼性が要求される場合には、ＥＣＣ等のデータ保護機構によりメモリ２１−１〜２１−ｎ内のデータを訂正する。
例えば、１つのメモリ２１−１で訂正可能なソフトエラーが発生し、メモリコントローラ２２−１でこのソフトエラーを検出した場合、メモリコントローラ２２−１〜２２−ｎは全て同期動作しているため、ソフトエラーを検出したメモリコントローラ２２−１が単独でエラー訂正動作を行うことができず、本実施例ではシステムコントローラ２３からの指示によりエラー訂正動作を行う。このため、メモリ２１−１内で訂正可能なソフトエラーが発生し、システムコントローラ２３がメモリコントローラ２２−１を介してメモリ２１−１内のソフトエラーに対するエラー訂正動作を行う場合、以下のような一連の動作が必要となる。
図８及び図９は、この場合のエラー訂正動作を説明するための図である。図８は、メモリシステム３０の要部を機能的に示すブロック図であり、図９は、第２実施例のエラー訂正動作を説明するためのタイムチャートである。尚、図８中、破線の矢印はコマンドの流れ、太い破線の矢印はアドレスの流れ、実線の矢印はステータスの流れ、太い実線の矢印はデータの流れを示す。又、図８中、括弧内に示す数値はビット数を示す。
図８に示すように、各メモリコントローラ２２−１〜２２−ｎは、図示を省略する制御部に加え、レジスタ２２１〜２２６と、エラー検出部（Checker）２２７と、セレクタ２２８，２３０とエラー訂正部（Correct）２２９とを含む。システムコントローラ２３は、図示を省略する制御部に加え、セレクタ２３１，２３２を含む。
先ず、図８及び図９に示すように、ＭＰＵ２５−１からリードコマンドがアドレスと共にシステムコントローラ２３に入力されると、システムコントローラ２３はセレクタ２３１，２３２を介してリードコマンドをアドレスと共にメモリコントローラ２２−１に入力する。メモリコントローラ２２−１は、レジスタ２２１に一旦保持されたリードコマンドと、レジスタ２２２に一旦保持されたアドレスをセレクタ２３０を介して、夫々メモリ２１−１に入力する。メモリ２１−１からリードされたＥＣＣを含むデータは、メモリコントローラ２２−１に入力される。メモリコントローラ２２−１のエラー検出部２２７におけるＥＣＣを用いたエラー検出の結果、リードデータにエラーがなければ、リードデータはレジスタ２２５に保持されてからそのままエラー訂正部２２９を介してクロスバスイッチ２４を介してＭＰＵ２５−１に入力される。
他方、メモリコントローラ２２−１におけるＥＣＣを用いたエラー検出の結果、リードデータにエラーがあってＥＣＣによる訂正が可能であると、エラーステータス（Error）がレジスタ２２４に保持されてからシステムコントローラ２３を介してＭＰＵ２５−１へ通知されると共に、エラーが検出されたアドレス（Error Address）がメモリコントローラ２２−１内のレジスタ（ＲＥＧ）２２３に保持される。他方、エラー検出部２２７によりＥＣＣにより訂正可能なエラーが検出されたリードデータは、レジスタ２２５で保持されてからエラー訂正部２２９で訂正され、訂正されたリードデータがクロスバスイッチ２４を介してＭＰＵ２５−１に入力される。
システムコントローラ２３は、エラーステータスによるエラー通知を受けると、ＭＰＵ２５−１が介在することなく、エラーが検出されたアドレスに対するエラー訂正コマンド（Scrub Command）と、例えば全て「０」（All
"0"）の予め設定されているダミーリード用のアドレスとを発生してこれらをセレクタ２３１，２３２を介してメモリコントローラ２２−１に入力する。これにより、エラーが検出されたアドレスをレジスタ２２３に保持しているメモリコントローラ２２−１は、セレクタ２３０によりレジスタ２２３に保持されたアドレスと、レジスタ２２１に一旦保持されたエラー訂正コマンドをメモリ２１−１に入力することで、メモリ２１−１からデータをリードする。ここで、リードデータのエラーはＥＣＣにより訂正可能であるため、メモリコントローラ２２−１はエラー訂正コマンドに基づいてリードデータをエラー訂正部２２９により訂正してから上記エラーが検出されたアドレスにリライトする。具体的には、メモリコントローラ２２−１は、エラー訂正部２２９により訂正されたリードデータをセレクタ２２８を介してレジスタ２２６に保持してからメモリ２１−１に入力して、訂正されたリードデータを上記エラーが検出されたアドレスにリライトする。これにより、メモリ２１−１内の訂正可能なソフトエラーが訂正される。
"0"）の予め設定されているダミーリード用のアドレスとを発生してこれらをセレクタ２３１，２３２を介してメモリコントローラ２２−１に入力する。これにより、エラーが検出されたアドレスをレジスタ２２３に保持しているメモリコントローラ２２−１は、セレクタ２３０によりレジスタ２２３に保持されたアドレスと、レジスタ２２１に一旦保持されたエラー訂正コマンドをメモリ２１−１に入力することで、メモリ２１−１からデータをリードする。ここで、リードデータのエラーはＥＣＣにより訂正可能であるため、メモリコントローラ２２−１はエラー訂正コマンドに基づいてリードデータをエラー訂正部２２９により訂正してから上記エラーが検出されたアドレスにリライトする。具体的には、メモリコントローラ２２−１は、エラー訂正部２２９により訂正されたリードデータをセレクタ２２８を介してレジスタ２２６に保持してからメモリ２１−１に入力して、訂正されたリードデータを上記エラーが検出されたアドレスにリライトする。これにより、メモリ２１−１内の訂正可能なソフトエラーが訂正される。
他方、エラーが検出されたアドレスをレジスタ２２３に保持していないメモリコントローラ２２−２〜２２−ｎは、セレクタ２３０によりダミーリード用のアドレスと、レジスタ２２１に一旦保持されたエラー訂正コマンドを対応するメモリ２１−２〜２１−ｎに入力する。これにより、メモリ２１−２〜２１−ｎに対しては、ダミーリード用のアドレスからリードしたデータを誤り検出部２２７、レジスタ２２５、誤り訂正部２２９、セレクタ２２８及びレジスタ２２６を介してそのままライトバックする。メモリシステム３０は、全てのメモリコントローラ２２−１〜２２−ｎが常に同一タイミングで全てのメモリ２１−１〜２１−ｎに対するメモリアクセスを同時に行う構成であるため、メモリコントローラ２２−１を介したメモリ２１−１に対するソフトエラーの訂正動作と同様のソフトエラーの訂正動作が、メモリ２１−２〜２１−ｎにおけるソフトエラーの有無にかかわらず他のメモリコントローラ２２−２〜２２−ｎを介してメモリ２１−２〜２１−ｎのダミーリード用のアドレスに対しても同時に行われる。
尚、エラーステータスによるエラー通知に応答して、システムコントローラ２３からエラーアドレスを保持していないメモリコントローラ２２−２〜２２−ｎを制御して、対応するメモリ２１−２〜２１−ｎの予め設定されているアドレスからデータをリードして、その後ライトバックにかかる時間だけ待ち合わせて実際にはライトバックを行わないようにしても良い。
通常のデータライトの場合、ＭＰＵ２５−１はライトデータをクロスバスイッチ４を介してメモリコントローラ２２−１のセレクタ２２８に入力する。
本実施例によれば、システムコントローラ２３の構成を比較的簡単にすると共に、システムコントローラ２３への負荷を軽減し、且つ、システムコントローラ２３とクロスバスイッチ２４とが別体であるメモリシステム３０への適用が可能である。
更に、本実施例によれば、ソフトエラーを訂正する場合、ＭＰＵ２５−１からエラーが検出されたアドレスのリードと同一アドレスへのリライトをソフトウェアで実現する必要がなく、システムコントローラ２３からのトリガに応答して誤りが検出されたアドレスを保持するメモリコントローラ２２−１によりソフトエラーが訂正されるため、ソフトウェアの実行に支障がない訂正可能なソフトエラーが発生した場合であればソフトウェアの実行を一旦中断することなく、上記の如きソフトエラーの訂正を行うことが可能である。つまり、ソフトエラーの訂正にソフトウェアが介在することなく、メモリコントローラ間の同期ずれを起こさないようにすることもできるので、ソフトウェアのオーバーヘッドを増大したりメモリのスループットを低下させることなくメモリ内のソフトエラーを訂正することが可能となる。
図１０は、第２実施例のメモリコントローラ２２−１のリード動作を説明するフローチャートである。同図中、ステップＳ１は、システムコントローラ２３を介してＭＰＵ２５−１からのリードコマンドを受信する。ステップＳ２は、メモリ２１−１にリードコマンドを発行する。ステップＳ３は、メモリ２１−１からリードデータを受信し、エラー検出部２２７によりリードデータのエラー検出（チェック）を行う。ステップＳ４は、リードデータ中に訂正可能なエラーが検出されたか否かを判定する。ステップＳ４の判定結果がＮＯであると、ステップＳ５は、リードデータをクロスバスイッチ２４を介してＭＰＵ２５−１に返送し、処理は終了する。
他方、ステップＳ４の判定結果がＹＥＳであると、ステップＳ６と、ステップＳ７，Ｓ８とが並行して実行される。ステップＳ６は、エラーをエラー訂正部２２９により訂正したリードデータをクロスバスイッチ２４を介してＭＰＵ２５−１に返送する。ステップＳ７は、メモリコントローラ２２−１内のレジスタ２２３にエラーが検出されたアドレス（エラーアドレス）を保持（記録）し、ステップＳ８は、システムコントローラ２３にエラーステータスによりエラーの発生を通知する（エラー通知）。この時点では、メモリ２１−１内のエラーが発生したアドレスのデータは、まだ訂正されてリライトされることはない。ステップＳ６及びステップＳ７，Ｓ８の後、処理は終了する。
尚、上記第１実施例の場合には、ステップＳ７においてエラーアドレスをメモリコントローラ内のレジスタ２２３ではなく、システムコントローラ１２３内のレジスタ３３３に保持（記録）する点が異なるだけであり、基本的には第２実施例の場合と同様のリード動作となる。
図１１は、第２実施例のメモリコントローラ２２−１〜２２−ｎのエラー訂正動作を説明するフローチャートである。同図中、ステップＳ１１は、システムコントローラ２３からのエラー訂正コマンドを受信する。上記の如く、システムコントローラ２３は、メモリコントローラ２２−１からのエラーステータスによるエラー通知に応答して、エラー訂正コマンドをダミーリード用のアドレスと共に発生する。ステップＳ１２は、後続のメモリアクセスを抑止する。これにより、エラー訂正動作が行われている間は、ＭＰＵ２５−１等からによるメモリアクセスが抑止される。
ステップＳ１３は、レジスタ２２３の内容をチェックし、ステップＳ１４は、各メモリコントローラ２２−１〜２２−ｎ内にエラーアドレスが保持されているか否かを判定する。メモリコントローラ２２−１のようにエラーアドレスを保持しておりステップＳ１４の判定結果がＹＥＳの場合、ステップＳ１５は、対応するメモリ２１−１にリードコマンドを発行してエラーアドレスからデータをリードする。ステップＳ１６は、エラーアドレスからのリードデータをエラー訂正部２２９で訂正する。又、ステップＳ１７は、対応するメモリ２１−１にライトコマンドを発行してエラーアドレスに訂正したリードデータをリライトし、ステップＳ１８は、後続のメモリアクセスの抑止を解除して再開可能とし、処理は終了する。
他方、メモリコントローラ２２−２〜２２−ｎのようにエラーアドレスを保持しておらずステップＳ１４の判定結果がＮＯであると、ステップＳ２１は、対応するメモリ２１−２〜２１−ｎにリードコマンドを発行してダミーリード用のアドレスからデータをリードする。ステップＳ２２は、対応するメモリ２１−２〜２１−ｎにライトコマンドを発行してダミーリード用のアドレスにリードデータをそのままライトバックし、ステップＳ１８は、後続のメモリアクセスの抑止を解除して再開可能とし、処理は終了する。これにより、メモリコントローラ２２−１〜２２−ｎ間の同期ずれを起こさずにメモリ２１−１〜２１−ｎ内のソフトエラーを訂正することができる。
尚、メモリコントローラ２２−１からシステムコントローラ２３へのステータスバスを、上記エラー通知以外に、メモリコントローラ２２−１からシステムコントローラ２３へのステータス通知で使用する場合には、メモリコントローラ２２−１からエラー通知を発行する優先度を他のステータス通知より低くすることで、ステータスバスを共用した場合にも同期ずれを起こさないようにすれば良い。
次に、第１の変形例について説明する。上記第２実施例では、メモリコントローラ２２−１からのエラー通知を受けたシステムコントローラ２３からのトリガに応答してメモリコントローラ２２−１によるエラー訂正動作が開始されるが、本変形例では、定期的にエラー訂正動作を行う。
本変形例では、各メモリコントローラ２２−１〜２２−ｎ内に、互いに同期して動作する時計等のカウンタ手段を設け、予め設定されたタイミングでエラー訂正動作を開始する。この場合、例えばメモリコントローラ２２−１でメモリ２１−１内のソフトエラーを検出しても、システムコントローラ２３にはエラー通知を行わず、エラー訂正動作の開始時刻までメモリコントローラ２２−１内でエラーアドレスを保持しておき、エラー訂正動作の開始時刻になったら上記の如きエラー訂正動作を行う。これにより、システムコントローラ２３内には、エラー訂正処理のための回路を設ける必要がなくなり、メモリシステム３０の構成が更に簡単になる。
次に、第２の変形例について説明する。上記第１実施例では、メモリコントローラ２２−１からのエラー通知を受けたシステムコントローラ２３からのトリガに応答してメモリコントローラ２２−１によるエラー訂正動作が開始されるが、本変形例では、メモリコントローラ２２−１のアイドル（Idle）状態が一定時間続くとエラー訂正動作を行う。
本変形例では、各メモリコントローラ２２−１〜２２−ｎにビジー（Busy）状態を判定する回路を設け、一定時間ＩＤＬＥ状態が続いたらエラー訂正処理を開始する。これにより、システムコントローラ２３内には、エラー訂正処理のための回路を設ける必要がなくなり、メモリシステム３０の構成が更に簡単になる。
本発明は、メモリコントローラ間の同期ずれを起こさずにメモリ内のソフトエラーを訂正する必要のある構成を有するメモリシステムに好適である。
尚、本発明は、以下に付記する発明をも包含するものである。
（付記１） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるソフトエラー訂正方法であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持すると共に、該対応するメモリコントローラから該システムコントローラに対してエラー通知を行い、
該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とする、ソフトエラー訂正方法。
（付記２） 該エラーが検出された該エラーアドレスを該対応するメモリコントローラ内に保持する代わりに、該エラーアドレスを一旦該システムコントローラに送信して、該システムコントローラからエラー訂正コマンドと該エラーアドレスを一斉に各メモリコントローラに入力することを特徴とする、付記１記載のソフトエラー訂正方法。
（付記３） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているアドレスからデータをリードして、その後のライトバックにかかる時間だけ待ち合わせを行うことを特徴とする、付記１又は２記載のソフトエラー訂正方法。
（付記４） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているダミーリード用のアドレスからデータをリードしてそのままライトバックすることを特徴とする、付記１記載のソフトエラー訂正方法。
（付記５） 該エラー通知に応答して、該システムコントローラからエラー訂正コマンドとダミーリード用のアドレスを各メモリコントローラに入力することを特徴とする、付記１又は４記載のソフトエラー訂正方法。
（付記６） 該エラー通知を、該メモリコントローラから該システムコントローラへのステータスを送信するためのバスを用いて行うことを特徴とする、付記１、４、５のいずれか１項記載のソフトエラー訂正方法。
（付記７） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるソフトエラー訂正方法であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーの発生と該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持し、
該エラーの発生に応答して、定期的に或いはアイドル状態が一定時間続くと、ＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラにより対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とする、ソフトエラー訂正方法。
（付記８） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるメモリ制御装置であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持すると共に、該対応するメモリコントローラから該システムコントローラに対してエラー通知を行う手段と、
該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトする手段とを備えたことを特徴とする、メモリ制御装置。
（付記９） 該エラーが検出された該エラーアドレスを該対応するメモリコントローラ内に保持する代わりに、該エラーアドレスを一旦該システムコントローラに送信して、該システムコントローラからエラー訂正コマンドと該エラーアドレスを一斉に各メモリコントローラに入力することを特徴とする、付記８記載のメモリ制御装置。
（付記１０） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているアドレスからデータをリードして、その後のライトバックにかかる時間だけ待ち合わせを行うことを特徴とする、付記８又は９記載のメモリ制御装置。
（付記１１） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているダミーリード用のアドレスからデータをリードしてそのままライトバックする手段を備えたことを特徴とする、付記８記載のメモリ制御装置。
（付記１２） 該エラー通知に応答して、該システムコントローラからエラー訂正コマンドとダミーリード用のアドレスを各メモリコントローラに入力する手段を備えたことを特徴とする、付記８又は１１記載のメモリ制御装置。
（付記１３） 該エラー通知を、該メモリコントローラから該システムコントローラへのステータスを送信するためのバスを用いて行うことを特徴とする、付記８、１１、１２のいずれか１項記載のメモリ制御装置。
（付記１４） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるメモリ制御装置であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーの発生と該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持する手段と、
該エラーの発生に応答して、定期的に或いはアイドル状態が一定時間続くと、ＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラにより対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトする手段とを備えたことを特徴とする、メモリ制御装置。
（付記１５） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムであって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持すると共に、該対応するメモリコントローラから該システムコントローラに対してエラー通知を行い、
該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とする、メモリシステム。
（付記１６） 該エラーが検出された該エラーアドレスを該対応するメモリコントローラ内に保持する代わりに、該エラーアドレスを一旦該システムコントローラに送信して、該システムコントローラからエラー訂正コマンドと該エラーアドレスを一斉に各メモリコントローラに入力することを特徴とする、付記１５記載のメモリシステム。
（付記１７） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているアドレスからデータをリードして、その後のライトバックにかかる時間だけ待ち合わせを行うことを特徴とする、付記１５又は１６記載のメモリシステム。
（付記１８） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリのダミーリード用のアドレスからデータをリードしてそのままライトバックすることを特徴とする、付記１５記載のメモリシステム。
（付記１９） 該エラー通知に応答して、該システムコントローラからエラー訂正コマンドとダミーリード用のアドレスを各メモリコントローラに入力することを特徴とする、付記１５又は１８記載のメモリシステム。
（付記２０） 該エラー通知を、該メモリコントローラから該システムコントローラへのステータスを送信するためのバスを用いて行うことを特徴とする、付記１５、１８、１９のいずれか１項記載のメモリシステム。
（付記２１） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムであって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーの発生と該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持する手段と、
該エラーの発生に応答して、定期的に或いはアイドル状態が一定時間続くと、ＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラにより対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトする手段とを備えたことを特徴とする、メモリシステム。
（付記２２） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとメモリコントローラとＭＰＵの間でデータのスイッチングを行うクロスバスイッチとで構成されるメモリシステムにおけるソフトエラー訂正方法であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該対応するメモリコントローラから該システムコントローラに対してエラー通知と共に該エラーが検出されたエラーアドレスを送信し、
該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該メモリコントローラに該エラーが検出されたエラーアドレスを送信し、該メモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とする、ソフトエラー訂正方法。
（付記１） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるソフトエラー訂正方法であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持すると共に、該対応するメモリコントローラから該システムコントローラに対してエラー通知を行い、
該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とする、ソフトエラー訂正方法。
（付記２） 該エラーが検出された該エラーアドレスを該対応するメモリコントローラ内に保持する代わりに、該エラーアドレスを一旦該システムコントローラに送信して、該システムコントローラからエラー訂正コマンドと該エラーアドレスを一斉に各メモリコントローラに入力することを特徴とする、付記１記載のソフトエラー訂正方法。
（付記３） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているアドレスからデータをリードして、その後のライトバックにかかる時間だけ待ち合わせを行うことを特徴とする、付記１又は２記載のソフトエラー訂正方法。
（付記４） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているダミーリード用のアドレスからデータをリードしてそのままライトバックすることを特徴とする、付記１記載のソフトエラー訂正方法。
（付記５） 該エラー通知に応答して、該システムコントローラからエラー訂正コマンドとダミーリード用のアドレスを各メモリコントローラに入力することを特徴とする、付記１又は４記載のソフトエラー訂正方法。
（付記６） 該エラー通知を、該メモリコントローラから該システムコントローラへのステータスを送信するためのバスを用いて行うことを特徴とする、付記１、４、５のいずれか１項記載のソフトエラー訂正方法。
（付記７） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるソフトエラー訂正方法であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーの発生と該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持し、
該エラーの発生に応答して、定期的に或いはアイドル状態が一定時間続くと、ＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラにより対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とする、ソフトエラー訂正方法。
（付記８） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるメモリ制御装置であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持すると共に、該対応するメモリコントローラから該システムコントローラに対してエラー通知を行う手段と、
該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトする手段とを備えたことを特徴とする、メモリ制御装置。
（付記９） 該エラーが検出された該エラーアドレスを該対応するメモリコントローラ内に保持する代わりに、該エラーアドレスを一旦該システムコントローラに送信して、該システムコントローラからエラー訂正コマンドと該エラーアドレスを一斉に各メモリコントローラに入力することを特徴とする、付記８記載のメモリ制御装置。
（付記１０） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているアドレスからデータをリードして、その後のライトバックにかかる時間だけ待ち合わせを行うことを特徴とする、付記８又は９記載のメモリ制御装置。
（付記１１） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているダミーリード用のアドレスからデータをリードしてそのままライトバックする手段を備えたことを特徴とする、付記８記載のメモリ制御装置。
（付記１２） 該エラー通知に応答して、該システムコントローラからエラー訂正コマンドとダミーリード用のアドレスを各メモリコントローラに入力する手段を備えたことを特徴とする、付記８又は１１記載のメモリ制御装置。
（付記１３） 該エラー通知を、該メモリコントローラから該システムコントローラへのステータスを送信するためのバスを用いて行うことを特徴とする、付記８、１１、１２のいずれか１項記載のメモリ制御装置。
（付記１４） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムにおけるメモリ制御装置であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーの発生と該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持する手段と、
該エラーの発生に応答して、定期的に或いはアイドル状態が一定時間続くと、ＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラにより対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトする手段とを備えたことを特徴とする、メモリ制御装置。
（付記１５） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムであって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持すると共に、該対応するメモリコントローラから該システムコントローラに対してエラー通知を行い、
該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とする、メモリシステム。
（付記１６） 該エラーが検出された該エラーアドレスを該対応するメモリコントローラ内に保持する代わりに、該エラーアドレスを一旦該システムコントローラに送信して、該システムコントローラからエラー訂正コマンドと該エラーアドレスを一斉に各メモリコントローラに入力することを特徴とする、付記１５記載のメモリシステム。
（付記１７） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリの予め設定されているアドレスからデータをリードして、その後のライトバックにかかる時間だけ待ち合わせを行うことを特徴とする、付記１５又は１６記載のメモリシステム。
（付記１８） 該エラー通知に応答して、該システムコントローラから該エラーアドレスを保持していないメモリコントローラを制御し、対応するメモリのダミーリード用のアドレスからデータをリードしてそのままライトバックすることを特徴とする、付記１５記載のメモリシステム。
（付記１９） 該エラー通知に応答して、該システムコントローラからエラー訂正コマンドとダミーリード用のアドレスを各メモリコントローラに入力することを特徴とする、付記１５又は１８記載のメモリシステム。
（付記２０） 該エラー通知を、該メモリコントローラから該システムコントローラへのステータスを送信するためのバスを用いて行うことを特徴とする、付記１５、１８、１９のいずれか１項記載のメモリシステム。
（付記２１） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとで構成されるメモリシステムであって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該エラーの発生と該エラーが検出されたエラーアドレスを対応するメモリコントローラ内に保持する手段と、
該エラーの発生に応答して、定期的に或いはアイドル状態が一定時間続くと、ＭＰＵの介在なしに該エラーアドレスを保持するメモリコントローラにより対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトする手段とを備えたことを特徴とする、メモリシステム。
（付記２２） バイトスライスされたデータが格納されるｎ個のメモリに対しサイクル同期してアクセスを行うｎ個のメモリコントローラと、ｍ個のＭＰＵのうちの任意の１個のＭＰＵからのメモリアクセスを受信し該ｎ個のメモリコントローラにメモリアドレスを発行するシステムコントローラとメモリコントローラとＭＰＵの間でデータのスイッチングを行うクロスバスイッチとで構成されるメモリシステムにおけるソフトエラー訂正方法であって、ｍ，ｎは２以上の整数であり、
メモリからのリードデータに訂正可能なエラーを検出すると、該対応するメモリコントローラから該システムコントローラに対してエラー通知と共に該エラーが検出されたエラーアドレスを送信し、
該エラー通知に応答して、該システムコントローラからＭＰＵの介在なしに該メモリコントローラに該エラーが検出されたエラーアドレスを送信し、該メモリコントローラを制御し、対応するメモリの該エラーアドレスからデータをリードしてエラーを訂正してからリライトすることを特徴とする、ソフトエラー訂正方法。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、種々の変形及び改良が可能であることは、言うまでもない。
２１−１〜２１−ｎ，１０１−１〜１０１−ｎ メモリ
２２−１〜２２−ｎ，１０２−１〜１０２−ｎ メモリコントローラ
２３，１０３ システムコントローラ
２４，１０４ クロスバスイッチ
２５−１〜２５−ｍ，１０５−１〜１０５−ｍ ＭＰＵ
３０，１３０ メモリシステム
２２１〜２２６，３２１〜３２６，３３３ レジスタ
２２７，３２７ エラー検出部
２２９，３２９ エラー訂正部
２２８，２３０〜２３２，３２８，３３１，３３２ セレクタ
２２−１〜２２−ｎ，１０２−１〜１０２−ｎ メモリコントローラ
２３，１０３ システムコントローラ
２４，１０４ クロスバスイッチ
２５−１〜２５−ｍ，１０５−１〜１０５−ｍ ＭＰＵ
３０，１３０ メモリシステム
２２１〜２２６，３２１〜３２６，３３３ レジスタ
２２７，３２７ エラー検出部
２２９，３２９ エラー訂正部
２２８，２３０〜２３２，３２８，３３１，３３２ セレクタ
Claims (3)
- バイトスライスされたデータが格納される複数のメモリのいずれかに対し、互いにサイクル同期してアクセスを行う複数のメモリコントローラと、ＭＰＵからのメモリアクセスを受信して、前記複数のメモリコントローラの各々にリード要求を発行するシステムコントローラとを有するメモリシステムにおけるソフトエラー訂正方法であって、
前記メモリコントローラのいずれかが、メモリからのリードデータに訂正可能なエラーを検出した場合、該エラーが検出されたエラーアドレスを保持すると共に、前記システムコントローラに対してエラー訂正通知を行い、
前記メモリコントローラからのエラー通知に応答して、前記システムコントローラから各メモリコントローラに対してエラー訂正要求とダミーリード用アドレスとを送信し、
前記エラーアドレスを保持するメモリコントローラは、前記エラー訂正要求を受信した場合に前記エラーアドレスからデータをリードしてソフトエラー訂正動作を行い、
前記エラーアドレスを保持していないメモリコントローラは、受信したダミーリード用アドレスからデータをリードして当該データをライトバックすることを特徴とする、ソフトエラー訂正方法。 - バイトスライスされたデータが格納される複数のメモリと、前記メモリのいずれかに対応し、対応するメモリに対しサイクル同期してアクセスを行う複数のメモリコントローラと、受信したメモリアクセス要求に基づいて、前記複数のメモリコントローラにリード要求を発行するシステムコントローラとを有するメモリシステムにおけるメモリコントローラにおいて、
メモリからのリードデータに訂正可能なエラーを検出した場合に該エラーが検出されたエラーアドレスを保持する手段と、
前記システムコントローラに対してエラー通知を行う手段と、
前記システムコントローラからのエラー訂正要求とダミーリード用アドレスとを受信する手段と、
自身が前記エラーアドレスを保持している場合には、前記エラー訂正要求を受信したときに、前記エラーアドレスからデータをリードしてソフトエラー訂正を行うと共に、自身がエラーアドレスを保持していない場合には、受信した前記ダミーリード用アドレスからデータをリードして当該データをライトバックする手段と、
を備えたことを特徴とする、メモリコントローラ。 - バイトスライスされたデータが格納される複数のメモリと、
前記メモリのいずれかに対応し、対応するメモリに対しサイクル同期してアクセスを行う複数のメモリコントローラと、
受信したメモリアクセス要求に基づいて、前記複数のメモリコントローラの各々にリード要求を発行するシステムコントローラとを有し、
前記メモリコントローラは、
メモリからのリードデータに訂正可能なエラーを検出した場合に該エラーが検出されたエラーアドレスを保持する手段と、
前記システムコントローラに対してエラー通知を行う手段と、
前記システムコントローラからのエラー訂正要求とダミーリード用アドレスとを受信する手段と、
自身が前記エラーアドレスを保持している場合には、前記エラー訂正要求を受信したときに、前記エラーアドレスからデータをリードしてソフトエラー訂正を行うと共に、自身がエラーアドレスを保持していない場合には、受信した前記ダミーリード用アドレスからデータをリードして当該データをライトバックする手段とを備え、
前記システムコントローラは、
いずれかのメモリコントローラからエラー通知を受けた場合、エラー訂正要求とダミーリード用アドレスとを各メモリコントローラに送信する手段を備えたことを特徴とする、メモリシステム。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005078010A JP4734003B2 (ja) | 2005-03-17 | 2005-03-17 | ソフトエラー訂正方法、メモリ制御装置及びメモリシステム |
| DE602005024104T DE602005024104D1 (de) | 2005-03-17 | 2005-08-04 | Techniken zur Korrektur von Software-Fehlern |
| EP05254873A EP1703398B1 (en) | 2005-03-17 | 2005-08-04 | Techniques for soft error correction |
| US11/197,261 US7631244B2 (en) | 2005-03-17 | 2005-08-05 | Soft error correction method, memory control apparatus and memory system |
| KR1020050076013A KR100725469B1 (ko) | 2005-03-17 | 2005-08-19 | 소프트 에러 정정 방법, 메모리 제어 장치 및 메모리시스템 |
| CNB2005100933550A CN100442241C (zh) | 2005-03-17 | 2005-08-26 | 软错误纠正方法、存储控制设备及存储系统 |
| US12/573,491 US8365031B2 (en) | 2005-03-17 | 2009-10-05 | Soft error correction method, memory control apparatus and memory system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005078010A JP4734003B2 (ja) | 2005-03-17 | 2005-03-17 | ソフトエラー訂正方法、メモリ制御装置及びメモリシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006260289A JP2006260289A (ja) | 2006-09-28 |
| JP4734003B2 true JP4734003B2 (ja) | 2011-07-27 |
Family
ID=36638018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005078010A Expired - Fee Related JP4734003B2 (ja) | 2005-03-17 | 2005-03-17 | ソフトエラー訂正方法、メモリ制御装置及びメモリシステム |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7631244B2 (ja) |
| EP (1) | EP1703398B1 (ja) |
| JP (1) | JP4734003B2 (ja) |
| KR (1) | KR100725469B1 (ja) |
| CN (1) | CN100442241C (ja) |
| DE (1) | DE602005024104D1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7769942B2 (en) * | 2006-07-27 | 2010-08-03 | Rambus, Inc. | Cross-threaded memory system |
| EP2095234B1 (en) * | 2006-11-21 | 2014-04-09 | Freescale Semiconductor, Inc. | Memory system with ecc-unit and further processing arrangement |
| JP5051514B2 (ja) * | 2007-02-23 | 2012-10-17 | 日本電気株式会社 | メモリエラーパターン記録システム、メモリエラーパターン記録方法 |
| KR100890546B1 (ko) * | 2007-04-30 | 2009-03-27 | 슈어소프트테크주식회사 | 메모리 오류 검출 방법 |
| US20090158122A1 (en) * | 2007-12-12 | 2009-06-18 | Intel Corporation | Forward error correction of an error acknowledgement command protocol |
| US8621159B2 (en) | 2009-02-11 | 2013-12-31 | Rambus Inc. | Shared access memory scheme |
| JP2010231619A (ja) * | 2009-03-27 | 2010-10-14 | Renesas Electronics Corp | 情報処理装置 |
| US20120185741A1 (en) * | 2011-01-14 | 2012-07-19 | Sergey Sergeevich Grekhov | Apparatus and method for detecting a memory access error |
| US8826097B2 (en) * | 2011-03-30 | 2014-09-02 | Arm Limited | Memory scrubbing |
| US20140281678A1 (en) * | 2013-03-14 | 2014-09-18 | Kabushiki Kaisha Toshiba | Memory controller and memory system |
| US9043638B1 (en) * | 2014-11-14 | 2015-05-26 | Quanta Computer Inc. | Method for enhancing memory fault tolerance |
| US10001947B1 (en) * | 2015-05-08 | 2018-06-19 | American Megatrends, Inc. | Systems, methods and devices for performing efficient patrol read operations in a storage system |
| WO2017048261A1 (en) | 2015-09-17 | 2017-03-23 | Hewlett Packard Enterprise Development Lp | Memory store error check |
| WO2017078679A1 (en) * | 2015-11-03 | 2017-05-11 | Hewlett Packard Enterprise Development Lp | Recovery from data corruption in a storage array |
| KR102469099B1 (ko) * | 2016-03-24 | 2022-11-24 | 에스케이하이닉스 주식회사 | 반도체 시스템 |
| CN110535861B (zh) * | 2019-08-30 | 2022-01-25 | 杭州迪普信息技术有限公司 | 一种识别syn攻击行为中统计syn包数量的方法及装置 |
| CN117806855A (zh) * | 2022-09-26 | 2024-04-02 | 华为技术有限公司 | 内存错误处理方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003030057A (ja) * | 2001-07-11 | 2003-01-31 | Nec Commun Syst Ltd | 二重化装置 |
| JP2004171106A (ja) * | 2002-11-18 | 2004-06-17 | Hitachi Ltd | データ記憶制御方法および装置 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781812A (en) * | 1971-06-28 | 1973-12-25 | Burroughs Corp | Addressing system responsive to a transfer vector for accessing a memory |
| US4174537A (en) * | 1977-04-04 | 1979-11-13 | Burroughs Corporation | Time-shared, multi-phase memory accessing system having automatically updatable error logging means |
| US4371949A (en) * | 1977-05-31 | 1983-02-01 | Burroughs Corporation | Time-shared, multi-phase memory accessing system having automatically updatable error logging means |
| US4234918A (en) * | 1977-05-31 | 1980-11-18 | Burroughs Corporation | Time-shared, multi-phase memory system with error checking and data correcting |
| US4255808A (en) * | 1979-04-19 | 1981-03-10 | Sperry Corporation | Hard or soft cell failure differentiator |
| JPS6051749B2 (ja) * | 1979-08-31 | 1985-11-15 | 富士通株式会社 | エラ−訂正方式 |
| JPS6042506B2 (ja) * | 1980-10-03 | 1985-09-24 | 日本電気株式会社 | 記憶内容のエラ−訂正方式 |
| JPS58175197A (ja) * | 1982-04-06 | 1983-10-14 | Nec Corp | 主記憶装置 |
| JPS59217298A (ja) | 1983-05-24 | 1984-12-07 | Nippon Telegr & Teleph Corp <Ntt> | メモリエラ−救済方式 |
| US4955024A (en) * | 1987-09-14 | 1990-09-04 | Visual Information Technologies, Inc. | High speed image processing computer with error correction and logging |
| US4920539A (en) * | 1988-06-20 | 1990-04-24 | Prime Computer, Inc. | Memory error correction system |
| US5263032A (en) * | 1991-06-27 | 1993-11-16 | Digital Equipment Corporation | Computer system operation with corrected read data function |
| US5331646A (en) * | 1992-05-08 | 1994-07-19 | Compaq Computer Corporation | Error correcting code technique for improving reliablility of a disk array |
| US5412661A (en) * | 1992-10-06 | 1995-05-02 | International Business Machines Corporation | Two-dimensional disk array |
| US5528755A (en) * | 1992-12-22 | 1996-06-18 | International Business Machines Corporation | Invalid data detection, recording and nullification |
| GB2289779B (en) * | 1994-05-24 | 1999-04-28 | Intel Corp | Method and apparatus for automatically scrubbing ECC errors in memory via hardware |
| JPH10143448A (ja) * | 1996-11-14 | 1998-05-29 | Ricoh Co Ltd | メモリシステム |
| JPH10198608A (ja) * | 1997-01-08 | 1998-07-31 | Mitsubishi Electric Corp | メモリカード |
| US5951691A (en) * | 1997-05-16 | 1999-09-14 | International Business Machines Corporation | Method and system for detection and reconstruction of corrupted data in a data storage subsystem |
| US6112277A (en) * | 1997-09-25 | 2000-08-29 | International Business Machines Corporation | Method and means for reducing device contention by random accessing and partial track staging of records according to a first DASD format but device mapped according to a second DASD format |
| US6038676A (en) * | 1997-09-25 | 2000-03-14 | International Business Machines Corporation | Method and circuit for data integrity verification during DASD data transfer |
| JP2000010871A (ja) | 1998-06-25 | 2000-01-14 | Nec Kofu Ltd | メモリパトロールの方法と方式 |
| US6349390B1 (en) * | 1999-01-04 | 2002-02-19 | International Business Machines Corporation | On-board scrubbing of soft errors memory module |
| US6832340B2 (en) * | 2000-01-26 | 2004-12-14 | Hewlett-Packard Development Company, L.P. | Real-time hardware memory scrubbing |
| US6715116B2 (en) * | 2000-01-26 | 2004-03-30 | Hewlett-Packard Company, L.P. | Memory data verify operation |
| US7007210B2 (en) * | 2002-01-30 | 2006-02-28 | International Business Machines Corporation | Method and system for handling multiple bit errors to enhance system reliability |
| US7020802B2 (en) * | 2002-10-17 | 2006-03-28 | Sun Microsystems, Inc. | Method and apparatus for monitoring and recording computer system performance parameters |
| US7480774B2 (en) | 2003-04-01 | 2009-01-20 | International Business Machines Corporation | Method for performing a command cancel function in a DRAM |
| US6853602B2 (en) * | 2003-05-09 | 2005-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hiding error detecting/correcting latency in dynamic random access memory (DRAM) |
| US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
| US6965537B1 (en) * | 2004-08-31 | 2005-11-15 | Micron Technology, Inc. | Memory system and method using ECC to achieve low power refresh |
-
2005
- 2005-03-17 JP JP2005078010A patent/JP4734003B2/ja not_active Expired - Fee Related
- 2005-08-04 EP EP05254873A patent/EP1703398B1/en not_active Expired - Fee Related
- 2005-08-04 DE DE602005024104T patent/DE602005024104D1/de active Active
- 2005-08-05 US US11/197,261 patent/US7631244B2/en not_active Expired - Fee Related
- 2005-08-19 KR KR1020050076013A patent/KR100725469B1/ko not_active IP Right Cessation
- 2005-08-26 CN CNB2005100933550A patent/CN100442241C/zh not_active Expired - Fee Related
-
2009
- 2009-10-05 US US12/573,491 patent/US8365031B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003030057A (ja) * | 2001-07-11 | 2003-01-31 | Nec Commun Syst Ltd | 二重化装置 |
| JP2004171106A (ja) * | 2002-11-18 | 2004-06-17 | Hitachi Ltd | データ記憶制御方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006260289A (ja) | 2006-09-28 |
| US7631244B2 (en) | 2009-12-08 |
| CN100442241C (zh) | 2008-12-10 |
| EP1703398A8 (en) | 2010-09-15 |
| US20100023827A1 (en) | 2010-01-28 |
| KR20060101172A (ko) | 2006-09-22 |
| DE602005024104D1 (de) | 2010-11-25 |
| KR100725469B1 (ko) | 2007-06-08 |
| US20060236208A1 (en) | 2006-10-19 |
| EP1703398A2 (en) | 2006-09-20 |
| US8365031B2 (en) | 2013-01-29 |
| EP1703398B1 (en) | 2010-10-13 |
| EP1703398A3 (en) | 2009-07-08 |
| CN1834928A (zh) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4734003B2 (ja) | ソフトエラー訂正方法、メモリ制御装置及びメモリシステム | |
| US7328365B2 (en) | System and method for providing error check and correction in memory systems | |
| US5701313A (en) | Method and apparatus for removing soft errors from a memory | |
| JP2018005902A (ja) | メモリ装置へのアクセスを制御するための装置及びそのような装置内においてメンテナンス作業を行う方法 | |
| US8176388B1 (en) | System and method for soft error scrubbing | |
| JPWO2007099584A1 (ja) | エラー検出装置 | |
| JPWO2004046926A1 (ja) | イベント通知方法、デバイス及びプロセッサシステム | |
| JP4621292B2 (ja) | キャッシュ制御装置およびキャッシュ制御方法 | |
| JP5213061B2 (ja) | ミラーリング制御装置、ミラーリング制御回路、ミラーリング制御方法およびそのプログラム | |
| JP7379932B2 (ja) | 制御装置、ユーザプログラムの実行制御方法、およびシステムプログラム | |
| JP5748214B2 (ja) | 二重化情報処理システム | |
| JP2008102686A (ja) | フィールド制御装置 | |
| JP4292477B2 (ja) | 二重化プロセッサ装置 | |
| JP7202990B2 (ja) | Ｄｒａｍ診断方法 | |
| JP4747062B2 (ja) | デバイスの移行方式、デバイスの移行方法、移行制御装置、及びプログラム | |
| JP5888419B2 (ja) | データ処理装置、プロセッサ、及び動作履歴記録方法 | |
| JP5076348B2 (ja) | 共有メモリのアクセス方式 | |
| JP3068491B2 (ja) | キャッシュ索引障害処理方式 | |
| JP3741077B2 (ja) | データ転送装置 | |
| JP2012174049A (ja) | 記憶装置 | |
| JPH04162161A (ja) | 記憶制御装置 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JP2009276983A (ja) | 多重化計算機システム、及びその処理方法 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH10247157A (ja) | トランザクション処理システムおよびそのリカバリ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4734003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |