JPH10198608A - メモリカード - Google Patents

Abstract

(57)【要約】 【課題】 データの互換性を損なわず、誤り訂正符号を
用いてデータの信頼性を向上させることができる、画像
データを格納するためのメモリカードを得る。 【解決手段】 データを格納する第１メモリ部と、誤り
訂正符号を生成すると共に誤り訂正処理を行うＥＣＣ制
御部と、誤り訂正符号を格納する第２メモリ部と、第１
及び第２メモリ部の各アドレスとを対応付けするアドレ
ス変換部と、第１メモリ部、ＥＣＣ制御部、第２メモリ
部及びアドレス変換部を制御する制御部とを備え、制御
部は、特定のデータに対してＥＣＣ制御部で誤り訂正符
号を生成させ、生成させた誤り訂正符号を第２メモリ部
に格納すると共に、特定のデータを格納した第１メモリ
部のアドレスと、該アドレスに対する誤り訂正符号を格
納した第２メモリ部のアドレスとの対応付けをアドレス
変換部に対して行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリカードに関
し、特にデータフォーマットが標準化された画像データ
等のようなデータに対して、データの互換性を維持しな
がらデータの信頼性を向上させるメモリカードに関する
ものである。

【０００２】

【従来の技術】ディジタルカメラやインターネットによ
り配信されている画像データは、データフォーマットが
標準化されており、パソコン等の情報処理機器で取り扱
われている。このような画像データは、大容量のピクセ
ルデータと、色情報、画面サイズ及び圧縮方法の指定な
どの小容量の管理データとによって構成されている。こ
の内、大容量のピクセルデータは、数ビットといった小
さなデータエラーが発生した場合においても、画像のわ
ずかなピクセルが異常になるだけで、画像全体から見れ
ば無視できるため問題となることはない。一方、管理デ
ータは、１ビットでもエラーが生じると画像全体に影響
を及ぼし、場合によっては画像を再現できなくなるとい
う可能性がある。

【０００３】

【発明が解決しようとする課題】このようなことから、
上記のような画像データをメモリカードに記憶させる場
合、データの信頼性向上を図るために、上記管理データ
についてのみデータの誤り訂正処理を行うようにすれば
効果的である。しかし、上記画像データは、すでにデー
タフォーマットが確定しているため、誤り訂正符号を追
加することはデータの互換性を損なうという問題があっ
た。そこで、画像データとは別のメモリ空間に誤り訂正
符号を格納する必要があるが、画像データはデータサイ
ズが固定されたものではないので、誤り訂正符号格納用
のメモリと画像データ格納用の主メモリとの対応は固定
することができないという問題があった。

【０００４】そこで、本発明は、データの互換性を損な
うことなく、誤り訂正符号を用いてデータの信頼性を向
上させることができる、画像データを格納するためのメ
モリカードを得ることを目的とする。

【０００５】

【課題を解決するための手段】本第１の発明に係るメモ
リカードは、情報処理機器からなるホストシステム装置
と接続するためのインタフェース部を有し、該インタフ
ェース部を介して入力されるホストシステム装置からの
データを格納するメモリカードにおいて、ホストシステ
ム装置からのデータを格納するための第１メモリ部と、
誤り訂正符号を生成すると共に、データの誤り検出及び
データの誤り訂正を行うＥＣＣ制御部と、ＥＣＣ制御部
で生成された誤り訂正符号を格納するための第２メモリ
部と、第１メモリ部のアドレスに対して、第２メモリ部
のアドレスを対応付けするアドレス変換部と、第１メモ
リ部、ＥＣＣ制御部、第２メモリ部及びアドレス変換部
を制御する制御部とを備え、制御部は、データ書き込み
時に、ホストシステム装置からの特定のデータに対して
ＥＣＣ制御部で誤り訂正符号を生成させると共に、生成
させた誤り訂正符号を第２メモリ部に格納し、特定のデ
ータ及び該特定のデータに対応する誤り訂正符号を格納
した第１及び第２メモリ部の各アドレスの対応付けを上
記アドレス変換部に対して行うものである。

【０００６】本第２の発明に係るメモリカードは、第１
の発明において、上記制御部が、データ読み出し時に、
ホストシステム装置から指定されたアドレスに対して第
２メモリ部のアドレスが対応付けされているか否かの検
索を上記アドレス変換部に対して行い、対応付けされて
いる場合、上記ＥＣＣ制御部に対して、対応付けされた
第２メモリ部のアドレスに格納された誤り訂正符号を用
いて、第１メモリ部から読み出したデータの誤り検出を
行わせ、データの誤りが検出されると誤りの訂正を行う
誤り訂正処理を行わせるものである。

【０００７】本第３の発明に係るメモリカードは、第１
又は第２の発明において、上記特定のデータとは、ホス
トシステム装置が制御部に指定したデータであるもので
ある。

【０００８】本第４の発明に係るメモリカードは、第１
又は第２の発明において、上記制御部が、第１メモリ部
に格納されたすべてのデータを検索し、あらかじめ指定
された特定のデータを検出すると、該検出した特定のデ
ータに対して、ＥＣＣ制御部に対して上記誤り訂正符号
を生成させ、該生成した誤り訂正符号を第２メモリ部に
格納するものである。

【０００９】本第５の発明に係るメモリカードは、第４
の発明において、上記制御部が、第１メモリ部のデータ
検索、ＥＣＣ制御部に対して行わせる誤り訂正符号の生
成、及び第２メモリ部への誤り訂正符号の格納を、ホス
トシステム装置からのアクセスがない待機状態時に行う
ものである。

【００１０】本第６の発明に係るメモリカードは、第１
から第５の発明において、上記アドレス変換部が、上記
第１メモリ部のアドレスに対して、第２メモリ部のアド
レスを対応付けするテーブルデータであり、上記制御部
は、第２メモリ部に誤り訂正符号を格納するごとに、特
定のデータを格納した第１メモリ部のアドレスと、該ア
ドレスに格納した特定のデータに対する誤り訂正符号を
格納した第２メモリ部のアドレスとの対応付けを行った
データを追加したテーブルデータに更新するものであ
る。

【００１１】本第７の発明に係るメモリカードは、第１
から第６の発明において、上記制御部が、ＥＣＣ制御部
に、上記特定のデータに対してバイト単位のデータごと
に誤り訂正符号を生成させるものである。

【００１２】本第８の発明に係るメモリカードは、第１
から第６の発明において、上記制御部が、ＥＣＣ制御部
に、上記特定のデータに対してブロック単位のデータご
とに誤り訂正符号を生成させるものである。

【００１３】本第９の発明に係るメモリカードは、第１
から第８の発明において、上記誤り訂正符号が、ハミン
グ符号であるものである。

【００１４】本第１０の発明に係るメモリカードは、第
１から第８の発明において、上記誤り訂正符号が、上記
特定のデータにおけるコピーデータとチェックサムとか
らなるものである。

【００１５】本第１１の発明に係るメモリカードは、第
１から第１０の発明において、上記第１メモリ部に格納
するデータは画像データであり、上記特定のデータと
は、画像データにおける管理データであるものである。

【００１６】

【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。図１は、本発明の実
施の形態１におけるメモリカードの例を示した概略のブ
ロック図である。

【００１７】図１において、メモリカード１は、パーソ
ナルコンピュータ等の情報処理機器からなるホストシス
テム装置２に接続するためのインタフェース部３と、ホ
ストシステム装置２から入力された画像データを格納す
る主メモリ部４と、指定されたデータに対して誤り訂正
符号を生成すると共に生成した誤り訂正符号からデータ
エラーを検出してデータの訂正を行うＥＣＣ制御部５
と、該ＥＣＣ制御部５で生成された誤り訂正符号を格納
するＥＣＣメモリ部６と、ＥＣＣ制御部５で生成された
誤り訂正符号を格納するＥＣＣメモリ部６のアドレスを
割り当てるために使用するアドレステーブル７と、上記
主メモリ部４、ＥＣＣ制御部５、ＥＣＣメモリ部６及び
アドレステーブル７を制御する制御部８とからなる。

【００１８】上記アドレステーブル７には、上記管理デ
ータが格納された主メモリ部４のアドレスと、該アドレ
スに格納された管理データに対して、制御部８の指令に
従ってＥＣＣ制御部５で生成された誤り訂正符号を格納
するＥＣＣメモリ部６のアドレスとの対応情報が格納さ
れており、ＥＣＣメモリ部６に誤り訂正符号が格納され
るごとに、制御部８によって更新される。なお、上記イ
ンタフェース部３は、コネクタ等からなり、上記メモリ
カード１がＰＣカードスタンダードに準拠したＰＣカー
ドである場合、ホストシステム装置２とのインタフェー
スを行う回路が設けられる。

【００１９】上記インタフェース部３とホストシステム
装置２とは、アドレスバス１１、データバス１２及び制
御信号線１３で接続されており、インタフェース部３
は、内部アドレスバス、内部データバス及び内部制御信
号線で制御部８に接続される。制御部８は、内部アドレ
スバス、内部データバス及び内部制御信号線で主メモリ
部４とＥＣＣメモリ部６とにそれぞれ接続される。更
に、制御部８は、内部データバス及び制御信号線でＥＣ
Ｃ制御部５に接続され、内部アドレスバスでアドレステ
ーブル７と接続されている。なお、上記主メモリ部４は
第１メモリ部をなし、上記ＥＣＣメモリ部６は第２メモ
リ部をなし、上記アドレステーブル７はアドレス変換部
をなす。

【００２０】ホストシステム装置２からアドレスバス１
１を介して出力されたアドレスデータ、データバス１２
を介して出力された画像データ、及び制御信号線１３を
介して出力された制御信号は、インタフェース部３を介
して制御部８に入力される。このように、上記ホストシ
ステム装置２は、制御部８に対して、主メモリ部４、Ｅ
ＣＣ制御部５及びＥＣＣメモリ部６を制御する信号、例
えばアウトプットイネーブル信号、ライトイネーブル信
号及びチップイネーブル信号等の信号を、上記制御信号
線１３を介して出力する。

【００２１】ここで、上記メモリカード１に、ホストシ
ステム装置２からの画像データを書き込む動作例につい
て説明する。上記ホストシステム装置２は、上記メモリ
カード１に記憶させる画像データにおいて、データエラ
ーが許されない管理データである重要語に対してあらか
じめ誤り訂正符号を要求する要求信号を制御信号線１３
を介して出力し、インタフェース部３を介して該要求信
号が入力された制御部８は、ＥＣＣ制御部５に対して上
記重要語に対する誤り訂正符号を生成させ、該生成した
誤り訂正符号をＥＣＣメモリ部６に書き込む。

【００２２】このとき、制御部８は、上記重要語を格納
する主メモリ部４のアドレスに対して、ＥＣＣ制御部５
で生成された誤り訂正符号を格納するＥＣＣメモリ部６
のアドレスを上記アドレステーブル７を用いて割り当て
ると共に、該割り当てたアドレスに誤り訂正符号を格納
してアドレステーブル７の更新を行う。この後、制御部
８は、ホストシステム装置２からインタフェース部３を
介して送られてくる、誤り訂正符号の符号化を終了する
信号である符号化終了信号を受け、それ以降は、再度ホ
ストシステム装置２からの誤り訂正符号の要求信号を受
信するまで、ＥＣＣ制御部５に対して誤り訂正符号の生
成を行わせないと共に、ＥＣＣメモリ部６に対して誤り
訂正符号を格納するアドレスの割り当てを行わない。

【００２３】図２は、上記主メモリ部４とＥＣＣメモリ
部６におけるメモリマップの例を示した図であり、ここ
では、ビットマップファイルを例にして説明を行う。ホ
ストシステム装置２から送られてくる画像ファイルは、
データエラーが許されないデータである重要語と、数ビ
ット程度のデータエラーが発生してもあまり問題となら
ない、画面上のピクセルごとの色番号を示したビットマ
ップデータとから構成されている。上記重要語は、画面
サイズ、色数及びデータの圧縮方法等を格納したヘッダ
と、割り当てられた色番号にどのような色データをアサ
インするかを示すカラーパレットからなる。

【００２４】ここで、制御部８が上記ＥＣＣ制御部５に
生成させる誤り訂正符号について説明する。ＥＣＣ制御
部５は公知の方法で誤り訂正符号を生成し、制御部８
は、ＥＣＣ制御部５で生成された誤り訂正符号を用いて
エラービットの検出を行うが、ここではハミング符号を
使用してバイト単位の誤り訂正符号を生成し、エラービ
ットを検出する方法を説明する。

【００２５】例えば、ｄ７〜ｄ０の８ビットのバイトデ
ータに対してｅ３〜ｅ０の４ビットの誤り訂正符号を下
記（１）式から（４）式で示したように与えたとする。 ｅ０＝ｄ０＋ｄ１＋ｄ３＋ｄ４＋ｄ６ ……………………（１） ｅ１＝ｄ０＋ｄ２＋ｄ３＋ｄ５＋ｄ６ ……………………（２） ｅ２＝ｄ１＋ｄ２＋ｄ３＋ｄ７ ……………………………（３） ｅ３＝ｄ４＋ｄ５＋ｄ６＋ｄ７ ……………………………（４） なお、上記（１）式から（４）式において、１＋１＝０
＋０＝０、１＋０＝０＋１＝１とし、すなわち排他的論
理和で計算する。

【００２６】このとき、バイトデータｄ[７：０]の誤り
訂正符号をｅ[３：０]とし、バイトデータｄ[７：０]に
対して１ビット誤りを含んだデータをｄｘ[７：０]、そ
の誤り訂正符号をｅｘ[３：０]とする。ｅ[３：０]とｅ
ｘ[３：０]とを比較し、すなわち、排他的論理和を算出
し、該算出した値を１０進数で表した値が、３であれば
ｄ０のデータが、５であればｄ１のデータが、６であれ
ばｄ２のデータが、７であればｄ３のデータが、９であ
ればｄ４のデータが、１０であればｄ５のデータが、１
１であればｄ６のデータが、１２であればｄ７のデータ
が誤ったことになる。

【００２７】例えば、ｄ[７：０]＝１１０１０１０１と
するとｅ[３：０]＝１０１１が与えられる。例えば、ｄ
[７：０]のｄ３が誤っている場合、ｄｘ[７：０]＝１１
０１１１０１となりその誤り訂正符号はｅｘ[３：０]＝
１１００となる。ｅ[３：０]とｅｘ[３：０]とを比較
し、すなわち排他的論理和を算出すると、「０１１１」
となる。これを１０進数で表すと７であり、上記により
ｄ３がエラービットであるあることが分かる。このよう
に、ハミング符号を用いたバイト単位の誤り訂正符号を
用いることで、１バイトのデータごとに１ビットの誤り
を訂正することができる。

【００２８】次に、図３は、図１で示したメモリカード
１によるホストシステム装置２からの画像データを書き
込む際の動作例を示したフローチャートである。なお、
図３において、特に明記しない限り、各フローで行われ
る処理は制御部８で行われるものである。図３におい
て、まず最初にステップＳ１で、ホストシステム装置２
が誤り訂正符号の要求信号を出力し、誤り訂正符号の要
求を行っているか否かを調べ、誤り訂正符号の要求信号
を受信した場合（ＹＥＳ）、ステップＳ２に進む。ステ
ップＳ２で、ホストシステム装置２からアドレスバスを
介して送られてくるアドレスデータ及びデータバスを介
して送られてくる画像データを受信する。

【００２９】次に、ステップＳ３で、ホストシステム装
置２からの画像データに対する誤り訂正符号をＥＣＣ制
御部５に生成させ、ステップＳ４で、アドレステーブル
７を使用してホストシステム装置２からのアドレスデー
タに対してＥＣＣメモリ部６の未使用領域のアドレスを
対応させた後、該アドレステーブル７の更新を行う。次
に、ステップＳ５で、主メモリ部４に対して指定したア
ドレスに画像データを書き込み、更に、ステップＳ６
で、ＥＣＣメモリ部６に対して、ＥＣＣ制御部５で生成
された誤り訂正符号をアドレステーブル７で対応させた
アドレスに書き込む。

【００３０】次に、ステップＳ７で、ホストシステム装
置２が符号化終了信号を出力し、誤り訂正符号の符号化
終了の要求を行っているか否かを調べ、誤り訂正符号の
符号化終了信号を受信した場合（ＹＥＳ）、ステップＳ
１に戻り、符号化終了信号を受信していない場合（Ｎ
Ｏ）、ステップＳ２に戻る。

【００３１】また、上記ステップＳ１で、誤り訂正符号
の要求信号を受信しなかった場合（ＮＯ）、ステップＳ
８に進み、ステップＳ８で、ホストシステム装置２から
アドレスバスを介して送られてくるアドレスデータ及び
データバスを介して送られてくる画像データを受信す
る。次に、ステップＳ９で、ＥＣＣ制御部５に対して誤
り訂正符号の生成を行わせず、ホストシステム装置２か
ら指定された主メモリ部４のアドレスに、ホストシステ
ム装置２からデータバスを介して送られてきたデータを
書き込んだ後、ステップＳ１に戻る。このようにして、
主メモリ部４への画像データの書き込み及びＥＣＣメモ
リ部６への誤り訂正符号の書き込みが行われる。

【００３２】次に、上記メモリカード１から、格納され
た画像データを読み出す動作について説明する。上記ホ
ストシステム装置２は、主メモリ部４に格納した画像デ
ータを読み出す場合、制御信号線から読み出しを指令す
る読出し指令信号を制御部８に出力すると共に、読み出
したい画像データが格納されている主メモリ部４のアド
レスを指定するアドレスデータをインタフェース部３を
介して制御部８に出力する。制御部８は、上記読出し指
令信号を受けて、アドレステーブル７の検索を行い、ホ
ストシステム装置２から入力されたアドレスデータに対
してＥＣＣメモリ部６のアドレスが割り当てられていれ
ば、ＥＣＣメモリ部６に割り当てられたアドレスに格納
された誤り訂正符号を読み出す。

【００３３】更に、制御部８は、読み出した誤り訂正符
号をＥＣＣ制御部５に入力し、ＥＣＣ制御部５に対し
て、読み出した誤り訂正符号を使用して、上記ホストシ
ステム装置２からのアドレスデータで指定された主メモ
リ部４のアドレスに格納されたデータのデータ訂正を行
わせる。この後、制御部８は、ＥＣＣ制御部５で訂正が
行われたデータをインタフェース部３を介してデータバ
スからホストシステム装置２に出力する。また、制御部
８は、ホストシステム装置２からのアドレスデータに対
してＥＣＣメモリ部６のアドレスが割り当てられていな
ければ、上記ホストシステム装置２からのアドレスデー
タで指定された、主メモリ部４のアドレスに格納された
データをそのままホストシステム装置２に出力する。

【００３４】図４は、図１で示したメモリカード１の主
メモリ部４に格納されたデータを読み出す動作例を示し
たフローチャートである。なお、図４において、特に明
記しない限り、各フローで行われる処理は制御部８で行
われるものである。図４において、まず最初にステップ
Ｓ１１、インタフェース部３を介して、ホストシステム
装置２から読出し指令信号を受信すると共にホストシス
テム装置２からのアドレスデータを受信する。次に、ス
テップＳ１２で、アドレステーブル７の検索を行い、ス
テップＳ１３で、ホストシステム装置２から受信したア
ドレスデータに対してＥＣＣメモリ部６のアドレスが割
り当てられているか否かを調べ、割り当てられていれば
（ＹＥＳ）、ステップＳ１４に進む。

【００３５】ステップＳ１４において、ホストシステム
装置２からのアドレスデータで指定されたデータを主メ
モリ部４から読み出し、ステップＳ１５で、アドレステ
ーブル７で割り当てられたＥＣＣメモリ部６のアドレス
に格納された誤り訂正符号を読み出す。次に、ステップ
Ｓ１６で、ＥＣＣ制御部５に対して、ＥＣＣメモリ部６
から読み出した誤り訂正符号を用いて主メモリ部４から
読み出したデータのデータエラーを検出させると共に、
データエラーがある場合、該データの誤り訂正を行わせ
る。なお、ＥＣＣ制御部５は、データエラーが検出しな
かった場合は、データの誤り訂正を行わない。

【００３６】次に、ステップＳ１７で、ＥＣＣ制御部５
で誤り訂正の処理を行わせたデータを、インタフェース
部３を介してデータバスからホストシステム装置２に出
力した後、ステップＳ１１に戻る。また、上記ステップ
Ｓ１３において、アドレステーブル７にＥＣＣメモリ部
６のアドレスが割り当てられていなかった場合（Ｎ
Ｏ）、ステップＳ１８で、ホストシステム装置２からの
アドレスデータで指定されたデータを主メモリ部４から
読み出し、ステップＳ１９で、主メモリ部４から読み出
したデータを、インタフェース部３を介してデータバス
からホストシステム装置２に出力した後、ステップＳ１
１に戻る。このようにして、主メモリ部４からの画像デ
ータの読み出しが行われる。

【００３７】上記のように、本発明の実施の形態１にお
けるメモリカードは、データフォーマットが確定してい
る画像データにおいて、データエラーが許されない管理
データに対してのみ誤り訂正符号をバイト単位で生成す
るようにした。また、生成した誤り訂正符号に対応した
管理データが格納される主メモリ部４のアドレスと、生
成した誤り訂正符号を格納したＥＣＣメモリ部６のアド
レスとの対応情報を、アドレステーブルに格納した。

【００３８】これらのことから、誤り訂正符号を用いる
ことでデータの信頼性を向上させることができると共
に、データの重要な部分だけに誤り訂正符号を付加する
ようにしたことから、誤り訂正符号の冗長データを格納
するメモリの容量を小さくすることができ、誤り訂正符
号にハミング符号を使用したことから、誤り訂正符号の
冗長データを格納するメモリの容量を更に小さくするこ
とができる。また、画像データに対する重要語におい
て、バイト単位のデータごとに誤り訂正符号を生成した
ことから、制御部８の内部処理が簡単になり、処理時間
が短くできることから、レスポンスの向上を図ることが
できる。

【００３９】更に、主メモリ部４におけるデータフォー
マットは、従来の確定されたものと同じであることか
ら、データの誤り訂正処理は行うことができないが、上
記誤り訂正符号に対応していない従来のホストシステム
装置で使用することができる、汎用性の高いメモリカー
ドを得ることができる。また、ホストシステム装置２
は、誤り訂正符号の生成、及び誤り訂正符号を使用した
データの誤り訂正処理を行う必要がなく、ホストシステ
ム装置の動作プログラムを簡単にすることができる。

【００４０】実施の形態２．上記実施の形態１において
は、バイト単位のデータに対して誤り訂正符号を生成す
るようにしたが、画像データは通常ブロック単位で読み
だされることから、ブロック単位のデータに対して誤り
訂正符号を付加するようにしてもよく、このようにした
ものを本発明の実施の形態２とする。図５は、本発明の
実施の形態２におけるメモリカードの例を示した概略の
ブロック図である。なお、図５において、上記図１と同
じものは同じ符号で示しており、ここではその説明を省
略すると共に、図１との相違点のみ説明する。

【００４１】図５における図１との相違点は、図１のＥ
ＣＣ制御部５をＥＣＣ制御部２１とし、図１の制御部８
を制御部２２とし、これに伴って、図１のメモリカード
１をメモリカード２０としたことにある。図５におい
て、メモリカード２０は、インタフェース部３と、主メ
モリ部４と、指定されたデータに対してブロック単位で
誤り訂正符号を生成すると共に生成した誤り訂正符号か
らデータエラーを検出してデータの訂正を行うＥＣＣ制
御部２１と、該ＥＣＣ制御部２１で生成された誤り訂正
符号を格納するＥＣＣメモリ部６と、ＥＣＣ制御部２１
で生成された誤り訂正符号を格納するＥＣＣメモリ部６
のアドレスを割り当てるために使用するアドレステーブ
ル７と、上記主メモリ部４、ＥＣＣ制御部２１、ＥＣＣ
メモリ部６及びアドレステーブル７を制御する制御部２
２とからなる。

【００４２】上記インタフェース部３は、内部アドレス
バス、内部データバス及び内部制御信号線で制御部２２
に接続される。制御部２２は、内部アドレスバス、内部
データバス及び内部制御信号線で主メモリ部４とＥＣＣ
メモリ部６とにそれぞれ接続される。更に、制御部２２
は、内部データバス及び制御信号線でＥＣＣ制御部２１
に接続され、内部アドレスバスでアドレステーブル７と
接続されている。

【００４３】ホストシステム装置２からアドレスバス１
１を介して出力されたアドレスデータ、データバス１２
を介して出力された画像データ、及び制御信号線１３を
介して出力された制御信号は、インタフェース部３を介
して制御部２２に入力される。このように、上記ホスト
システム装置２は、制御部２２に対して、主メモリ部
４、ＥＣＣ制御部２１及びＥＣＣメモリ部６を制御する
信号、例えばアウトプットイネーブル信号、ライトイネ
ーブル信号及びチップイネーブル信号等の信号を、上記
制御信号線１３を介して出力する。

【００４４】ここで、上記メモリカード２０に、ホスト
システム装置２からの画像データを書き込む動作例につ
いて説明する。上記ホストシステム装置２は、上記メモ
リカード２０に記憶させる画像データにおいて、データ
エラーが許されない管理データである重要語に対してあ
らかじめ誤り訂正符号を要求する要求信号を制御信号線
１３を介して出力し、インタフェース部３を介して該要
求信号が入力された制御部２２は、ＥＣＣ制御部２１に
対して上記重要語に対してブロック単位ごとに誤り訂正
符号を生成させ、該生成した誤り訂正符号をＥＣＣメモ
リ部６に書き込む。

【００４５】このとき、制御部２２は、上記重要語にお
けるブロック単位のデータを格納する主メモリ部４のア
ドレスに対して、上記ブロック単位のデータに対応して
ＥＣＣ制御部２１で生成された誤り訂正符号を格納する
ＥＣＣメモリ部６のアドレスを上記アドレステーブル７
を用いて割り当てると共に、該割り当てたアドレスに誤
り訂正符号を格納してアドレステーブル７の更新を行
う。

【００４６】制御部２２は、このような処理を、ホスト
システム装置２からインタフェース部３を介して、誤り
訂正符号の符号化を終了する信号である符号化終了信号
が入力されるまで、すなわち画像データの重要語におけ
るすべてのブロック単位のデータに対して上記のような
誤り訂正符号の符号化を行い、上記符号化終了信号が入
力された後は、再度ホストシステム装置２からの誤り訂
正符号の要求信号を受信するまで、ＥＣＣ制御部２１に
対して誤り訂正符号の生成を行わせないと共に、ＥＣＣ
メモリ部６に対する誤り訂正符号を格納するアドレスの
割り当てを行わない。

【００４７】ここで、制御部２２が上記ＥＣＣ制御部２
１に生成させる誤り訂正符号について説明する。制御部
２２は、ＥＣＣ制御部２１で公知の方法で誤り訂正符号
を生成させると共に、ＥＣＣ制御部２１で生成された誤
り訂正符号を用いてエラービットの検出を行わせる。例
えばハミング符号を使用してブロック単位の誤り訂正符
号を生成してエラービットを検出する場合、ＥＣＣ制御
部２１は、Ｎバイトのブロック単位のデータに対して誤
り訂正符号を生成するとしたとき、該誤り訂正符号のビ
ット長ｋは、下記（５）式を満たすように決められる。 ２^k−１≧Ｎ×８＋ｋ ………………………………（５） なお、上記（５）式は、ハミング符号における１ビット
訂正符号の場合を示している。

【００４８】次に、図６は、図５で示したメモリカード
２０によるホストシステム装置２からの画像データを書
き込む動作例を示したフローチャートである。なお、図
６において、特に明記しない限り、各フローで行われる
処理は制御部２２で行われるものである。図６におい
て、まず最初にステップＳ２１で、ホストシステム装置
２が誤り訂正符号の要求信号を出力し、誤り訂正符号の
要求を行っているか否かを調べ、誤り訂正符号の要求信
号を受信した場合（ＹＥＳ）、ステップＳ２２に進む。
ステップＳ２２で、ホストシステム装置２からアドレス
バスを介して送られてくるアドレスデータ及びデータバ
スを介して送られてくる画像データを受信する。

【００４９】次に、ステップＳ２３で、ホストシステム
装置２から送られてきたデータを指定された主メモリ部
４のアドレスに格納し、ステップＳ２４で、ホストシス
テム装置２から１ブロック分のデータが送られてきたか
否かを調べ、１ブロック分のデータが送られてきた場合
（ＹＥＳ）、ステップＳ２５に進む。また、ステップＳ
２４で、１ブロック分のデータが送られてきていない場
合（ＮＯ）、ステップＳ２２に戻る。

【００５０】次に、ステップＳ２５で、ホストシステム
装置２からの画像データにおける１ブロック分のデータ
に対する誤り訂正符号をＥＣＣ制御部２１に生成させ、
ステップＳ２６で、アドレステーブル７を使用して、主
メモリ部４に格納したブロック単位のデータのアドレス
データに対してＥＣＣメモリ部６の未使用領域のアドレ
スを対応させた後、該アドレステーブル７の更新を行
う。次に、ステップＳ２７で、ＥＣＣメモリ部６に対し
て、ＥＣＣ制御部２１で生成された誤り訂正符号をアド
レステーブル７で対応させたアドレスに書き込む。

【００５１】次に、ステップＳ２８で、ホストシステム
装置２が符号化終了信号を出力し、誤り訂正符号の符号
化終了の要求を行っているか否かを調べ、誤り訂正符号
の符号化終了信号を受信した場合（ＹＥＳ）、ステップ
Ｓ２１に戻り、符号化終了信号を受信していない場合
（ＮＯ）、ステップＳ２２に戻る。

【００５２】また、上記ステップＳ２１で、誤り訂正符
号の要求信号を受信しなかった場合（ＮＯ）、ステップ
Ｓ２９に進み、ステップＳ２９で、ホストシステム装置
２からアドレスバスを介して送られてくるアドレスデー
タ及びデータバスを介して送られてくる画像データを受
信する。次に、ステップＳ３０で、ＥＣＣ制御部２１に
対して誤り訂正符号の生成を行わせず、ホストシステム
装置２から指定された主メモリ部４のアドレスに、ホス
トシステム装置２からデータバスを介して送られてきた
データを書き込んだ後、ステップＳ２１に戻る。このよ
うにして、主メモリ部４への画像データの書き込み及び
ＥＣＣメモリ部６への誤り訂正符号の書き込みが行われ
る。

【００５３】次に、上記メモリカード２０から、格納さ
れた画像データを読み出す動作について説明する。上記
ホストシステム装置２は、主メモリ部４に格納した画像
データを読み出す場合、制御信号線から読み出しを指令
する読出し指令信号を制御部２２に出力すると共に、読
み出したい画像データが格納されている主メモリ部４の
アドレスを指定するアドレスデータをインタフェース部
３を介して制御部２２に出力する。

【００５４】制御部２２は、上記読出し指令信号を受け
て、アドレステーブル７の検索を行い、ホストシステム
装置２から入力されたアドレスデータに対してＥＣＣメ
モリ部６のアドレスが割り当てられている場合、ホスト
システム装置２からのアドレスデータで示された主メモ
リ部４のアドレスに格納されたデータが、ブロック単位
のデータにおける最初のデータであれば、該データのホ
ストシステム装置２への読み出し処理を一時的に停止
し、上記ブロック単位のデータを主メモリ部４から読み
出して内蔵するバッファ（図示せず）に格納する。次
に、制御部２２は、アドレステーブル７で割り当てられ
たＥＣＣメモリ部６のアドレスに格納された誤り訂正符
号を読み出す。

【００５５】更に、制御部２２は、上記バッファに格納
されたブロック単位のデータと読み出した誤り訂正符号
とをＥＣＣ制御部２１に出力し、ＥＣＣ制御部２１に対
して、読み出した誤り訂正符号を使用して、主メモリ部
４から読み出して上記バッファに格納したブロック単位
のデータにおけるデータ訂正を行わせる。この後、制御
部２２は、ＥＣＣ制御部２１で訂正が行われたブロック
単位のデータを、読み出す前の主メモリ部４の元のアド
レスに格納した後、一時的に停止していた読み出し処理
を行い、ホストシステム装置２から指定された主メモリ
部４のアドレスに格納されたデータを読み出してホスト
システム装置２へ出力する。

【００５６】また、制御部２２は、ホストシステム装置
２から指定された主メモリ部４に格納されたデータが、
ブロック単位のデータにおける先頭データでない場合、
又はホストシステム装置２からのアドレスデータに対し
てＥＣＣメモリ部６のアドレスが割り当てられていなけ
れば、上記ホストシステム装置２からのアドレスデータ
で指定された、主メモリ部４に格納されたデータをその
ままホストシステム装置２に出力する。

【００５７】図７は、図５で示したメモリカード２０の
主メモリ部４に格納されたデータを読み出す動作例を示
したフローチャートである。なお、図７において、特に
明記しない限り、各フローで行われる処理は、制御部２
２で行われるものである。図７において、まず最初にス
テップＳ４１、インタフェース部３を介して、ホストシ
ステム装置２から読出し指令信号を受信すると共にホス
トシステム装置２からのアドレスデータを受信する。次
に、ステップＳ４２で、アドレステーブル７の検索を行
い、ステップＳ４３で、ホストシステム装置２から受信
したアドレスデータに対してＥＣＣメモリ部６のアドレ
スが割り当てられているか否かを調べ、割り当てられて
いれば（ＹＥＳ）、ステップＳ４４に進む。

【００５８】ステップＳ４４において、ホストシステム
装置２からのアドレスデータで指定されたバイト単位の
データが、ブロック単位のデータの先頭のデータである
か否かを調べ、先頭のデータである場合（ＹＥＳ）、ス
テップＳ４５に進み、ステップＳ４５で、ホストシステ
ム装置２からの読み出し要求に対する読み出し動作を一
時的に停止させるウエイト処理を行う。次に、ステップ
Ｓ４６で、ホストシステム装置２からのアドレスデータ
で指定されたバイト単位のデータが先頭のデータをな
す、ブロック単位のデータを主メモリ部４から読み出
し、内蔵するバッファに格納した後、ステップＳ４７に
進む。

【００５９】ステップＳ４７で、上記バッファに格納さ
れたブロック単位のデータに対して、アドレステーブル
７で割り当てたＥＣＣメモリ部６のアドレスに格納され
た誤り訂正符号を読み出す。次に、ステップＳ４８で、
ＥＣＣ制御部２１に対して、ＥＣＣメモリ部６から読み
出した誤り訂正符号を用いて主メモリ部４から読み出し
て上記バッファに格納したブロック単位のデータにおけ
るデータエラーを検出させると共に、データエラーがあ
る場合、該データの誤り訂正を行わせ、誤り訂正を行っ
たブロック単位のデータを、主メモリ部４における読み
出しを行う前と同じアドレスに格納する。なお、ＥＣＣ
制御部２１は、データエラーを検出しなかった場合は、
データの誤り訂正を行わず、制御部２２は、バッファに
格納されたブロック単位のデータを主メモリ部４におけ
る読み出す前と同じアドレスに格納する。

【００６０】次に、ステップＳ４９で、上記ウエイト処
理を解除し、ステップＳ５０で、ホストシステム装置２
からのアドレスデータに対する、誤り訂正が行われたバ
イト単位のデータを主メモリ部４から読み出し、インタ
フェース部３を介してデータバスからホストシステム装
置２に出力した後、ステップＳ４１に戻る。また、ステ
ップＳ４４で、ホストシステム装置２からのアドレスデ
ータで指定されたバイト単位のデータが、ブロック単位
のデータの先頭のデータでない場合（ＮＯ）、ステップ
Ｓ５０に進む。

【００６１】また、上記ステップＳ４３において、アド
レステーブル７にＥＣＣメモリ部６のアドレスが割り当
てられていなかった場合（ＮＯ）、ステップＳ５１で、
ホストシステム装置２からのアドレスデータで指定され
たデータを主メモリ部４から読み出し、ステップＳ５２
で、主メモリ部４から読み出したデータを、インタフェ
ース部３を介してデータバスからホストシステム装置２
に出力した後、ステップＳ４１に戻る。このようにし
て、主メモリ部４からの画像データの読み出しが行われ
る。

【００６２】上記のように、本発明の実施の形態２にお
けるメモリカードは、データフォーマットが確定してい
る画像データにおいて、データエラーが許されない管理
データに対してのみ誤り訂正符号をブロック単位で生成
するようにした。また、生成した誤り訂正符号に対応し
た管理データが格納される主メモリ部４のアドレスと、
生成した誤り訂正符号を格納したＥＣＣメモリ部６のア
ドレスとの対応情報を、アドレステーブルに格納した。

【００６３】これらのことから、誤り訂正符号を用いる
ことでデータの信頼性を向上させることができると共
に、データの重要な部分だけに誤り訂正符号を付加する
ようにしたことから、誤り訂正符号の冗長データを格納
するメモリの容量を小さくすることができる。また、誤
り訂正符号を付加するデータに対して、ブロック単位ご
とに誤り訂正符号を生成すると共に、誤り訂正符号にハ
ミング符号を使用したことから、誤り訂正符号の冗長デ
ータを格納するメモリの容量を更に一層小さくすること
ができる。

【００６４】更に、主メモリ部４におけるデータフォー
マットは、従来の確定されたものと同じであることか
ら、データの誤り訂正処理は行うことができないが、上
記誤り訂正符号に対応していない従来のホストシステム
装置で使用することができる、汎用性の高いメモリカー
ドを得ることができる。また、ホストシステム装置２
は、誤り訂正符号の生成、及び誤り訂正符号を使用した
データの誤り訂正処理を行う必要がなく、ホストシステ
ム装置の動作プログラムを簡単にすることができる。

【００６５】実施の形態３．上記実施の形態１及び実施
の形態２では、画像データの重要語を主メモリ部４に書
き込み又は読み出す際、ホストシステム装置２から誤り
訂正符号を要求する要求信号、及び符号化終了信号を必
要としたが、このような要求信号及び符号化終了信号を
必要とせず、従来通りの方法で主メモリ部４に画像デー
タを格納し、該格納した画像データから、該画像データ
の重要語を識別すると共に識別した重要語に対して誤り
訂正符号を生成するようにしてもよく、このようにした
ものを本発明の実施の形態３とする。なお、本実施の形
態３においては、上記実施の形態２の場合を例にして説
明する。

【００６６】図８は、本発明の実施の形態３におけるメ
モリカードの例を示した概略のブロック図である。な
お、図８において、図１及び図５と同じものは同じ符号
で示しており、ここではその説明を省略すると共に、図
５との相違点のみ説明する。

【００６７】図８における図５との相違点は、図５の制
御部２２を制御部３１とし、これに伴って、図５のメモ
リカード２０をメモリカード３０としたことにある。図
８において、メモリカード３０は、インタフェース部３
と、主メモリ部４と、ＥＣＣ制御部２１と、該ＥＣＣ制
御部２１で生成された誤り訂正符号を格納するＥＣＣメ
モリ部６と、ＥＣＣ制御部２１で生成された誤り訂正符
号を格納するＥＣＣメモリ部６のアドレスを割り当てる
ために使用するアドレステーブル７と、上記主メモリ部
４、ＥＣＣ制御部２１、ＥＣＣメモリ部６及びアドレス
テーブル７を制御する制御部３１とからなる。

【００６８】上記インタフェース部３は、内部アドレス
バス、内部データバス及び内部制御信号線で制御部３１
に接続される。制御部３１は、内部アドレスバス、内部
データバス及び内部制御信号線で主メモリ部４とＥＣＣ
メモリ部６とにそれぞれ接続される。更に、制御部３１
は、内部データバス及び制御信号線でＥＣＣ制御部２１
に接続され、内部アドレスバスでアドレステーブル７と
接続されている。

【００６９】ホストシステム装置２からアドレスバス１
１を介して出力されたアドレスデータ、データバス１２
を介して出力された画像データ、及び制御信号線１３を
介して出力された制御信号は、インタフェース部３を介
して制御部３１に入力される。このように、上記ホスト
システム装置２は、制御部３１に対して、主メモリ部
４、ＥＣＣ制御部２１及びＥＣＣメモリ部６を制御する
信号、例えばアウトプットイネーブル信号、ライトイネ
ーブル信号及びチップイネーブル信号等の信号を、上記
制御信号線１３を介して出力する。

【００７０】ここで、上記メモリカード３０に、ホスト
システム装置２からの画像データを書き込む動作例につ
いて説明する。上記制御部３１は、ホストシステム装置
２からの書き込み要求、及びアドレスデータに従って、
ホストシステム装置２からデータバスへ出力されたデー
タをそのまま、従来通りの方法で主メモリ部４に書き込
む。ここで、画像データには、定められた箇所に識別コ
ードを有し、該識別コードによって画像データのフォー
マットの判別を行うことができる。フォーマットの判別
を行うことができれば、どの箇所にどのようなデータが
格納されているかが分かり、重要語を識別することがで
きる。

【００７１】このことから、制御部３１は、ホストシス
テム装置２からの書き込み要求、読み出し要求等のアク
セスがない待機状態の間に、主メモリ部４に書き込んだ
画像データの内容をチェックし、画像データにおける重
要語の識別を行うことができる。このようにして識別し
た重要語を、制御部３１は、ブロック単位で読み出して
内蔵するバッファ（図示せず）に一時的に格納し、該格
納したブロック単位のデータに対する誤り訂正符号をＥ
ＣＣ制御部２１に生成させる。更に、制御部３１は、Ｅ
ＣＣ制御部２１で生成させた誤り訂正符号をＥＣＣメモ
リ部６に書き込む。

【００７２】このとき、制御部３１は、上記重要語にお
けるブロック単位のデータが格納された主メモリ部４の
アドレスに対して、上記ブロック単位のデータに対応し
てＥＣＣ制御部２１で生成された誤り訂正符号を格納す
るＥＣＣメモリ部６のアドレスを上記アドレステーブル
７を用いて割り当てると共に、該割り当てたアドレスに
誤り訂正符号を格納してアドレステーブル７の更新を行
う。このようにして、制御部３１は、画像データの重要
語におけるすべてのブロック単位のデータに対して誤り
訂正符号を生成させて、ＥＣＣメモリ部６に格納する。

【００７３】次に、誤り訂正符号の生成と保存を行う動
作について説明する。図９は、図８で示したメモリカー
ド３０による誤り訂正符号の生成と保存を行う動作例を
示したフローチャートである。なお、図９において、特
に明記しない限り、各フローで行われる処理は、制御部
３１で行われるものである。図９において、まず最初に
ステップＳ６１で、ホストシステム装置２からのアクセ
スがないときに、主メモリ部４に書き込んだ画像データ
において、まだ誤り訂正符号を形成していない画像デー
タに対する重要語を検索する内部処理を開始する。

【００７４】次に、ステップＳ６２で、画像データにお
けるヘッダ部分のデータ解析を行い、ステップＳ６３
で、ヘッダ部分におけるＩＤコードの有無の確認を行
い、ＩＤコードが有った場合（ＹＥＳ）、ステップＳ６
４に進み、ＩＤコードがなかった場合（ＮＯ）、本フロ
ーは終了する。ステップＳ６４で、画像データにおける
重要語部分の読み出して、内蔵するバッファに格納し、
ステップＳ６５で、重要語のブロック単位のデータを読
み出したか否かを判断し、１ブロック分のデータを読み
出してバッファに格納した場合（ＹＥＳ）、ステップＳ
６６に進む。また、ステップＳ６５で、１ブロック分の
データを読み出していない場合（ＮＯ）、ステップＳ６
４に戻る。

【００７５】次に、ステップＳ６６で、ＥＣＣ制御部２
１に対して、バッファに格納した重要語における１ブロ
ック分のデータに対する誤り訂正符号をＥＣＣ制御部２
１に生成させ、ステップＳ６７で、アドレステーブル７
を使用して、主メモリ部４から読み出した重要語におけ
るブロック単位のデータのアドレスに対してＥＣＣメモ
リ部６の未使用領域のアドレスを対応させた後、該アド
レステーブル７の更新を行う。次に、ステップＳ６８
で、ＥＣＣメモリ部６に対して、ＥＣＣ制御部２１で生
成された誤り訂正符号をアドレステーブル７で対応させ
たアドレスに書き込む。

【００７６】次に、ステップＳ６９で、重要語における
すべてのブロックのデータに対して誤り訂正符号を生成
してＥＣＣメモリ部６に格納したか否かを調べ、すべて
のブロックのデータに対して誤り訂正符号の生成と格納
が終了した場合（ＹＥＳ）、本フローは終了する。ま
た、ステップＳ６９で、すべてのブロックのデータに対
して誤り訂正符号の生成と格納が終了していない場合
（ＮＯ）、ステップＳ６４に戻る。

【００７７】なお、制御部３１は、図９で示した処理を
行っているときに、ホストシステム装置２からアクセス
された場合、上記図９の処理を中断して、ホストシステ
ム装置２からのアクセスに応答し、再び待機状態になる
と図９で示した処理を続行させる。また、本実施の形態
３において、主メモリ部４に格納されたデータを読み出
す動作は、上記実施の形態２と同様であるのでその説明
を省略する。

【００７８】更に、本実施の形態３においては、実施の
形態２の場合を例にして説明したが、実施の形態１の場
合のように、従来通りの方法で主メモリ部４に格納され
た画像データに対して、待機状態時に重要語におけるバ
イト単位のデータに対する誤り訂正符号を生成して、Ｅ
ＣＣメモリ部６に格納するようにしてもよい。この場
合、上記図９におけるステップＳ６５の処理を削除する
と共に、ステップＳ６９の処理を、重要語における全バ
イト単位のデータに対して誤り訂正符号の生成と、該生
成した誤り訂正符号のＥＣＣメモリ部６への格納が終了
したか否かを調べるようにする以外は、上記図９と同様
であるのでその詳細な説明を省略する。

【００７９】上記のように、本発明の実施の形態３にお
けるメモリカードは、上記実施の形態１及び実施の形態
２におけるメモリカードのように、画像データの重要語
を主メモリ部４に書き込み又は読み出す際、ホストシス
テム装置２から誤り訂正符号を要求する要求信号、及び
符号化終了信号を必要とせず、従来通りの方法で主メモ
リ部４に画像データを格納し、メモリカードが待機状態
時に該格納した画像データから、該画像データの重要語
を識別すると共に識別した重要語に対して誤り訂正符号
を生成すると共に、生成した誤り訂正符号に対応した重
要語が格納される主メモリ部４のアドレスと、生成した
誤り訂正符号を格納したＥＣＣメモリ部６のアドレスと
の対応情報を、アドレステーブル７に格納した。

【００８０】これらのことから、上記実施の形態１又は
実施の形態２のメモリカードと同様の効果を得ることが
できると共に、あらかじめ、ホストシステム装置２から
メモりカードに誤り訂正符号を要求する要求信号、又は
符号化終了信号を入力する必要がなく、画像データを従
来の方法で主メモリ部４に書き込んでから誤り訂正符号
の生成及びＥＣＣメモリ部６へ格納するようにしたこと
から、誤り訂正符号によってデータの信頼性を向上させ
ることができると共に、画像データの主メモリ部４への
書き込み速度を速くすることができる。

【００８１】ここで、上記実施の形態１から実施の形態
３においては、誤り訂正符号にハミング符号を使用した
が、実施の形態１から実施の形態３の変形例として、誤
り訂正符号は、画像データにおける上記重要語に対する
同一データのコピーとチェックサムで構成するようにし
てもよい。この場合、制御部は、画像データにおける重
要語のコピー及びチェックサムのデータをＥＣＣメモリ
部に格納すると共に、主メモリ部に格納された重要語に
おけるバイト単位又はブロック単位のデータの各アドレ
スと、ＥＣＣメモリ部に格納した、重要語のコピーにお
けるバイト単位又はブロック単位のデータ、及びチェッ
クサムのデータを格納した各アドレスとをアドレステー
ブルに対応させて格納する。

【００８２】例えば、バイト単位のデータ＜１１１０１
１００＞に対して、ＥＣＣメモリ部に格納されたコピー
データが＜１１１１１１００＞であった場合、どちらが
正しいかを判別するために、ＥＣＣメモリ部に格納され
たチェックサムのデータを使用する。該チェックサムが
＜１＞の場合、コピーデータが誤っていることが分か
り、チェックサムが＜０＞の場合、コピーデータが正し
いことが分かる。なお、主メモリ部４に格納されたデー
タと該データのコピーデータとが一致すると、チェック
サムによるチェックは行わない。

【００８３】このように、上記の方法では、１ビットの
誤りのみを検出することができる。しかし、半導体にお
ける信頼性においては、数メガビットのデータに対して
１ビットのデータエラーが発生する可能性がきわめて小
さいことから、データの信頼性を向上させることができ
ると共に、ハミング符号を使用した場合よりもメモリカ
ードの構成を簡単にすることができると共に、データの
誤り訂正を行う処理速度を速くすることができる。

【００８４】なお、上記実施の形態１から実施の形態３
において、誤り訂正符号の生成、誤り訂正符号を使用し
たデータのエラー検出及びエラー訂正の処理をメモリカ
ード側で行ったが、これをホストシステム装置側で行う
ようにしてもよく、このようにした場合、ホストシステ
ム装置２は、上記各メモリカードにおける制御部及びＥ
ＣＣ制御部の動作を、ホストシステム装置２で行うよう
にすればよく、このことにより、制御部及びＥＣＣ制御
部をなくすことができる。なお、この場合のホストシス
テム装置２の動作は、上記各制御部及びＥＣＣ制御部の
動作と同様であるのでその説明を省略する。このよう
に、上記各メモリカードにおける制御部及びＥＣＣ制御
部をなくすことができると共に、制御部及びＥＣＣ制御
部の動作をホストシステム装置で行うようにすることか
ら、メモリカードの構成を簡単にすることができ、コス
トの低減を図ることができる。

【００８５】

【発明の効果】第１の発明に係るメモリカードは、デー
タ書き込み時に、上記第１メモリ部に格納する特定のデ
ータに対してＥＣＣ制御部で誤り訂正符号を生成させ、
生成させた誤り訂正符号を上記第２メモリ部に格納する
と共に、特定のデータを格納した第１メモリ部のアドレ
スと、該アドレスに格納した特定のデータに対する誤り
訂正符号を格納した第２メモリ部のアドレスとの対応付
けを上記アドレス変換部に対して行う。このことから、
特定のデータだけに誤り訂正符号を付加するようにした
ため、誤り訂正符号の冗長データを格納するメモリの容
量を小さくすることができる。また、第１メモリ部に格
納されたデータは、従来のデータフォーマットで格納さ
れているため、誤り訂正符号に対応していない従来のホ
ストシステム装置で使用することができ、汎用性の高い
メモリカードを得ることができる。更に、ホストシステ
ム装置は、誤り訂正符号の生成を行う必要がなく、ホス
トシステム装置の動作プログラムを簡単にすることがで
きる。

【００８６】第２の発明に係るメモリカードは、第１の
発明において、データ読み出し時に、ホストシステム装
置から指定されたアドレスに対して第２メモリ部のアド
レスが対応付けされているか否かの検索を上記アドレス
変換部に対して行い、対応付けされている場合、上記Ｅ
ＣＣ制御部に対して、対応付けされた第２メモリ部のア
ドレスに格納された誤り訂正符号を用いて、第１メモリ
部から読み出したデータの誤り検出を行わせ、データの
誤りが検出されると誤りの訂正を行う誤り訂正処理を行
わせる。このことから、誤り訂正符号を用いることでデ
ータの信頼性を向上させることができると共に、特定の
データだけに誤り訂正符号を付加するようにしたため、
誤り訂正符号の冗長データを格納するメモリの容量を小
さくすることができる。また、第１メモリ部に格納され
たデータは、従来のデータフォーマットで格納されてい
るため、誤り訂正符号に対応していない従来のホストシ
ステム装置で使用することができ、汎用性の高いメモリ
カードを得ることができる。更に、ホストシステム装置
は、誤り訂正符号の生成、及び誤り訂正符号を使用した
データの誤り訂正処理を行う必要がなく、ホストシステ
ム装置の動作プログラムを一層簡単にすることができ
る。

【００８７】第３の発明に係るメモリカードは、第１又
は第２の発明において、上記特定のデータとは、ホスト
システム装置が制御部に指定したデータであることか
ら、誤り訂正符号を用いることでデータの信頼性を向上
させることができると共に、ホストシステム装置が指定
した特定のデータだけに誤り訂正符号を付加するように
したため、誤り訂正符号の冗長データを格納するメモリ
の容量を小さくすることができる。更に、第１メモリ部
に格納されたデータは、従来のデータフォーマットで格
納されているため、誤り訂正符号に対応していない従来
のホストシステム装置で使用することができ、汎用性の
高いメモリカードを得ることができる。

【００８８】第４の発明に係るメモリカードは、第１又
は第２の発明において、あらかじめ、ホストシステム装
置から特定のデータを指定する必要がなく、従来の方法
で第１メモリ部にデータを書き込んでから、第１メモリ
部内の特定のデータを検索し、検出した特定のデータに
対する誤り訂正符号の生成及び該誤り訂正符号の第２メ
モリ部への格納を行うようにした。このため、誤り訂正
符号を用いることでデータの信頼性を向上させることが
できると共に、誤り訂正符号の冗長データを格納するメ
モリの容量を小さくすることができる。また、第１メモ
リ部に格納されたデータは、従来のデータフォーマット
で格納されているため、誤り訂正符号に対応していない
従来のホストシステム装置で使用することができ、汎用
性の高いメモリカードを得ることができる。更に、ホス
トシステム装置からのデータの第１メモリ部への書き込
み速度を速くすることができる。

【００８９】第５の発明に係るメモリカードは、第４の
発明において、第１メモリ部のデータ検索、ＥＣＣ制御
部に対して行わせる誤り訂正符号の生成、及び第２メモ
リ部への誤り訂正符号の格納を、ホストシステム装置か
らのアクセスがない待機状態時に行うようにした。この
ため、誤り訂正符号を用いることでデータの信頼性を向
上させることができると共に、誤り訂正符号の冗長デー
タを格納するメモリの容量を小さくすることができる。
また、第１メモリ部に格納されたデータは、従来のデー
タフォーマットで格納されているため、誤り訂正符号に
対応していない従来のホストシステム装置で使用するこ
とができ、汎用性の高いメモリカードを得ることができ
る。更に、ホストシステム装置からのデータの第１メモ
リ部への書き込み速度を速くすることができる。

【００９０】第６の発明に係るメモリカードは、第１か
ら第５の発明において、具体的には、上記アドレス変換
部は、上記第１メモリ部のアドレスに対して、第２メモ
リ部のアドレスを対応付けするテーブルデータであり、
上記制御部は、第２メモリ部に誤り訂正符号を格納する
ごとに、特定のデータを格納した第１メモリ部のアドレ
スと、該アドレスに格納した特定のデータに対する誤り
訂正符号を格納した第２メモリ部のアドレスとの対応付
けを行ったデータを追加したテーブルデータに更新す
る。このため、上記第１から第５の発明のいずれかと同
様の効果を得ることができる。

【００９１】第７の発明に係るメモリカードは、第１か
ら第６の発明において、上記特定のデータに対してバイ
ト単位のデータごとに誤り訂正符号を生成するようにし
たため、上記第１から第６の発明のいずれかと同様の効
果を得ると共に、誤り訂正処理が簡単になると共に、誤
り訂正処理の処理時間を短縮することができ、メモリカ
ードのレスポンスを向上させることができる。

【００９２】第８の発明に係るメモリカードは、第１か
ら第６の発明において、上記特定のデータに対してブロ
ック単位のデータごとに誤り訂正符号を生成するように
したため、上記第１から第６の発明のいずれかと同様の
効果を得ると共に、誤り訂正符号の冗長データを格納す
るためのメモリ容量を、更に小さくすることができる。

【００９３】第９の発明に係るメモリカードは、第１か
ら第８の発明において、具体的には、上記誤り訂正符号
は、ハミング符号であることから、上記第１から第８の
発明のいずれかと同様の効果を得ると共に、更に、誤り
訂正符号の冗長データを格納するメモリの容量を一層小
さくすることができる。

【００９４】第１０の発明に係るメモリカードは、第１
から第８の発明において、具体的には、上記誤り訂正符
号は、特定のデータにおけるコピーデータとチェックサ
ムとからなるため、上記第１から第８の発明のいずれか
と同様の効果を得ると共に、更に、メモリカードの構成
を簡単にすることができると共に、データの誤り訂正を
行う処理速度を速くすることができる。

【００９５】第１１の発明に係るメモリカードは、第１
から第１０の発明において、具体的には、第１メモリ部
に格納されるデータは画像データであり、上記特定のデ
ータとは、画像データにおける管理データであることか
ら、データフォーマットが標準化された画像データにお
けるデータの誤りが許されない小容量の管理データに対
して誤り訂正符号を生成するようにしたため、画像デー
タを格納するメモリカードにおいて、上記第１から第１
０の発明と同様の効果を得ることができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１におけるメモリカード
の例を示した概略のブロック図である。

【図２】 図１で示した主メモリ部４とＥＣＣメモリ部
６におけるメモリマップの例を示した図である。

【図３】 図１で示した制御部８による画像データ書き
込み時の動作例を示したフローチャートである。

【図４】 図１で示した制御部８による画像データ読み
出し時の動作例を示したフローチャートである。

【図５】 本発明の実施の形態２におけるメモリカード
の例を示した概略のブロック図である。

【図６】 図５で示した制御部２２による画像データ書
き込み時の動作例を示したフローチャートである。

【図７】 図５で示した制御部２２による画像データ読
み出し時の動作例を示したフローチャートである。

【図８】 本発明の実施の形態３におけるメモリカード
の例を示した概略のブロック図である。

【図９】 図８で示した制御部３１による誤り訂正符号
の生成と保存を行う動作例を示したフローチャートであ
る。

【符号の説明】

１，２０，３０ メモリカード、 ２ ホストシステム
装置、 ３ インタフェース部、 ４ 主メモリ部、
５，２１ ＥＣＣ制御部、 ６ ＥＣＣメモリ部、 ７
アドレステーブル、 ８，２２，３１ 制御部

Claims (11)

【特許請求の範囲】
1. 【請求項１】 情報処理機器からなるホストシステム装
   置と接続するためのインタフェース部を有し、該インタ
   フェース部を介して入力されるホストシステム装置から
   のデータを格納するメモリカードにおいて、 上記ホストシステム装置からのデータを格納するための
   第１メモリ部と、 誤り訂正符号を生成すると共に、データの誤り検出及び
   データの誤り訂正を行うＥＣＣ制御部と、 該ＥＣＣ制御部で生成された誤り訂正符号を格納するた
   めの第２メモリ部と、上記第１メモリ部のアドレスに対
   して、該第２メモリ部のアドレスを対応付けするアドレ
   ス変換部と、 上記第１メモリ部、ＥＣＣ制御部、第２メモリ部及びア
   ドレス変換部を制御する制御部とを備え、 上記制御部は、データ書き込み時に、ホストシステム装
   置からの特定のデータに対してＥＣＣ制御部で誤り訂正
   符号を生成させると共に、生成させた誤り訂正符号を第
   ２メモリ部に格納し、特定のデータ及び特定のデータに
   対応する誤り訂正符号を格納した第１及び第２メモリ部
   の各アドレスの対応付けを上記アドレス変換部に対して
   行うことを特徴とするメモリカード。
2. 【請求項２】 上記制御部は、データ読み出し時に、ホ
   ストシステム装置から指定されたアドレスに対して第２
   メモリ部のアドレスが対応付けされているか否かの検索
   を上記アドレス変換部に対して行い、対応付けされてい
   る場合、上記ＥＣＣ制御部に対して、対応付けされた第
   ２メモリ部のアドレスに格納された誤り訂正符号を用い
   て、第１メモリ部から読み出したデータの誤り検出を行
   わせ、データの誤りが検出されると誤りの訂正を行う誤
   り訂正処理を行わせることを特徴とする請求項１に記載
   のメモリカード。
3. 【請求項３】 上記特定のデータとは、ホストシステム
   装置が制御部に指定したデータであることを特徴とする
   請求項１又は請求項２のいずれかに記載のメモリカー
   ド。
4. 【請求項４】 上記制御部は、第１メモリ部に格納され
   たすべてのデータを検索し、あらかじめ指定された特定
   のデータを検出すると、該検出した特定のデータに対し
   て、ＥＣＣ制御部に対して上記誤り訂正符号を生成さ
   せ、該生成した誤り訂正符号を第２メモリ部に格納する
   ことを特徴とする請求項１又は請求項２のいずれかに記
   載のメモリカード。
5. 【請求項５】 上記制御部は、第１メモリ部のデータ検
   索、ＥＣＣ制御部に対して行わせる誤り訂正符号の生
   成、及び第２メモリ部への誤り訂正符号の格納を、ホス
   トシステム装置からのアクセスがない待機状態時に行う
   ことを特徴とする請求項４に記載のメモリカード。
6. 【請求項６】 上記アドレス変換部は、上記第１メモリ
   部のアドレスに対して、第２メモリ部のアドレスを対応
   付けするテーブルデータであり、上記制御部は、第２メ
   モリ部に誤り訂正符号を格納するごとに、特定のデータ
   を格納した第１メモリ部のアドレスと、該アドレスに格
   納した特定のデータに対する誤り訂正符号を格納した第
   ２メモリ部のアドレスとの対応付けを行ったデータを追
   加したテーブルデータに更新することを特徴とする請求
   項１から請求項５のいずれかに記載のメモリカード。
7. 【請求項７】 上記制御部は、ＥＣＣ制御部に、上記特
   定のデータに対してバイト単位のデータごとに誤り訂正
   符号を生成させることを特徴とする請求項１から請求項
   ６のいずれかに記載のメモリカード。
8. 【請求項８】 上記制御部は、ＥＣＣ制御部に、上記特
   定のデータに対してブロック単位のデータごとに誤り訂
   正符号を生成させることを特徴とする請求項１から請求
   項６のいずれかに記載のメモリカード。
9. 【請求項９】 上記誤り訂正符号は、ハミング符号であ
   ることを特徴とする請求項１から請求項８のいずれかに
   記載のメモリカード。
10. 【請求項１０】 上記誤り訂正符号は、上記特定のデー
    タにおけるコピーデータとチェックサムとからなること
    を特徴とする請求項１から請求項８のいずれかに記載の
    メモリカード。
11. 【請求項１１】 上記第１メモリ部に格納するデータは
    画像データであり、上記特定のデータとは、画像データ
    における管理データであることを特徴とする請求項１か
    ら請求項１０のいずれかに記載のメモリカード。