JP3482999B2 - メモリチップ縮退制御装置 - Google Patents
メモリチップ縮退制御装置Info
- Publication number
- JP3482999B2 JP3482999B2 JP2000183923A JP2000183923A JP3482999B2 JP 3482999 B2 JP3482999 B2 JP 3482999B2 JP 2000183923 A JP2000183923 A JP 2000183923A JP 2000183923 A JP2000183923 A JP 2000183923A JP 3482999 B2 JP3482999 B2 JP 3482999B2
- Authority
- JP
- Japan
- Prior art keywords
- memory chip
- data
- memory
- sub
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
を構成する一部のメモリチップが故障した場合でも、正
常メモリチップのみでメモリモジュールが機能を果たせ
るよう制御する装置に関するものである。
として含む情報処理装置は、メモリモジュールから読み
出したデータにエラーが生じている場合、そのエラーを
訂正して正しいデータに変えるエラー訂正機能を備えて
いる。しかし、このエラー訂正機能では、データを構成
する複数のビットのうち1ビットがエラーとなっている
場合のみ訂正が可能であり、2ビット以上のエラーには
対応できない。そのため、従来より主記憶装置を複数の
メモリモジュールで構成し、1つのデータにおいて2ビ
ット以上のエラーが発生するような場合には、メモリモ
ジュールが故障したと判断して、そのメモリモジュール
は縮退し、正常なメモリモジュールのみで機能を果たす
よう制御する方式が採られている。しかし、この方式で
は、メモリモジュールの記憶容量が大きい場合、主記憶
装置を複数のメモリモジュールで構成すると、全体とし
て記憶装置はきわめて大規模となり、コストおよび装置
規模の点で不利である。
モリシステムの一例を示すブロック図である。図2に示
したメモリモジュール102は、8つのメモリチップ1
04、およびこれらのメモリチップ104にメモリバス
106を通じて接続されたエラー訂正用制御回路108
を備えて構成され、メモリチップ104が通常より多く
設けられている。そして、1つのメモリチップ104が
故障した場合には、故障したメモリチップ104を縮退
し、残りの正常なメモリチップ104により実質的にメ
モリモジュール102を構成するよう、エラー訂正用制
御回路108により制御される。したって、メモリモジ
ュール102を用いた場合には、メモリモジュールを複
数設ける必要がなくなる。
メモリモジュール102では、単一のメモリモジュール
で済んだとしても、通常より多くのメモリチップ104
を装備する必要があるため、いまだコストや装置規模の
点で改善の余地がある。本発明はこのような問題を解決
するためになされたもので、その目的は、メモリチップ
の数を増やすことなくメモリチップの故障に対応してメ
モリモジュールの信頼性を高めることが可能なメモリチ
ップ縮退制御装置を提供することにある。
成するため、共通のアドレスでアクセスする複数のメモ
リチップを含み、データをサブデータに分割し各サブデ
ータを各メモリチップによりそれぞれ保持することで前
記データを記憶するメモリモジュールにおいて前記メモ
リチップの故障発生時に前記メモリチップの縮退制御を
行う装置であって、前記メモリモジュールから読み出さ
れた前記データに含まれるエラーを検出して、前記メモ
リチップが故障しているか否かを判定するとともに故障
している前記メモリチップを特定する故障判定手段と、
前記故障判定手段が前記メモリチップは故障していると
判定したとき、データ書き込み時には、前記故障判定手
段が特定した故障メモリチップ以外の正常メモリチップ
の連続する第1アドレスおよび第2アドレスに前記正常
メモリチップが本来保持すべきサブデータと前記故障メ
モリチップが本来保持すべきサブデータを保持させ、デ
ータ読み出し時には、前記正常メモリチップの第1アド
レスおよび第2アドレスから前記サブデータを読み出し
て合成し出力するデータ割付手段とを備えることを特徴
とする。
は、故障判定手段がメモリチップは故障していると判定
したとき、データ割付手段は、データ書き込み時には、
前記故障判定手段が特定した故障メモリチップ以外の正
常メモリチップの連続する第1、第2アドレスに前記正
常メモリチップが本来保持すべきサブデータと前記故障
メモリチップが本来保持すべきサブデータを保持させ、
データ読み出し時には、前記正常メモリチップの第1ア
ドレスおよび第2アドレスから前記サブデータを読み出
して合成し出力する。したがって、メモリチップを余分
に装備しなくとも、メモリチップが故障した場合には、
そのメモリチップを縮退し、正常なメモリチップのみ
で、メモリモジュールに故障前と同じビット数のデータ
を保持させ、本来の機能を果たさせることができる。
て図面を参照して説明する。図1は本発明によるメモリ
チップ縮退制御装置の一例を示すブロック図である。図
1に示したメモリチップ縮退制御装置2は、たとえば情
報処理装置を構成する主記憶装置としてメモリモジュー
ル4を制御するためのものであり、上記情報処理装置を
構成する不図示のCPUはメモリチップ縮退制御装置2
を通じてメモリモジュール4をアクセスし、メモリモジ
ュール4に対するデータの書き込み、あるいはメモリモ
ジュール4からのデータの読み出しを行う。上記情報処
理装置は、本実施の形態例では主記憶装置としてメモリ
モジュール4のみを備えているものとする。
したように、主制御部6、エラー検出部8、エラー訂正
部10、ならびにデータ割付部12を含んで構成されて
いる。また、メモリモジュール4は本実施の形態例では
一例として7つのメモリチップ14により構成され、各
メモリチップ14のアドレスは共通となっており、各ア
ドレスに、たとえば4ビットあるいは8ビットのデー
タ、すなわちサブデータを保持する。したがって、たと
えば各メモリチップ14が8ビットのサブデータを保持
するなら、メモリモジュール4の各アドレスに保持され
るデータのビット数は56ビットとなる。
要求を受け、メモリバス16通じてメモリモジュール4
をアクセスし、メモリモジュール4からデータを読み出
してCPUに供給する。また、CPUから書き込み要求
があった場合には、CPUからのデータをメモリバス1
6を通じてメモリモジュール4に書き込み、保持させ
る。
手段)は、メモリモジュール4から読み出されたデータ
をメモリバス16を通じて取得し、データに含まれるエ
ラーを検出して、メモリチップ14が故障しているか否
かを判定するとともに故障しているメモリチップ14を
特定する。エラー検出部8は、本実施の形態例では一例
として、メモリモジュール4の各メモリチップ14から
読み出されたサブデータごとにエラーチェックを行い、
サブデータを構成するビットのうち2ビット以上がエラ
ーであるとき、このエラービットを含むサブデータを出
力したメモリチップ14は故障していると判定する。
メモリチップ14は故障していると判定したとき、デー
タ書き込み時には、エラー検出部8が特定した故障メモ
リチップ以外の正常メモリチップに各データを保持さ
せ、データ読み出し時には、正常メモリチップから各デ
ータを読み出す。すなわち、データ割付部12は、エラ
ー検出部8がメモリチップ14は故障していると判定し
たとき、データ書き込み時には、エラー検出部8が特定
した故障メモリチップ以外の正常メモリチップの連続す
る第1、第2アドレスに前記正常メモリチップが本来保
持すべきサブデータと前記故障メモリチップが本来保持
すべきサブデータを保持させ、データ読み出し時には、
前記正常メモリチップの第1アドレスおよび第2アドレ
スから前記サブデータを読み出して合成し出力する。デ
ータ割付部12は、本実施の形態例では、正常メモリチ
ップの第1のアドレスに、正常メモリチップが本来保持
すべきサブデータを保持させ、正常メモリチップの第2
のアドレスに、故障メモリチップが本来保持すべきサブ
データを保持させる。
メモリチップ14からのデータで1ビットのみがエラー
となっていることを検出したとき、同データのエラー訂
正を周知のSECDEDハミング符号方式にもとづいて
行い、正しいデータをメモリバス16を通じて主制御部
6に供給する。ここで、メモリモジュール4から読み出
されたデータは、エラー訂正用の複数のビットを含み、
エラー検出部8がデータのエラーを検出し、エラービッ
トの数が1の場合には、エラー訂正部10はエラービッ
トを含むデータをメモリバス16から取り込み、エラー
訂正用のビットを用いて正しいデータを生成し、メモリ
バス16を通じて主制御部6に供給する。
縮退制御装置2の動作について説明する。メモリモジュ
ール4から読み出されたデータにエラーが生じておら
ず、エラー検出部8がエラーを検出していない場合に
は、エラー訂正部10はエラー訂正動作を行わず、また
データ割付部12も上述のような動作を行わないため、
主制御部6からのデータはそのままメモリモジュール4
に書き込まれ、またメモリモジュール4から読み出され
たデータはそのまま主制御部6に供給される。
たデータにエラーが生じており、エラー検出部8が、あ
るメモリチップ14からのデータに1ビットのエラーが
発生していることを検出した場合、エラー検出部8はそ
のことをエラー訂正部10に通知する。これによりエラ
ー訂正部10は、メモリバス16からデータを取り込
み、エラー訂正を行った上でメモリバス16を通じて主
制御部6に供給する。
れたデータでエラーが生じており、エラー検出部8が、
あるメモリチップ14からのデータを構成するビットの
うち、2ビットがエラーとなっていることを検出した場
合には、エラー検出部8は上記メモリチップ14は故障
していると判定し、故障が発生したこと、および故障し
たメモリチップ14を識別する情報をデータ割付部12
に通知する。
の[表1]、[表2]を参照して詳しく説明する。
ってメモリモジュール4)のアドレスに対応し、アドレ
スA0〜A0+3の範囲が示されている。一方、各行は
メモリモジュール4を構成する各メモリチップT0〜T
6に対応している。そして、たとえば[表1]でメモリ
チップT2のアドレスA0+1にはD2[A0+1]な
るサブデータが保持され、また、メモリチップT4のア
ドレスA0+2にはD4[A0+2]なるサブデータが
保持されていることを表している。
示し、すべてのメモリチップ14に表のように各データ
保持されている。一方、[表2]は、一例としてメモリ
チップT3が故障した場合に、各データがどのように保
持されるかを示している。[表2]において大きい×印
はメモリチップ14が故障していることを表し、小さい
×印はデータが保持されていないことを表している。
3が故障した場合、データ割付部12は、その通知をエ
ラー検出部8から受けると、データ書き込み時には、エ
ラー検出部8が特定した故障メモリチップT3以外の正
常メモリチップT0〜T2、T4〜T6に、主制御部6
からメモリバス16を通じて受け取ったデータを書き込
む。より具体的には、データ割付部12は、例えば本来
アドレスA0に保持させていたサブデータD0[A0]
〜D6[A0]のうち、D0[A0]〜D2[A0]お
よびD4[A0]〜D6[A0]は元通りにメモリチッ
プT0〜T2、T4〜T6のアドレスA0(第1のアド
レス)に保持させ、一方、本来故障メモリチップT3に
保持させるべきサブデータD3[A0]は、メモリチッ
プT0のアドレスA0につづくアドレスA0+1(第2
のアドレス)に保持させる。
レスA0+1に保持させていたサブデータD0[A0+
1]〜D6[A0+1]のうち、D0[A0+1]〜D
2[A0+1]およびD4[A0+1]〜D6[A0+
1]はメモリチップT0〜T2、T4〜T6のアドレス
A0+2(第1のアドレス)に保持させ、一方、本来故
障メモリチップT3に保持させるべきサブデータD3
[A0+1]は、メモリチップT0のアドレスA0+2
につづくアドレスA0+3(第2のアドレス)に保持さ
せる。
部12は、メモリチップT0〜T2、T4〜T6のアド
レスA0から、D0[A0]〜D2[A0]およびD4
[A0]〜D6[A0]を読み出し、メモリチップT0
のつづくアドレスA0+1からサブデータD3[A0]
を読み出す。そしてこれらのサブデータを合成し、サブ
データD0[A0]〜D6[A0]から成る1つのデー
タとして、メモリバス16を通じて主制御部6に供給す
る。
プ縮退制御装置2を用いることにより、メモリモジュー
ル4にメモリチップを余分に装備しなくとも、メモリチ
ップ14が故障した場合には、そのメモリチップ14を
縮退し、正常なメモリチップ14のみで、メモリモジュ
ール4に故障前と同じビット数のデータを保持させ、本
来の機能を果たさせることができる。
ジュール4しか備えていない場合でも、利用できる記憶
容量は減少するものの、情報処理装置が停止する事態は
回避することができる。そして、本実施の形態例では、
メモリチップ14の数を増やすことなくメモリチップ1
4の故障に対応してメモリモジュール4の信頼性を高め
ることが可能であり、コストの点で非常に有利である。
さらに、メモリモジュール4自体の構成は従来通りでよ
いため、従来より使用されている一般的なメモリモジュ
ールを用いることができ、この点でも低コスト化に有利
である。
8は、2ビット以上のエラーを検出したときメモリチッ
プ14が故障していると判断するとしたが、このような
方式以外にも、たとえば、エラーの発生頻度にもとづく
方式として、メモリモジュール4から連続して読み出さ
れた所定数のデータのうち、基準数を超えるデータで、
たとえば1ビットのエラーを検出したとき、メモリチッ
プ14が故障していると判定するようにしてもよい。
プ縮退制御装置では、故障判定手段がメモリチップは故
障していると判定したとき、データ割付手段は、データ
書き込み時には、前記故障判定手段が特定した故障メモ
リチップ以外の正常メモリチップの連続する第1、第2
アドレスに前記正常メモリチップが本来保持すべきサブ
データと前記故障メモリチップが本来保持すべきサブデ
ータを保持させ、データ読み出し時には、前記正常メモ
リチップの第1アドレスおよび第2アドレスから前記サ
ブデータを読み出して合成し出力する。
なくとも、メモリチップが故障した場合には、そのメモ
リチップを縮退し、正常なメモリチップのみで、メモリ
モジュールに故障前と同じビット数のデータを保持さ
せ、本来の機能を果たさせることができる。そのため、
情報処理装置が単一のメモリモジュールしか備えていな
い場合でも、利用できる記憶容量は減少するものの、情
報処理装置が停止する事態は回避することができる。そ
して、メモリチップの数を増やすことなくメモリチップ
の故障に対応してメモリモジュールの信頼性を高めるこ
とが可能であり、コストの点で非常に有利である。さら
に、メモリモジュール自体の構成は従来通りでよいた
め、従来より使用されている一般的なメモリモジュール
を用いることができ、この点でも低コスト化に有利であ
る。
を示すブロック図である。
例を示すブロック図である。
ール、6……主制御部、8……エラー検出部、10……
エラー訂正部、12……データ割付部、14……メモリ
チップ、16……メモリバス、102……メモリモジュ
ール、104……メモリチップ、106……メモリバ
ス、108……エラー訂正用制御回路。
Claims (7)
- 【請求項1】共通のアドレスでアクセスする複数のメモ
リチップを含み、データをサブデータに分割し各サブデ
ータを各メモリチップによりそれぞれ保持することで前
記データを記憶するメモリモジュールにおいて前記メモ
リチップの故障発生時に前記メモリチップの縮退制御を
行う装置であって、 前記メモリモジュールから読み出された前記データに含
まれるエラーを検出して、前記メモリチップが故障して
いるか否かを判定するとともに故障している前記メモリ
チップを特定する故障判定手段と、 前記故障判定手段が前記メモリチップは故障していると
判定したとき、データ書き込み時には、前記故障判定手
段が特定した故障メモリチップ以外の正常メモリチップ
の連続する第1アドレスおよび第2アドレスに前記正常
メモリチップが本来保持すべきサブデータと前記故障メ
モリチップが本来保持すべきサブデータを保持させ、デ
ータ読み出し時には、前記正常メモリチップの第1アド
レスおよび第2アドレスから前記サブデータを読み出し
て合成し出力するデータ割付手段と、 を備える ことを特徴とするメモリチップ縮退制御装置。 - 【請求項2】前記データ割付手段は、前記正常メモリチ
ップの前記第1のアドレスに、前記正常メモリチップが
本来保持すべき前記サブデータを保持させ、前記正常メ
モリチップの前記第2のアドレスに、前記故障メモリチ
ップが本来保持すべき前記サブデータを保持させること
を特徴とする請求項1記載のメモリチップ縮退制御装
置。 - 【請求項3】前記サブデータは、1つまたは複数のビッ
トから成ることを特徴とする請求項1記載のメモリチッ
プ縮退制御装置。 - 【請求項4】前記故障判定手段は、前記メモリチップか
ら読み出された前記データにおいて2つ以上のビットで
エラーが生じているとき、前記メモリチップが故障して
いると判定することを特徴とする請求項1記載のメモリ
チップ縮退制御装置。 - 【請求項5】前記故障判定手段は、前記メモリチップか
ら連続して読み出された所定数の前記データのうち、基
準数を超える前記データでエラーを検出したとき、前記
メモリチップが故障していると判定することを特徴とす
る請求項1記載のメモリチップ縮退制御装置。 - 【請求項6】前記故障判定手段は、1ビットのエラーが
検出された前記データをエラーとすることを特徴とする
請求項5記載のメモリチップ縮退制御装置。 - 【請求項7】前記メモリモジュールは情報処理装置に組
み込まれ、前記情報処理装置の主記憶装置は単一の前記
メモリモジュールによって構成されていることを特徴と
する請求項1記載のメモリチップ縮退制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000183923A JP3482999B2 (ja) | 2000-06-20 | 2000-06-20 | メモリチップ縮退制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000183923A JP3482999B2 (ja) | 2000-06-20 | 2000-06-20 | メモリチップ縮退制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002007223A JP2002007223A (ja) | 2002-01-11 |
JP3482999B2 true JP3482999B2 (ja) | 2004-01-06 |
Family
ID=18684426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000183923A Expired - Fee Related JP3482999B2 (ja) | 2000-06-20 | 2000-06-20 | メモリチップ縮退制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3482999B2 (ja) |
-
2000
- 2000-06-20 JP JP2000183923A patent/JP3482999B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002007223A (ja) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4431977B2 (ja) | メモリモジュールの自己テストおよび修復するためのシステムおよび方法 | |
US8245109B2 (en) | Error checking and correction (ECC) system and method | |
US7694093B2 (en) | Memory module and method for mirroring data by rank | |
JP2772391B2 (ja) | 不良データアルゴリズム | |
US20020124129A1 (en) | Method for using RAM buffers with multiple accesses in flash-based storage systems | |
JPH03198135A (ja) | 障害余裕性メモリ・システム及び障害余裕性メモリ・システムの作動方法 | |
KR920001104B1 (ko) | 어드레스 라인 오류 테스트 방법 | |
JPH07191915A (ja) | コンピュータ・システム、メモリ・カード、及びその操作方法 | |
US20080256416A1 (en) | Apparatus and method for initializing memory | |
JP2008090442A (ja) | メモリ制御装置 | |
US20030159092A1 (en) | Hot swapping memory method and system | |
JPH10506212A (ja) | メモリ管理 | |
US8078937B2 (en) | Memory-module controller, memory controller and corresponding memory arrangement, and also method for error correction | |
JPH1097471A (ja) | メモリデータのエラー訂正方法、及びエラー訂正方式 | |
JP3482999B2 (ja) | メモリチップ縮退制御装置 | |
JP3157787B2 (ja) | 記憶装置 | |
CN117037884B (zh) | 在存储阵列中使用的熔断器单元及其处理方法、存储阵列 | |
JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
JPH0756640B2 (ja) | 記憶装置 | |
JPH04115340A (ja) | 二重化記憶回路 | |
JPH08166910A (ja) | データ修復方法 | |
JP2993099B2 (ja) | 二重化メモリ装置 | |
JPS63271555A (ja) | 記憶制御方式 | |
JPH01106247A (ja) | メモリカード | |
JPH06324950A (ja) | メモリ制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |