JPH08166910A - データ修復方法 - Google Patents
データ修復方法Info
- Publication number
- JPH08166910A JPH08166910A JP6333375A JP33337594A JPH08166910A JP H08166910 A JPH08166910 A JP H08166910A JP 6333375 A JP6333375 A JP 6333375A JP 33337594 A JP33337594 A JP 33337594A JP H08166910 A JPH08166910 A JP H08166910A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- stored
- chip
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 複数のメモリチップから構成されるメモリシ
ステムに於いて、メモリ容量の冗長度を高くすることな
く、消失したデータを復旧できるようにする。 【構成】 連続したアドレスがデータ格納用のメモリチ
ップ２１−１〜２１−Ｎに１つずつ順番に割り当てられ
ている。また、メモリチップ２１−１〜２１−Ｎに格納
されているデータについてのＥＣＣがＥＣＣ格納用のメ
モリチップ２２−１〜２２−Ｎに格納されている。サム
チェックデータ用のメモリチップ２５には、各メモリチ
ップのチップ内アドレスが同一のデータ毎のサムチェッ
クデータが格納されている。付加されているＥＣＣによ
っては訂正不能なデータに対しては、サムチェックデー
タと訂正不能なデータが格納されているメモリチップ以
外のメモリチップに格納されている、上記訂正不能なデ
ータとチップ内アドレスが同一なデータとに基づいてデ
ータの修復を行う。
ステムに於いて、メモリ容量の冗長度を高くすることな
く、消失したデータを復旧できるようにする。 【構成】 連続したアドレスがデータ格納用のメモリチ
ップ２１−１〜２１−Ｎに１つずつ順番に割り当てられ
ている。また、メモリチップ２１−１〜２１−Ｎに格納
されているデータについてのＥＣＣがＥＣＣ格納用のメ
モリチップ２２−１〜２２−Ｎに格納されている。サム
チェックデータ用のメモリチップ２５には、各メモリチ
ップのチップ内アドレスが同一のデータ毎のサムチェッ
クデータが格納されている。付加されているＥＣＣによ
っては訂正不能なデータに対しては、サムチェックデー
タと訂正不能なデータが格納されているメモリチップ以
外のメモリチップに格納されている、上記訂正不能なデ
ータとチップ内アドレスが同一なデータとに基づいてデ
ータの修復を行う。
Description
【０００１】
【産業上の利用分野】本発明は、メモリに格納されてい
るデータを修復するデータ修復方法に関し、特に、サム
チェックデータを利用してデータを修復するデータ修復
方法に関する。
るデータを修復するデータ修復方法に関し、特に、サム
チェックデータを利用してデータを修復するデータ修復
方法に関する。
【０００２】
【従来の技術】メモリにデータを格納する際、ハミング
符号等のＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ
Ｃｏｄｅ）を付加し、データ中のビットにエラーがあっ
た場合、それを自動訂正するということは従来から行わ
れている。しかし、高い信頼性が要求されるシステムで
は、ＥＣＣによるエラー訂正だけでは十分な信頼性を得
ることができないため、多数決方式或いはミラーリング
方式を適用している。
符号等のＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ
Ｃｏｄｅ）を付加し、データ中のビットにエラーがあっ
た場合、それを自動訂正するということは従来から行わ
れている。しかし、高い信頼性が要求されるシステムで
は、ＥＣＣによるエラー訂正だけでは十分な信頼性を得
ることができないため、多数決方式或いはミラーリング
方式を適用している。
【０００３】多数決方式は、同一のメモリシステムを３
系統用意しておき、データの読み出し時、３系統のメモ
リシステムからデータを読み出し、その内の２系統で同
一である値を真値とするものである。
系統用意しておき、データの読み出し時、３系統のメモ
リシステムからデータを読み出し、その内の２系統で同
一である値を真値とするものである。
【０００４】また、ミラーリング方式は、同一のメモリ
システムを２系統用意しておき、各系統のメモリシステ
ムに格納するデータには、パリティビット，ハミング符
号等のエラー検出が可能な符号を付加しておき、一方の
系統からデータで読み出している時に読み出しエラーが
発生した場合は、他方の系統のデータを真値として取り
出すものである。
システムを２系統用意しておき、各系統のメモリシステ
ムに格納するデータには、パリティビット，ハミング符
号等のエラー検出が可能な符号を付加しておき、一方の
系統からデータで読み出している時に読み出しエラーが
発生した場合は、他方の系統のデータを真値として取り
出すものである。
【０００５】
【発明が解決しようとする課題】上述した多数決方式，
ミラーリング方式によれば、高い信頼性を得ることはで
きるが、多くのメモリ容量が必要になり、消費電力，重
量が増大する。特に、大容量のメモリを必要とするファ
イルメモリ，データレコーダ等のシステムに於いては、
消費電力，重量の増大は大きな問題となる。ここで、具
体的に多数決方式，ミラーリング方式で、どの程度のメ
モリ容量が必要になるかを示すと、多数決方式の場合
は、同一のメモリシステムを３系統用意しなければなら
ないため、最低限必要なメモリ容量に比較して３倍のメ
モリ容量が必要になり、ミラーリング方式の場合は、デ
ータ用のメモリチップが２系統必要になると共に、パリ
ティビット等のエラー検出符号のためのメモリチップも
２系統必要になるため、最低限必要なメモリ容量に比較
して４倍のメモリ容量が必要になる。
ミラーリング方式によれば、高い信頼性を得ることはで
きるが、多くのメモリ容量が必要になり、消費電力，重
量が増大する。特に、大容量のメモリを必要とするファ
イルメモリ，データレコーダ等のシステムに於いては、
消費電力，重量の増大は大きな問題となる。ここで、具
体的に多数決方式，ミラーリング方式で、どの程度のメ
モリ容量が必要になるかを示すと、多数決方式の場合
は、同一のメモリシステムを３系統用意しなければなら
ないため、最低限必要なメモリ容量に比較して３倍のメ
モリ容量が必要になり、ミラーリング方式の場合は、デ
ータ用のメモリチップが２系統必要になると共に、パリ
ティビット等のエラー検出符号のためのメモリチップも
２系統必要になるため、最低限必要なメモリ容量に比較
して４倍のメモリ容量が必要になる。
【０００６】また、上述した多数決方式，ミラーリング
方式では、消失したデータを修復することができないと
いう問題もある。
方式では、消失したデータを修復することができないと
いう問題もある。
【０００７】そこで、本発明の目的は、消失したデータ
を修復することができ、且つメモリ容量の冗長度を低く
することができるデータ修復方法を提供することにあ
る。
を修復することができ、且つメモリ容量の冗長度を低く
することができるデータ修復方法を提供することにあ
る。
【０００８】
【課題を解決するための手段及び作用】本発明は上記目
的を達成するため、複数個のメモリチップから構成され
るメモリシステムに於いて、前記メモリチップに格納す
るデータにはＥＣＣを付加し、前記メモリチップ上の所
定の関係を有する複数のアドレスに格納されているデー
タ毎に、サムチェックデータを算出して記憶しておき、
付加されているＥＣＣによっては訂正不能なデータに対
しては、前記記憶しているサムチェックデータの内の前
記訂正不能なデータに対応するサムチェックデータと、
前記訂正不能なデータが格納されているアドレスと前記
所定の関係を有するアドレスに格納されているデータと
に基づいてデータの修復を行うようにしたものである。
的を達成するため、複数個のメモリチップから構成され
るメモリシステムに於いて、前記メモリチップに格納す
るデータにはＥＣＣを付加し、前記メモリチップ上の所
定の関係を有する複数のアドレスに格納されているデー
タ毎に、サムチェックデータを算出して記憶しておき、
付加されているＥＣＣによっては訂正不能なデータに対
しては、前記記憶しているサムチェックデータの内の前
記訂正不能なデータに対応するサムチェックデータと、
前記訂正不能なデータが格納されているアドレスと前記
所定の関係を有するアドレスに格納されているデータと
に基づいてデータの修復を行うようにしたものである。
【０００９】また、本発明は、複数のメモリチップから
構成されるメモリシステムに於いて、或るメモリチップ
に格納されている全てのデータが、ＥＣＣによっては訂
正不能なものになった場合でも、データの修復を可能に
するという目的を達成するため、複数個のメモリチップ
から構成されるメモリシステムに於いて、連続したアド
レスを前記複数個のメモリチップに順番に割り当て、前
記複数個のメモリチップに格納するデータにはＥＣＣを
付加し、格納アドレスが所定の関係を有する、前記各メ
モリチップ１個ずつのデータについてサムチェックデー
タを算出して記憶しておき、付加されているＥＣＣによ
っては訂正不能なデータに対しては、前記記憶している
サムチェックデータの内の前記訂正不能なデータに対応
するサムチェックデータと、前記訂正不能なデータが格
納されているアドレスと前記所定の関係を有するアドレ
スに格納されているデータとに基づいてデータの修復を
行うようにしたものである。ここで、所定の関係を有す
る格納アドレスは、例えば、チップ内アドレスが同一の
アドレスとすることができる。
構成されるメモリシステムに於いて、或るメモリチップ
に格納されている全てのデータが、ＥＣＣによっては訂
正不能なものになった場合でも、データの修復を可能に
するという目的を達成するため、複数個のメモリチップ
から構成されるメモリシステムに於いて、連続したアド
レスを前記複数個のメモリチップに順番に割り当て、前
記複数個のメモリチップに格納するデータにはＥＣＣを
付加し、格納アドレスが所定の関係を有する、前記各メ
モリチップ１個ずつのデータについてサムチェックデー
タを算出して記憶しておき、付加されているＥＣＣによ
っては訂正不能なデータに対しては、前記記憶している
サムチェックデータの内の前記訂正不能なデータに対応
するサムチェックデータと、前記訂正不能なデータが格
納されているアドレスと前記所定の関係を有するアドレ
スに格納されているデータとに基づいてデータの修復を
行うようにしたものである。ここで、所定の関係を有す
る格納アドレスは、例えば、チップ内アドレスが同一の
アドレスとすることができる。
【００１０】更に、本発明は、複数のメモリチップから
構成されるメモリシステムに於いて、或るメモリチップ
が不良となった場合でも、そのメモリチップに格納され
ていたデータの修復を可能にするという目的を達成する
ため、データ読み出し時のエラー発生回数に基づいて不
良チップと判定されるメモリチップに対しては、前記記
憶している各チップ内アドレス対応の各サムチェックデ
ータと、前記不良チップと判定されたメモリチップ以外
のメモリチップに格納されているデータとに基づいて前
記不良チップと判定されたメモリチップに格納されるべ
きデータを算出して代替メモリチップに格納するように
したものである。
構成されるメモリシステムに於いて、或るメモリチップ
が不良となった場合でも、そのメモリチップに格納され
ていたデータの修復を可能にするという目的を達成する
ため、データ読み出し時のエラー発生回数に基づいて不
良チップと判定されるメモリチップに対しては、前記記
憶している各チップ内アドレス対応の各サムチェックデ
ータと、前記不良チップと判定されたメモリチップ以外
のメモリチップに格納されているデータとに基づいて前
記不良チップと判定されたメモリチップに格納されるべ
きデータを算出して代替メモリチップに格納するように
したものである。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００１２】図１は本発明の実施例のブロック図であ
り、ＭＰＵ１と、メモリ部２と、アドレス制御手段３
と、ＥＣＣ生成手段４と、ＥＣＣチェック手段５と、エ
ラー訂正手段６と、エラー回数書き込み手段７と、エラ
ー回数記憶部８とから構成されている。
り、ＭＰＵ１と、メモリ部２と、アドレス制御手段３
と、ＥＣＣ生成手段４と、ＥＣＣチェック手段５と、エ
ラー訂正手段６と、エラー回数書き込み手段７と、エラ
ー回数記憶部８とから構成されている。
【００１３】図２はメモリ部２の構成例を示すブロック
図であり、データ格納用のＮ個のメモリチップ２１−１
〜２１−Ｎと、メモリチップ２１−１〜２１−Ｎに格納
されている各データについてのＥＣＣが格納されるＥＣ
Ｃ格納用のＮ個のメモリチップ２２−１〜２２−Ｎと、
データ格納用のメモリチップ２１−１〜２１−Ｎの何れ
かが不良になったとき、そのメモリチップの代わりに使
用する代替用のメモリチップ２３と、このメモリチップ
２３に格納されている各データについてのＥＣＣが格納
されるＥＣＣ格納用のメモリチップ２４と、データ格納
用のメモリチップ２１−１〜２１−Ｎに格納されている
データのチップ内アドレスが同一のデータ毎のサムチェ
ックデータが格納されるサムチェックデータ用のメモリ
チップ２５と、メモリチップ２５に格納されている各サ
ムチェックデータについてのＥＣＣが格納されるメモリ
チップ２６とから構成されている。
図であり、データ格納用のＮ個のメモリチップ２１−１
〜２１−Ｎと、メモリチップ２１−１〜２１−Ｎに格納
されている各データについてのＥＣＣが格納されるＥＣ
Ｃ格納用のＮ個のメモリチップ２２−１〜２２−Ｎと、
データ格納用のメモリチップ２１−１〜２１−Ｎの何れ
かが不良になったとき、そのメモリチップの代わりに使
用する代替用のメモリチップ２３と、このメモリチップ
２３に格納されている各データについてのＥＣＣが格納
されるＥＣＣ格納用のメモリチップ２４と、データ格納
用のメモリチップ２１−１〜２１−Ｎに格納されている
データのチップ内アドレスが同一のデータ毎のサムチェ
ックデータが格納されるサムチェックデータ用のメモリ
チップ２５と、メモリチップ２５に格納されている各サ
ムチェックデータについてのＥＣＣが格納されるメモリ
チップ２６とから構成されている。
【００１４】データ格納用のメモリチップ２１−ｋ（１
≦ｋ≦Ｎ）とＥＣＣ格納用のメモリチップ２２−ｋとに
は、ＭＰＵ１が管理しているアドレス空間に於ける同一
のアドレスが割り当てられている。また、代替用のメモ
リチップ２３とメモリチップ２４とにもアドレス空間に
於ける同一のアドレスが割り当てられ、サムチェックデ
ータ用のメモリチップ２５とメモリチップ２６とにもア
ドレス空間に於ける同一のアドレスが割り当てられてい
る。
≦ｋ≦Ｎ）とＥＣＣ格納用のメモリチップ２２−ｋとに
は、ＭＰＵ１が管理しているアドレス空間に於ける同一
のアドレスが割り当てられている。また、代替用のメモ
リチップ２３とメモリチップ２４とにもアドレス空間に
於ける同一のアドレスが割り当てられ、サムチェックデ
ータ用のメモリチップ２５とメモリチップ２６とにもア
ドレス空間に於ける同一のアドレスが割り当てられてい
る。
【００１５】また、メモリチップのアドレスの管理は、
通常は、１つのメモリチップ内の連続した領域には１つ
ずつカウントアップする連続したアドレスを割り付ける
が、本実施例では、データ格納用のメモリチップ２１−
１〜２１−Ｎ及びＥＣＣ格納用のメモリチップ２２−１
〜２２−Ｎについては、図２に示すように、アドレスを
Ｎ個のメモリチップ２１−１〜２１−Ｎにわたって連続
するように割り付ける。即ち、メモリチップ２１−１〜
２１−Ｎに、００００〜（Ｎ−１），Ｎ〜（２Ｎ−
１），…というようにアドレスを割り付ける。従って、
メモリチップ２１−１〜２１−Ｎ内の連続した領域に割
り当てられるアドレスは、Ｎずつカウントアップするも
のになる。
通常は、１つのメモリチップ内の連続した領域には１つ
ずつカウントアップする連続したアドレスを割り付ける
が、本実施例では、データ格納用のメモリチップ２１−
１〜２１−Ｎ及びＥＣＣ格納用のメモリチップ２２−１
〜２２−Ｎについては、図２に示すように、アドレスを
Ｎ個のメモリチップ２１−１〜２１−Ｎにわたって連続
するように割り付ける。即ち、メモリチップ２１−１〜
２１−Ｎに、００００〜（Ｎ−１），Ｎ〜（２Ｎ−
１），…というようにアドレスを割り付ける。従って、
メモリチップ２１−１〜２１−Ｎ内の連続した領域に割
り当てられるアドレスは、Ｎずつカウントアップするも
のになる。
【００１６】また、代替用のメモリチップ２３及びメモ
リチップ２４には、図２に示すように、アドレスＰから
連続したアドレスが割り当てられ、サムチェックデータ
用のメモリチップ２５及びメモリチップ２６には、図２
に示すように、アドレスＭから連続したアドレスが割り
当てられる。
リチップ２４には、図２に示すように、アドレスＰから
連続したアドレスが割り当てられ、サムチェックデータ
用のメモリチップ２５及びメモリチップ２６には、図２
に示すように、アドレスＭから連続したアドレスが割り
当てられる。
【００１７】また、データ格納用のメモリチップ２１−
１〜２１−Ｎ，代替用のメモリチップ２３及びサムチェ
ックデータ用のメモリチップ２５には、ＭＰＵ１からの
データが与えられ、ＥＣＣ格納用のメモリチップ２２−
１〜２２−Ｎ，２４，２６には、ＥＣＣ生成手段４から
のＥＣＣが与えられる。
１〜２１−Ｎ，代替用のメモリチップ２３及びサムチェ
ックデータ用のメモリチップ２５には、ＭＰＵ１からの
データが与えられ、ＥＣＣ格納用のメモリチップ２２−
１〜２２−Ｎ，２４，２６には、ＥＣＣ生成手段４から
のＥＣＣが与えられる。
【００１８】尚、データ格納用のメモリチップ２１−１
〜２１−Ｎの個数Ｎは、ミッションライフを考慮したメ
モリチップの不良率や、データの書き込み時の運用面か
らの制約等によって決定するものである。ここで、デー
タ書き込み時の運用面からの制約としては、例えば、デ
ータを書き込む際には、データの書き始めのアドレスを
メモリチップ２１−１上のアドレスにし、書き込むデー
タ数はＮの倍数にするという制約が挙げられる。また、
ＥＣＣとしては、１ビットエラーの検出，訂正が可能な
ハミング符号や、ハミング符号を拡張した２ビットエラ
ーの検出，１ビットエラーの訂正が可能なＳＥＣ−ＤＥ
Ｄ（Ｓｉｎｇｌｅ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔ−Ｄｏ
ｕｂｌｅ Ｅｒｒｏｒ Ｄｅｔｅｃｔ）符号等を使用す
ることができ、本実施例ではＳＥＣ−ＤＥＤ符号を用い
るものとする。
〜２１−Ｎの個数Ｎは、ミッションライフを考慮したメ
モリチップの不良率や、データの書き込み時の運用面か
らの制約等によって決定するものである。ここで、デー
タ書き込み時の運用面からの制約としては、例えば、デ
ータを書き込む際には、データの書き始めのアドレスを
メモリチップ２１−１上のアドレスにし、書き込むデー
タ数はＮの倍数にするという制約が挙げられる。また、
ＥＣＣとしては、１ビットエラーの検出，訂正が可能な
ハミング符号や、ハミング符号を拡張した２ビットエラ
ーの検出，１ビットエラーの訂正が可能なＳＥＣ−ＤＥ
Ｄ（Ｓｉｎｇｌｅ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔ−Ｄｏ
ｕｂｌｅ Ｅｒｒｏｒ Ｄｅｔｅｃｔ）符号等を使用す
ることができ、本実施例ではＳＥＣ−ＤＥＤ符号を用い
るものとする。
【００１９】アドレス制御手段３は、ＭＰＵ１が出力す
るアドレスをチップセレクト信号及びチップ内アドレス
に変換してメモリ部２に与える機能を有すると共に、Ｍ
ＰＵ１から出力されたリードライト信号Ｒ／Ｗをメモリ
部２に与える機能を有する。
るアドレスをチップセレクト信号及びチップ内アドレス
に変換してメモリ部２に与える機能を有すると共に、Ｍ
ＰＵ１から出力されたリードライト信号Ｒ／Ｗをメモリ
部２に与える機能を有する。
【００２０】図３はアドレス制御手段３の構成例を示す
ブロック図であり、アドレスデコーダ３１と、アドレス
デコーダ３２と、アドレス選択回路３３と、不良チップ
記憶回路３４と、切り替え回路３５とから構成されてい
る。
ブロック図であり、アドレスデコーダ３１と、アドレス
デコーダ３２と、アドレス選択回路３３と、不良チップ
記憶回路３４と、切り替え回路３５とから構成されてい
る。
【００２１】アドレスデコーダ３１は、ＭＰＵ１から出
力されるアドレスの上位ビットを解読し、そのアドレス
がサムチェックデータ用のメモリチップ２５及びメモリ
チップ２６に割り当てられているアドレスであると判断
すると、メモリチップ２５，２６に対するチップセレク
ト信号ＣＳＭを“１”にしてメモリチップ２５，２６の
選択を指示すると共に、上記アドレスの下位ビットをチ
ップ内アドレスとして出力する機能を有する。
力されるアドレスの上位ビットを解読し、そのアドレス
がサムチェックデータ用のメモリチップ２５及びメモリ
チップ２６に割り当てられているアドレスであると判断
すると、メモリチップ２５，２６に対するチップセレク
ト信号ＣＳＭを“１”にしてメモリチップ２５，２６の
選択を指示すると共に、上記アドレスの下位ビットをチ
ップ内アドレスとして出力する機能を有する。
【００２２】アドレスデコーダ３２は、ＭＰＵ１から出
力されるアドレスの下位ビットを解読してデータ格納用
のメモリチップ２１−１〜２１−Ｎ及びＥＣＣ格納用の
メモリチップ２２−１〜２２−Ｎに対するチップセレク
ト信号ＣＳ１〜ＣＳＮの内の１つを“１”にすると共
に、上記アドレスの上位ビットをチップ内アドレスとし
て出力する機能を有する。例えば、メモリチップ２１−
１〜２１−Ｎの個数Ｎが４個であれば、下位２ビットに
基づいてチップセレクト信号ＣＳ１〜ＣＳＮの内の１つ
を“１”にし、個数Ｎが８個であれば、下位３ビットに
基づいてチップセレクト信号ＣＳ１〜ＣＳＮの内の１つ
を“１”にする。
力されるアドレスの下位ビットを解読してデータ格納用
のメモリチップ２１−１〜２１−Ｎ及びＥＣＣ格納用の
メモリチップ２２−１〜２２−Ｎに対するチップセレク
ト信号ＣＳ１〜ＣＳＮの内の１つを“１”にすると共
に、上記アドレスの上位ビットをチップ内アドレスとし
て出力する機能を有する。例えば、メモリチップ２１−
１〜２１−Ｎの個数Ｎが４個であれば、下位２ビットに
基づいてチップセレクト信号ＣＳ１〜ＣＳＮの内の１つ
を“１”にし、個数Ｎが８個であれば、下位３ビットに
基づいてチップセレクト信号ＣＳ１〜ＣＳＮの内の１つ
を“１”にする。
【００２３】アドレス選択回路３３は、アドレスデコー
ダ３１から出力されるチップセレクト信号ＣＳＭが
“１”の場合は、アドレスデコーダ３１から出力される
チップ内アドレスをメモリ部２に供給し、“０”の場合
はアドレスデコーダ３２から出力されるチップ内アドレ
スをメモリ部２に供給する機能を有する。
ダ３１から出力されるチップセレクト信号ＣＳＭが
“１”の場合は、アドレスデコーダ３１から出力される
チップ内アドレスをメモリ部２に供給し、“０”の場合
はアドレスデコーダ３２から出力されるチップ内アドレ
スをメモリ部２に供給する機能を有する。
【００２４】不良チップ記憶回路３４には、データ格納
用のメモリチップ２１−１〜２１−Ｎの内、最初に不良
になったメモリチップを示す不良チップ情報がＭＰＵ１
によって格納される。
用のメモリチップ２１−１〜２１−Ｎの内、最初に不良
になったメモリチップを示す不良チップ情報がＭＰＵ１
によって格納される。
【００２５】切り替え回路３５は、チップセレクト信号
ＣＳＭが“０”の場合は、不良チップ記憶回路３４に不
良チップ情報が格納されていなければ、アドレスデコー
ダ３２から出力されるデータ格納用のメモリチップ２１
−１〜２１−Ｎに対するチップセレクト信号ＣＳ１〜Ｃ
ＳＮをそのまま出力すると共に、代替用のメモリチップ
２３及びメモリチップ２４に対するチップセレクト信号
ＣＳＰを“０”にする。
ＣＳＭが“０”の場合は、不良チップ記憶回路３４に不
良チップ情報が格納されていなければ、アドレスデコー
ダ３２から出力されるデータ格納用のメモリチップ２１
−１〜２１−Ｎに対するチップセレクト信号ＣＳ１〜Ｃ
ＳＮをそのまま出力すると共に、代替用のメモリチップ
２３及びメモリチップ２４に対するチップセレクト信号
ＣＳＰを“０”にする。
【００２６】また、不良チップ記憶回路３４に不良チッ
プ情報が格納されていれば、不良チップ情報によって示
されるメモリチップ２１−ｋに対するチップセレクト信
号ＣＳｋを“０”にし、代替用のメモリチップ２３及び
メモリチップ２４に対するチップセレクト信号ＣＳＰの
状態をチップセレクト信号ＣＳｋの状態にし、その他の
チップセレクト信号の状態をアドレスデコーダ３２から
出力されるチップセレクト信号の状態にする。例えば、
不良チップ記憶回路３４中の不良チップ情報が、メモリ
チップ２１−１の不良を示している場合は、アドレスデ
コーダ３２から出力されるチップセレクト信号ＣＳ１の
状態にかかわらずメモリ部２に供給するチップセレクト
信号ＣＳ１を“０”にし、代替用のメモリチップ２３及
びメモリチップ２４に対するチップセレクト信号ＣＳＰ
をチップセレクト信号ＣＳ１の状態にし、メモリ部２に
供給する他のチップセレクト信号の状態をアドレスデコ
ーダ３２から出力されるチップセレクト信号ＣＳ２〜Ｃ
ＳＮと同じ状態にする。
プ情報が格納されていれば、不良チップ情報によって示
されるメモリチップ２１−ｋに対するチップセレクト信
号ＣＳｋを“０”にし、代替用のメモリチップ２３及び
メモリチップ２４に対するチップセレクト信号ＣＳＰの
状態をチップセレクト信号ＣＳｋの状態にし、その他の
チップセレクト信号の状態をアドレスデコーダ３２から
出力されるチップセレクト信号の状態にする。例えば、
不良チップ記憶回路３４中の不良チップ情報が、メモリ
チップ２１−１の不良を示している場合は、アドレスデ
コーダ３２から出力されるチップセレクト信号ＣＳ１の
状態にかかわらずメモリ部２に供給するチップセレクト
信号ＣＳ１を“０”にし、代替用のメモリチップ２３及
びメモリチップ２４に対するチップセレクト信号ＣＳＰ
をチップセレクト信号ＣＳ１の状態にし、メモリ部２に
供給する他のチップセレクト信号の状態をアドレスデコ
ーダ３２から出力されるチップセレクト信号ＣＳ２〜Ｃ
ＳＮと同じ状態にする。
【００２７】また、切り替え回路３５は、アドレスデコ
ーダ３１から出力されるサムチェックデータ用のメモリ
チップ２５及びメモリチップ２６に対するチップセレク
ト信号ＣＳＭが“１”の場合は、メモリ部２に供給する
メモリチップ２１−１〜２１−Ｎ及びメモリチップ２２
−１〜２２−Ｎに対するチップセレクト信号ＣＳ１〜Ｃ
ＳＮと、代替用のメモリチップ２３及びメモリチップ２
４に対するチップセレクト信号ＣＳＰを全て“０”にす
る。
ーダ３１から出力されるサムチェックデータ用のメモリ
チップ２５及びメモリチップ２６に対するチップセレク
ト信号ＣＳＭが“１”の場合は、メモリ部２に供給する
メモリチップ２１−１〜２１−Ｎ及びメモリチップ２２
−１〜２２−Ｎに対するチップセレクト信号ＣＳ１〜Ｃ
ＳＮと、代替用のメモリチップ２３及びメモリチップ２
４に対するチップセレクト信号ＣＳＰを全て“０”にす
る。
【００２８】ＥＣＣチェック手段５は、メモリ部２から
読み出されたデータ及びＥＣＣに基づいてＥＣＣチェッ
クを行う機能を有する。エラー訂正手段６は、メモリ部
２から読み出されたデータにエラーがある場合はエラー
を訂正して出力すると共に、エラーがあったことをエラ
ー回数書き込み手段７に通知する機能を有する。尚、エ
ラー訂正手段６は、訂正不能なエラーの場合は、訂正不
能を示す情報を出力する。
読み出されたデータ及びＥＣＣに基づいてＥＣＣチェッ
クを行う機能を有する。エラー訂正手段６は、メモリ部
２から読み出されたデータにエラーがある場合はエラー
を訂正して出力すると共に、エラーがあったことをエラ
ー回数書き込み手段７に通知する機能を有する。尚、エ
ラー訂正手段６は、訂正不能なエラーの場合は、訂正不
能を示す情報を出力する。
【００２９】エラー回数記憶部８には、各データ格納用
のメモリチップ２１−１〜２１−Ｎに於けるエラー発生
回数の累積値が格納される。
のメモリチップ２１−１〜２１−Ｎに於けるエラー発生
回数の累積値が格納される。
【００３０】エラー回数書き込み手段７は、エラー訂正
手段６からエラー発生が通知されることにより、アドレ
ス制御手段３から出力されるチップセレクト信号ＣＳ１
〜ＣＳＮに基づいてエラーの発生したメモリチップを特
定し、エラー回数記憶部８に格納されている上記メモリ
チップのエラー発生回数の累積値を＋１する機能を有す
る。
手段６からエラー発生が通知されることにより、アドレ
ス制御手段３から出力されるチップセレクト信号ＣＳ１
〜ＣＳＮに基づいてエラーの発生したメモリチップを特
定し、エラー回数記憶部８に格納されている上記メモリ
チップのエラー発生回数の累積値を＋１する機能を有す
る。
【００３１】図４はデータをアドレス０から順次書き込
む際のＭＰＵ１の処理例を示す流れ図、図５は特定アド
レスにデータを書き込む際のＭＰＵ１の処理例を示す流
れ図、図６はデータをアドレス０から順次読み込む際の
ＭＰＵ１の処理例を示す流れ図、図７はデータを修復す
る際のＭＰＵ１の処理例を示す流れ図であり、以下各図
を参照して本実施例の動作を説明する。
む際のＭＰＵ１の処理例を示す流れ図、図５は特定アド
レスにデータを書き込む際のＭＰＵ１の処理例を示す流
れ図、図６はデータをアドレス０から順次読み込む際の
ＭＰＵ１の処理例を示す流れ図、図７はデータを修復す
る際のＭＰＵ１の処理例を示す流れ図であり、以下各図
を参照して本実施例の動作を説明する。
【００３２】ＭＰＵ１は、データをアドレス０から順次
書き込む場合、図４の流れ図に示すように、先ず、デー
タの書き込みアドレスを示す変数Ａ及び第何番目のデー
タであるのかを示す変数ｉに初期値０を設定する (ステ
ップＳ１）。次いで、サムチェックデータの値を示す変
数ＳＣＤに初期値０を設定し (ステップＳ２）、更に、
サムチェックデータの書き込みアドレスを示す変数Ｂに
初期値Ｍを設定する (ステップＳ３）。
書き込む場合、図４の流れ図に示すように、先ず、デー
タの書き込みアドレスを示す変数Ａ及び第何番目のデー
タであるのかを示す変数ｉに初期値０を設定する (ステ
ップＳ１）。次いで、サムチェックデータの値を示す変
数ＳＣＤに初期値０を設定し (ステップＳ２）、更に、
サムチェックデータの書き込みアドレスを示す変数Ｂに
初期値Ｍを設定する (ステップＳ３）。
【００３３】その後、ＭＰＵ１は、アドレス０，第１番
目のデータＤ０及びライト信号を出力することにより、
データＤ０をアドレス０に書き込む (ステップＳ４）。
目のデータＤ０及びライト信号を出力することにより、
データＤ０をアドレス０に書き込む (ステップＳ４）。
【００３４】この時、アドレス制御手段３，ＥＣＣ生成
手段４，メモリ部２では、以下の処理が行われる。
手段４，メモリ部２では、以下の処理が行われる。
【００３５】アドレス制御手段３では、アドレス０が加
えられることにより、データ格納用のメモリチップ２１
−１及びＥＣＣ格納用のメモリチップ２２−１に対する
チップセレクト信号ＣＳ１を“１”にすると共に、アド
レス０の下位ビットに基づいたチップ内アドレス０を出
力する。また、ＥＣＣ生成手段４では、データＤ０に基
づいてＥＣＣを生成し、メモリ部２に供給する。メモリ
部２では、チップセレクト信号ＣＳ１が“１”、チェッ
ク内アドレスが０になっているので、データＤ０及びＥ
ＣＣ生成手段４から出力されたＥＣＣをそれぞれメモリ
チップ２１−１，２２−１の先頭領域（チップ内アドレ
スが０の領域）に書き込む。
えられることにより、データ格納用のメモリチップ２１
−１及びＥＣＣ格納用のメモリチップ２２−１に対する
チップセレクト信号ＣＳ１を“１”にすると共に、アド
レス０の下位ビットに基づいたチップ内アドレス０を出
力する。また、ＥＣＣ生成手段４では、データＤ０に基
づいてＥＣＣを生成し、メモリ部２に供給する。メモリ
部２では、チップセレクト信号ＣＳ１が“１”、チェッ
ク内アドレスが０になっているので、データＤ０及びＥ
ＣＣ生成手段４から出力されたＥＣＣをそれぞれメモリ
チップ２１−１，２２−１の先頭領域（チップ内アドレ
スが０の領域）に書き込む。
【００３６】ＭＰＵ１は、データＤ０をアドレス０に書
き込むと、初期値から第０番目のデータＤ０を減算する
ことにより、第０番目のデータＤ０までのサムチェック
データを算出する (ステップＳ５）。
き込むと、初期値から第０番目のデータＤ０を減算する
ことにより、第０番目のデータＤ０までのサムチェック
データを算出する (ステップＳ５）。
【００３７】その後、ＭＰＵ１は、書き込みアドレスＡ
を＋１すると共に、書き込みデータを次のデータにし
(ステップＳ６）、アドレス１に第１番目のデータＤ１
を書き込む (ステップＳ７，Ｓ４）。この時、アドレス
制御手段３は、データ格納用のメモリチップ２１−２及
びＥＣＣ格納用のメモリチップ２２−２に対応するチッ
プセレクト信号ＣＳ２を出力し、また、ＥＣＣ生成手段
４は、データＤ１に対応するＥＣＣを出力するので、デ
ータＤ１及びデータＤ１に対応するＥＣＣがそれぞれメ
モリチップ２１−２，２２−２の先頭領域（チップ内ア
ドレスが０の領域）に書き込まれる。
を＋１すると共に、書き込みデータを次のデータにし
(ステップＳ６）、アドレス１に第１番目のデータＤ１
を書き込む (ステップＳ７，Ｓ４）。この時、アドレス
制御手段３は、データ格納用のメモリチップ２１−２及
びＥＣＣ格納用のメモリチップ２２−２に対応するチッ
プセレクト信号ＣＳ２を出力し、また、ＥＣＣ生成手段
４は、データＤ１に対応するＥＣＣを出力するので、デ
ータＤ１及びデータＤ１に対応するＥＣＣがそれぞれメ
モリチップ２１−２，２２−２の先頭領域（チップ内ア
ドレスが０の領域）に書き込まれる。
【００３８】ＭＰＵ１は、以上の処理を繰り返し行い、
アドレス０〜（Ｎ−１）にデータＤ０〜Ｄ（Ｎ−１）を
書き込むと、即ちメモリチップ２１−１〜２１−Ｎの先
頭領域にデータＤ０〜Ｄ（Ｎ−１）を書き込むと (ステ
ップＳ７がＹＥＳ）、第０番目から第（Ｎ−１）番目ま
でのデータＤ０〜ＤＮのサムチェックデータ，サムチェ
ックデータの書き込みアドレスＭ及びライト信号を出力
することにより、データＤ０〜Ｄ（Ｎ−１）についての
サムチェックデータを書き込みアドレスＭに書き込む
(ステップＳ８）。
アドレス０〜（Ｎ−１）にデータＤ０〜Ｄ（Ｎ−１）を
書き込むと、即ちメモリチップ２１−１〜２１−Ｎの先
頭領域にデータＤ０〜Ｄ（Ｎ−１）を書き込むと (ステ
ップＳ７がＹＥＳ）、第０番目から第（Ｎ−１）番目ま
でのデータＤ０〜ＤＮのサムチェックデータ，サムチェ
ックデータの書き込みアドレスＭ及びライト信号を出力
することにより、データＤ０〜Ｄ（Ｎ−１）についての
サムチェックデータを書き込みアドレスＭに書き込む
(ステップＳ８）。
【００３９】その後、ＭＰＵ１は、サムチェックデータ
の書き込みアドレスＭを＋１してアドレス（Ｍ＋１）に
し (ステップＳ９）、更に、サムチェックデータの値を
示す変数ＳＣＤを０にした後、ステップＳ４の処理に戻
る (ステップＳ１０，Ｓ１１）。
の書き込みアドレスＭを＋１してアドレス（Ｍ＋１）に
し (ステップＳ９）、更に、サムチェックデータの値を
示す変数ＳＣＤを０にした後、ステップＳ４の処理に戻
る (ステップＳ１０，Ｓ１１）。
【００４０】以下、前述したと同様の処理が行われ、格
納すべきデータを全てメモリ部２に書き込むと (ステッ
プＳ１０がＮＯ）、ＭＰＵ１はその処理を終了する。
納すべきデータを全てメモリ部２に書き込むと (ステッ
プＳ１０がＮＯ）、ＭＰＵ１はその処理を終了する。
【００４１】以上の処理が行なわれることにより、サム
チェックデータ用のメモリチップ２５の各アドレスＭ，
Ｍ＋１，…には、データ格納用のメモリチップ２１−１
〜２１−Ｎのチップ内アドレスが０，１，…の領域に格
納されているデータのサムチェックデータが格納され
る。
チェックデータ用のメモリチップ２５の各アドレスＭ，
Ｍ＋１，…には、データ格納用のメモリチップ２１−１
〜２１−Ｎのチップ内アドレスが０，１，…の領域に格
納されているデータのサムチェックデータが格納され
る。
【００４２】次に、特定のアドレスにデータを書き込む
場合の動作を図５の流れ図を参照して説明する。
場合の動作を図５の流れ図を参照して説明する。
【００４３】ＭＰＵ１は、アドレスＸにデータＤＸを書
き込む場合、データＤＸ，アドレスＸ及びライト信号を
出力することにより、データＤＸをアドレスＸに書き込
む (ステップＳ２１）。この時、ＥＣＣ生成手段４は、
データＤＸに対応するＥＣＣを出力し、アドレス制御手
段３は、アドレスＸに対応するチップセレクト信号及び
チップ内アドレスを出力するので、データ格納用のメモ
リチップ２１−１〜２１−Ｎ及びＥＣＣ格納用のメモリ
チップ２２−１〜２２−Ｎの内のチップセレクト信号に
よって選択されたメモリチップの上記チップ内アドレス
にデータＤＸ及びＥＣＣが格納される。
き込む場合、データＤＸ，アドレスＸ及びライト信号を
出力することにより、データＤＸをアドレスＸに書き込
む (ステップＳ２１）。この時、ＥＣＣ生成手段４は、
データＤＸに対応するＥＣＣを出力し、アドレス制御手
段３は、アドレスＸに対応するチップセレクト信号及び
チップ内アドレスを出力するので、データ格納用のメモ
リチップ２１−１〜２１−Ｎ及びＥＣＣ格納用のメモリ
チップ２２−１〜２２−Ｎの内のチップセレクト信号に
よって選択されたメモリチップの上記チップ内アドレス
にデータＤＸ及びＥＣＣが格納される。
【００４４】アドレスＸにデータＤＸを書き込むと、Ｍ
ＰＵ１は、Ｘ以下で、Ｘに最も近いＮの倍数Ｙを求め、
更に、アドレスＹからアドレス（Ｙ＋Ｎ−１）までに格
納されているデータを順次読み込む (ステップＳ２２，
Ｓ２３）。
ＰＵ１は、Ｘ以下で、Ｘに最も近いＮの倍数Ｙを求め、
更に、アドレスＹからアドレス（Ｙ＋Ｎ−１）までに格
納されているデータを順次読み込む (ステップＳ２２，
Ｓ２３）。
【００４５】その後、ＭＰＵ１は、ステップＳ２３で読
み込んだデータに基づいてサムチェックデータを生成
し、生成したサムチェックデータをサムチェックデータ
用のメモリチップ２５の所定のアドレスに書き込む (ス
テップＳ２４，Ｓ２５）。ここで、上記サムチェックデ
ータの書き込みアドレスは、ＸをＮで割った時の商をＺ
とすると、Ｍ＋Ｚとなる。
み込んだデータに基づいてサムチェックデータを生成
し、生成したサムチェックデータをサムチェックデータ
用のメモリチップ２５の所定のアドレスに書き込む (ス
テップＳ２４，Ｓ２５）。ここで、上記サムチェックデ
ータの書き込みアドレスは、ＸをＮで割った時の商をＺ
とすると、Ｍ＋Ｚとなる。
【００４６】次に、データをアドレス０から順次読み込
む場合の動作を図６を参照して説明する。
む場合の動作を図６を参照して説明する。
【００４７】ＭＰＵ１は、データをアドレス０から順次
読み込む場合、読み出しアドレスを示す変数Ｃに初期値
０を設定し (ステップＳ３１）、更に、アドレス０，リ
ード信号を出力することにより、アドレス０に格納され
ているデータを読み込む (ステップＳ３２）。
読み込む場合、読み出しアドレスを示す変数Ｃに初期値
０を設定し (ステップＳ３１）、更に、アドレス０，リ
ード信号を出力することにより、アドレス０に格納され
ているデータを読み込む (ステップＳ３２）。
【００４８】この時、アドレス制御手段３は、アドレス
０の下位ビットに基づいてメモリチップ２１−１，２２
−１を選択するチップセレクト信号ＣＳ１を“１”に
し、上位ビットに基づいてチップ内アドレス０を出力す
るので、アドレス０に格納されているデータ及びＥＣＣ
がメモリ部２から出力される。メモリ部２から出力され
たデータは、エラー訂正手段６を介してＭＰＵ１が接続
されているバスに出力される。この時、エラー訂正手段
６では、訂正可能なエラーがあれば、それを訂正して出
力するが、訂正不能なエラーがあれば、そのことを示す
情報を上記バスに出力する。
０の下位ビットに基づいてメモリチップ２１−１，２２
−１を選択するチップセレクト信号ＣＳ１を“１”に
し、上位ビットに基づいてチップ内アドレス０を出力す
るので、アドレス０に格納されているデータ及びＥＣＣ
がメモリ部２から出力される。メモリ部２から出力され
たデータは、エラー訂正手段６を介してＭＰＵ１が接続
されているバスに出力される。この時、エラー訂正手段
６では、訂正可能なエラーがあれば、それを訂正して出
力するが、訂正不能なエラーがあれば、そのことを示す
情報を上記バスに出力する。
【００４９】ＭＰＵ１では、読み込んだデータが訂正不
能を示す情報でない場合は、読み込みアドレスを示す変
数Ｃを＋１した後 (ステップＳ３３，Ｓ３４）、前述し
たと同様の処理を行う。
能を示す情報でない場合は、読み込みアドレスを示す変
数Ｃを＋１した後 (ステップＳ３３，Ｓ３４）、前述し
たと同様の処理を行う。
【００５０】また、読み込んだデータが訂正不能を示す
情報である場合は、サムチェックデータを利用してその
データを修復した後、ステップＳ３２の処理を行う。以
上の動作を読み込むべきデータがなくなるまで行うと
(ステップＳ３５がＮＯ）と、ＭＰＵ１はその処理を終
了する。
情報である場合は、サムチェックデータを利用してその
データを修復した後、ステップＳ３２の処理を行う。以
上の動作を読み込むべきデータがなくなるまで行うと
(ステップＳ３５がＮＯ）と、ＭＰＵ１はその処理を終
了する。
【００５１】ここで、ステップＳ３６の処理を詳細に説
明すると、次のようになる。先ず、今回読み込もうとし
たデータを一部にするサムチェックデータが格納されて
いるアドレスを求め、そのアドレスに格納されているサ
ムチェックデータを読み込む。ここで、上記サムチェッ
クデータが格納されているアドレスは、今回読み込もう
としたデータが格納されているアドレスＣをデータ格納
用のメモリチップ２１−１〜２１−Ｎの個数Ｎで割り、
その商をサムチェックデータ用のメモリチップ２５の先
頭領域に割り当てられているアドレスＭに加算すること
により求まる。この例の場合、Ｃ＝０であるので、アド
レスＭが対象とするサムチェックデータが格納されてい
るアドレスになる。その後、アドレスＣ以下で、アドレ
スＣに最も近いＮの倍数Ｙを求め、アドレスＹからアド
レス（Ｙ＋Ｎ−１）までに格納されているデータの内、
アドレスＣ以外のデータを順次読み込む。そして、読み
込んだデータの合計値と既に読み込んであるサムチェッ
クデータとの差分を求め、その差分をアドレスＣに書き
込むことにより、ＥＣＣでは訂正不能なエラーのあるデ
ータを修復する。
明すると、次のようになる。先ず、今回読み込もうとし
たデータを一部にするサムチェックデータが格納されて
いるアドレスを求め、そのアドレスに格納されているサ
ムチェックデータを読み込む。ここで、上記サムチェッ
クデータが格納されているアドレスは、今回読み込もう
としたデータが格納されているアドレスＣをデータ格納
用のメモリチップ２１−１〜２１−Ｎの個数Ｎで割り、
その商をサムチェックデータ用のメモリチップ２５の先
頭領域に割り当てられているアドレスＭに加算すること
により求まる。この例の場合、Ｃ＝０であるので、アド
レスＭが対象とするサムチェックデータが格納されてい
るアドレスになる。その後、アドレスＣ以下で、アドレ
スＣに最も近いＮの倍数Ｙを求め、アドレスＹからアド
レス（Ｙ＋Ｎ−１）までに格納されているデータの内、
アドレスＣ以外のデータを順次読み込む。そして、読み
込んだデータの合計値と既に読み込んであるサムチェッ
クデータとの差分を求め、その差分をアドレスＣに書き
込むことにより、ＥＣＣでは訂正不能なエラーのあるデ
ータを修復する。
【００５２】次に、ＭＰＵ１が例えば所定時間毎に行う
データの修復処理を図７を参照して説明する。
データの修復処理を図７を参照して説明する。
【００５３】ＭＰＵ１は、データ格納用のメモリチップ
２１−１〜２１−Ｎの内の第何番目のメモリチップであ
るかを示す変数ｊの値に１を設定すると、第１番目のメ
モリチップ２１−１のエラー回数Ｅをエラー回数記憶部
８から入力する (ステップＳ４１，Ｓ４３）。
２１−１〜２１−Ｎの内の第何番目のメモリチップであ
るかを示す変数ｊの値に１を設定すると、第１番目のメ
モリチップ２１−１のエラー回数Ｅをエラー回数記憶部
８から入力する (ステップＳ４１，Ｓ４３）。
【００５４】その後、入力したメモリチップ２１−１の
エラー回数Ｅと、第１，第２の基準値Ｅ１，Ｅ２とを比
較する (ステップＳ４４，Ｓ４５）。ここで、第１，第
２の基準値Ｅ１，Ｅ２はＥ１＜Ｅ２の関係を有するもの
であり、第１の基準値Ｅ１は、α線によるソフトエラー
や宇宙環境に於ける宇宙線によるＳＥＵ（Ｓｉｎｇｌｅ
Ｅｖｅｎｔ Ｕｐｓｅｔ）等によってメモリチップ内
のデータが破壊され、メモリチップがデータの復旧を行
うことが必要な状態になったか否かを判定するために使
用するものであり、第２の基準値Ｅ２は、メモリチップ
が不良となったか否かを判定するために使用するもので
ある。
エラー回数Ｅと、第１，第２の基準値Ｅ１，Ｅ２とを比
較する (ステップＳ４４，Ｓ４５）。ここで、第１，第
２の基準値Ｅ１，Ｅ２はＥ１＜Ｅ２の関係を有するもの
であり、第１の基準値Ｅ１は、α線によるソフトエラー
や宇宙環境に於ける宇宙線によるＳＥＵ（Ｓｉｎｇｌｅ
Ｅｖｅｎｔ Ｕｐｓｅｔ）等によってメモリチップ内
のデータが破壊され、メモリチップがデータの復旧を行
うことが必要な状態になったか否かを判定するために使
用するものであり、第２の基準値Ｅ２は、メモリチップ
が不良となったか否かを判定するために使用するもので
ある。
【００５５】そして、Ｅ＜Ｅ１であると判断した場合
(ステップＳ４４がＹＥＳ）は、ｊを＋１して第２番目
のメモリチップ２１−２を処理対象にした後 (ステップ
Ｓ４９）、ステップＳ４２の処理を行う。
(ステップＳ４４がＹＥＳ）は、ｊを＋１して第２番目
のメモリチップ２１−２を処理対象にした後 (ステップ
Ｓ４９）、ステップＳ４２の処理を行う。
【００５６】また、Ｅ１≦Ｅ＜Ｅ２であると判断した場
合 (ステップＳ４５がＹＥＳ）は、サムチェックデータ
用のメモリチップ２５に格納されているサムチェックデ
ータと、メモリチップ２１−１以外のデータ格納用のメ
モリチップ２１−２〜２１−Ｎに格納されているデータ
とに基づいて、メモリチップ２１−１に格納されている
はずのデータを求め、求めたデータをメモリチップ２１
−１に書き込むことにより、メモリチップ２１−１上に
於いてデータの修復を行い (ステップＳ５０）、その
後、処理対象を第２番目のメモリチップ２１−２に変更
する (ステップＳ４９）。尚、メモリチップ２１−１に
データを書き込む際、ＥＣＣ生成手段４によってそのデ
ータに対応するＥＣＣが作成され、メモリチップ２１−
１に対応するＥＣＣ格納用のメモリチップ２２−１に、
ＥＣＣ生成手段４で生成されたＥＣＣが書き込まれる。
合 (ステップＳ４５がＹＥＳ）は、サムチェックデータ
用のメモリチップ２５に格納されているサムチェックデ
ータと、メモリチップ２１−１以外のデータ格納用のメ
モリチップ２１−２〜２１−Ｎに格納されているデータ
とに基づいて、メモリチップ２１−１に格納されている
はずのデータを求め、求めたデータをメモリチップ２１
−１に書き込むことにより、メモリチップ２１−１上に
於いてデータの修復を行い (ステップＳ５０）、その
後、処理対象を第２番目のメモリチップ２１−２に変更
する (ステップＳ４９）。尚、メモリチップ２１−１に
データを書き込む際、ＥＣＣ生成手段４によってそのデ
ータに対応するＥＣＣが作成され、メモリチップ２１−
１に対応するＥＣＣ格納用のメモリチップ２２−１に、
ＥＣＣ生成手段４で生成されたＥＣＣが書き込まれる。
【００５７】また、Ｅ≧Ｅ２であると判断した場合、即
ち第１番目のメモリチップ２１−１が不良になったと判
断した場合 (ステップＳ４５がＮＯ）は、代替用のメモ
リチップ２３を既に使用しているか否かを判断する (ス
テップＳ４６）。
ち第１番目のメモリチップ２１−１が不良になったと判
断した場合 (ステップＳ４５がＮＯ）は、代替用のメモ
リチップ２３を既に使用しているか否かを判断する (ス
テップＳ４６）。
【００５８】そして、既に使用していると判断した場合
はステップＳ５０の処理を行い、使用していないと判断
した場合は、サムチェックデータ用のメモリチップ２５
に格納されているサムチェックデータと、メモリチップ
２１−１以外のデータ格納用のメモリチップ２１−２〜
２２−Ｎに格納されているデータとに基づいて、メモリ
チップ２１−１に格納されているはずのデータを求め、
求めたデータを代替用のメモリチップ２３に書き込むこ
とにより、代替用のメモリチップ２３上でデータの修復
を行う (ステップＳ４７）。その際、代替用のメモリチ
ップ２３に対応するメモリチップ２４には、ＥＣＣ生成
手段４によって生成された上記データに対応するＥＣＣ
が書き込まれる。
はステップＳ５０の処理を行い、使用していないと判断
した場合は、サムチェックデータ用のメモリチップ２５
に格納されているサムチェックデータと、メモリチップ
２１−１以外のデータ格納用のメモリチップ２１−２〜
２２−Ｎに格納されているデータとに基づいて、メモリ
チップ２１−１に格納されているはずのデータを求め、
求めたデータを代替用のメモリチップ２３に書き込むこ
とにより、代替用のメモリチップ２３上でデータの修復
を行う (ステップＳ４７）。その際、代替用のメモリチ
ップ２３に対応するメモリチップ２４には、ＥＣＣ生成
手段４によって生成された上記データに対応するＥＣＣ
が書き込まれる。
【００５９】代替用のメモリチップ２３上にメモリチッ
プ２１−１に格納されるべきデータを復元すると、ＭＰ
Ｕ１はアドレス制御手段３内の不良チップ記憶回路３４
に不良チップ情報として第１番目のメモリチップ２１−
１を示す情報を書き込み (ステップＳ４８）、その後、
処理対象を第２番目のメモリチップ２１−２に変更する
(ステップＳ４９）。
プ２１−１に格納されるべきデータを復元すると、ＭＰ
Ｕ１はアドレス制御手段３内の不良チップ記憶回路３４
に不良チップ情報として第１番目のメモリチップ２１−
１を示す情報を書き込み (ステップＳ４８）、その後、
処理対象を第２番目のメモリチップ２１−２に変更する
(ステップＳ４９）。
【００６０】以上の処理を全てのデータ格納用のメモリ
チップ２１−１〜２１−Ｎについて行うと (ステップＳ
４２がＹＥＳ）、ＭＰＵ１はその処理を終了する。
チップ２１−１〜２１−Ｎについて行うと (ステップＳ
４２がＹＥＳ）、ＭＰＵ１はその処理を終了する。
【００６１】以上述べたように、本実施例では、サムチ
ェックデータに基づいてデータの復旧を行っているの
で、低いメモリ容量の冗長度で、データを復旧すること
ができる。即ち、冗長となるメモリ容量は、ＥＣＣ及び
サムチェックデータについてのものであり、サムチェッ
クデータは、Ｎ個のデータについて１つで済むので、最
低限必要なメモリ容量に比較して（２＋１／Ｎ）倍のメ
モリ容量で済む。
ェックデータに基づいてデータの復旧を行っているの
で、低いメモリ容量の冗長度で、データを復旧すること
ができる。即ち、冗長となるメモリ容量は、ＥＣＣ及び
サムチェックデータについてのものであり、サムチェッ
クデータは、Ｎ個のデータについて１つで済むので、最
低限必要なメモリ容量に比較して（２＋１／Ｎ）倍のメ
モリ容量で済む。
【００６２】尚、上述した実施例に於いては、連続した
アドレスを複数個のメモリチップに順番に割り当て、チ
ップ内アドレスが同一のデータ毎のサムチェックデータ
を記憶しておくようにしたが、連続したアドレスを１つ
のメモリチップに割り当て、所定の関係を有する複数の
アドレスに格納されている複数のデータ毎のサムチェッ
クデータを記憶しておくようにしても良い。但し、この
場合は、１つのメモリチップが不良となり、それに格納
されているデータが全て消滅してしまった場合等はデー
タを修復することができない。また、上述した実施例に
於いては、代替用のメモリチップを１つしか設けなかっ
たが、複数設けるようにしても良い。また、実施例に於
いては、代替用のメモリチップを使用している場合、Ｍ
ＰＵ１はそのことを意識せずにアドレスを出力し、アド
レス制御手段３がＭＰＵ１から出力されたアドレスを代
替用のメモリチップのアドレスに変換するようにした
が、ＭＰＵ１が代替用のメモリチップのアドレスを出力
するようにしても良い。
アドレスを複数個のメモリチップに順番に割り当て、チ
ップ内アドレスが同一のデータ毎のサムチェックデータ
を記憶しておくようにしたが、連続したアドレスを１つ
のメモリチップに割り当て、所定の関係を有する複数の
アドレスに格納されている複数のデータ毎のサムチェッ
クデータを記憶しておくようにしても良い。但し、この
場合は、１つのメモリチップが不良となり、それに格納
されているデータが全て消滅してしまった場合等はデー
タを修復することができない。また、上述した実施例に
於いては、代替用のメモリチップを１つしか設けなかっ
たが、複数設けるようにしても良い。また、実施例に於
いては、代替用のメモリチップを使用している場合、Ｍ
ＰＵ１はそのことを意識せずにアドレスを出力し、アド
レス制御手段３がＭＰＵ１から出力されたアドレスを代
替用のメモリチップのアドレスに変換するようにした
が、ＭＰＵ１が代替用のメモリチップのアドレスを出力
するようにしても良い。
【００６３】
【発明の効果】以上説明したように本発明は、メモリチ
ップ上の所定の関係を有する複数のアドレスに格納され
ている複数のデータ毎に、サムチェックデータを算出し
て記憶しておき、ＥＣＣによっては訂正不能なデータに
対しては、サムチェックデータを用いてデータの修復を
行うようにしたものであり、低いメモリ容量の冗長度で
データを修復することができる効果がある。即ち、冗長
となるメモリ容量は、ＥＣＣ及びサムチェックデータに
ついてのものであり、サムチェックデータは、複数のデ
ータに対して１つで済むので、多数決方式やミラーリン
グ方式に比較してメモリ容量の冗長度を少なくすること
ができる。従って、本発明をファイルメモリ，データレ
コーダ等の大容量のメモリシステムに適用すると、消費
電力，重量の増大を防ぐことができ、特に有効である。
ップ上の所定の関係を有する複数のアドレスに格納され
ている複数のデータ毎に、サムチェックデータを算出し
て記憶しておき、ＥＣＣによっては訂正不能なデータに
対しては、サムチェックデータを用いてデータの修復を
行うようにしたものであり、低いメモリ容量の冗長度で
データを修復することができる効果がある。即ち、冗長
となるメモリ容量は、ＥＣＣ及びサムチェックデータに
ついてのものであり、サムチェックデータは、複数のデ
ータに対して１つで済むので、多数決方式やミラーリン
グ方式に比較してメモリ容量の冗長度を少なくすること
ができる。従って、本発明をファイルメモリ，データレ
コーダ等の大容量のメモリシステムに適用すると、消費
電力，重量の増大を防ぐことができ、特に有効である。
【００６４】また、本発明は複数のメモリチップから構
成されるメモリシステムに於いて、連続したアドレスを
複数個のメモリチップに順番に割り当てると共に、格納
アドレスが所定の関係を有する、前記各メモリチップ１
個ずつのデータについてサムチェックデータを算出して
記憶しておき、ＥＣＣによっては訂正不能なデータに対
しては、サムチェックデータを使用してデータの修復を
行うようにしたものであるので、或るメモリチップに格
納されている全てのデータがＥＣＣによっては訂正不能
なものになっても、データを修復することができる効果
がある。
成されるメモリシステムに於いて、連続したアドレスを
複数個のメモリチップに順番に割り当てると共に、格納
アドレスが所定の関係を有する、前記各メモリチップ１
個ずつのデータについてサムチェックデータを算出して
記憶しておき、ＥＣＣによっては訂正不能なデータに対
しては、サムチェックデータを使用してデータの修復を
行うようにしたものであるので、或るメモリチップに格
納されている全てのデータがＥＣＣによっては訂正不能
なものになっても、データを修復することができる効果
がある。
【００６５】更に、本発明は、データ読み出し時のエラ
ー発生回数に基づいて不良チップと判定されるメモリチ
ップに対しては、サムチェックデータと不良チップと判
定されたメモリチップ以外のメモリチップに格納されて
いるデータとに基づいて不良チップに格納されるべきデ
ータを算出し、算出したデータを代替用のメモリチップ
に格納するようにしたものであるので、複数のメモリチ
ップから構成されるメモリシステムに於いて、或るメモ
リチップが不良となった場合でも、そのメモリに格納さ
れるべきデータを修復することができる効果がある。
ー発生回数に基づいて不良チップと判定されるメモリチ
ップに対しては、サムチェックデータと不良チップと判
定されたメモリチップ以外のメモリチップに格納されて
いるデータとに基づいて不良チップに格納されるべきデ
ータを算出し、算出したデータを代替用のメモリチップ
に格納するようにしたものであるので、複数のメモリチ
ップから構成されるメモリシステムに於いて、或るメモ
リチップが不良となった場合でも、そのメモリに格納さ
れるべきデータを修復することができる効果がある。
【図１】本発明の実施例のブロック図である。
【図２】メモリ部２の構成例を示すブロック図である。
【図３】アドレス制御手段３の構成例を示すブロック図
である。
である。
【図４】データを先頭アドレスから順次書き込む際の処
理例を示す流れ図である。
理例を示す流れ図である。
【図５】データを特定のアドレスに書き込む際の処理例
を示す流れ図である。
を示す流れ図である。
【図６】データを先頭アドレスから順次読み込む際の処
理例を示す流れ図である。
理例を示す流れ図である。
【図７】修復処理の処理例を示す流れ図である。
１…ＭＰＵ ２…メモリ部 ３…アドレス制御手段 ４…ＥＣＣ生成手段 ５…ＥＣＣチェック手段 ６…エラー訂正手段 ７…エラー回数書き込み手段 ８…エラー回数記憶部 ２１−１〜２１−Ｎ，２２−１〜２２−Ｎ，２３〜２６
…メモリチップ ３１，３２…アドレスデコーダ ３３…アドレス選択回路 ３４…不良チップ記憶回路 ３５…切り替え回路
…メモリチップ ３１，３２…アドレスデコーダ ３３…アドレス選択回路 ３４…不良チップ記憶回路 ３５…切り替え回路
Claims (4)
- 【請求項１】 複数個のメモリチップから構成されるメ
モリシステムに於いて、 前記メモリチップに格納するデータにはＥＣＣを付加
し、 前記メモリチップ上の所定の関係を有する複数のアドレ
スに格納されているデータ毎に、サムチェックデータを
算出して記憶しておき、 付加されているＥＣＣによっては訂正不能なデータに対
しては、前記記憶しているサムチェックデータの内の前
記訂正不能なデータに対応するサムチェックデータと、
前記訂正不能なデータが格納されているアドレスと前記
所定の関係を有するアドレスに格納されているデータと
に基づいてデータの修復を行うことを特徴とするデータ
修復方法。 - 【請求項２】 複数個のメモリチップから構成されるメ
モリシステムに於いて、 連続したアドレスを前記複数個のメモリチップに順番に
割り当て、 前記複数個のメモリチップに格納するデータにはＥＣＣ
を付加し、 格納アドレスが所定の関係を有する、前記各メモリチッ
プ１個ずつのデータについてサムチェックデータを算出
して記憶しておき、 付加されているＥＣＣによっては訂正不能なデータに対
しては、前記記憶しているサムチェックデータの内の前
記訂正不能なデータに対応するサムチェックデータと、
前記訂正不能なデータが格納されているアドレスと前記
所定の関係を有するアドレスに格納されているデータと
に基づいてデータの修復を行うことを特徴とするデータ
修復方法。 - 【請求項３】 前記所定の関係を有する格納アドレス
は、チップ内アドレスが同一のアドレスであることを特
徴とする請求項２記載のデータ修復方法。 - 【請求項４】 データ読み出し時のエラー発生回数に基
づいて不良チップと判定されるメモリチップに対して
は、前記記憶している各チップ内アドレス対応の各サム
チェックデータと、前記不良チップと判定されたメモリ
チップ以外のメモリチップに格納されているデータとに
基づいて前記不良チップと判定されたメモリチップに格
納されるべきデータを算出して代替メモリチップに格納
することを特徴とする請求項３記載のデータ修復方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6333375A JPH08166910A (ja) | 1994-12-15 | 1994-12-15 | データ修復方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6333375A JPH08166910A (ja) | 1994-12-15 | 1994-12-15 | データ修復方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08166910A true JPH08166910A (ja) | 1996-06-25 |
Family
ID=18265414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6333375A Pending JPH08166910A (ja) | 1994-12-15 | 1994-12-15 | データ修復方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08166910A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010009345A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | ディスクアレイ装置およびソフトエラー修復方法 |
| JP2012168674A (ja) * | 2011-02-14 | 2012-09-06 | Nec Computertechno Ltd | ミラーリング復旧装置、および、ミラーリング復旧方法 |
| US8438457B2 (en) | 2009-09-11 | 2013-05-07 | Sony Corporation | Nonvolatile memory apparatus, memory controller, and memory system |
| JP2018045685A (ja) * | 2016-08-17 | 2018-03-22 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 異なる信頼性を有するメモリ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02194457A (ja) * | 1988-11-30 | 1990-08-01 | Internatl Business Mach Corp <Ibm> | コンピユータのためのメモリ装置及びメモリ構成方法 |
| JPH0498342A (ja) * | 1990-08-09 | 1992-03-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH06231049A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | 半導体ディスク装置 |
-
1994
- 1994-12-15 JP JP6333375A patent/JPH08166910A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02194457A (ja) * | 1988-11-30 | 1990-08-01 | Internatl Business Mach Corp <Ibm> | コンピユータのためのメモリ装置及びメモリ構成方法 |
| JPH0498342A (ja) * | 1990-08-09 | 1992-03-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH06231049A (ja) * | 1993-02-03 | 1994-08-19 | Nec Corp | 半導体ディスク装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010009345A (ja) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | ディスクアレイ装置およびソフトエラー修復方法 |
| US8438457B2 (en) | 2009-09-11 | 2013-05-07 | Sony Corporation | Nonvolatile memory apparatus, memory controller, and memory system |
| JP2012168674A (ja) * | 2011-02-14 | 2012-09-06 | Nec Computertechno Ltd | ミラーリング復旧装置、および、ミラーリング復旧方法 |
| JP2018045685A (ja) * | 2016-08-17 | 2018-03-22 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 異なる信頼性を有するメモリ |
| US10489068B2 (en) | 2016-08-17 | 2019-11-26 | Infineon Technologies Ag | Memory having different reliabilities |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4323707B2 (ja) | フラッシュメモリの欠陥管理方法 | |
| JP4071940B2 (ja) | メモリ設計のための共有式誤り訂正 | |
| US6018817A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| KR100645058B1 (ko) | 데이터 신뢰성을 향상시킬 수 있는 메모리 관리 기법 | |
| US8352806B2 (en) | System to improve memory failure management and associated methods | |
| US8171377B2 (en) | System to improve memory reliability and associated methods | |
| JPS6051749B2 (ja) | エラ−訂正方式 | |
| WO2001022232A1 (fr) | Memoire dans laquelle le nombre de corrections d'erreurs est enregistre | |
| US8185801B2 (en) | System to improve error code decoding using historical information and associated methods | |
| US5761221A (en) | Memory implemented error detection and correction code using memory modules | |
| US6681299B1 (en) | Cache-tag control method in information processing apparatus having cache, with error checking mechanism in cache tag, and information processing apparatus using this control method | |
| JP2000020409A (ja) | 半導体記憶装置 | |
| JPS6221143B2 (ja) | ||
| JP6524126B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
| JPH08166910A (ja) | データ修復方法 | |
| JP3676793B2 (ja) | ディスクアレイ装置 | |
| RU2327236C2 (ru) | Оперативное запоминающее устройство с высокой степенью отказоустойчивости | |
| JP2526060B2 (ja) | メモリ装置 | |
| JP3699473B2 (ja) | ディスクアレイ装置 | |
| US10922025B2 (en) | Nonvolatile memory bad row management | |
| US20050066254A1 (en) | Error detection in redundant array of storage units | |
| JPH02146200A (ja) | 電気的に消去可能なプログラマブルロム装置 | |
| JPH0816488A (ja) | 電子ディスク装置 | |
| JP2856054B2 (ja) | ディスクアレイ装置 | |
| SU972601A1 (ru) | Резервированное запоминающее устройство |