JP4323707B2 - フラッシュメモリの欠陥管理方法 - Google Patents
フラッシュメモリの欠陥管理方法 Download PDFInfo
- Publication number
- JP4323707B2 JP4323707B2 JP2000325024A JP2000325024A JP4323707B2 JP 4323707 B2 JP4323707 B2 JP 4323707B2 JP 2000325024 A JP2000325024 A JP 2000325024A JP 2000325024 A JP2000325024 A JP 2000325024A JP 4323707 B2 JP4323707 B2 JP 4323707B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- physical page
- physical
- flash memory
- occurred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 77
- 238000007726 management method Methods 0.000 title claims description 58
- 230000007547 defect Effects 0.000 title claims description 25
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1024—Identification of the type of error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、単一のメモリセルに1ビットの情報を記憶することができるフラッシュメモリ、または、単一のメモリセルに複数ビットの情報を記憶することができるフラッシュメモリの欠陥管理方法に関する。
【0002】
近時、携帯型の情報機器やデジタルカメラなどでは、電気的に一括消去および再書き込み可能な読み出し専用メモリであるフラッシュメモリを用いた記憶装置が用いられている。一般に、フラッシュメモリ、特にNAND型のフラッシュメモリを用いた記憶装置では、エラー訂正符号を採用してエラー訂正をおこなうとともに、物理ページの管理情報を記憶し、その管理情報に基づいて物理ブロックの使用の可否を判断している。ここで、物理ページとはデータの書き込みまたは読み出しの最小単位である。また、物理ブロックとはデータ消去の最小単位であり、複数の物理ページで構成される。
【0003】
【従来の技術】
従来、フラッシュメモリを用いた記憶装置では、物理ページの管理情報として、各物理ページ毎に、データの消去がおこなわれた回数や、プログラミングすなわちデータの書き込みがおこなわれた回数などの履歴を記憶している。そして、データの消去や書き込みなどによってメモリセルにストレスがかかった回数を、物理ブロックの使用を不可とする判断基準として用いている。また、実際にエラーが発生した物理ページを含む物理ブロックを使用不可としている。
【0004】
【発明が解決しようとする課題】
しかしながら、メモリセルにストレスがかかった回数や実際のエラーの発生を使用不可の判断基準とした場合、ある物理ページが、エラー訂正符号によるエラー訂正を活用すれば十分に継続して使用が可能な状態であっても、その物理ページを含む物理ブロックは使用不可であると判断されるおそれがある。
【0005】
たとえば、記憶装置が1物理ページあたり2ビットのエラー訂正機能を有する場合、データの読み出し時にある物理ページで2ビットのエラーが発生しても、そのエラーはエラー訂正機能によって訂正可能である。したがって、実際には記憶装置から正しいデータが得られるので、そのエラーが発生した物理ページを含む物理ブロックはそれ以後も十分に使用可能である。それにもかかわらず、従来の判断基準では、エラーが発生したため、その物理ブロックは使用不可とされてしまう。
【0006】
また、近時、単一のメモリセルに多ビット分のデータを記憶する多値セルが注目されている。この多値セルで構成されたフラッシュメモリにおいて、たとえば1物理ページ内の複数ビットでエラーが発生した場合、エラーが発生した複数ビットが単一セルで記憶されるビットであるか、あるいは複数のセルにまたがっているかということを判断する必要がある。
【0007】
たとえば記憶装置が、単一のメモリセルに2ビット分のデータを記憶することができ、かつ1物理ページあたり2ビット分のエラー訂正機能を有すると仮定する。このようなフラッシュメモリにおいて、たとえばある物理ページにおいて2ビットのエラーが発生した場合、そのエラーが同じメモリセルに記憶された2ビットで発生しているのであれば、エラー訂正機能によって十分にエラー訂正可能である。
【0008】
また、将来的にそのメモリセルが劣化しても、同じ物理ページ内の別のビットで新たにエラーが発生しない限り、エラーが発生するのはその2ビットだけである。したがって、2ビットのエラーが発生した物理ページを含む物理ブロックを使用不可とする必要はない。
【0009】
それに対して、同一物理ページ内の2個のメモリセルでそれぞれ1ビットずつエラーが発生している場合には、将来的にはエラーが発生した2個のメモリセルが劣化して最大で4ビットのエラーが発生する危険性が高い。同じ物理ページ内で3ビットや4ビットのエラーが発生すると、エラー訂正は不可能である。したがって、この場合には、2ビットのエラーが発生した物理ページを含む物理ブロックを使用不可とする必要がある。多値セルの場合、このようにエラーが発生した複数のビットの位置を厳密に考慮しなければ、より正確に物理ブロックの使用可否を判断することはできない。
【0010】
本発明は、上記問題点に鑑みてなされたものであって、エラーが発生したメモリセルの位置とエラー訂正能力とに基づいて、より正確に物理ブロックの使用可否を判断することが可能なフラッシュメモリの欠陥管理方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかるフラッシュメモリの欠陥管理方法は、物理ページの冗長部分に、データ読み出し時に発生したエラーの物理的な発生位置情報を記憶するエラー管理ユニットを、エラー訂正符号によって訂正可能なビット数以下のビット数分用意し、同一物理ページ内で発生した複数のエラーの物理的に異なる位置の数が、用意された前記エラー管理ユニットの数を超える場合に、訂正不可能な障害が発生したと判断するものである。
【0012】
また、本発明にかかるフラッシュメモリの欠陥管理方法は、多値セルで構成されるフラッシュメモリ対して、物理ページの冗長部分に、データ読み出し時に発生したエラーの物理的な発生位置情報を記憶するエラー管理ユニットを、エラー訂正符号によって訂正可能なビット数以下のビット数分用意し、同一物理ページ内で発生した複数のエラーに対応するメモリセルに含まれるビットの合計数が、用意された前記エラー管理ユニットの数を超える場合に、訂正不可能な障害が発生したと判断するものである。
【0013】
この発明によれば、同一物理ページ内で発生したエラーの数が、エラー訂正符号を用いて訂正可能な範囲を超える場合、訂正不可能なエラーが発生したと判断してその物理ページを含む物理ブロックを使用不可とするため、より正確に物理ブロックの使用可否を判断することができる。
【0014】
また、この発明によれば、多値セルによって構成されたフラッシュメモリに対して、同一物理ページ内で発生したエラーに対応するメモリセルに含まれるビットの合計数が、エラー訂正符号を用いて訂正可能な範囲を超える場合、将来的にエラー訂正符号を用いて訂正可能な範囲を超える数のエラーが発生する危険性が高いので、訂正不可能なエラーが発生したと判断してその物理ページを含む物理ブロックを使用不可とするため、より正確に物理ブロックの使用可否を判断することができる。
【0015】
【発明の実施の形態】
以下に、本発明の実施の形態について図1〜図5を参照しつつ詳細に説明する。図1は、本発明にかかるフラッシュメモリの欠陥管理方法を適用した記憶装置の構成の一例を示すブロック図である。この記憶装置1は、ホスト・バス制御回路11、アドレス制御回路12、データ制御回路13、エラー訂正符号生成回路(ECC/EDC)14、および1または複数のフラッシュメモリ15a,15b,15cを備えている。アドレス制御回路12およびデータ制御回路13と、フラッシュメモリ15a,15b,15cおよびエラー訂正符号生成回路14との間での信号の授受はメモリ・バス16を介しておこなわれる。
【0016】
前記エラー訂正符号生成回路14は、データの書き込み時に、物理ページに記録されるデータに対応したエラー訂正符号を生成する。そのエラー訂正符号は、実データとともに、物理ページの冗長部分に用意された管理情報の記憶領域に登録される。この管理情報の記憶領域については後述する。
【0017】
前記データ制御回路13は、いずれかのフラッシュメモリ15a(または15bもしくは15c)から読み出されたデータに対するエラー訂正符号(これを被比較符号とする)をエラー訂正符号生成回路14に生成させる。データ制御回路13は、データの読み出し時に、読み出しデータの被比較符号と、そのデータの書き込み時に管理情報として記憶されたエラー訂正符号とを比較し、エラーの有無を確認する。データ制御回路13は、エラーの存在が確認できた場合、そのエラーが訂正可能であるか否か、また訂正可能であるがエラー発生した物理ページが使用可能であるか否かを判断する。その判断結果は、ホスト・バス制御回路11およびホスト・バス2を介して図示しないコンピュータ等からなるホスト・システムに送られる。
【0018】
図2は、本発明にかかるフラッシュメモリの欠陥管理方法によって物理ページに記憶されるデータの構成の一例を示す模式図である。図2において、符号21は実データを格納するフィールド、符号22はエラー訂正符号を格納するフィールド、符号23aおよび符号23bはエラー管理ユニット、符号24および符号25は他の用途に使用されるフィールドである。データ書き込み時にエラー訂正符号生成回路14によって生成されたエラー訂正符号はエラー訂正符号フィールド22に格納される。
【0019】
エラー管理ユニット23a,23bは、前述した管理情報の記憶領域に相当し、列位置フィールド31、行位置フィールド32およびエラー発生フィールド33を有する。列位置フィールド31は、エラーが発生したビットの列位置を特定するための情報を格納する。行位置フィールド32は、エラーが発生したビットの行位置を特定するための情報を格納する。エラー発生フィールド33は、各エラー管理ユニット23a,23b内に格納された列位置および行位置の情報が有効であるか否かを示すフラグを格納する。
【0020】
たとえば、エラー管理ユニット23aのエラー発生フィールド33の格納値が「0(ゼロ)」であれば、エラー管理ユニット23aの列位置フィールド31および行位置フィールド32にそれぞれ格納された情報は、エラー発生位置を特定するための情報として有効であることを表している。この場合、エラー発生フィールド33の格納値が「1」であれば、そのエラー管理ユニット内の情報は特別な意味を持たないことになる。なお、エラー発生フィールド33の格納値が「1」のときに、列位置フィールド31および行位置フィールド32にそれぞれ格納された情報がエラー発生位置として有効になるようにしてもよい。
【0021】
各エラー管理ユニット23a,23bは、それぞれ1ビット分のエラー発生位置の情報を格納する。したがって、エラー訂正符号によるエラー訂正能力が1ビットであれば、物理ページの冗長部分にエラー管理ユニットが1個用意される。エラー訂正符号によるエラー訂正能力が2ビットであれば、図2に示すように、最大で2個のエラー管理ユニット23a,23bが用意される。つまり、1物理ページ内にエラー管理ユニットは、最大でエラー訂正可能なビット数分用意される。したがって、エラー訂正符号によるエラー訂正能力が3ビットであれば、エラー管理ユニットは1個、2個または3個用意される。
【0022】
図3は、本発明にかかるフラッシュメモリの欠陥管理方法の一例を示すフローチャートである。記憶装置1からのデータ読み出しが開始されると、記憶装置1は、ホスト・バス2を介して物理ページの読み出しを指示される。アドレス制御回路12は、読み出し対象となる物理ページが存在するフラッシュメモリ15a(または15bもしくは15c)を選択し、その選択したフラッシュメモリにチップイネーブル信号CEを出力する。また、アドレス制御回路12は、物理ページを読み出すためのコマンドに相当するデータパターンをデータ制御回路13およびメモり・バス16経由で発行する。
【0023】
チップイネーブル信号CEによって選択され、かつ物理ページの読み出しコマンドを受け取ったフラッシュメモリ15a(または15bもしくは15c)は、適切な物理ページのデータをメモリ・バス16の制御にしたがって出力する。その際、該当する物理ページの実データとともにエラー訂正符号フィールド22からエラー訂正符号も出力する(ステップS1)。このエラー訂正符号は、この実データが物理ページに書き込まれた時に一緒に書き込まれたものである。
【0024】
つづいて、データ制御回路13は、フラッシュメモリ15a(または15bもしくは15c)から読み出された実データおよびエラー訂正符号を受け取り、実データに対するエラー訂正符号、すなわち被比較符号をエラー訂正符号生成回路14に生成させる。そして、データ制御回路13は、その被比較符号と、実データとともに読み出されたエラー訂正符号とを比較し、エラーが発生したか否かを検証する(ステップS2)。
【0025】
エラー検証をおこなった結果、エラーが発生していなければ(ステップS3:Yes)、データ制御回路13はホスト・バス2を介してホスト・システムのコンピュータ等に実データを送り、データの読み出しを終了する。一方、ステップS3においてエラーが発生している場合(ステップS3:No)は、つぎに、データ制御回路13は、そのエラーが訂正可能であるか否かを判断する(ステップS4)。
【0026】
発生したエラーが訂正不可能なデータ欠損である場合(ステップS4:No)は、データ制御回路13は、そのデータ欠損が発生した物理ページを含む物理ブロックを使用不可と判断し、使用可能領域から除外する(ステップS8)。そして、データ制御回路13は、ホスト・バス2を介してホスト・システムのコンピュータ等に訂正不可能な障害が発生したことを通知して、データの読み出しを終了する。
【0027】
ステップS4において、エラー訂正が可能であるか否か判断した結果、訂正可能なデータ欠損によるエラーである場合(ステップS4:Yes)は、データ制御回路13は、エラーの発生位置を特定する。そして、データ制御回路13は、その特定したエラー発生位置情報と、すでに当該物理ページのエラー管理ユニット23a,23bに含まれる列位置フィールド31および行位置フィールド32の各情報とを比較する(ステップS5)。
【0028】
ステップS5での比較の結果、エラー発生位置の列位置および行位置の各情報が該当する物理ページのいずれかのエラー管理ユニット23a,23b内の列位置フィールド31および行位置フィールド32の各情報と一致した場合、すなわち登録済みである場合(ステップS5:登録済み位置)は、データ制御回路13は、エラー訂正符号フィールド22から読み出されたエラー訂正符号を用いて、物理ページから読み出された実データ(エラーあり)のエラーを訂正し、それをホスト・バス2を介してホスト・システムのコンピュータ等に送る。また、データ制御回路13は、ホスト・バス2を介してホスト・システムのコンピュータ等に訂正可能な障害が発生したことを通知して、データの読み出しを終了する。
【0029】
一方、ステップS5での比較の結果、今回のエラー発生位置が該当する物理ページのいずれかのエラー管理ユニット23a,23bに登録されていない場合、すなわちエラー発生位置が新規な場合(ステップS5:新規位置)は、データ制御回路13は、今回のエラー発生位置を登録するための空きが該当する物理ページのエラー管理ユニット23a,23bにあるか否かを判断する(ステップS6)。その結果、エラー管理ユニット23a,23bに空きがない場合(ステップS6:No)は、データ制御回路13は、そのエラーが発生した物理ページを含む物理ブロックを使用不可と判断し、使用可能領域から除外する(ステップS8)。
【0030】
これは、たとえばエラー訂正符号が2ビットの訂正能力を有するが、すでに同一物理ページにおいて3ビット目のエラーが発生したため、将来的にエラー訂正符号による訂正能力(2ビット)を超える数のエラーが発生する可能性が高いからである。そして、データ制御回路13は、ホスト・バス2を介してホスト・システムのコンピュータ等に訂正不可能な障害が発生したことを通知して、データの読み出しを終了する。
【0031】
一方、ステップS6で、該当する物理ページのエラー管理ユニット23a,23bにエラー発生位置を登録するための空きがある場合、すなわちエラー発生位置の追加登録が可能である場合(ステップS6:Yes)は、データ制御回路13は、今回のエラー発生位置の列位置情報および行位置情報を該当する物理ページのエラー管理ユニット23a(または23b)に登録する(ステップS7)。そして、データ制御回路13は、上述したエラー発生位置が登録済みである場合と同様に、ホスト・バス2を介してホスト・システムのコンピュータ等に、エラー訂正をした実データを送るとともに、訂正可能な障害が発生したことを通知して、データの読み出しを終了する。
【0032】
図4は、本発明にかかるフラッシュメモリの欠陥管理方法によって物理ページに記憶されるデータの構成の他の例を示す模式図である。このデータ構成は、フラッシュメモリが、単一セルに複数ビットの情報を記憶することができる多値セルによって構成されている場合に用いられる。図4に示すデータ構成が図2に示すデータ構成と異なるのは、各エラー管理ユニット23a,23bにゾーン番号フィールド34が設けられていることである。その他の構成は図2に示すデータ構成と同じであるため、同じ構成については同一の符号を付して説明を省略する。
【0033】
ここで、ゾーン番号フィールド34に格納されるゾーン番号とは、エラー発生位置をメモリセル単位で管理するための情報であり、メモリセル毎に異なるゾーン番号が付与される。したがって、同一のメモリセルに記憶される複数ビットのゾーン番号は同じ番号となる。データ欠損エラーが発生した場合、そのエラー発生位置はゾーン番号によって特定される。
【0034】
たとえば、単一のメモリセルに2ビット分のデータを記憶することができる記憶装置において、ある物理ページにおいて2ビットのエラーが発生した場合、図5に示すデータ欠損例1では、エラーが発生したビットの位置(図示例では「0」と「1」)に対応するゾーン番号が同じ(図示例では「0」)である。それに対して、図5に示すデータ欠損例2では、エラーが発生したビットの位置(図示例では「1」と「2」)に対応するゾーン番号は異なる(図示例では「0」と「1」)である。
【0035】
1物理ページあたり2ビット分のエラー訂正機能を有すると仮定すると、欠損例1および欠損例2のいずれの場合でも、発生した2ビットのエラーが訂正可能なエラーであれば、エラー訂正符号によるエラー訂正が可能である。しかし、欠損例1では特に問題はないが、欠損例2の場合には、2個のメモリセル(図示例ではゾーン番号が「0」と「1」のセル)にデータ保持特性の劣化が認められるので、将来的には最大で4ビットのエラーが発生する危険性がある。
【0036】
したがって、欠損例2のようにゾーン番号が異なるメモリセルでエラーが発生した場合には、上述したエラー訂正不可能なエラーが発生した場合と同様に、データ制御回路13は、そのエラーが発生した物理ページを含む物理ブロックを使用不可と判断し、使用可能領域から除外するとともに、ホスト・システムのコンピュータ等に訂正不可能な障害が発生したことを通知する。一方、欠損例1のようにエラーが発生したビットのゾーン番号が同じである場合、データ制御回路13は、エラー管理ユニット23a,23bにエラー発生位置を登録するための空きがあればその発生位置を登録して、ホスト・システムのコンピュータ等に訂正可能な障害が発生したことを通知する。
【0037】
上述した実施の形態によれば、物理ページの冗長部分に、データ読み出し時に発生したエラーの物理的な発生位置情報を記憶するエラー管理ユニット23a,23bを、エラー訂正符号によって訂正可能なビット数と同じ2ビット分用意し、同一物理ページ内で発生した複数のエラーの物理的に異なる位置の数が、用意されたエラー管理ユニット23a,23bの数、すなわち2を超える場合に、訂正不可能な障害が発生したと判断して、その物理ページを含む物理ブロックを使用不可とするため、より正確に物理ブロックの使用可否を判断することができる。
【0038】
また、上述した実施の形態によれば、フラッシュメモリが多値セルで構成される場合には、同一物理ページ内で発生した複数のエラーに対応するメモリセルに含まれるビットの合計数が、用意されたエラー管理ユニット23a,23bの数、すなわち2を超える場合に、将来的にエラー訂正符号を用いて訂正可能な範囲を超える数のエラーが発生する危険性が高いので、訂正不可能なエラーが発生したと判断してその物理ページを含む物理ブロックを使用不可とするため、より正確に物理ブロックの使用可否を判断することができる。
【0039】
なお、上述した実施の形態においては、エラー訂正符号が2ビットの訂正能力を有する場合について説明したが、これに限らず、エラー訂正符号が3ビット以上の訂正能力を有する場合も同様である。また、多値セルの例として、同一のメモリセルに2ビットの情報を記憶することができるとしたが、同一のメモリセルに3ビット以上の情報を記憶することができる場合も同様である。また、1物理ページに設けられるエラー管理ユニットの数が、エラー訂正符号によって訂正可能なビット数よりも小さくてもよい。
【0040】
また、上述した実施の形態においては、多値セルの例においてゾーン番号を規定したが、これに限らず、ゾーン番号を設けずに、同一のメモリセルに記憶されるビット数に基づいて、エラーが発生した複数のビットが同一のメモリセル内に含まれるのか、あるいは2個以上のメモリセルにまたがってしまうのかということを判断するようにしてもよい。このようにすれば、物理ページにゾーン番号フィールドを設けずに済む。
【0041】
【発明の効果】
本発明によれば、同一物理ページ内で発生したエラーの物理的な位置情報と、エラー訂正符号によって訂正可能なビット数と、1メモリセルに記憶可能なビット数とに基づいて、発生したエラーが訂正可能なエラーであるか、訂正不可能なエラーであるかを判断し、訂正不可能なエラーである場合にその物理ページを含む物理ブロックを使用不可とするため、よって正確に物理ブロックの使用可否を判断することができる。
【図面の簡単な説明】
【図1】本発明にかかるフラッシュメモリの欠陥管理方法を適用した記憶装置の構成の一例を示すブロック図である。
【図2】本発明にかかるフラッシュメモリの欠陥管理方法によって物理ページに記憶されるデータの構成の一例を示す模式図である。
【図3】本発明にかかるフラッシュメモリの欠陥管理方法の一例を示すフローチャートである。
【図4】本発明にかかるフラッシュメモリの欠陥管理方法によって物理ページに記憶されるデータの構成の他の例を示す模式図である。
【図5】本発明にかかるフラッシュメモリの欠陥管理方法を多値セルよりなるフラッシュメモリに適用した場合について説明するための図である。
【符号の説明】
1 記憶装置
2 ホスト・バス
11 ホスト・バス制御回路
12 アドレス制御回路
13 データ制御回路
14 エラー訂正符号生成回路(ECC/EDC)
15a,15b,15c フラッシュメモリ
16 メモリ・バス
23a,23b エラー管理ユニット
31 列位置フィールド
32 行位置フィールド
34 ゾーン番号フィールド
Claims (6)
- 単一のメモリセルに1ビットの情報を記憶するフラッシュメモリの欠陥管理方法において、
同一物理ページ内の、エラーが発生したことがある複数のビットに対応するメモリセルの数が、エラー訂正符号によってエラー訂正可能なビット数以下の所定の数を超える場合、当該物理ページを含む物理ブロックを使用不可とすることを特徴とするフラッシュメモリの欠陥管理方法。 - 単一のメモリセルに複数ビットの情報を記憶するフラッシュメモリの欠陥管理方法において、
同一物理ページ内の、エラーが発生したことがある複数のビットに対応するメモリセルに含まれるビットの合計数が、エラー訂正符号によってエラー訂正可能なビット数以下の所定の数を超える場合、当該物理ページを含む物理ブロックを使用不可とすることを特徴とするフラッシュメモリの欠陥管理方法。 - 実データとともに、物理ページの冗長部分に、エラーが発生したビットの物理的な位置を示す情報を記憶することを特徴とする請求項1または2に記載のフラッシュメモリの欠陥管理方法。
- データ読み出し時にエラーが発生し、かつそのエラーが発生したビットの物理的な位置情報が、当該物理ページの冗長部分に記憶された、エラーが発生したビットの物理的な位置を示す情報と一致する場合、エラー訂正符号によって訂正可能なエラーであると判断することを特徴とする請求項3に記載のフラッシュメモリの欠陥管理方法。
- データ読み出し時に新規にエラーが発生し、かつそのエラーが発生したビットの物理的な位置情報を記憶するための空き領域が当該物理ページの冗長部分にある場合、前記新規に発生したエラーの物理的な位置情報を前記空き領域に登録し、エラー訂正符号によって訂正可能なエラーであると判断することを特徴とする請求項3に記載のフラッシュメモリの欠陥管理方法。
- データ読み出し時に新規にエラーが発生し、かつそのエラーが発生したビットの物理的な位置情報を記憶するための空き領域が当該物理ページの冗長部分にない場合、訂正不可能な障害が発生したと判断して、当該物理ページを含む物理ブロックを使用不可とすることを特徴とする請求項3に記載のフラッシュメモリの欠陥管理方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000325024A JP4323707B2 (ja) | 2000-10-25 | 2000-10-25 | フラッシュメモリの欠陥管理方法 |
TW090125317A TW544686B (en) | 2000-10-25 | 2001-10-12 | Method of managing a defect in a flash memory |
US09/978,014 US6549459B2 (en) | 2000-10-25 | 2001-10-17 | Method of managing a defect in a flash memory |
KR1020010065591A KR100781952B1 (ko) | 2000-10-25 | 2001-10-24 | 플래시 메모리 내의 결함 관리 방법 |
US10/372,100 US6625061B2 (en) | 2000-10-25 | 2003-02-25 | Method of managing a defect in a flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000325024A JP4323707B2 (ja) | 2000-10-25 | 2000-10-25 | フラッシュメモリの欠陥管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002133892A JP2002133892A (ja) | 2002-05-10 |
JP4323707B2 true JP4323707B2 (ja) | 2009-09-02 |
Family
ID=18802465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000325024A Expired - Fee Related JP4323707B2 (ja) | 2000-10-25 | 2000-10-25 | フラッシュメモリの欠陥管理方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6549459B2 (ja) |
JP (1) | JP4323707B2 (ja) |
KR (1) | KR100781952B1 (ja) |
TW (1) | TW544686B (ja) |
Families Citing this family (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101460240B1 (ko) * | 2008-06-13 | 2014-11-21 | 삼성전자주식회사 | 메모리 기반 저장 장치 및 그것의 블록 관리 기법 |
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US7093188B2 (en) * | 2002-04-05 | 2006-08-15 | Alion Science And Technology Corp. | Decoding method and apparatus |
KR20040023843A (ko) * | 2002-09-12 | 2004-03-20 | 삼성전기주식회사 | 메모리의 결함 처리 장치 및 그 방법 |
US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
US7881133B2 (en) * | 2003-11-11 | 2011-02-01 | Samsung Electronics Co., Ltd. | Method of managing a flash memory and the flash memory |
KR100719380B1 (ko) * | 2006-03-31 | 2007-05-18 | 삼성전자주식회사 | 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템 |
JP4357305B2 (ja) * | 2004-01-09 | 2009-11-04 | 株式会社バッファロー | 外部記憶装置 |
CN100407178C (zh) * | 2004-05-19 | 2008-07-30 | 松下电器产业株式会社 | 存储器控制电路、非易失性存储装置及存储器控制方法 |
KR100572328B1 (ko) | 2004-07-16 | 2006-04-18 | 삼성전자주식회사 | 배드 블록 관리부를 포함하는 플래시 메모리 시스템 |
JP2006048777A (ja) * | 2004-08-02 | 2006-02-16 | Toshiba Corp | Nandフラッシュメモリおよびデータ書き込み方法 |
JP4585520B2 (ja) * | 2004-10-14 | 2010-11-24 | 株式会社アドバンテスト | 試験装置及び試験方法 |
JP4261462B2 (ja) * | 2004-11-05 | 2009-04-30 | 株式会社東芝 | 不揮発性メモリシステム |
JP4261461B2 (ja) * | 2004-11-05 | 2009-04-30 | 株式会社東芝 | 半導体集積回路装置、及びそれを用いた不揮発性メモリシステム |
JP4332108B2 (ja) * | 2004-12-28 | 2009-09-16 | Tdk株式会社 | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 |
JP2007011872A (ja) * | 2005-07-01 | 2007-01-18 | Toshiba Corp | メモリカードとその制御方法 |
JP4991131B2 (ja) * | 2005-08-12 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
JP4569416B2 (ja) * | 2005-08-19 | 2010-10-27 | 日本電気株式会社 | 半導体記憶装置 |
JP4413840B2 (ja) | 2005-09-20 | 2010-02-10 | 株式会社東芝 | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
JP4761910B2 (ja) * | 2005-10-05 | 2011-08-31 | 株式会社東芝 | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム |
US7681109B2 (en) * | 2005-10-13 | 2010-03-16 | Ramot At Tel Aviv University Ltd. | Method of error correction in MBC flash memory |
US7526715B2 (en) * | 2005-10-17 | 2009-04-28 | Ramot At Tel Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
WO2007046084A2 (en) * | 2005-10-17 | 2007-04-26 | Ramot At Tel-Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
US20070234143A1 (en) * | 2006-01-25 | 2007-10-04 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices |
US7428180B2 (en) | 2006-01-25 | 2008-09-23 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices |
CN101310342A (zh) * | 2006-04-06 | 2008-11-19 | 爱德万测试株式会社 | 测试装置以及测试方法 |
US7707481B2 (en) * | 2006-05-16 | 2010-04-27 | Pitney Bowes Inc. | System and method for efficient uncorrectable error detection in flash memory |
US7304893B1 (en) | 2006-06-30 | 2007-12-04 | Sandisk Corporation | Method of partial page fail bit detection in flash memory devices |
JP4908083B2 (ja) * | 2006-06-30 | 2012-04-04 | 株式会社東芝 | メモリコントローラ |
US7355892B2 (en) * | 2006-06-30 | 2008-04-08 | Sandisk Corporation | Partial page fail bit detection in flash memory devices |
KR100755718B1 (ko) | 2006-09-04 | 2007-09-05 | 삼성전자주식회사 | 멀티 레벨 셀 플래시 메모리에서 런-타임 배드 블록 관리를위한 장치 및 방법 |
US7716538B2 (en) | 2006-09-27 | 2010-05-11 | Sandisk Corporation | Memory with cell population distribution assisted read margining |
US7886204B2 (en) * | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
KR100843135B1 (ko) | 2006-11-20 | 2008-07-02 | 삼성전자주식회사 | 비휘발성 메모리 관리 방법 및 장치 |
WO2008061558A1 (en) * | 2006-11-21 | 2008-05-29 | Freescale Semiconductor, Inc. | Memory system with ecc-unit and further processing arrangement |
JP4901459B2 (ja) | 2006-12-26 | 2012-03-21 | 株式会社東芝 | 半導体記憶装置 |
KR100799688B1 (ko) * | 2007-01-03 | 2008-02-01 | 삼성전자주식회사 | 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법 |
US8122319B2 (en) * | 2007-01-24 | 2012-02-21 | Charles I. Peddle | Page-based failure management for flash memory |
KR100895065B1 (ko) | 2007-03-26 | 2009-05-04 | 삼성전자주식회사 | 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법 |
JP5029883B2 (ja) * | 2007-05-17 | 2012-09-19 | 横河電機株式会社 | 半導体試験装置 |
US7747903B2 (en) | 2007-07-09 | 2010-06-29 | Micron Technology, Inc. | Error correction for memory |
KR101466698B1 (ko) | 2008-02-19 | 2014-11-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 읽기 방법 |
KR101506655B1 (ko) | 2008-05-15 | 2015-03-30 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 오류 관리 방법 |
TWI382422B (zh) * | 2008-07-11 | 2013-01-11 | Genesys Logic Inc | 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法 |
US8458536B2 (en) | 2008-07-17 | 2013-06-04 | Marvell World Trade Ltd. | Data recovery in solid state memory devices |
US7996736B2 (en) * | 2008-10-26 | 2011-08-09 | Sandisk 3D Llc | Bad page marking strategy for fast readout in memory |
US8291297B2 (en) * | 2008-12-18 | 2012-10-16 | Intel Corporation | Data error recovery in non-volatile memory |
US8054691B2 (en) * | 2009-06-26 | 2011-11-08 | Sandisk Technologies Inc. | Detecting the completion of programming for non-volatile storage |
US8423866B2 (en) * | 2009-10-28 | 2013-04-16 | SanDisk Technologies, Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
US8634240B2 (en) * | 2009-10-28 | 2014-01-21 | SanDisk Technologies, Inc. | Non-volatile memory and method with accelerated post-write read to manage errors |
US8214700B2 (en) * | 2009-10-28 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
TWI447739B (zh) * | 2010-03-22 | 2014-08-01 | Phison Electronics Corp | 錯誤校正方法、記憶體控制器與儲存系統 |
JP5612514B2 (ja) | 2010-03-24 | 2014-10-22 | パナソニック株式会社 | 不揮発性メモリコントローラ及び不揮発性記憶装置 |
US8514630B2 (en) | 2010-07-09 | 2013-08-20 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays: current based approach |
US8305807B2 (en) | 2010-07-09 | 2012-11-06 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US8432732B2 (en) | 2010-07-09 | 2013-04-30 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays |
US8379454B2 (en) | 2011-05-05 | 2013-02-19 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US8726104B2 (en) | 2011-07-28 | 2014-05-13 | Sandisk Technologies Inc. | Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages |
US8775901B2 (en) | 2011-07-28 | 2014-07-08 | SanDisk Technologies, Inc. | Data recovery for defective word lines during programming of non-volatile memory arrays |
US8750042B2 (en) | 2011-07-28 | 2014-06-10 | Sandisk Technologies Inc. | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures |
US9176802B2 (en) | 2011-08-31 | 2015-11-03 | Freescale Semiconductor, Inc. | Integrated circuit device and method of identifying a presence of a broken connection within an external signal path |
US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
KR20130134186A (ko) * | 2012-05-30 | 2013-12-10 | 삼성전자주식회사 | 메모리 장치의 리라이트 방법 |
JP6092673B2 (ja) * | 2013-03-21 | 2017-03-08 | スタンレー電気株式会社 | メモリ制御装置、メモリ制御方法 |
KR102081588B1 (ko) | 2013-08-08 | 2020-02-26 | 삼성전자 주식회사 | Ecc 디코더의 동작 방법 및 그것을 포함하는 메모리 컨트롤러 |
KR102048017B1 (ko) | 2013-09-04 | 2019-12-02 | 삼성전자주식회사 | 비휘발성 메모리 장치의 테스트 및 운영 방법 |
US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
US10059621B2 (en) * | 2016-05-27 | 2018-08-28 | Corning Incorporated | Magnetizable glass ceramic composition and methods thereof |
US20170342383A1 (en) | 2016-05-27 | 2017-11-30 | Corning Incorporated | Lithium disilicate glass-ceramic compositions and methods thereof |
US10379758B2 (en) * | 2017-06-26 | 2019-08-13 | Western Digital Technologies, Inc. | Managing system data for a data storage system |
US10387281B2 (en) | 2017-08-30 | 2019-08-20 | Micron Technology, Inc. | Flash memory block retirement policy |
EP3717428A1 (en) | 2017-11-28 | 2020-10-07 | Corning Incorporated | Bioactive borate glass and methods thereof |
CN111433165A (zh) | 2017-11-28 | 2020-07-17 | 康宁股份有限公司 | 高液相线粘度生物活性玻璃 |
US10857259B2 (en) | 2017-11-28 | 2020-12-08 | Corning Incorporated | Chemically strengthened bioactive glass-ceramics |
EP3717030A1 (en) | 2017-11-28 | 2020-10-07 | Corning Incorporated | Bioactive glass compositions and dentin hypersensitivity remediation |
US11640331B2 (en) * | 2021-07-29 | 2023-05-02 | Texas Instruments Incorporated | Securing physical layer startup from a low-power state |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0618535B1 (en) * | 1989-04-13 | 1999-08-25 | SanDisk Corporation | EEPROM card with defective cell substitution and cache memory |
US5438573A (en) * | 1991-09-13 | 1995-08-01 | Sundisk Corporation | Flash EEPROM array data and header file structure |
US5473753A (en) * | 1992-10-30 | 1995-12-05 | Intel Corporation | Method of managing defects in flash disk memories |
JPH06203591A (ja) | 1993-01-06 | 1994-07-22 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
JP3482543B2 (ja) | 1994-07-07 | 2003-12-22 | 株式会社ルネサステクノロジ | 半導体メモリ |
US5475693A (en) * | 1994-12-27 | 1995-12-12 | Intel Corporation | Error management processes for flash EEPROM memory arrays |
US5954828A (en) * | 1995-01-05 | 1999-09-21 | Macronix International Co., Ltd. | Non-volatile memory device for fault tolerant data |
JP3233079B2 (ja) * | 1997-09-30 | 2001-11-26 | ソニー株式会社 | データ処理システム及びデータ処理方法 |
JPH11203892A (ja) | 1998-01-07 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 半導体不揮発性記憶装置 |
KR100287018B1 (ko) * | 1998-08-07 | 2001-04-16 | 윤종용 | 에러 정정 회로를 구비한 반도체 메모리 장치 |
KR100328818B1 (ko) * | 1998-09-17 | 2002-10-19 | 주식회사 하이닉스반도체 | 플래시 메모리의 데이타 저장방법 |
JP2000173289A (ja) * | 1998-12-10 | 2000-06-23 | Toshiba Corp | エラー訂正可能なフラッシュメモリシステム |
-
2000
- 2000-10-25 JP JP2000325024A patent/JP4323707B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-12 TW TW090125317A patent/TW544686B/zh not_active IP Right Cessation
- 2001-10-17 US US09/978,014 patent/US6549459B2/en not_active Expired - Lifetime
- 2001-10-24 KR KR1020010065591A patent/KR100781952B1/ko not_active IP Right Cessation
-
2003
- 2003-02-25 US US10/372,100 patent/US6625061B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100781952B1 (ko) | 2007-12-06 |
US20020048202A1 (en) | 2002-04-25 |
US6625061B2 (en) | 2003-09-23 |
KR20020032340A (ko) | 2002-05-03 |
US20030123286A1 (en) | 2003-07-03 |
TW544686B (en) | 2003-08-01 |
JP2002133892A (ja) | 2002-05-10 |
US6549459B2 (en) | 2003-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4323707B2 (ja) | フラッシュメモリの欠陥管理方法 | |
US10020072B2 (en) | Detect developed bad blocks in non-volatile memory devices | |
US8429497B2 (en) | Method and system of dynamic data storage for error correction in a memory device | |
US9389954B2 (en) | Memory redundancy to replace addresses with multiple errors | |
KR101730510B1 (ko) | 메타데이터 태그를 통한 불규칙적인 패리티 분포 검출 | |
US9229802B2 (en) | Non-systematic coded error correction | |
USRE40252E1 (en) | Flash memory control method, flash memory system using the control method and flash memory device using the control method | |
US7613982B2 (en) | Data processing apparatus and method for flash memory | |
US8321757B2 (en) | Method and apparatus for error correction | |
US20070234183A1 (en) | Multi-bit memory device and memory system | |
US20120110419A1 (en) | Data Structure for Flash Memory and Data Reading/Writing Method Thereof | |
WO2001022232A1 (fr) | Memoire dans laquelle le nombre de corrections d'erreurs est enregistre | |
JPWO2007097019A1 (ja) | キャッシュ制御装置およびキャッシュ制御方法 | |
US9136010B2 (en) | Method for generating physical identifier in storage device and machine-readable storage medium | |
TW200921360A (en) | Data preserving method and data accessing method for non-volatile memory | |
US9547566B2 (en) | Storage control apparatus, storage apparatus, information processing system, and storage control method therefor | |
JP4866107B2 (ja) | 不揮発性記憶装置及びその書き込み判定方法 | |
JP2010079856A (ja) | 記憶装置およびメモリ制御方法 | |
US10514980B2 (en) | Encoding method and memory storage apparatus using the same | |
JP4357305B2 (ja) | 外部記憶装置 | |
KR20050064887A (ko) | 오류 검출 능력이 강화된 플래시 메모리 및 다비트 오류검출 방법 | |
US10922025B2 (en) | Nonvolatile memory bad row management | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JP2005242903A (ja) | メモリ装置、メモリ制御方法、及びメモリ制御装置 | |
US11687444B2 (en) | Data managing method. memory controlling circuit unit and memory storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061004 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4323707 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140612 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |