CN101310342A - 测试装置以及测试方法 - Google Patents

测试装置以及测试方法 Download PDF

Info

Publication number
CN101310342A
CN101310342A CNA200780000113XA CN200780000113A CN101310342A CN 101310342 A CN101310342 A CN 101310342A CN A200780000113X A CNA200780000113X A CN A200780000113XA CN 200780000113 A CN200780000113 A CN 200780000113A CN 101310342 A CN101310342 A CN 101310342A
Authority
CN
China
Prior art keywords
page
qualified
bit
leaf
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200780000113XA
Other languages
English (en)
Inventor
小泽大树
佐藤新哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101310342A publication Critical patent/CN101310342A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本发明提供一种对用于存储附加了错误订正符号的数据流的被测试存储器(以下称为DUT)进行有效测试的测试装置。该测试装置将从DUT读取的数据流所包含的各比特与期望值相比较。该比较结果作为表示DUT的每个存储单元是否合格的比特合格/失效信息被存储在第一失效存储器(以下称为FM)中。存储装置在每一页统计与期望值不一致的比特数，并在DUT的每一级别及每一页，判断与期望值不一致的比特数是否满足该级别的条件。该判断结果作为在每个级别表示各页是否合格的页合格/失效信息被存储在第二FM中。如果包含有对应某存储单元的比特的页满足某级别条件的比特合格信息存储在第二FM中，则测试装置将第一FM的比特合格/失效信息变更为表示该存储单元合格的值进行输出。

Description

测试装置以及测试方法
技术领域
本发明涉及电子设备的测试装置以及测试方法，尤其涉及对被测试存储器进行测试的测试装置以及测试方法，该被测试存储器用于存储在每页上附加了错误订正符号的数据流。本申请与下述的日本申请有关。对于允许加入参考文献的指定国，将下述申请所记载的内容加入到本申请中并作为本申请的一部分。
特愿2006-105394号申请日2006年4月6日
背景技术
半导体存储器测试装置在每一测试周期，对被测试存储器的输出与期望值进行逻辑比较，如果比较的结果一致则检测为合格，如果不一致就检测为失效。因此，例如，如闪速存储器那样，存储的数据经过多个周期以页为单位进行读取，并且以页为单位附加错误订正符号的被测试存储器，只要检测出一次失效，则检测该被测试存储器为不合格。
这里，闪速存储器会有时因产生程序干扰模式而使写入对象的存储单元以外的数据被改写，产生非永久性的软件错误。对于产生这样的错误，希望参照下述的非专利文献1。在实际使用状态下，如果产生这样的软件错误，则控制闪速存储器的存储控制器对从闪速存储器读取的数据进行错误订正。
从而，在进行闪速存储器的测试时，在产生属于可通过错误订正符号订正的范围内的错误的情况下，被测试存储器应被判断为合格品。但是，由于闪速存储器的不同，既有由于上述的软件错误而容易发生错误的情况，也有一个比特(Bit)的不合格也不存在的情况。因此，对于可正常操作的闪速存储器，例如，为了决定其用途和销售价格等，有时会希望根据产生错误的难易度来进行分类。
非专利文献1：作田康司著，[面向Silicon Movie时代的大容量NAND闪速存储器技术]，FED期刊，Vol.11，No.3，2000年，P76-88
为了根据错误产生的难易度来对闪速存储器进行分类，针对每一页统计在该页产生的错误的个数，并判断该个数是否满足预定的质量标准。对于不满足质量标准的页，尝试进行用预备的存储单元置换不合格的存储单元的修复处理。如果通过修复处理而满足质量标准，则将该闪速存储器分类到与其质量标准相对应的级别。
为此，可以从测试装置输出关于包含在所有页中的全部存储单元是否合格的数据，并通过人工或者利用计算机等对该数据进行分析。但是由于存储单元的数量庞大，所以分析需要花费功夫与时间。由于页的不同，也有已经满足质量标准而不需要修复处理的情况，因此，存在输出的数据成为无用的情况。
发明内容
因此，本发明的目的在于提供一种可以解决上述问题的测试装置、电路以及电子设备。该目的通过本发明的第一技术方案所记载的特征组合来实现。并且，其他的技术方案提供了本发明更有利的具体实施例。
本发明第一实施方式提供一种测试装置，其对存储每一页上附加了错误订正符号的数据流的被测试存储器进行测试，包括：测试处理部，其对于每一个作为错误订正单位的页，从被测试存储器读取存储于该页的数据流；逻辑比较器，其将从被测试存储器中读取的数据流所包含的各比特值与该比特的期望值进行比较；第一失效存储器，其根据逻辑比较器的比较结果，对于被测试存储器的每个存储单元，存储表示该存储单元是否合格的比特合格/失效信息；数据错误计数部，其对每一页统计与期望值不一致的比特数；页分类部，对于将被测试存储器根据质量进行分类的多个级别的每一个，按照每一页判断与期望值不一致的比特数是否满足该级别的条件；第二失效存储器，其根据页分类部的判断结果，对于多个级别中的每一个，存储表示各页是否合格的页合格/失效信息；以及输出部，其对于多个级别的每一个，输出关于每个存储单元的比特合格/失效信息时，以具有与存储单元对应的比特的页满足该级别条件的页合格/失效信息存储在第二失效存储器中为条件，将从第一失效存储器输出的表示该存储单元不合格的比特合格/失效信息变更为表示该存储单元合格的值进行输出。
并且，还具有：地址指示部，用于依次输出第一地址，所述第一地址依次读取存储于第一失效存储器的、每个存储单元的比特合格/失效信息；以及地址转换部，其输出第二地址，该第二地址是用于从地址指示部输出的地址中取出一部分的比特，并读取存储于第二失效存储器中的、具有与该地址对应的存储单元的页的页合格/失效信息，输出部也可以将页合格/失效信息和比特合格/失效信息的逻辑积作为该存储单元的比特合格/失效信息进行输出，所述页合格/失效信息是从第二失效存储器内的第二地址读取的、当该页为不合格时为逻辑值H，当该页为合格时为逻辑值L；所述比特合格/失效信息是从第一失效存储器内的第一地址读取的、当该存储单元为不合格时为逻辑值H，当该存储单元为合格时为逻辑值L。
并且还可以具有修复处理部，其根据输出部输出的每一页的比特合格/失效信息，进行将不合格的存储单元置换为预备的存储单元的修复处理。
另外，页分类部具有：多个寄存器，其对应多个级别的每一个进行设置，对于应分类到该级别的被测试存储器，存储页内所包含的错误数量的上限值；比较部，将存储于多个寄存器的多个所述上限值分别与数据错误计数部的计数值进行比较；以及判断部，其以对于从被测试存储器读取的数据流的计数值是上限值以下为条件，判断存储了该数据流的页满足对应该上限值的级别的条件。
本发明的第二实施方式提供一种测试方法，其是对用于存储每一页附加了错误订正符号的数据流的被测试存储器进行测试的测试方法，包括：测试处理步骤，按照每一个作为错误订正单位的页，从被测试存储器读取存储于该页的所述数据流；逻辑比较步骤，将从被测试存储器读取的数据流所包含的各个比特值与该比特的期望值进行比较；第一存储步骤，根据逻辑比较步骤的比较结果，对于被测试存储器的每个存储单元，将表示该存储单元是否合格的比特合格/失效信息存储到第一失效存储器中；数据错误计数步骤，对每一页统计与期望值不一致的比特数；页分类步骤，对于将被测试存储器根据质量进行分类的多个级别的每一个，对每一页判断与期望值不一致的比特数是否满足该级别的条件；第二存储步骤，根据页分类步骤的判断结果，对于多个级别的每一个，将表示各页是否合格的页合格/失效信息存储到第二失效存储器中；以及输出步骤，对于多个级别的每一个，输出每个存储单元的比特合格/失效信息时，以具有与存储单元对应的比特的页满足该级别条件的页合格/失效信息存储在第二失效存储器中为条件，将从第一失效存储器输出的表示该存储单元不合格的比特合格/失效信息变更为表示该存储单元合格的值进行输出。
本发明的第三实施方式提供一种测试装置，其对每页具有1比特或者多比特错误订正功能的被测试存储器进行测试，其特征在于，包括：测试处理部，将测试用的数据流写入所述被测试存储器，并按照每一页读取已经写入的所述数据流；第一失效存储器，其接收按照每一页读取的所述数据流，将该数据流依次与预定的期望值进行比较，生成表示每一存储单元是否合格的比特合格/失效信息，并存储所述比特合格/失效信息；以及级别分选部，与向所述第一失效存储器的存储动作并行动作，根据在每一页统计出的与所述期望值不一致的比特数的计数值，生成不可进行错误订正、可进行1个比特的错误订正，或者可进行多个比特的错误订正的判断信息。
所述级别分选部包括：数据错误计数部，其对每一页统计与所述期望值不一致的比特数；页分类部，对于将所述被测试存储器根据质量进行分类的多个级别的每一个，按照每一页判断与所述期望值不一致的比特数是否满足该级别的条件；第二失效存储器，其根据所述页分类部的判断结果，对于所述多个级别的每一个，存储表示各页是否合格的页合格/失效信息；以及输出部，其对于所述多个级别的每一个，输出每个存储单元的所述比特合格/失效信息时，以具有与所述存储单元对应的比特的页满足该级别条件的所述页合格/失效信息存储在第二失效存储器中为条件，将从所述第一失效存储器输出的、表示该存储单元不合格的所述比特合格/失效信息变更为表示该存储单元合格的值进行输出。
另外，上述发明的概要并不是列举出全部的本发明必要特征，这些特征组的其他组合也包括在本发明。
附图说明
图1表示本发明实施方式的测试装置10的构成。
图2表示本发明实施方式的被测试存储器100的存储区域。
图3与比较器160和逻辑比较器170一起表示本发明实施方式的分类模块180的构成。
图4表示本发明实施方式的测试装置10的动作定时。
图5表示利用本发明实施方式的测试装置10对被测试存储器100进行测试，并输出其结果的处理流程。
图6表示通过本发明实施方式的测试装置10输出的测试结果的一个例子。
100：被测试存储器    110：测试处理部
120：定时信号发生器  130：图案(信号)发生器
140：波形整形器      150：驱动器
160：比较器          170：逻辑比较器
180：分类模块        190：修复处理部
200：可订正区域      210：数据
220：错误订正符号    230：不可订正区域
240：主区域          250：预备区域
300：处理部          305：定时检测部
310：计数部          315：“与”门
320：“与”门        321：计数值变更部
322：“或”门        324：“与”门
326：“或”门        328：加法器
330：比较部          332：寄存器
334：判断部          340：页分类部
360：AFM             365：地址指示部
370：BBM             375：地址转换部
380：输出部
具体实施方式
以下，通过发明实施方式对本发明进行说明，但是以下的实施方式并不是对权利要求范围的发明的限定，并且，在实施方式中所说明的所有特征组合也不一定是本发明的解决方法所必需的。
图1表示本发明实施方式的测试装置10的结构。测试装置10对被测试存储器100的存储器功能进行测试。这里，被测试存储器100例如是半导体存储器或者附加有存储器功能的SoC(system·on·chip)等，用于存储附加了错误订正符号的数据流。本实施方式的测试装置10即使在从被测试存储器100读取的数据流与期望值数据流不一致，在通过错误订正符号可以进行订正的条件下，不判断该被测试存储器100为不合格。另外，测试装置10针对各页，即使在包含于该页的数据流可以通过错误订正符号进行订正的情况下，根据该页所产生错误的数量，对该页按级别进行分类。并且，测试装置10将表示各页所产生的每个比特的错误的比特合格/失效信息按照每个级别进行输出。此时，当各页所产生的错误的数量满足预定级别的条件时，测试装置10就不输出原来的比特合格/失效信息，而是输出显示完全没有产生比特失效的含义的比特合格/失效信息。由此，当进行对应级别的修复处理时，可以省去对于输出的比特合格/失效信息的分析作业。这样，测试装置10的目的在于，对被测试存储器100的各页质量进行适当判断，并且，提高分析处理其结果的效率。以下，以被测试存储器100是闪速存储器为例进行说明。
测试装置10包括测试处理部110，驱动器150、比较器160、逻辑比较器170、分类模块180以及修复处理部190。测试处理部110控制对被测试存储器100的测试。更具体地说，在被测试存储器100的测试中，测试处理部110对于成为错误订正单位的每一页，将数据流写入该页的存储区域，并从该页的存储区域读取数据流。并且，测试处理部110将从被测试存储器100读取的数据提供给逻辑比较器170。这样，测试处理部110通过对于同一存储区域，一边使数据流改变一边进行读写，由此，可以使逻辑比较器170以及分类模块180检测出该存储区域的存储单元不合格的情况。
测试处理部110具有定时信号发生器120、图案发生器130、波形整形器140。定时信号发生器120利用通过从图案发生器130输出的定时组信号(TS信号)指定的定时数据，生成表示测试的一个周期的周期时钟，以及表示测试周期开始定时的RATE信号。并且，定时信号发生器120将周期时钟提供给图案发生器130，将RATE信号以及TS信号与测试装置10的标准时钟一起提供给波形整形器140。
图案发生器130根据周期时钟，生成提供给被测试存储器100的测试图案数据，并提供给波形整形器140。该测试图案数据包含有，用于将数据流写入被测试存储器100，而应提供给被测试存储器100的信号所构成的测试图案；以及用于从被测试存储器100读取已经写入的数据流，而应提供给被测试存储器100的信号所构成的测试图案。
波形整形器140根据标准时钟、RATE信号以及TS信号，对应该将测试图案数据提供给被测试存储器100的定时信号的波形进行整形。
驱动器150将通过波形整形器140进行了整形的测试图案数据作为测试图案信号提供给被测试存储器100。比较器160根据测试图案将被测试存储器100输出的输出信号与预定的标准电压进行比较，获得输出信号的逻辑值。
逻辑比较器170根据测试图案将从被测试存储器100中读取的数据流中所包含的数据分别与预先通过图案发生器130生成的期望值进行比较。分类模块180根据逻辑比较器170生成的比较结果，将被测试存储器100分类到多个级别中的一个，或者，判断被测试存储器100是否为不合格。修复处理部190根据分类模块180的输出部380所输出的每一页的比特合格/失效信息，进行将不合格的存储单元置换为预备的存储单元的修复处理。
图2表示本发明实施方式的被测试存储器100的存储区域。本实施方式的被测试存储器100的存储区域被分割成多个区块，各区块例如具有64KB的数据存储容量，例如由32个等的多个页构成。本实施方式的被测试存储器100例如以具有2KB等的数据存储容量的页为单位进行数据流的读写。更具体地说，被测试存储器100具有例如8比特等的多个数据IO端子，经由这多个数据IO端子每一个输入输出周期就传送一个字(例如8比特)的数据。并且，在一次的读取或写入处理中，通过将页内的各字按照列方向顺序传送，以页为单位进行读写。
被测试存储器100的存储区域包含有主区域240以及预备区域250。主区域240是存储被测试存储器100应该存储的数据210的区域。预备区域250是存储用于订正数据210中产生的比特错误的错误订正符号220、以及表示该页中禁止使用的信息等的区域。另外，被测试存储器100的存储区域从错误订正的可能性的观点出发，分为可订正区域200以及不可订正区域230。可订正区域200是本发明的第一存储区域的一个示例，是通过存储数据210以及错误订正符号220而存储附加了错误订正符号的数据流的区域。当实际使用被测试存储器100时，与被测试存储器100连接并控制被测试存储器100的存储控制器，即使在可订正区域200内产生比特错误，也可以通过错误订正符号220在可订正的范围内进行错误订正。另一方面，不可订正区域230是本发明第二存储区域的一个示例，是存储没有附加错误订正符号的数据流的区域。即使在不可订正区域230产生比特错误，存储控制器也不能进行订正。图3将本发明实施方式的分类模块180的构成与比较器160以及逻辑比较器170一起进行表示。比较器160对于分别从被测试存储器100的不同存储区域读取的多个数据流，分别将各数据流所包含的数据以8比特为单位顺次从被测试存储器100的数据IO端子输入，并将分别从各比特输入的电压与表示逻辑值H的阈值电压VHO以及表示逻辑值L的阈值电压VOL进行比较。并且，比较器160在每个比特上，当该比特为逻辑值H时，输出SH＝1，当该比特为逻辑值L输出SL＝1。
逻辑比较器170在多个不同的项目方面对被测试存储器100进行测试。在第一测试中，逻辑比较器170对在被测试存储器100的各个比特上是否正确写入数据进行测试。在该测试中，逻辑比较器170对于多个数据流的每一个，依次将各数据流所包含的数据分别与期望值进行比较。具体地说，本实施方式的逻辑比较器170将比较结果作为合格/失效信号输出，所述输出结果为，在每一个输入输出周期，将一个字(＝8比特)份的数据与一个字份的期望值相比较，一致的比特取为0(表示合格的信号)，不一致的比特取为1(表示失效的信号)。
在第二测试中，逻辑比较器170对从被测试存储器100读取各个比特的数据的定时进行测试。在该测试中，例如，逻辑比较器170对于包含在该数据流中的各个比特，在对被测试存储器100的存储控制器发出数据读取请求之后，在经过了预先设定的期间的时刻，将从被测试存储器100输出的使该比特值改变的数据与预先设定的逻辑值进行多次比较。由此，例如对于同一个比特进行100次比较，可以调查出其中有几次与该逻辑值相一致，从而可以对数据读取定时进行测试。
分类模块180具有处理部300-1～8、计数值变更部321、“或”门326-1～8、加法器328、页分类部340、AFM360、地址指示部365、BBM370、地址转换部375和输出部380。处理部300-1～8分别从逻辑比较器170输入每个比特的合格/失效信号。即，例如处理部300-1输入一个字份数据中第1比特的合格/失效信号，各处理部300-2～8分别输入从第2比特至第8比特的合格/失效信号。
处理部300-1具有定时检测部305、计数部310、“与”门315和“与”门320。定时检测部305是用于上述第二测试而设置的，根据输入的合格/失效信号，计算出该比特值与预定的逻辑值相一致的次数，相对于将各个比特与预定的逻辑值进行比较的次数的比率。并且，定时检测部305根据该比率检测出各个比特值变化的定时。例如，如果在100次的比较中有50次是各个比特值与预定的逻辑值相一致，则定时检测部305判断出，在发出读取请求之后经过了预定的期间的时刻，该比特的数据发生改变。
“与”门315将合格/失效信号的各个比特与表示计测失效信号数量的期间的INC信号的逻辑积输出到计数部310。由此，“与”门315在应计测失效信号数量的期间中将合格/失效信号提供给计数部310，在不计测失效信号数量的期间中将值0输出到计数部310。计数部310与后述的加法器328一起发挥作为本发明的数据错误计数部的功能。计数部310对于从被测试存储器100读取的各数据流，对包含在该数据流的数据中的、与预先生成的期望值不一致的数据的数量进行计数。这里，在计数部310中也可以对可计数的失效信号的数量进行限制。例如，计数部310可以利用4比特存储与期望值不一致的数据比特的数量，当统计的失效信号的数量为15时，可以停止对该计数器的值的加算。另外，计数部310如果从图案发生器130输入CLR信号，则将计数值初始化，即，使计数值取0。
另外，各处理部300-2～8对于第2比特至第8比特，分别进行与上述处理部300-1大致同样的动作。有关具体的结构，由于与处理部300-1大致相同，所以省略说明。
“与”门320如果从图案发生器130输入LD信号，则将计数器值与LD信号的逻辑积(即，计数器值本身)对“或”门326-1输出。“或”门326-1～8分别求出输入的计数器值和“与”门324的输出的逻辑积，输出给加法器328。另外，有关“与”门324的输出在后面详细叙述，但是当INC信号为逻辑值1时，“与”门324的输出为0，对“或”门326-1～8的输出没有影响。加法器328对每一页统计通过“或”门326-1～8输出的计数器值，并向页分类部340输出。
页分类部340对于根据质量将被测试存储器100分类的多个级别的每一个，对每一页判断与期望值不一致的比特数是否满足该级别的条件。具体地说，页分类部340具有寄存器332-1～4、比较部330-1～4以及判断部334。各寄存器332-1～4分别对应根据质量将被测试存储器100分类的多个级别而设置。并且，相对于应分类到对应的级别的被测试存储器100，各寄存器332-1～4存储包含在页内的错误的数量的上限值。各比较部330-1～4将存储在寄存器332-1～4的多个上限值分别与由计数部310计数并由加法器328统计的计数值相比较。判断部334以从被测试存储器100读取的数据流的计数值小于等于上限值为条件，判断存储该数据流的页满足与该上限值对应的级别的条件。
另外，INC信号为逻辑值“0”时，与发生错误信号的比特数无关，当具有与期望值不一致的数据时，测试装置10以检测被测试存储器100不合格的操作模式进行操作。在该操作模式中，当具有与期望值不一致的数据时，计数值变更部321将比存储于寄存器332-1～4的任何一个上限值大的值作为计数值进行输出。作为实现该操作模式的具体构成为，计数值变更部321具有“或”门322以及“与”门324。“或”门322从逻辑比较器170输入有关从第1比特到第8比特的各个比特的合格/失效信号，并将它们的逻辑和输出到“与”门324。即，如果在从第1比特到第8比特的任何一个比特检测出失效，则对“与”门324输出逻辑值“1”。“与”门324求出“或”门322的输出与从图案发生器输入的INC信号的“非”的逻辑积，并分别对“或”门326-1～8进行输出。由于各“或”门326-1～8分别接收逻辑值“1”的输入，因此以4比特将可表现的最大值(＝15)输出给加法器328。并且，加法器328将这些最大值的合计输出给比较部330-1～4。这样，通过计数值变更部321可以将比存储于寄存器332-1～4中的任何一个上限值都大的值作为计数值，输出到比较部330-1～4。此时，比较部330-1～4的比较结果与计数部310输出比存储于寄存器332-1～4中的任何一个上限值大的值的情况相同。
AFM(地址失效存储器)360是本发明的第一失效存储器的一个示例，根据逻辑比较器170的比较结果，存储相对于被测试存储器100的每个存储单元的，表示该存储单元是否合格的比特合格/失效信息。BBM(不合格模块存储器)370是本发明第二失效存储器的一个示例，根据页分类部340的判断结果，对于多个级别的每一个，将表示各页是否合格的页合格/失效信息变更为表示该存储单元合格的值进行输出。地址指示部365依次输出存储于AFM360中的、用于依次读取每个存储单元的比特合格/失效信息的第一地址。由此，从AFM360依次读取比特合格/失效信息，并提供给输出部380。地址转换部375输出第二地址，该第二地址是从地址指示部365输出的地址中取出一部分比特，并存储于BBM370中的，用于读取具有与该地址对应的存储单元的页的页合格/失效信息。即，例如第二地址是第一地址中预定数量的高位比特。由此，从BBM370依次读取页合格/失效信息，并提供给输出部380。输出部380针对多个级别分别输出每个存储单元的比特合格/失效信息。在这种情况下，输出部380分别针对多个级别，以具有与各存储单元相对应的比特的页满足该级别的条件的页合格/失效信息存储在BBM370中为条件，将从AFM360输出的表示该存储单元不合格的比特合格/失效信息变更为表示该存储单元合格的值进行输出。即。例如，当某页产生的错误满足某级别的条件时，相对于该级别的该页的比特合格/失效信息被变更为表示该页没有任何错误的比特合格/失效信息进行输出。
对利用输出部380进行的处理进行更具体地说明。首先，输出部380从BBM370内的第二地址读取页合格/失效信息，该页合格/失效信息当各页为不合格时为逻辑值H，当该页合格时为逻辑值L。并且输出部380从AFM360内的第一地址读取比特合格/失效信息，该比特合格/失效信息当各存储单位不合格时为逻辑值H，当该存储单位合格时为逻辑值L。并且，输出部380将对于各存储单元读取的比特合格/失效信息与包含该存储单元的页的页合格/失效信息的逻辑积，作为该存储单元的比特合格/失效信息进行输出。输出的比特合格/失效信息提供给修复处理部190，可以不需要任何分析处理地用于修复处理。
图4表示本发明实施方式的测试装置10的动作定时。测试处理部110对被测试存储器100的各页写入测试用数据。并且，测试处理部110从各页读取已经写入的数据，并与期望值进行比较。图4表示从被测试存储器100中读取已经写入某页的数据，并与期望值相比较的一部分动作定时。
首先，图案发生器130在重新读取数据流并与期望值进行比较之前，将CLR信号取为“1”并对计数部310的计数值进行初始化(周期0)。接着，测试处理部110根据测试波形数据将存储器读取指令提供给被测试存储器100(从周期1至7)。更具体地说，测试处理部110在周期1提供指令，在周期2至3提供列地址，在周期4至6提供页地址，使被测试存储器100开始读取处理。
接着，被测试存储器100根据存储器读取指令，逐字地依次输出存储于指定页的数据流所包含的数据(从周期x到x+2112)。这里，被测试存储器100在周期x到x+2047之间输出可订正区域200内的数据210，在周期x+2048到x+2050之间输出可订正区域200内的错误订正符号220。由于这些数据可以通过错误订正符号进行订正，所以图案发生器130将INC信号取为“1”。由此，“或”门322以“与”门324发出的单一比特错误的通知被禁止。另外，“与”门315以及计数部310开始失效比特数的计数。其结果是，分类部380对于从可订正区域200读取的数据流，当计数值超过作为通过错误订正符号可订正数据流的错误的最大数的上限值时，可以检测出被测试存储器100不合格。
接着，被测试存储器100在周期x+2051至x+2112之间，输出不可订正区域230内的数据。由于这些数据不可订正，所以图案发生器130将INC信号取为0。由此，允许“或”门322以“与”门324发出单一比特错误的通知。并且，“与”门315以及计数部310停止失效比特数的计数。其结果是，分类部380对于从不可订正区域230读取的数据流，当包含于该数据流的至少一个数据与期望值不一致时，就可以检测出被测试存储器100不合格。
接着，当数据流与期望值数据流的比较结束后，则图案发生器130将LD信号取为1。由此，计数部310的计数值经由“或”门326-1～8提供给加法器328。由此，比较部330-1～4将该计数值分别与存储于寄存器332-1～4的上限值进行比较。该比较结果被存储在BBM370中。另外，根据该比较结果，判断部334可以判断被测试存储器100的各页是否满足各级别的条件。
根据上述处理，测试装置10读取已写入被测试存储器100中的数据流，并针对该数据流可以检测被测试存储器100的不合格，或者，可以将被测试存储器100的各页按级别分类。并且，测试处理部110当结束对某数据流的不合格的检测时，通过将CLR信号取为“1”而将计数器310内的计数值初始化。并且，图案发生器130使逻辑比较器170开始对下一个数据流进行与期望值的比较。
图5表示通过本发明实施方式的被测试装置10对被测试存储器100进行测试，并输出其结果的处理的流程。测试装置10进行读取记录于被测试存储器100的各比特的数据流，并与期望值数据流相比较的功能测试(S500)。详细地说，首先，测试处理部110对每一个作为错误订正单位的页，从被测试存储器100读取在该页存储的数据流。并且，逻辑比较器170将从被测试存储器100读取的数据流所包含的各个比特值与该比特的期望值相比较。然后，AFM360根据逻辑比较器170的比较结果，对于每个被测试存储器100的存储单元存储表示该存储单元是否合格的比特合格/失效信息。
接着，计数部310以及加法器328在每一页对与期望值不一致的比特数进行计数(S510)。并且，页分类部340对于将被测试存储器100根据质量进行分类的多个级别的每一个，对每一页判断与期望值不一致的比特数是否满足该级别的条件(S520)。输出部380分别将各页的比特合格/失效信息按照每一页进行输出(S530)。此时，对于某一级别以及某一页，当在该页产生的失效数量满足其级别条件时，则该页的比特合格/失效信息被变更为没有发生任何失效时的比特合格/失效信息进行输出。然后，修复处理部190根据输出部380输出的每一页的比特合格/失效信息，进行将不合格的存储单元置换为预备的存储单元的修复处理(S540)。
图6表示由本发明实施方式的测试装置10输出的测试结果的一个示例。该图的立体图表示被测试存储器100内的存储单元的集合。另外，构成该立体图的各平面表示被测试存储器100的各页。图中的X标记表示检测出不合格的存储单元。级别0表示即使在不能通过错误订正符号(ECC：ErrorCheck and Correction)进行任何订正的情况下也能保证正常操作的质量。级别1表示当通过错误订正符号在每一页可订正1比特错误时，可以保证正常操作的质量。级别2表示当通过错误订正符号在每一页可订正2比特的错误时可以保证正常操作的质量。
在级别0中，在某一页只要有一个不合格的存储单元，则有关该页的页合格/失效信息就表示不合格。因此，输出部380对于级别0，直接输出比特合格/失效信息。即，在本图中在某一页即使仅有一个X标记，也判断该页为不合格。另一方面，在级别1中，在某一页即使具有一个以下的不合格存储单元，对于该页的页合格/失效信息也表示为合格品。因此输出部380对于只包含有一个不合格存储单元的页，不直接输出该页的比特合格/失效信息。取而代之，输出部380输出在该页没有产生任何不合格时的比特合格/失效信息。在图中从上数第3个以及第9个页与此相当。
在级别2中，在某一页即使具有2个以下的不合格存储单元，对于该页的页合格/失效信息也表示合格品。因此，输出部380对于包含有2个以下不合格存储单元的页，不直接输出该页的比特合格/失效信息。取而代之，输出部380输出在该页没有产生任何不合格时的比特合格/失效信息。在图中，从上数第3个、第4个、第9个、第10个页与此相当。
这样，输出部380对于各级别，对于满足该级别的页，取代该页的比特合格/失效信息，而输出在该页没有产生任何不合格时的比特合格/失效信息。由此，利用该输出的修复处理部190可以只对需要修复处理的页获取比特合格/失效信息，可以省略对哪一页需要修复处理进行分析和判断的处理。
以上，利用实施方式对本发明进行了说明，但是本发明的技术范围并不限定于上述实施方式所记载的范围。可以对上述实施方式施加多种变更与改良，这对本领域技术人员是显而易见的。施加了这样的变更与改良的实施方式也包含在本发明的技术范围之内是从权利要求保护的范围可明确的。

Claims (7)

1、一种测试装置，其对用于存储在每一页附加有错误订正符号的数据流的被测试存储器进行测试，包括：
测试处理部，其对于每一个作为错误订正单位的页，从所述被测试存储器读取存储于该页的所述数据流；
逻辑比较器，将从所述被测试存储器中读取的所述数据流所包含的各比特值与该比特的期望值相比较；
第一失效存储器，根据所述逻辑比较器的比较结果，对于所述被测试存储器的每个存储单元，存储表示该存储单元是否合格的比特合格/失效信息；
数据错误计数部，对每一页统计与所述期望值不一致的比特数；
页分类部，对于将所述被测试存储器根据质量进行分类的多个级别的每一个，对每一页判断与所述期望值不一致的比特数是否满足该级别的条件；
第二失效存储器，根据所述页分类部的判断结果，对于所述多个级别的每一个，存储表示各页是否合格的页合格/失效信息；
输出部，其对于所述多个级别的每一个，输出每个存储单元的所述比特合格/失效信息时，以具有与所述存储单元对应的比特的页满足该级别条件的所述页合格/失效信息存储在所述第二失效存储器中为条件，将从所述第一失效存储器输出的、表示该存储单元不合格的所述比特合格/失效信息变更为表示该存储单元合格的值并进行输出。
2、如权利要求1所述的测试装置，还具有：
地址指示部，其依次输出第一地址，该第一地址用于依次读取存储在所述第一失效存储器中的、每个存储单元的所述比特合格/失效信息；
地址转换部，其输出第二地址，该第二地址是用于从所述地址指示部输出的地址中取出一部分的比特，并读取存储于所述第二失效存储器中的、具有与该地址对应的存储单元的页的所述页合格/失效信息，
所述输出部将所述页合格/失效信息和所述比特合格/失效信息的逻辑积作为所述存储单元的所述比特合格/失效信息进行输出，所述页合格/失效信息是从所述第二失效存储器内的所述第二地址读取的，当该页为不合格时为逻辑值H，当该页为合格时为逻辑值L，所述比特合格/失效信息是从所述第一失效存储器内的所述第一地址读取的，当该存储单元为不合格时为逻辑值H，当该存储单元为合格时为逻辑值L。
3、如权利要求1所述的测试装置，还具有修复处理部，其根据所述输出部输出的每一页的比特合格/失效信息，进行将不合格的存储单元置换为预备的存储单元的修复处理。
4、如权利要求1所述的测试装置，所述页分类部具有：
多个寄存器，其对应所述多个级别中的每一个进行设置，对于应分类到该级别的所述被测试存储器，存储页内所包含的错误数量的上限值；
比较部，分别将存储于所述多个寄存器的多个所述上限值与所述数据错误计数部的计数值相比较；以及
判断部，其以对于从所述被测试存储器读取的所述数据流的所述计数值是所述上限值以下为条件，判断存储有该数据流的页满足对应该上限值的级别的条件。
5、一种测试方法，是对用于存储在每一页附加有错误订正符号的数据流的被测试存储器进行测试的测试方法，其包括：
测试处理步骤，对于每一个作为错误订正单位的页，从所述被测试存储器读取存储于该页的所述数据流；
逻辑比较步骤，将从所述被测试存储器读取的所述数据流所包含的各个比特值与该比特的期望值进行比较；
第一存储步骤，根据所述逻辑比较步骤的比较结果，将对所述被测试存储器的每个存储单元的、表示该存储单元是否合格的比特合格/失效信息存储到第一失效存储器中；
数据错误计数步骤，对每一页统计与所述期望值不一致的比特数；
页分类步骤，对于将所述被测试存储器根据质量进行分类的多个级别的每一个，对每一页判断与所述期望值不一致的比特数是否满足该级别的条件；
第二存储步骤，根据所述页分类步骤的判断结果，对于所述多个级别的每一个，将表示各页是否合格的页合格/失效信息存储到第二失效存储器中；以及
输出步骤，对于所述多个级别的每一个，输出每个存储单元的所述比特合格/失效信息时，以具有与所述存储单元对应的比特的页满足该级别条件的所述页合格/失效信息存储在所述第二失效存储器中为条件，将从所述第一失效存储器输出的、表示该存储单元不合格的所述比特合格/失效信息变更为表示该存储单元合格的值并进行输出。
6、一种测试装置，其对在每一页具有1比特或者多比特的错误订正功能的被测试存储器进行测试，其特征在于，包括：
测试处理部，将测试用的数据流写入所述被测试存储器，并对每一页读取已经写入的所述数据流；
第一失效存储器，其接收对每一页读取的所述数据流，将该数据流依次与预定的期望值进行比较，生成表示每一存储单元是否合格的比特合格/失效信息，并存储所述比特合格/失效信息；以及
级别分选部，与对所述第一失效存储器的存储动作并行动作，根据对每一页统计出的与所述期望值不一致的比特数的计数值，生成用于判断不可进行错误订正、可进行1比特的错误订正、或者可进行多个比特的错误订正的判断信息。
7、如权利要求6所述的测试装置，所述级别分选部包括：
数据错误计数部，其对每一页统计与所述期望值不一致的比特数；
页分类部，对于将所述被测试存储器根据质量进行分类的多个级别的每一个，对每一页判断与所述期望值不一致的比特数是否满足该级别的条件；
第二失效存储器，其根据所述页分类部的判断结果，对于所述多个级别的每一个，存储表示各页是否合格的页合格/失效信息；以及
输出部，其对于所述多个级别的每一个，输出每个存储单元的所述比特合格/失效信息时，以具有与所述存储单元对应的比特的页满足该级别条件的所述页合格/失效信息存储在第二失效存储器中为条件，将从所述第一失效存储器输出的、表示该存储单元不合格的所述比特合格/失效信息变更为表示该存储单元合格的值并进行输出。
CNA200780000113XA 2006-04-06 2007-03-22 测试装置以及测试方法 Pending CN101310342A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006105394 2006-04-06
JP105394/2006 2006-04-06

Publications (1)

Publication Number Publication Date
CN101310342A true CN101310342A (zh) 2008-11-19

Family

ID=38609270

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200780000113XA Pending CN101310342A (zh) 2006-04-06 2007-03-22 测试装置以及测试方法

Country Status (9)

Country Link
US (1) US7984345B2 (zh)
EP (1) EP2003653B1 (zh)
JP (1) JP4864006B2 (zh)
KR (2) KR20090053960A (zh)
CN (1) CN101310342A (zh)
AT (1) ATE476741T1 (zh)
DE (1) DE602007008216D1 (zh)
TW (1) TW200739593A (zh)
WO (1) WO2007119485A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193055A (zh) * 2010-01-26 2011-09-21 爱德万测试株式会社 测试装置及测试方法
CN103680637A (zh) * 2012-09-04 2014-03-26 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法
CN104699577A (zh) * 2013-12-06 2015-06-10 英特尔公司 用于在分布式码字存储系统中定位故障管芯的计数器
CN104979017A (zh) * 2014-04-03 2015-10-14 皇虎科技(加拿大)有限公司 用于测试及组装存储器模块的系统及方法
CN105139893A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法
TWI581093B (zh) * 2016-06-24 2017-05-01 慧榮科技股份有限公司 資料儲存媒體之損壞資料行的篩選方法
CN111989580A (zh) * 2019-01-22 2020-11-24 爱德万测试公司 用于测试一个或多个被测器件的自动化测试设备，用于一个或多个被测器件的自动化测试的方法以及用于应对命令差错的计算机程序

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029883B2 (ja) * 2007-05-17 2012-09-19 横河電機株式会社 半導体試験装置
US8234539B2 (en) * 2007-12-06 2012-07-31 Sandisk Il Ltd. Correction of errors in a memory array
JP2009181600A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
JP5038256B2 (ja) * 2008-08-14 2012-10-03 株式会社アドバンテスト 試験モジュールおよび試験方法
US8149730B1 (en) 2009-05-12 2012-04-03 Juniper Networks, Inc. Methods and apparatus related to packet generation and analysis
US8174991B1 (en) * 2009-06-29 2012-05-08 Juniper Networks, Inc. Methods and apparatus related to analysis of test packets
JP2011170950A (ja) * 2010-01-21 2011-09-01 Renesas Electronics Corp 情報記憶装置及びそのテスト方法
US8201024B2 (en) * 2010-05-17 2012-06-12 Microsoft Corporation Managing memory faults
JP2012069180A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 半導体記憶装置
US8780896B2 (en) 2010-12-29 2014-07-15 Juniper Networks, Inc. Methods and apparatus for validation of equal cost multi path (ECMP) paths in a switch fabric system
US8798077B2 (en) 2010-12-29 2014-08-05 Juniper Networks, Inc. Methods and apparatus for standard protocol validation mechanisms deployed over a switch fabric system
TWI459393B (zh) * 2011-01-19 2014-11-01 Phison Electronics Corp 用於非揮發性記憶體的資料寫入方法、控制器與儲存裝置
KR101824068B1 (ko) * 2011-07-28 2018-03-15 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
US8995196B2 (en) * 2011-08-15 2015-03-31 Skymedi Corporation Method of sorting a multi-bit per cell non-volatile memory and a multi-mode configuration method
CN102788951B (zh) * 2012-09-05 2015-02-11 无锡江南计算技术研究所 Ate测试结果判断方法及ate测试方法
US9032244B2 (en) 2012-11-16 2015-05-12 Microsoft Technology Licensing, Llc Memory segment remapping to address fragmentation
US9600385B2 (en) * 2014-02-25 2017-03-21 Arrow Devices Pvt Ltd Analyzing behavior of a device under test
US20150363330A1 (en) * 2014-06-17 2015-12-17 Daniel Robert Watkins Flash NAND device bad page replacement
KR101527690B1 (ko) * 2014-10-10 2015-06-11 (주) 에이블리 낸드 플래시 메모리 테스트 인터페이스 장치 및 그 운용방법
KR102238706B1 (ko) * 2014-11-28 2021-04-09 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160121230A (ko) * 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 리페어 시스템 및 장치 특성 관리 방법
US11025478B2 (en) * 2015-05-27 2021-06-01 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for analysing performance of a network by managing network data relating to operation of the network
KR20160146332A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 복수의 저장 영역들을 포함하는 메모리 시스템 및 그것의 동작 방법
KR102545698B1 (ko) * 2016-09-27 2023-06-19 삼성전자주식회사 데이터 저장 시스템
KR102458563B1 (ko) * 2018-02-12 2022-10-28 한국전자통신연구원 백스캐터 통신을 사용한 통신 방법 및 통신 장치
KR102507774B1 (ko) * 2018-03-08 2023-03-09 에스케이하이닉스 주식회사 메모리 칩 및 그것을 포함하는 테스트 시스템
US11342044B2 (en) * 2019-05-28 2022-05-24 Nuvoton Technology Corporation System and method for prioritization of bit error correction attempts
KR20210004135A (ko) * 2019-07-03 2021-01-13 에스케이하이닉스 주식회사 패일 정보 제어회로, 이를 포함하는 반도체 장치 및 반도체 장치의 패일 정보 제어방법
TWI764297B (zh) * 2019-11-20 2022-05-11 大陸商珠海南北極科技有限公司 累加電路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990029646A (ko) 1997-09-09 1999-04-26 오우라 히로시 메모리 시험장치
JP2000173289A (ja) * 1998-12-10 2000-06-23 Toshiba Corp エラー訂正可能なフラッシュメモリシステム
JP4323707B2 (ja) * 2000-10-25 2009-09-02 富士通マイクロエレクトロニクス株式会社 フラッシュメモリの欠陥管理方法
JP4250325B2 (ja) * 2000-11-01 2009-04-08 株式会社東芝 半導体記憶装置
DE10297587T5 (de) 2001-12-18 2004-12-02 Advantest Corp. Halbleiter-Prüfvorrichtung
JP4158526B2 (ja) * 2003-01-09 2008-10-01 松下電器産業株式会社 メモリカード及びメモリへのデータ書き込み方法
JP2005056394A (ja) * 2003-07-18 2005-03-03 Toshiba Corp 記憶装置及びメモリカード
US7493534B2 (en) * 2003-08-29 2009-02-17 Hewlett-Packard Development Company, L.P. Memory error ranking
JP4041076B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 データ記憶システム
JP2006012367A (ja) * 2004-06-29 2006-01-12 Toshiba Corp 不揮発性半導体記憶装置
JP4261462B2 (ja) * 2004-11-05 2009-04-30 株式会社東芝 不揮発性メモリシステム
US7447955B2 (en) * 2005-11-30 2008-11-04 Advantest Corporation Test apparatus and test method

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193055A (zh) * 2010-01-26 2011-09-21 爱德万测试株式会社 测试装置及测试方法
CN102193055B (zh) * 2010-01-26 2013-08-21 爱德万测试株式会社 测试装置及测试方法
CN103680637A (zh) * 2012-09-04 2014-03-26 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法
US10528420B2 (en) 2012-09-04 2020-01-07 Samsung Electronics Co., Ltd. Flash memory system having abnormal wordline detector and abnormal wordline detection method
CN103680637B (zh) * 2012-09-04 2019-05-28 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法
CN104699577B (zh) * 2013-12-06 2018-05-29 英特尔公司 用于在分布式码字存储系统中定位故障管芯的计数器
US9911509B2 (en) 2013-12-06 2018-03-06 Intel Corporation Counter to locate faulty die in a distributed codeword storage system
CN104699577A (zh) * 2013-12-06 2015-06-10 英特尔公司 用于在分布式码字存储系统中定位故障管芯的计数器
CN104979017A (zh) * 2014-04-03 2015-10-14 皇虎科技(加拿大)有限公司 用于测试及组装存储器模块的系统及方法
CN104979017B (zh) * 2014-04-03 2020-10-27 皇虎科技(加拿大)有限公司 用于测试及组装存储器模块的系统及方法
CN105139893A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法
CN105139893B (zh) * 2015-09-27 2018-10-16 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法
TWI581093B (zh) * 2016-06-24 2017-05-01 慧榮科技股份有限公司 資料儲存媒體之損壞資料行的篩選方法
US10403386B2 (en) 2016-06-24 2019-09-03 Silicon Motion, Inc. Method for screening bad column in data storage medium
CN111989580A (zh) * 2019-01-22 2020-11-24 爱德万测试公司 用于测试一个或多个被测器件的自动化测试设备，用于一个或多个被测器件的自动化测试的方法以及用于应对命令差错的计算机程序
CN111989580B (zh) * 2019-01-22 2023-06-30 爱德万测试公司 用于测试一个或多个被测器件的自动化测试设备，用于一个或多个被测器件的自动化测试的方法以及用于应对命令差错的计算机程序
US11913990B2 (en) 2019-01-22 2024-02-27 Advantest Corporation Automated test equipment for testing one or more devices under test, method for automated testing of one or more devices under test, and computer program for handling command errors

Also Published As

Publication number Publication date
US7984345B2 (en) 2011-07-19
JP4864006B2 (ja) 2012-01-25
JPWO2007119485A1 (ja) 2009-08-27
EP2003653B1 (en) 2010-08-04
US20080052015A1 (en) 2008-02-28
EP2003653A4 (en) 2009-10-28
KR20080007544A (ko) 2008-01-22
KR20090053960A (ko) 2009-05-28
DE602007008216D1 (de) 2010-09-16
WO2007119485A1 (ja) 2007-10-25
ATE476741T1 (de) 2010-08-15
EP2003653A1 (en) 2008-12-17
TW200739593A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
CN101310342A (zh) 测试装置以及测试方法
CN102169846B (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
CN105738854A (zh) 智能电表嵌入式应用的模拟存储器测试板系统及测试方法
US7797584B2 (en) SATA interface tester and testing method
CN102034555B (zh) 一种利用奇偶校验码进行故障在线纠错装置及方法
KR100954976B1 (ko) 에러 분류 수단을 구비한 반도체 메모리 시험 장치 및 관련시험 방법
CN104407951A (zh) 一种自动化进行服务器整机测试的方法
KR100838864B1 (ko) 시험 장치 및 시험 방법
CN103150228B (zh) 面向高速缓冲存储器的可综合伪随机验证方法及装置
CN103187102B (zh) 半导体存储器测试方法和半导体存储器
CN112331253A (zh) 一种芯片的测试方法、终端和存储介质
US10976367B2 (en) Controller structural testing with automated test vectors
CN107845405A (zh) 用于闪存装置的错误更正码单元、自我测试方法及控制器
CN103177770A (zh) 存储器、修复系统与其测试方法
CN117077588B (zh) 硬件加速仿真调试系统
CN103839592A (zh) 用于嵌入式快闪存储器的内建自测试方法及装置
CN103065687B (zh) 并行检测集成电路中ram生产缺陷的方法
CN102142281B (zh) 一种利用奇偶校验码进行故障在线检测装置及方法
JPH11213695A (ja) 半導体メモリ試験装置
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
CN115827304A (zh) 一种片内高速总线数据的校验系统及校验方法
US10635628B2 (en) Host controller apparatus, host controller device, and method for a host controller for determining information related to a time shift for transmitting instructions on a command and address bus, host controller and computer system
CN110471802A (zh) 存储设备健康度检测方法、装置及存储介质
JP2620072B2 (ja) 論理回路試験装置
US7831814B2 (en) Monitoring a microprocessor programme by sending time-trackable messages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20081119